【課題】半導体層と電極との間に絶縁膜を介するＭＩＳ構造を採用するも、オン抵抗の上昇及び閾値の変動を抑止し、信頼性の高い半導体装置を得る。
【解決手段】ＡｌＧａＮ／ＧａＮ・ＨＥＭＴは、化合物半導体積層構造２と、化合物半導体積層構造２の表面と接触する挿入金属層４と、挿入金属層４上に形成されたゲート絶縁膜７と、挿入金属層４の上方でゲート絶縁膜７を介して形成されたゲート電極８とを含み構成される。 （もっと読む）

【課題】第１の極性を有する第１の化合物半導体層と共にこれと逆極性（第２の極性）の第２の化合物半導体層を用い、化合物半導体層の再成長をすることなく、第２の極性に対応した導電型の含有量が実効的に、容易且つ確実に所期に制御された、複雑な動作を可能とする信頼性の高い高耐圧の化合物半導体装置を得る。
【解決手段】第１の極性を有する電子走行層２ｂと、電子走行層２ｂの上方に形成された第２の極性を有するｐ型キャップ層２ｅと、ｐ型キャップ層２ｅ上に形成された第１の極性を有するｎ型キャップ層２ｆとを有しており、ｎ型キャップ層２ｆは、厚みの異なる部位２ｆａ，２ｆｂを有する。 （もっと読む）

【課題】開口部を形成されることにより、大きなバンドギャップを有するグラフェンシートを有する電子装置を提供する。
【解決手段】基板と、前記基板上に形成されたグラフェンシート２３と、前記グラフェンシートの一端に形成されたソース電極２３Ｓと、前記グラフェンシートの他端に形成されたドレイン電極２３Ｄと、前記グラフェンシート上ゲート絶縁膜を介して形成され、前記グラフェンシートにゲート電圧を印加するゲート電極と、前記グラフェンシートに前記ソース電極とドレイン電極を結ぶ方向を横切って形成された複数の開口部２３Ａよりなる開口部列と、を備え、前記複数の開口部はいずれも、三つのジグザグ端により画成されて正三角形の形状を有し、前記ジグザグ端のうち二つは、前記ソース電極とドレイン電極を結んだ方向に対し３０°の角度をなし、もう一つのジグザグ端は９０°の角度をなし、それぞれの正三角形の向きを揃えて形成されている。 （もっと読む）

【課題】終端領域の耐圧が高く、終端領域の面積が小さい半導体装置を提供する。
【解決手段】本発明の実施形態の半導体装置は、第１導電形の第１の半導体層２、第２導電形のガードリング層５、第１のＦＰ絶縁膜８、第２のＦＰ絶縁膜８ａ、第１のＦＰ電極９、第２のＦＰ電極９ａ、第１の層間絶縁膜１２、ゲート絶縁膜１１、ゲート電極１３、第１の電極１６、及び第２の電極１７を備える。第２のトレンチ７は、第１の半導体層の第１の表面から第１の半導体層中に延伸し、複数の第１のトレンチ６を囲み、ガードリング層の端を終端する。第１のＦＰ電極は、第１のトレンチ内に第１のＦＰ絶縁膜を介して設けられる。第２のＦＰ電極は、第１のＦＰ電極と電気的に接続され、第２のＦＰ絶縁膜を介して、ガードリング層上から、第２のトレンチの第１のトレンチ側の側壁上を経て、第２のトレンチの底部上を第１のトレンチとは反対側に向かって延伸して設けられる。 （もっと読む）

【課題】大容量なメモリ用シフトレジスタを提供する。
【解決手段】メモリ用シフトレジスタは、基板１０１と、基板１０１上に形成され、基板１０１の主面に垂直な軸Ｌの周りを回転する螺旋形状を有するチャネル層１１１とを備える。さらに、メモリ用シフトレジスタは、基板１０１上に形成され、軸Ｌに平行な方向に延びており、チャネル層１１１内の電荷を転送するために使用される３本以上の制御電極１１２１，１１２２，１１２３を備える。 （もっと読む）

【課題】 半導体装置の耐圧の低下を抑制する。
【解決手段】 半導体装置５４は、半導体基板５０と、半導体基板の表面上に配置される絶縁膜２０と、絶縁膜の表面上に配置される電極１６，２８と、電極１６，１８に電圧を印加する電圧印加回路４４を有している。半導体基板５０は、セル領域１００と、そのセル領域に隣接する非セル領域２００とを備える。セル領域１００には半導体素子が形成されており、非セル領域２００には耐圧構造が形成されている。絶縁膜２０は、非セル領域の表面に形成されている。電極１６，１８は、半導体基板から電気的に分離されている。電圧印加回路４４は、半導体素子に電圧が印加されていない期間の少なくとも一部において電極１６，１８に電圧を印加する。 （もっと読む）

【課題】耐圧を向上させ、オン抵抗を下げることが可能な半導体装置を提供する。
【解決手段】一態様に係る半導体装置は、ＭＯＳＦＥＴとして機能する第１領域、及び第１領域に隣接する第２領域を有する。第２領域は、第１半導体層、複数の第２トレンチ、第２絶縁層、及びフローティング電極層を有する。複数の第２トレンチは、第１半導体層の上面側から第１半導体層内に延びる。第２絶縁層は、第２トレンチの内壁に沿って形成される。フローティング電極層は、第２絶縁層を介して第２トレンチを埋めるように形成され且つフローティングとされる。 （もっと読む）

【課題】耐圧の向上、及び容量の低減を図ることができる半導体装置を提供する。
【解決手段】実施形態に係る半導体装置は、基板と、第１導通部と、第２導通部と、半導体部と、第１電極部と、第２電極部と、第１絶縁部と、第２絶縁部と、を備える。第１導通部はＺ軸方向に延在する。第２導通部はＺ軸方向に延在し、Ｘ軸方向に沿って第１導通部と離間する。半導体部は、第１導通部と第２導通部とのあいだに設けられる。第１電極部は、第１導通部と第２導通部とのあいだでＺ軸方向に延在する。第２電極部は、第１電極部と第２導通部とのあいだでＺ軸方向に延在し、第１電極部と離間する。第１絶縁部は、第１電極部と半導体部とのあいだに設けられ、第１電極部の境界面の法線方向に第１の厚さを有する。第２絶縁部は、第２電極部と半導体部とのあいだに設けられ、第２電極部の境界面の法線方向に、第１の厚さよりも厚い第２の厚さを有する。 （もっと読む）

【課題】半導体チップの終端領域のアバランシェ耐量が高い電力用半導体装置を提供する。
【解決手段】本発明の実施形態の電力用半導体装置は、第１導電形の第１の半導体層１、第１の電極６、第２の電極９、第２導電形の第２の半導体層２、第２導電形の複数のガードリング層３、及び第１導電形の第３の半導体層４Ｃを備える。第２の半導体層２は、第１の半導体層１と第１の電極６との間に設けられ。複数の矩形の環状構造のガードリング層３は、第１の半導体層１の第１の表面に、第２の半導体層２とは離間し第１の電極６を取り囲むように設けられる。複数のガードリング層３の各層は、４つの辺部３Ｂと円弧状の４つのコーナー部３Ｃとを有する。第３の半導体層４Ｃは、複数のガードリング層３のうちの第１のガードリング層のコーナー部３Ｃと、第１の電極６側で離間して隣り合う第２のガードリング層のコーナー部３Ｃと、の間に設けられる。 （もっと読む）

【課題】活性領域の外側に位置する半導体層の表層部の電位を固定することができる半導体装置を提供する。
【解決手段】ＭＯＳＦＥＴ１は、主表面１０Ａにトレンチ２０が形成された半導体基板１０と、ゲート酸化膜３０と、ゲート電極４０と、ソース配線６０とを備える。半導体基板１０は、ｎ型のドリフト層１２と、ｐ型のボディ層１３とを含む。トレンチ２０は、ボディ層１３を貫通してドリフト層１２に達するように形成されている。トレンチ２０は、平面的に見て活性領域１０Ｂを取り囲むように配置される外周トレンチ２２を含む。外周トレンチ２２から見て活性領域１０Ｂとは反対側の主表面１０Ｂにはボディ層１３が露出した電位固定領域１０Ｃが形成されている。ソース配線６０は、平面的に見て活性領域１０Ｂに重なるように配置されている。電位固定領域１０Ｃは、ソース配線６０と電気的に接続されている。 （もっと読む）