国際特許分類[H01L29/788]の内容
電気 (1,674,590) | 基本的電気素子 (808,144) | 半導体装置,他に属さない電気的固体装置 (445,984) | 整流,増幅,発振またはスイッチングに特に適用される半導体装置であり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁,例.PN接合空乏層またはキャリア集中層,を有するコンデンサーまたは抵抗器;半導体本体または電極の細部(31/00〜47/00,51/05が優先;半導体本体または電極以外の細部23/00;1つの共通基板内または上に形成された複数の固体構成部品からなる装置27/00 (54,759) | 半導体装置の型 (42,689) | 整流,増幅またはスイッチされる電流を流さない電極に電流のみまたは電位のみを与えることにより制御できるもの (37,192) | ユニポーラ装置 (34,588) | 電界効果トランジスタ (34,488) | 絶縁ゲートによって生じる電界効果を有するもの (29,475) | 浮遊ゲートを有するもの (4,374)
国際特許分類[H01L29/788]に分類される特許
1,081 - 1,090 / 4,374
不揮発性半導体記憶装置及びその製造方法
【課題】高集積化されたスプリットゲート型不揮発性半導体記憶装置を提供する。
【解決手段】半導体基板1の表面に第1の柱状凸部2aと第2の柱状凸部2bが離間して形成され、第1、第2の柱状凸部2a,2bは、周辺部と先端部とにソースドレイン3,8の一方と他方とが形成され、周辺部と先端部との間の側壁の表面に、電荷蓄積膜4とメモリゲート線5とが積層された第1積層構造と、ゲート酸化膜6と制御ゲート線7とが積層された第2積層構造と、が形成されたスプリットゲート型の不揮発性メモリセルを、それぞれ含み、第1積層構造が第1、第2の柱状凸部2a,2bの間にも形成され、それによって、第1の柱状凸部2aと第2の柱状凸部2bとで、メモリゲート線5が共通に接続されている
(もっと読む)
半導体装置及びその製造方法
【課題】優れた特性を有する半導体装置及びその製造方法を提供する。
【解決手段】半導体基板100に設けられた素子形成領域10bと、素子形成領域上に形成されたトンネル絶縁膜11と、トンネル絶縁膜上に形成された電荷蓄積絶縁膜12と、電荷蓄積絶縁膜上に形成されたブロック絶縁膜14と、ブロック絶縁膜上に形成された制御ゲート電極15と、を備えたメモリセルトランジスタと、メモリセルトランジスタに隣接して形成された素子分離領域13と、を具備し、メモリセルトランジスタのチャネル幅方向に平行な断面において、電荷蓄積絶縁膜の端部の膜厚は、電荷蓄積絶縁膜の中央部の膜厚よりも薄い。
(もっと読む)
半導体記憶装置および半導体記憶装置の製造方法
【課題】チップサイズを増大させることなく、コントロールゲートとフローティングゲートとのカップリング比を増大させることができる半導体記憶装置およびその製造方法を提供する。
【解決手段】半導体記憶装置は、半導体基板の表面に形成された複数のアクティブエリアと、隣接するアクティブエリア間に設けられた素子分離部と、アクティブエリア上に設けられたトンネル絶縁膜と、トンネル絶縁膜を介して各アクティブエリアと対向する下部ゲート部分、および、下部ゲート部分よりも幅が広く該下部ゲート部分上に設けられた上部ゲート部分を含むフローティングゲートと、フローティングゲートの上面および側面に設けられた中間絶縁膜と、中間絶縁膜を介してフローティングゲートの上面および側面に設けられたコントロールゲートとを備え、コントロールゲートの下端は、上部ゲート部分と下部ゲート部分との境界よりも半導体基板に近い。
(もっと読む)
不揮発性半導体記憶装置及びその製造方法
【課題】高カップリング比を維持しつつ、浮遊ゲートの頂部のリーク電流を低減する不揮発性半導体記憶装置及びその製造方法を提供する。
【解決手段】トランジスタTRは、半導体層10に設けられた、ソース領域10sと、ドレイン領域10dと、ソース領域10sとドレイン領域10dとの間のチャネル領域10cと、チャネル領域10cの上に設けられたゲート絶縁膜30と、ゲート絶縁膜30の上に設けられ、側部40bと頂部40aとを有する電荷保持層(浮遊ゲート40)と、側部40b及び頂部40aを覆う電極間絶縁膜50と、電極間絶縁膜50の上に設けられた制御ゲート60と、を有する。制御ゲート60は、側部40bに対向する側部導電層60bと、頂部40aに対向し、仕事関数が、電荷保持層よりも高く、側部導電層60bよりも高い頂部導電層60aと、を有する。
(もっと読む)
選択酸化処理方法、選択酸化処理装置およびコンピュータ読み取り可能な記憶媒体
【課題】 被処理体の表面に露出したメタル材料の酸化を極力抑制しながら、高い酸化レートでシリコン表面を選択的に酸化することが可能な選択酸化プロセスを提供する。
【解決手段】 プラズマ処理装置100では、t1で第1の不活性ガス供給源19a,第2の不活性ガス供給源19cから、それぞれArガスの供給を開始する。次に、t2でH2ガスの供給を開始し、さらにt3でO2ガスの供給を開始する。O2ガスは、酸素含有ガス供給源19dから、ガスライン20d、20f、20gを介して供給され、ガスライン20f、20gにおいて第2の不活性ガス供給源19cからのArガスと混合され、処理容器1内に導入される。次に、t4でマイクロ波パワーをオンにしてマイクロ波の供給を開始してプラズマを着火する。O2ガスの供給開始(t3)からプラズマ着火(t4)までの時間は、5秒以上15秒以下が好ましい。
(もっと読む)
不揮発性半導体記憶装置
【課題】貫通ホールの径の変動に起因した電界の変動を補償し、良好な動作特性を有する不揮発性半導体記憶装置を提供する。
【解決手段】第1方向に交互に積層された複数の電極膜WLと複数の電極間絶縁膜14とを有する積層構造体MLと、積層構造体を第1方向に貫通する半導体ピラーSPと、電極膜のそれぞれと半導体ピラーとの間に設けられた記憶層48と、記憶層と半導体ピラーとの間に設けられた内側絶縁膜42と、電極膜のそれぞれと記憶層との間に設けられた外側絶縁膜43と、を備える。第1方向に対して垂直な第2方向における外側絶縁膜の外径が大きい領域では、外径が小さい領域よりも、第2方向における外側絶縁膜の厚さが厚い。
(もっと読む)
半導体装置およびその製造方法
【課題】ゲート電極から電荷蓄積層に電荷を注入する不揮発性メモリにおいて、従来のゲート構造に比べて電荷の注入効率、電荷保持特性および信頼性を共に向上させる。
【解決手段】電荷蓄積層を構成する窒化シリコン膜に電子および正孔を注入し、トータルの電荷量を変えることによって書き込み・消去を行う不揮発性メモリにおいて、ゲート電極からの電荷注入を高効率で行うために、メモリセルのゲート電極を、ノンドープのポリシリコン層54とメタル材料電極層59の2層膜で構成する。
(もっと読む)
不揮発性半導体記憶装置及びその製造方法
【課題】選択トランジスタの閾値が安定した不揮発性半導体記憶装置及びその製造方法を提供する。
【解決手段】不揮発性半導体記憶装置1において、シリコン基板11に複数本のSTI17を形成して、シリコン基板11の上層部分を複数本のアクティブエリアAAに区画する。また、アクティブエリアAA上にトンネル絶縁膜14及び電荷蓄積膜15を設け、STI17を覆うようにブロック絶縁膜18を設け、その上にワード電極WL及び選択ゲート電極SGを設ける。そして、STI17の上面17aにおける選択ゲート電極SGの直下域を、ワード電極WLの直下域よりも上方に位置させることにより、アクティブエリアAAの角部と選択ゲート電極SGとの間の最短距離を、アクティブエリアAAの角部とワード電極WLとの間の最短距離よりも長くする。
(もっと読む)
誘電体膜、誘電体膜を用いた半導体装置の製造方法及び半導体製造装置
【課題】高誘電率を有する誘電体膜の製造方法を提供する。
【解決手段】薄いシリコン酸化膜を形成したSi基板上に、HfN/Hf積層膜を形成し、アニール処理によりHf、Si、O、Nの混合物からなる金属酸窒化物とする誘電体膜の製造する。(1)EOTの低減が可能であり、(2)リーク電流がJg=1.0E−1A/cm2以下に低減され、(3)固定電荷の発生によるヒステリシスが抑制され、(4)700℃以上の熱処理を行ってもEOTの増加が無く耐熱性に優れる。
(もっと読む)
半導体記憶装置及びその製造方法
【課題】素子分離層の幅を狭くしつつ、素子分離層の底部を介した電流のリークを抑制する。
【解決手段】基板111と、ゲート絶縁膜121と、第1のゲート電極層122と、トランジスタ間の第1のゲート電極層122及びゲート絶縁膜121を貫通し、基板111とゲート絶縁膜121との界面S1よりも深い位置に底面を有する素子分離溝Tと、素子分離溝Tに埋め込まれた素子分離層131と、ゲート間絶縁膜123と、選択トランジスタ102を構成するゲート間絶縁膜123を貫通する第1の穴H1と、周辺トランジスタ103を構成するゲート間絶縁膜123を貫通する第2の穴H2と、素子分離層131上のゲート間絶縁膜123を貫通し、素子分離層131とゲート間絶縁膜123との界面S2よりも深い位置に底面を有する第3の穴H3と、第1から第3の穴H3に埋め込まれた部分を有する第2のゲート電極層124とを備える。
(もっと読む)
1,081 - 1,090 / 4,374
[ Back to top ]