【課題】発振対策を容易に講ずることができる高周波半導体増幅装置を提供すること。
【解決手段】パッケージ１４内部に、半導体増幅素子１１、入力整合回路基板１７の表面上に形成された入力整合回路パターン１５、および出力整合回路基板２４の表面上に形成された出力整合回路パターン２３を、パッケージ１４内部に有する高周波半導体装置であって、出力整合回路基板２４の表面上には、出力整合回路基板２４の表面上に、出力整合回路パターン２３に接続するように形成された出力信号ライン２５に対して、容易に電気的に接続・切断可能な減衰器２９が形成されている。 （もっと読む）

【課題】低周波発振と高周波発振とを共に抑制することができる高周波回路を提供する。
【解決手段】高周波回路は、複数のトランジスタ１２、複数の入出力整合回路１４−１，１４−２、複数の抵抗体１８、低周波発振抑制回路１７を含む。複数のトランジスタは、半導体基板１１上に並列に配列形成される。複数の入出力整合回路は、それぞれ第１の絶縁基板１３−１上、第２の絶縁基板１３−２上に、複数のトランジスタにそれぞれ接続されて設けられている。低周波発振抑制回路は、所望の周波数帯域を透過帯域として有し、並列に配列形成された複数のトランジスタのうち、両側のトランジスタのゲート端子に接続される。複数の抵抗体は、複数の入出力整合回路間のうち、トランジスタに最も近い位置に形成されるとともに、透過帯域の最も低い周波数の発振に対して低周波発振抑制回路を作用させることが可能な長さで、複数の入出力整合回路間に形成される。 （もっと読む）

【課題】高温通電時にはバイアスジャンプを回避し、実運用時には外部電源を製品によらず共通化し、かつ端子数を削減する。
【解決手段】半導体装置２４と、入力整合回路１７と、出力整合回路１８と、運用時用ゲートバイアス回路７０と、運用時用ゲートバイアス回路７０に接続された運用時用ゲートバイアス端子４１ａと、入力整合回路１７に接続された高周波入力端子兼高温動作時用ゲートバイアス端子２１ａと、出力整合回路１８に接続されたドレインバイアス回路８０と、ドレインバイアス回路８０に接続されたドレインバイアス端子４１ｂと、出力整合回路１８に接続された高周波出力端子２１ｂとを備え、１つのパッケージに収納された高周波モジュール１およびその動作方法。 （もっと読む）

【課題】高温通電時には、バイアスジャンプを回避することができ、実運用時には、外部電源を製品によらず共通化することができる。
【解決手段】半導体装置２４と、入力整合回路１７と、出力整合回路１８と、入力整合回路１７に接続された高温動作用ゲートバイアス回路６０および運用時用ゲートバイアス回路７０と、高温動作用ゲートバイアス回路６０に接続された高温動作用ゲートバイアス端子３１ａと、運用時用ゲートバイアス回路７０に接続された運用時用ゲートバイアス端子４１ａと、入力整合回路１７に接続された高周波入力端子２１ａと、出力整合回路１８に接続されたドレインバイアス回路８０と、ドレインバイアス回路８０に接続されたドレインバイアス端子４１ｂと、出力整合回路１８に接続された高周波出力端子２１ｂとを備え、１つのパッケージに収納された高周波モジュール１。 （もっと読む）

【課題】高い入力電力耐性と、低い雑音指数の両者を達成する低雑音増幅器を提供すること。
【解決手段】低雑音増幅器は、第一のIII族窒化物系トランジスタと、第一のIII族窒化物系トランジスタに結合された第二のIII族窒化物系トランジスタとを含んでいる。第一のIII族窒化物系トランジスタは、入力信号に対する第一増幅段を提供するように構成され、第二のIII族窒化物系トランジスタは、入力信号に対する第二増幅段を提供するように構成される。 （もっと読む）

【課題】複数の増幅器のうちの一部が故障しても、電力合成分配器の分配損、合成損を最小とする。
【解決手段】複数の並列接続された第１の分岐側端子（１１３、１１４）と１つの第１の合成側端子（１１５）が第１の電力合成点（１１６）を介して接続された第１の分岐回路（１２７）と、複数の並列接続された第２の分岐側端子（１３３、１３４）と１つの第２の合成側端子（１３５）が第２の電力合成点（１３６）を介して接続された第２の分岐回路（１３７）とを有し、第１の合成側端子と複数の第２の分岐側端子が接続された電力合成あるいは電力分配を行う電力合成分配器において、第１の電力合成点から第２の電力合成点までの長さが１／２波長の整数倍である。 （もっと読む）

【課題】バイアス回路を組み込んだ通信機器や電子機器の小型化を促進させるため、１つのチップにて構成することができるバイアス回路を提供する。
【解決手段】ＲＦチョークとバイパスコンデンサとを有するバイアス回路において、少なくとも下面もしくはその内部にグランド電極４０が形成された誘電体基板３０と、前記誘電体基板３０の表面に形成された入力端子３２及び出力端子３４と、前記誘電体基板３０内もしくは表面に形成され、一端が前記入力端子３２に接続され、且つ、他端が前記出力端子３４に接続され、前記ＲＦチョークを形成するＲＦチョーク形成電極３６と、前記誘電体基板３０内に、前記グランド電極４０に対向して形成され、且つ、一端が前記出力端子３４に接続され、前記バイパスコンデンサを形成するためのコンデンサ形成電極３８とを有する。 （もっと読む）

【課題】高利得の増幅器であっても空間ループを原因とした異常発振を確実に防止することができる高周波増幅器を提供する。
【解決手段】誘電体基板２上に形成されたマイクロストリップ線路３と、このマイクロストリップ線路３に接続された増幅素子１と、誘電体基板２上に載置された増幅素子１を収容する収容部７ａが形成された金属筐体７と、この金属筐体７の収容部７ａに嵌合するとともに、増幅素子１と対向する面側に第１の溝部８ｂが形成された金属体８と、金属体８の第１の溝部８ｂに嵌挿される第１の導電性ラバー９とを備え、金属筐体７の収容部７ａに金属体８を嵌合した時、第１の導電性ラバー９が誘電体基板２上に実装されている増幅素子１を押圧して、増幅素子１上の空間ループを遮断する。 （もっと読む）

【課題】インピーダンス変換の特性を低損失で容易に調整し、高周波大電力への耐用性が高く、小型化を実現するドハティ増幅器及び高周波伝送線路を提供する。
【解決手段】誘電体１０１は、厚さＨ_ＡとＨ_Ｂの２層からなり、基板を構成する。２層の誘電体１０１の間には電極層１０２が積層されている。また、誘電体１０１の一面には、マイクロストリップ線路１０３が配設され、他面がグランド（ＧＮＤ）に接地されている。電極層１０２とＧＮＤとはスイッチ１０４を介して接続されており、制御部１０５がスイッチ１０４を制御して、電極層１０２とＧＮＤとの接続と開放を切り替える。 （もっと読む）

【課題】サーミスタを使わずに簡便な回路で所望の温度補償が達成できると共に、抵抗での消費電力が増加しないようにし、また温度補償の特性変更や調整を抵抗の仕様等の変更のみで任意に行えるようにする。
【解決手段】ＦＥＴ１のゲート電圧を制御するためのＰＮＰの第１トランジスタＱ1 が設けられ、上記ＦＥＴ１のドレイン及び第１トランジスタＱ1 のエミッタには、ＦＥＴ１のドレイン電流検出用の抵抗Ｒ_４を介して正電源４が配置され、第１トランジスタＱ1 のベースと接地との間に第１抵抗Ｒ_１、このベースと正電源４との間に第２抵抗Ｒ_２が接続される回路で、上記第２抵抗に対し並列となるように、直列接続のダイオード（ＰＮＰトランジスタでもよい）Ｄ1 と第３抵抗Ｒ_３を接続する。これによれば、Ｒ_２とＲ_３のそれぞれの値の組合せの調整で任意の温度勾配のドレイン電流を得ることができる。 （もっと読む）