【課題】接続される低雑音増幅器の破壊を防止すると共に、この増幅器の飽和の範囲を狭くし正常動作の範囲を広くすることが可能なリミッター回路を提供すること。
【解決手段】一例のリミッター回路は、高周波入力端子に接続され、一定の飽和入力電力範囲を有する低雑音増幅器の入力端子と接地との間に接続されたＰＩＮダイオードと、前記低雑音増幅器の入力端子に一端を接続され他端は接地される、所定周波数の１／４波長の長さの伝送線路と、前記低雑音増幅器の入力端子に前記飽和入力電力範囲に入る信号が入力されるときに、前記伝送線路の他端と接地との間に、直列接続される電力設定用抵抗器及び定電圧電源を接続し、前記低雑音増幅器の入力端子に入る信号を、この範囲より電力の小さい正常入力電力範囲の信号に下げて前記低雑音増幅器の入力端子に入力する手段と、を有する。 （もっと読む）

【課題】基本波周波数の異なる複数の入力信号が入力する場合でも、各基本周波数に応じた高周波処理が行えるようにする。
【解決手段】 基本角周波数の異なる複数の信号をＦ級増幅し、該基本角周波数の信号成分及び、その高調波の信号成分を含んだ信号を出力するＦ級増幅器と、Ｆ級増幅器の後段に設けられて、当該Ｆ級増幅器に寄生する寄生回路のインピーダンスを取り込んで回路設定されることにより、信号の直流成分及び偶数次高調波の信号成分に対しては短絡状態とし、奇数次高調波の信号成分に対しては開放状態となる高調波処理部と、高調波処理部の後段に設けられて、高調波の信号成分に対しては短絡状態にする短絡部と、を備える。 （もっと読む）

【課題】電力増幅回路の周波数特性を広帯域化する。
【解決手段】それぞれが互いに異なる周波数（ｆ１−ｆｎ）で整合が取られた差動プッシュプル増幅器（ＰＡ１−ＰＡｎ）の出力を、二次インダクタ（Ｌ１２−Ｌｎ２）で共通に合成して出力する。各差動プッシュプル増幅器は、差動信号入力端子にぞれぞれ接続される増幅器対で構成され、差動プッシュプル増幅器の出力にはキャパシタ（Ｃ１−Ｃｎ）とインダクタ（Ｌ１１−Ｌ１ｎ）の並列共振回路を接続し、共振周波数を変更して整合周波数を調整する。 （もっと読む）

【課題】アンテナの負荷インピーダンスによらず、食品を高速に加熱すること。
【解決手段】制御部１７で伝送線路１５の長さのバラツキの影響を補正することによって、電力増幅器１４の出力端での反射係数を高い精度で推測し、さらにその反射係数の値に従って予め用意された参照テーブルをベースにきめ細やかに電力増幅器１４への入力電力を過剰に低下することなく制御することによって、高い精度で電力増幅器１４の破壊や発振などを防ぎ、アンテナからの高周波出力を高いレベルに維持することが可能となる。 （もっと読む）

【課題】 安定した発振抑制効果が得られると共に高精度に発振が抑制できるように回路定数が調整できるようにする。
【解決手段】 回路定数を調整する回路定数調整器１６であって、終端が開放端に形成されたスタブ１６ｅと、一端１７ｂがスタブ１６ｅに接続されると共に、他端１７ａが回路定数調整対象の回路１２に接続され、かつ、抵抗値が設定可能に設けられた可変抵抗器１６ａと、可変抵抗器１６ａに制御信号を出力して、当該可変抵抗器１６ａの抵抗値を設定する抵抗値設定器１６ｃと、を備える。 （もっと読む）

【課題】ドハティ増幅装置の効率低下を防止する。
【解決手段】ドハティ増幅装置は、メインアンプを構成するメインアンプデバイス１と、ピークアンプを構成するピークアンプデバイス２と、メインアンプデバイス１及びピークアンプ２が実装された基板１５とを有している。メインアンプデバイス１は、第１デバイス本体１ｃ、第１入力端子１ａ、及び、第１出力端子１ｂを備え、第１入力端子１ａ及び第１出力端子１ｂが第１デバイス本体１ｃを挟んで対向して配置されている。ピークアンプデバイス２は、第２デバイス本体２ｃ、第２入力端子２ａ、及び、第２出力端子２ｂを備え、第２入力端子２ａ及び第２出力端子２ｂが第２デバイス本体２ｃを挟んで対向して配置されている。ピークアンプデバイス２は、メインアンプデバイス１の位置に対して、メインアンプデバイス１の第１入力端子から第１出力端子に向かう入出力方向Ｄｓにずれた位置に、実装されている。 （もっと読む）

【課題】、高出力動作が可能なカレントリユース電子回路を提供すること。
【解決手段】第１端子、第２端子および制御端子を有し、前記第１端子が接地された第１トランジスタＴ１と、第１端子、第２端子および制御端子を有し、前記制御端子に前記第１トランジスタの第２端子が接続され、前記第１端子が前記第１トランジスタの前記第２端子と高周波的に接続され、前記第２端子に直流電源が接続される第２トランジスタＴ２と、前記第１トランジスタの第２端子と前記第２トランジスタの制御端子との間のノードに一端が接続され、他端が前記第２トランジスタの第１端子に接続された第１抵抗Ｒ１と、を具備した電子回路。 （もっと読む）

【課題】Ｆ級増幅器における効率を改善することができる電力増幅回路を提供する。
【解決手段】電力増幅回路は、予め定められた周波数の基本波を含む信号を増幅する増幅素子と、増幅素子が増幅した信号に含まれる基本波と、基本波の２倍波と、基本波の３倍波とそれぞれの特性インピーダンスとのインピーダンス整合をとる出力整合回路と、２倍波の反射位相を変化させる２倍波用チューナーと、３倍波の反射位相を変化させる３倍波用チューナーと、出力整合回路が出力する信号に含まれる基本波を通過させるとともに、信号に含まれる２倍波及び３倍波を反射する高調波反射フィルタであって、２倍波用チューナー及び３倍波用チューナーが接続され、２倍波用チューナー及び３倍波用チューナーを用いて２倍波及び３倍波の反射位相を独立に変化させる高調波反射フィルタとを備える。 （もっと読む）

【課題】ビアホールの数を少なくしてもループ発振などの特性劣化が生じにくい半導体電力増幅器を提供する。
【解決手段】半導体電力増幅器は、ゲート電極Ｇと、ドレイン電極Ｄと、前記ゲートフィンガー電極に対向して配置されるソースフィンガー電極横手方向の両サイドに引き出される２つのソース電極Ｓと、を有するユニットＦＥＴと、前記ユニットＦＥＴが、前記ソース電極間を結ぶ略直線方向に複数個並列配置され、隣り合うユニットＦＥＴ間に存在する２つのソース電極の両方を共通して高周波グランド面と接続する第１の接地インダクタンス値を有する第１のビアホール１８Ｋと、隣り合うユニットＦＥＴが存在しない側のソース電極上に配置され、接地インダクタンスを等しくするために前記高周波グランド面に接続する第２の接地インダクタンス値を有する第２のビアホール１８Ｄと、を有する。 （もっと読む）

【課題】２倍波処理回路の動作の阻害を防ぎ、動作効率の劣化を防ぐ能動回路を得る。
【解決手段】バイアス回路５において、基本波整合回路４の出力側に接続され、基本波周波数成分を全通過させ、２倍波周波数成分を反射するフィルタ回路５１と、基本波整合回路４の出力側とフィルタ回路５１との間に接続され、基本波周波数で並列共振し、２倍波周波数に対してほぼ純抵抗となる２倍波吸収回路５２と、２倍波吸収回路５２に接続され、バイアス電圧を供給するバイアス電圧供給回路５３とを備えた。
バイアス回路５において、２倍波周波数成分を高周波トランジスタ２側に反射させずに吸収することによって、２倍波処理回路３とバイアス回路５とで並列共振を起こすことがなく、その結果、２倍波処理回路３の動作の阻害を防ぎ、動作効率の劣化を防ぐ能動回路を得ることができる。 （もっと読む）