電力増幅回路
【課題】F級増幅器における効率を改善することができる電力増幅回路を提供する。
【解決手段】電力増幅回路は、予め定められた周波数の基本波を含む信号を増幅する増幅素子と、増幅素子が増幅した信号に含まれる基本波と、基本波の2倍波と、基本波の3倍波とそれぞれの特性インピーダンスとのインピーダンス整合をとる出力整合回路と、2倍波の反射位相を変化させる2倍波用チューナーと、3倍波の反射位相を変化させる3倍波用チューナーと、出力整合回路が出力する信号に含まれる基本波を通過させるとともに、信号に含まれる2倍波及び3倍波を反射する高調波反射フィルタであって、2倍波用チューナー及び3倍波用チューナーが接続され、2倍波用チューナー及び3倍波用チューナーを用いて2倍波及び3倍波の反射位相を独立に変化させる高調波反射フィルタとを備える。
【解決手段】電力増幅回路は、予め定められた周波数の基本波を含む信号を増幅する増幅素子と、増幅素子が増幅した信号に含まれる基本波と、基本波の2倍波と、基本波の3倍波とそれぞれの特性インピーダンスとのインピーダンス整合をとる出力整合回路と、2倍波の反射位相を変化させる2倍波用チューナーと、3倍波の反射位相を変化させる3倍波用チューナーと、出力整合回路が出力する信号に含まれる基本波を通過させるとともに、信号に含まれる2倍波及び3倍波を反射する高調波反射フィルタであって、2倍波用チューナー及び3倍波用チューナーが接続され、2倍波用チューナー及び3倍波用チューナーを用いて2倍波及び3倍波の反射位相を独立に変化させる高調波反射フィルタとを備える。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、高調波インピーダンスの制御により、増幅素子における電力損失を低減する高効率増幅器回路構成技術のひとつである、F級増幅器に関する。
【背景技術】
【0002】
無線通信の黎明期より、増幅器の高効率化手法として、増幅素子のバイアスを深くすることで増幅素子に電流が流れる時間を短くする高効率化手法(いわゆるC級動作)だけでなく、増幅素子動作波形(ドレイン波形)のピークを平坦化することにより、バイアスを深くすることなく、効率が向上する手法が知られている。
F級増幅器は、後者の設計思想による高効率増幅回路のひとつである。増幅素子の動作波形のピークが平坦化されることは、動作波形の中に高調波成分が含まれることと等価であるため、高調波に対するインピーダンスを適切に制御することによって、動作波形を制御することができる。すなわち、F級動作(F級増幅器)は高調波に対するインピーダンスの制御により増幅素子の動作を高効率にする手法である。
【0003】
図5は、理想的なF級動作におけるドレイン波形を示す波形図である。同図において、横軸は位相(θ)を示し、縦軸はドレイン電流(id)及びドレイン電圧(vd)それぞれの値を示す。ここで、位相(θ)は、θ=ω0t(ω0は基本波の角周波数、tは時間)で表される物理量であり、図5では、横軸においてθを用いて時間の経過を示している。
増幅素子を、ゲート電圧によって制御される理想的な電流源とすると、理想的なF級動作は、図5に示されるように、ドレイン電圧(vd)が実線で示された矩形波となり、ドレイン電流(id)が破線で示された半波正弦波となる。同図に示されるように、F級動作を行う増幅素子において、ドレイン電圧とドレイン電流とが共存する時間がないため、増幅素子自身が消費する電力(ドレイン損失)は零となる。したがって、理想的なF級動作を行う増幅素子のドレイン効率は100%となる。
【0004】
しかし、実際の高周波増幅回路では、増幅素子の動作周波数とオン抵抗、受動部品の損失、製作精度等の劣化要因があるため、ドレイン損失が0となる理想的な動作を実現することは非常に難しい。特に、高調波周波数における増幅素子の特性から、完全な半波正弦波及び矩形波によるF級動作の実現は困難である。増幅素子における電子又は正孔の移動度や、増幅素子のパッケージの寄生成分によって、増幅素子の動作周波数には制限があり、高周波でのスイッチングに動作に追従できないためである。
【0005】
図6は、増幅素子のドレイン電圧及び電流に含まれる高調波次数と、その動作におけるF級増幅器のドレイン効率を示す図である。同図において、nはドレイン電圧に含まれる奇数次高調波の最高次数であり、mはドレイン電流に含まれる偶数次高調波の最高次数である。同図において、n=1、m=1のドレイン効率は、ドレイン電圧とドレイン電流とがともに正弦波、つまりA級動作におけるドレイン効率を表している。また、n=∞、m=∞のドレイン効率は、ドレイン電圧が矩形波であり、ドレイン電流が半波正弦波である理想的なF級動作におけるドレイン効率を表している(非特許文献1)。
【0006】
例えば、n=3、m=2のドレイン効率は、ドレイン電圧に3倍波までが含まれ、ドレイン電流に2倍波まで含まれるF級動作におけるドレイン効率である。図6からn=3、m=2のドレイン効率は、81.6%である。図7は、奇数次高調波の最高次数が3(n=3)であり、偶数次高調波の最高次数が2(m=2)であるときのF級動作におけるドレイン電圧及びドレイン電流の波形を示す波形図である。
【0007】
ところで、F級増幅器の負荷インピーダンスの状態に起因して、3倍波及び2倍波の移相が最適状態からずれることがある。3倍波及び2倍波の位相が最適状態からずれると、ドレイン電圧とドレイン電流とが共存する時間が増加するため、増幅素子における電力消費が増大し、効率が劣化する。特に、高周波増幅回路では、高調波位相の微調整が難しくなり、位相のずれが生じやすくなる。
図8は、n=3、m=2のF級動作において2倍波及び3倍波の位相が最適状態からずれた一例を示す波形図である。同図において、実線が示すように、3倍波のドレイン電圧(vd)の位相が最適値からφ3=10°ずれ、2次倍波のドレイン電流(id)の位相が最適値からφ2=21°ずれた場合、ドレイン効率は、58.2%に劣化してしまう。なお、図8において、点線は、高調波の位相が最適状態、すなわちドレイン効率が81.6%となるときのドレイン電圧及びドレイン電流の動作波形を示している。
図9は、高調波における位相のずれφ2、φ3とドレイン効率との関係を示すグラフである。同図において、横軸は位相ずれφ3を示し、縦軸は位相ずれφ2を示している。同図に示すように、高調波位相ずれφ2、φ3が大きくなると、F級増幅器の効率は劣化し、効率に大きな影響を及ぼす。
【0008】
これに対して、F級増幅器の負荷インピーダンスを調整する方法として、偶数次高調波に対して短絡、奇数次高調波に対して開放という動作を行わせるために、低い周波数帯を扱う電力増幅器では、集中定数回路を用いたものが提案されている。一方、マイクロ波帯などの高い周波数帯を扱う電力増幅器では、分布定数回路による設計が主流であり、高い高調波次数のインピーダンスまで制御した負荷回路が提案されている(例えば、特許文献1、非特許文献2)。
【先行技術文献】
【特許文献】
【0009】
【特許文献1】特許第4143805号
【非特許文献】
【0010】
【非特許文献1】F. H. Raab, “Maximum efficiency and output of Class-F power amplifiers,”IEEE Trans. on Microwave Theory and Techniques, Vol. 49, No. 6, pp.1162-1166, June 2001.
【非特許文献2】T. Nojima, S. Nishiki, “High efficiency microwave harmonic reaction amplifier,” Microwave Symposium Digest, IEEE MTT-S International, pp.1007-1010, vol.2, 1988.
【発明の概要】
【発明が解決しようとする課題】
【0011】
しかしながら、上記の特許文献1に記載のF級増幅器においては、高調波の位相を制御、調整する機構を有していない。また、通常の電力増幅用の半導体増幅素子(FET等)はパッケージ化されているため、増幅素子本体のドレイン端子からパッケージ外部に設けられたドレイン端子のピンまでの電気長及び寄生成分が存在し、増幅素子ごとの個体差もある。そのため、高調波のインピーダンス位相にずれが生じ、ドレイン効率が劣化してしまうという問題がある。
また、非特許文献2に記載されている高調波リアクション反射型増幅器(HMRA)では、2倍波までの高調波インピーダンスを最適化することが可能な構成であるが、3倍波のインピーダンス最適化のための制御をしておらず、3倍波の位相のずれによりドレイン効率が劣化してしまうという問題がある。
【0012】
本発明は、上記問題を解決すべくなされたもので、その目的は、F級増幅器におけるドレイン効率を改善することができる電力増幅回路を提供することにある。
【課題を解決するための手段】
【0013】
上記問題を解決するために、本発明は、予め定められた周波数の基本波を含む信号を増幅する増幅素子と、前記増幅素子が増幅した信号に含まれる前記基本波と、前記基本波の2倍波と、前記基本波の3倍波とそれぞれの特性インピーダンスとのインピーダンス整合をとる出力整合回路と、前記2倍波の反射位相を変化させる2倍波用チューナーと、前記3倍波の反射位相を変化させる3倍波用チューナーと、前記出力整合回路が出力する信号に含まれる前記基本波を通過させるとともに、前記信号に含まれる前記2倍波及び前記3倍波を反射する高調波反射フィルタであって、前記2倍波用チューナー及び前記3倍波用チューナーが接続され、前記2倍波用チューナー及び前記3倍波用チューナーを用いて前記2倍波及び前記3倍波の反射位相を独立に変化させる高調波反射フィルタとを備えることを特徴とする電力増幅回路である。
【0014】
また、本発明は、上記に記載の発明において、前記高調波反射フィルタは、前記出力整合回路が接続されるフィルタ入力点から負荷が接続されるフィルタ出力点までを接続し、所定の特性インピーダンスを有する伝送線路と、一端が前記フィルタ入力点に接続され、他端が前記2倍波用チューナーに接続され、線路長が前記基本波の波長の4分の1である第1分岐線路と、一端が前記第1分岐線路の他端に接続され、他端が開放端となっており、線路長が前記波長の4分の1である第2分岐線路と、一端が前記伝送線路において前記フィルタ入力点から前記フィルタ出力点に向かって前記波長の8分の1隔てた点に接続され、他端が短絡端となっており、線路長が前記波長の4分の1である第3分岐線路と、一端が前記伝送線路において前記フィルタ出力点から前記フィルタ入力点に向かって前記波長の12分の1隔てた点に接続され、他端が前記3倍波用チューナーに接続され、線路長が前記波長の4分の1である第4分岐線路と、前記第4分岐線路の他端に接続された共振回路と、一端が前記フィルタ出力点に接続され、他端が開放端となっており、線路長が前記波長の12分の5である第5分岐線路と、一端が前記フィルタ出力点に接続され、他端が開放端となっており、線路長が前記波長の12分の1である第6分岐線路とを具備することを特徴とする。
また、本発明は、上記に記載の発明において、前記伝送線路の線路長は、前記波長の24分の5以上であることを特徴とする。
【発明の効果】
【0015】
この発明によれば、増幅素子の個体差により2倍波及び3倍波に位相ずれが生じる場合においても、高周波反射フィルタに接続された2倍波用チューナー及び3倍波用チューナーを用いて2倍波及び3倍波の反射位相のずれを独立に補正して、高調波インピーダンスの反射位相それぞれを最適化することができ、増幅素子におけるドレイン効率を改善することができる。その結果、電力増幅回路における電力効率性能を向上させることができる。
【図面の簡単な説明】
【0016】
【図1】本発明の一実施形態による電力増幅回路1の構成を示す概略ブロック図である。
【図2】本実施形態における高調波反射フィルタ13の構成例を示す回路図である。
【図3】本実施形態における高調波反射フィルタ13の入力インピーダンス特性を示す図である。
【図4】本実施形態における高調波反射フィルタ13の通過特性を示すグラフである。
【図5】理想的なF級動作におけるドレイン波形を示す波形図である。
【図6】増幅素子のドレイン電圧及び電流に含まれる高調波次数と、その動作におけるF級増幅器のドレイン効率を示す図である。
【図7】奇数次高調波の最高次数が3であり、偶数次高調波の最高次数が2であるときのF級動作におけるドレイン電圧及びドレイン電流の波形を示す波形図である。
【図8】F級動作において2倍波及び3倍波の位相が最適状態からずれた一例を示す波形図である。
【図9】高調波における位相のずれφ2、φ3とドレイン効率との関係を示すグラフである。
【発明を実施するための形態】
【0017】
以下、図面を参照して、本発明の実施形態における電力増幅回路を説明する。
【0018】
図1は、本発明の一実施形態による電力増幅回路1の構成を示す概略ブロック図である。同図に示すように、電力増幅回路1には、特性インピーダンスが50[Ω]の信号源2から信号が入力される。電力増幅回路1は、入力された信号を増幅し、増幅した信号を特性インピーダンスが50[Ω]の負荷回路4に出力する。ここで、負荷回路4は、例えば、アンテナなどである。
また、電力増幅回路1は、入力整合回路10と、増幅素子11と、出力整合回路12と、高調波反射フィルタ13と、2倍波用可変線路長チューナー14と、3倍波用可変線路長チューナー15とを備えている。
【0019】
増幅素子11には、入力整合回路10を介して、予め定められた周波数を有する基本波が信号源2から入力される。増幅素子11は、入力された基本波の信号を増幅し、増幅した信号を出力整合回路12に出力する。増幅素子11は、例えば、ゲートに入力された信号が印加され、ドレインに負荷である出力整合回路12が接続され、ソースが接地されているFET(Field Effective Transistor;電界効果トランジスタ)である。
出力整合回路12は、増幅素子11から入力された信号の基本波、2倍波、及び3倍波それぞれの周波数に対してインピーダンス整合をとる。
【0020】
高調波反射フィルタ13には、出力整合回路12においてインピーダンス整合がとられた信号が入力される。高調波反射フィルタ13は、入力された信号の基本波に対する負荷インピーダンスに影響を与えることなく基本波を通過させて負荷回路4に出力するとともに、2倍波及び3倍波を全反射させる特性を有する。
また、高調波反射フィルタ13には、2倍波用可変線路長チューナー14及び3倍波用可変線路長チューナー15が接続されており、2倍波用可変線路長チューナー14及び3倍波用可変線路長チューナー15を用いて、2倍波及び3倍波の反射位相それぞれを独立に調整することができる。また、高調波反射フィルタ13の後段には、アンテナ等の負荷が接続されている。また、高調波反射フィルタ13は、2倍波用可変線路長チューナー14を接続する2f0端子と、3倍波用可変線路長チューナー15を接続する3f0端子とを有している。
【0021】
2倍波用可変線路長チューナー14は、線路長が可変であり、先端が短絡又は開放されている伝送線路である。また、2倍波用可変線路長チューナー14は、入力インピーダンスが純虚数となっている。
3倍波用可変線路長チューナー15は、線路長が可変であり、先端が短絡又は開放されている伝送線路である。また、3倍波用可変線路長チューナー15は、2倍波用可変線路長チューナー14と同様に、入力インピーダンスが純虚数となっている。
【0022】
図2は、本実施形態における高調波反射フィルタ13の構成例を示す回路図である。以下、高調波反射フィルタ13に入力される信号における基本波成分の波長をλ0とする。
高調波反射フィルタ13は、伝送線路131と、分岐線路132〜137と、共振回路138とを有している。伝送線路131、分岐線路132〜137、及び共振回路138は、例えば、基板上に構成される。
【0023】
伝送線路131は、一端がフィルタ入力点Aとなっており、他端がフィルタ出力点Hとなっている。また、伝送線路131は、線路長が((5λ0/24)=(λ0/8)+(λ0/12))以上であり、所定の特性インピーダンスZ0を有する線路である。フィルタ入力点Aは、出力整合回路12に接続されており、出力整合回路12から信号が入力される。また、フィルタ出力点Hには、負荷が接続されており、入力された信号の基本波が負荷に出力される。
【0024】
分岐線路132は、一端がフィルタ入力点Aに接続され、他端(点B)が2f0端子に接続された、線路長が(λ0/4)の線路である。また、分岐線路132は、自身の長手方向と、伝送線路131の長手方向とが垂直になるように、一端が、伝送線路131のフィルタ入力点Aに接続されている。
【0025】
分岐線路133は、一端が分岐線路133の他端及び2f0端子に接続され、他端(点D)が開放端となっている先端開放スタブ(オープンスタブ)である。また、分岐線路133は、線路長が(λ0/4)の線路であり、自身の長手方向と分岐線路133の長手方向とが垂直になるように、一端が、分岐線路132の他端に接続されている。
【0026】
分岐線路134は、一端が伝送線路131においてフィルタ入力点Aからフィルタ出力点Hに向かって(λ0/8)隔てた点Cに接続され、他端(点E)がGNDに短絡された、線路長が(λ0/4)のショートスタブである。また、分岐線路134は、自身の長手方向と、伝送線路131の長手方向とが垂直になるように、一端が、伝送線路131上の点Cに接続されている。
【0027】
分岐線路135は、一端が伝送線路131においてフィルタ出力点Hからフィルタ入力点Aに向かって(λ0/12)隔てた点Fに接続され、他端(点G)が3f0端子に接続された、線路長が(λ0/4)の線路である。また、分岐線路134は、自身の長手方向と、伝送線路131の長手方向とが垂直になるように、一端が、伝送線路131上の点Fに接続されている。
【0028】
分岐線路136は、一端が伝送線路131のフィルタ出力点Hに接続され、他端(点I)が開放端となっている先端開放スタブである。また、分岐線路136は、線路長が(5λ0/12)の線路であり、自身の長手方向と伝送線路131の長手方向とが垂直になるように、一端が伝送線路131のフィルタ出力点Hに接続されている。
【0029】
分岐線路137は、一端が伝送線路131のフィルタ出力点Hに接続され、他端(点J)が開放端となっている先端開放スタブである。また、分岐線路137は、線路長が(λ0/12)の線路であり、自身の長手方向と伝送線路131の長手方向とが垂直になるように、一端が伝送線路131のフィルタ出力点Hに接続されている。また、分岐線路137は、伝送線路131に対して、分岐線路136と反対側に接続されている。
【0030】
共振回路138は、一端が分岐線路135の他端及び3f0端子に接続され、他端が接地されている。共振回路138は、インダクタ1381と、キャパシタ1382とを有している。インダクタ1381は、一端が分岐線路135の他端及び3f0端子に接続され、他端がキャパシタ1382の一端に接続されている。キャパシタ1382は、他端が接地されている。すなわち、共振回路138は、インダクタ1381とキャパシタ1382とが直列に接続されたLC直列共振回路である。共振回路138の共振周波数は、高調波反射フィルタ13に入力される信号の基本波成分の周波数(f0)と同一の周波数である。
【0031】
以下、高調波反射フィルタ13のインピーダンス特性について説明する。
【0032】
(1)高調波反射フィルタ13の基本波に対するインピーダンス特性
基本波は、2倍波処理部(図2において、フィルタ入力点A〜点C間)をすべて通過する。点Gに共振周波数が基本波の周波数と同一の共振回路138が接続されているので、点Gにおいて短絡となる。したがって、点Fから点Gの側を見込んだインピーダンスは開放となる。
また、分岐線路136による先端開放スタブHIは、基本波に対する分岐線路137による先端開放スタブHJの影響を補償するものである。スタブHJと、スタブHIの線路長の和は、半波長(λ0/2)となっているので、この2つのスタブHJ及びスタブHIは、基本波に影響を与えない。ゆえに、高調波反射フィルタ13は、基本波成分に影響を与えることなく、フィルタ入力点Aに入力された信号の基本波成分をフィルタ出力点Hから出力する。
【0033】
(2)高調波反射フィルタ13の2倍波に対するインピーダンス特性
2倍波の波長は、基本波の半分の波長である。分岐線路133による先端開放スタブBDの線路長は2倍波の半波長であるので、点Bから点Dの側を見込んだインピーダンスは開放である。分岐線路132による線路ABの線路長は2倍波の半波長なので、点Bの2f0端子(2倍波位相調整用端子)に2倍波用可変線路長チューナー14を用いて入力インピーダンスが純虚数の回路を接続すると、フィルタ入力点Aから点Bの側を見込んだインピーダンスも同じ純虚数インピーダンスとなる。
【0034】
また、分岐線路134によるショートスタブは点Eにおいて短絡しており、分岐線路134による線路CEの線路長は2倍波の半波長なので、点Cも短絡となる。線路ACの線路長は、2倍波に対して(1/4)波長なので、フィルタ入力点Aから点C側を見込んだインピーダンスは開放である。つまり、フィルタ入力点Aよりフィルタ出力点H側に接続された回路は、2倍波に対して影響を及ぼさない。
【0035】
よって、2倍波に対する高調波フィルタの入力インピーダンス特性は純虚数となる。なお、純虚数の偏角は、2f0端子に接続された2倍波用可変線路長チューナー14で調整可能な値である。
【0036】
(3)高調波反射フィルタ13の3倍波に対するインピーダンス特性
共振回路138は、基本波の周波数以外の周波数に対して開放であり、分岐線路135による線路FGの線路長は、3倍波に対して(3/4)波長であるので、3倍波に対しては(1/4)波長と同じ効果を有する。したがって、点Fから点G側を見込んだインピーダンスは、点Gの3f0端子(3倍波位相調整用端子)に接続されたリアクタンスの逆数に比例した量となり、純虚数となる。
【0037】
また、フィルタ出力点Hにおいて、3倍波に対して(1/4)波長の分岐線路137による先端開放スタブHJが接続されているので、フィルタ出力点Hは短絡となる。ここで、フィルタ出力点Hには、分岐線路136による先端開放スタブHIが、先端開放スタブHJと並列に接続されているが、フィルタ出力点Hは短絡なので3倍波インピーダンスに影響を与えることはない。
【0038】
また、点Fからフィルタ出力点Hまでの線路長は、3倍波に対して(1/4)波長であるので、点Fからフィルタ出力点H側を見込んだインピーダンスは開放となり、点Fよりフィルタ出力点H側に接続された回路は、3倍波のインピーダンスに影響を与えることはない。
【0039】
以上のように、基本波は高調波反射フィルタ13を通過し、2倍波は2f0端子に出力され、3倍波は3f0端子に出力される。2つの高調波端子(2f0端子及び3f0端子)それぞれに、純虚数の入力インピーダンスを持つ素子(2倍波用可変線路長チューナー14、及び3倍波用可変線路長チューナー15)を接続すると、基本波に影響を与えず2倍波及び3倍波の反射位相を独立に調整できる。上述したように、2倍波の反射位相を変えても3倍波の反射位相には影響せず、逆に、3倍波の反射位相を変えても2倍波の反射位相には影響しない。すなわち、2倍波の反射位相及び3倍波の反射位相を独立に調整することができる。
【0040】
ところで、伝送線路131の線路長を((5λ0/24)=(λ0/8)+(λ0/12))とした場合、点Cと点Fとが同じ位置となる。この場合、分岐線路134と分岐線路135とを伝送線路131に対して対称に配置して、分岐線路134と分岐線路135とにおいてカップリングが生じないようにしてもよい。また、伝送線路131の線路長を(5λ0/24)より長くした場合、図2に示すように、点Cと点Fとが異なる位置となる。この場合、分岐線路134と分岐線路135とのレイアウトが容易になる。
【0041】
図3は、本実施形態における高調波反射フィルタ13の入力インピーダンス特性を示す図である。ここでは、基本波成分の周波数が2[GHz]であり、高調波反射フィルタ13の出力端子(フィルタ出力点H)に50[Ω]の負荷が接続された場合を示している。
図3(a)は、2倍波用可変線路長チューナー14における線路長L2を2[mm]とし、3倍波用可変線路長チューナー15における線路長L3を0[mm]としたときの入力インピーダンス特性を示している。図3(b)は、2倍波用可変線路長チューナー14における線路長L2を0[mm]とし、3倍波用可変線路長チューナー15における線路長L3を0[mm]としたときの入力インピーダンス特性を示している。図3(c)は、2倍波用可変線路長チューナー14における線路長L2を0[mm]とし、3倍波用可変線路長チューナー15における線路長L3を1.33[mm]としたときの入力インピーダンス特性を示している。
【0042】
図3(b)に示した状態から、2倍波用可変線路長チューナー14の線路長L2を伸ばして図3(a)に示した状態に変化させると、3倍波の反射係数が変化することなく、2倍波の反射係数の偏角だけが変化することが分かる。また、図3(b)に示した状態から、3倍波用可変線路長チューナー15の線路長L3を伸ばして図3(c)に示した状態に変化させると、2倍波の反射係数が変化することなく、3倍波の反射係数の偏角だけが変化することが分かる。
【0043】
図4は、本実施形態における高調波反射フィルタ13の通過特性を示すグラフである。同図において、横軸は周波数を示し、縦軸は通過特性を示している。ここでは、基本波成分の周波数が2[GHz]の場合を示している。同図に示すように、基本波に対して通過特性は−0.15[dB]であり、2倍波(4[GHz])に対して−31[dB]であり、3倍波(6[GHz])に対して−34[dB]であることが分かる。このように、高調波反射フィルタ13において、基本波は通過し、基本波に対する高調波はほとんど通過しないことが分かる。
【0044】
本実施形態の電力増幅回路1は、高調波反射フィルタ13において、2倍波の負荷インピーダンスの角度成分と、3倍波の負荷インピーダンスの角度成分とをそれぞれ独立に制御する。また、電力増幅回路1は、出力整合回路12が基本波、2倍波、及び3倍波についてインピーダンス整合をとり、出力整合回路12の後段に接続された高調波反射フィルタ13が、2倍波及び3倍波の反射位相をそれぞれ独立に制御できる構成を備えている。
この構成により、2倍波用可変線路長チューナー14を用いて2倍波の負荷インピーダンスを適正化制御すると、増幅素子11のドレイン効率を70.7%に向上させることができる(図6)。更に、3倍波用可変線路長チューナー15を用いて3倍波の負荷インピーダンスを適正化制御すると、増幅素子11のドレイン効率を81.6%にまで向上させることができる。すなわち、3倍波の適正化を行うことにより、非特許文献2に記載されている技術に対して、ドレイン効率を10ポイント程度改善することができる。
このように、電力増幅回路1は、増幅素子11のドレイン効率を向上させることができ、電力損失を低減することができる。
【0045】
また、電力増幅回路1は、電力増幅回路1を組み立てた後に、2倍波用可変線路長チューナー14及び3倍波用可変線路長チューナー15を用いて、2倍波及び3倍波の負荷インピーダンスの位相成分を調整することができる。
これにより、電力増幅回路1を組み立てた後に、2倍波及び3倍波の負荷インピーダンスの位相成分を調整することが容易になり、増幅素子11ごとの個体差がある場合においても、増幅素子11の特性に合わせて2倍波及び3倍波の位相を最適化して、増幅素子11に高効率な動作を行わせることができる。その結果、電力増幅回路1の電力効率性能を向上させることができ、電力増幅回路1の製造における歩留りを改善することができる。
以上のように、上述した回路構成を用いることで、増幅素子11におけるF級増幅器の高調波負荷インピーダンス条件、特に反射係数偏角の条件について、最適化が容易になり、高効率の動作が実現できる。
【符号の説明】
【0046】
1…電力増幅回路
2…信号源
4…負荷回路
10…入力整合回路
11…増幅素子
12…出力整合回路
13…高調波反射フィルタ
14…2倍波用可変線路長チューナー
15…3倍波用可変線路長チューナー
131…伝送線路
132,133,134,135,136,137…分岐線路
138…共振回路
【技術分野】
【0001】
本発明は、高調波インピーダンスの制御により、増幅素子における電力損失を低減する高効率増幅器回路構成技術のひとつである、F級増幅器に関する。
【背景技術】
【0002】
無線通信の黎明期より、増幅器の高効率化手法として、増幅素子のバイアスを深くすることで増幅素子に電流が流れる時間を短くする高効率化手法(いわゆるC級動作)だけでなく、増幅素子動作波形(ドレイン波形)のピークを平坦化することにより、バイアスを深くすることなく、効率が向上する手法が知られている。
F級増幅器は、後者の設計思想による高効率増幅回路のひとつである。増幅素子の動作波形のピークが平坦化されることは、動作波形の中に高調波成分が含まれることと等価であるため、高調波に対するインピーダンスを適切に制御することによって、動作波形を制御することができる。すなわち、F級動作(F級増幅器)は高調波に対するインピーダンスの制御により増幅素子の動作を高効率にする手法である。
【0003】
図5は、理想的なF級動作におけるドレイン波形を示す波形図である。同図において、横軸は位相(θ)を示し、縦軸はドレイン電流(id)及びドレイン電圧(vd)それぞれの値を示す。ここで、位相(θ)は、θ=ω0t(ω0は基本波の角周波数、tは時間)で表される物理量であり、図5では、横軸においてθを用いて時間の経過を示している。
増幅素子を、ゲート電圧によって制御される理想的な電流源とすると、理想的なF級動作は、図5に示されるように、ドレイン電圧(vd)が実線で示された矩形波となり、ドレイン電流(id)が破線で示された半波正弦波となる。同図に示されるように、F級動作を行う増幅素子において、ドレイン電圧とドレイン電流とが共存する時間がないため、増幅素子自身が消費する電力(ドレイン損失)は零となる。したがって、理想的なF級動作を行う増幅素子のドレイン効率は100%となる。
【0004】
しかし、実際の高周波増幅回路では、増幅素子の動作周波数とオン抵抗、受動部品の損失、製作精度等の劣化要因があるため、ドレイン損失が0となる理想的な動作を実現することは非常に難しい。特に、高調波周波数における増幅素子の特性から、完全な半波正弦波及び矩形波によるF級動作の実現は困難である。増幅素子における電子又は正孔の移動度や、増幅素子のパッケージの寄生成分によって、増幅素子の動作周波数には制限があり、高周波でのスイッチングに動作に追従できないためである。
【0005】
図6は、増幅素子のドレイン電圧及び電流に含まれる高調波次数と、その動作におけるF級増幅器のドレイン効率を示す図である。同図において、nはドレイン電圧に含まれる奇数次高調波の最高次数であり、mはドレイン電流に含まれる偶数次高調波の最高次数である。同図において、n=1、m=1のドレイン効率は、ドレイン電圧とドレイン電流とがともに正弦波、つまりA級動作におけるドレイン効率を表している。また、n=∞、m=∞のドレイン効率は、ドレイン電圧が矩形波であり、ドレイン電流が半波正弦波である理想的なF級動作におけるドレイン効率を表している(非特許文献1)。
【0006】
例えば、n=3、m=2のドレイン効率は、ドレイン電圧に3倍波までが含まれ、ドレイン電流に2倍波まで含まれるF級動作におけるドレイン効率である。図6からn=3、m=2のドレイン効率は、81.6%である。図7は、奇数次高調波の最高次数が3(n=3)であり、偶数次高調波の最高次数が2(m=2)であるときのF級動作におけるドレイン電圧及びドレイン電流の波形を示す波形図である。
【0007】
ところで、F級増幅器の負荷インピーダンスの状態に起因して、3倍波及び2倍波の移相が最適状態からずれることがある。3倍波及び2倍波の位相が最適状態からずれると、ドレイン電圧とドレイン電流とが共存する時間が増加するため、増幅素子における電力消費が増大し、効率が劣化する。特に、高周波増幅回路では、高調波位相の微調整が難しくなり、位相のずれが生じやすくなる。
図8は、n=3、m=2のF級動作において2倍波及び3倍波の位相が最適状態からずれた一例を示す波形図である。同図において、実線が示すように、3倍波のドレイン電圧(vd)の位相が最適値からφ3=10°ずれ、2次倍波のドレイン電流(id)の位相が最適値からφ2=21°ずれた場合、ドレイン効率は、58.2%に劣化してしまう。なお、図8において、点線は、高調波の位相が最適状態、すなわちドレイン効率が81.6%となるときのドレイン電圧及びドレイン電流の動作波形を示している。
図9は、高調波における位相のずれφ2、φ3とドレイン効率との関係を示すグラフである。同図において、横軸は位相ずれφ3を示し、縦軸は位相ずれφ2を示している。同図に示すように、高調波位相ずれφ2、φ3が大きくなると、F級増幅器の効率は劣化し、効率に大きな影響を及ぼす。
【0008】
これに対して、F級増幅器の負荷インピーダンスを調整する方法として、偶数次高調波に対して短絡、奇数次高調波に対して開放という動作を行わせるために、低い周波数帯を扱う電力増幅器では、集中定数回路を用いたものが提案されている。一方、マイクロ波帯などの高い周波数帯を扱う電力増幅器では、分布定数回路による設計が主流であり、高い高調波次数のインピーダンスまで制御した負荷回路が提案されている(例えば、特許文献1、非特許文献2)。
【先行技術文献】
【特許文献】
【0009】
【特許文献1】特許第4143805号
【非特許文献】
【0010】
【非特許文献1】F. H. Raab, “Maximum efficiency and output of Class-F power amplifiers,”IEEE Trans. on Microwave Theory and Techniques, Vol. 49, No. 6, pp.1162-1166, June 2001.
【非特許文献2】T. Nojima, S. Nishiki, “High efficiency microwave harmonic reaction amplifier,” Microwave Symposium Digest, IEEE MTT-S International, pp.1007-1010, vol.2, 1988.
【発明の概要】
【発明が解決しようとする課題】
【0011】
しかしながら、上記の特許文献1に記載のF級増幅器においては、高調波の位相を制御、調整する機構を有していない。また、通常の電力増幅用の半導体増幅素子(FET等)はパッケージ化されているため、増幅素子本体のドレイン端子からパッケージ外部に設けられたドレイン端子のピンまでの電気長及び寄生成分が存在し、増幅素子ごとの個体差もある。そのため、高調波のインピーダンス位相にずれが生じ、ドレイン効率が劣化してしまうという問題がある。
また、非特許文献2に記載されている高調波リアクション反射型増幅器(HMRA)では、2倍波までの高調波インピーダンスを最適化することが可能な構成であるが、3倍波のインピーダンス最適化のための制御をしておらず、3倍波の位相のずれによりドレイン効率が劣化してしまうという問題がある。
【0012】
本発明は、上記問題を解決すべくなされたもので、その目的は、F級増幅器におけるドレイン効率を改善することができる電力増幅回路を提供することにある。
【課題を解決するための手段】
【0013】
上記問題を解決するために、本発明は、予め定められた周波数の基本波を含む信号を増幅する増幅素子と、前記増幅素子が増幅した信号に含まれる前記基本波と、前記基本波の2倍波と、前記基本波の3倍波とそれぞれの特性インピーダンスとのインピーダンス整合をとる出力整合回路と、前記2倍波の反射位相を変化させる2倍波用チューナーと、前記3倍波の反射位相を変化させる3倍波用チューナーと、前記出力整合回路が出力する信号に含まれる前記基本波を通過させるとともに、前記信号に含まれる前記2倍波及び前記3倍波を反射する高調波反射フィルタであって、前記2倍波用チューナー及び前記3倍波用チューナーが接続され、前記2倍波用チューナー及び前記3倍波用チューナーを用いて前記2倍波及び前記3倍波の反射位相を独立に変化させる高調波反射フィルタとを備えることを特徴とする電力増幅回路である。
【0014】
また、本発明は、上記に記載の発明において、前記高調波反射フィルタは、前記出力整合回路が接続されるフィルタ入力点から負荷が接続されるフィルタ出力点までを接続し、所定の特性インピーダンスを有する伝送線路と、一端が前記フィルタ入力点に接続され、他端が前記2倍波用チューナーに接続され、線路長が前記基本波の波長の4分の1である第1分岐線路と、一端が前記第1分岐線路の他端に接続され、他端が開放端となっており、線路長が前記波長の4分の1である第2分岐線路と、一端が前記伝送線路において前記フィルタ入力点から前記フィルタ出力点に向かって前記波長の8分の1隔てた点に接続され、他端が短絡端となっており、線路長が前記波長の4分の1である第3分岐線路と、一端が前記伝送線路において前記フィルタ出力点から前記フィルタ入力点に向かって前記波長の12分の1隔てた点に接続され、他端が前記3倍波用チューナーに接続され、線路長が前記波長の4分の1である第4分岐線路と、前記第4分岐線路の他端に接続された共振回路と、一端が前記フィルタ出力点に接続され、他端が開放端となっており、線路長が前記波長の12分の5である第5分岐線路と、一端が前記フィルタ出力点に接続され、他端が開放端となっており、線路長が前記波長の12分の1である第6分岐線路とを具備することを特徴とする。
また、本発明は、上記に記載の発明において、前記伝送線路の線路長は、前記波長の24分の5以上であることを特徴とする。
【発明の効果】
【0015】
この発明によれば、増幅素子の個体差により2倍波及び3倍波に位相ずれが生じる場合においても、高周波反射フィルタに接続された2倍波用チューナー及び3倍波用チューナーを用いて2倍波及び3倍波の反射位相のずれを独立に補正して、高調波インピーダンスの反射位相それぞれを最適化することができ、増幅素子におけるドレイン効率を改善することができる。その結果、電力増幅回路における電力効率性能を向上させることができる。
【図面の簡単な説明】
【0016】
【図1】本発明の一実施形態による電力増幅回路1の構成を示す概略ブロック図である。
【図2】本実施形態における高調波反射フィルタ13の構成例を示す回路図である。
【図3】本実施形態における高調波反射フィルタ13の入力インピーダンス特性を示す図である。
【図4】本実施形態における高調波反射フィルタ13の通過特性を示すグラフである。
【図5】理想的なF級動作におけるドレイン波形を示す波形図である。
【図6】増幅素子のドレイン電圧及び電流に含まれる高調波次数と、その動作におけるF級増幅器のドレイン効率を示す図である。
【図7】奇数次高調波の最高次数が3であり、偶数次高調波の最高次数が2であるときのF級動作におけるドレイン電圧及びドレイン電流の波形を示す波形図である。
【図8】F級動作において2倍波及び3倍波の位相が最適状態からずれた一例を示す波形図である。
【図9】高調波における位相のずれφ2、φ3とドレイン効率との関係を示すグラフである。
【発明を実施するための形態】
【0017】
以下、図面を参照して、本発明の実施形態における電力増幅回路を説明する。
【0018】
図1は、本発明の一実施形態による電力増幅回路1の構成を示す概略ブロック図である。同図に示すように、電力増幅回路1には、特性インピーダンスが50[Ω]の信号源2から信号が入力される。電力増幅回路1は、入力された信号を増幅し、増幅した信号を特性インピーダンスが50[Ω]の負荷回路4に出力する。ここで、負荷回路4は、例えば、アンテナなどである。
また、電力増幅回路1は、入力整合回路10と、増幅素子11と、出力整合回路12と、高調波反射フィルタ13と、2倍波用可変線路長チューナー14と、3倍波用可変線路長チューナー15とを備えている。
【0019】
増幅素子11には、入力整合回路10を介して、予め定められた周波数を有する基本波が信号源2から入力される。増幅素子11は、入力された基本波の信号を増幅し、増幅した信号を出力整合回路12に出力する。増幅素子11は、例えば、ゲートに入力された信号が印加され、ドレインに負荷である出力整合回路12が接続され、ソースが接地されているFET(Field Effective Transistor;電界効果トランジスタ)である。
出力整合回路12は、増幅素子11から入力された信号の基本波、2倍波、及び3倍波それぞれの周波数に対してインピーダンス整合をとる。
【0020】
高調波反射フィルタ13には、出力整合回路12においてインピーダンス整合がとられた信号が入力される。高調波反射フィルタ13は、入力された信号の基本波に対する負荷インピーダンスに影響を与えることなく基本波を通過させて負荷回路4に出力するとともに、2倍波及び3倍波を全反射させる特性を有する。
また、高調波反射フィルタ13には、2倍波用可変線路長チューナー14及び3倍波用可変線路長チューナー15が接続されており、2倍波用可変線路長チューナー14及び3倍波用可変線路長チューナー15を用いて、2倍波及び3倍波の反射位相それぞれを独立に調整することができる。また、高調波反射フィルタ13の後段には、アンテナ等の負荷が接続されている。また、高調波反射フィルタ13は、2倍波用可変線路長チューナー14を接続する2f0端子と、3倍波用可変線路長チューナー15を接続する3f0端子とを有している。
【0021】
2倍波用可変線路長チューナー14は、線路長が可変であり、先端が短絡又は開放されている伝送線路である。また、2倍波用可変線路長チューナー14は、入力インピーダンスが純虚数となっている。
3倍波用可変線路長チューナー15は、線路長が可変であり、先端が短絡又は開放されている伝送線路である。また、3倍波用可変線路長チューナー15は、2倍波用可変線路長チューナー14と同様に、入力インピーダンスが純虚数となっている。
【0022】
図2は、本実施形態における高調波反射フィルタ13の構成例を示す回路図である。以下、高調波反射フィルタ13に入力される信号における基本波成分の波長をλ0とする。
高調波反射フィルタ13は、伝送線路131と、分岐線路132〜137と、共振回路138とを有している。伝送線路131、分岐線路132〜137、及び共振回路138は、例えば、基板上に構成される。
【0023】
伝送線路131は、一端がフィルタ入力点Aとなっており、他端がフィルタ出力点Hとなっている。また、伝送線路131は、線路長が((5λ0/24)=(λ0/8)+(λ0/12))以上であり、所定の特性インピーダンスZ0を有する線路である。フィルタ入力点Aは、出力整合回路12に接続されており、出力整合回路12から信号が入力される。また、フィルタ出力点Hには、負荷が接続されており、入力された信号の基本波が負荷に出力される。
【0024】
分岐線路132は、一端がフィルタ入力点Aに接続され、他端(点B)が2f0端子に接続された、線路長が(λ0/4)の線路である。また、分岐線路132は、自身の長手方向と、伝送線路131の長手方向とが垂直になるように、一端が、伝送線路131のフィルタ入力点Aに接続されている。
【0025】
分岐線路133は、一端が分岐線路133の他端及び2f0端子に接続され、他端(点D)が開放端となっている先端開放スタブ(オープンスタブ)である。また、分岐線路133は、線路長が(λ0/4)の線路であり、自身の長手方向と分岐線路133の長手方向とが垂直になるように、一端が、分岐線路132の他端に接続されている。
【0026】
分岐線路134は、一端が伝送線路131においてフィルタ入力点Aからフィルタ出力点Hに向かって(λ0/8)隔てた点Cに接続され、他端(点E)がGNDに短絡された、線路長が(λ0/4)のショートスタブである。また、分岐線路134は、自身の長手方向と、伝送線路131の長手方向とが垂直になるように、一端が、伝送線路131上の点Cに接続されている。
【0027】
分岐線路135は、一端が伝送線路131においてフィルタ出力点Hからフィルタ入力点Aに向かって(λ0/12)隔てた点Fに接続され、他端(点G)が3f0端子に接続された、線路長が(λ0/4)の線路である。また、分岐線路134は、自身の長手方向と、伝送線路131の長手方向とが垂直になるように、一端が、伝送線路131上の点Fに接続されている。
【0028】
分岐線路136は、一端が伝送線路131のフィルタ出力点Hに接続され、他端(点I)が開放端となっている先端開放スタブである。また、分岐線路136は、線路長が(5λ0/12)の線路であり、自身の長手方向と伝送線路131の長手方向とが垂直になるように、一端が伝送線路131のフィルタ出力点Hに接続されている。
【0029】
分岐線路137は、一端が伝送線路131のフィルタ出力点Hに接続され、他端(点J)が開放端となっている先端開放スタブである。また、分岐線路137は、線路長が(λ0/12)の線路であり、自身の長手方向と伝送線路131の長手方向とが垂直になるように、一端が伝送線路131のフィルタ出力点Hに接続されている。また、分岐線路137は、伝送線路131に対して、分岐線路136と反対側に接続されている。
【0030】
共振回路138は、一端が分岐線路135の他端及び3f0端子に接続され、他端が接地されている。共振回路138は、インダクタ1381と、キャパシタ1382とを有している。インダクタ1381は、一端が分岐線路135の他端及び3f0端子に接続され、他端がキャパシタ1382の一端に接続されている。キャパシタ1382は、他端が接地されている。すなわち、共振回路138は、インダクタ1381とキャパシタ1382とが直列に接続されたLC直列共振回路である。共振回路138の共振周波数は、高調波反射フィルタ13に入力される信号の基本波成分の周波数(f0)と同一の周波数である。
【0031】
以下、高調波反射フィルタ13のインピーダンス特性について説明する。
【0032】
(1)高調波反射フィルタ13の基本波に対するインピーダンス特性
基本波は、2倍波処理部(図2において、フィルタ入力点A〜点C間)をすべて通過する。点Gに共振周波数が基本波の周波数と同一の共振回路138が接続されているので、点Gにおいて短絡となる。したがって、点Fから点Gの側を見込んだインピーダンスは開放となる。
また、分岐線路136による先端開放スタブHIは、基本波に対する分岐線路137による先端開放スタブHJの影響を補償するものである。スタブHJと、スタブHIの線路長の和は、半波長(λ0/2)となっているので、この2つのスタブHJ及びスタブHIは、基本波に影響を与えない。ゆえに、高調波反射フィルタ13は、基本波成分に影響を与えることなく、フィルタ入力点Aに入力された信号の基本波成分をフィルタ出力点Hから出力する。
【0033】
(2)高調波反射フィルタ13の2倍波に対するインピーダンス特性
2倍波の波長は、基本波の半分の波長である。分岐線路133による先端開放スタブBDの線路長は2倍波の半波長であるので、点Bから点Dの側を見込んだインピーダンスは開放である。分岐線路132による線路ABの線路長は2倍波の半波長なので、点Bの2f0端子(2倍波位相調整用端子)に2倍波用可変線路長チューナー14を用いて入力インピーダンスが純虚数の回路を接続すると、フィルタ入力点Aから点Bの側を見込んだインピーダンスも同じ純虚数インピーダンスとなる。
【0034】
また、分岐線路134によるショートスタブは点Eにおいて短絡しており、分岐線路134による線路CEの線路長は2倍波の半波長なので、点Cも短絡となる。線路ACの線路長は、2倍波に対して(1/4)波長なので、フィルタ入力点Aから点C側を見込んだインピーダンスは開放である。つまり、フィルタ入力点Aよりフィルタ出力点H側に接続された回路は、2倍波に対して影響を及ぼさない。
【0035】
よって、2倍波に対する高調波フィルタの入力インピーダンス特性は純虚数となる。なお、純虚数の偏角は、2f0端子に接続された2倍波用可変線路長チューナー14で調整可能な値である。
【0036】
(3)高調波反射フィルタ13の3倍波に対するインピーダンス特性
共振回路138は、基本波の周波数以外の周波数に対して開放であり、分岐線路135による線路FGの線路長は、3倍波に対して(3/4)波長であるので、3倍波に対しては(1/4)波長と同じ効果を有する。したがって、点Fから点G側を見込んだインピーダンスは、点Gの3f0端子(3倍波位相調整用端子)に接続されたリアクタンスの逆数に比例した量となり、純虚数となる。
【0037】
また、フィルタ出力点Hにおいて、3倍波に対して(1/4)波長の分岐線路137による先端開放スタブHJが接続されているので、フィルタ出力点Hは短絡となる。ここで、フィルタ出力点Hには、分岐線路136による先端開放スタブHIが、先端開放スタブHJと並列に接続されているが、フィルタ出力点Hは短絡なので3倍波インピーダンスに影響を与えることはない。
【0038】
また、点Fからフィルタ出力点Hまでの線路長は、3倍波に対して(1/4)波長であるので、点Fからフィルタ出力点H側を見込んだインピーダンスは開放となり、点Fよりフィルタ出力点H側に接続された回路は、3倍波のインピーダンスに影響を与えることはない。
【0039】
以上のように、基本波は高調波反射フィルタ13を通過し、2倍波は2f0端子に出力され、3倍波は3f0端子に出力される。2つの高調波端子(2f0端子及び3f0端子)それぞれに、純虚数の入力インピーダンスを持つ素子(2倍波用可変線路長チューナー14、及び3倍波用可変線路長チューナー15)を接続すると、基本波に影響を与えず2倍波及び3倍波の反射位相を独立に調整できる。上述したように、2倍波の反射位相を変えても3倍波の反射位相には影響せず、逆に、3倍波の反射位相を変えても2倍波の反射位相には影響しない。すなわち、2倍波の反射位相及び3倍波の反射位相を独立に調整することができる。
【0040】
ところで、伝送線路131の線路長を((5λ0/24)=(λ0/8)+(λ0/12))とした場合、点Cと点Fとが同じ位置となる。この場合、分岐線路134と分岐線路135とを伝送線路131に対して対称に配置して、分岐線路134と分岐線路135とにおいてカップリングが生じないようにしてもよい。また、伝送線路131の線路長を(5λ0/24)より長くした場合、図2に示すように、点Cと点Fとが異なる位置となる。この場合、分岐線路134と分岐線路135とのレイアウトが容易になる。
【0041】
図3は、本実施形態における高調波反射フィルタ13の入力インピーダンス特性を示す図である。ここでは、基本波成分の周波数が2[GHz]であり、高調波反射フィルタ13の出力端子(フィルタ出力点H)に50[Ω]の負荷が接続された場合を示している。
図3(a)は、2倍波用可変線路長チューナー14における線路長L2を2[mm]とし、3倍波用可変線路長チューナー15における線路長L3を0[mm]としたときの入力インピーダンス特性を示している。図3(b)は、2倍波用可変線路長チューナー14における線路長L2を0[mm]とし、3倍波用可変線路長チューナー15における線路長L3を0[mm]としたときの入力インピーダンス特性を示している。図3(c)は、2倍波用可変線路長チューナー14における線路長L2を0[mm]とし、3倍波用可変線路長チューナー15における線路長L3を1.33[mm]としたときの入力インピーダンス特性を示している。
【0042】
図3(b)に示した状態から、2倍波用可変線路長チューナー14の線路長L2を伸ばして図3(a)に示した状態に変化させると、3倍波の反射係数が変化することなく、2倍波の反射係数の偏角だけが変化することが分かる。また、図3(b)に示した状態から、3倍波用可変線路長チューナー15の線路長L3を伸ばして図3(c)に示した状態に変化させると、2倍波の反射係数が変化することなく、3倍波の反射係数の偏角だけが変化することが分かる。
【0043】
図4は、本実施形態における高調波反射フィルタ13の通過特性を示すグラフである。同図において、横軸は周波数を示し、縦軸は通過特性を示している。ここでは、基本波成分の周波数が2[GHz]の場合を示している。同図に示すように、基本波に対して通過特性は−0.15[dB]であり、2倍波(4[GHz])に対して−31[dB]であり、3倍波(6[GHz])に対して−34[dB]であることが分かる。このように、高調波反射フィルタ13において、基本波は通過し、基本波に対する高調波はほとんど通過しないことが分かる。
【0044】
本実施形態の電力増幅回路1は、高調波反射フィルタ13において、2倍波の負荷インピーダンスの角度成分と、3倍波の負荷インピーダンスの角度成分とをそれぞれ独立に制御する。また、電力増幅回路1は、出力整合回路12が基本波、2倍波、及び3倍波についてインピーダンス整合をとり、出力整合回路12の後段に接続された高調波反射フィルタ13が、2倍波及び3倍波の反射位相をそれぞれ独立に制御できる構成を備えている。
この構成により、2倍波用可変線路長チューナー14を用いて2倍波の負荷インピーダンスを適正化制御すると、増幅素子11のドレイン効率を70.7%に向上させることができる(図6)。更に、3倍波用可変線路長チューナー15を用いて3倍波の負荷インピーダンスを適正化制御すると、増幅素子11のドレイン効率を81.6%にまで向上させることができる。すなわち、3倍波の適正化を行うことにより、非特許文献2に記載されている技術に対して、ドレイン効率を10ポイント程度改善することができる。
このように、電力増幅回路1は、増幅素子11のドレイン効率を向上させることができ、電力損失を低減することができる。
【0045】
また、電力増幅回路1は、電力増幅回路1を組み立てた後に、2倍波用可変線路長チューナー14及び3倍波用可変線路長チューナー15を用いて、2倍波及び3倍波の負荷インピーダンスの位相成分を調整することができる。
これにより、電力増幅回路1を組み立てた後に、2倍波及び3倍波の負荷インピーダンスの位相成分を調整することが容易になり、増幅素子11ごとの個体差がある場合においても、増幅素子11の特性に合わせて2倍波及び3倍波の位相を最適化して、増幅素子11に高効率な動作を行わせることができる。その結果、電力増幅回路1の電力効率性能を向上させることができ、電力増幅回路1の製造における歩留りを改善することができる。
以上のように、上述した回路構成を用いることで、増幅素子11におけるF級増幅器の高調波負荷インピーダンス条件、特に反射係数偏角の条件について、最適化が容易になり、高効率の動作が実現できる。
【符号の説明】
【0046】
1…電力増幅回路
2…信号源
4…負荷回路
10…入力整合回路
11…増幅素子
12…出力整合回路
13…高調波反射フィルタ
14…2倍波用可変線路長チューナー
15…3倍波用可変線路長チューナー
131…伝送線路
132,133,134,135,136,137…分岐線路
138…共振回路
【特許請求の範囲】
【請求項1】
予め定められた周波数の基本波を含む信号を増幅する増幅素子と、
前記増幅素子が増幅した信号に含まれる前記基本波と、前記基本波の2倍波と、前記基本波の3倍波とそれぞれの特性インピーダンスとのインピーダンス整合をとる出力整合回路と、
前記2倍波の反射位相を変化させる2倍波用チューナーと、
前記3倍波の反射位相を変化させる3倍波用チューナーと、
前記出力整合回路が出力する信号に含まれる前記基本波を通過させるとともに、前記信号に含まれる前記2倍波及び前記3倍波を反射する高調波反射フィルタであって、前記2倍波用チューナー及び前記3倍波用チューナーが接続され、前記2倍波用チューナー及び前記3倍波用チューナーを用いて前記2倍波及び前記3倍波の反射位相を独立に変化させる高調波反射フィルタと
を備えることを特徴とする電力増幅回路。
【請求項2】
前記高調波反射フィルタは、
前記出力整合回路が接続されるフィルタ入力点から負荷が接続されるフィルタ出力点までを接続し、所定の特性インピーダンスを有する伝送線路と、
一端が前記フィルタ入力点に接続され、他端が前記2倍波用チューナーに接続され、線路長が前記基本波の波長の4分の1である第1分岐線路と、
一端が前記第1分岐線路の他端に接続され、他端が開放端となっており、線路長が前記波長の4分の1である第2分岐線路と、
一端が前記伝送線路において前記フィルタ入力点から前記フィルタ出力点に向かって前記波長の8分の1隔てた点に接続され、他端が短絡端となっており、線路長が前記波長の4分の1である第3分岐線路と、
一端が前記伝送線路において前記フィルタ出力点から前記フィルタ入力点に向かって前記波長の12分の1隔てた点に接続され、他端が前記3倍波用チューナーに接続され、線路長が前記波長の4分の1である第4分岐線路と、
前記第4分岐線路の他端に接続された共振回路と、
一端が前記フィルタ出力点に接続され、他端が開放端となっており、線路長が前記波長の12分の5である第5分岐線路と、
一端が前記フィルタ出力点に接続され、他端が開放端となっており、線路長が前記波長の12分の1である第6分岐線路と
を具備することを特徴とする請求項1に記載の電力増幅回路。
【請求項3】
前記伝送線路の線路長は、前記波長の24分の5以上である
ことを特徴とする請求項2に記載の電力増幅回路。
【請求項1】
予め定められた周波数の基本波を含む信号を増幅する増幅素子と、
前記増幅素子が増幅した信号に含まれる前記基本波と、前記基本波の2倍波と、前記基本波の3倍波とそれぞれの特性インピーダンスとのインピーダンス整合をとる出力整合回路と、
前記2倍波の反射位相を変化させる2倍波用チューナーと、
前記3倍波の反射位相を変化させる3倍波用チューナーと、
前記出力整合回路が出力する信号に含まれる前記基本波を通過させるとともに、前記信号に含まれる前記2倍波及び前記3倍波を反射する高調波反射フィルタであって、前記2倍波用チューナー及び前記3倍波用チューナーが接続され、前記2倍波用チューナー及び前記3倍波用チューナーを用いて前記2倍波及び前記3倍波の反射位相を独立に変化させる高調波反射フィルタと
を備えることを特徴とする電力増幅回路。
【請求項2】
前記高調波反射フィルタは、
前記出力整合回路が接続されるフィルタ入力点から負荷が接続されるフィルタ出力点までを接続し、所定の特性インピーダンスを有する伝送線路と、
一端が前記フィルタ入力点に接続され、他端が前記2倍波用チューナーに接続され、線路長が前記基本波の波長の4分の1である第1分岐線路と、
一端が前記第1分岐線路の他端に接続され、他端が開放端となっており、線路長が前記波長の4分の1である第2分岐線路と、
一端が前記伝送線路において前記フィルタ入力点から前記フィルタ出力点に向かって前記波長の8分の1隔てた点に接続され、他端が短絡端となっており、線路長が前記波長の4分の1である第3分岐線路と、
一端が前記伝送線路において前記フィルタ出力点から前記フィルタ入力点に向かって前記波長の12分の1隔てた点に接続され、他端が前記3倍波用チューナーに接続され、線路長が前記波長の4分の1である第4分岐線路と、
前記第4分岐線路の他端に接続された共振回路と、
一端が前記フィルタ出力点に接続され、他端が開放端となっており、線路長が前記波長の12分の5である第5分岐線路と、
一端が前記フィルタ出力点に接続され、他端が開放端となっており、線路長が前記波長の12分の1である第6分岐線路と
を具備することを特徴とする請求項1に記載の電力増幅回路。
【請求項3】
前記伝送線路の線路長は、前記波長の24分の5以上である
ことを特徴とする請求項2に記載の電力増幅回路。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【公開番号】特開2013−9031(P2013−9031A)
【公開日】平成25年1月10日(2013.1.10)
【国際特許分類】
【出願番号】特願2011−138430(P2011−138430)
【出願日】平成23年6月22日(2011.6.22)
【出願人】(000004226)日本電信電話株式会社 (13,992)
【出願人】(504173471)国立大学法人北海道大学 (971)
【Fターム(参考)】
【公開日】平成25年1月10日(2013.1.10)
【国際特許分類】
【出願日】平成23年6月22日(2011.6.22)
【出願人】(000004226)日本電信電話株式会社 (13,992)
【出願人】(504173471)国立大学法人北海道大学 (971)
【Fターム(参考)】
[ Back to top ]