Ｆ級増幅回路及びこれを用いた送信装置
【課題】基本波周波数の異なる複数の入力信号が入力する場合でも、各基本周波数に応じた高周波処理が行えるようにする。
【解決手段】 基本角周波数の異なる複数の信号をＦ級増幅し、該基本角周波数の信号成分及び、その高調波の信号成分を含んだ信号を出力するＦ級増幅器と、Ｆ級増幅器の後段に設けられて、当該Ｆ級増幅器に寄生する寄生回路のインピーダンスを取り込んで回路設定されることにより、信号の直流成分及び偶数次高調波の信号成分に対しては短絡状態とし、奇数次高調波の信号成分に対しては開放状態となる高調波処理部と、高調波処理部の後段に設けられて、高調波の信号成分に対しては短絡状態にする短絡部と、を備える。
【解決手段】 基本角周波数の異なる複数の信号をＦ級増幅し、該基本角周波数の信号成分及び、その高調波の信号成分を含んだ信号を出力するＦ級増幅器と、Ｆ級増幅器の後段に設けられて、当該Ｆ級増幅器に寄生する寄生回路のインピーダンスを取り込んで回路設定されることにより、信号の直流成分及び偶数次高調波の信号成分に対しては短絡状態とし、奇数次高調波の信号成分に対しては開放状態となる高調波処理部と、高調波処理部の後段に設けられて、高調波の信号成分に対しては短絡状態にする短絡部と、を備える。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、基本波周波数の異なる複数の入力信号を増幅するＦ級増幅回路及びこれを用いた送信装置に関する。
【背景技術】
【０００２】
移動体基地局においては、マイクロ波を電力増幅して送信する場合がある。このマイクロ波の電力増幅に用いられる電力増幅器の種別としては、増幅素子への直流ゲートバイアスの違いにより、Ａ級増幅器・ＡＢ級増幅器などが知られている。しかし、このＡＢ級増幅器を用いたＡＢ級増幅回路では大きな電力が消費されるので、実用上及び省エネルギーの観点から改善が望まれている。電力変換効率が高い増幅回路としては、Ｆ級増幅器・逆Ｆ級増幅器などが知られている。
【０００３】
Ｆ級増幅回路での消費電力を削減するためには、偶数次高調波の信号に対して短絡状態となり、奇数次高調波の信号に対して開放状態となるようにインピーダンス整合を行うことが必要である。以下、このようなインピーダンス整合をＦ級のインピーダンス条件を満たすという。
【０００４】
そこで、例えば、特許文献１は、基本角周波数ω０の成分及びその高調波成分の出力トランジスタと、負荷回路の入力ノードと出力ノードとの間に介設された第１のリアクタンス二端子回路と，出力ノードと接地端子との間に介設された第２リアクタンス二端子回路とを備えたＦ級増幅回路を開示している。この第１のリアクタンス二端子回路は，角周波数３ω０，５ω０，〜，（２ｍ＋１）ω０において開放になり，且つ，２ω０，４ω０，〜，２ｎω０において短絡になる。なお、ｎは１以上の自然数であり，ｍは，ｎが１である場合には１，ｎが２以上である場合にはｎ又はｎ−１のうちの一方である。また、第２リアクタンス二端子回路は，角周波数２ω０，４ω０，〜，２ｎω０において短絡になる。これにより、消費電力の削減を図っている。
【０００５】
ところが、特許文献１にかかるＦ級増幅回路では、増幅器である出力トランジスタの出力端子に寄生シャント容量や寄生直列インダクタンスが存在しない理想的な回路を仮定している。しかし、現実の増幅器では、出力端子に寄生シャント容量（以下、単に寄生容量と記載する）や寄生直列インダクタンス（以下、単に寄生インダクタンスと記載する）が存在するため、高調波の信号成分に位相のずれが生じて、十分に消費電力を削減できない問題があった。
【０００６】
これに対し、特許文献２は、増幅器であるトランジスタの後段に、ｎ段（ｎ＝１、２、３、…）の梯子型回路を有する高調波処理回路を設け、この高調波処理回路の後段に、それぞれの共振周波数が互いに異なる２ｎ＋１個の共振器を有する共振回路部を設けた増幅回路を開示している。そして、２ｎ＋１個の共振器の共振周波数を、高調波処理回路の出力部を短絡した場合にトランジスタのドレイン出力部および接地面との間に形成されるｎ＋１個の極およびｎ個の零点の周波数にそれぞれ一致させる。２ｎ＋１個の共振器のうち、２ｎ個の共振器の共振周波数を、２次から２ｎ＋１次の高調波の周波数にそれぞれ一致させる。これにより、寄生容量や寄生インダクタンスを有するトランジスタを用いた場合でも、Ｆ級のインピーダンス条件を満たすようになる。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００５−１１７２００号公報
【特許文献２】特開２０１１−０５５１５２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、特許文献１、特許文献２に開示された高周波処理技術は、単一の周波数の信号のみを対象としているため、複数の周波数（マルチバンド）の信号に対してはＦ級のインピーダンス条件を満たすことができない問題があった。例えば、近年の移動体通信に求められるＬＴＥ・ＩＭＴ−２０００などが混在した通信規格や各国により異なる周波数帯に対して利用できるようにするためには、複数の周波数の信号に対してもＦ級のインピーダンス条件を満たす高周波処理が必要となる。
【０００９】
従って、単一の周波数に対してのみ高周波処理を行う特許文献１、特許文献２にかかる構成では、かかる要求に応えることができない。
【００１０】
そこで、本発明の主目的は、基本波周波数の異なる複数の入力信号が入力する場合でも、各基本周波数に応じた高周波処理が行えるＦ級増幅回路及びこれを用いた送信装置を提供することである。
【課題を解決するための手段】
【００１１】
上記課題を解決するため、Ｆ級増幅回路にかかる発明は、基本角周波数の異なる複数の信号をＦ級増幅し、該基本角周波数の信号成分及び、その高調波の信号成分を含んだ信号を出力するＦ級増幅器と、Ｆ級増幅器の後段に設けられて、当該Ｆ級増幅器に寄生する寄生回路におけるインピーダンスを取り込んで回路設定されることにより、信号の直流成分及び偶数次高調波の信号成分に対しては短絡状態とし、奇数次高調波の信号成分に対しては開放状態となる高調波処理部と、高調波処理部の後段に設けられて、高調波の信号成分に対しては短絡状態にする短絡部と、を備えることを特徴とする。
【００１２】
また、送信装置にかかる発明は、上記Ｆ級増幅回路と、Ｆ級増幅回路からの信号を出力するアンテナ部と、を備えることを特徴とする。
【発明の効果】
【００１３】
本発明によれば、基本波周波数の異なる複数の入力信号が入力する場合でも、それらの高調波の信号成分に対して高調波処理を行うことができるようになる。
【図面の簡単な説明】
【００１４】
【図１】本発明の第１の実施形態にかかる送信装置のブロック図である。
【図２】第１の実施形態にかかるＦ級負荷回路のブロック図である。
【図３】第１の実施形態にかかるＦ級負荷回路の具体的回路例を示した図である。
【図４】第１の実施形態にかかるＦ級増幅器の寄生回路と高調波処理部とを取り出して図示したＦ級負荷回路の具体回路例を示す図である。
【図５】図４に示すＦ級負荷回路のインピーダンスの周波数特性を示す図である。
【図６】第１の実施形態にかかる高調波処理部をＬＣ梯子で形成し，終端部を各高調波に対応するλ／４開放線路で形成した際の回路図である。
【図７】図６に示すＦ級負荷回路のインピーダンスの周波数特性を示す図である。
【図８】本発明の第２実施形態にかかる短絡部をＣＲＬＨ短絡線路により形成した場合のブロック図である。
【発明を実施するための形態】
【００１５】
＜第１の実施形態＞
次に、本発明の実施の形態を、図を参照して詳細に説明する。図１は、本発明の第１の実施形態にかかる送信装置２のブロック図である。
【００１６】
送信装置２は、信号発生器１１ａ〜１１ｎを備える信号発生回路１１、整合器１２ａ〜１２ｎを備える整合回路１２、スイッチ１３ａ〜１３ｎを備えるスイッチ回路１３、制御回路１４、Ｆ級増幅器１５、Ｆ級負荷回路２０、アンテナ１７ａ〜１７ｎを備えるアンテナ部１７を含んでいる。なお、ｎは２以上の正の整数であって、この送信装置２が高周波処理する周波数の数に対応している。そして、Ｆ級増幅器１５とＦ級負荷回路２０によりＦ級増幅回路１０が形成されている。
【００１７】
信号発生器１１ａ〜１１ｎは、周波数がそれぞれｆ０，ｆ１，…，ｆｎの信号を発生して出力する。以下、この周波数を基本周波数といい、この基本周波数に対応する角周波数を基本角周波数という。このような基本周波数として、ＬＴＥ（Ｌｏｎｇ Ｔｅｒｍ Ｅｖｏｌｕｔｉｏｎ）規格の携帯電話に使用される周波数では、欧州での使用周波数帯に用いられる７９１〜８２１ＭＨｚ、日本での使用周波数帯に用いられる２．１１ＧＨ〜２．１７ＧＨｚの周波数等が例示できる。
【００１８】
整合器１２ａ〜１２ｎは、信号発生回路１１から出力される基本周波数の異なる入力信号の数に対応して設けられて、その入力信号に対応したインピーダンス整合を行う。
【００１９】
スイッチ１３ａ〜１３ｎは、整合器１２ａ〜１２ｎから出力される基本周波数の異なる信号の数に対応して設けられて、後述する制御回路１４からの選択信号に基づき動作する。
【００２０】
制御回路１４は、周波数情報に基づき基本周波数の異なる複数の信号のうちの１つの信号を選択するように選択信号をスイッチ回路１３に出力する。この選択信号は、複数のスイッチ１３ａ〜１３ｎのうちの１つのスイッチをＯＮさせ、他のスイッチをＯＦＦさせる信号である。なお、周波数情報は、予め設定された周波数情報、または外部から指示された情報である。予め設定された周波数情報としては、この本発明にかかる送信装置が送信する環境下における基本周波数が、送信装置の設置時に登録されているような場合の登録情報が例示できる。また、外部から指示された情報としては、上位の制御装置から、送信する基本周波数が指示されるような場合が例示できる。これにより、スイッチ回路１３は、選択信号で指示された整合器１２ａ〜１２ｎからの信号を選択して出力する。
【００２１】
なお、本発明は、複数の基本周波数の入力信号に対してＦ級のインピーダンス条件を満たすＦ級増幅回路及びこれを用いた送信装置を提供することであるので、スイッチ回路や制御回路等のＦ級増幅回路の前段に設けられる回路により制限を受けないことをあえて付言する。
【００２２】
Ｆ級増幅器１５は、入力信号をＦ級増幅して出力する。このＦ級増幅器１５としてＨＥＭＴ（Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ）等の電界効果トランジスタ（ＦＥＴ）やＨＢＴ（Ｈｅｔｅｒｏｊｕｎｃｔｉｏｎ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）等が例示できる。このとき、Ｆ級増幅器１５から出力される信号には、基本周波数の信号成分と、その高調波の信号成分が含まれる。
【００２３】
Ｆ級負荷回路２０は、Ｆ級増幅器１５からの信号の基本周波数に応じて、このＦ級増幅器１５における寄生成分も含めたインピーダンス等の整合処理（高調波処理）を行う。即ち、Ｆ級負荷回路２０のインピーダンスとＦ級増幅器１５の寄生ドレイン・ソース間シャント容量、寄生ドレイン直列インダクタを含めたインピーダンスとの合成インピーダンスにより、少なくとも入力信号の２次、３次高調波の信号成分に対して、Ｆ級のインピーダンス条件が満たされるように構成されている。
【００２４】
なお、Ｆ級増幅回路１０において、偶数次高調波に対しては短絡状態となり、奇数次高調波に対しては開放状態となる条件は、先に定義したＦ級のインピーダンス条件である。
【００２５】
アンテナ１７ａ〜１７ｎは、各基本周波数に対応して設けられている。従って、例えば基本周波数ｆ０の信号はアンテナ１７ａから出力され、基本周波数ｆ１の信号はアンテナ１７ｂから出力される。
【００２６】
次に、Ｆ級増幅回路１０の詳細な構成を、図２を参照して説明する。図２は、Ｆ級負荷回路２０のブロック図である。なお、図２においては、Ｆ級増幅器１５の等価回路及びアンテナ部１７の等価回路も合わせて図示している。
【００２７】
Ｆ級増幅器１５の等価回路は、等価出力電流源１５ａと、Ｆ級増幅器１５のドレイン出力端子とソース端子間に発生するドレイン・ソース間の寄生容量１５ｂ、ドレイン出力端子に発生する寄生インダクタ１５ｃを含んでいる。そして、この寄生容量１５ｂと寄生インダクタ１５ｃとにより、寄生回路１５ｄが構成されている。
【００２８】
Ｆ級負荷回路２０は、Ｆ級増幅器１５の出力端子に接続される高調波処理部２１、高調波処理部２１の出力端子にシャント接続される短絡部２２Ａ、基本周波数の入力信号に対してインピーダンス整合を行う基本波整合部２３を備えている。
【００２９】
Ｆ級増幅器１５からの信号には、基本周波数の信号成分と、その高調波の信号成分とが含まれる。また、寄生回路１５ｄにより、ドレイン出力端子ノードにおける信号には位相にずれが生じる。このとき、多数存在する高調波の信号成分のドレイン出力端子における位相は、寄生回路によりずれてしまう。
【００３０】
従って、等価出力電流源１５ａからアンテナ（負荷）１７側をみた際の高調波のインピーダンス条件を開放状態や短絡状態に設定する高調波処理部２１においては、これら寄生回路の存在を考慮してＦ級のインピーダンス条件を満たすように回路を形成する必要がある。以下、アンテナ１７を適宜負荷１７と記載する。
【００３１】
図３は、Ｆ級負荷回路２０の具体回路構成例を示した図である。なお、図３においては、Ｆ級増幅器１５の等価回路及びアンテナ部１７の等価回路も合わせて図示されている。Ｆ級負荷回路２０は、２つの基本周波数の信号及びその高調波の信号成分が入力して、これらに対して高調波処理が行われる。
【００３２】
高調波処理部２１は、それぞれインダクタンスがＬ０，Ｌ１，Ｌ２の第１のインダクタ２１ａ，第２インダクタ２１ｂ，第３インダクタ２１ｃを備えると共に、それぞれ容量がＣ１，Ｃ２の第１のキャパシタ２１ｄ、第２キャパシタ２１ｅを備える。
【００３３】
従って、Ｆ級増幅器１５における寄生容量１５ｂ及び寄生インダクタ１５ｃにより形成される寄生回路１５ｄと、高調波処理部２１の第１の〜第３インダクタ２１ａ〜２１ｃ、第１の，第２キャパシタ２１ｄ，２１ｅとにより、３段のＬＣ梯子型回路が形成されている。
【００３４】
また、短絡部２２Ａは、２つの基本周波数の信号の２次及び３次高調波の信号成分に対するλ／４長のオープンスタブ（開放線路）２２ａ〜２２ｄを備えている。なお、λは基本周波数の信号の波長である。従って、２つの基本周波数の信号に対して、λ１、λ２のように２つの波長が定義される。そして、例えば、波長λ１の信号の２次高調波の信号成分に対してはオープンスタブ２２ａが短絡端として機能し、３次高調波の信号成分に対してはオープンスタブ２２ｂが短絡端として機能する。同様に、波長λ２の信号の２次高調波の信号成分に対してはオープンスタブ２２ｃが短絡端として機能し、３次高調波の信号成分に対してはオープンスタブ２２ｄが短絡端として機能する。
【００３５】
基本波整合部２３は、２つの基本周波数の信号に対応して設けられた整合器２３ａ，２３ｂを備えている。各整合器２３ａ，２３ｂは、基本周波数の信号がＬＣ共振するように形成されたＬＣ並列回路であり、それぞれ一方の信号のみを出力させる。これにより基本波整合部２３の各整合器２３ａ，２３ｂには、２種類の基本周波数の信号が入力するが、それぞれの整合器２３ａ，２３ｂを通過できるのは一方の基本周波数の信号のみである。このため、各整合器２３ａ，２３ｂからは、当該整合器２３ａ，２３ｂの回路定数（共振常数）に対応した基本周波数の信号のみが出力される。このことから、基本波整合部２３は、２ポート出力を形成している。このように２ポートとすることで、図１に示すように送信装置のアンテナ部１７が２つのアンテナを備えて、基本周波数の異なる２つの信号を選択的に出力する場合に利用できる。
【００３６】
そして、図３においては、説明を簡単にするために、基本波整合部２３が入力信号の基本周波数に対応したＬＣ共振回路のみで構成されて、各入力周波数に対応する効率最適負荷インピーダンスに相当する負荷１７（１７ａ，１７ｂ）が用いられている。この負荷１７は通常５０Ω程度の値に設定されていることが多い。このため、必要に応じて伝送線路や集中定数素子等が基本波整合部２３に付加されることにより、インピーダンス整合が行なわれる。
【００３７】
以下、全ての周波数に対して高調波処理部２１が短絡状態にある理想的な場合（図４に示す構成）を起点として本発明にかかるインピーダンス整合の原理（高調波処理の原理）を説明する。
【００３８】
図４は、Ｆ級増幅器１５の寄生回路１５ｄと、高調波処理部２１とを取り出し、高調波処理部２１の出力端子を短絡した理想的な場合を示した図である。図４において、２つの入力信号の基本周波数をω０、ω１（ω０＜ω１）とする。Ｆ級増幅器１５は、２つの異なる基本周波数ω０、ω１の信号を増幅して出力する。その際に、出力される信号には高調波の信号成分も含まれる。
【００３９】
このとき、２次の高調波の周波数２ω０，２ω１と、３次の高調波の周波数３ω０，３ω１とには、２ω０＜３ω０＜２ω１＜３ω１の関係が成り立つとする。このとき、入力アドミタンスＹＦｉｎ（ｓ）は、式１で与えられる。
【００４０】
ここで、ｊは複素数であり、ｓをｓ＝ｊωと定義する。また、Ｌｐは合成インダクタンスＬｐ＝Ｌｄ＋Ｌ０である。
【００４１】
一方、図４は、純リアクタンス１端子対回路網と見ることができる。純リアクタンス１端子対回路網のアドミタンス特性は、式２により示すことができる。
【００４２】
このように同一回路のアドミタンスは、式１と式２との２通りの表現が可能である。式２において、Ω１、Ω３、Ω５は、アドミタンス関数の分子が零になる角周波数であり、インピーダンス関数の極を表す角周波数を示している。同様に式２において、Ω２、Ω４は、アドミタンス関数の分母が零になる角周波数であり、インピーダンス関数が零点となる角周波数を示している。なお、式２において、Ｍ＝ａ６／ｂ５である。また、ａ０、ａ２、ａ４、ａ６、ｂ１、ｂ３、ｂ５は、図４に示す回路のアドミタンスを有利関数表記した際の各次数の係数である。
【００４３】
そこで、式２により等価出力電流源１５ａから負荷側を見込んだ各高調波の信号成分に対するインピーダンスを零又は無限大（極）に設定する。即ち、アドミタンスを無限大（インピーダンスの零に対応）、又は零（インピーダンスの極に対応）に設定して、Ｆ級のインピーダンス条件を設定する。また、Ｆ級動作と無関係の極は、Ｆ級増幅器１５の寄生回路１５ｄにより発生させる。
【００４４】
これにより、Ｆ級増幅器１５の寄生回路１５ｄを取り込んだ状態で、等価出力電流源１５ａから負荷側を見た周波数特性は、複数の基本波周波数の信号に対してＦ級動作するようになる。
【００４５】
例えば、ω０、ω１を基本波角周波数とし、式２において、Ω２＝２ω０、Ω４＝２ω１を零点とする。また、Ω３＝３ω０、Ω５＝３ω１を極とする。このとき、Ω１は、Ｆ級増幅器１５における寄生回路１５ｄに対する擬似共振角周波数となる。
【００４６】
上述したように基本周波数及び、高調波処理する次数の高調波を設定することにより、式３〜式５に示すように回路パラメータが設定できる。
【００４７】
【００４８】
【００４９】
次に、Ｆ級動作の以下のモデルの下で行った検証シミュレーション結果について説明する。モデルとして、２つの入力信号の基本周波数をｆ０＝ω０／２π＝０．８ＧＨｚ，ｆ１＝ω１／２π＝２．１４ＧＨｚとし、寄生容量をＣｄｓ＝０．２６２ｐＦ、寄生インダクタンスをＬｄ＝０．０１３ｎＨとする。
【００５０】
このとき、Ｌｄ＋Ｌ０＝３．５ｎＨと設定した場合、Ω１／２π＝１．２３ＧＨｚ（Ω０／２π＜２ω０／２π＝１．６ＧＨｚ）となる。また、Ｃ１＝０．６３ｐＦ、Ｌ１＝６．１１ｎＨ、Ｃ２＝４．３２ｐＦ、Ｌ２＝２．９１ｎＨとなり、現実的に入手可能な容量及びインダクタンスの値が得られる。
【００５１】
図５は、図４に示す純リアクタンス１端子対回路網における各容量Ｃｄｓ，Ｃ１、Ｃ２、及び、各インダクタンスＬｄ，Ｌ０，Ｌ１，Ｌ２を、上述した値に設定した際のインピーダンスの周波数特性を示している。図５の横軸は、周波数を示し、縦軸はインピーダンスを示している。
【００５２】
同図において、周波数２ｆ０，２ｆ１は、基本周波数ｆ０，ｆ１の２次高調波の周波数であり、周波数３ｆ０，３ｆ１は、３次高調波の周波数である。図５からわかるように、等価出力電流源１５ａ側からみたインピーダンスは、偶数次高調波の周波数２ｆ０、２ｆ１の信号成分に対して短絡となり、奇数次高調波の周波数３ｆ０，３ｆ１の信号成分に対して開放となっている。即ち、基本周波数の異なる２つの入力信号に対して、Ｆ級のインピーダンス条件が満されている。
【００５３】
このように、全ての周波数に対して高調波処理部２１が短絡状態にある理想的な場合に、基本周波数の異なる２つの入力信号に対して、Ｆ級のインピーダンス条件を満す容量Ｃ１、Ｃ２、Ｌ１、Ｌ２を設定することができる。
【００５４】
しかしながら、現実には、図４に示したように高調波処理部２１の出力端子は接地されていない。即ち、現実には、図４に示す理想的な状態は実現されない。そこで、図６に示すように、短絡部２２Ａを設けて、使用する周波数又はその近傍の周波数で短絡状態となるように調整する。図６に示す短絡部２２Ａでは、各高調波の信号成分に対するλ／４オープンスタブ２２ａ〜２２ｄを用いて、特定の周波数（ここでは偶数次高調波の周波数２ｆ０、２ｆ１の信号成分）に対して短絡状態を実現する。なお、図６は高調波処理部２１をＬＣ梯子で形成し、終端部を各高調波に対応するλ／４開放線路で形成した際の回路図である。
【００５５】
このようにして高調波に対するＦ級のインピーダンス条件を満たした後に、Ｆ級増幅器１５の最適負荷インピーダンスとなるように、基本波整合部２３を機能させている。
【００５６】
図７は、図６に示す負荷１７の値を５０Ωとした時のＦ級負荷回路２０におけるインピーダンスの周波数特性である。偶数次、奇数次の各高調波の周波数（２ｆ０，３ｆ０，２ｆ１，３ｆ１）以外の周波数において、式２からずれた振る舞いも見られるが、偶数次高調波の信号に対しては短絡状態となり、奇数次高調波の信号に対しては開放状態となっている。
【００５７】
以上説明したように、基本周波数の異なる複数の入力信号に対してもＦ級のインピーダンス条件を満たした高調波処理が行えるようになる。従って、それぞれ異なる基本周波数の信号に対しても、消費電力の抑制が効率良く行えるＦ級増幅回路及び送信装置が提供できるようになる。
【００５８】
また、１つのＦ級増幅回路で、基本周波数の異なる複数の信号に対してＦ級のインピーダンス条件を満たす高調波処理が行えるので、このＦ級増幅回路を搭載する際の搭載面積が小さくなる。
＜第２の実施形態＞
次に、本発明の第２の実施形態を説明する。なお、第１の実施形態と同一構成に関しては、同一符号を用いて説明を適宜省略する。
【００５９】
第１の実施形態においては、短絡部を各高調波の信号の波長λの１／４の長さに設定されたオープンスタブ２２ａ〜２２ｄにより構成した。これに対し、本実施形態においては、全て又は一部の高調波の信号成分に対して短絡状態となるように、ＬＣ並列共振回路又はＣＲＬＨ（Ｃｏｍｐｏｓｉｔｅ Ｒｉｇｈｔ ａｎｄ Ｌｅｆｔ Ｈａｎｄ）短絡線路回路により構成した。
【００６０】
図８は、ＣＲＬＨ短絡線路により形成された短絡部２２Ｂのブロック図である。短絡部２２Ｂは、同一のインダクタンスを有するインダクタンスＬＬの第１、第２インダクタ２７ａ，２７ｂ及び、容量ＣＬの第１〜第３キャパシタ２６ａ〜２６ｃを備える。また、所定の動作を行なうために電気長、及び、特性インピーダンスが調整された第１、第２伝送線路２５ａ，２５ｂを備える。
【００６１】
第１伝送線路と第２伝送線路との間には、第１キャパシタ〜第３キャパシタが直列接続されている。また、第１インダクタは第１キャパシタと第２キャパシタとの接続点と接地点との間をシャント接続し、第２インダクタは第２キャパシタと第３キャパシタとの接続点と接地点との間をシャント接続している。第２伝送線路２５ｂの終端は、接地されている。
【００６２】
このように短絡部２２ＢをＣＲＬＨ短絡線路を用いて形成し、複数の高調波の信号に対して短絡条件を満たすように各要素の値を設定する。但し、例えば、２ω０・２ω１・３ω０・３ω１の４つの角周波数を持つ高調波の信号成分に対してＦ級のインピーダンス条件を満たすようにする場合には、２対のＣＲＬＨ開放線路を設ける必要がある。これにより複数の高調波の信号成分に対してＦ級のインピーダンス条件を満たすことが可能になる。
【００６３】
なお、上述した各実施形態においては、整合器２３ａ，２３ｂをＬＣ並列共振回路で構成し、２つの基本波周波数の信号を周波数毎に分離した。そして、負荷１７ａ，１７ｂをそれぞれの基本波周波数ごとに設けることで、２ポート出力構成とした。しかし、信号を送信するアンテナ部１７が２つの基本波周波数に対応している場合には、基本波整合部２３で２つの基本波周波数の信号に対応させてインピーダンス整合が行なえる。従って、このような場合には、ポートは１ポート出力とすることができる。
【００６４】
また、上記各実施形態においては、基本周波数の異なる２つの入力信号を考え、その２次、３次高調波に対する高調波処理を例に説明したが、本発明は、かかる数に限定されない。
【００６５】
但し、Ｆ級増幅器の寄生回路のインピーダンスを考慮したＦ級のインピーダンス条件を設定する際には、極と零点との周波数が交互に現れることを条件として、連分数展開によりＬＣ梯子型の素子値を設定する。
【００６６】
なお、用いる入力信号の高調波の周波数がこの条件を満たさない場合には、適当な周波数を定め、極と零点の周波数が交互に現れるようにインピーダンスに極又は零点を追加する。即ち、シャント容量や直列インダクタンスを追加することで、追加した極又は零点に対応することが可能になる。
【００６７】
さらに、上記の実施形態では、高調波処理部を、ＬＣ梯子を用いた集中定数回路により構成したが、ステップ型のマイクロストリップ伝送路やコプレーナ伝送路といった分布定数回路に変換することもできる。
【００６８】
また、集中定数素子の自己共振周波数を超える周波数帯についても、本発明にかかるＦ級増幅回路が適用し得る。
【符号の説明】
【００６９】
２ 送信装置
１１ 信号発生回路
１１ａ〜１１ｎ 信号発生器
１２ 整合回路
１２ａ〜１２ｎ 整合器
１３ スイッチ回路
１３ａ〜１３ｎ スイッチ
１４ 制御回路
１５ａ 等価出力電流源
１５ｂ 寄生容量
１５ｃ 寄生インダクタ
１５ｄ 寄生回路
１７ アンテナ部
１７ａ〜１７ｎ アンテナ（負荷）
２１ 高調波処理部
２１ａ 第１のインダクタ
２１ｂ 第２インダクタ
２１ｃ 第３インダクタ
２１ｄ 第１のキャパシタ
２１ｅ 第２キャパシタ
２２ａ〜２２ｄ オープンスタブ（開放線路）
２２Ａ，２２Ｂ 短絡部
２３ 基本波整合部
２３ａ，２３ｂ 整合器
２５ａ，２５ｂ 第２伝送線路
２７ａ，２７ｂ 第２インダクタ
【技術分野】
【０００１】
本発明は、基本波周波数の異なる複数の入力信号を増幅するＦ級増幅回路及びこれを用いた送信装置に関する。
【背景技術】
【０００２】
移動体基地局においては、マイクロ波を電力増幅して送信する場合がある。このマイクロ波の電力増幅に用いられる電力増幅器の種別としては、増幅素子への直流ゲートバイアスの違いにより、Ａ級増幅器・ＡＢ級増幅器などが知られている。しかし、このＡＢ級増幅器を用いたＡＢ級増幅回路では大きな電力が消費されるので、実用上及び省エネルギーの観点から改善が望まれている。電力変換効率が高い増幅回路としては、Ｆ級増幅器・逆Ｆ級増幅器などが知られている。
【０００３】
Ｆ級増幅回路での消費電力を削減するためには、偶数次高調波の信号に対して短絡状態となり、奇数次高調波の信号に対して開放状態となるようにインピーダンス整合を行うことが必要である。以下、このようなインピーダンス整合をＦ級のインピーダンス条件を満たすという。
【０００４】
そこで、例えば、特許文献１は、基本角周波数ω０の成分及びその高調波成分の出力トランジスタと、負荷回路の入力ノードと出力ノードとの間に介設された第１のリアクタンス二端子回路と，出力ノードと接地端子との間に介設された第２リアクタンス二端子回路とを備えたＦ級増幅回路を開示している。この第１のリアクタンス二端子回路は，角周波数３ω０，５ω０，〜，（２ｍ＋１）ω０において開放になり，且つ，２ω０，４ω０，〜，２ｎω０において短絡になる。なお、ｎは１以上の自然数であり，ｍは，ｎが１である場合には１，ｎが２以上である場合にはｎ又はｎ−１のうちの一方である。また、第２リアクタンス二端子回路は，角周波数２ω０，４ω０，〜，２ｎω０において短絡になる。これにより、消費電力の削減を図っている。
【０００５】
ところが、特許文献１にかかるＦ級増幅回路では、増幅器である出力トランジスタの出力端子に寄生シャント容量や寄生直列インダクタンスが存在しない理想的な回路を仮定している。しかし、現実の増幅器では、出力端子に寄生シャント容量（以下、単に寄生容量と記載する）や寄生直列インダクタンス（以下、単に寄生インダクタンスと記載する）が存在するため、高調波の信号成分に位相のずれが生じて、十分に消費電力を削減できない問題があった。
【０００６】
これに対し、特許文献２は、増幅器であるトランジスタの後段に、ｎ段（ｎ＝１、２、３、…）の梯子型回路を有する高調波処理回路を設け、この高調波処理回路の後段に、それぞれの共振周波数が互いに異なる２ｎ＋１個の共振器を有する共振回路部を設けた増幅回路を開示している。そして、２ｎ＋１個の共振器の共振周波数を、高調波処理回路の出力部を短絡した場合にトランジスタのドレイン出力部および接地面との間に形成されるｎ＋１個の極およびｎ個の零点の周波数にそれぞれ一致させる。２ｎ＋１個の共振器のうち、２ｎ個の共振器の共振周波数を、２次から２ｎ＋１次の高調波の周波数にそれぞれ一致させる。これにより、寄生容量や寄生インダクタンスを有するトランジスタを用いた場合でも、Ｆ級のインピーダンス条件を満たすようになる。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００５−１１７２００号公報
【特許文献２】特開２０１１−０５５１５２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、特許文献１、特許文献２に開示された高周波処理技術は、単一の周波数の信号のみを対象としているため、複数の周波数（マルチバンド）の信号に対してはＦ級のインピーダンス条件を満たすことができない問題があった。例えば、近年の移動体通信に求められるＬＴＥ・ＩＭＴ−２０００などが混在した通信規格や各国により異なる周波数帯に対して利用できるようにするためには、複数の周波数の信号に対してもＦ級のインピーダンス条件を満たす高周波処理が必要となる。
【０００９】
従って、単一の周波数に対してのみ高周波処理を行う特許文献１、特許文献２にかかる構成では、かかる要求に応えることができない。
【００１０】
そこで、本発明の主目的は、基本波周波数の異なる複数の入力信号が入力する場合でも、各基本周波数に応じた高周波処理が行えるＦ級増幅回路及びこれを用いた送信装置を提供することである。
【課題を解決するための手段】
【００１１】
上記課題を解決するため、Ｆ級増幅回路にかかる発明は、基本角周波数の異なる複数の信号をＦ級増幅し、該基本角周波数の信号成分及び、その高調波の信号成分を含んだ信号を出力するＦ級増幅器と、Ｆ級増幅器の後段に設けられて、当該Ｆ級増幅器に寄生する寄生回路におけるインピーダンスを取り込んで回路設定されることにより、信号の直流成分及び偶数次高調波の信号成分に対しては短絡状態とし、奇数次高調波の信号成分に対しては開放状態となる高調波処理部と、高調波処理部の後段に設けられて、高調波の信号成分に対しては短絡状態にする短絡部と、を備えることを特徴とする。
【００１２】
また、送信装置にかかる発明は、上記Ｆ級増幅回路と、Ｆ級増幅回路からの信号を出力するアンテナ部と、を備えることを特徴とする。
【発明の効果】
【００１３】
本発明によれば、基本波周波数の異なる複数の入力信号が入力する場合でも、それらの高調波の信号成分に対して高調波処理を行うことができるようになる。
【図面の簡単な説明】
【００１４】
【図１】本発明の第１の実施形態にかかる送信装置のブロック図である。
【図２】第１の実施形態にかかるＦ級負荷回路のブロック図である。
【図３】第１の実施形態にかかるＦ級負荷回路の具体的回路例を示した図である。
【図４】第１の実施形態にかかるＦ級増幅器の寄生回路と高調波処理部とを取り出して図示したＦ級負荷回路の具体回路例を示す図である。
【図５】図４に示すＦ級負荷回路のインピーダンスの周波数特性を示す図である。
【図６】第１の実施形態にかかる高調波処理部をＬＣ梯子で形成し，終端部を各高調波に対応するλ／４開放線路で形成した際の回路図である。
【図７】図６に示すＦ級負荷回路のインピーダンスの周波数特性を示す図である。
【図８】本発明の第２実施形態にかかる短絡部をＣＲＬＨ短絡線路により形成した場合のブロック図である。
【発明を実施するための形態】
【００１５】
＜第１の実施形態＞
次に、本発明の実施の形態を、図を参照して詳細に説明する。図１は、本発明の第１の実施形態にかかる送信装置２のブロック図である。
【００１６】
送信装置２は、信号発生器１１ａ〜１１ｎを備える信号発生回路１１、整合器１２ａ〜１２ｎを備える整合回路１２、スイッチ１３ａ〜１３ｎを備えるスイッチ回路１３、制御回路１４、Ｆ級増幅器１５、Ｆ級負荷回路２０、アンテナ１７ａ〜１７ｎを備えるアンテナ部１７を含んでいる。なお、ｎは２以上の正の整数であって、この送信装置２が高周波処理する周波数の数に対応している。そして、Ｆ級増幅器１５とＦ級負荷回路２０によりＦ級増幅回路１０が形成されている。
【００１７】
信号発生器１１ａ〜１１ｎは、周波数がそれぞれｆ０，ｆ１，…，ｆｎの信号を発生して出力する。以下、この周波数を基本周波数といい、この基本周波数に対応する角周波数を基本角周波数という。このような基本周波数として、ＬＴＥ（Ｌｏｎｇ Ｔｅｒｍ Ｅｖｏｌｕｔｉｏｎ）規格の携帯電話に使用される周波数では、欧州での使用周波数帯に用いられる７９１〜８２１ＭＨｚ、日本での使用周波数帯に用いられる２．１１ＧＨ〜２．１７ＧＨｚの周波数等が例示できる。
【００１８】
整合器１２ａ〜１２ｎは、信号発生回路１１から出力される基本周波数の異なる入力信号の数に対応して設けられて、その入力信号に対応したインピーダンス整合を行う。
【００１９】
スイッチ１３ａ〜１３ｎは、整合器１２ａ〜１２ｎから出力される基本周波数の異なる信号の数に対応して設けられて、後述する制御回路１４からの選択信号に基づき動作する。
【００２０】
制御回路１４は、周波数情報に基づき基本周波数の異なる複数の信号のうちの１つの信号を選択するように選択信号をスイッチ回路１３に出力する。この選択信号は、複数のスイッチ１３ａ〜１３ｎのうちの１つのスイッチをＯＮさせ、他のスイッチをＯＦＦさせる信号である。なお、周波数情報は、予め設定された周波数情報、または外部から指示された情報である。予め設定された周波数情報としては、この本発明にかかる送信装置が送信する環境下における基本周波数が、送信装置の設置時に登録されているような場合の登録情報が例示できる。また、外部から指示された情報としては、上位の制御装置から、送信する基本周波数が指示されるような場合が例示できる。これにより、スイッチ回路１３は、選択信号で指示された整合器１２ａ〜１２ｎからの信号を選択して出力する。
【００２１】
なお、本発明は、複数の基本周波数の入力信号に対してＦ級のインピーダンス条件を満たすＦ級増幅回路及びこれを用いた送信装置を提供することであるので、スイッチ回路や制御回路等のＦ級増幅回路の前段に設けられる回路により制限を受けないことをあえて付言する。
【００２２】
Ｆ級増幅器１５は、入力信号をＦ級増幅して出力する。このＦ級増幅器１５としてＨＥＭＴ（Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ）等の電界効果トランジスタ（ＦＥＴ）やＨＢＴ（Ｈｅｔｅｒｏｊｕｎｃｔｉｏｎ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）等が例示できる。このとき、Ｆ級増幅器１５から出力される信号には、基本周波数の信号成分と、その高調波の信号成分が含まれる。
【００２３】
Ｆ級負荷回路２０は、Ｆ級増幅器１５からの信号の基本周波数に応じて、このＦ級増幅器１５における寄生成分も含めたインピーダンス等の整合処理（高調波処理）を行う。即ち、Ｆ級負荷回路２０のインピーダンスとＦ級増幅器１５の寄生ドレイン・ソース間シャント容量、寄生ドレイン直列インダクタを含めたインピーダンスとの合成インピーダンスにより、少なくとも入力信号の２次、３次高調波の信号成分に対して、Ｆ級のインピーダンス条件が満たされるように構成されている。
【００２４】
なお、Ｆ級増幅回路１０において、偶数次高調波に対しては短絡状態となり、奇数次高調波に対しては開放状態となる条件は、先に定義したＦ級のインピーダンス条件である。
【００２５】
アンテナ１７ａ〜１７ｎは、各基本周波数に対応して設けられている。従って、例えば基本周波数ｆ０の信号はアンテナ１７ａから出力され、基本周波数ｆ１の信号はアンテナ１７ｂから出力される。
【００２６】
次に、Ｆ級増幅回路１０の詳細な構成を、図２を参照して説明する。図２は、Ｆ級負荷回路２０のブロック図である。なお、図２においては、Ｆ級増幅器１５の等価回路及びアンテナ部１７の等価回路も合わせて図示している。
【００２７】
Ｆ級増幅器１５の等価回路は、等価出力電流源１５ａと、Ｆ級増幅器１５のドレイン出力端子とソース端子間に発生するドレイン・ソース間の寄生容量１５ｂ、ドレイン出力端子に発生する寄生インダクタ１５ｃを含んでいる。そして、この寄生容量１５ｂと寄生インダクタ１５ｃとにより、寄生回路１５ｄが構成されている。
【００２８】
Ｆ級負荷回路２０は、Ｆ級増幅器１５の出力端子に接続される高調波処理部２１、高調波処理部２１の出力端子にシャント接続される短絡部２２Ａ、基本周波数の入力信号に対してインピーダンス整合を行う基本波整合部２３を備えている。
【００２９】
Ｆ級増幅器１５からの信号には、基本周波数の信号成分と、その高調波の信号成分とが含まれる。また、寄生回路１５ｄにより、ドレイン出力端子ノードにおける信号には位相にずれが生じる。このとき、多数存在する高調波の信号成分のドレイン出力端子における位相は、寄生回路によりずれてしまう。
【００３０】
従って、等価出力電流源１５ａからアンテナ（負荷）１７側をみた際の高調波のインピーダンス条件を開放状態や短絡状態に設定する高調波処理部２１においては、これら寄生回路の存在を考慮してＦ級のインピーダンス条件を満たすように回路を形成する必要がある。以下、アンテナ１７を適宜負荷１７と記載する。
【００３１】
図３は、Ｆ級負荷回路２０の具体回路構成例を示した図である。なお、図３においては、Ｆ級増幅器１５の等価回路及びアンテナ部１７の等価回路も合わせて図示されている。Ｆ級負荷回路２０は、２つの基本周波数の信号及びその高調波の信号成分が入力して、これらに対して高調波処理が行われる。
【００３２】
高調波処理部２１は、それぞれインダクタンスがＬ０，Ｌ１，Ｌ２の第１のインダクタ２１ａ，第２インダクタ２１ｂ，第３インダクタ２１ｃを備えると共に、それぞれ容量がＣ１，Ｃ２の第１のキャパシタ２１ｄ、第２キャパシタ２１ｅを備える。
【００３３】
従って、Ｆ級増幅器１５における寄生容量１５ｂ及び寄生インダクタ１５ｃにより形成される寄生回路１５ｄと、高調波処理部２１の第１の〜第３インダクタ２１ａ〜２１ｃ、第１の，第２キャパシタ２１ｄ，２１ｅとにより、３段のＬＣ梯子型回路が形成されている。
【００３４】
また、短絡部２２Ａは、２つの基本周波数の信号の２次及び３次高調波の信号成分に対するλ／４長のオープンスタブ（開放線路）２２ａ〜２２ｄを備えている。なお、λは基本周波数の信号の波長である。従って、２つの基本周波数の信号に対して、λ１、λ２のように２つの波長が定義される。そして、例えば、波長λ１の信号の２次高調波の信号成分に対してはオープンスタブ２２ａが短絡端として機能し、３次高調波の信号成分に対してはオープンスタブ２２ｂが短絡端として機能する。同様に、波長λ２の信号の２次高調波の信号成分に対してはオープンスタブ２２ｃが短絡端として機能し、３次高調波の信号成分に対してはオープンスタブ２２ｄが短絡端として機能する。
【００３５】
基本波整合部２３は、２つの基本周波数の信号に対応して設けられた整合器２３ａ，２３ｂを備えている。各整合器２３ａ，２３ｂは、基本周波数の信号がＬＣ共振するように形成されたＬＣ並列回路であり、それぞれ一方の信号のみを出力させる。これにより基本波整合部２３の各整合器２３ａ，２３ｂには、２種類の基本周波数の信号が入力するが、それぞれの整合器２３ａ，２３ｂを通過できるのは一方の基本周波数の信号のみである。このため、各整合器２３ａ，２３ｂからは、当該整合器２３ａ，２３ｂの回路定数（共振常数）に対応した基本周波数の信号のみが出力される。このことから、基本波整合部２３は、２ポート出力を形成している。このように２ポートとすることで、図１に示すように送信装置のアンテナ部１７が２つのアンテナを備えて、基本周波数の異なる２つの信号を選択的に出力する場合に利用できる。
【００３６】
そして、図３においては、説明を簡単にするために、基本波整合部２３が入力信号の基本周波数に対応したＬＣ共振回路のみで構成されて、各入力周波数に対応する効率最適負荷インピーダンスに相当する負荷１７（１７ａ，１７ｂ）が用いられている。この負荷１７は通常５０Ω程度の値に設定されていることが多い。このため、必要に応じて伝送線路や集中定数素子等が基本波整合部２３に付加されることにより、インピーダンス整合が行なわれる。
【００３７】
以下、全ての周波数に対して高調波処理部２１が短絡状態にある理想的な場合（図４に示す構成）を起点として本発明にかかるインピーダンス整合の原理（高調波処理の原理）を説明する。
【００３８】
図４は、Ｆ級増幅器１５の寄生回路１５ｄと、高調波処理部２１とを取り出し、高調波処理部２１の出力端子を短絡した理想的な場合を示した図である。図４において、２つの入力信号の基本周波数をω０、ω１（ω０＜ω１）とする。Ｆ級増幅器１５は、２つの異なる基本周波数ω０、ω１の信号を増幅して出力する。その際に、出力される信号には高調波の信号成分も含まれる。
【００３９】
このとき、２次の高調波の周波数２ω０，２ω１と、３次の高調波の周波数３ω０，３ω１とには、２ω０＜３ω０＜２ω１＜３ω１の関係が成り立つとする。このとき、入力アドミタンスＹＦｉｎ（ｓ）は、式１で与えられる。
【００４０】
ここで、ｊは複素数であり、ｓをｓ＝ｊωと定義する。また、Ｌｐは合成インダクタンスＬｐ＝Ｌｄ＋Ｌ０である。
【００４１】
一方、図４は、純リアクタンス１端子対回路網と見ることができる。純リアクタンス１端子対回路網のアドミタンス特性は、式２により示すことができる。
【００４２】
このように同一回路のアドミタンスは、式１と式２との２通りの表現が可能である。式２において、Ω１、Ω３、Ω５は、アドミタンス関数の分子が零になる角周波数であり、インピーダンス関数の極を表す角周波数を示している。同様に式２において、Ω２、Ω４は、アドミタンス関数の分母が零になる角周波数であり、インピーダンス関数が零点となる角周波数を示している。なお、式２において、Ｍ＝ａ６／ｂ５である。また、ａ０、ａ２、ａ４、ａ６、ｂ１、ｂ３、ｂ５は、図４に示す回路のアドミタンスを有利関数表記した際の各次数の係数である。
【００４３】
そこで、式２により等価出力電流源１５ａから負荷側を見込んだ各高調波の信号成分に対するインピーダンスを零又は無限大（極）に設定する。即ち、アドミタンスを無限大（インピーダンスの零に対応）、又は零（インピーダンスの極に対応）に設定して、Ｆ級のインピーダンス条件を設定する。また、Ｆ級動作と無関係の極は、Ｆ級増幅器１５の寄生回路１５ｄにより発生させる。
【００４４】
これにより、Ｆ級増幅器１５の寄生回路１５ｄを取り込んだ状態で、等価出力電流源１５ａから負荷側を見た周波数特性は、複数の基本波周波数の信号に対してＦ級動作するようになる。
【００４５】
例えば、ω０、ω１を基本波角周波数とし、式２において、Ω２＝２ω０、Ω４＝２ω１を零点とする。また、Ω３＝３ω０、Ω５＝３ω１を極とする。このとき、Ω１は、Ｆ級増幅器１５における寄生回路１５ｄに対する擬似共振角周波数となる。
【００４６】
上述したように基本周波数及び、高調波処理する次数の高調波を設定することにより、式３〜式５に示すように回路パラメータが設定できる。
【００４７】
【００４８】
【００４９】
次に、Ｆ級動作の以下のモデルの下で行った検証シミュレーション結果について説明する。モデルとして、２つの入力信号の基本周波数をｆ０＝ω０／２π＝０．８ＧＨｚ，ｆ１＝ω１／２π＝２．１４ＧＨｚとし、寄生容量をＣｄｓ＝０．２６２ｐＦ、寄生インダクタンスをＬｄ＝０．０１３ｎＨとする。
【００５０】
このとき、Ｌｄ＋Ｌ０＝３．５ｎＨと設定した場合、Ω１／２π＝１．２３ＧＨｚ（Ω０／２π＜２ω０／２π＝１．６ＧＨｚ）となる。また、Ｃ１＝０．６３ｐＦ、Ｌ１＝６．１１ｎＨ、Ｃ２＝４．３２ｐＦ、Ｌ２＝２．９１ｎＨとなり、現実的に入手可能な容量及びインダクタンスの値が得られる。
【００５１】
図５は、図４に示す純リアクタンス１端子対回路網における各容量Ｃｄｓ，Ｃ１、Ｃ２、及び、各インダクタンスＬｄ，Ｌ０，Ｌ１，Ｌ２を、上述した値に設定した際のインピーダンスの周波数特性を示している。図５の横軸は、周波数を示し、縦軸はインピーダンスを示している。
【００５２】
同図において、周波数２ｆ０，２ｆ１は、基本周波数ｆ０，ｆ１の２次高調波の周波数であり、周波数３ｆ０，３ｆ１は、３次高調波の周波数である。図５からわかるように、等価出力電流源１５ａ側からみたインピーダンスは、偶数次高調波の周波数２ｆ０、２ｆ１の信号成分に対して短絡となり、奇数次高調波の周波数３ｆ０，３ｆ１の信号成分に対して開放となっている。即ち、基本周波数の異なる２つの入力信号に対して、Ｆ級のインピーダンス条件が満されている。
【００５３】
このように、全ての周波数に対して高調波処理部２１が短絡状態にある理想的な場合に、基本周波数の異なる２つの入力信号に対して、Ｆ級のインピーダンス条件を満す容量Ｃ１、Ｃ２、Ｌ１、Ｌ２を設定することができる。
【００５４】
しかしながら、現実には、図４に示したように高調波処理部２１の出力端子は接地されていない。即ち、現実には、図４に示す理想的な状態は実現されない。そこで、図６に示すように、短絡部２２Ａを設けて、使用する周波数又はその近傍の周波数で短絡状態となるように調整する。図６に示す短絡部２２Ａでは、各高調波の信号成分に対するλ／４オープンスタブ２２ａ〜２２ｄを用いて、特定の周波数（ここでは偶数次高調波の周波数２ｆ０、２ｆ１の信号成分）に対して短絡状態を実現する。なお、図６は高調波処理部２１をＬＣ梯子で形成し、終端部を各高調波に対応するλ／４開放線路で形成した際の回路図である。
【００５５】
このようにして高調波に対するＦ級のインピーダンス条件を満たした後に、Ｆ級増幅器１５の最適負荷インピーダンスとなるように、基本波整合部２３を機能させている。
【００５６】
図７は、図６に示す負荷１７の値を５０Ωとした時のＦ級負荷回路２０におけるインピーダンスの周波数特性である。偶数次、奇数次の各高調波の周波数（２ｆ０，３ｆ０，２ｆ１，３ｆ１）以外の周波数において、式２からずれた振る舞いも見られるが、偶数次高調波の信号に対しては短絡状態となり、奇数次高調波の信号に対しては開放状態となっている。
【００５７】
以上説明したように、基本周波数の異なる複数の入力信号に対してもＦ級のインピーダンス条件を満たした高調波処理が行えるようになる。従って、それぞれ異なる基本周波数の信号に対しても、消費電力の抑制が効率良く行えるＦ級増幅回路及び送信装置が提供できるようになる。
【００５８】
また、１つのＦ級増幅回路で、基本周波数の異なる複数の信号に対してＦ級のインピーダンス条件を満たす高調波処理が行えるので、このＦ級増幅回路を搭載する際の搭載面積が小さくなる。
＜第２の実施形態＞
次に、本発明の第２の実施形態を説明する。なお、第１の実施形態と同一構成に関しては、同一符号を用いて説明を適宜省略する。
【００５９】
第１の実施形態においては、短絡部を各高調波の信号の波長λの１／４の長さに設定されたオープンスタブ２２ａ〜２２ｄにより構成した。これに対し、本実施形態においては、全て又は一部の高調波の信号成分に対して短絡状態となるように、ＬＣ並列共振回路又はＣＲＬＨ（Ｃｏｍｐｏｓｉｔｅ Ｒｉｇｈｔ ａｎｄ Ｌｅｆｔ Ｈａｎｄ）短絡線路回路により構成した。
【００６０】
図８は、ＣＲＬＨ短絡線路により形成された短絡部２２Ｂのブロック図である。短絡部２２Ｂは、同一のインダクタンスを有するインダクタンスＬＬの第１、第２インダクタ２７ａ，２７ｂ及び、容量ＣＬの第１〜第３キャパシタ２６ａ〜２６ｃを備える。また、所定の動作を行なうために電気長、及び、特性インピーダンスが調整された第１、第２伝送線路２５ａ，２５ｂを備える。
【００６１】
第１伝送線路と第２伝送線路との間には、第１キャパシタ〜第３キャパシタが直列接続されている。また、第１インダクタは第１キャパシタと第２キャパシタとの接続点と接地点との間をシャント接続し、第２インダクタは第２キャパシタと第３キャパシタとの接続点と接地点との間をシャント接続している。第２伝送線路２５ｂの終端は、接地されている。
【００６２】
このように短絡部２２ＢをＣＲＬＨ短絡線路を用いて形成し、複数の高調波の信号に対して短絡条件を満たすように各要素の値を設定する。但し、例えば、２ω０・２ω１・３ω０・３ω１の４つの角周波数を持つ高調波の信号成分に対してＦ級のインピーダンス条件を満たすようにする場合には、２対のＣＲＬＨ開放線路を設ける必要がある。これにより複数の高調波の信号成分に対してＦ級のインピーダンス条件を満たすことが可能になる。
【００６３】
なお、上述した各実施形態においては、整合器２３ａ，２３ｂをＬＣ並列共振回路で構成し、２つの基本波周波数の信号を周波数毎に分離した。そして、負荷１７ａ，１７ｂをそれぞれの基本波周波数ごとに設けることで、２ポート出力構成とした。しかし、信号を送信するアンテナ部１７が２つの基本波周波数に対応している場合には、基本波整合部２３で２つの基本波周波数の信号に対応させてインピーダンス整合が行なえる。従って、このような場合には、ポートは１ポート出力とすることができる。
【００６４】
また、上記各実施形態においては、基本周波数の異なる２つの入力信号を考え、その２次、３次高調波に対する高調波処理を例に説明したが、本発明は、かかる数に限定されない。
【００６５】
但し、Ｆ級増幅器の寄生回路のインピーダンスを考慮したＦ級のインピーダンス条件を設定する際には、極と零点との周波数が交互に現れることを条件として、連分数展開によりＬＣ梯子型の素子値を設定する。
【００６６】
なお、用いる入力信号の高調波の周波数がこの条件を満たさない場合には、適当な周波数を定め、極と零点の周波数が交互に現れるようにインピーダンスに極又は零点を追加する。即ち、シャント容量や直列インダクタンスを追加することで、追加した極又は零点に対応することが可能になる。
【００６７】
さらに、上記の実施形態では、高調波処理部を、ＬＣ梯子を用いた集中定数回路により構成したが、ステップ型のマイクロストリップ伝送路やコプレーナ伝送路といった分布定数回路に変換することもできる。
【００６８】
また、集中定数素子の自己共振周波数を超える周波数帯についても、本発明にかかるＦ級増幅回路が適用し得る。
【符号の説明】
【００６９】
２ 送信装置
１１ 信号発生回路
１１ａ〜１１ｎ 信号発生器
１２ 整合回路
１２ａ〜１２ｎ 整合器
１３ スイッチ回路
１３ａ〜１３ｎ スイッチ
１４ 制御回路
１５ａ 等価出力電流源
１５ｂ 寄生容量
１５ｃ 寄生インダクタ
１５ｄ 寄生回路
１７ アンテナ部
１７ａ〜１７ｎ アンテナ（負荷）
２１ 高調波処理部
２１ａ 第１のインダクタ
２１ｂ 第２インダクタ
２１ｃ 第３インダクタ
２１ｄ 第１のキャパシタ
２１ｅ 第２キャパシタ
２２ａ〜２２ｄ オープンスタブ（開放線路）
２２Ａ，２２Ｂ 短絡部
２３ 基本波整合部
２３ａ，２３ｂ 整合器
２５ａ，２５ｂ 第２伝送線路
２７ａ，２７ｂ 第２インダクタ
【特許請求の範囲】
【請求項１】
信号をＦ級増幅して出力するＦ級増幅回路であって、
基本角周波数の異なる複数の信号をＦ級増幅し、該基本角周波数の信号成分及び、その高調波の信号成分を含んだ信号を出力するＦ級増幅器と、
前記Ｆ級増幅器の後段に設けられて、当該Ｆ級増幅器に寄生する寄生回路のインピーダンスを取り込んで回路設定されることにより、前記信号の直流成分及び偶数次高調波の信号成分に対しては短絡状態とし、奇数次高調波の信号成分に対しては開放状態となる高調波処理部と、
前記高調波処理部の後段に設けられて、高調波の信号成分に対しては短絡状態にする短絡部と、を備えることを特徴とするＦ級増幅回路。
【請求項２】
請求項１に記載のＦ級増幅回路であって、
前記短絡部の後段に設けられて、基本角周波数の信号成分のインピーダンス整合を行う基本波整合部と、
該基本波整合部の出力端子と接地端子を接続する負荷と、を備えることを特徴とするＦ級増幅回路。
【請求項３】
請求項１又は２に記載のＦ級増幅回路であって、
前記寄生回路は、前記Ｆ級増幅器の寄生ドレイン・ソース間のシャント容量と、寄生ドレイン直列インダクタンスと、を含むことを特徴とするＦ級増幅回路。
【請求項４】
請求項１乃至３のいずれか１項に記載のＦ級増幅回路であって、
前記基本波整合部は、単一線路で形成され、又は、角基本周波数毎に少なくとも２つに分岐した多線路で構成されることを特徴とするＦ級増幅回路。
【請求項５】
請求項１乃至４のいずれか１項に記載のＦ級増幅回路であって、
前記高調波処理部は、ＬＣ梯子型回路により形成されていることを特徴とするＦ級増幅回路。
【請求項６】
請求項１乃至４のいずれか１項に記載のＦ級増幅回路であって、
前記高調波処理部は、ステップを有するマイクロストリップ伝送路、又は、コプレーナ伝送路で形成されていることを特徴とするＦ級増幅回路。
【請求項７】
請求項１乃至６のいずれか１項に記載のＦ級増幅回路であって、
前記短絡部は、高調波の波長をλとしたときに、λ／４の長さを有する先端開放線路を並列接続して形成されていることを特徴とするＦ級増幅回路。
【請求項８】
請求項１乃至７のいずれか１項に記載のＦ級増幅回路であって、
前記短絡部は、ＬＣ直列共振回路を並列接続した回路であることを特徴とするＦ級増幅回路。
【請求項９】
請求項１乃至８のいずれか１項に記載のＦ級増幅回路であって、
前記短絡部は、ＣＲＬＨ短絡線路回路を並列接続して形成されていることを特徴とするＦ級増幅回路。
【請求項１０】
請求項１乃至９のいずれか１項に記載のＦ級増幅回路と、
前記Ｆ級増幅回路からの信号を出力するアンテナ部と、を備えることを特徴とする送信装置。
【請求項１】
信号をＦ級増幅して出力するＦ級増幅回路であって、
基本角周波数の異なる複数の信号をＦ級増幅し、該基本角周波数の信号成分及び、その高調波の信号成分を含んだ信号を出力するＦ級増幅器と、
前記Ｆ級増幅器の後段に設けられて、当該Ｆ級増幅器に寄生する寄生回路のインピーダンスを取り込んで回路設定されることにより、前記信号の直流成分及び偶数次高調波の信号成分に対しては短絡状態とし、奇数次高調波の信号成分に対しては開放状態となる高調波処理部と、
前記高調波処理部の後段に設けられて、高調波の信号成分に対しては短絡状態にする短絡部と、を備えることを特徴とするＦ級増幅回路。
【請求項２】
請求項１に記載のＦ級増幅回路であって、
前記短絡部の後段に設けられて、基本角周波数の信号成分のインピーダンス整合を行う基本波整合部と、
該基本波整合部の出力端子と接地端子を接続する負荷と、を備えることを特徴とするＦ級増幅回路。
【請求項３】
請求項１又は２に記載のＦ級増幅回路であって、
前記寄生回路は、前記Ｆ級増幅器の寄生ドレイン・ソース間のシャント容量と、寄生ドレイン直列インダクタンスと、を含むことを特徴とするＦ級増幅回路。
【請求項４】
請求項１乃至３のいずれか１項に記載のＦ級増幅回路であって、
前記基本波整合部は、単一線路で形成され、又は、角基本周波数毎に少なくとも２つに分岐した多線路で構成されることを特徴とするＦ級増幅回路。
【請求項５】
請求項１乃至４のいずれか１項に記載のＦ級増幅回路であって、
前記高調波処理部は、ＬＣ梯子型回路により形成されていることを特徴とするＦ級増幅回路。
【請求項６】
請求項１乃至４のいずれか１項に記載のＦ級増幅回路であって、
前記高調波処理部は、ステップを有するマイクロストリップ伝送路、又は、コプレーナ伝送路で形成されていることを特徴とするＦ級増幅回路。
【請求項７】
請求項１乃至６のいずれか１項に記載のＦ級増幅回路であって、
前記短絡部は、高調波の波長をλとしたときに、λ／４の長さを有する先端開放線路を並列接続して形成されていることを特徴とするＦ級増幅回路。
【請求項８】
請求項１乃至７のいずれか１項に記載のＦ級増幅回路であって、
前記短絡部は、ＬＣ直列共振回路を並列接続した回路であることを特徴とするＦ級増幅回路。
【請求項９】
請求項１乃至８のいずれか１項に記載のＦ級増幅回路であって、
前記短絡部は、ＣＲＬＨ短絡線路回路を並列接続して形成されていることを特徴とするＦ級増幅回路。
【請求項１０】
請求項１乃至９のいずれか１項に記載のＦ級増幅回路と、
前記Ｆ級増幅回路からの信号を出力するアンテナ部と、を備えることを特徴とする送信装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【公開番号】特開２０１３−５５４０５（Ｐ２０１３−５５４０５Ａ）
【公開日】平成２５年３月２１日（２０１３．３．２１）
【国際特許分類】
【出願番号】特願２０１１−１９０６１１（Ｐ２０１１−１９０６１１）
【出願日】平成２３年９月１日（２０１１．９．１）
【出願人】（０００００４２３７）日本電気株式会社 (19,353)
【Ｆターム（参考）】
【公開日】平成２５年３月２１日（２０１３．３．２１）
【国際特許分類】
【出願日】平成２３年９月１日（２０１１．９．１）
【出願人】（０００００４２３７）日本電気株式会社 (19,353)
【Ｆターム（参考）】
[ Back to top ]