【課題】正常な電圧印加をノイズとして検出しないようにしつつ、電源ラインにノイズが供給されたことを検出できるようにする。
【解決手段】マイコン８にて分圧回路１０の電位Ｖ１と平滑化回路９の電位Ｖ２の大小を比較し、分圧回路１０の電位Ｖ１が平滑化回路９の電位Ｖ２よりも大きいときには、モータ１６の駆動を許可し、平滑化回路９の電位Ｖ２が分圧回路１０の電位Ｖ１よりも大きくなると、モータ１６の駆動を禁止する。これにより、万一バッテリ３が外れた場合に、モータ１６の動作による電源電圧の低下を防止できる。また、パルス波とされる発電電圧がＥＣＵ１に印加されたときに、平滑化回路９の電位Ｖ２が瞬間的に増加してしまうのではなく、徐々に増加する。このため、クランキング時のように、電源ライン４にパルス状の電圧が一定期間もしくは一定回数印加される状況になっても、それを排除して電源ノイズを検出できる。 （もっと読む）

【課題】入力回路の電源電圧と接地電位との間に流れる貫通電流を改善して、入力回路が設けられた半導体集積回路の消費電流を低減する。
【解決手段】入力回路２０は、電源電圧と接地電位との間に接続可能に、一方２１に他方２５がＰＭＯＳ２５を介して並列接続された２つの抵抗２１、２２と、入力電圧により制御され一方２２に他方２７がＮＭＯＳ２６を介して並列接続された２つのＮＭＯＳ２３、２４とが直列接続され、その直列接続点の電位をインバータ２７を介して出力電圧として出力するとともにインバータ２７の出力電位によりＰＭＯＳ２５およびＮＭＯＳ２６が相補的に制御されることによりヒステリシス特性を持たせている。 （もっと読む）

【課題】集積化が容易であり且つ切替直後のチャタリングを防止可能な小さなヒステリシスを有するコンパレータ回路を提供する。
【解決手段】基準電圧Ｖ_ｒｅｆ及び比較される電圧Ｖ_ｉｎを入力される一対の差動入力トランジスタＱ_１２，Ｑ_１４と、トランジスタＱ_１２，Ｑ_１４の夫々のコレクタと電源線との間に接続され且つベース同士が接続された一対の負荷トランジスタＱ_１５，Ｑ_１６と、トランジスタＱ_１５，Ｑ_１６の夫々のエミッタと電源線との間に接続された第１及び第２の抵抗Ｒ_１３，Ｒ_１４とを有する差動増幅回路５２、差動増幅回路５２の反転に応答してトランジスタＱ_１５，Ｑ_１６のエミッタへ供給される第１の電流Ｉ_１を発生させる第１の電流源回路５４、並びに差動増幅回路５２の反転に応答して所定時間の間第１の電流Ｉ_１に重畳される第２の電流Ｉ_２を発生させる第２の電流源回路５４を有する。 （もっと読む）

【課題】３値以上の信号に対して切り換え検出が可能で、かつ消費電力を確実に少なく抑えることができる多値検出回路を提供する。
【解決手段】入力端子３に入力信号Ｉｎが入力され、電源端子１−入力端子３の間にスイッチ７と抵抗９が、接地端子２−入力端子３の間にスイッチ８と抵抗１０が接続され、スイッチ７とスイッチ８との間に抵抗１１〜１６が直列に接続され、入力端子３と抵抗１１〜１６の各接続点はそれぞれ比較器１７〜２１で比較され、各比較器１７〜２１の出力はラッチ回路２２によって符号化して出力される構成とすることにより、６値検出選択が可能であり、クロック信号に従った間欠動作により省電力の多値検出が可能となる。 （もっと読む）

【課題】出力スイッチング素子をオフ状態からオン状態に切り替えるタイミングを制御し、出力特性が不安定になることを抑制することができるバッファ回路及びその制御方法を提供する。
【解決手段】出力スイッチング素子Ｍ１、Ｍ２を駆動する駆動部２０と、出力スイッチング素子Ｍ１、Ｍ２の制御端子の電圧値が、閾値電圧値を超過したことを検出する検出部３０と、駆動部２０に接続され、検出部３０の検出結果に応じて、出力スイッチング素子Ｍ１、Ｍ２の駆動能力を変更する補助駆動部４０と、を備える。 （もっと読む）

【課題】輻射ノイズを低減し、発熱や消費電力の少ない３値１ビットアンプを提供する。
【解決手段】本発明に係る３値１ビットアンプ１は、量子化器１２を有するΔΣ変調回路１０とスイッチング回路２０とスイッチングパターン制御回路４０とを備えている。スイッチングパターン制御回路４０は、量子化器２０によって生成された３値（「＋１」、「０」、「−１」）からなる量子化信号を、「＋１」から「−１」に変化するパターンや「−１」から「＋１」に変化するパターンを含まないスイッチング制御信号に変換する。そして、スイッチング回路２０は、スイッチング制御信号のパターンに基づいて、負荷に対する電圧の印加状態を切り替える。 （もっと読む）

【課題】３値の１ビットアンプにおける、スイッチング回路のスイッチング回数を制御することができ、その上で、ΔΣ変調回路からの３値の信号の値に対する忠実性が向上した、３値の信号を出力し、オーディオ性能の低下を防ぐことが可能となる３値の１ビットアンプ、およびスイッチング回数制御方法を提供する。
【解決手段】本発明の３値の１ビットアンプ１は、ΔΣ変調回路１０とスイッチング回路２０とＬＰＦ３０とスイッチング回数制御回路４０とを備え、スイッチング回数制御回路４０は、ΔΣ変調回路１０からの２つのディジタル信号毎に独立して、該ディジタル信号の値を制御し、出力することができる。よって、スイッチング回数制御回路４０より出力される３値の信号は、ΔΣ変調回路１０からの３値の信号の値に対する忠実性が向上することになり、スイッチング回数制御を行った上で、オーディオ性能の低下を防ぐことが可能となる。 （もっと読む）

【課題】少数のＭＯＳで構成することができ、優れた特性を得ることができる、３値論理バッファ回路を提供すること。
【解決手段】ＭＯＳｂｐ１、ｅｐ１、ｇｐ２、ｂｐ３のサブストレート端子を第１の基板電圧に接続し、ＭＯＳｅｎ１、ｂｎ１、ｇｎ２、ｂｎ３のサブストレート端子を第２の基板電圧に接続し、ＭＯＳｂｐ１、ｅｐ１、ｂｐ３のソース端子を第１の信号電圧に接続し、ＭＯＳｅｎ１、ｂｎ１、ｂｎ３のソース端子を第２の信号電圧に接続し、ＭＯＳｇｎ２のソース端子を第３の信号電圧に接続し、ＭＯＳｇｐ２のソース端子をＭＯＳｂｐ３又はＭＯＳｂｎ３のドレイン端子に接続し、ＭＯＳｂｐ３又はＭＯＳｂｎ３のドレイン端子を出力節点とする。 （もっと読む）

【課題】少数のＭＯＳで構成することができ、優れた特性を得ることができる、３値論理インバータ回路を提供すること。
【解決手段】ＭＯＳｅｐ１、ｇｐ２、ｂｐ３のサブストレート端子を第１の基板電圧に接続し、ＭＯＳｂｎ１、ｂｎ２、ｇｎ３のＭＯＳのサブストレート端子を第２の基板電圧に接続し、ＭＯＳｅｐ１、ｂｐ３のソース側を第１の信号電圧に接続し、ＭＯＳｂｎ１、ｂｎ２のソース側を第２の信号電圧に接続する。さらに、ＭＯＳｇｎ３のソース側を第３の信号電圧に接続し、ＭＯＳｇｐ２のソース側をＭＯＳｂｐ３のドレイン側に接続し、ＭＯＳｇｐ２又はＭＯＳｂｎ２のドレイン側を出力節点とする。 （もっと読む）

【課題】 ｐｕｌｌ−ｄｏｗｎ抵抗が端子に設けられている場合においても、
ＡＣ特性を改善することを目的とする。
【解決手段】 半導体内部電源電圧よりも高電圧の外部信号線に接続される出力端子部６と、フローティングＮウェルを有し複数のＰチャネル型トランジスタ５２、５３、５４とアナログスイッチ５１ａにより構成され半導体内部信号を外部へ出力するハイ側出力回路部と、複数のＮチャネル型トランジスタ５５、５７が直列に接続され半導体内部信号を外部へ出力するロー側出力回路部とを備えた半導体装置の入出力回路において、前記アナログスイッチを構成するＰチャネル型トランジスタ５１ａの閾値電圧を他のトランジスタの閾値電圧より低く設定した。
（もっと読む）