【課題】配線ショートの発生時とコネクタの接触不良とを区別して回路を保護することが可能な電力供給装置を提供する。
【解決手段】本発明の電力供給装置では、半導体素子Ｔ１のドレインの電圧Ｖ１が、コンパレータＣＭＰ１の同相入力最低電圧を下回る前に半導体素子Ｔ１を遮断するので、負荷回路を確実に保護することができる。また、第１判定電圧をＬ＿Ｖ１とし、第２判定電圧をＶ３としたとき、電圧Ｖ１が「Ｖ１＜Ｌ＿Ｖ１」となった場合に、リトライ動作を実行し、「Ｖ１＜Ｌ＿Ｖ１」となる回数がＮ１回に達した場合、または、「Ｌ＿Ｖ１＜Ｖ１＜Ｖ３」となる回数がＮ２回に達した場合に、半導体素子Ｔ１の遮断状態を保持して負荷回路を保護する。更に、コネクタ１１の接触不良に起因して電圧Ｖ１が急激に低下した場合には、電圧Ｖ１の最低値が安定した値とならず、半導体素子Ｔ１の遮断状態は保持されない。 （もっと読む）

【課題】高速低消費電力で閾値制御が可能な入力バッファ回路及び入力装置を提供する。
【解決手段】入力バッファ回路３０は、バイアス電圧生成回路１００で生成されたバイアス電圧ＰＬＶ及びこれよりもレベルの高いバイアス電圧ＮＬＶにより動作する回路である。この回路３０は、バイアス電圧ＰＬＶよりも低い第１の電圧が入力されると、オン状態になってその第１の電圧をノードＮ３２から出力するＮＭＯＳ３２と、バイアス電圧ＮＬＶよりも高い第２の電圧が入力されると、オン状態になってその第２の電圧をノードＮ３３へ出力するＰＭＯＳ３３と、ノードＮ３２から出力される第１の電圧をラッチして第１の論理の電圧をノードＮ３４へ出力するラッチ回路３４と、ノードＮ３３から出力される第２の電圧をラッチして第２の論理の電圧をノードＮ３４へ出力するラッチ回路３５とを有している。 （もっと読む）

【課題】入力信号に必要な振幅を低減する。
【解決手段】電源線Ｌ1と出力部Ｎ2との間のトランジスタＴA1のゲートＧ1は容量素子Ｃ1を介して入力部Ｎ1に結合する。電源線Ｌ2と出力部Ｎ2との間のトランジスタＴA2のゲートＧ2は容量素子Ｃ2を介して入力部Ｎ1に結合する。トランジスタＴB3は、電源線Ｌ1からみてゲートＧ1の方向を順方向として電源線Ｌ1とゲートＧ1との間にダイオード接続される。トランジスタＴB4は、ゲートＧ1からみて電源線Ｌ1の方向を順方向として電源線Ｌ1とゲートＧ1との間にダイオード接続される。トランジスタＴB3の閾値電圧ＶT3がトランジスタＴA1の閾値電圧ＶT1を上回り、かつ、トランジスタＴB3の閾値電圧ＶT3とトランジスタＴB4の閾値電圧ＶT4との加算が減少するように、トランジスタＴB3およびトランジスタＴB4の各々のバックゲートＢの電位ＶBが設定される。 （もっと読む）

【課題】ヒステリシス特性を示すインバータ回路の構成を簡素化しながら消費電力を低減する。
【解決手段】インバータ回路Ｑ1は、Ｐチャネル型のトランジスタＴR1と、Ｎチャネル型のトランジスタＴR2とで構成される。信号供給点Ｒ1とトランジスタＴR1のチャネルコンタクト領域Ａとの間には容量Ｃ1が介在し、信号供給点Ｒ1とトランジスタＴR2のチャネルコンタクト領域Ａとの間には容量Ｃ2が介在する。信号供給点Ｒ1には閾値制御信号ＳC1が供給される。閾値制御信号ＳC1は、インバータ回路Ｑ1からの出力信号ＳOUT1のレベルが低下し始める時点にてローレベルに設定されるとともに当該時点の経過後にハイレベルに設定され、かつ、出力信号ＳOUT1のレベルが上昇し始める時点にてハイレベルに設定されるとともに当該時点の経過後にローレベルに変化する。 （もっと読む）

【課題】ヒステリシス特性を示すインバータ回路の構成を簡素化しながら消費電力を低減する。
【解決手段】インバータ回路Ｑ1は、Ｐチャネル型のトランジスタＴR1とＮチャネル型のトランジスタＴR2とで構成される。トランジスタＴR1およびトランジスタＴR2の各々のバックゲートには閾値制御信号Ｃ1が供給される。閾値制御信号Ｃ1は、インバータ回路Ｑ1からの出力信号ＳOUT1のレベルが低下し始める時点にてローレベルに設定されるとともに当該時点の経過後にハイレベルに設定され、かつ、出力信号ＳOUT1のレベルが上昇し始める時点にてハイレベルに設定されるとともに当該時点の経過後にローレベルに変化する。 （もっと読む）

【課題】本発明は、小規模な回路構成でありながら、設定電圧の増加や変更にも柔軟に対応することが可能な多値出力回路を提供することを目的とする。
【解決手段】本発明に係る多値出力回路は、デジタル信号（電圧設定信号ＳＥＴ）からアナログ電圧Ｖａ〜Ｖｄを生成するデジタル／アナログ変換部３と；電圧選択信号Ａ１に基づいて、アナログ電圧Ｖａ〜Ｖｄのいずれか一を選択的に出力する電圧選択部４１〜４ｎと；電圧選択部４１〜４ｎの出力電圧を液晶パネル７に供給するバッファ５１〜５ｎと；を有して成る構成とされている。 （もっと読む）

【課題】入力信号ＥＡの立ち上がり時の回路しきい値電圧ＶＩＨ及び立ち下がり時の回路しきい値電圧ＶＩＬのＤＣ仕様がＶＤＤとＶＳＳとの中心電圧近傍からＶＳＳ側又はＶＤＤ側に極端に偏っている場合であっても、入力信号ＥＡの立ち上がり時の回路しきい値電圧ＶＩＨ及び立ち下がり時の回路しきい値電圧ＶＩＬのＤＣ仕様を満足させることができるシュミット回路を提供する。
【解決手段】ＰＭＯＳトランジスタ２６、２７とＮＭＯＳトランジスタ２８からなる入力部２５に対して、ＰＭＯＳトランジスタ３２からなる第１のヒステリシス設定部３１と、ＮＯＲ回路３４とＰＭＯＳトランジスタ３５からなる第２のヒステリシス設定部３３とを設ける。 （もっと読む）

【課題】ディエンファシス時と非ディエンファシス時の消費電流を一定にすることで、電源変動も一定となり、その結果ジッタの低減を可能にする出力装置を提供する。
【解決手段】入力されたデータを振幅制御して出力するデータ出力部１と、第１及び第２の振幅制御信号に基づいて伝送路に電流を重畳出力して伝送信号の振幅を制御する電流駆動部２と、第１及び第２の振幅制御信号に基づいて電流駆動部２との合計消費電流値が略一定となるように消費電流を制御するダミー電流駆動部３と、を備えて構成されている。 （もっと読む）

【課題】正電圧の電源のみで、導通損失を増加させることなく、誤点弧を防止する電圧駆動型半導体素子のドライブ回路及びインバータ装置を提供する。
【解決手段】半導体素子を駆動するドライブ回路において、直流電源の正側に接続された第１のスイッチと、第１のスイッチの他端子に接続され、かつ直流電源の負側に接続された第２のスイッチと、直流電源の正側に接続された第３のスイッチと、第３のスイッチの他端子に接続された第４のスイッチと、第４のスイッチの他端子に接続され、かつ直流電源の負側に接続された第５のスイッチと、第１のスイッチの他端子と第４のスイッチの他端子に接続されたコンデンサを備え、半導体素子のゲートは第３のスイッチの他端子に接続され、半導体素子のソースは直流電源の負側に接続する。
【効果】正電圧の電源のみで、半導体素子のゲートに負電圧を印加することが可能となる。 （もっと読む）

【課題】簡素な回路を用いて構成され、複数のアナログ信号から所望のアナログ信号を選択するアナログ信号選択回路を提供する。
【解決手段】アナログ信号選択回路は、複数のアナログ信号毎に対応して設けられ、対応する上記アナログ信号と基準となる三角波信号とを比較してＰＷＭ信号を生成する複数のコンパレータ（２ａ〜２ｃ）および上記複数のコンパレータが出力するＰＷＭ信号を論理演算する論理演算回路（３）を備えるアナログ信号選択回路であって、上記論理演算回路は、全ての上記コンパレータが出力するＰＷＭ信号の論理積演算を行って上記複数のアナログ信号のうちの電圧が最大のアナログ信号に相当するＰＷＭ信号を生成する。 （もっと読む）