【課題】 しきい値を的確に可変して過電流検出の誤作動を防止する。
【解決手段】 過電流検出回路6Bは、Ｑ２のエミッタと出力端子Ｏの間の電流検出抵抗Ｒ11の両端間に抵抗Ｒ21、Ｒ31が接続されている。Ｒ31の両端が過電流検出トランジスタＱ５のベース−エミッタ間に接続されており、出力端子Ｏと−Ｖ_B の間にダイオードＤ21、抵抗Ｒ61が接続されており、Ｄ21のカソードがＱ５のエミッタと接続されている。Ｒ21とＲ31の接続点とグランド間には抵抗Ｒ51とＤ11が接続されており、Ｒ51とＤ11の接続点とＱ２のエミッタの間にコンデンサＣ21が接続されている。Ｒ51、Ｄ11、Ｃ21のしきい値可変回路９Ａは出力電圧の大きさが大きくなるとしきい値を大きくし、出力電圧の大きさが小さくなるとしきい値を小さくするが、Ｃ21とＤ11により、出力電圧の大きさが増加するときはしきい値を早く増大変化させ、減少するときはしきい値をゆっくり減少変化させる。 （もっと読む）

【課題】低消費電力動作を実現しつつ信号処理に向けた論理判定時間を格段に削減することができる。
【解決手段】入力電圧と参照電圧とを比較して論理判定結果の出力電圧を発生して差動増幅器を含むコンパレータ回路において、微小電流であるバイアス電流を発生して差動増幅器に供給する電流源と、差動増幅器からの差動電圧を反転して反転信号を出力する第１のインバータ回路と、電流源のバイアス電流を検出し、第１のインバータ回路の貫通電流を検出し、検出したバイアス電流及び検出した貫通電流に基づいて、差動増幅器が論理判定を行わない期間はバイアス電流で差動増幅器を動作させる一方、差動増幅器が論理判定する期間はバイアス電流を増加させてなる適応バイアス電流を用いて差動増幅器を動作させるように適応バイアス電流制御を行うための適応バイアス電流を発生して差動増幅器に供給する適応バイアス電流生成回路とを備える。 （もっと読む）

【課題】 小型・低雑音のスイッチングレギュレータを提供する。
【解決手段】 導通、遮断の２状態が交互に切り替わる複数のトランジスタで構成されたスイッチングレギュレータの出力段と、その出力段トランジスタを各々個別に駆動するための駆動回路から構成され、当該駆動回路は、各々出力段トランジスタにおける遮断から導通状態への遷移時間が、導通から遮断状態への遷移時間に比べて長くなるように立ち上がり、立ち下がり時の駆動能力をアンバランスに設定され、各々の遷移時間は、出力信号の電位があらかじめ設定された電位に達したことを判定して変化させることを特徴とするスイッチングレギュレータとして構成される。 （もっと読む）

【課題】同一の電源に接続された複数の過電流保護装置どうしで、リトライ動作を実行するタイミングに時間差を持たせることが可能な過電流保護装置、及び過電流保護システムを提供する。
【解決手段】ＩＣ回路５１-1のＦＥＴ（Ｑ１）をオンとした際に、バッテリ電圧ＶＢＡが閾値電圧以下となった場合には、各ＩＣ回路のＦＥＴ（Ｑ１）を全てオフとし、更に、ＦＥＴ（Ｑ１）のオンからバッテリ電圧ＶＢＡが閾値電圧以下となるまでの時間を計時する。この時間が４００μsec未満であれば、カウント値Ｎをインクリメントする。その後、ランダムに設定された待機時間Ｔｐが経過した後、再度ＦＥＴ（Ｑ１）をオンとする動作を繰り返し、カウント値Ｎが７に達した時点で、ＩＣ回路５１-1のＦＥＴ（Ｑ１）をオフ状態に保持する。従って、デッドショートの発生している負荷駆動用の回路のみを確実に停止させ、それ以外の負荷駆動用の回路の駆動を継続させることができる。 （もっと読む）

【課題】出力電圧の立ち上がるタイミングのばらつきを低減することの可能な駆動回路、およびこの駆動回路を備えた表示装置を提供する。
【解決手段】バッファ回路１は、互いに直列に接続されたインバータ回路１０およびインバータ回路２０を備えている。インバータ回路２０は、３つのトランジスタＴｒ₂₁，Ｔｒ₂₂，Ｔｒ₂₃を有している。そのうちの２つのトランジスタＴｒ₂₁，Ｔｒ₂₂は、デュアルゲート型のトランジスタである。これらトランジスタＴｒ₂₁，Ｔｒ₂₂のバックゲートの電圧を調整することにより、トランジスタＴｒ₂₁，Ｔｒ₂₂の閾値電圧を調整することができる。 （もっと読む）

【課題】出力電圧の立ち上がるタイミングのばらつきを低減することの可能な駆動回路、およびこの駆動回路を備えた表示装置を提供する。
【解決手段】バッファ回路１は、互いに直列に接続されたインバータ回路１０およびインバータ回路２０を備えている。インバータ回路２０は、インバータとして機能する回路（３つのトランジスタＴｒ₂₁，Ｔｒ₂₂，Ｔｒ₂₃）と、トランジスタＴｒ₂₁，Ｔｒ₂₂のゲート電圧Ｖ_gの補正を行う閾値補正回路２１とを有している。閾値補正回路２１は、トランジスタＴｒ₂₁，Ｔｒ₂₂のゲートに対して、トランジスタＴｒ₂₁，Ｔｒ₂₂の閾値電圧Ｖ_th1，Ｖ_th2をオフセットとして設定するようになっている。 （もっと読む）

【課題】電界効果トランジスタの閾値電圧がばらついた場合にも、検知電圧のばらつきを低減でき、所望の電圧検知範囲で電圧変化を検知することができる電圧変化検知装置を提供する。
【解決手段】ドレインが電源電位に接続され且つソースが第１のノードにおいて第１の定電流源又は第１の抵抗に接続され且つゲートが固定電位に接続されている第１の電界効果トランジスタと、ドレイン及びゲートが電源電位に接続され且つソースが第２のノードにおいて第２の定電流源又は第２の抵抗に接続されている第２の電界効果トランジスタと、当該第１のノードの電位と当該第２のノードの電位との比較結果に応じて電源電位が所定の検知電位を跨いで変化したことを検知した旨の検知信号を生成する検知信号生成部と、を含む電圧変化検知装置。 （もっと読む）

【課題】入力信号のＨレベルまたはＬレベルを正しく検知できる半導体装置を提供する。
【解決手段】半導体装置１００は、閾値調整信号に基づいて論理閾値電位を調整可能な入力バッファ（入力ＣＭＯＳ回路１１）と、入力バッファの入力と出力とが結線されたレプリカ（レプリカ１２）と、予め設定された基準電位（ノードＮｄＨの電位）を発生する基準電位発生回路（基準電位発生回路１３）と、レプリカ（レプリカ１２）の出力電位（ノードＮｄＲの電位）と基準電位（ノードＮｄＨの電位）とを比較し、閾値調整信号（閾値調整信号ＣＴＲＬ）を入力バッファ（入力ＣＭＯＳ回路１１）とレプリカ（レプリカ１２）とに出力する比較回路（比較回路１４）と、を備える。 （もっと読む）

【課題】回路面積の削減しつつ、消費電流やピーク電流の増大を抑制することが可能な半導体記憶装置を提供する。
【解決手段】昇圧回路は、第１ないし第４の整流素子と、第１ないし第４のＭＯＳトランジスタと、第１ないし第４のキャパシタと、スイッチ回路と、を備える。スイッチ回路は、第１のＭＯＳトランジスタの他端と第３の整流素子の一端との間の第１の接続点、および、第２のＭＯＳトランジスタの他端と第４の整流素子の一端との間の第２の接続点に接続された低レベル端子と、第３のＭＯＳトランジスタの他端、および、第４のＭＯＳトランジスタの他端に接続された高レベル端子と、を有し、低レベル端子の電圧または高レベル端子の電圧を切り換えて、出力端子に出力するスイッチ回路と、を含む。 （もっと読む）

【課題】チャネルが非晶質半導体によって構成される薄膜トランジスタを単極性の駆動回路に用いる際、しきい値電圧の変動の程度に応じてしきい値電圧を補正する駆動回路を提供することを課題の一とする。
【解決手段】半導体層の上下に絶縁層を介して配置された第１のゲート及び第２のゲートを有する単極性のトランジスタで構成される駆動回路において、第１のゲートには、トランジスタのスイッチングを制御するための第１の信号が入力され、第２のゲートには、トランジスタのしきい値電圧を制御するための第２の信号が入力され、第２の信号は、トランジスタのソースとドレインとの間を流れる電流を含む、駆動回路の消費電流の値に応じて制御されるものとする。 （もっと読む）