説明

アナログ信号選択回路

【課題】簡素な回路を用いて構成され、複数のアナログ信号から所望のアナログ信号を選択するアナログ信号選択回路を提供する。
【解決手段】アナログ信号選択回路は、複数のアナログ信号毎に対応して設けられ、対応する上記アナログ信号と基準となる三角波信号とを比較してPWM信号を生成する複数のコンパレータ(2a〜2c)および上記複数のコンパレータが出力するPWM信号を論理演算する論理演算回路(3)を備えるアナログ信号選択回路であって、上記論理演算回路は、全ての上記コンパレータが出力するPWM信号の論理積演算を行って上記複数のアナログ信号のうちの電圧が最大のアナログ信号に相当するPWM信号を生成する。

【発明の詳細な説明】
【技術分野】
【0001】
この発明は、複数のセンサ装置から出力されるアナログ信号のいずれかを選択しデジタルデータに変換するアナログ信号選択回路に関するものである。
【背景技術】
【0002】
従来のアナログ信号選択回路では、複数のセンサ装置から出力されるアナログ信号をA/D変換回路によりデジタルデータに変換してからマイクロコンピュータに入力し、入力されたデジタルデータをCPUにて相互に比較して信号選択を行っている(例えば、特許文献1参照)。
【0003】
【特許文献1】特開平7−282379号公報
【発明の開示】
【発明が解決しようとする課題】
【0004】
しかし、複数のセンサ装置から出力されるアナログ信号をデジタルデータに変換した後マイクロコンピュータのCPUで信号の比較を行うので、センサ装置の数が多いときには、マイクロコンピュータのCPUの演算処理量が非常に大きくなってしまうという問題がある。
【0005】
この発明の目的は、簡素な回路を用いて構成され、複数のアナログ信号から所望のアナログ信号を選択するアナログ信号選択回路を提供することである。
【課題を解決するための手段】
【0006】
この発明に係るアナログ信号選択回路は、複数のアナログ信号毎に対応して設けられ、対応する上記アナログ信号と基準となる三角波信号とを比較してPWM信号を生成する複数のコンパレータおよび上記複数のコンパレータが出力するPWM信号を論理演算する論理演算回路を備えるアナログ信号選択回路であって、上記論理演算回路は、全ての上記コンパレータが出力するPWM信号の論理積演算を行って上記複数のアナログ信号のうちの電圧が最大のアナログ信号に相当するPWM信号を生成する。
【発明の効果】
【0007】
この発明に係るアナログ信号選択回路の効果は、複数のアナログ信号のうち電圧が最も高いアナログ信号の電圧に逆比例する値でパルス幅が変調されたPWM信号を生成する回路を簡単なロジック回路であるコンパレータや論理積回路により構成することができるので、マイクロコンピュータは出力される1つのPWM信号のパルス幅から電圧を求めれば良い。その結果、アナログ信号の数が増えてもマイクロコンピュータの演算処理に加わる負荷は変わらないので、負荷の増大を防止できる。
【発明を実施するための最良の形態】
【0008】
実施の形態1.
図1は、この発明に係る実施の形態1によるアナログ信号選択回路の回路図である。
この発明に係る実施の形態1によるアナログ信号選択回路は、3つのアナログ信号が入力されるが、入力されるアナログ信号の数はこれに限るものではない。
この発明に係る実施の形態1によるアナログ信号選択回路は、3つのアナログ信号が入力される入力INa、INb、INc、三角波信号が入力される入力INd、3つのアナログ信号のうちの1つと三角波信号とが入力され、三角波信号の電圧が入力されるアナログ信号の電圧以上のときHIGHレベルのパルスを出力する3つのコンパレータ2a、2b、2c、全てのコンパレータ2a、2b、2cの出力信号の論理積を出力する論理演算回路3、論理演算回路3からの出力信号が出力する出力OUTを備える。
【0009】
三角波信号は、入力されるアナログ信号の電圧のうち最も高い電圧を超える電圧と入力されるアナログ信号の電圧のうち最も低い電圧未満の電圧との間で三角波を描くように変化する信号である。三角波の電圧が上昇および低下する速度の絶対値は等しい。
コンパレータ2a、2b、2cは、プラス(+)端子に入力される信号の電圧がマイナス(−)端子に入力される信号の電圧未満のときLレベル、プラス(+)端子に入力される信号の電圧がマイナス(−)端子に入力される信号の電圧以上のときHレベルのパルスを出力する。そして、各コンパレータ2a、2b、2cのプラス端子には三角波信号、マイナス端子には各アナログ信号が入力されるので、三角波信号の電圧が各アナログ信号の電圧未満のときLレベル、三角波信号の電圧が各アナログ信号の電圧以上のときHレベルのパルスを出力する。ところで、三角波信号は時間に対して一定速度で電圧が上昇・低下するので、出力されるパルスは、Hレベルである時間帯の幅がアナログ信号の電圧に反比例する値で変調されているパルスワイドモジュレーション信号(以下、PWM信号と称す)である。
【0010】
論理演算回路3は、3つのコンパレータ2a、2b、2cから出力されるPWM信号が入力され、3つのPWM信号が全てHレベルのときだけHレベルとなり、それ以外のときはLレベルのPWM信号を出力する。この出力されるPWM信号は、Hレベルの時間幅が最も短いPWM信号と同じであるので、電圧が最も高いアナログ信号に対応するPWM信号である。
【0011】
次に、この発明に係る実施の形態1によるアナログ信号選択回路の動作について説明する。
図2は、この発明に係る実施の形態1によるアナログ信号選択回路の各箇所での信号波形である。図2(a)には、入力されるアナログ信号と三角波信号とが合わされて表示されている。図2(b)〜図2(d)には、3つのコンパレータ2a、2b、2cからそれぞれ出力されるPWM信号が表示されている。図2(e)には、論理演算回路3から出力されるPWM信号が表示されている。
なお、入力されるアナログ信号は、アナログ信号aの電圧が最も高く、アナログ信号bの電圧が最も低く、アナログ信号cの電圧がアナログ信号aの電圧とアナログ信号cの電圧との中間である。
【0012】
三角波信号の電圧が下止点の電圧から上昇を開始し、アナログ信号cの電圧と等しくなるとコンパレータ2cのPWM信号がHレベルに変化し、次に、アナログ信号bの電圧と等しくなるとコンパレータ2bのPWM信号がHレベルに変化し、次に、アナログ信号aの電圧と等しくなるとコンパレータ2aのPWM信号がHレベルに変化する。
そして、三角波信号は上止点の電圧で上昇から下降に変化し、アナログ信号aの電圧未満となるとコンパレータ2aのPWM信号がLレベルに変化し、次に、アナログ信号bの電圧未満となるとコンパレータ2bのPWM信号がLレベルに変化し、次に、アナログ信号cの電圧未満となるとコンパレータ2cのPWM信号がLレベルに変化する。
【0013】
論理演算回路3では、3つのコンパレータ2a、2b、2cから出力されたPWM信号、すなわち上述のようにパルス幅がアナログ信号の電圧に反比例する値で変調されたPWM信号に対して論理積演算を行うので、3つのPWM信号の全てがHレベルのときHレベルとなるPWM信号を出力する。この論理演算回路3から出力されるPWM信号は、電圧の最も高いアナログ信号が入力されたコンパレータ2aから出力されたPWM信号と同じである。
【0014】
このように、複数のアナログ信号のうち電圧が最も高いアナログ信号の電圧に逆比例する値でパルス幅が変調されたPWM信号を生成する回路を簡単なロジック回路であるコンパレータ2a、2b、2cや論理演算回路3により構成することができるので、マイクロコンピュータは出力される1つのPWM信号のパルス幅から電圧を求めれば良い。その結果、アナログ信号の数が増えてもマイクロコンピュータの演算処理に加わる負荷は変わらないので、負荷の増大を防止できる。
【0015】
実施の形態2.
図3は、この発明に係る実施の形態2によるアナログ信号選択回路の回路図である。
この発明に係る実施の形態2によるアナログ信号選択回路は、3つのアナログ信号が入力されるが、入力されるアナログ信号の数はこれに限るものではない。
この発明に係る実施の形態2によるアナログ信号選択回路は、3つのアナログ信号が入力される入力INa、INb、INc、三角波信号が入力される入力INd、3つのアナログ信号のうちの1つと三角波信号とが入力され、三角波信号の電圧が入力されるアナログ信号の電圧以上のときHIGHレベルのパルスを出力する3つのコンパレータ2a、2b、2c、全てのコンパレータ2a、2b、2cの出力信号の論理和を出力する論理演算回路3B、論理演算回路3Bからの出力信号が出力する出力OUTを備える。
【0016】
三角波信号は、入力されるアナログ信号の電圧のうち最も高い電圧を超える電圧と入力されるアナログ信号の電圧のうち最も低い電圧未満の電圧との間で三角波を描くように変化する信号である。三角波の電圧が上昇および低下する速度の絶対値は等しい。
コンパレータ2a、2b、2cは、プラス(+)端子に入力される信号の電圧がマイナス(−)端子に入力される信号の電圧未満のときLレベル、プラス(+)端子に入力される信号の電圧がマイナス(−)端子に入力される信号の電圧以上のときHレベルのパルスを出力する。そして、各コンパレータ2a、2b、2cのプラス端子には三角波信号、マイナス端子には各アナログ信号が入力されるので、三角波信号の電圧が各アナログ信号の電圧未満のときLレベル、三角波信号の電圧が各アナログ信号の電圧以上のときHレベルのパルスを出力する。ところで、三角波信号は時間に対して一定速度で電圧が上昇・低下するので、出力されるパルスは、Hレベルである時間帯の幅がアナログ信号の電圧に反比例する値で変調されているパルスワイドモジュレーション信号(以下、PWM信号と称す)である。
【0017】
論理演算回路3Bは、3つのコンパレータ2a、2b、2cから出力されるPWM信号が入力され、3つのPWM信号の少なくとも1つがHレベルのときHレベルのパルスを出力する。この出力パルスは、Hレベルの時間幅が最も長いPWM信号と同じであるので、電圧が最も低いアナログ信号に対応するPWM信号である。
【0018】
次に、この発明に係る実施の形態2によるアナログ信号選択回路の動作について説明する。
図4は、この発明に係る実施の形態2によるアナログ信号選択回路の各箇所での信号波形である。図4(a)には、入力されるアナログ信号と三角波信号とが合わされて表示されている。図4(b)〜図4(d)には、3つのコンパレータからそれぞれ出力されるPWM信号が表示されている。図4(e)には、論理演算回路3Bから出力されるPWM信号が表示されている。
なお、入力されるアナログ信号は、アナログ信号aの電圧が最も高く、アナログ信号bの電圧が最も低く、アナログ信号cの電圧がアナログ信号aの電圧とアナログ信号cの電圧との中間である。
【0019】
三角波信号の電圧が下止点の電圧から上昇を開始し、アナログ信号cの電圧と等しくなるとコンパレータ2cのPWM信号がHレベルに変化し、次に、アナログ信号bの電圧と等しくなるとコンパレータ2bのPWM信号がHレベルに変化し、次に、アナログ信号aの電圧と等しくなるとコンパレータ2aのPWM信号がHレベルに変化する。
そして、三角波信号は上止点の電圧で上昇から下降に変化し、アナログ信号aの電圧未満となるとコンパレータ2aのPWM信号がLレベルに変化し、次に、アナログ信号bの電圧未満となるとコンパレータ2bのPWM信号がLレベルに変化し、次に、アナログ信号cの電圧未満となるとコンパレータ2cのPWM信号がLレベルに変化する。
【0020】
論理演算回路3Bでは、3つのコンパレータ2a、2b、2cから出力されたPWM信号、すなわち上述のようにパルス幅がアナログ信号の電圧に反比例する値で変調されたPWM信号に対して論理和演算を行うので、3つのPWM信号のうちの1つがHレベルのときHレベルとなるPWM信号を出力する。この論理演算回路3Bから出力されるPWM信号は、電圧の最も低いアナログ信号が入力されたコンパレータ2cから出力されたPWM信号と同じである。
【0021】
このように、複数のアナログ信号のうち電圧が最も低いアナログ信号の電圧に逆比例する値でパルス幅が変調されたPWM信号を生成する回路を簡単なロジック回路であるコンパレータ2a、2b、2cや論理演算回路3Bにより構成することができるので、マイクロコンピュータは出力される1つのPWM信号のパルス幅から電圧を求めれば良い。その結果、アナログ信号の数が増えてもマイクロコンピュータの演算処理に加わる負荷は変わらないので、負荷の増大を防止できる。
【0022】
実施の形態3.
図5は、この発明に係る実施の形態3によるアナログ信号選択回路の回路図である。
この発明に係る実施の形態3によるアナログ信号選択回路は、3つのアナログ信号が入力されるが、入力されるアナログ信号の数はこれに限るものではない。
この発明に係る実施の形態3によるアナログ信号選択回路は、3つのアナログ信号が入力される入力INa、INb、INc、三角波信号が入力される入力INd、3つのアナログ信号のうちの1つと三角波信号とが入力され、三角波信号の電圧が入力されるアナログ信号の電圧以上のときHIGHレベルのパルスを出力する3つのコンパレータ2a、2b、2c、3つのコンパレータ2a、2b、2cからの2つのPWM信号の論理積を求め、次に論理積の論理和を出力する論理演算回路3C、論理演算回路3Cからの出力信号が出力する出力OUTを備える。
【0023】
三角波信号は、入力されるアナログ信号の電圧のうち最も高い電圧を超える電圧と入力されるアナログ信号の電圧のうち最も低い電圧未満の電圧との間で三角波を描くように変化する信号である。三角波の電圧が上昇および低下する速度の絶対値は等しい。
コンパレータ2a、2b、2cは、プラス(+)端子に入力される信号の電圧がマイナス(−)端子に入力される信号の電圧未満のときLレベル、プラス(+)端子に入力される信号の電圧がマイナス(−)端子に入力される信号の電圧以上のときHレベルのパルスを出力する。そして、各コンパレータ2a、2b、2cのプラス端子には三角波信号、マイナス端子には各アナログ信号が入力されるので、三角波信号の電圧が各アナログ信号の電圧未満のときLレベル、三角波信号の電圧が各アナログ信号の電圧以上のときHレベルのパルスを出力する。ところで、三角波信号は時間に対して一定速度で電圧が上昇・低下するので、出力されるパルスは、Hレベルである時間帯の幅がアナログ信号の電圧に反比例する値で変調されているパルスワイドモジュレーション信号(以下、PWM信号と称す)である。
【0024】
論理演算回路3Cは、3つのコンパレータ2a、2b、2cから出力されるPWM信号のうち2つのPWM信号が入力され、2つのPWM信号がともにHレベルのときHレベルとなり、それ以外のときはLレベルのPWM信号を出力する3つのAND回路5a、5b、5c、3つのAND回路5a、5b、5cからのPWM信号が入力され、3つのPWM信号のうち少なくとも1つのPWM信号がHレベルのときHレベルとなるPWM信号を出力するOR回路6を有する。このOR回路6から出力されるPWM信号は、Hレベルの時間幅が中間のPWM信号と同じであるので、電圧が中間のアナログ信号に対応するPWM信号である。
【0025】
次に、この発明に係る実施の形態3によるアナログ信号選択回路の動作について説明する。
図6は、この発明に係る実施の形態3によるアナログ信号選択回路の各箇所での信号波形である。図6(a)には、入力されるアナログ信号と三角波信号とが合わされて表示されている。図6(b)〜図6(d)には、3つのコンパレータ2a、2b、2cからそれぞれ出力されるPWM信号が表示されている。図6(e)〜図6(g)には、3つのAND回路5a、5b、5cからそれぞれ出力されるPWM信号が表示されている。図6(h)には、論理演算回路3Cから出力されるPWM信号が表示されている。
なお、入力されるアナログ信号は、アナログ信号aの電圧が最も高く、アナログ信号bの電圧が最も低く、アナログ信号cの電圧がアナログ信号aの電圧とアナログ信号cの電圧との中間である。
【0026】
三角波信号の電圧が下止点の電圧から上昇を開始し、アナログ信号cの電圧と等しくなるとコンパレータ2cのPWM信号がHレベルに変化し、次に、アナログ信号bの電圧と等しくなるとコンパレータ2bのPWM信号がHレベルに変化し、次に、アナログ信号aの電圧と等しくなるとコンパレータ2aのPWM信号がHレベルに変化する。
そして、三角波信号は上止点の電圧で上昇から下降に変化し、アナログ信号aの電圧未満となるとコンパレータ2aのPWM信号がLレベルに変化し、次に、アナログ信号bの電圧未満となるとコンパレータ2bのPWM信号がLレベルに変化し、次に、アナログ信号cの電圧未満となるとコンパレータ2cのPWM信号がLレベルに変化する。
【0027】
論理演算回路3Cの各AND回路5a、5b、5cでは、3つのコンパレータ2a、2b、2cから出力されたPWM信号のうち選択した2つのPWM信号、すなわち上述のようにパルス幅がアナログ信号の電圧に反比例する値で変調されたPWM信号に対して論理積演算を行うので、2つのPWM信号がともにHレベルのときHレベルとなるPWM信号を出力する。
論理演算回路3CのOR回路6では、3つのAND回路5a、5b、5cから出力されるPWM信号に論理和演算を行うので、少なくとも1つPWM信号がHレベルのときHレベルとなるPWM信号を出力する。この論理演算回路3Cから出力されるPWM信号は、電圧が中間のアナログ信号が入力されたコンパレータ2bから出力されたPWM信号と同じである。
【0028】
このように、複数のアナログ信号のうち電圧が中間のアナログ信号の電圧に逆比例する値でパルス幅が変調されたPWM信号を生成する回路を簡単なロジック回路であるコンパレータ2a、2b、2cや論理演算回路3Cにより構成することができるので、マイクロコンピュータは出力される1つのPWM信号のパルス幅から電圧を求めれば良い。その結果、アナログ信号の数が増えてもマイクロコンピュータの演算処理に加わる負荷は変わらないので、負荷の増大を防止できる。
【図面の簡単な説明】
【0029】
【図1】この発明に係る実施の形態1によるアナログ信号選択回路の回路図である。
【図2】この発明に係る実施の形態1によるアナログ信号選択回路の各箇所での信号波形である。
【図3】この発明に係る実施の形態2によるアナログ信号選択回路の回路図である。
【図4】この発明に係る実施の形態2によるアナログ信号選択回路の各箇所での信号波形である。
【図5】この発明に係る実施の形態3によるアナログ信号選択回路の回路図である。
【図6】この発明に係る実施の形態3によるアナログ信号選択回路の各箇所での信号波形である。
【符号の説明】
【0030】
2a〜2d コンパレータ、3、3B、3C 論理演算回路、5a〜5c AND回路、6 OR回路、INa〜INd 入力、OUT 出力。

【特許請求の範囲】
【請求項1】
複数のアナログ信号毎に対応して設けられ、対応する上記アナログ信号と基準となる三角波信号とを比較してPWM信号を生成する複数のコンパレータおよび上記複数のコンパレータが出力するPWM信号を論理演算する論理演算回路を備えるアナログ信号選択回路であって、
上記論理演算回路は、全ての上記コンパレータが出力するPWM信号の論理積演算を行って上記複数のアナログ信号のうちの電圧が最大のアナログ信号に相当するPWM信号を生成することを特徴とするアナログ信号選択回路。
【請求項2】
複数のアナログ信号毎に対応して設けられ、対応する上記アナログ信号と基準となる三角波信号とを比較してPWM信号を生成する複数のコンパレータおよび上記複数のコンパレータが出力するPWM信号を論理演算する論理演算回路を備えるアナログ信号選択回路であって、
上記論理演算回路は、全ての上記コンパレータが出力するPWM信号の論理和演算を行って上記複数のアナログ信号のうちの電圧が最小のアナログ信号に相当するPWM信号を生成することを特徴とするアナログ信号選択回路。
【請求項3】
複数のアナログ信号毎に対応して設けられ、対応する上記アナログ信号と基準となる三角波信号とを比較してPWM信号を生成する複数のコンパレータおよび上記複数のコンパレータが出力するPWM信号を論理演算する論理演算回路を備えるアナログ信号選択回路であって、
上記論理演算回路は、上記コンパレータが出力するPWM信号のうちの2つのPWM信号を論理積演算を行って該2つのPWM信号のうちの電圧が高いアナログ信号に相当するPWM信号を生成するとともに、上記生成された全てのPWM信号を論理和演算を行って上記複数のアナログ信号のうちの電圧が中間のアナログ信号に相当するPWM信号を生成することを特徴とするアナログ信号選択回路。

【図1】
image rotate

【図2】
image rotate

【図3】
image rotate

【図4】
image rotate

【図5】
image rotate

【図6】
image rotate


【公開番号】特開2008−294735(P2008−294735A)
【公開日】平成20年12月4日(2008.12.4)
【国際特許分類】
【出願番号】特願2007−137920(P2007−137920)
【出願日】平成19年5月24日(2007.5.24)
【出願人】(591036457)三菱電機エンジニアリング株式会社 (419)
【Fターム(参考)】