【課題】出力電圧信号の振幅を十分にとれない場合があった。
【解決手段】本発明は、参照電圧を入力する第１、第２の端子と、基準電圧を入力する第３の端子と、検出すべき電圧を入力する第４の端子と、参照電圧の電位差に応じた電流をそれぞれ流す第１、第２のトランジスタ（以下、Ｔｒ）と、第１のＴｒと直列接続される第３のＴｒと、第２のＴｒと直列接続される第４のＴｒと、第３のＴｒの流す電流に応じたミラー電流を流す第５のＴｒと、第４のＴｒの流す電流に応じたミラー電流を流す第６のＴｒと、第６のＴｒと第４の端子との間に接続される第７のＴｒと、第５のＴｒと第３の端子との間に接続され、第７のＴｒの流す電流に応じたミラー電流を流す第８のＴｒと、を有し、第５、第８のＴｒの中間ノードの電圧に応じた電圧を出力信号として出力するコンパレータ回路である。 （もっと読む）

【課題】スタンバイ時の電流消費をより低減する。
【解決手段】機能回路１３ａ、１３ｂと、電源電位Ｖｘを機能回路に供給するか否かを制御するＰＭＯＳトランジスタＭＰ１、ＭＰ２と、電源電位ＧＮＤを機能回路に供給するか否かを制御するＮＭＯＳトランジスタＭＮ１、ＭＮ２と、第３の電源電位が供給される外部端子ＶＤＤ２と、第３の電源電位よりも高い電位レベルの第４の電源電位が供給される外部端子ＶＤＤ１と、ＰＭＯＳトランジスタＭＰ１、ＭＰ２の導通状態及び非導通状態を制御するように、第４の電源電位を振幅とする制御信号ＣＯＮＴ１をＰＭＯＳトランジスタＭＰ１、ＭＰ２に供給すると共に、ＮＭＯＳトランジスタＭＮ１、ＭＮ２の導通状態及び非導通状態を制御するように、第３の電源電位を振幅とする制御信号ＣＯＮＴ２をＮＭＯＳトランジスタＭＮ１、ＭＮ２に供給する電源制御回路１２と、を備える。 （もっと読む）

【課題】ヒューズの切断と検出を安定的に高い信頼性で行う。
【解決手段】半導体集積回路にトリミング用のヒューズＦ３と参照用のヒューズＦ１、Ｆ２を設ける。ヒューズＦ３の切断時には、外部端子Ｖ２にヒューズ切断用の高電圧Ｖｈｈを印加しながら、トランジスタＮ６をオン状態に制御してノードＶ５に接地電圧ＧＮＤを印加する。ヒューズＦ３の検出時には、トランジスタＮ１で構成されたクランプ回路と抵抗Ｒ１を用いてヒューズＦ１に流れる電流Ｉ１の量を決定し、カレントミラー回路Ｍ１〜Ｍ３を用いて電流Ｉ１を電流Ｉ２〜Ｉ４にコピーする。好適なカレントミラー比を設定し、ヒューズＦ３に流れる電流をヒューズＦ１に流れる電流よりも少なくする。 （もっと読む）

【課題】ＣＭＬ信号論理ファミリ間の変換を行うシステムおよび方法を提供すること。
【解決手段】システムは、第１のバイアス信号および第１のＣＭＬ論理ファミリの第１のＣＭＬ信号を受け取るように構成される第１のＣＭＬバッファを備える。第１のＣＭＬバッファは、第１のＣＭＬ信号および第１のバイアス信号に基づいて、第１のＣＭＬ論理ファミリの第２のＣＭＬ信号を生成する。第１の結合コンデンサ・モジュールは、第１のＣＭＬバッファに結合している。第１の結合コンデンサ・モジュールは、第２のＣＭＬ信号を受け取り、第２のＣＭＬ信号に基づいて第３のＣＭＬ信号を生成する。第２のＣＭＬバッファは、結合コンデンサ・モジュールに結合しており、第２のバイアス信号および第３のＣＭＬ信号を受け取って、第２のＣＭＬ論理ファミリの第４のＣＭＬ信号を生成する。帰還モジュールは、第２のＣＭＬバッファに結合しており、第４のＣＭＬ信号を受け取って第５のＣＭＬ信号を生成する。第２のＣＭＬバッファは、第２のバイアス信号、第３のＣＭＬ信号、および第５のＣＭＬ信号に基づいて第４のＣＭＬ信号を生成する。 （もっと読む）

【課題】回路の動作電圧より低い電圧を用いた場合であっても出力が不定になるのを防止でき、チップ面積を小さくできコスト低減ができる電子回路を提供。
【解決手段】インバータ２２の入力がゲートに接続されたデプレッション型Ｐｃｈトランジスタ３２と、インバータ２２の出力がゲートに接続されたデプレッション型Ｎｃｈトランジスタ３１を設け、デプレッション型Ｎｃｈトランジスタ３１のソースをデプレッション型Ｐｃｈトランジスタ３２のソースに接続し、デプレッション型Ｐｃｈトランジスタ３２のドレインを第二の端子２に接続し、デプレッション型Ｎｃｈトランジスタ３１のドレインを第三の端子（出力端子）１０２が接続する。電源４の電圧が低下してインバータ２２を構成するエンハンスメント型Ｐｃｈトランジスタ５１とエンハンスメント型Ｎｃｈトランジスタ５２が動作できなくなっても回路の出力１０２をＬレベルとすることができる。 （もっと読む）

【課題】高速動作と消費電力の減少を両立させた二重絶縁ゲート型電界効果トランジスタを用いた回路を提供する。
【解決手段】第一の四端子二重絶縁ゲート電界効果トランジスタは、一方のゲートを入力端子、ソースを第一の電源に接続し、ドレインを出力端子、該ドレインを負荷素子を介して第四の電源に接続し、他方のゲートに第一の三端子絶縁ゲート電界効果トランジスタのドレインを接続し、前記第一の三端子絶縁ゲート電界効果トランジスタは、ソースを第二の電源に接続し、ゲートを第三の電源に接続し、前記三端子絶縁ゲート電界効果トランジスタのドレインとソースの間の抵抗と前記四端子二重絶縁ゲート電界効果トランジスタの一方のゲートと他方のゲートの間のゲート絶縁膜容量と前記両ゲートに挟まれた半導体の容量で微分回路を構成したゲート回路で、前記第一の四端子二重絶縁ゲート電界効果トランジスタの一方のゲートと他方のゲート間を容量で接続する。 （もっと読む）

【課題】単位回路の、高速動作と未使用時（電源電圧は印加されているが、所望の回路構成には用いられていないＭＯＳトランジスタ群）または定常時または待機時における消費電力の減少を両立させた二重絶縁ゲート電界トランジスタを用いたＭＯＳトランジスタ回路およびそれを用いたＣＭＯＳトランジスタ回路、ＳＲＡＭセル回路、ＣＭＯＳ−ＳＲＡＭセル回路、集積回路を提供する。
【解決手段】四端子二重絶縁ゲート電界効果トランジスタからなるＭＯＳトランジスタ回路において、前記四端子二重絶縁ゲート電界効果トランジスタの一方のゲートを入力端子とし、他方のゲートに抵抗の一方の端を接続し、ソースを第一の電源に接続し、ドレインを出力端子とすると供に負荷素子を通して第二の電源に接続し、前記抵抗の他端を一定電位の第三の電源に接続する。 （もっと読む）

【課題】出力トランジスタのオンオフを切り替えるタイミングを制御して、出力信号が受ける外部環境の影響を抑制し、出力特性を安定にすることが可能なバッファ回路を提供すること。
【解決手段】出力用ＰチャネルＭＯＳトランジスタと、出力用ＮチャネルＭＯＳトランジスタと、出力用ＰチャネルＭＯＳトランジスタを駆動するＰチャネル駆動部と、出力用ＮチャネルＭＯＳトランジスタを駆動するＮチャネル駆動部と、出力用ＰチャネルＭＯＳトランジスタのゲート電圧が閾値電圧を超過したことを検出するＰチャネル検出部と、出力用ＮチャネルＭＯＳトランジスタのゲート電圧が閾値電圧を超過したことを検出するＮチャネル検出部と、出力用ＰチャネルＭＯＳトランジスタをオン状態に制御するＰチャネル制御部と、出力用ＮチャネルＭＯＳトランジスタをオン状態に制御するＮチャネル制御部と、を備える構成とする。 （もっと読む）

【課題】インピーダンスコードを更新して出力インピーダンスの調整を行う際、インピーダンスコードの更新に影響されない安定した出力を得ることが可能な出力バッファ回路及び半導体装置を提供すること。
【解決手段】ｐチャネルＭＯＳＦＥＴ及びｎチャネルＭＯＳＦＥＴを備える複数のドライバ回路が並列に接続されたバッファ部を備え、ドライバ回路の動作数により出力インピーダンスを調整するためのインピーダンスコードが供給される出力バッファ回路において、ドライバ回路のドライブ状態を示す状態情報信号に応じて、システムクロックに同期して、ｐチャネルＭＯＳＦＥＴ及びｎチャネルＭＯＳＦＥＴに対してインピーダンスコードを更新するコード更新制御回路を備える構成とする。 （もっと読む）

【課題】伝送路にノイズが入った場合でも正常に通信ができる通信装置を提供する。
【解決手段】帰還増幅回路（２）と、帰還増幅回路（２）から供給される内部信号に応答して出力ノード（Ｎ１）に外部出力信号を供給する出力回路（３）と、帰還増幅回路（２）に対する帰還信号の供給を禁止する帰還遮断回路（４）とを具備する出力バッファ回路（１）を構成する。ここで、帰還増幅回路（２）は、入力端（Ｎ２）に入力される送信信号（ＴＸＤ）と外部出力信号を帰還した帰還信号とに基づいて、内部信号の波形を制御する。そして、帰還遮断回路（４）は、出力ノード（Ｎ１）のノイズに基づいて生成される帰還遮断命令に応答して、帰還増幅回路（２）への帰還信号の供給を禁止する。 （もっと読む）