【課題】出力バッファの出力電流が一定の範囲内に収まるように制御できる半導体装置を提供する。
【解決手段】出力バッファ１と、出力バッファと直列に接続された電流制御トランジスタＭ０と、電流制御トランジスタを介して出力される出力電流をモニタして電流制御トランジスタのオン抵抗を制御する出力電流制御回路２と、を備える。温度や電源電圧の変動等により出力バッファ自体のオン抵抗が変動したとしても、出力バッファの出力電流は、電流制御トランジスタにより決まり、電流制御トランジスタに流れる電流は出力電流制御回路によって一定の範囲内に収まるように制御される。出力バッファ自体の高速なスイッチング動作が損なわれることもない。 （もっと読む）

【課題】 単極性のトランジスタを用いたデジタル回路であっても、出力信号の振幅が小
さくなってしまうことを防ぎ、正常に動作する手段を有する半導体装置を提供する。
【解決手段】 ダイオード接続されたトランジスタ１０１がオフすることによって、トラ
ンジスタ１０２のゲートが、フローティング状態となる。そのとき、トランジスタ１０２
は、オン状態にあり、そのゲート・ソース間には電位差が生じている。
トランジスタ１０２がオン状態にあるため、トランジスタ１０２のソースの電位は上昇す
るが、トランジスタ１０２のゲート・ソース間の容量によって、ゲート・ソース間の電位
が保持されており、かつトランジスタ１０２のゲートはフローティングとなっているため
、容量結合効果によってトランジスタ１０２のゲートの電位も上昇する。その結果、出力
信号の振幅が小さくなることを防ぐことが出来る。 （もっと読む）

【課題】電界効果トランジスタの電流駆動能力を不揮発的に設定すること。
【解決手段】本発明は、電界効果トランジスタ４０と、一端が前記電界効果トランジスタ４０のソースＳに接続され、抵抗値を不揮発的に設定可能な抵抗変化素子Ｒｅと、を具備する電子回路である。本発明によれば、例えば抵抗変化素子Ｒｅが、抵抗値に応じ双安定回路に記憶されたデータを不揮発的にストアし、ストアされたデータを双安定回路にリストアする電子回路において、双安定回路と抵抗変化素子とが互いに影響することを抑制することができる。 （もっと読む）

【課題】吸い込みの電流値と吐き出しの電流値とを揃える。
【解決手段】第１〜第３単位回路の各々は、第１のＰチャネルトランジスタ（Ｐ11，Ｐ21,Ｐ31）、第２のＰチャネルトランジスタ（Ｐ12,Ｐ22,Ｐ32）、第１のＮチャネルトランジスタ（Ｎ11,Ｎ21，Ｎ31）、および第２のＮチャネルトランジスタ（Ｎ12，Ｎ22，Ｎ32）を備える。各トランジスタの特性は等しく、各単位回路における第１のＮチャネルトランジスタのゲートは第１固定電位Ｖs1に接続され、第２のＰチャネルトランジスタのゲートは第２固定電位Ｖs2に接続される。第１ノードＮＤ１と第２ノードＮＤ２とは第３配線１９０に接続される。Ｐ11およびＮ12は、常にオン状態となるように設定され、Ｐ21およびＮ22は、常にオフ状態となるように設定され、Ｐ32とＮ31との接続点は外部の負荷に接続される出力端子Ｓ１と接続され、Ｐ31とＮ32とは一方がオン状態のとき他方がオフ状態となるように制御される。 （もっと読む）

【課題】信号の非伝送期間においてロウレベル固定状態とハイレベル固定状態とに交互に切り替えることなく、Ｐチャンネル電界効果トランジスタを順次介して伝送されるパルス波形のＮＢＴＩによる劣化を補償する。
【解決手段】インバータＶ１〜Ｖ１２をインバータ群Ｇ１、Ｇ２に分類し、インバータ群Ｇ１、Ｇ２の間には、インバータＶ１〜Ｖ１２を順次介して伝送される信号の非伝送期間において、インバータ群Ｇ２に入力される電圧レベルを反転する電圧レベル反転部１１を挿入する。 （もっと読む）

【課題】電源電圧の変動の影響を低減することが可能なＣＭＯＳバイアス回路を提供する。
【解決手段】ＣＭＯＳバイアス回路は、起動回路と、被起動回路部と、を備え、起動電流供給部は、第１の端子に一端が接続された第１のＭＯＳトランジスタと、第１のＭＯＳトランジスタの他端に一端が接続され第１の電流を出力する第１の電流供給回路と、を含み、起動電流停止制御部は、内部電流をカレントミラーした停止制御電流を第１のＭＯＳトランジスタの他端に供給し、被起動回路部は、内部電流が第１の電流値以上のときは内部電流を第２の電流値まで増加させ、起動電流が零ならば内部電流を第２の電流値で安定させ、零より大きい起動電流に応じて内部電流を第１の電流値以上に増加させる。 （もっと読む）

【課題】ＵＶＬＯ機能を内蔵したドライバ装置を提供する。
【解決手段】電源に接続された第１のスイッチ素子と、前記第１のスイッチ素子と直列接続された第２と、第３と、前記第３のスイッチ素子と並列接続された第４のスイッチ素子と、一端が前記第３及び第４のスイッチ素子に接続され、他端が前記第１のスイッチ素子の制御電極に接続された第１の抵抗と、前記第１の抵抗を介して前記第３のスイッチ素子の負荷となるカレントミラーと、前記カレントミラーに電流を流す放電回路と、外部から入力信号を受けて、前記第２と第３のスイッチ素子を介して前記第１のスイッチ素子と、を交互にオン、オフするように制御し、かつ、前記放電回路及び前記第４のスイッチ素子を、前記電源が立ち上がるときにオンさせて前記カレントミラーに電流を流すことにより、電源が立ち上がった後は前記第４のスイッチ素子をオフする制御回路を備える。 （もっと読む）

【課題】トランジスタの特性ばらつきによる遅延回路の遅延時間の変動を抑制することが可能で、更に、製造工程における加工ばらつきに強く、レイアウト拡張性に優れた半導体集積回路を小面積に提供する。
【解決手段】第１の電源ＶＤＤと第２の電源（接地電源）との間に直列に接続されたＰ型ＭＯＳトランジスタＭＰ１１と２以上のＮ型ＭＯＳトランジスタＭＮ１１、ＭＮ１２とが備えられる。入力端子ＩＮは前記Ｐ型ＭＯＳトランジスタＭＰ１１のゲート端子と前記Ｎ型ＭＯＳトランジスタＭＮ１１、ＭＮ１２のゲート端子とに接続される。更に、Ｐ型ＭＯＳトランジスタＭＰ１１とＮ型ＭＯＳトランジスタＭＮ１１の接点である出力端子ＯＵＴに接続した１以上の容量素子Ｃ１を有し、Ｐ型ＭＯＳトランジスタＭＰ１１の駆動能力を、２以上に直列接続したＮ型ＭＯＳトランジスタＭＮ１１、ＭＮ１２の総駆動能力よりも大きく構成する。 （もっと読む）

【課題】差動アンプ回路の出力信号の出力をより正確に制御することが可能な半導体集積回路を提供する。
【解決手段】半導体集積回路は、第４のＭＯＳトランジスタと第５のＭＯＳトランジスタとの間の接点の第１の電圧に応じた信号とイネーブル信号とが入力され、イネーブル信号が第１のレベルであり且つ第１の電圧が規定電圧以上の場合に差動アンプ回路の出力信号を出力端子に出力するための第１の信号を出力し、イネーブル信号が第２のレベルまたは第１の電圧が規定電圧未満の場合に第２の信号を出力する演算回路と、差動アンプ回路の出力信号と演算回路が出力した信号とが入力され、第１の信号が入力された場合には、出力信号を出力端子に出力し、第２の信号が入力された場合には、出力端子へ或る論理に固定した信号を出力する出力バッファ回路と、を備える。 （もっと読む）

【課題】回路を構成する二重ゲート電界効果トランジスタの動作モードを、回路組み上げ後に適宜変更できるようにした二重ゲート電界効果トランジスタを用いたＭＯＳトランジスタ回路およびＣＭＯＳトランジスタ回路を提供する。
【解決手段】二重ゲート電界効果トランジスタを用いたＭＯＳトランジスタ回路は、二重ゲート電界効果トランジスタＸ１（２１）の第１ゲートＧ１に第１の入力信号ｉｎ１を加え、第２ゲートＧ２に選択回路１１ａを接続し、その選択回路１１ａに第１の入力信号ｉｎ１と第２の入力信号ｉｎ２を加え、選択回路１１ａにより第１の入力信号ｉｎ１または第２の入力信号ｉｎ２を選択して第２ゲートＧ２に加える。第２ゲートＧ２に切り替えて入力される入力信号に応じて、３端子動作又は４端子動作を行わせる。 （もっと読む）