インバータ装置、および、このインバータ装置を備えた系統連系インバータシステム
【課題】インバータ回路がACリンク方式である場合に、ソフトスイッチングを実現できないタイミングをなくすことができるインバータ装置を提供する。
【解決手段】ACリンク方式のインバータ回路2と制御回路3とを備えるインバータ装置4において、制御回路3が三相の電圧の中性点電位を1/3周期毎に遷移させて1/3周期ずつ各相の電位を負極側の電位に固定するNVS制御を行うようにした。いずれかの相が負極側の電位に固定されるので、すべての相の正極側のスイッチング素子がオン状態となる場合は発生しない。また、すべての相の負極側のスイッチング素子がオン状態となる場合でも、スイッチングが行われる相の相電圧がプラス電位となるので、当該相と負極側の電位に固定されている相とを導通させれば、共振電流を流すことができる。したがって、この場合でも、ソフトスイッチングを実現することができる。
【解決手段】ACリンク方式のインバータ回路2と制御回路3とを備えるインバータ装置4において、制御回路3が三相の電圧の中性点電位を1/3周期毎に遷移させて1/3周期ずつ各相の電位を負極側の電位に固定するNVS制御を行うようにした。いずれかの相が負極側の電位に固定されるので、すべての相の正極側のスイッチング素子がオン状態となる場合は発生しない。また、すべての相の負極側のスイッチング素子がオン状態となる場合でも、スイッチングが行われる相の相電圧がプラス電位となるので、当該相と負極側の電位に固定されている相とを導通させれば、共振電流を流すことができる。したがって、この場合でも、ソフトスイッチングを実現することができる。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、ソフトスイッチング技術を採用したインバータ装置、および、このインバータ装置を備えた系統連系インバータシステムに関する。
【背景技術】
【0002】
近年、太陽光などの自然エネルギーを用いた分散型電源が普及拡大の傾向にある。また、分散型電源によって生成される直流電力を交流電力に変換するインバータ装置を備え、変換された交流電力を接続された負荷や電力系統に供給する系統連系インバータシステムも開発されている。
【0003】
図16は、三相電力系統B(以下、「系統B」と略称する。)に電力を供給するための一般的な系統連系インバータシステムA’を説明するためのブロック図である。
【0004】
系統連系インバータシステムA’は、直流電源100、インバータ回路200と制御回路300とを有するインバータ装置400、フィルタ回路500、および変圧回路600を備えている。図17は、インバータ回路200の内部構成の一例を示す回路図である。
【0005】
インバータ回路200は、三相ブリッジインバータであって、直流電源100から入力される直流電圧を交流電圧に変換するものである。インバータ回路200は、制御回路300から入力されるPWM信号に基づいてスイッチング素子SW1〜SW6のオン状態とオフ状態とを切り替えることで、直流電力を交流電力に変換する。このスイッチング素子SW1〜SW6のオン状態とオフ状態との切り替え(以下、「スイッチング」とする。)時には、スイッチング素子SW1〜SW6に電圧がかかっている状態で電流が流れる時間があり、このときに電力が消費される。また、インバータ回路200を構成する配線のインダクタンス、変圧回路600の洩れインダクタンス、浮遊容量などの影響で、スイッチング素子SW1〜SW6のスイッチング時にサージ電圧やサージ電流が発生して、これによるノイズが周囲の電気機器に悪影響を与える。スイッチング素子SW1〜SW6のスイッチング時の電力の損失(以下、「スイッチング損失」とする。)とノイズの発生を抑制するために、ソフトスイッチング技術が開発されている。
【0006】
ソフトスイッチング技術は、各スイッチング素子SW1〜SW6にそれぞれ並列接続された共振用コンデンサとこの共振用コンデンサと共振させるために設けられた共振用リアクトルとの共振動作を利用して、スイッチング素子SW1〜SW6にかかる電圧(または、流れる電流)がゼロとなった状態でスイッチングを行うものである。ソフトスイッチング技術を採用することにより、スイッチング損失とノイズの発生が抑制される。インバータにおけるソフトスイッチングの手法には、共振用リアクトルとスイッチング素子とを備える補助回路の接続場所の違い(補助回路へどこからエネルギーを供給するかの違い)により、DCリンク方式、レッグスナバ方式、ACリンク方式などがある。一般的に、大容量インバータにはACリンク方式が用いられている。
【0007】
図18は、ACリンク方式のインバータ回路の内部構成の一例を説明するための回路図である。
【0008】
同図に示すように、インバータ回路201は、各スイッチング素子SW1〜SW6にそれぞれ共振用コンデンサC1〜C6が並列接続されている点と、補助回路を備えている点とが、図17に示すインバータ回路200と異なる。インバータ回路201の補助回路は、各相(U相、V相、W相)の出力ラインにそれぞれ接続された共振用リアクトルLu,Lv,Lwと、共振用リアクトルLu,Lv,Lwを出力ラインとは反対側でΔ結線するスイッチング素子SW7〜SW12とを備えている。スイッチング素子SW7とSW8、スイッチング素子SW9とSW10、およびスイッチング素子SW11とSW12は、電流が流れる向きが互いに逆となるようにそれぞれ接続されて、Δ結線されている。また、各スイッチング素子SW7〜SW12にはそれぞれ還流ダイオードが逆並列接続されている。
【0009】
インバータ回路201の補助回路は各相独立に共振回路の形成を制御することができるので、各相のスイッチング素子SW1〜SW6のスイッチングのタイミングに合わせて各相の共振用コンデンサC1〜C6にそれぞれ個別に共振電流を流すことができる。したがって、ほとんどのタイミングでソフトスイッチングを実現することができる。しかし、補助回路を構成するためのスイッチング素子および環流ダイオードの数が多くなり、回路構成が複雑になるというデメリットがある。これを解消するために、補助回路の構成部品を減らして回路構成を単純にしたもの(図19参照)が開発されている。
【0010】
図19は、ACリンク方式のインバータ回路の内部構成の別の一例を説明するための回路図である。
【0011】
同図に示すように、インバータ回路202は、各スイッチング素子SW1〜SW6にそれぞれ共振用コンデンサC1〜C6が並列接続されている点で図18に示すインバータ回路201と共通するが、補助回路の回路構成がインバータ回路201と異なる。インバータ回路202の補助回路は、スイッチング素子SWuと共振用リアクトルLuとを直列接続した回路(以下では「U相補助回路」とする。)、スイッチング素子SWvと共振用リアクトルLvとを直列接続した回路(以下では「V相補助回路」とする。)、およびスイッチング素子SWwと共振用リアクトルLwとを直列接続した回路(以下では「W相補助回路」とする。)を備えており、各相の補助回路の一方端はそれぞれ各相(U相、V相、W相)の出力ラインに接続され、他方端はY結線されている。なお、各スイッチング素子SWu,SWv,SWwにはそれぞれ還流ダイオードが逆並列接続されている。
【0012】
インバータ回路202は、補助回路の部品の数が少なく回路構成が簡単なので、インバータ回路201(図18参照)と比べて、その大きさや重量を抑えることができるし、製造コストを抑制することができる。なお、以下では、図18に示すインバータ回路201のように、補助回路において各相がΔ結線されているものを、「Δ結線型ACリンク方式インバータ回路」とし、図19に示すインバータ回路202のように、補助回路において各相がY結線されているものを、「Y結線型ACリンク方式インバータ回路」とする。
【先行技術文献】
【特許文献】
【0013】
【特許文献1】特開2010−68630号公報
【特許文献2】特開2010−136547号公報
【非特許文献】
【0014】
【非特許文献1】星伸一、大口國臣、「三相PWM共振スナバインバータの補助スイッチ制御法」、電学論D、124巻4号、2004年、第343ページ〜第351ページ
【発明の概要】
【発明が解決しようとする課題】
【0015】
しかしながら、インバータ回路202の補助回路は、各相独立に共振回路の形成を制御することができない場合があるという問題がある。インバータ回路202の補助回路は各相の補助回路がY結線されているので、ある相の共振用コンデンサに共振電流を流すための共振回路を形成するために2つの相の補助回路を使用することになる。したがって、複数の相のスイッチング素子のスイッチングのタイミングが近い場合、ある相の補助回路の使用が競合する場合がある。この場合、一方の相の共振用コンデンサに共振電流を流すタイミングが制御できない。
【0016】
例えば、U相のスイッチング素子SW1をソフトスイッチングでオフ状態からオン状態に切り替えるためには、共振用コンデンサC1に共振電流を流して、スイッチング素子SW1にかかる電圧をゼロにする必要がある。このとき、例えば、スイッチング素子SWuおよびSWvをオン状態にして、共振用コンデンサC1と共振用リアクトルLu,Lvとで共振回路を形成して共振電流を流す。共振用コンデンサC1に共振電流を流しているときにV相のスイッチング素子SW5をオフ状態からオン状態に切り替える場合、共振用コンデンサC5に共振電流を流す必要があるが、すでにスイッチング素子SWuおよびSWvがオンになっているので共振用コンデンサC5にもすでに共振電流が流れており、共振電流を流すタイミングを制御できない。この場合、スイッチング素子SW5のスイッチングはソフトスイッチングを実現できず通常のスイッチング(ソフトスイッチングに対して、「ハードスイッチング」という。)となるので、スイッチング損失が発生する。このように、各相のスイッチング素子SW1〜SW6のスイッチングのタイミングが重なるとソフトスイッチングが実現できない場合があり、これが増加するとスイッチング損失が増加する。
【0017】
また、インバータ回路202において、正極側のスイッチング素子SW1,SW2,SW3がすべてオン状態の場合やオフ状態の場合にも、ソフトスイッチングを実現できなくなる場合がある。例えば、スイッチング素子SW1,SW2,SW3がすべてオン状態(スイッチング素子SW4,SW5,SW6がすべてオフ状態)のときにスイッチング素子SW1をオフ状態にしてスイッチング素子SW4をオン状態にする場合、負極側に接続されている相がないので、共振用コンデンサC1に共振電流を流すことができない。したがって、ソフトスイッチングを実現できないので、スイッチング損失が発生する。
【0018】
このことは、Y結線型ACリンク方式インバータ回路(図19のインバータ回路202参照)の場合に限られず、Δ結線型ACリンク方式インバータ回路(図18のインバータ回路201参照)の場合でも同様である。つまり、補助回路の構成にかかわらず、ACリンク方式のインバータ回路において、正極側のスイッチング素子SW1,SW2,SW3がすべてオン状態の場合やオフ状態の場合に、ソフトスイッチングを実現できなくなる場合がある。
【0019】
本発明は上記した事情のもとで考え出されたものであって、インバータ回路がACリンク方式である場合に、ソフトスイッチングを実現できないタイミングをなくすことができるインバータ装置を提供することをその目的としている。
【課題を解決するための手段】
【0020】
上記課題を解決するため、本発明では、次の技術的手段を講じている。
【0021】
本発明の第1の側面によって提供されるインバータ装置は、直流電源が出力する直流電力を交流電力に変換して三相電力系統に出力するインバータ装置であって、前記直流電源の正極と負極との間に、2つの主スイッチを直列接続したブリッジを3個並列接続した三相ブリッジ回路と、前記各主スイッチにそれぞれ並列接続された6個のコンデンサと、複数の補助スイッチと複数のリアクトルとを備え、前記補助スイッチを導通することによって前記各ブリッジにおける2つの主スイッチの接続点を、前記リアクトルを介して互いに接続させる補助回路とを備えているインバータ回路と、前記インバータ回路が出力する三相の電圧の中性点電位を1/3周期毎に遷移させて1/3周期ずつ各相の電位を前記負極側の電位に固定するNVS制御のための各相のPWM信号を生成するPWM信号生成手段と、前記各主スイッチのスイッチング時に前記コンデンサと前記リアクトルとを共振させるように、前記補助スイッチを導通させるためのパルス信号を生成するパルス信号生成手段とを備え、前記PWM信号によって前記インバータ回路をNVS制御し、前記パルス信号によって前記補助回路を制御することで前記主スイッチのソフトスイッチングを実現する制御回路とを備えることを特徴とする。
【0022】
本発明の好ましい実施の形態においては、前記補助回路は、前記補助スイッチと前記リアクトルとを直列接続した3個の回路を備え、前記各回路の一方端は前記各ブリッジの前記接続点にそれぞれ接続され、前記各回路の他方端は互いに接続されている。
【0023】
本発明の好ましい実施の形態においては、前記パルス信号生成手段は、前記ブリッジの前記接続点から前記三相電力系統に電流が流れている場合で、当該ブリッジの正極側の主スイッチを開放状態から導通状態に切り替えるオフスイッチング時、および、前記三相電力系統から前記ブリッジの前記接続点に電流が流れている場合で、当該ブリッジの正極側の主スイッチを導通状態から開放状態に切り替えるオンスイッチング時に、当該ブリッジの前記接続点と負極側の電位に固定されている相のブリッジの前記接続点とを前記リアクトルを介して互いに接続させるように前記補助回路を制御するパルス信号を生成する。
【0024】
本発明の好ましい実施の形態においては、前記PWM信号生成手段は、1周期の波形が、1/3周期の期間でゼロとなり、続く1/3周期の期間で位相が0から2π/3の区間の正弦波の波形となり、残りの1/3周期の期間で前記正弦波の位相がπ/3からπの区間の波形となる第1のNVS指令値信号と、この第1のNVS指令値信号に対して位相が2π/3だけ進んだ第2のNVS指令値信号と、前記第1のNVS指令値信号に対して位相が2π/3だけ遅れた第3のNVS指令値信号とを生成し、当該各NVS指令値信号と下限値がゼロとなるキャリア信号とに基づいて前記PWM信号を生成する。
【0025】
本発明の好ましい実施の形態においては、前記PWM信号生成手段は、前記インバータ回路より出力すべき各線間電圧を指令するための3つの線間電圧指令値信号に基づいて、前記第1のNVS指令値信号を、1/3周期の期間をゼロとし、続く1/3周期の期間を第1の線間電圧指令値信号を反転した信号とし、残りの1/3周期の期間を第2の線間電圧指令値信号として生成し、前記第2のNVS指令値信号を、1/3周期の期間をゼロとし、続く1/3周期の期間を前記第2の線間電圧指令値信号を反転した信号とし、残りの1/3周期の期間を第3の線間電圧指令値信号として生成し、前記第3のNVS指令値信号を、1/3周期の期間をゼロとし、続く1/3周期の期間を前記第3の線間電圧指令値信号を反転した信号とし、残りの1/3周期の期間を前記第1の線間電圧指令値信号として生成する。
【0026】
本発明の第2の側面によって提供される系統連系インバータシステムは、本発明の第1の側面によって提供されるインバータ装置を備えている。
【発明の効果】
【0027】
本発明によれば、パルス信号生成手段によって生成されたパルス信号に基づいて補助スイッチが導通されて、コンデンサとリアクトルによる共振回路が形成される。本発明ではNVS制御を行っているので、いずれかの相が負極側の電位に固定されている。したがって、すべての相の正極側の主スイッチがオン状態となっている場合は発生しない。また、すべての相の正極側の主スイッチがオフ状態となっている場合(すべての相の負極側の主スイッチがオン状態となっている場合)でも、スイッチングが行われる相の相電圧がプラス電位となるので、当該スイッチングが行なわれる相の2つの主スイッチの接続点と、負極側の電位に固定されている相の2つの主スイッチの接続点とを、リアクトルを介して互いに接続させるようにすれば、共振電流を流すことができる。したがって、この場合でも、ソフトスイッチングを実現することができる。これにより、正極側の主スイッチがすべての相でオン状態となったり、オフ状態となったりすることで、ソフトスイッチングを実現できない場合が生じることを防ぐことができる。
【0028】
また、本発明によれば、負極側の電位に固定されている相以外の2つの相のみがスイッチングを行う。ソフトスイッチングを実現するための共振動作を必要とするスイッチングは、所定の場合に限られる。したがって、補助回路が補助スイッチとリアクトルとを直列接続した3個の回路の一方端をそれぞれ各ブリッジの接続点に接続し、他方端を互いに接続したものである場合(Y結線型ACリンク方式インバータ回路)でも、必要な場合は常に、各相独立に共振回路の形成を制御することができる。これにより、すべてのタイミングで、ソフトスイッチングを実現することができ、スイッチング損失を削減することができる。
【0029】
本発明のその他の特徴および利点は、添付図面を参照して以下に行う詳細な説明によって、より明らかとなろう。
【図面の簡単な説明】
【0030】
【図1】本発明に係るインバータ装置を備える系統連系インバータシステムを説明するためのブロック図である。
【図2】本発明に係るインバータ装置のインバータ回路の内部構成を説明するための回路図である。
【図3】ケース1−1の場合のスイッチング時の共振動作を説明するための図である。
【図4】ケース1−2の場合のスイッチング時の共振動作を説明するための図である。
【図5】ケース2−1の場合のスイッチング時の共振動作を説明するための図である。
【図6】ケース2−2の場合のスイッチング時の共振動作を説明するための図である。
【図7】本発明に係るインバータ装置の制御回路の内部構成を説明するためのブロック図である。
【図8】NVS制御部が生成するNVS指令値信号の波形を説明するための図である。
【図9】NVS指令値信号とキャリア信号とからPWM信号を生成する方法を説明するための図である。
【図10】ケース1−2において、すべての相で負極側のスイッチング素子がオン状態である場合に、スイッチングが行なわれる相と負極固定相の補助回路のスイッチング素子を導通させたときの共振電流の電流経路を説明するための図である。
【図11】NVS指令値信号の波形と、系統連系インバータシステムの出力線間電圧の波形を説明するための図である。
【図12】図11に示す期間t1における補助回路パルス信号を説明するための図である。
【図13】図11に示す期間t2における補助回路パルス信号を説明するための図である。
【図14】図11に示す期間t3における補助回路パルス信号を説明するための図である。
【図15】図11に示す期間t4における補助回路パルス信号を説明するための図である。
【図16】一般的な系統連系インバータシステムを説明するためのブロック図である。
【図17】インバータ回路の内部構成の一例を示す回路図である。
【図18】ACリンク方式のインバータ回路の内部構成の一例を説明するための回路図である。
【図19】ACリンク方式のインバータ回路の内部構成の別の一例を説明するための回路図である。
【発明を実施するための形態】
【0031】
以下、本発明の実施の形態を、本発明に係るインバータ装置を系統連系インバータシステムに用いた場合を例として、図面を参照して具体的に説明する。
【0032】
図1は、本発明に係るインバータ装置を備える系統連系インバータシステムを説明するためのブロック図である。
【0033】
図1に示すように、系統連系インバータシステムAは、直流電源1、インバータ装置4、フィルタ回路5、変圧回路6、電流センサ7,8、および系統電圧センサ9を備えている。また、インバータ装置4はインバータ回路2および制御回路3を備えている。
【0034】
直流電源1は、インバータ回路2に接続している。インバータ回路2、フィルタ回路5、および変圧回路6は、この順で、U相、V相、W相の出力電圧の出力ラインで直列に接続されており、図示しない開閉器を介して三相電力系統B(系統B)に接続している。電流センサ7は、インバータ回路2とフィルタ回路5との間の出力ラインに設置されている。電流センサ8は、変圧回路6と開閉器との間の出力ラインに設置されており、系統電圧センサ9は、開閉器と系統Bとの間の出力ラインに設置されている。制御回路3は、インバータ回路2に接続されている。系統連系インバータシステムAは、開閉器によって系統Bに連系して、直流電源1が出力する直流電力を交流電力に変換して系統Bに供給する。なお、系統連系インバータシステムAの構成は、これに限られない。例えば、インバータ回路2の制御に必要ないセンサを設けていなくてもよいし、変圧回路6に代えて、直流電源1とインバータ回路2との間にDC/DCコンバータ回路を設ける、いわゆるトランスレス方式であってもよい。
【0035】
直流電源1は、直流電力を出力するものであり、例えば太陽電池を備えている。太陽電池は、太陽光エネルギーを電気エネルギーに変換することで、直流電力を生成する。直流電源1は、生成された直流電力を、インバータ回路2に出力する。なお、直流電源1は、太陽電池により直流電力を生成するものに限定されない。例えば、直流電源1は、燃料電池、蓄電池、電気二重層コンデンサやリチウムイオン電池であってもよい。また、ディーゼルエンジン発電機、マイクロガスタービン発電機や風力タービン発電機などにより生成された交流電力を直流電力に変換して出力する装置であってもよい。
【0036】
インバータ装置4は、直流電源1が生成した直流電力を交流電力に変換して出力するためのものであり、各センサ7,8,9などから入力される信号に基づいて、出力する交流電力の制御を行っている。インバータ装置4は、電力を変換するインバータ回路2と、出力する交流電力の制御を行う制御回路3とを備えている。なお、インバータ装置4は、過電流、地絡、短絡、単独運転などを検出して運転を停止させる構成や、最大電力追従のための構成なども有しているが、本発明の説明に関係しないので、図1への記載および説明を省略している。
【0037】
インバータ回路2は、直流電源1から入力される直流電圧を交流電圧に変換して、フィルタ回路5に出力するものである。インバータ回路2は、3組6個のスイッチング素子(後述)を備えた三相のPWM制御型インバータであり、ソフトスイッチングを行うための補助回路(後述)において各相がY結線されているY結線型ACリンク方式インバータ回路である。インバータ回路2は、制御回路3から入力されるPWM信号Pに基づいて、各スイッチング素子のオンとオフとを切り替えることで、直流電源1から入力される直流電圧を交流電圧に変換する。また、インバータ回路2は、ソフトスイッチングを実現するために、各相の補助回路に設けられたスイッチング素子をオンにすることで共振電流を流す。なお、インバータ回路2の詳細な説明は後述する。
【0038】
制御回路3は、インバータ回路2を制御するものである。制御回路3は、電流センサ8から入力される出力電流信号I1、および、系統電圧センサ9から入力される系統電圧信号Vに基づいて、PWM信号Pを生成してインバータ回路2に出力する。制御回路3は、系統連系インバータシステムAが出力する出力電圧の波形を指令するための指令値信号を各センサから入力される検出信号に基づいて生成し、当該指令値信号に基づいて生成されるパルス信号をPWM信号Pとして出力する。インバータ回路2は、入力されるPWM信号Pに基づいて各スイッチング素子のオンとオフとを切り替えることで、指令値信号に対応した電圧信号を出力する。制御回路3は、指令値信号の波形を変化させてインバータ回路2の出力電圧信号を変化させることで出力電流を制御している。これにより、制御回路3は、各種フィードバック制御を行っている。本実施形態において、制御回路3は出力電流制御を行っている。なお、制御回路3が行う制御の手法は、これに限られない。例えば、直流電源1から出力される直流電圧や、系統連系インバータシステムAが出力する有効電力や無効電力、出力電圧などを制御するようにしてもよい。
【0039】
本実施形態において、制御回路3はNVS(Neutral Voltage Shift)制御を行っている。NVS制御は、本発明者が開発した制御手法であり、三相の中性点電位を1/3周期毎に遷移させて1/3周期ずつ各相の電位を負極側の電位に固定することで、各相のスイッチングを当該負極側電位に固定された期間停止させるという制御である。NVS制御は、スイッチング回数を削減させることができるので、スイッチングロスを削減することができる。制御回路3およびNVS制御の詳細な説明は後述する。
【0040】
また、制御回路3は、電流センサ7から入力される出力電流信号I2と生成したPWM信号Pとに基づいて、補助回路パルス信号P’を生成してインバータ回路2に出力する。補助回路パルス信号P’は、インバータ回路2の各相の補助回路に設けられたスイッチング素子のオン状態とオフ状態とを切り替えるためのパルス信号である。インバータ回路2は、入力される補助回路パルス信号P’に基づいて各相の補助回路に設けられた各スイッチング素子をオン状態とすることで共振電流を流し、ソフトスイッチングを実現する。
【0041】
フィルタ回路5は、インバータ回路2から入力される交流電圧から、スイッチングによる高周波成分を除去するものである。フィルタ回路5は、リアクトルとコンデンサとからなるローパスフィルタ(図示しない。)を備えている。フィルタ回路5で高周波成分を除去された交流電圧は、変圧回路6に出力される。なお、フィルタ回路5の構成はこれに限定されず、高周波成分を除去するための周知のフィルタ回路であればよい。変圧回路6は、フィルタ回路5から出力される交流電圧を系統Bの系統電圧とほぼ同一のレベルに昇圧または降圧する。
【0042】
電流センサ7は、インバータ回路2から出力される各相の出力電流の向きを調べるために、各相の出力電流を検出するものである。検出された出力電流信号I2(I2u,I2v,I2w)は、制御回路3に入力される。電流センサ8は、変圧回路6から出力される各相の出力電流(すなわち、系統連系インバータシステムAの出力電流である。)を検出するものである。検出された出力電流信号I1(I1u,I1v,I1w)は、制御回路3に入力される。系統電圧センサ9は、系統Bの各相の系統電圧(線間電圧)を検出するものである。検出された系統電圧信号V(Vuv,Vvw,Vwu)は、制御回路3に入力される。なお、系統連系インバータシステムAが出力する出力電圧は、系統電圧とほぼ一致している。
【0043】
次に、図2〜図6を参照して、インバータ回路2の内部構成および詳細な説明を行う。
【0044】
図2は、インバータ回路2の内部構成を説明するための回路図である。インバータ回路2は、三相のPWM制御型のY結線型ACリンク方式インバータ回路であり、電力変換を行うブリッジ回路21と、ソフトスイッチングを実現するための補助回路22とを備えている。
【0045】
ブリッジ回路21は、6個のスイッチング素子S1〜S6、環流ダイオードD1〜D6、共振用コンデンサC1〜C6、および平滑コンデンサCを備えている。本実施形態では、スイッチング素子S1〜S6としてIGBT(Insulated Gate Bipolar Transistor : 絶縁ゲート・バイポーラトランジスタ)を使用している。なお、スイッチング素子S1〜S6はIGBTに限定されず、バイポーラトランジスタ、MOSFET、逆阻止サイリスタなどであってもよい。また、環流ダイオードD1〜D6、共振用コンデンサC1〜C6、および平滑コンデンサCの種類も限定されない。
【0046】
スイッチング素子S1とS4とは、スイッチング素子S1のエミッタ端子とスイッチング素子S4のコレクタ端子とが接続されて、直列接続されている。スイッチング素子S1のコレクタ端子は直流電源1の正極側に接続され、スイッチング素子S4のエミッタ端子は直流電源1の負極側に接続されて、ブリッジ構造を形成している。同様に、スイッチング素子S2とS5とが直列接続されてブリッジ構造を形成し、スイッチング素子S3とS6とが直列接続されてブリッジ構造を形成している。スイッチング素子S1とS4で形成されているブリッジ構造をU相アームとし、スイッチング素子S2とS5で形成されているブリッジ構造をV相アームとし、スイッチング素子S3とS6で形成されているブリッジ構造をW相アームとする。U相アームのスイッチング素子S1とS4との接続点にはU相の出力ラインが接続され、V相アームのスイッチング素子S2とS5との接続点にはV相の出力ラインが接続されW相アームのスイッチング素子S3とS6との接続点にはW相の出力ラインが接続されている。各スイッチング素子S1〜S6のベース端子には、制御回路3から出力されるPWM信号Pが入力される。
【0047】
各スイッチング素子S1〜S6は、PWM信号Pに基づいて、オン状態とオフ状態とを切り替えられる。各アームの両端はそれぞれ直流電源1の正極と負極とに接続されているので、正極側のスイッチング素子がオン状態で負極側のスイッチング素子がオフ状態の場合、当該相の出力ラインの電位は直流電源1の正極側の電位となる。一方、正極側のスイッチング素子がオフ状態で負極側のスイッチング素子がオン状態の場合、当該相の出力ラインの電位は直流電源1の負極側の電位となる。これにより、直流電源1の正極側の電位と負極側の電位とが切り替えられたパルス状の電圧信号が各出力ラインから出力され、出力ライン間の電圧である線間電圧が交流電圧となる。
【0048】
環流ダイオードD1〜D6は、スイッチング素子S1〜S6のコレクタ端子とエミッタ端子との間に、それぞれ逆並列に接続されている。すなわち、環流ダイオードD1〜D6のアノード端子はそれぞれスイッチング素子S1〜S6のエミッタ端子に接続され、環流ダイオードD1〜D6のカソード端子はそれぞれスイッチング素子S1〜S6のコレクタ端子に接続されている。環流ダイオードD1〜D6は、スイッチング素子S1〜S6の切り替えによって発生する逆起電力による逆方向の高い電圧がスイッチング素子S1〜S6に印加されないようにするためのものである。
【0049】
共振用コンデンサC1〜C6は、スイッチング素子S1〜S6のコレクタ端子とエミッタ端子との間に、それぞれ接続されている。共振用コンデンサC1〜C6は、スイッチング素子S1〜S6をオン状態からオフ状態に切り替えたとき(以下では、この切り替えを「ターンオフ」とする。)や、スイッチング素子S1〜S6をオフ状態からオン状態に切り替えたとき(以下では、この切り替えを「ターンオン」とする。)に、コレクタ端子とエミッタ端子との間に印加されるサージ電圧を吸収するものである。また、共振用コンデンサC1〜C6は、後述する共振用リアクトルL7〜L9との間で共振回路を形成するものである。なお、共振用コンデンサC1〜C6は構成上ブリッジ回路21に含まれているが、機能的にはソフトスイッチングを実現するための構成である。
【0050】
平滑コンデンサCは、直流電源1から入力される直流電圧を平滑化するものである。
【0051】
補助回路22は、3個のスイッチング素子S7〜S9、3個の環流ダイオードD7〜D9、および3個の共振用リアクトルL7〜L9を備えている。本実施形態では、スイッチング素子S7〜S9としてIGBTを使用している。なお、スイッチング素子S7〜S9はIGBTに限定されず、バイポーラトランジスタ、MOSFET、逆阻止サイリスタなどであってもよい。また、環流ダイオードD7〜D9や共振用リアクトルL7〜L9の種類も限定されない。補助回路22は、スイッチング素子S7、環流ダイオードD7、共振用リアクトルL7からなるU相補助回路22uと、スイッチング素子S8、環流ダイオードD8、共振用リアクトルL8からなるV相補助回路22vと、スイッチング素子S9、環流ダイオードD9、共振用リアクトルL9からなるW相補助回路22wとからなる。
【0052】
U相補助回路22uは、逆並列に接続された(すなわち、スイッチング素子S7のエミッタ端子と環流ダイオードD7のアノード端子とが接続され、スイッチング素子S7のコレクタ端子と環流ダイオードD7のカソード端子とが接続されている。)スイッチング素子S7と環流ダイオードD7に、共振用リアクトルL7を直列接続したものである。本実施形態では、共振用リアクトルL7はスイッチング素子S7のエミッタ端子側に接続されているが、コレクタ端子側に接続してもよい。同様に、V相補助回路22vは、逆並列に接続されたスイッチング素子S8と環流ダイオードD8に、共振用リアクトルL8を直列接続したものであり、W相補助回路22wは、逆並列に接続されたスイッチング素子S9と環流ダイオードD9に、共振用リアクトルL9を直列接続したものである。U相補助回路22u、V相補助回路22v、W相補助回路22wの一方端はそれぞれU相、V相、W相の出力ラインに接続され、他方端は互いに接続されている。すなわち、三相がU相補助回路22u、V相補助回路22v、およびW相補助回路22wによってY結線されている。
【0053】
環流ダイオードD7〜D9は、スイッチング素子S7〜S9の切り替えによって発生する逆起電力による逆方向の高い電圧がスイッチング素子S7〜S9に印加されないようにするためのものである。共振用リアクトルL7〜L9は、共振用コンデンサC1〜C6との間で共振回路を形成するものである。
【0054】
各スイッチング素子S7〜S9はオン状態になったときに各相の出力ラインと各相の補助回路22u,22v,22wとを導通させ、2以上のスイッチング素子がオン状態になったときに共振用リアクトルと共振用コンデンサとによる共振回路を形成する。各スイッチング素子S7〜S9のベース端子には、制御回路3から出力される補助回路パルス信号(後述)がそれぞれ入力される。各スイッチング素子S7〜S9は、各補助回路パルス信号に基づいて、オン状態とオフ状態とを切り替えられる。本実施形態では、補助回路パルス信号がローレベルの場合にスイッチング素子がオフ状態になり、補助回路パルス信号がハイレベルの場合にスイッチング素子がオン状態になる。例えば、スイッチング素子S7およびS8がオン状態になった場合、U相の出力ラインとV相の出力ラインとが、直列接続された共振用リアクトルL7および共振用リアクトルL8で接続された状態となる。この場合、共振用コンデンサC1,C2,C4,またはC5と、直列接続された共振用リアクトルL7およびL8とで共振回路が形成される。
【0055】
補助回路22は、制御回路3から入力される補助回路パルス信号に基づいて共振回路を形成して共振電流を流すことで、共振用コンデンサC1〜C6を放電させて各スイッチング素子S1〜S6の端子間電圧(スイッチング素子のエミッタ端子とコレクタ端子との間の電圧)をゼロにする。これにより、各スイッチング素子S1〜S6のスイッチングがゼロ電圧スイッチングとなり、ソフトスイッチングを実現することができる。
【0056】
しかし、共振動作を行わなくてもソフトスイッチングを実現することができる場合は共振回路を形成する必要がない。したがって、そのような場合には補助回路22を動作させる必要はない。スイッチング素子S1〜S6のスイッチング時の状態は、4つケースに場合分けすることができる。このうち、共振動作を必要とするケースにのみ、補助回路22を動作させる。
【0057】
図3〜図6は、一般的なインバータ回路における各相のスイッチング素子のスイッチング(以下では、「相のスイッチング」と省略する。)時の状態を4つのケースに場合分けして説明するための図である。
【0058】
相のスイッチングには、正極側のスイッチング素子(図2におけるスイッチング素子S1〜S3に該当する。)がオン状態で負極側のスイッチング素子(図2におけるスイッチング素子S4〜S6に該当する。)がオフ状態から、正極側のスイッチング素子がオフ状態で負極側のスイッチング素子がオン状態に切り替える場合(以下では「オフスイッチング」とする。)と、正極側のスイッチング素子がオフ状態で負極側のスイッチング素子がオン状態から、正極側のスイッチング素子がオン状態で負極側のスイッチング素子がオフ状態に切り替える場合(以下では「オンスイッチング」とする。)とがある。また、スイッチングが行われる相の出力電流の向きは、インバータ回路2から系統Bに向かう向き(以下では、この向きを「正の向き」とする。)と、系統Bからインバータ回路2に向かう向き(以下では、この向きを「負の向き」とする。)とがある。したがって、各相のスイッチング時の状態には4つのケースがある。出力電流が正の向きのときにオフスイッチングを行う場合をケース1−1(図3参照)、出力電流が正の向きのときにオンスイッチングを行う場合をケース1−2(図4参照)、出力電流が負の向きのときにオフスイッチングを行う場合をケース2−1(図5参照)、出力電流が負の向きのときにオンスイッチングを行う場合をケース2−2(図6参照)とする。
【0059】
正極側のスイッチング素子と負極側のスイッチング素子の両方が同時にオン状態になると正極と負極とが短絡されることになる。したがって、オフスイッチングおよびオンスイッチングにおいては、正極側のスイッチング素子と負極側のスイッチング素子とを同時にスイッチングするのではなく、両方がオフ状態となるようにオン状態のスイッチング素子をオフ状態にして、所定時間(以下では「デッドタイム」とする。)経過後に他方のスイッチング素子をオン状態にする。すなわち、オフスイッチングの場合(ケース1−1およびケース2−1)は、まず正極側のスイッチング素子をオフ状態にし、デッドタイム経過後に負極側のスイッチング素子をオン状態にする。また、オンスイッチングの場合(ケース1−2およびケース2−2)は、まず負極側のスイッチング素子をオフ状態にしてから正極側のスイッチング素子をオン状態にする。
【0060】
図3は、ケース1−1の場合のスイッチング時の共振動作を説明するための図である。なお、スイッチング素子のスイッチングは相毎に独立しており、同図においては、ある相(U相、V相、またはW相)がケース1−1の場合のスイッチングについて説明している。図4〜図6においても同様である。また、図3〜図6においては、出力ラインの上に記載している実線矢印が出力電流の向きを示しており、正極側と負極側との間に電圧Vdcが印加されていることを示している。また、スイッチSpが正極側のスイッチング素子、スイッチSdが負極側のスイッチング素子、コンデンサCpが正極側の共振用コンデンサ、コンデンサCdが負極側の共振用コンデンサである。
【0061】
図3(a)は、オフスイッチングを開始する前の状態を示している。スイッチSpがオン状態で、スイッチSnがオフ状態になっており、出力電流が正の向きになっている。このとき、スイッチSpの端子間電圧Vspはゼロである。また、スイッチSpの端子間にコンデンサCpが接続されているので、スイッチSpをターンオフした後の端子間電圧Vspの上昇が抑制される。したがって、ゼロ電圧スイッチング(ソフトスイッチング)を実現できる。
【0062】
同図(b)は、同図(a)の状態からスイッチSpをターンオフした後の状態を示している。スイッチSpがターンオフしてオフ状態になっており、スイッチSnもオフ状態になっている。このとき、出力電流が正の向きに流れているので、コンデンサCpは充電され、コンデンサCnは放電される。コンデンサCnの放電によりスイッチSnの端子間電圧Vsnがゼロになった後にスイッチSnをターンオンした場合、ゼロ電圧スイッチング(ソフトスイッチング)を実現できる。同図(c)は、同図(b)の状態からスイッチSnをターンオンした後の状態、すなわち、オフスイッチングが完了した後の状態を示している。なお、同図(b)の状態はデッドタイムの状態であり、このデッドタイムの期間内にコンデンサCnの放電が完了するようにコンデンサCnの容量およびデッドタイムを設計する必要がある。
【0063】
このように、ケース1−1の場合、共振動作を行わなくてもソフトスイッチングを実現することができる。
【0064】
図4は、ケース1−2の場合のスイッチング時の共振動作を説明するための図である。なお、図4および図5においては、共振電流の流れを破線矢印で示している。また、リアクトルLがコンデンサCpおよびコンデンサCnと共振するための共振用リアクトルであり、スイッチSrがリアクトルLを介して出力ラインを正極側(図5においては負極側)に接続するためのスイッチング素子である。なお、リアクトルLおよびスイッチSrは、スイッチSrがオン状態の場合のみ記載されている。
【0065】
図4(a)は、オンスイッチングを開始する前の状態を示している。スイッチSpがオフ状態で、スイッチSnがオン状態になっており、出力電流が正の向きになっている。
【0066】
同図(b)は、スイッチSrをオン状態にすることでリアクトルLを介して出力ラインを正極側に接続した状態を示している。このとき、コンデンサCpとリアクトルLとの間で共振回路が形成されて共振電流が流れ、コンデンサCpが放電される。このとき、スイッチSnの端子間電圧Vsnはゼロである。また、スイッチSnの端子間にコンデンサCnが接続されているので、スイッチSnをターンオフした後の端子間電圧Vsnの上昇が抑制される。したがって、ゼロ電圧スイッチング(ソフトスイッチング)を実現できる。
【0067】
同図(c)は、同図(b)の状態からスイッチSnをターンオフした後の状態を示している。スイッチSnがターンオフしてオフ状態になっており、スイッチSpもオフ状態になっている。このとき、スイッチSrがオン状態なので、コンデンサCpとリアクトルLとの間で共振回路が形成されて共振電流が流れ、コンデンサCpが放電される。また、コンデンサCnとリアクトルLとの間で共振回路が形成されて共振電流が流れ、コンデンサCnが充電される。コンデンサCpの放電によりスイッチSpの端子間電圧Vspがゼロになった後にスイッチSpをターンオンした場合、ゼロ電圧スイッチング(ソフトスイッチング)を実現できる。
【0068】
同図(d)は、同図(c)の状態からスイッチSpをターンオンした後の状態を示している。なお、同図(c)の状態はデッドタイムの状態であり、このデッドタイムの期間内にコンデンサCpの放電が完了するようにコンデンサCpの容量およびデッドタイムを設計する必要がある。同図(e)は、同図(d)の状態からスイッチSrをターンオフした後の状態、すなわち、オンスイッチングが完了した後の状態を示している。
【0069】
このように、ケース1−2の場合にソフトスイッチングを実現するためには共振動作を行う必要があり、所定のタイミングでスイッチSrのスイッチングを行って、リアクトルLを介して出力ラインを正極側に接続する必要がある。なお、出力電流が流れていないときにオンスイッチングを行う場合にも共振動作を行なう必要があるので、この場合もケース1−2に含めている。
【0070】
図5は、ケース2−1の場合のスイッチング時の共振動作を説明するための図である。
【0071】
同図(a)は、オフスイッチングを開始する前の状態を示している。スイッチSpがオン状態で、スイッチSnがオフ状態になっており、出力電流が負の向きになっている。
【0072】
同図(b)は、スイッチSrをオン状態にすることでリアクトルLを介して出力ラインを負極側に接続した状態を示している。このとき、コンデンサCnとリアクトルLとの間で共振回路が形成されて共振電流が流れ、コンデンサCnが放電される。このとき、スイッチSpの端子間電圧Vspはゼロである。また、スイッチSpの端子間にコンデンサCpが接続されているので、スイッチSpをターンオフした後の端子間電圧Vspの上昇が抑制される。したがって、ゼロ電圧スイッチング(ソフトスイッチング)を実現できる。
【0073】
同図(c)は、同図(b)の状態からスイッチSpをターンオフした後の状態を示している。スイッチSpがターンオフしてオフ状態になっており、スイッチSnもオフ状態になっている。このとき、スイッチSrがオン状態なので、コンデンサCnとリアクトルLとの間で共振回路が形成されて共振電流が流れ、コンデンサCnが放電される。また、コンデンサCpとリアクトルLとの間で共振回路が形成されて共振電流が流れ、コンデンサCpが充電される。コンデンサCnの放電によりスイッチSnの端子間電圧Vsnがゼロになった後にスイッチSnをターンオンした場合、ゼロ電圧スイッチング(ソフトスイッチング)を実現できる。
【0074】
同図(d)は、同図(c)の状態からスイッチSnをターンオンした後の状態を示している。なお、同図(c)の状態はデッドタイムの状態であり、このデッドタイムの期間内にコンデンサCnの放電が完了するようにコンデンサCnの容量およびデッドタイムを設計する必要がある。同図(e)は、同図(d)の状態からスイッチSrをターンオフした後の状態、すなわち、オフスイッチングが完了した後の状態を示している。
【0075】
このように、ケース2−1の場合にソフトスイッチングを実現するためには共振動作を行う必要があり、所定のタイミングでスイッチSrのスイッチングを行って、リアクトルLを介して出力ラインを負極側に接続する必要がある。なお、出力電流が流れていないときにオフスイッチングを行う場合にも共振動作を行なう必要があるので、この場合もケース2−1に含めている。
【0076】
図6は、ケース2−2の場合のスイッチング時の共振動作を説明するための図である。
【0077】
同図(a)は、オンスイッチングを開始する前の状態を示している。スイッチSpがオフ状態で、スイッチSnがオン状態になっており、出力電流が負の向きになっている。このとき、スイッチSnの端子間電圧Vsnはゼロである。また、スイッチSnの端子間にコンデンサCnが接続されているので、スイッチSnをターンオフした後の端子間電圧Vsnの上昇が抑制される。したがって、ゼロ電圧スイッチング(ソフトスイッチング)を実現できる。
【0078】
同図(b)は、同図(a)の状態からスイッチSnをターンオフした後の状態を示している。スイッチSnがターンオフしてオフ状態になっており、スイッチSpもオフ状態になっている。このとき、出力電流が負の向きに流れているので、コンデンサCnは充電され、コンデンサCpは放電される。コンデンサCpの放電によりスイッチSpの端子間電圧Vspがゼロになった後にスイッチSpをターンオンした場合、ゼロ電圧スイッチング(ソフトスイッチング)を実現できる。同図(c)は、同図(b)の状態からスイッチSpをターンオンした後の状態、すなわち、オンスイッチングが完了した後の状態を示している。なお、同図(b)の状態はデッドタイムの状態であり、このデッドタイムの期間内にコンデンサCpの放電が完了するようにコンデンサCpの容量およびデッドタイムを設計する必要がある。
【0079】
このように、ケース2−2の場合、共振動作を行わなくてもソフトスイッチングを実現することができる。
【0080】
以上のように、ケース1−1および2−2の場合は、共振動作を行なわなくてもソフトスイッチングを実現することができる。したがって、ソフトスイッチングを実現するためには、ケース1−2および2−1の場合にのみ、所定のタイミングでスイッチSrのスイッチングを行って、リアクトルLを介して出力ラインを正極側(または負極側)に接続すればよい。
【0081】
補助回路22は、各相のスイッチング素子S1〜S6のスイッチングがケース1−2および2−1となる場合にのみ、所定のスイッチング素子S7〜S9のスイッチングを行う。
【0082】
次に、図7〜図9を参照して、制御回路3の内部構成およびNVS制御の詳細な説明を行う。
【0083】
本実施形態において、制御回路3はNVS制御を行うためのPWM信号Pを生成してインバータ回路2に出力する。NVS制御は、三相の中性点電位を1/3周期毎に遷移させて1/3周期ずつ各相の電位を負極側の電位に固定することで、各相のスイッチングを当該負極側電位に固定された期間停止させるという制御を行うものである。具体的には、1/3周期がゼロである特殊な波形となる指令値信号(以下では、「NVS指令値信号」という。)を生成し、当該NVS指令値信号に基づいて生成されたPWM信号Pでインバータ回路2を制御することで行われる。当該PWM信号PはNVS指令値信号がゼロである期間でローレベルを継続するので、この期間のスイッチング素子のスイッチング動作は停止する。したがって、スイッチング素子のスイッチング動作の回数が2/3に削減されるので、スイッチングロスを低減することができる(特開2010−136547号公報参照)。
【0084】
図7は、制御回路3の内部構成を説明するためのブロック図である。
【0085】
制御回路3は、電流制御部31、NVS制御部32、PWM信号生成部33、および補助回路パルス信号生成部34を備えている。
【0086】
電流制御部31は、電流センサ8より入力される出力電流信号I1と予め設定されている目標電流信号I1*との偏差に基づいてフィードバック制御を行い、補正値信号Xu,Xv,XwをNVS制御部32に出力するものである。
【0087】
NVS制御部32は、電流制御部31から入力される補正値信号Xu,Xv,Xwと系統電圧センサ9から入力される系統電圧信号V(Vuv,Vvw,Vwu)とに基づいて、NVS指令値信号Xu’,Xv’,Xw’を生成してPWM信号生成部33に出力する。NVS指令値信号Xu’,Xv’,Xw’は、系統連系インバータシステムAが出力する相電圧の波形を指令するための信号である。
【0088】
NVS制御部32は、各補正値信号Xu,Xv,Xwの差分信号に系統電圧信号Vを加算することで、線間電圧指令値信号Xuv,Xvw,Xwuを生成する。すなわち、補正値信号XuとXvとの差分信号に系統電圧信号Vuvを加算することで線間電圧指令値信号Xuvを生成し、補正値信号XvとXwとの差分信号に系統電圧信号Vvwを加算することで線間電圧指令値信号Xvwを生成し、補正値信号XwとXuとの差分信号に系統電圧信号Vwuを加算することで線間電圧指令値信号Xwuを生成する。線間電圧指令値信号Xuv,Xvw,Xwuは、系統連系インバータシステムAが出力する線間電圧の波形を指令するための信号である。
【0089】
NVS制御部32は、1/3周期毎に、線間電圧指令値信号Xuv,Xvw,Xwu、値がゼロであるゼロ信号、および、線間電圧指令値信号Xuv,Xvw,Xwuの極性を反転させた信号Xvu,Xwv,Xuwを切り替えることで、NVS指令値信号Xu',Xv',Xw'を生成する。
【0090】
図8は、NVS制御部32が生成するNVS指令値信号Xu',Xv',Xw'の波形を説明するための図である。
【0091】
同図(a)に示す波形Xuv,Xvw,Xwuは、それぞれ線間電圧指令値信号Xuv,Xvw,Xwuの波形であり、それぞれ系統電圧のU相、V相、W相の目標とする線間電圧信号の波形と一致する。同図(b)は、NVS指令値信号Xu'の波形を説明するための図である。同図(b)に示す波形Xuvは、線間電圧指令値信号Xuvの波形であり、同図(a)に示す波形Xuvと同じものである。同図(b)に示す波形Xuwは、線間電圧指令値信号Xwuの極性を反転した信号Xuwの波形である。同図(b)に示す波形Xu’は、NVS指令値信号Xu'の波形である。
【0092】
同図(b)に示すように、NVS指令値信号Xu'の波形は、3π/6≦θ≦7π/6の期間は線間電圧指令値信号Xuvの波形となり、7π/6≦θ≦11π/6の期間はゼロとなり、11π/6≦θ≦15π/6の期間は信号Xuwの波形となる。同様に、NVS指令値信号Xv'の波形は、同図(c)に示すように、3π/6≦θ≦7π/6の期間はゼロとなり、7π/6≦θ≦11π/6の期間は線間電圧指令値信号Xuvの極性を反転した信号Xvuの波形となり、11π/6≦θ≦15π/6の期間は線間電圧指令値信号Xvwの波形となる。また、NVS指令値信号Xw'の波形は、図示していないが、3π/6≦θ≦7π/6の期間は線間電圧指令値信号Xvwの極性を反転した信号Xwvの波形となり、7π/6≦θ≦11π/6の期間は線間電圧指令値信号Xwuの波形となり、11π/6≦θ≦15π/6の期間はゼロとなる。
【0093】
なお、NVS指令値信号Xu',Xv',Xw'の生成方法は、これに限定されない。例えば、線間電圧指令値信号Xuv,Xvw,Xwuとその極性を反転させた信号Xvu,Xwv,Xuwとを用いる代わりに、線間電圧指令値信号Xuv,Xvw,Xwuの全波整流信号を用いて生成するようにしてもよい。
【0094】
PWM信号生成部33は、その内部で生成される所定の周波数(例えば、4kHz)のキャリア信号(例えば、三角波信号)と、NVS制御部32から入力されるNVS指令値信号Xu',Xv',Xw'とから、それぞれ各相のPWM信号Pu,Pv,Pwを生成し、インバータ回路2に出力するものである。PWM信号生成部33は、NVS指令値信号Xu',Xv',Xw'の0レベル以上の範囲で変化するキャリア信号を生成し、当該キャリア信号とNVS指令値信号Xu',Xv',Xw'とを比較することでPWM信号Pu,Pv,Pwを生成する。
【0095】
図9は、NVS指令値信号Xu'とキャリア信号とからU相のPWM信号Puを生成する方法を説明するための図である。同図においては、NVS指令値信号Xu'を波形X、キャリア信号を波形C、PWM信号Puを波形Pで示している。PWM信号生成部33は、NVS指令値信号Xu'がキャリア信号より大きい期間にハイレベルとなり、NVS指令値信号Xu'がキャリア信号以下となる期間にローレベルとなるパルス信号をPWM信号Puとして生成する。したがって、同図において、波形Xが波形Cより大きい期間に波形Pがハイレベルとなっており、波形Xが波形C以下となる期間に波形Pがローレベルとなっている。なお、NVS指令値信号Xu'の最小値がキャリア信号の最小値に一致するように、キャリア信号は、NVS指令値信号Xu'の0レベル以上の範囲で変化するような下限値がゼロとなる三角波信号として生成されている。なお、キャリア信号は三角波信号に限定されず、例えば下限値がゼロののこぎり波などであってもよい。
【0096】
同図の波形Pが示すように、PWM信号生成部33から出力されるPWM信号Puは、NVS指令値信号Xu'(波形X)がゼロである期間でローレベルを継続するので、この期間のスイッチング素子のスイッチング動作は停止する。したがって、スイッチング素子のスイッチング動作の回数が2/3に削減されるので、スイッチングロスを低減することができる。なお、図8(d)に示すように、NVS指令値信号Xu'とXv'との差分信号Xuv'は、線間電圧指令値信号Xuv(同図(a)参照)と一致する。したがって、系統連系インバータシステムAは、線間電圧指令値信号Xuvと同一波形の線間電圧信号を出力することができる。
【0097】
なお、NVS指令値信号Xv'とキャリア信号とからV相のPWM信号Pvを生成する方法、および、NVS指令値信号Xw'とキャリア信号とからW相のPWM信号Pwを生成する方法も同様である。
【0098】
なお、PWM信号Pu,Pv,Pwは、NVS指令値信号Xu',Xv',Xw'とキャリア信号との比較による方法以外の方法で生成するようにしてもよい。例えば、PWMホールド法を用いて線間電圧指令値信号Xuv,Xvw,Xwuからパルス幅を算出し、算出された線間電圧に対するパルス幅から所定のアルゴリズムによって変換された相電圧に対するパルス幅に基づいてPWM信号Pu,Pv,Pwを生成することもできる(特開2010−68630号公報参照)。
【0099】
インバータ回路2のスイッチング素子S1,S2,S3は、それぞれU相、V相、W相のPWM信号Pu,Pv,Pwに基づいてオン状態とオフ状態とを切り替えられる。なお、PWM信号生成部33は、U相、V相、W相のPWM信号Pu,Pv,Pwを反転したパルス信号も生成しており、当該パルス信号を逆相のPWM信号としてインバータ回路2に出力する。インバータ回路2のスイッチング素子S4,S5,S6は、それぞれ逆相のPWM信号に基づいて、各スイッチング素子S1,S2,S3のスイッチングとは反対にスイッチング動作を行う。スイッチング素子S4,S5,S6に入力される逆相のPWM信号はそれぞれ1/3の期間でハイレベルを継続する。したがって、この期間のスイッチング動作は停止するので、スイッチング動作の回数が2/3に削減されて、スイッチングロスを低減することができる。また、この期間、スイッチング素子S4,S5,S6はオン状態に固定される。
【0100】
また、PWM信号生成部33は、生成されたPWM信号Pu,Pv,Pwを補助回路パルス信号生成部34にも出力する。
【0101】
補助回路パルス信号生成部34は、PWM信号生成部33から入力されるPWM信号Pu,Pv,Pwと、電流センサ7から入力される出力電流信号I2とから、補助回路パルス信号P’(Pu’,Pv’,Pw’)を生成してインバータ回路2に出力する。先述したように、共振動作を行わなくてもソフトスイッチングを実現できる場合は共振回路を形成する必要がないので、補助回路パルス信号生成部34は、各相のスイッチングがケース1−2およびケース2−1となる場合のみ、対応する相の補助回路パルス信号を所定の時間(共振動作を行わせる時間)ハイレベルとする(以下では、「補助回路パルス信号にパルスを挿入する」と記載する。)。
【0102】
補助回路パルス信号生成部34は、各相のPWM信号Pu,Pv,Pwがローレベルからハイレベルに変わるタイミングおよびハイレベルからローレベルに変わるタイミングにおいて、該当する相の出力電流信号I2(I2u,I2v,I2w)から電流の向きを検出し、当該相のスイッチングのケースを特定する。スイッチングがケース1−2またはケース2−1の場合、当該相ともう一つの相の補助回路パルス信号にパルスを挿入する。補助回路パルス信号にパルスを挿入するもう一つの相は、ケース2−1の場合、負極側のスイッチング素子(S4,S5,S6)がオン状態である相とする(図5(b)〜(d)参照)。NVS制御においては、いずれかの相の負極側のスイッチング素子がオン状態で固定されている(負極側の電位に固定されている)。したがって、この負極側の電位に固定されている相(以下「負極固定相」とする。)を、もう一つの相とする。
【0103】
一方、ケース1−2の場合、補助回路パルス信号にパルスを挿入するもう一つの相は、原則的に、正極側のスイッチング素子がオン状態である相となる(図4(b)〜(d)参照)。しかし、正極側のスイッチング素子S1,S2,S3がオン状態である相が存在しない場合、すなわち、すべての相で負極側のスイッチング素子S4,S5,S6がオン状態である場合がある。この場合でも、NVS制御においては、スイッチングが行われる相(負極固定相以外の相)の相電圧はプラス電位となるので、当該スイッチングが行なわれる相と負極固定相の補助回路のスイッチング素子を導通させれば、共振電流を流すことができる。
【0104】
図10は、ケース1−2において、すべての相で負極側のスイッチング素子S4,S5,S6がオン状態である場合に、スイッチングが行なわれる相と負極固定相の補助回路のスイッチング素子を導通させたときの共振電流の電流経路を説明するための図である。
【0105】
同図においては、U相がケース1−2でスイッチングする場合、すなわち、U相の出力電流の向きが正の向き(系統B側に向かう向き)のときに、オンスイッチング(正極側のスイッチング素子S1がオン状態で負極側のスイッチング素子S4がオフ状態から、スイッチング素子S1がオフ状態でスイッチング素子S4がオン状態に切り替えるスイッチング)を行うケースであり、当該オンスイッチングを行う時点で、すべての相の負極側のスイッチング素子S4,S5,S6がオン状態である場合を示している。なお、V相が負極固定相の場合(すなわち、スイッチング素子S5がオン状態で固定されている場合)について説明する。
【0106】
U相の補助回路のスイッチング素子S7とV相の補助回路のスイッチング素子S8とを導通させた場合、同図に破線矢印で示す電流経路(U相の出力ライン、共振用コンデンサC4、還流ダイオードD5、V相の出力ライン、スイッチング素子S8、共振用リアクトルL8、共振用リアクトルL7、スイッチング素子S7を通る電流経路)が形成される。U相の相電圧はプラス電位なので、破線矢印の向きに共振電流が流れる。スイッチング素子S4がターンオフし、共振電流によって共振用コンデンサC1が放電されてスイッチング素子S1の端子間電圧がゼロになった後にスイッチング素子S1をターンオンすれば、ゼロ電圧スイッチング(ソフトスイッチング)を実現できる(図4参照)。
【0107】
以上のように、ケース1−2の場合において、すべての相で負極側のスイッチング素子S4,S5,S6がオン状態である場合でも、スイッチングを行なう相と負極固定相の補助回路のスイッチング素子を導通させれば共振電流を流すことができるので、スイッチングを行なう相と負極固定相の補助回路パルス信号にパルスを挿入する。
【0108】
NVS制御においては、ケース1−2の場合に、スイッチングを行う相と負極固定相の補助回路のスイッチング素子を導通させれば、共振電流を流すことができる。したがって、本実施形態においては、正極側のスイッチング素子がオン状態である相がある場合でも、スイッチングを行なう相と負極固定相の補助回路パルス信号にパルスを挿入するようにしている。
【0109】
次に、図11〜15を参照して、補助回路パルス信号生成部34で生成される各相の補助回路パルス信号の例を説明する。
【0110】
図11は、NVS指令値信号Xu',Xv',Xw'の波形と、系統連系インバータシステムAの出力線間電圧Vuv,Vvw,Vwuの波形を説明するための図である。同図(a)に示す波形Xu',Xv',Xw'は、それぞれNVS指令値信号Xu',Xv',Xw'の波形を示している。なお、波形Xu'および波形Xv'は、図8(b)に示す波形Xu'および同図(c)に示す波形Xv'と、それぞれ同じ波形である。また、図11(b)に示す波形Vuv,Vvw,Vwuは、それぞれ系統連系インバータシステムAが出力する線間電圧Vuv,Vvw,Vwuの波形を示している。上述したように、NVS指令値信号Xu',Xv',Xw'に基づいて系統連系インバータシステムAから出力される線間電圧Vuv,Vvw,Vwuの波形は、NVS指令値信号Xu',Xv',Xw'の差分信号である線間電圧指令値信号Xuv,Xvw,Xwuの波形と、それぞれ同じ波形となる。すなわち、波形Vuv,Vvw,Vwuは、図8(a)に示す線間電圧指令値信号Xuv,Xvw,Xwuの波形Xuv,Xvw,Xwuと、それぞれ同じ波形となっている。
【0111】
図12は、図11に示す期間t1における補助回路パルス信号を説明するための図である。同図(a)は図11に示す期間t1におけるPWM信号Pu,Pv,Pwのある1周期の波形を示しており、同図(b)は当該周期における補助回路パルス信号Pu’,Pv’,Pw’の波形を示している。なお、図9に示すように、PWM信号Pu,Pv,Pwは、NVS指令値信号Xu',Xv',Xw'と三角波信号との比較によって生成される。したがって、PWM信号Pu,Pv,Pwの1周期の波形は、各タイミングのNVS指令値の大きさに比例したハイレベル期間を中央に配したパルスの波形になる。
【0112】
図11に示す期間t1では、NVS指令値信号Xu'が一番大きく、NVS指令値信号Xw'がその次に大きく、NVS指令値信号Xv'はゼロとなっている。したがって、期間t1のときに生成されるPWM信号Pu,Pv,Pwのある1周期の波形は、図12(a)に示すものとなる。すなわち、PWM信号Puの当該周期の波形はハイレベル期間の長いパルスとなり、PWM信号Pvの当該周期の波形はローレベル期間が継続し(パルスがない)、PWM信号Pwの当該周期の波形はハイレベル期間がPWM信号Puより短いパルスとなる。
【0113】
したがって、当該周期では、正極側のスイッチング素子S1,S2,S3がすべてオフ状態(負極側のスイッチング素子S4,S5,S6がすべてオン状態)で始まる。続いて、(1)U相がオンスイッチングし、(2)W相がオンスイッチングし、(3)W相がオフスイッチングし、(4)U相がオフスイッチングする。V相はオンスイッチングもオフスイッチングも行わない。また、図11(b)に示すように、期間t1では、線間電圧Vuvが正の電圧、線間電圧Vvw,Vwuが負の電圧であり、絶対値の大きさはVuv,Vwu,Vvwの順に小さくなる。したがって、期間t1では、U相から系統Bに向かって電流が流れ、V相およびW相には系統Bから電流が流れる。
【0114】
(1)U相がオンスイッチングするとき、U相の出力電流の向きは正の向きなので、ケース1−2に該当する。したがって、U相と負極固定相であるV相の補助回路パルス信号Pu',Pv'にパルスが挿入されている。
【0115】
(2)W相がオンスイッチングするとき、W相の出力電流の向きは負の向きなので、ケース2−2に該当する。したがって、共振動作を行なう必要がないので、いずれの補助回路パルス信号Pu',Pv',Pw'にもパルスが挿入されていない。
【0116】
(3)W相がオフスイッチングするとき、W相の出力電流の向きは負の向きなので、ケース2−1に該当する。したがって、W相と負極固定相であるV相の補助回路パルス信号Pw',Pv'にパルスが挿入されている。
【0117】
(4)U相がオフスイッチングするとき、U相の出力電流の向きは正の向きなので、ケース1−1に該当する。したがって、共振動作を行なう必要がないので、いずれの補助回路パルス信号Pu',Pv',Pw'にもパルスが挿入されていない。
【0118】
以上より、補助回路パルス信号Pu’,Pv’,Pw’の波形は、図12(b)に示すものとなる。すなわち、補助回路パルス信号Pu’は、U相のPWM信号Puの立ち上がり時にパルスが挿入されている。補助回路パルス信号Pv’は、U相のPWM信号Puの立ち上がり時、および、W相のPWM信号Pwの立ち下がり時にパルスが挿入されている。補助回路パルス信号Pw’は、W相のPWM信号Pwの立下り時にのみパルスが挿入されている。
【0119】
なお、期間t1の初めの方ではPWM信号Pwのハイレベル期間がとても短くなり、立ち上がりと立ち下がりの間隔が狭くなるが、立ち上がり時には共振動作を行なう必要がないので、立ち下がり時のみ補助回路を制御すればよい。
【0120】
以上のように、期間t1では、各相の補助回路の使用が競合することがないので、必要な場合に適切にソフトスイッチングを実現することができる。
【0121】
図13は、図11に示す期間t2における補助回路パルス信号を説明するための図である。図13(a)は図11に示す期間t2におけるPWM信号Pu,Pv,Pwのある1周期の波形を示しており、図13(b)は当該周期における補助回路パルス信号Pu’,Pv’,Pw’の波形を示している。期間t2では、期間t1の場合(図12(a)参照)と比べて、PWM信号Pwの波形のハイレベル期間が長くなっている。また、図11に示すように、期間t2では、線間電圧Vvwの絶対値の大きさが線間電圧Vwuの絶対値の大きさより大きくなるので、W相から系統Bに向かって電流が流れる。したがって、W相がオンスイッチングするときがケース1−2に該当するので、W相と負極固定相であるV相の補助回路パルス信号Pw',Pv'にパルスが挿入される。また、W相がオフスイッチングするときがケース1−1に該当するので、共振動作を行なう必要がなく、いずれの補助回路パルス信号Pu',Pv',Pw'にもパルスが挿入されていない。U相がオンスイッチングするとき、および、U相がオフスイッチングするときは、期間t1の場合と同様である。
【0122】
以上より、補助回路パルス信号Pu’,Pv’,Pw’の波形は、図13(b)に示すものとなる。すなわち、補助回路パルス信号Pu’は、U相のPWM信号Puの立ち上がり時にパルスが挿入されている。補助回路パルス信号Pv’は、U相のPWM信号Puの立ち上がり時、および、W相のPWM信号Pwの立ち上がり時にパルスが挿入されている。補助回路パルス信号Pw’は、W相のPWM信号Pwの立ち上り時にのみパルスが挿入されている。
【0123】
なお、期間t1と期間t2の境界ではW相の出力電流がゼロになる。この場合のオンスイッチングはケース1−2に含まれるので、W相とV相の補助回路パルス信号Pw',Pv'にパルスが挿入される。また、W相の出力電流がゼロ(期間t1と期間t2の境界)の場合のオフスイッチングはケース2−1に含まれるので、W相とV相の補助回路パルス信号Pw',Pv'にパルスが挿入される。したがって、補助回路パルス信号Pu’はU相のPWM信号Puの立ち上がり時にパルスが挿入され、補助回路パルス信号Pv’はU相のPWM信号Puの立ち上がり時、W相のPWM信号Pwの立ち上がり時、および、W相のPWM信号Pwの立ち下がり時にパルスが挿入され、補助回路パルス信号Pw’はW相のPWM信号Pwの立ち上り時および立ち下がり時にパルスが挿入される。
【0124】
なお、期間t2の後ろの方では、PWM信号PuとPwのハイレベル期間の長さが近くなり、U相のPWM信号Puの立ち上がりのタイミングとW相のPWM信号Pwの立ち上がりのタイミングが近づくことになる。この場合、補助回路パルス信号Pv’の2つのパルス(U相のPWM信号Puの立ち上がり時に挿入されるパルスとW相のPWM信号Pwの立ち上がり時に挿入されるパルス)が重なって1つのパルスとなる。しかし、補助回路パルス信号Pu’,Pw'のパルスは、それぞれPWM信号Pu,Pwの立ち上がりのタイミングにあわせて配置される。つまり、U相のオンスイッチングのタイミングに合わせてU相の補助回路22uのスイッチング素子S7が制御されてU相のオンスイッチングのための共振回路が形成され、W相のオンスイッチングのタイミングに合わせてW相の補助回路22wのスイッチング素子S9が制御されてW相のオンスイッチングのための共振回路が形成される。したがって、各相独立に制御することができる。また、U相のPWM信号Puの立ち下がりのタイミングとW相のPWM信号Pwの立ち下がりのタイミングも近づくことになるが、どちらも共振動作の必要がない。
【0125】
以上のように、期間t2でも、常に各相独立に制御することができるので、必要な場合に適切にソフトスイッチングを実現することができる。
【0126】
図14は、図11に示す期間t3における補助回路パルス信号を説明するための図である。図14(a)は図11に示す期間t3におけるPWM信号Pu,Pv,Pwのある1周期の波形を示しており、図14(b)は当該周期における補助回路パルス信号Pu’,Pv’,Pw’の波形を示している。図11(a)に示すように、期間t3では、NVS指令値信号Xw'がNVS指令値信号Xu'より大きくなっている。したがって、図14(a)に示すように、PWM信号Pwの波形のハイレベル期間がPWM信号Puの波形のハイレベル期間より長くなっている。つまり、W相がU相より先にオンスイッチングし、後にオフスイッチングする。一方、各相の出力電流の向きは、期間t2の場合(図13(a)参照)と変わらない。したがって、U相、W相ともオンスイッチングがケース1−2に該当し、オフスイッチングがケース1−1に該当する点は、期間t2の場合と同様である。
【0127】
以上より、補助回路パルス信号Pu’,Pv’,Pw’の波形は、図14(b)に示すものとなる。すなわち、補助回路パルス信号Pu’は、U相のPWM信号Puの立ち上がり時にパルスが挿入されている。補助回路パルス信号Pv’は、W相のPWM信号Pwの立ち上がり時、および、U相のPWM信号Puの立ち上がり時にパルスが挿入されている。補助回路パルス信号Pw’は、W相のPWM信号Pwの立ち上り時にのみパルスが挿入されている。
【0128】
なお、期間t3の初めの方では、PWM信号PuとPwのハイレベル期間の長さが近くなり、U相のPWM信号Puの立ち上がりのタイミングとW相のPWM信号Pwの立ち上がりのタイミングが近づくことになる。この場合、補助回路パルス信号Pv’の2つのパルスが重なって1つのパルスとなる。しかし、補助回路パルス信号Pu’,Pw'のパルスは、それぞれPWM信号Pu,Pwの立ち上がりのタイミングにあわせて配置される。つまり、U相のオンスイッチングのタイミングに合わせてU相の補助回路22uのスイッチング素子S7が制御されてU相のオンスイッチングのための共振回路が形成され、W相のオンスイッチングのタイミングに合わせてW相の補助回路22wのスイッチング素子S9が制御されてW相のオンスイッチングのための共振回路が形成される。したがって、各相独立に制御することができる。また、U相のPWM信号Puの立ち下がりのタイミングとW相のPWM信号Pwの立ち下がりのタイミングも近づくことになるが、どちらも共振動作の必要がない。
【0129】
以上のように、期間t3でも、常に各相独立に制御することができるので、必要な場合に適切にソフトスイッチングを実現することができる。
【0130】
図15は、図11に示す期間t4における補助回路パルス信号を説明するための図である。図15(a)は図11に示す期間t4におけるPWM信号Pu,Pv,Pwのある1周期の波形を示しており、図15(b)は当該周期における補助回路パルス信号Pu’,Pv’,Pw’の波形を示している。期間t4では、期間t3の場合(図14(a)参照)と比べて、PWM信号Puの波形のハイレベル期間が短くなっている。また、図11に示すように、期間t4では、線間電圧Vuvが線間電圧Vwuより小さくなるので、系統BからU相に向かって電流が流れる。したがって、U相がオンスイッチングするときがケース2−2に該当するので、共振動作を行なう必要がなく、いずれの補助回路パルス信号Pu',Pv',Pw'にもパルスが挿入されていない。また、U相がオフスイッチングするときがケース2−1に該当するので、U相と負極固定相であるV相の補助回路パルス信号Pu',Pv'にパルスが挿入される。W相がオンスイッチングするとき、および、W相がオフスイッチングするときは、期間t3の場合と同様である。
【0131】
以上より、補助回路パルス信号Pu’,Pv’,Pw’の波形は、図14(b)に示すものとなる。すなわち、補助回路パルス信号Pu’は、U相のPWM信号Puの立ち下がり時にパルスが挿入されている。補助回路パルス信号Pv’は、W相のPWM信号Pwの立ち上がり時、および、U相のPWM信号Puの立ち下がり時にパルスが挿入されている。補助回路パルス信号Pw’は、W相のPWM信号Pwの立ち上り時にのみパルスが挿入されている。
【0132】
なお、期間t3と期間t4の境界ではU相の出力電流がゼロになる。この場合のオンスイッチングはケース1−2に含まれるので、U相とV相の補助回路パルス信号Pu',Pv'にパルスが挿入される。また、U相の出力電流がゼロ(期間t3と期間t4の境界)の場合のオフスイッチングはケース2−1に含まれるので、U相とV相の補助回路パルス信号Pu',Pv'にパルスが挿入される。したがって、補助回路パルス信号Pu’はU相のPWM信号Puの立ち上がり時および立ち下がり時にパルスが挿入され、補助回路パルス信号Pv’はW相のPWM信号Pwの立ち上がり時、U相のPWM信号Puの立ち上がり時、および、U相のPWM信号Puの立ち下がり時にパルスが挿入され、補助回路パルス信号Pw’はW相のPWM信号Pwの立ち上り時にのみパルスが挿入される。
【0133】
なお、期間t4の後ろの方ではPWM信号Puのハイレベル期間がとても短くなり、立ち上がりと立ち下がりの間隔が狭くなるが、立ち上がり時には共振動作を行なう必要がないので、立ち下がり時のみ補助回路を制御すればよい。
【0134】
以上のように、期間t4でも、常に各相独立に制御することができるので、必要な場合に適切にソフトスイッチングを実現することができる。
【0135】
その他の期間でも、各相を入れ換えて、上記期間t1〜t4と同様に考えることができる。したがって、すべての期間において、必要な場合に適切にソフトスイッチングを実現することができる。
【0136】
なお、スイッチング素子S1〜S6のスイッチングより先にスイッチング素子S7〜S9をスイッチングする必要があるので、インバータ回路2に出力されるPWM信号Pu,Pv,Pwを遅延させる必要がある。
【0137】
なお、制御回路3は、アナログ回路として実現してもよいし、デジタル回路として実現してもよい。また、各部が行う処理をプログラムで設計し、当該プログラムを実行させることでコンピュータを制御回路3として機能させてもよい。また、当該プログラムを記録媒体に記録しておき、コンピュータに読み取らせるようにしてもよい。
【0138】
本実施形態において、制御回路3はNVS制御を行っているので、いずれかの相は負極側の電位に固定されている(いずれかの相の負極側のスイッチング素子がオン状態となっている。)。したがって、すべての相の正極側のスイッチング素子がオン状態となっている場合は発生しない。また、すべての相の正極側のスイッチング素子がオフ状態となっている場合(すべての相の負極側のスイッチング素子がオン状態となっている場合)でも、スイッチングが行われる相の相電圧がプラス電位となるので、当該スイッチングが行なわれる相と負極固定相(負極側の電位に固定されている相)の補助回路のスイッチング素子を導通させれば、共振電流を流すことができる。したがって、この場合でも、ソフトスイッチングを実現することができる。
【0139】
また、負極固定相のスイッチング素子は、当該相が負極側の電位に固定されている期間、スイッチングを行わない。すなわち、本実施形態においてスイッチングが行われるのは、負極固定相以外の2つの相のみとなる。また、上述したように、ソフトスイッチングを実現するための共振動作を必要とするスイッチングは、ケース1−2とケース2−1の場合に限られる。したがって、上述したように、必要な場合は常に、各相独立に共振回路の形成を制御することができる。これにより、すべてのタイミングで、ソフトスイッチングを実現することができ、スイッチング損失を削減することができる。
【0140】
なお、上記実施形態では、相のスイッチングがケース1−2に該当する場合、当該相と負極固定相の補助回路パルス信号にパルスが挿入される場合について説明したが、これに限られない。原則通り、当該相と正極に接続されている相の補助回路パルス信号にパルスを挿入する様にしてもよい。例えば、図13(b)において、W相のPWM信号Pwの立ち上がり時に、補助回路パルス信号Pv’にパルスを挿入するのではなく、補助回路パルス信号Pu’にパルスを挿入するようにしてもよい。この場合、U相のPWM信号Puの立ち上がりのタイミングとW相のPWM信号Pwの立ち上がりのタイミングが近いときに、補助回路パルス信号Pu’の2つのパルス(U相のPWM信号Puの立ち上がり時に挿入されるパルスとW相のPWM信号Pwの立ち上がり時に挿入されるパルス)が重なって1つのパルスとなる。しかし、補助回路パルス信号Pv’,Pw'のパルスは、それぞれPWM信号Pu,Pwの立ち上がりのタイミングにあわせて配置される。つまり、U相のオンスイッチングのタイミングに合わせてV相の補助回路22vのスイッチング素子S8が制御されてU相のオンスイッチングのための共振回路が形成され、W相のオンスイッチングのタイミングに合わせてW相の補助回路22wのスイッチング素子S9が制御されてW相のオンスイッチングのための共振回路が形成される。したがって、各相独立に制御することができる。
【0141】
上記実施形態では、PWM信号の各パルスが中央に配置される場合について説明したが、これに限られない。PWM信号の各パルスの配置場所に関係なく、本発明を適用することができる。
【0142】
例えば、図12および図15においてPWM信号Pu,Pv,Pwの各パルスが左に配置されている場合、PWM信号Puの立ち上がりとPWM信号Pwの立ち上がりとが重なることになるが、いずれか一方の立ち上がり時には共振動作を行なう必要がないので、各相の補助回路の使用が競合することはない。また、図13および図14においてPWM信号Pu,Pv,Pwの各パルスが左に配置されている場合、PWM信号Puの立ち上がりとPWM信号Pwの立ち上がりとが重なることになるが、上述したように、U相のオンスイッチングのための共振回路の形成はU相の補助回路22uのスイッチング素子S7の制御でなされ、W相のオンスイッチングのための共振回路の形成はW相の補助回路22wのスイッチング素子S9の制御でなされる。したがって、各相独立に制御することができる。
【0143】
また、例えば、図12〜図15においてPWM信号Pu,Pv,Pwの各パルスが右に配置されている場合、PWM信号Puの立ち下がりとPWM信号Pwの立ち下がりとが重なることになるが、少なくともいずれか一方の立ち下がり時には共振動作を行なう必要がないので、各相の補助回路の使用が競合することはない。
【0144】
また、PWM信号Puの立ち上がりとPWM信号Pwの立ち下がりが重なる場合(両タイミングが近い場合を含む)や、PWM信号Puの立ち下がりとPWM信号Pwの立ち上がりが重なる場合(両タイミングが近い場合を含む)でも、一方が共振動作を必要としない場合は各相の補助回路の使用が競合することはない。図12においてPWM信号Puの立ち上がりとPWM信号Pwの立ち下がりが重なる場合、および、図15においてPWM信号Puの立ち下がりとPWM信号Pwの立ち上がりが重なる場合には、両方が共振動作を必要とするが、U相のスイッチングのための共振回路の形成はU相の補助回路22uのスイッチング素子S7の制御でなされ、W相のスイッチングのための共振回路の形成はW相の補助回路22wのスイッチング素子S9の制御でなされる。したがって、各相独立に制御することができる。
【0145】
以上のように、ケース1−2のスイッチングとケース1−2のスイッチングが重なる場合、および、ケース1−2のスイッチングとケース2−1のスイッチングが重なる場合でも、各相独立に制御することができる。また、負極固定相以外の2つの相の出力電流の向きが両方とも負の向きとなることはないので、ケース2−1のスイッチングとケース2−1のスイッチングが重なる場合は発生しない。ケース1−1のスイッチングおよびケース2−2のスイッチングは、共振動作を必要としない。したがって、すべての場合に、各相独立に制御することができる。
【0146】
上記実施形態では、インバータ回路2がY結線型ACリンク方式インバータ回路の場合について説明したが、これに限られない。インバータ回路2がΔ結線型ACリンク方式インバータ回路であっても、本発明を適用することができる。この場合、負極固定相があるので、正極側のスイッチング素子がすべてオン状態となることはない。また、正極側のスイッチング素子がすべてオフ状態の場合でも、スイッチングが行われる相の相電圧がプラス電位となるので、当該スイッチングが行なわれる相と負極固定相の補助回路のスイッチング素子を導通させれば、共振電流を流すことができる。したがって、ソフトスイッチングを実現できないタイミングをなくすことができるという効果を奏することができる。
【0147】
本発明に係るインバータ装置、および、このインバータ装置を備える系統連系インバータシステムは、上述した実施形態に限定されるものではない。本発明に係るインバータ装置、および、このインバータ装置を備える系統連系インバータシステムの各部の具体的な構成は、種々に設計変更自在である。
【符号の説明】
【0148】
A 系統連系インバータシステム
1 直流電源
2 インバータ回路
21 ブリッジ回路
22 補助回路
22u U相補助回路
22v V相補助回路
22w W相補助回路
S1〜S9 スイッチング素子
D1〜D9 還流ダイオード
C1〜C6 共振用コンデンサ
L7〜L9 共振用リアクトル
3 制御回路
31 電流制御部
32 NVS制御部
33 PWM信号生成部
34 補助回路パルス信号生成部
4 インバータ装置
5 フィルタ回路
6 変圧回路
7,8 電流センサ
9 系統電圧センサ
B 三相電力系統
【技術分野】
【0001】
本発明は、ソフトスイッチング技術を採用したインバータ装置、および、このインバータ装置を備えた系統連系インバータシステムに関する。
【背景技術】
【0002】
近年、太陽光などの自然エネルギーを用いた分散型電源が普及拡大の傾向にある。また、分散型電源によって生成される直流電力を交流電力に変換するインバータ装置を備え、変換された交流電力を接続された負荷や電力系統に供給する系統連系インバータシステムも開発されている。
【0003】
図16は、三相電力系統B(以下、「系統B」と略称する。)に電力を供給するための一般的な系統連系インバータシステムA’を説明するためのブロック図である。
【0004】
系統連系インバータシステムA’は、直流電源100、インバータ回路200と制御回路300とを有するインバータ装置400、フィルタ回路500、および変圧回路600を備えている。図17は、インバータ回路200の内部構成の一例を示す回路図である。
【0005】
インバータ回路200は、三相ブリッジインバータであって、直流電源100から入力される直流電圧を交流電圧に変換するものである。インバータ回路200は、制御回路300から入力されるPWM信号に基づいてスイッチング素子SW1〜SW6のオン状態とオフ状態とを切り替えることで、直流電力を交流電力に変換する。このスイッチング素子SW1〜SW6のオン状態とオフ状態との切り替え(以下、「スイッチング」とする。)時には、スイッチング素子SW1〜SW6に電圧がかかっている状態で電流が流れる時間があり、このときに電力が消費される。また、インバータ回路200を構成する配線のインダクタンス、変圧回路600の洩れインダクタンス、浮遊容量などの影響で、スイッチング素子SW1〜SW6のスイッチング時にサージ電圧やサージ電流が発生して、これによるノイズが周囲の電気機器に悪影響を与える。スイッチング素子SW1〜SW6のスイッチング時の電力の損失(以下、「スイッチング損失」とする。)とノイズの発生を抑制するために、ソフトスイッチング技術が開発されている。
【0006】
ソフトスイッチング技術は、各スイッチング素子SW1〜SW6にそれぞれ並列接続された共振用コンデンサとこの共振用コンデンサと共振させるために設けられた共振用リアクトルとの共振動作を利用して、スイッチング素子SW1〜SW6にかかる電圧(または、流れる電流)がゼロとなった状態でスイッチングを行うものである。ソフトスイッチング技術を採用することにより、スイッチング損失とノイズの発生が抑制される。インバータにおけるソフトスイッチングの手法には、共振用リアクトルとスイッチング素子とを備える補助回路の接続場所の違い(補助回路へどこからエネルギーを供給するかの違い)により、DCリンク方式、レッグスナバ方式、ACリンク方式などがある。一般的に、大容量インバータにはACリンク方式が用いられている。
【0007】
図18は、ACリンク方式のインバータ回路の内部構成の一例を説明するための回路図である。
【0008】
同図に示すように、インバータ回路201は、各スイッチング素子SW1〜SW6にそれぞれ共振用コンデンサC1〜C6が並列接続されている点と、補助回路を備えている点とが、図17に示すインバータ回路200と異なる。インバータ回路201の補助回路は、各相(U相、V相、W相)の出力ラインにそれぞれ接続された共振用リアクトルLu,Lv,Lwと、共振用リアクトルLu,Lv,Lwを出力ラインとは反対側でΔ結線するスイッチング素子SW7〜SW12とを備えている。スイッチング素子SW7とSW8、スイッチング素子SW9とSW10、およびスイッチング素子SW11とSW12は、電流が流れる向きが互いに逆となるようにそれぞれ接続されて、Δ結線されている。また、各スイッチング素子SW7〜SW12にはそれぞれ還流ダイオードが逆並列接続されている。
【0009】
インバータ回路201の補助回路は各相独立に共振回路の形成を制御することができるので、各相のスイッチング素子SW1〜SW6のスイッチングのタイミングに合わせて各相の共振用コンデンサC1〜C6にそれぞれ個別に共振電流を流すことができる。したがって、ほとんどのタイミングでソフトスイッチングを実現することができる。しかし、補助回路を構成するためのスイッチング素子および環流ダイオードの数が多くなり、回路構成が複雑になるというデメリットがある。これを解消するために、補助回路の構成部品を減らして回路構成を単純にしたもの(図19参照)が開発されている。
【0010】
図19は、ACリンク方式のインバータ回路の内部構成の別の一例を説明するための回路図である。
【0011】
同図に示すように、インバータ回路202は、各スイッチング素子SW1〜SW6にそれぞれ共振用コンデンサC1〜C6が並列接続されている点で図18に示すインバータ回路201と共通するが、補助回路の回路構成がインバータ回路201と異なる。インバータ回路202の補助回路は、スイッチング素子SWuと共振用リアクトルLuとを直列接続した回路(以下では「U相補助回路」とする。)、スイッチング素子SWvと共振用リアクトルLvとを直列接続した回路(以下では「V相補助回路」とする。)、およびスイッチング素子SWwと共振用リアクトルLwとを直列接続した回路(以下では「W相補助回路」とする。)を備えており、各相の補助回路の一方端はそれぞれ各相(U相、V相、W相)の出力ラインに接続され、他方端はY結線されている。なお、各スイッチング素子SWu,SWv,SWwにはそれぞれ還流ダイオードが逆並列接続されている。
【0012】
インバータ回路202は、補助回路の部品の数が少なく回路構成が簡単なので、インバータ回路201(図18参照)と比べて、その大きさや重量を抑えることができるし、製造コストを抑制することができる。なお、以下では、図18に示すインバータ回路201のように、補助回路において各相がΔ結線されているものを、「Δ結線型ACリンク方式インバータ回路」とし、図19に示すインバータ回路202のように、補助回路において各相がY結線されているものを、「Y結線型ACリンク方式インバータ回路」とする。
【先行技術文献】
【特許文献】
【0013】
【特許文献1】特開2010−68630号公報
【特許文献2】特開2010−136547号公報
【非特許文献】
【0014】
【非特許文献1】星伸一、大口國臣、「三相PWM共振スナバインバータの補助スイッチ制御法」、電学論D、124巻4号、2004年、第343ページ〜第351ページ
【発明の概要】
【発明が解決しようとする課題】
【0015】
しかしながら、インバータ回路202の補助回路は、各相独立に共振回路の形成を制御することができない場合があるという問題がある。インバータ回路202の補助回路は各相の補助回路がY結線されているので、ある相の共振用コンデンサに共振電流を流すための共振回路を形成するために2つの相の補助回路を使用することになる。したがって、複数の相のスイッチング素子のスイッチングのタイミングが近い場合、ある相の補助回路の使用が競合する場合がある。この場合、一方の相の共振用コンデンサに共振電流を流すタイミングが制御できない。
【0016】
例えば、U相のスイッチング素子SW1をソフトスイッチングでオフ状態からオン状態に切り替えるためには、共振用コンデンサC1に共振電流を流して、スイッチング素子SW1にかかる電圧をゼロにする必要がある。このとき、例えば、スイッチング素子SWuおよびSWvをオン状態にして、共振用コンデンサC1と共振用リアクトルLu,Lvとで共振回路を形成して共振電流を流す。共振用コンデンサC1に共振電流を流しているときにV相のスイッチング素子SW5をオフ状態からオン状態に切り替える場合、共振用コンデンサC5に共振電流を流す必要があるが、すでにスイッチング素子SWuおよびSWvがオンになっているので共振用コンデンサC5にもすでに共振電流が流れており、共振電流を流すタイミングを制御できない。この場合、スイッチング素子SW5のスイッチングはソフトスイッチングを実現できず通常のスイッチング(ソフトスイッチングに対して、「ハードスイッチング」という。)となるので、スイッチング損失が発生する。このように、各相のスイッチング素子SW1〜SW6のスイッチングのタイミングが重なるとソフトスイッチングが実現できない場合があり、これが増加するとスイッチング損失が増加する。
【0017】
また、インバータ回路202において、正極側のスイッチング素子SW1,SW2,SW3がすべてオン状態の場合やオフ状態の場合にも、ソフトスイッチングを実現できなくなる場合がある。例えば、スイッチング素子SW1,SW2,SW3がすべてオン状態(スイッチング素子SW4,SW5,SW6がすべてオフ状態)のときにスイッチング素子SW1をオフ状態にしてスイッチング素子SW4をオン状態にする場合、負極側に接続されている相がないので、共振用コンデンサC1に共振電流を流すことができない。したがって、ソフトスイッチングを実現できないので、スイッチング損失が発生する。
【0018】
このことは、Y結線型ACリンク方式インバータ回路(図19のインバータ回路202参照)の場合に限られず、Δ結線型ACリンク方式インバータ回路(図18のインバータ回路201参照)の場合でも同様である。つまり、補助回路の構成にかかわらず、ACリンク方式のインバータ回路において、正極側のスイッチング素子SW1,SW2,SW3がすべてオン状態の場合やオフ状態の場合に、ソフトスイッチングを実現できなくなる場合がある。
【0019】
本発明は上記した事情のもとで考え出されたものであって、インバータ回路がACリンク方式である場合に、ソフトスイッチングを実現できないタイミングをなくすことができるインバータ装置を提供することをその目的としている。
【課題を解決するための手段】
【0020】
上記課題を解決するため、本発明では、次の技術的手段を講じている。
【0021】
本発明の第1の側面によって提供されるインバータ装置は、直流電源が出力する直流電力を交流電力に変換して三相電力系統に出力するインバータ装置であって、前記直流電源の正極と負極との間に、2つの主スイッチを直列接続したブリッジを3個並列接続した三相ブリッジ回路と、前記各主スイッチにそれぞれ並列接続された6個のコンデンサと、複数の補助スイッチと複数のリアクトルとを備え、前記補助スイッチを導通することによって前記各ブリッジにおける2つの主スイッチの接続点を、前記リアクトルを介して互いに接続させる補助回路とを備えているインバータ回路と、前記インバータ回路が出力する三相の電圧の中性点電位を1/3周期毎に遷移させて1/3周期ずつ各相の電位を前記負極側の電位に固定するNVS制御のための各相のPWM信号を生成するPWM信号生成手段と、前記各主スイッチのスイッチング時に前記コンデンサと前記リアクトルとを共振させるように、前記補助スイッチを導通させるためのパルス信号を生成するパルス信号生成手段とを備え、前記PWM信号によって前記インバータ回路をNVS制御し、前記パルス信号によって前記補助回路を制御することで前記主スイッチのソフトスイッチングを実現する制御回路とを備えることを特徴とする。
【0022】
本発明の好ましい実施の形態においては、前記補助回路は、前記補助スイッチと前記リアクトルとを直列接続した3個の回路を備え、前記各回路の一方端は前記各ブリッジの前記接続点にそれぞれ接続され、前記各回路の他方端は互いに接続されている。
【0023】
本発明の好ましい実施の形態においては、前記パルス信号生成手段は、前記ブリッジの前記接続点から前記三相電力系統に電流が流れている場合で、当該ブリッジの正極側の主スイッチを開放状態から導通状態に切り替えるオフスイッチング時、および、前記三相電力系統から前記ブリッジの前記接続点に電流が流れている場合で、当該ブリッジの正極側の主スイッチを導通状態から開放状態に切り替えるオンスイッチング時に、当該ブリッジの前記接続点と負極側の電位に固定されている相のブリッジの前記接続点とを前記リアクトルを介して互いに接続させるように前記補助回路を制御するパルス信号を生成する。
【0024】
本発明の好ましい実施の形態においては、前記PWM信号生成手段は、1周期の波形が、1/3周期の期間でゼロとなり、続く1/3周期の期間で位相が0から2π/3の区間の正弦波の波形となり、残りの1/3周期の期間で前記正弦波の位相がπ/3からπの区間の波形となる第1のNVS指令値信号と、この第1のNVS指令値信号に対して位相が2π/3だけ進んだ第2のNVS指令値信号と、前記第1のNVS指令値信号に対して位相が2π/3だけ遅れた第3のNVS指令値信号とを生成し、当該各NVS指令値信号と下限値がゼロとなるキャリア信号とに基づいて前記PWM信号を生成する。
【0025】
本発明の好ましい実施の形態においては、前記PWM信号生成手段は、前記インバータ回路より出力すべき各線間電圧を指令するための3つの線間電圧指令値信号に基づいて、前記第1のNVS指令値信号を、1/3周期の期間をゼロとし、続く1/3周期の期間を第1の線間電圧指令値信号を反転した信号とし、残りの1/3周期の期間を第2の線間電圧指令値信号として生成し、前記第2のNVS指令値信号を、1/3周期の期間をゼロとし、続く1/3周期の期間を前記第2の線間電圧指令値信号を反転した信号とし、残りの1/3周期の期間を第3の線間電圧指令値信号として生成し、前記第3のNVS指令値信号を、1/3周期の期間をゼロとし、続く1/3周期の期間を前記第3の線間電圧指令値信号を反転した信号とし、残りの1/3周期の期間を前記第1の線間電圧指令値信号として生成する。
【0026】
本発明の第2の側面によって提供される系統連系インバータシステムは、本発明の第1の側面によって提供されるインバータ装置を備えている。
【発明の効果】
【0027】
本発明によれば、パルス信号生成手段によって生成されたパルス信号に基づいて補助スイッチが導通されて、コンデンサとリアクトルによる共振回路が形成される。本発明ではNVS制御を行っているので、いずれかの相が負極側の電位に固定されている。したがって、すべての相の正極側の主スイッチがオン状態となっている場合は発生しない。また、すべての相の正極側の主スイッチがオフ状態となっている場合(すべての相の負極側の主スイッチがオン状態となっている場合)でも、スイッチングが行われる相の相電圧がプラス電位となるので、当該スイッチングが行なわれる相の2つの主スイッチの接続点と、負極側の電位に固定されている相の2つの主スイッチの接続点とを、リアクトルを介して互いに接続させるようにすれば、共振電流を流すことができる。したがって、この場合でも、ソフトスイッチングを実現することができる。これにより、正極側の主スイッチがすべての相でオン状態となったり、オフ状態となったりすることで、ソフトスイッチングを実現できない場合が生じることを防ぐことができる。
【0028】
また、本発明によれば、負極側の電位に固定されている相以外の2つの相のみがスイッチングを行う。ソフトスイッチングを実現するための共振動作を必要とするスイッチングは、所定の場合に限られる。したがって、補助回路が補助スイッチとリアクトルとを直列接続した3個の回路の一方端をそれぞれ各ブリッジの接続点に接続し、他方端を互いに接続したものである場合(Y結線型ACリンク方式インバータ回路)でも、必要な場合は常に、各相独立に共振回路の形成を制御することができる。これにより、すべてのタイミングで、ソフトスイッチングを実現することができ、スイッチング損失を削減することができる。
【0029】
本発明のその他の特徴および利点は、添付図面を参照して以下に行う詳細な説明によって、より明らかとなろう。
【図面の簡単な説明】
【0030】
【図1】本発明に係るインバータ装置を備える系統連系インバータシステムを説明するためのブロック図である。
【図2】本発明に係るインバータ装置のインバータ回路の内部構成を説明するための回路図である。
【図3】ケース1−1の場合のスイッチング時の共振動作を説明するための図である。
【図4】ケース1−2の場合のスイッチング時の共振動作を説明するための図である。
【図5】ケース2−1の場合のスイッチング時の共振動作を説明するための図である。
【図6】ケース2−2の場合のスイッチング時の共振動作を説明するための図である。
【図7】本発明に係るインバータ装置の制御回路の内部構成を説明するためのブロック図である。
【図8】NVS制御部が生成するNVS指令値信号の波形を説明するための図である。
【図9】NVS指令値信号とキャリア信号とからPWM信号を生成する方法を説明するための図である。
【図10】ケース1−2において、すべての相で負極側のスイッチング素子がオン状態である場合に、スイッチングが行なわれる相と負極固定相の補助回路のスイッチング素子を導通させたときの共振電流の電流経路を説明するための図である。
【図11】NVS指令値信号の波形と、系統連系インバータシステムの出力線間電圧の波形を説明するための図である。
【図12】図11に示す期間t1における補助回路パルス信号を説明するための図である。
【図13】図11に示す期間t2における補助回路パルス信号を説明するための図である。
【図14】図11に示す期間t3における補助回路パルス信号を説明するための図である。
【図15】図11に示す期間t4における補助回路パルス信号を説明するための図である。
【図16】一般的な系統連系インバータシステムを説明するためのブロック図である。
【図17】インバータ回路の内部構成の一例を示す回路図である。
【図18】ACリンク方式のインバータ回路の内部構成の一例を説明するための回路図である。
【図19】ACリンク方式のインバータ回路の内部構成の別の一例を説明するための回路図である。
【発明を実施するための形態】
【0031】
以下、本発明の実施の形態を、本発明に係るインバータ装置を系統連系インバータシステムに用いた場合を例として、図面を参照して具体的に説明する。
【0032】
図1は、本発明に係るインバータ装置を備える系統連系インバータシステムを説明するためのブロック図である。
【0033】
図1に示すように、系統連系インバータシステムAは、直流電源1、インバータ装置4、フィルタ回路5、変圧回路6、電流センサ7,8、および系統電圧センサ9を備えている。また、インバータ装置4はインバータ回路2および制御回路3を備えている。
【0034】
直流電源1は、インバータ回路2に接続している。インバータ回路2、フィルタ回路5、および変圧回路6は、この順で、U相、V相、W相の出力電圧の出力ラインで直列に接続されており、図示しない開閉器を介して三相電力系統B(系統B)に接続している。電流センサ7は、インバータ回路2とフィルタ回路5との間の出力ラインに設置されている。電流センサ8は、変圧回路6と開閉器との間の出力ラインに設置されており、系統電圧センサ9は、開閉器と系統Bとの間の出力ラインに設置されている。制御回路3は、インバータ回路2に接続されている。系統連系インバータシステムAは、開閉器によって系統Bに連系して、直流電源1が出力する直流電力を交流電力に変換して系統Bに供給する。なお、系統連系インバータシステムAの構成は、これに限られない。例えば、インバータ回路2の制御に必要ないセンサを設けていなくてもよいし、変圧回路6に代えて、直流電源1とインバータ回路2との間にDC/DCコンバータ回路を設ける、いわゆるトランスレス方式であってもよい。
【0035】
直流電源1は、直流電力を出力するものであり、例えば太陽電池を備えている。太陽電池は、太陽光エネルギーを電気エネルギーに変換することで、直流電力を生成する。直流電源1は、生成された直流電力を、インバータ回路2に出力する。なお、直流電源1は、太陽電池により直流電力を生成するものに限定されない。例えば、直流電源1は、燃料電池、蓄電池、電気二重層コンデンサやリチウムイオン電池であってもよい。また、ディーゼルエンジン発電機、マイクロガスタービン発電機や風力タービン発電機などにより生成された交流電力を直流電力に変換して出力する装置であってもよい。
【0036】
インバータ装置4は、直流電源1が生成した直流電力を交流電力に変換して出力するためのものであり、各センサ7,8,9などから入力される信号に基づいて、出力する交流電力の制御を行っている。インバータ装置4は、電力を変換するインバータ回路2と、出力する交流電力の制御を行う制御回路3とを備えている。なお、インバータ装置4は、過電流、地絡、短絡、単独運転などを検出して運転を停止させる構成や、最大電力追従のための構成なども有しているが、本発明の説明に関係しないので、図1への記載および説明を省略している。
【0037】
インバータ回路2は、直流電源1から入力される直流電圧を交流電圧に変換して、フィルタ回路5に出力するものである。インバータ回路2は、3組6個のスイッチング素子(後述)を備えた三相のPWM制御型インバータであり、ソフトスイッチングを行うための補助回路(後述)において各相がY結線されているY結線型ACリンク方式インバータ回路である。インバータ回路2は、制御回路3から入力されるPWM信号Pに基づいて、各スイッチング素子のオンとオフとを切り替えることで、直流電源1から入力される直流電圧を交流電圧に変換する。また、インバータ回路2は、ソフトスイッチングを実現するために、各相の補助回路に設けられたスイッチング素子をオンにすることで共振電流を流す。なお、インバータ回路2の詳細な説明は後述する。
【0038】
制御回路3は、インバータ回路2を制御するものである。制御回路3は、電流センサ8から入力される出力電流信号I1、および、系統電圧センサ9から入力される系統電圧信号Vに基づいて、PWM信号Pを生成してインバータ回路2に出力する。制御回路3は、系統連系インバータシステムAが出力する出力電圧の波形を指令するための指令値信号を各センサから入力される検出信号に基づいて生成し、当該指令値信号に基づいて生成されるパルス信号をPWM信号Pとして出力する。インバータ回路2は、入力されるPWM信号Pに基づいて各スイッチング素子のオンとオフとを切り替えることで、指令値信号に対応した電圧信号を出力する。制御回路3は、指令値信号の波形を変化させてインバータ回路2の出力電圧信号を変化させることで出力電流を制御している。これにより、制御回路3は、各種フィードバック制御を行っている。本実施形態において、制御回路3は出力電流制御を行っている。なお、制御回路3が行う制御の手法は、これに限られない。例えば、直流電源1から出力される直流電圧や、系統連系インバータシステムAが出力する有効電力や無効電力、出力電圧などを制御するようにしてもよい。
【0039】
本実施形態において、制御回路3はNVS(Neutral Voltage Shift)制御を行っている。NVS制御は、本発明者が開発した制御手法であり、三相の中性点電位を1/3周期毎に遷移させて1/3周期ずつ各相の電位を負極側の電位に固定することで、各相のスイッチングを当該負極側電位に固定された期間停止させるという制御である。NVS制御は、スイッチング回数を削減させることができるので、スイッチングロスを削減することができる。制御回路3およびNVS制御の詳細な説明は後述する。
【0040】
また、制御回路3は、電流センサ7から入力される出力電流信号I2と生成したPWM信号Pとに基づいて、補助回路パルス信号P’を生成してインバータ回路2に出力する。補助回路パルス信号P’は、インバータ回路2の各相の補助回路に設けられたスイッチング素子のオン状態とオフ状態とを切り替えるためのパルス信号である。インバータ回路2は、入力される補助回路パルス信号P’に基づいて各相の補助回路に設けられた各スイッチング素子をオン状態とすることで共振電流を流し、ソフトスイッチングを実現する。
【0041】
フィルタ回路5は、インバータ回路2から入力される交流電圧から、スイッチングによる高周波成分を除去するものである。フィルタ回路5は、リアクトルとコンデンサとからなるローパスフィルタ(図示しない。)を備えている。フィルタ回路5で高周波成分を除去された交流電圧は、変圧回路6に出力される。なお、フィルタ回路5の構成はこれに限定されず、高周波成分を除去するための周知のフィルタ回路であればよい。変圧回路6は、フィルタ回路5から出力される交流電圧を系統Bの系統電圧とほぼ同一のレベルに昇圧または降圧する。
【0042】
電流センサ7は、インバータ回路2から出力される各相の出力電流の向きを調べるために、各相の出力電流を検出するものである。検出された出力電流信号I2(I2u,I2v,I2w)は、制御回路3に入力される。電流センサ8は、変圧回路6から出力される各相の出力電流(すなわち、系統連系インバータシステムAの出力電流である。)を検出するものである。検出された出力電流信号I1(I1u,I1v,I1w)は、制御回路3に入力される。系統電圧センサ9は、系統Bの各相の系統電圧(線間電圧)を検出するものである。検出された系統電圧信号V(Vuv,Vvw,Vwu)は、制御回路3に入力される。なお、系統連系インバータシステムAが出力する出力電圧は、系統電圧とほぼ一致している。
【0043】
次に、図2〜図6を参照して、インバータ回路2の内部構成および詳細な説明を行う。
【0044】
図2は、インバータ回路2の内部構成を説明するための回路図である。インバータ回路2は、三相のPWM制御型のY結線型ACリンク方式インバータ回路であり、電力変換を行うブリッジ回路21と、ソフトスイッチングを実現するための補助回路22とを備えている。
【0045】
ブリッジ回路21は、6個のスイッチング素子S1〜S6、環流ダイオードD1〜D6、共振用コンデンサC1〜C6、および平滑コンデンサCを備えている。本実施形態では、スイッチング素子S1〜S6としてIGBT(Insulated Gate Bipolar Transistor : 絶縁ゲート・バイポーラトランジスタ)を使用している。なお、スイッチング素子S1〜S6はIGBTに限定されず、バイポーラトランジスタ、MOSFET、逆阻止サイリスタなどであってもよい。また、環流ダイオードD1〜D6、共振用コンデンサC1〜C6、および平滑コンデンサCの種類も限定されない。
【0046】
スイッチング素子S1とS4とは、スイッチング素子S1のエミッタ端子とスイッチング素子S4のコレクタ端子とが接続されて、直列接続されている。スイッチング素子S1のコレクタ端子は直流電源1の正極側に接続され、スイッチング素子S4のエミッタ端子は直流電源1の負極側に接続されて、ブリッジ構造を形成している。同様に、スイッチング素子S2とS5とが直列接続されてブリッジ構造を形成し、スイッチング素子S3とS6とが直列接続されてブリッジ構造を形成している。スイッチング素子S1とS4で形成されているブリッジ構造をU相アームとし、スイッチング素子S2とS5で形成されているブリッジ構造をV相アームとし、スイッチング素子S3とS6で形成されているブリッジ構造をW相アームとする。U相アームのスイッチング素子S1とS4との接続点にはU相の出力ラインが接続され、V相アームのスイッチング素子S2とS5との接続点にはV相の出力ラインが接続されW相アームのスイッチング素子S3とS6との接続点にはW相の出力ラインが接続されている。各スイッチング素子S1〜S6のベース端子には、制御回路3から出力されるPWM信号Pが入力される。
【0047】
各スイッチング素子S1〜S6は、PWM信号Pに基づいて、オン状態とオフ状態とを切り替えられる。各アームの両端はそれぞれ直流電源1の正極と負極とに接続されているので、正極側のスイッチング素子がオン状態で負極側のスイッチング素子がオフ状態の場合、当該相の出力ラインの電位は直流電源1の正極側の電位となる。一方、正極側のスイッチング素子がオフ状態で負極側のスイッチング素子がオン状態の場合、当該相の出力ラインの電位は直流電源1の負極側の電位となる。これにより、直流電源1の正極側の電位と負極側の電位とが切り替えられたパルス状の電圧信号が各出力ラインから出力され、出力ライン間の電圧である線間電圧が交流電圧となる。
【0048】
環流ダイオードD1〜D6は、スイッチング素子S1〜S6のコレクタ端子とエミッタ端子との間に、それぞれ逆並列に接続されている。すなわち、環流ダイオードD1〜D6のアノード端子はそれぞれスイッチング素子S1〜S6のエミッタ端子に接続され、環流ダイオードD1〜D6のカソード端子はそれぞれスイッチング素子S1〜S6のコレクタ端子に接続されている。環流ダイオードD1〜D6は、スイッチング素子S1〜S6の切り替えによって発生する逆起電力による逆方向の高い電圧がスイッチング素子S1〜S6に印加されないようにするためのものである。
【0049】
共振用コンデンサC1〜C6は、スイッチング素子S1〜S6のコレクタ端子とエミッタ端子との間に、それぞれ接続されている。共振用コンデンサC1〜C6は、スイッチング素子S1〜S6をオン状態からオフ状態に切り替えたとき(以下では、この切り替えを「ターンオフ」とする。)や、スイッチング素子S1〜S6をオフ状態からオン状態に切り替えたとき(以下では、この切り替えを「ターンオン」とする。)に、コレクタ端子とエミッタ端子との間に印加されるサージ電圧を吸収するものである。また、共振用コンデンサC1〜C6は、後述する共振用リアクトルL7〜L9との間で共振回路を形成するものである。なお、共振用コンデンサC1〜C6は構成上ブリッジ回路21に含まれているが、機能的にはソフトスイッチングを実現するための構成である。
【0050】
平滑コンデンサCは、直流電源1から入力される直流電圧を平滑化するものである。
【0051】
補助回路22は、3個のスイッチング素子S7〜S9、3個の環流ダイオードD7〜D9、および3個の共振用リアクトルL7〜L9を備えている。本実施形態では、スイッチング素子S7〜S9としてIGBTを使用している。なお、スイッチング素子S7〜S9はIGBTに限定されず、バイポーラトランジスタ、MOSFET、逆阻止サイリスタなどであってもよい。また、環流ダイオードD7〜D9や共振用リアクトルL7〜L9の種類も限定されない。補助回路22は、スイッチング素子S7、環流ダイオードD7、共振用リアクトルL7からなるU相補助回路22uと、スイッチング素子S8、環流ダイオードD8、共振用リアクトルL8からなるV相補助回路22vと、スイッチング素子S9、環流ダイオードD9、共振用リアクトルL9からなるW相補助回路22wとからなる。
【0052】
U相補助回路22uは、逆並列に接続された(すなわち、スイッチング素子S7のエミッタ端子と環流ダイオードD7のアノード端子とが接続され、スイッチング素子S7のコレクタ端子と環流ダイオードD7のカソード端子とが接続されている。)スイッチング素子S7と環流ダイオードD7に、共振用リアクトルL7を直列接続したものである。本実施形態では、共振用リアクトルL7はスイッチング素子S7のエミッタ端子側に接続されているが、コレクタ端子側に接続してもよい。同様に、V相補助回路22vは、逆並列に接続されたスイッチング素子S8と環流ダイオードD8に、共振用リアクトルL8を直列接続したものであり、W相補助回路22wは、逆並列に接続されたスイッチング素子S9と環流ダイオードD9に、共振用リアクトルL9を直列接続したものである。U相補助回路22u、V相補助回路22v、W相補助回路22wの一方端はそれぞれU相、V相、W相の出力ラインに接続され、他方端は互いに接続されている。すなわち、三相がU相補助回路22u、V相補助回路22v、およびW相補助回路22wによってY結線されている。
【0053】
環流ダイオードD7〜D9は、スイッチング素子S7〜S9の切り替えによって発生する逆起電力による逆方向の高い電圧がスイッチング素子S7〜S9に印加されないようにするためのものである。共振用リアクトルL7〜L9は、共振用コンデンサC1〜C6との間で共振回路を形成するものである。
【0054】
各スイッチング素子S7〜S9はオン状態になったときに各相の出力ラインと各相の補助回路22u,22v,22wとを導通させ、2以上のスイッチング素子がオン状態になったときに共振用リアクトルと共振用コンデンサとによる共振回路を形成する。各スイッチング素子S7〜S9のベース端子には、制御回路3から出力される補助回路パルス信号(後述)がそれぞれ入力される。各スイッチング素子S7〜S9は、各補助回路パルス信号に基づいて、オン状態とオフ状態とを切り替えられる。本実施形態では、補助回路パルス信号がローレベルの場合にスイッチング素子がオフ状態になり、補助回路パルス信号がハイレベルの場合にスイッチング素子がオン状態になる。例えば、スイッチング素子S7およびS8がオン状態になった場合、U相の出力ラインとV相の出力ラインとが、直列接続された共振用リアクトルL7および共振用リアクトルL8で接続された状態となる。この場合、共振用コンデンサC1,C2,C4,またはC5と、直列接続された共振用リアクトルL7およびL8とで共振回路が形成される。
【0055】
補助回路22は、制御回路3から入力される補助回路パルス信号に基づいて共振回路を形成して共振電流を流すことで、共振用コンデンサC1〜C6を放電させて各スイッチング素子S1〜S6の端子間電圧(スイッチング素子のエミッタ端子とコレクタ端子との間の電圧)をゼロにする。これにより、各スイッチング素子S1〜S6のスイッチングがゼロ電圧スイッチングとなり、ソフトスイッチングを実現することができる。
【0056】
しかし、共振動作を行わなくてもソフトスイッチングを実現することができる場合は共振回路を形成する必要がない。したがって、そのような場合には補助回路22を動作させる必要はない。スイッチング素子S1〜S6のスイッチング時の状態は、4つケースに場合分けすることができる。このうち、共振動作を必要とするケースにのみ、補助回路22を動作させる。
【0057】
図3〜図6は、一般的なインバータ回路における各相のスイッチング素子のスイッチング(以下では、「相のスイッチング」と省略する。)時の状態を4つのケースに場合分けして説明するための図である。
【0058】
相のスイッチングには、正極側のスイッチング素子(図2におけるスイッチング素子S1〜S3に該当する。)がオン状態で負極側のスイッチング素子(図2におけるスイッチング素子S4〜S6に該当する。)がオフ状態から、正極側のスイッチング素子がオフ状態で負極側のスイッチング素子がオン状態に切り替える場合(以下では「オフスイッチング」とする。)と、正極側のスイッチング素子がオフ状態で負極側のスイッチング素子がオン状態から、正極側のスイッチング素子がオン状態で負極側のスイッチング素子がオフ状態に切り替える場合(以下では「オンスイッチング」とする。)とがある。また、スイッチングが行われる相の出力電流の向きは、インバータ回路2から系統Bに向かう向き(以下では、この向きを「正の向き」とする。)と、系統Bからインバータ回路2に向かう向き(以下では、この向きを「負の向き」とする。)とがある。したがって、各相のスイッチング時の状態には4つのケースがある。出力電流が正の向きのときにオフスイッチングを行う場合をケース1−1(図3参照)、出力電流が正の向きのときにオンスイッチングを行う場合をケース1−2(図4参照)、出力電流が負の向きのときにオフスイッチングを行う場合をケース2−1(図5参照)、出力電流が負の向きのときにオンスイッチングを行う場合をケース2−2(図6参照)とする。
【0059】
正極側のスイッチング素子と負極側のスイッチング素子の両方が同時にオン状態になると正極と負極とが短絡されることになる。したがって、オフスイッチングおよびオンスイッチングにおいては、正極側のスイッチング素子と負極側のスイッチング素子とを同時にスイッチングするのではなく、両方がオフ状態となるようにオン状態のスイッチング素子をオフ状態にして、所定時間(以下では「デッドタイム」とする。)経過後に他方のスイッチング素子をオン状態にする。すなわち、オフスイッチングの場合(ケース1−1およびケース2−1)は、まず正極側のスイッチング素子をオフ状態にし、デッドタイム経過後に負極側のスイッチング素子をオン状態にする。また、オンスイッチングの場合(ケース1−2およびケース2−2)は、まず負極側のスイッチング素子をオフ状態にしてから正極側のスイッチング素子をオン状態にする。
【0060】
図3は、ケース1−1の場合のスイッチング時の共振動作を説明するための図である。なお、スイッチング素子のスイッチングは相毎に独立しており、同図においては、ある相(U相、V相、またはW相)がケース1−1の場合のスイッチングについて説明している。図4〜図6においても同様である。また、図3〜図6においては、出力ラインの上に記載している実線矢印が出力電流の向きを示しており、正極側と負極側との間に電圧Vdcが印加されていることを示している。また、スイッチSpが正極側のスイッチング素子、スイッチSdが負極側のスイッチング素子、コンデンサCpが正極側の共振用コンデンサ、コンデンサCdが負極側の共振用コンデンサである。
【0061】
図3(a)は、オフスイッチングを開始する前の状態を示している。スイッチSpがオン状態で、スイッチSnがオフ状態になっており、出力電流が正の向きになっている。このとき、スイッチSpの端子間電圧Vspはゼロである。また、スイッチSpの端子間にコンデンサCpが接続されているので、スイッチSpをターンオフした後の端子間電圧Vspの上昇が抑制される。したがって、ゼロ電圧スイッチング(ソフトスイッチング)を実現できる。
【0062】
同図(b)は、同図(a)の状態からスイッチSpをターンオフした後の状態を示している。スイッチSpがターンオフしてオフ状態になっており、スイッチSnもオフ状態になっている。このとき、出力電流が正の向きに流れているので、コンデンサCpは充電され、コンデンサCnは放電される。コンデンサCnの放電によりスイッチSnの端子間電圧Vsnがゼロになった後にスイッチSnをターンオンした場合、ゼロ電圧スイッチング(ソフトスイッチング)を実現できる。同図(c)は、同図(b)の状態からスイッチSnをターンオンした後の状態、すなわち、オフスイッチングが完了した後の状態を示している。なお、同図(b)の状態はデッドタイムの状態であり、このデッドタイムの期間内にコンデンサCnの放電が完了するようにコンデンサCnの容量およびデッドタイムを設計する必要がある。
【0063】
このように、ケース1−1の場合、共振動作を行わなくてもソフトスイッチングを実現することができる。
【0064】
図4は、ケース1−2の場合のスイッチング時の共振動作を説明するための図である。なお、図4および図5においては、共振電流の流れを破線矢印で示している。また、リアクトルLがコンデンサCpおよびコンデンサCnと共振するための共振用リアクトルであり、スイッチSrがリアクトルLを介して出力ラインを正極側(図5においては負極側)に接続するためのスイッチング素子である。なお、リアクトルLおよびスイッチSrは、スイッチSrがオン状態の場合のみ記載されている。
【0065】
図4(a)は、オンスイッチングを開始する前の状態を示している。スイッチSpがオフ状態で、スイッチSnがオン状態になっており、出力電流が正の向きになっている。
【0066】
同図(b)は、スイッチSrをオン状態にすることでリアクトルLを介して出力ラインを正極側に接続した状態を示している。このとき、コンデンサCpとリアクトルLとの間で共振回路が形成されて共振電流が流れ、コンデンサCpが放電される。このとき、スイッチSnの端子間電圧Vsnはゼロである。また、スイッチSnの端子間にコンデンサCnが接続されているので、スイッチSnをターンオフした後の端子間電圧Vsnの上昇が抑制される。したがって、ゼロ電圧スイッチング(ソフトスイッチング)を実現できる。
【0067】
同図(c)は、同図(b)の状態からスイッチSnをターンオフした後の状態を示している。スイッチSnがターンオフしてオフ状態になっており、スイッチSpもオフ状態になっている。このとき、スイッチSrがオン状態なので、コンデンサCpとリアクトルLとの間で共振回路が形成されて共振電流が流れ、コンデンサCpが放電される。また、コンデンサCnとリアクトルLとの間で共振回路が形成されて共振電流が流れ、コンデンサCnが充電される。コンデンサCpの放電によりスイッチSpの端子間電圧Vspがゼロになった後にスイッチSpをターンオンした場合、ゼロ電圧スイッチング(ソフトスイッチング)を実現できる。
【0068】
同図(d)は、同図(c)の状態からスイッチSpをターンオンした後の状態を示している。なお、同図(c)の状態はデッドタイムの状態であり、このデッドタイムの期間内にコンデンサCpの放電が完了するようにコンデンサCpの容量およびデッドタイムを設計する必要がある。同図(e)は、同図(d)の状態からスイッチSrをターンオフした後の状態、すなわち、オンスイッチングが完了した後の状態を示している。
【0069】
このように、ケース1−2の場合にソフトスイッチングを実現するためには共振動作を行う必要があり、所定のタイミングでスイッチSrのスイッチングを行って、リアクトルLを介して出力ラインを正極側に接続する必要がある。なお、出力電流が流れていないときにオンスイッチングを行う場合にも共振動作を行なう必要があるので、この場合もケース1−2に含めている。
【0070】
図5は、ケース2−1の場合のスイッチング時の共振動作を説明するための図である。
【0071】
同図(a)は、オフスイッチングを開始する前の状態を示している。スイッチSpがオン状態で、スイッチSnがオフ状態になっており、出力電流が負の向きになっている。
【0072】
同図(b)は、スイッチSrをオン状態にすることでリアクトルLを介して出力ラインを負極側に接続した状態を示している。このとき、コンデンサCnとリアクトルLとの間で共振回路が形成されて共振電流が流れ、コンデンサCnが放電される。このとき、スイッチSpの端子間電圧Vspはゼロである。また、スイッチSpの端子間にコンデンサCpが接続されているので、スイッチSpをターンオフした後の端子間電圧Vspの上昇が抑制される。したがって、ゼロ電圧スイッチング(ソフトスイッチング)を実現できる。
【0073】
同図(c)は、同図(b)の状態からスイッチSpをターンオフした後の状態を示している。スイッチSpがターンオフしてオフ状態になっており、スイッチSnもオフ状態になっている。このとき、スイッチSrがオン状態なので、コンデンサCnとリアクトルLとの間で共振回路が形成されて共振電流が流れ、コンデンサCnが放電される。また、コンデンサCpとリアクトルLとの間で共振回路が形成されて共振電流が流れ、コンデンサCpが充電される。コンデンサCnの放電によりスイッチSnの端子間電圧Vsnがゼロになった後にスイッチSnをターンオンした場合、ゼロ電圧スイッチング(ソフトスイッチング)を実現できる。
【0074】
同図(d)は、同図(c)の状態からスイッチSnをターンオンした後の状態を示している。なお、同図(c)の状態はデッドタイムの状態であり、このデッドタイムの期間内にコンデンサCnの放電が完了するようにコンデンサCnの容量およびデッドタイムを設計する必要がある。同図(e)は、同図(d)の状態からスイッチSrをターンオフした後の状態、すなわち、オフスイッチングが完了した後の状態を示している。
【0075】
このように、ケース2−1の場合にソフトスイッチングを実現するためには共振動作を行う必要があり、所定のタイミングでスイッチSrのスイッチングを行って、リアクトルLを介して出力ラインを負極側に接続する必要がある。なお、出力電流が流れていないときにオフスイッチングを行う場合にも共振動作を行なう必要があるので、この場合もケース2−1に含めている。
【0076】
図6は、ケース2−2の場合のスイッチング時の共振動作を説明するための図である。
【0077】
同図(a)は、オンスイッチングを開始する前の状態を示している。スイッチSpがオフ状態で、スイッチSnがオン状態になっており、出力電流が負の向きになっている。このとき、スイッチSnの端子間電圧Vsnはゼロである。また、スイッチSnの端子間にコンデンサCnが接続されているので、スイッチSnをターンオフした後の端子間電圧Vsnの上昇が抑制される。したがって、ゼロ電圧スイッチング(ソフトスイッチング)を実現できる。
【0078】
同図(b)は、同図(a)の状態からスイッチSnをターンオフした後の状態を示している。スイッチSnがターンオフしてオフ状態になっており、スイッチSpもオフ状態になっている。このとき、出力電流が負の向きに流れているので、コンデンサCnは充電され、コンデンサCpは放電される。コンデンサCpの放電によりスイッチSpの端子間電圧Vspがゼロになった後にスイッチSpをターンオンした場合、ゼロ電圧スイッチング(ソフトスイッチング)を実現できる。同図(c)は、同図(b)の状態からスイッチSpをターンオンした後の状態、すなわち、オンスイッチングが完了した後の状態を示している。なお、同図(b)の状態はデッドタイムの状態であり、このデッドタイムの期間内にコンデンサCpの放電が完了するようにコンデンサCpの容量およびデッドタイムを設計する必要がある。
【0079】
このように、ケース2−2の場合、共振動作を行わなくてもソフトスイッチングを実現することができる。
【0080】
以上のように、ケース1−1および2−2の場合は、共振動作を行なわなくてもソフトスイッチングを実現することができる。したがって、ソフトスイッチングを実現するためには、ケース1−2および2−1の場合にのみ、所定のタイミングでスイッチSrのスイッチングを行って、リアクトルLを介して出力ラインを正極側(または負極側)に接続すればよい。
【0081】
補助回路22は、各相のスイッチング素子S1〜S6のスイッチングがケース1−2および2−1となる場合にのみ、所定のスイッチング素子S7〜S9のスイッチングを行う。
【0082】
次に、図7〜図9を参照して、制御回路3の内部構成およびNVS制御の詳細な説明を行う。
【0083】
本実施形態において、制御回路3はNVS制御を行うためのPWM信号Pを生成してインバータ回路2に出力する。NVS制御は、三相の中性点電位を1/3周期毎に遷移させて1/3周期ずつ各相の電位を負極側の電位に固定することで、各相のスイッチングを当該負極側電位に固定された期間停止させるという制御を行うものである。具体的には、1/3周期がゼロである特殊な波形となる指令値信号(以下では、「NVS指令値信号」という。)を生成し、当該NVS指令値信号に基づいて生成されたPWM信号Pでインバータ回路2を制御することで行われる。当該PWM信号PはNVS指令値信号がゼロである期間でローレベルを継続するので、この期間のスイッチング素子のスイッチング動作は停止する。したがって、スイッチング素子のスイッチング動作の回数が2/3に削減されるので、スイッチングロスを低減することができる(特開2010−136547号公報参照)。
【0084】
図7は、制御回路3の内部構成を説明するためのブロック図である。
【0085】
制御回路3は、電流制御部31、NVS制御部32、PWM信号生成部33、および補助回路パルス信号生成部34を備えている。
【0086】
電流制御部31は、電流センサ8より入力される出力電流信号I1と予め設定されている目標電流信号I1*との偏差に基づいてフィードバック制御を行い、補正値信号Xu,Xv,XwをNVS制御部32に出力するものである。
【0087】
NVS制御部32は、電流制御部31から入力される補正値信号Xu,Xv,Xwと系統電圧センサ9から入力される系統電圧信号V(Vuv,Vvw,Vwu)とに基づいて、NVS指令値信号Xu’,Xv’,Xw’を生成してPWM信号生成部33に出力する。NVS指令値信号Xu’,Xv’,Xw’は、系統連系インバータシステムAが出力する相電圧の波形を指令するための信号である。
【0088】
NVS制御部32は、各補正値信号Xu,Xv,Xwの差分信号に系統電圧信号Vを加算することで、線間電圧指令値信号Xuv,Xvw,Xwuを生成する。すなわち、補正値信号XuとXvとの差分信号に系統電圧信号Vuvを加算することで線間電圧指令値信号Xuvを生成し、補正値信号XvとXwとの差分信号に系統電圧信号Vvwを加算することで線間電圧指令値信号Xvwを生成し、補正値信号XwとXuとの差分信号に系統電圧信号Vwuを加算することで線間電圧指令値信号Xwuを生成する。線間電圧指令値信号Xuv,Xvw,Xwuは、系統連系インバータシステムAが出力する線間電圧の波形を指令するための信号である。
【0089】
NVS制御部32は、1/3周期毎に、線間電圧指令値信号Xuv,Xvw,Xwu、値がゼロであるゼロ信号、および、線間電圧指令値信号Xuv,Xvw,Xwuの極性を反転させた信号Xvu,Xwv,Xuwを切り替えることで、NVS指令値信号Xu',Xv',Xw'を生成する。
【0090】
図8は、NVS制御部32が生成するNVS指令値信号Xu',Xv',Xw'の波形を説明するための図である。
【0091】
同図(a)に示す波形Xuv,Xvw,Xwuは、それぞれ線間電圧指令値信号Xuv,Xvw,Xwuの波形であり、それぞれ系統電圧のU相、V相、W相の目標とする線間電圧信号の波形と一致する。同図(b)は、NVS指令値信号Xu'の波形を説明するための図である。同図(b)に示す波形Xuvは、線間電圧指令値信号Xuvの波形であり、同図(a)に示す波形Xuvと同じものである。同図(b)に示す波形Xuwは、線間電圧指令値信号Xwuの極性を反転した信号Xuwの波形である。同図(b)に示す波形Xu’は、NVS指令値信号Xu'の波形である。
【0092】
同図(b)に示すように、NVS指令値信号Xu'の波形は、3π/6≦θ≦7π/6の期間は線間電圧指令値信号Xuvの波形となり、7π/6≦θ≦11π/6の期間はゼロとなり、11π/6≦θ≦15π/6の期間は信号Xuwの波形となる。同様に、NVS指令値信号Xv'の波形は、同図(c)に示すように、3π/6≦θ≦7π/6の期間はゼロとなり、7π/6≦θ≦11π/6の期間は線間電圧指令値信号Xuvの極性を反転した信号Xvuの波形となり、11π/6≦θ≦15π/6の期間は線間電圧指令値信号Xvwの波形となる。また、NVS指令値信号Xw'の波形は、図示していないが、3π/6≦θ≦7π/6の期間は線間電圧指令値信号Xvwの極性を反転した信号Xwvの波形となり、7π/6≦θ≦11π/6の期間は線間電圧指令値信号Xwuの波形となり、11π/6≦θ≦15π/6の期間はゼロとなる。
【0093】
なお、NVS指令値信号Xu',Xv',Xw'の生成方法は、これに限定されない。例えば、線間電圧指令値信号Xuv,Xvw,Xwuとその極性を反転させた信号Xvu,Xwv,Xuwとを用いる代わりに、線間電圧指令値信号Xuv,Xvw,Xwuの全波整流信号を用いて生成するようにしてもよい。
【0094】
PWM信号生成部33は、その内部で生成される所定の周波数(例えば、4kHz)のキャリア信号(例えば、三角波信号)と、NVS制御部32から入力されるNVS指令値信号Xu',Xv',Xw'とから、それぞれ各相のPWM信号Pu,Pv,Pwを生成し、インバータ回路2に出力するものである。PWM信号生成部33は、NVS指令値信号Xu',Xv',Xw'の0レベル以上の範囲で変化するキャリア信号を生成し、当該キャリア信号とNVS指令値信号Xu',Xv',Xw'とを比較することでPWM信号Pu,Pv,Pwを生成する。
【0095】
図9は、NVS指令値信号Xu'とキャリア信号とからU相のPWM信号Puを生成する方法を説明するための図である。同図においては、NVS指令値信号Xu'を波形X、キャリア信号を波形C、PWM信号Puを波形Pで示している。PWM信号生成部33は、NVS指令値信号Xu'がキャリア信号より大きい期間にハイレベルとなり、NVS指令値信号Xu'がキャリア信号以下となる期間にローレベルとなるパルス信号をPWM信号Puとして生成する。したがって、同図において、波形Xが波形Cより大きい期間に波形Pがハイレベルとなっており、波形Xが波形C以下となる期間に波形Pがローレベルとなっている。なお、NVS指令値信号Xu'の最小値がキャリア信号の最小値に一致するように、キャリア信号は、NVS指令値信号Xu'の0レベル以上の範囲で変化するような下限値がゼロとなる三角波信号として生成されている。なお、キャリア信号は三角波信号に限定されず、例えば下限値がゼロののこぎり波などであってもよい。
【0096】
同図の波形Pが示すように、PWM信号生成部33から出力されるPWM信号Puは、NVS指令値信号Xu'(波形X)がゼロである期間でローレベルを継続するので、この期間のスイッチング素子のスイッチング動作は停止する。したがって、スイッチング素子のスイッチング動作の回数が2/3に削減されるので、スイッチングロスを低減することができる。なお、図8(d)に示すように、NVS指令値信号Xu'とXv'との差分信号Xuv'は、線間電圧指令値信号Xuv(同図(a)参照)と一致する。したがって、系統連系インバータシステムAは、線間電圧指令値信号Xuvと同一波形の線間電圧信号を出力することができる。
【0097】
なお、NVS指令値信号Xv'とキャリア信号とからV相のPWM信号Pvを生成する方法、および、NVS指令値信号Xw'とキャリア信号とからW相のPWM信号Pwを生成する方法も同様である。
【0098】
なお、PWM信号Pu,Pv,Pwは、NVS指令値信号Xu',Xv',Xw'とキャリア信号との比較による方法以外の方法で生成するようにしてもよい。例えば、PWMホールド法を用いて線間電圧指令値信号Xuv,Xvw,Xwuからパルス幅を算出し、算出された線間電圧に対するパルス幅から所定のアルゴリズムによって変換された相電圧に対するパルス幅に基づいてPWM信号Pu,Pv,Pwを生成することもできる(特開2010−68630号公報参照)。
【0099】
インバータ回路2のスイッチング素子S1,S2,S3は、それぞれU相、V相、W相のPWM信号Pu,Pv,Pwに基づいてオン状態とオフ状態とを切り替えられる。なお、PWM信号生成部33は、U相、V相、W相のPWM信号Pu,Pv,Pwを反転したパルス信号も生成しており、当該パルス信号を逆相のPWM信号としてインバータ回路2に出力する。インバータ回路2のスイッチング素子S4,S5,S6は、それぞれ逆相のPWM信号に基づいて、各スイッチング素子S1,S2,S3のスイッチングとは反対にスイッチング動作を行う。スイッチング素子S4,S5,S6に入力される逆相のPWM信号はそれぞれ1/3の期間でハイレベルを継続する。したがって、この期間のスイッチング動作は停止するので、スイッチング動作の回数が2/3に削減されて、スイッチングロスを低減することができる。また、この期間、スイッチング素子S4,S5,S6はオン状態に固定される。
【0100】
また、PWM信号生成部33は、生成されたPWM信号Pu,Pv,Pwを補助回路パルス信号生成部34にも出力する。
【0101】
補助回路パルス信号生成部34は、PWM信号生成部33から入力されるPWM信号Pu,Pv,Pwと、電流センサ7から入力される出力電流信号I2とから、補助回路パルス信号P’(Pu’,Pv’,Pw’)を生成してインバータ回路2に出力する。先述したように、共振動作を行わなくてもソフトスイッチングを実現できる場合は共振回路を形成する必要がないので、補助回路パルス信号生成部34は、各相のスイッチングがケース1−2およびケース2−1となる場合のみ、対応する相の補助回路パルス信号を所定の時間(共振動作を行わせる時間)ハイレベルとする(以下では、「補助回路パルス信号にパルスを挿入する」と記載する。)。
【0102】
補助回路パルス信号生成部34は、各相のPWM信号Pu,Pv,Pwがローレベルからハイレベルに変わるタイミングおよびハイレベルからローレベルに変わるタイミングにおいて、該当する相の出力電流信号I2(I2u,I2v,I2w)から電流の向きを検出し、当該相のスイッチングのケースを特定する。スイッチングがケース1−2またはケース2−1の場合、当該相ともう一つの相の補助回路パルス信号にパルスを挿入する。補助回路パルス信号にパルスを挿入するもう一つの相は、ケース2−1の場合、負極側のスイッチング素子(S4,S5,S6)がオン状態である相とする(図5(b)〜(d)参照)。NVS制御においては、いずれかの相の負極側のスイッチング素子がオン状態で固定されている(負極側の電位に固定されている)。したがって、この負極側の電位に固定されている相(以下「負極固定相」とする。)を、もう一つの相とする。
【0103】
一方、ケース1−2の場合、補助回路パルス信号にパルスを挿入するもう一つの相は、原則的に、正極側のスイッチング素子がオン状態である相となる(図4(b)〜(d)参照)。しかし、正極側のスイッチング素子S1,S2,S3がオン状態である相が存在しない場合、すなわち、すべての相で負極側のスイッチング素子S4,S5,S6がオン状態である場合がある。この場合でも、NVS制御においては、スイッチングが行われる相(負極固定相以外の相)の相電圧はプラス電位となるので、当該スイッチングが行なわれる相と負極固定相の補助回路のスイッチング素子を導通させれば、共振電流を流すことができる。
【0104】
図10は、ケース1−2において、すべての相で負極側のスイッチング素子S4,S5,S6がオン状態である場合に、スイッチングが行なわれる相と負極固定相の補助回路のスイッチング素子を導通させたときの共振電流の電流経路を説明するための図である。
【0105】
同図においては、U相がケース1−2でスイッチングする場合、すなわち、U相の出力電流の向きが正の向き(系統B側に向かう向き)のときに、オンスイッチング(正極側のスイッチング素子S1がオン状態で負極側のスイッチング素子S4がオフ状態から、スイッチング素子S1がオフ状態でスイッチング素子S4がオン状態に切り替えるスイッチング)を行うケースであり、当該オンスイッチングを行う時点で、すべての相の負極側のスイッチング素子S4,S5,S6がオン状態である場合を示している。なお、V相が負極固定相の場合(すなわち、スイッチング素子S5がオン状態で固定されている場合)について説明する。
【0106】
U相の補助回路のスイッチング素子S7とV相の補助回路のスイッチング素子S8とを導通させた場合、同図に破線矢印で示す電流経路(U相の出力ライン、共振用コンデンサC4、還流ダイオードD5、V相の出力ライン、スイッチング素子S8、共振用リアクトルL8、共振用リアクトルL7、スイッチング素子S7を通る電流経路)が形成される。U相の相電圧はプラス電位なので、破線矢印の向きに共振電流が流れる。スイッチング素子S4がターンオフし、共振電流によって共振用コンデンサC1が放電されてスイッチング素子S1の端子間電圧がゼロになった後にスイッチング素子S1をターンオンすれば、ゼロ電圧スイッチング(ソフトスイッチング)を実現できる(図4参照)。
【0107】
以上のように、ケース1−2の場合において、すべての相で負極側のスイッチング素子S4,S5,S6がオン状態である場合でも、スイッチングを行なう相と負極固定相の補助回路のスイッチング素子を導通させれば共振電流を流すことができるので、スイッチングを行なう相と負極固定相の補助回路パルス信号にパルスを挿入する。
【0108】
NVS制御においては、ケース1−2の場合に、スイッチングを行う相と負極固定相の補助回路のスイッチング素子を導通させれば、共振電流を流すことができる。したがって、本実施形態においては、正極側のスイッチング素子がオン状態である相がある場合でも、スイッチングを行なう相と負極固定相の補助回路パルス信号にパルスを挿入するようにしている。
【0109】
次に、図11〜15を参照して、補助回路パルス信号生成部34で生成される各相の補助回路パルス信号の例を説明する。
【0110】
図11は、NVS指令値信号Xu',Xv',Xw'の波形と、系統連系インバータシステムAの出力線間電圧Vuv,Vvw,Vwuの波形を説明するための図である。同図(a)に示す波形Xu',Xv',Xw'は、それぞれNVS指令値信号Xu',Xv',Xw'の波形を示している。なお、波形Xu'および波形Xv'は、図8(b)に示す波形Xu'および同図(c)に示す波形Xv'と、それぞれ同じ波形である。また、図11(b)に示す波形Vuv,Vvw,Vwuは、それぞれ系統連系インバータシステムAが出力する線間電圧Vuv,Vvw,Vwuの波形を示している。上述したように、NVS指令値信号Xu',Xv',Xw'に基づいて系統連系インバータシステムAから出力される線間電圧Vuv,Vvw,Vwuの波形は、NVS指令値信号Xu',Xv',Xw'の差分信号である線間電圧指令値信号Xuv,Xvw,Xwuの波形と、それぞれ同じ波形となる。すなわち、波形Vuv,Vvw,Vwuは、図8(a)に示す線間電圧指令値信号Xuv,Xvw,Xwuの波形Xuv,Xvw,Xwuと、それぞれ同じ波形となっている。
【0111】
図12は、図11に示す期間t1における補助回路パルス信号を説明するための図である。同図(a)は図11に示す期間t1におけるPWM信号Pu,Pv,Pwのある1周期の波形を示しており、同図(b)は当該周期における補助回路パルス信号Pu’,Pv’,Pw’の波形を示している。なお、図9に示すように、PWM信号Pu,Pv,Pwは、NVS指令値信号Xu',Xv',Xw'と三角波信号との比較によって生成される。したがって、PWM信号Pu,Pv,Pwの1周期の波形は、各タイミングのNVS指令値の大きさに比例したハイレベル期間を中央に配したパルスの波形になる。
【0112】
図11に示す期間t1では、NVS指令値信号Xu'が一番大きく、NVS指令値信号Xw'がその次に大きく、NVS指令値信号Xv'はゼロとなっている。したがって、期間t1のときに生成されるPWM信号Pu,Pv,Pwのある1周期の波形は、図12(a)に示すものとなる。すなわち、PWM信号Puの当該周期の波形はハイレベル期間の長いパルスとなり、PWM信号Pvの当該周期の波形はローレベル期間が継続し(パルスがない)、PWM信号Pwの当該周期の波形はハイレベル期間がPWM信号Puより短いパルスとなる。
【0113】
したがって、当該周期では、正極側のスイッチング素子S1,S2,S3がすべてオフ状態(負極側のスイッチング素子S4,S5,S6がすべてオン状態)で始まる。続いて、(1)U相がオンスイッチングし、(2)W相がオンスイッチングし、(3)W相がオフスイッチングし、(4)U相がオフスイッチングする。V相はオンスイッチングもオフスイッチングも行わない。また、図11(b)に示すように、期間t1では、線間電圧Vuvが正の電圧、線間電圧Vvw,Vwuが負の電圧であり、絶対値の大きさはVuv,Vwu,Vvwの順に小さくなる。したがって、期間t1では、U相から系統Bに向かって電流が流れ、V相およびW相には系統Bから電流が流れる。
【0114】
(1)U相がオンスイッチングするとき、U相の出力電流の向きは正の向きなので、ケース1−2に該当する。したがって、U相と負極固定相であるV相の補助回路パルス信号Pu',Pv'にパルスが挿入されている。
【0115】
(2)W相がオンスイッチングするとき、W相の出力電流の向きは負の向きなので、ケース2−2に該当する。したがって、共振動作を行なう必要がないので、いずれの補助回路パルス信号Pu',Pv',Pw'にもパルスが挿入されていない。
【0116】
(3)W相がオフスイッチングするとき、W相の出力電流の向きは負の向きなので、ケース2−1に該当する。したがって、W相と負極固定相であるV相の補助回路パルス信号Pw',Pv'にパルスが挿入されている。
【0117】
(4)U相がオフスイッチングするとき、U相の出力電流の向きは正の向きなので、ケース1−1に該当する。したがって、共振動作を行なう必要がないので、いずれの補助回路パルス信号Pu',Pv',Pw'にもパルスが挿入されていない。
【0118】
以上より、補助回路パルス信号Pu’,Pv’,Pw’の波形は、図12(b)に示すものとなる。すなわち、補助回路パルス信号Pu’は、U相のPWM信号Puの立ち上がり時にパルスが挿入されている。補助回路パルス信号Pv’は、U相のPWM信号Puの立ち上がり時、および、W相のPWM信号Pwの立ち下がり時にパルスが挿入されている。補助回路パルス信号Pw’は、W相のPWM信号Pwの立下り時にのみパルスが挿入されている。
【0119】
なお、期間t1の初めの方ではPWM信号Pwのハイレベル期間がとても短くなり、立ち上がりと立ち下がりの間隔が狭くなるが、立ち上がり時には共振動作を行なう必要がないので、立ち下がり時のみ補助回路を制御すればよい。
【0120】
以上のように、期間t1では、各相の補助回路の使用が競合することがないので、必要な場合に適切にソフトスイッチングを実現することができる。
【0121】
図13は、図11に示す期間t2における補助回路パルス信号を説明するための図である。図13(a)は図11に示す期間t2におけるPWM信号Pu,Pv,Pwのある1周期の波形を示しており、図13(b)は当該周期における補助回路パルス信号Pu’,Pv’,Pw’の波形を示している。期間t2では、期間t1の場合(図12(a)参照)と比べて、PWM信号Pwの波形のハイレベル期間が長くなっている。また、図11に示すように、期間t2では、線間電圧Vvwの絶対値の大きさが線間電圧Vwuの絶対値の大きさより大きくなるので、W相から系統Bに向かって電流が流れる。したがって、W相がオンスイッチングするときがケース1−2に該当するので、W相と負極固定相であるV相の補助回路パルス信号Pw',Pv'にパルスが挿入される。また、W相がオフスイッチングするときがケース1−1に該当するので、共振動作を行なう必要がなく、いずれの補助回路パルス信号Pu',Pv',Pw'にもパルスが挿入されていない。U相がオンスイッチングするとき、および、U相がオフスイッチングするときは、期間t1の場合と同様である。
【0122】
以上より、補助回路パルス信号Pu’,Pv’,Pw’の波形は、図13(b)に示すものとなる。すなわち、補助回路パルス信号Pu’は、U相のPWM信号Puの立ち上がり時にパルスが挿入されている。補助回路パルス信号Pv’は、U相のPWM信号Puの立ち上がり時、および、W相のPWM信号Pwの立ち上がり時にパルスが挿入されている。補助回路パルス信号Pw’は、W相のPWM信号Pwの立ち上り時にのみパルスが挿入されている。
【0123】
なお、期間t1と期間t2の境界ではW相の出力電流がゼロになる。この場合のオンスイッチングはケース1−2に含まれるので、W相とV相の補助回路パルス信号Pw',Pv'にパルスが挿入される。また、W相の出力電流がゼロ(期間t1と期間t2の境界)の場合のオフスイッチングはケース2−1に含まれるので、W相とV相の補助回路パルス信号Pw',Pv'にパルスが挿入される。したがって、補助回路パルス信号Pu’はU相のPWM信号Puの立ち上がり時にパルスが挿入され、補助回路パルス信号Pv’はU相のPWM信号Puの立ち上がり時、W相のPWM信号Pwの立ち上がり時、および、W相のPWM信号Pwの立ち下がり時にパルスが挿入され、補助回路パルス信号Pw’はW相のPWM信号Pwの立ち上り時および立ち下がり時にパルスが挿入される。
【0124】
なお、期間t2の後ろの方では、PWM信号PuとPwのハイレベル期間の長さが近くなり、U相のPWM信号Puの立ち上がりのタイミングとW相のPWM信号Pwの立ち上がりのタイミングが近づくことになる。この場合、補助回路パルス信号Pv’の2つのパルス(U相のPWM信号Puの立ち上がり時に挿入されるパルスとW相のPWM信号Pwの立ち上がり時に挿入されるパルス)が重なって1つのパルスとなる。しかし、補助回路パルス信号Pu’,Pw'のパルスは、それぞれPWM信号Pu,Pwの立ち上がりのタイミングにあわせて配置される。つまり、U相のオンスイッチングのタイミングに合わせてU相の補助回路22uのスイッチング素子S7が制御されてU相のオンスイッチングのための共振回路が形成され、W相のオンスイッチングのタイミングに合わせてW相の補助回路22wのスイッチング素子S9が制御されてW相のオンスイッチングのための共振回路が形成される。したがって、各相独立に制御することができる。また、U相のPWM信号Puの立ち下がりのタイミングとW相のPWM信号Pwの立ち下がりのタイミングも近づくことになるが、どちらも共振動作の必要がない。
【0125】
以上のように、期間t2でも、常に各相独立に制御することができるので、必要な場合に適切にソフトスイッチングを実現することができる。
【0126】
図14は、図11に示す期間t3における補助回路パルス信号を説明するための図である。図14(a)は図11に示す期間t3におけるPWM信号Pu,Pv,Pwのある1周期の波形を示しており、図14(b)は当該周期における補助回路パルス信号Pu’,Pv’,Pw’の波形を示している。図11(a)に示すように、期間t3では、NVS指令値信号Xw'がNVS指令値信号Xu'より大きくなっている。したがって、図14(a)に示すように、PWM信号Pwの波形のハイレベル期間がPWM信号Puの波形のハイレベル期間より長くなっている。つまり、W相がU相より先にオンスイッチングし、後にオフスイッチングする。一方、各相の出力電流の向きは、期間t2の場合(図13(a)参照)と変わらない。したがって、U相、W相ともオンスイッチングがケース1−2に該当し、オフスイッチングがケース1−1に該当する点は、期間t2の場合と同様である。
【0127】
以上より、補助回路パルス信号Pu’,Pv’,Pw’の波形は、図14(b)に示すものとなる。すなわち、補助回路パルス信号Pu’は、U相のPWM信号Puの立ち上がり時にパルスが挿入されている。補助回路パルス信号Pv’は、W相のPWM信号Pwの立ち上がり時、および、U相のPWM信号Puの立ち上がり時にパルスが挿入されている。補助回路パルス信号Pw’は、W相のPWM信号Pwの立ち上り時にのみパルスが挿入されている。
【0128】
なお、期間t3の初めの方では、PWM信号PuとPwのハイレベル期間の長さが近くなり、U相のPWM信号Puの立ち上がりのタイミングとW相のPWM信号Pwの立ち上がりのタイミングが近づくことになる。この場合、補助回路パルス信号Pv’の2つのパルスが重なって1つのパルスとなる。しかし、補助回路パルス信号Pu’,Pw'のパルスは、それぞれPWM信号Pu,Pwの立ち上がりのタイミングにあわせて配置される。つまり、U相のオンスイッチングのタイミングに合わせてU相の補助回路22uのスイッチング素子S7が制御されてU相のオンスイッチングのための共振回路が形成され、W相のオンスイッチングのタイミングに合わせてW相の補助回路22wのスイッチング素子S9が制御されてW相のオンスイッチングのための共振回路が形成される。したがって、各相独立に制御することができる。また、U相のPWM信号Puの立ち下がりのタイミングとW相のPWM信号Pwの立ち下がりのタイミングも近づくことになるが、どちらも共振動作の必要がない。
【0129】
以上のように、期間t3でも、常に各相独立に制御することができるので、必要な場合に適切にソフトスイッチングを実現することができる。
【0130】
図15は、図11に示す期間t4における補助回路パルス信号を説明するための図である。図15(a)は図11に示す期間t4におけるPWM信号Pu,Pv,Pwのある1周期の波形を示しており、図15(b)は当該周期における補助回路パルス信号Pu’,Pv’,Pw’の波形を示している。期間t4では、期間t3の場合(図14(a)参照)と比べて、PWM信号Puの波形のハイレベル期間が短くなっている。また、図11に示すように、期間t4では、線間電圧Vuvが線間電圧Vwuより小さくなるので、系統BからU相に向かって電流が流れる。したがって、U相がオンスイッチングするときがケース2−2に該当するので、共振動作を行なう必要がなく、いずれの補助回路パルス信号Pu',Pv',Pw'にもパルスが挿入されていない。また、U相がオフスイッチングするときがケース2−1に該当するので、U相と負極固定相であるV相の補助回路パルス信号Pu',Pv'にパルスが挿入される。W相がオンスイッチングするとき、および、W相がオフスイッチングするときは、期間t3の場合と同様である。
【0131】
以上より、補助回路パルス信号Pu’,Pv’,Pw’の波形は、図14(b)に示すものとなる。すなわち、補助回路パルス信号Pu’は、U相のPWM信号Puの立ち下がり時にパルスが挿入されている。補助回路パルス信号Pv’は、W相のPWM信号Pwの立ち上がり時、および、U相のPWM信号Puの立ち下がり時にパルスが挿入されている。補助回路パルス信号Pw’は、W相のPWM信号Pwの立ち上り時にのみパルスが挿入されている。
【0132】
なお、期間t3と期間t4の境界ではU相の出力電流がゼロになる。この場合のオンスイッチングはケース1−2に含まれるので、U相とV相の補助回路パルス信号Pu',Pv'にパルスが挿入される。また、U相の出力電流がゼロ(期間t3と期間t4の境界)の場合のオフスイッチングはケース2−1に含まれるので、U相とV相の補助回路パルス信号Pu',Pv'にパルスが挿入される。したがって、補助回路パルス信号Pu’はU相のPWM信号Puの立ち上がり時および立ち下がり時にパルスが挿入され、補助回路パルス信号Pv’はW相のPWM信号Pwの立ち上がり時、U相のPWM信号Puの立ち上がり時、および、U相のPWM信号Puの立ち下がり時にパルスが挿入され、補助回路パルス信号Pw’はW相のPWM信号Pwの立ち上り時にのみパルスが挿入される。
【0133】
なお、期間t4の後ろの方ではPWM信号Puのハイレベル期間がとても短くなり、立ち上がりと立ち下がりの間隔が狭くなるが、立ち上がり時には共振動作を行なう必要がないので、立ち下がり時のみ補助回路を制御すればよい。
【0134】
以上のように、期間t4でも、常に各相独立に制御することができるので、必要な場合に適切にソフトスイッチングを実現することができる。
【0135】
その他の期間でも、各相を入れ換えて、上記期間t1〜t4と同様に考えることができる。したがって、すべての期間において、必要な場合に適切にソフトスイッチングを実現することができる。
【0136】
なお、スイッチング素子S1〜S6のスイッチングより先にスイッチング素子S7〜S9をスイッチングする必要があるので、インバータ回路2に出力されるPWM信号Pu,Pv,Pwを遅延させる必要がある。
【0137】
なお、制御回路3は、アナログ回路として実現してもよいし、デジタル回路として実現してもよい。また、各部が行う処理をプログラムで設計し、当該プログラムを実行させることでコンピュータを制御回路3として機能させてもよい。また、当該プログラムを記録媒体に記録しておき、コンピュータに読み取らせるようにしてもよい。
【0138】
本実施形態において、制御回路3はNVS制御を行っているので、いずれかの相は負極側の電位に固定されている(いずれかの相の負極側のスイッチング素子がオン状態となっている。)。したがって、すべての相の正極側のスイッチング素子がオン状態となっている場合は発生しない。また、すべての相の正極側のスイッチング素子がオフ状態となっている場合(すべての相の負極側のスイッチング素子がオン状態となっている場合)でも、スイッチングが行われる相の相電圧がプラス電位となるので、当該スイッチングが行なわれる相と負極固定相(負極側の電位に固定されている相)の補助回路のスイッチング素子を導通させれば、共振電流を流すことができる。したがって、この場合でも、ソフトスイッチングを実現することができる。
【0139】
また、負極固定相のスイッチング素子は、当該相が負極側の電位に固定されている期間、スイッチングを行わない。すなわち、本実施形態においてスイッチングが行われるのは、負極固定相以外の2つの相のみとなる。また、上述したように、ソフトスイッチングを実現するための共振動作を必要とするスイッチングは、ケース1−2とケース2−1の場合に限られる。したがって、上述したように、必要な場合は常に、各相独立に共振回路の形成を制御することができる。これにより、すべてのタイミングで、ソフトスイッチングを実現することができ、スイッチング損失を削減することができる。
【0140】
なお、上記実施形態では、相のスイッチングがケース1−2に該当する場合、当該相と負極固定相の補助回路パルス信号にパルスが挿入される場合について説明したが、これに限られない。原則通り、当該相と正極に接続されている相の補助回路パルス信号にパルスを挿入する様にしてもよい。例えば、図13(b)において、W相のPWM信号Pwの立ち上がり時に、補助回路パルス信号Pv’にパルスを挿入するのではなく、補助回路パルス信号Pu’にパルスを挿入するようにしてもよい。この場合、U相のPWM信号Puの立ち上がりのタイミングとW相のPWM信号Pwの立ち上がりのタイミングが近いときに、補助回路パルス信号Pu’の2つのパルス(U相のPWM信号Puの立ち上がり時に挿入されるパルスとW相のPWM信号Pwの立ち上がり時に挿入されるパルス)が重なって1つのパルスとなる。しかし、補助回路パルス信号Pv’,Pw'のパルスは、それぞれPWM信号Pu,Pwの立ち上がりのタイミングにあわせて配置される。つまり、U相のオンスイッチングのタイミングに合わせてV相の補助回路22vのスイッチング素子S8が制御されてU相のオンスイッチングのための共振回路が形成され、W相のオンスイッチングのタイミングに合わせてW相の補助回路22wのスイッチング素子S9が制御されてW相のオンスイッチングのための共振回路が形成される。したがって、各相独立に制御することができる。
【0141】
上記実施形態では、PWM信号の各パルスが中央に配置される場合について説明したが、これに限られない。PWM信号の各パルスの配置場所に関係なく、本発明を適用することができる。
【0142】
例えば、図12および図15においてPWM信号Pu,Pv,Pwの各パルスが左に配置されている場合、PWM信号Puの立ち上がりとPWM信号Pwの立ち上がりとが重なることになるが、いずれか一方の立ち上がり時には共振動作を行なう必要がないので、各相の補助回路の使用が競合することはない。また、図13および図14においてPWM信号Pu,Pv,Pwの各パルスが左に配置されている場合、PWM信号Puの立ち上がりとPWM信号Pwの立ち上がりとが重なることになるが、上述したように、U相のオンスイッチングのための共振回路の形成はU相の補助回路22uのスイッチング素子S7の制御でなされ、W相のオンスイッチングのための共振回路の形成はW相の補助回路22wのスイッチング素子S9の制御でなされる。したがって、各相独立に制御することができる。
【0143】
また、例えば、図12〜図15においてPWM信号Pu,Pv,Pwの各パルスが右に配置されている場合、PWM信号Puの立ち下がりとPWM信号Pwの立ち下がりとが重なることになるが、少なくともいずれか一方の立ち下がり時には共振動作を行なう必要がないので、各相の補助回路の使用が競合することはない。
【0144】
また、PWM信号Puの立ち上がりとPWM信号Pwの立ち下がりが重なる場合(両タイミングが近い場合を含む)や、PWM信号Puの立ち下がりとPWM信号Pwの立ち上がりが重なる場合(両タイミングが近い場合を含む)でも、一方が共振動作を必要としない場合は各相の補助回路の使用が競合することはない。図12においてPWM信号Puの立ち上がりとPWM信号Pwの立ち下がりが重なる場合、および、図15においてPWM信号Puの立ち下がりとPWM信号Pwの立ち上がりが重なる場合には、両方が共振動作を必要とするが、U相のスイッチングのための共振回路の形成はU相の補助回路22uのスイッチング素子S7の制御でなされ、W相のスイッチングのための共振回路の形成はW相の補助回路22wのスイッチング素子S9の制御でなされる。したがって、各相独立に制御することができる。
【0145】
以上のように、ケース1−2のスイッチングとケース1−2のスイッチングが重なる場合、および、ケース1−2のスイッチングとケース2−1のスイッチングが重なる場合でも、各相独立に制御することができる。また、負極固定相以外の2つの相の出力電流の向きが両方とも負の向きとなることはないので、ケース2−1のスイッチングとケース2−1のスイッチングが重なる場合は発生しない。ケース1−1のスイッチングおよびケース2−2のスイッチングは、共振動作を必要としない。したがって、すべての場合に、各相独立に制御することができる。
【0146】
上記実施形態では、インバータ回路2がY結線型ACリンク方式インバータ回路の場合について説明したが、これに限られない。インバータ回路2がΔ結線型ACリンク方式インバータ回路であっても、本発明を適用することができる。この場合、負極固定相があるので、正極側のスイッチング素子がすべてオン状態となることはない。また、正極側のスイッチング素子がすべてオフ状態の場合でも、スイッチングが行われる相の相電圧がプラス電位となるので、当該スイッチングが行なわれる相と負極固定相の補助回路のスイッチング素子を導通させれば、共振電流を流すことができる。したがって、ソフトスイッチングを実現できないタイミングをなくすことができるという効果を奏することができる。
【0147】
本発明に係るインバータ装置、および、このインバータ装置を備える系統連系インバータシステムは、上述した実施形態に限定されるものではない。本発明に係るインバータ装置、および、このインバータ装置を備える系統連系インバータシステムの各部の具体的な構成は、種々に設計変更自在である。
【符号の説明】
【0148】
A 系統連系インバータシステム
1 直流電源
2 インバータ回路
21 ブリッジ回路
22 補助回路
22u U相補助回路
22v V相補助回路
22w W相補助回路
S1〜S9 スイッチング素子
D1〜D9 還流ダイオード
C1〜C6 共振用コンデンサ
L7〜L9 共振用リアクトル
3 制御回路
31 電流制御部
32 NVS制御部
33 PWM信号生成部
34 補助回路パルス信号生成部
4 インバータ装置
5 フィルタ回路
6 変圧回路
7,8 電流センサ
9 系統電圧センサ
B 三相電力系統
【特許請求の範囲】
【請求項1】
直流電源が出力する直流電力を交流電力に変換して三相電力系統に出力するインバータ装置であって、
前記直流電源の正極と負極との間に、2つの主スイッチを直列接続したブリッジを3個並列接続した三相ブリッジ回路と、
前記各主スイッチにそれぞれ並列接続された6個のコンデンサと、
複数の補助スイッチと複数のリアクトルとを備え、前記補助スイッチを導通することによって前記各ブリッジにおける2つの主スイッチの接続点を、前記リアクトルを介して互いに接続させる補助回路と、
を備えているインバータ回路と、
前記インバータ回路が出力する三相の電圧の中性点電位を1/3周期毎に遷移させて1/3周期ずつ各相の電位を前記負極側の電位に固定するNVS制御のための各相のPWM信号を生成するPWM信号生成手段と、
前記各主スイッチのスイッチング時に前記コンデンサと前記リアクトルとを共振させるように、前記補助スイッチを導通させるためのパルス信号を生成するパルス信号生成手段と、
を備え、前記PWM信号によって前記インバータ回路をNVS制御し、前記パルス信号によって前記補助回路を制御することで前記主スイッチのソフトスイッチングを実現する制御回路と、
を備えることを特徴とする部分共振型のインバータ装置。
【請求項2】
前記補助回路は、
前記補助スイッチと前記リアクトルとを直列接続した3個の回路を備え、
前記各回路の一方端は前記各ブリッジの前記接続点にそれぞれ接続され、前記各回路の他方端は互いに接続されている、
請求項1に記載のインバータ装置。
【請求項3】
前記パルス信号生成手段は、前記ブリッジの前記接続点から前記三相電力系統に電流が流れている場合で、当該ブリッジの正極側の主スイッチを開放状態から導通状態に切り替えるオフスイッチング時、および、前記三相電力系統から前記ブリッジの前記接続点に電流が流れている場合で、当該ブリッジの正極側の主スイッチを導通状態から開放状態に切り替えるオンスイッチング時に、当該ブリッジの前記接続点と負極側の電位に固定されている相のブリッジの前記接続点とを前記リアクトルを介して互いに接続させるように前記補助回路を制御するパルス信号を生成する、
請求項1または2に記載のインバータ装置。
【請求項4】
前記PWM信号生成手段は、
1周期の波形が、1/3周期の期間でゼロとなり、続く1/3周期の期間で位相が0から2π/3の区間の正弦波の波形となり、残りの1/3周期の期間で前記正弦波の位相がπ/3からπの区間の波形となる第1のNVS指令値信号と、
この第1のNVS指令値信号に対して位相が2π/3だけ進んだ第2のNVS指令値信号と、
前記第1のNVS指令値信号に対して位相が2π/3だけ遅れた第3のNVS指令値信号とを生成し、
当該各NVS指令値信号と下限値がゼロとなるキャリア信号とに基づいて前記PWM信号を生成する、
請求項1ないし3のいずれかに記載のインバータ装置。
【請求項5】
前記PWM信号生成手段は、
前記インバータ回路より出力すべき各線間電圧を指令するための3つの線間電圧指令値信号に基づいて、
前記第1のNVS指令値信号を、1/3周期の期間をゼロとし、続く1/3周期の期間を第1の線間電圧指令値信号を反転した信号とし、残りの1/3周期の期間を第2の線間電圧指令値信号として生成し、
前記第2のNVS指令値信号を、1/3周期の期間をゼロとし、続く1/3周期の期間を前記第2の線間電圧指令値信号を反転した信号とし、残りの1/3周期の期間を第3の線間電圧指令値信号として生成し、
前記第3のNVS指令値信号を、1/3周期の期間をゼロとし、続く1/3周期の期間を前記第3の線間電圧指令値信号を反転した信号とし、残りの1/3周期の期間を前記第1の線間電圧指令値信号として生成する、
請求項4に記載のインバータ装置。
【請求項6】
請求項1ないし5のいずれかに記載のインバータ装置を備えている系統連系インバータシステム。
【請求項1】
直流電源が出力する直流電力を交流電力に変換して三相電力系統に出力するインバータ装置であって、
前記直流電源の正極と負極との間に、2つの主スイッチを直列接続したブリッジを3個並列接続した三相ブリッジ回路と、
前記各主スイッチにそれぞれ並列接続された6個のコンデンサと、
複数の補助スイッチと複数のリアクトルとを備え、前記補助スイッチを導通することによって前記各ブリッジにおける2つの主スイッチの接続点を、前記リアクトルを介して互いに接続させる補助回路と、
を備えているインバータ回路と、
前記インバータ回路が出力する三相の電圧の中性点電位を1/3周期毎に遷移させて1/3周期ずつ各相の電位を前記負極側の電位に固定するNVS制御のための各相のPWM信号を生成するPWM信号生成手段と、
前記各主スイッチのスイッチング時に前記コンデンサと前記リアクトルとを共振させるように、前記補助スイッチを導通させるためのパルス信号を生成するパルス信号生成手段と、
を備え、前記PWM信号によって前記インバータ回路をNVS制御し、前記パルス信号によって前記補助回路を制御することで前記主スイッチのソフトスイッチングを実現する制御回路と、
を備えることを特徴とする部分共振型のインバータ装置。
【請求項2】
前記補助回路は、
前記補助スイッチと前記リアクトルとを直列接続した3個の回路を備え、
前記各回路の一方端は前記各ブリッジの前記接続点にそれぞれ接続され、前記各回路の他方端は互いに接続されている、
請求項1に記載のインバータ装置。
【請求項3】
前記パルス信号生成手段は、前記ブリッジの前記接続点から前記三相電力系統に電流が流れている場合で、当該ブリッジの正極側の主スイッチを開放状態から導通状態に切り替えるオフスイッチング時、および、前記三相電力系統から前記ブリッジの前記接続点に電流が流れている場合で、当該ブリッジの正極側の主スイッチを導通状態から開放状態に切り替えるオンスイッチング時に、当該ブリッジの前記接続点と負極側の電位に固定されている相のブリッジの前記接続点とを前記リアクトルを介して互いに接続させるように前記補助回路を制御するパルス信号を生成する、
請求項1または2に記載のインバータ装置。
【請求項4】
前記PWM信号生成手段は、
1周期の波形が、1/3周期の期間でゼロとなり、続く1/3周期の期間で位相が0から2π/3の区間の正弦波の波形となり、残りの1/3周期の期間で前記正弦波の位相がπ/3からπの区間の波形となる第1のNVS指令値信号と、
この第1のNVS指令値信号に対して位相が2π/3だけ進んだ第2のNVS指令値信号と、
前記第1のNVS指令値信号に対して位相が2π/3だけ遅れた第3のNVS指令値信号とを生成し、
当該各NVS指令値信号と下限値がゼロとなるキャリア信号とに基づいて前記PWM信号を生成する、
請求項1ないし3のいずれかに記載のインバータ装置。
【請求項5】
前記PWM信号生成手段は、
前記インバータ回路より出力すべき各線間電圧を指令するための3つの線間電圧指令値信号に基づいて、
前記第1のNVS指令値信号を、1/3周期の期間をゼロとし、続く1/3周期の期間を第1の線間電圧指令値信号を反転した信号とし、残りの1/3周期の期間を第2の線間電圧指令値信号として生成し、
前記第2のNVS指令値信号を、1/3周期の期間をゼロとし、続く1/3周期の期間を前記第2の線間電圧指令値信号を反転した信号とし、残りの1/3周期の期間を第3の線間電圧指令値信号として生成し、
前記第3のNVS指令値信号を、1/3周期の期間をゼロとし、続く1/3周期の期間を前記第3の線間電圧指令値信号を反転した信号とし、残りの1/3周期の期間を前記第1の線間電圧指令値信号として生成する、
請求項4に記載のインバータ装置。
【請求項6】
請求項1ないし5のいずれかに記載のインバータ装置を備えている系統連系インバータシステム。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【公開番号】特開2012−19645(P2012−19645A)
【公開日】平成24年1月26日(2012.1.26)
【国際特許分類】
【出願番号】特願2010−156478(P2010−156478)
【出願日】平成22年7月9日(2010.7.9)
【出願人】(000000262)株式会社ダイヘン (990)
【Fターム(参考)】
【公開日】平成24年1月26日(2012.1.26)
【国際特許分類】
【出願日】平成22年7月9日(2010.7.9)
【出願人】(000000262)株式会社ダイヘン (990)
【Fターム(参考)】
[ Back to top ]