エネルギー伝達用スペーサを生成するための自己集合ナノドット（ＳＡＮＤ）および非自己集合ナノドット（ＮＳＡＮＤ）構造体
基板間で電子電荷、熱または光を伝達する構造体および方法。このデバイス構造体は、互いに隔離された第１および第２の基板と、第１と第２の基板を合わせて接続する複数の局所スペーサとを含む。局所スペーサのうちの少なくとも１つが３５０ｎｍ未満の横方向寸法を有する。第１と第２の基板間のサブミクロン離隔距離は、第１と第２の基板の間で利益をもたらすトンネリング（earner tunneling）、熱伝達または光伝達が行われるように設定される。この方法では、電荷キャリア、熱または光を第１の基板に供給する。第１の基板は、説明されている少なくとも１つの局所スペーサによって第２の基板から隔離され、また第１の基板は、少なくとも１つの局所スペーサによって形成された第１と第２の基板間のサブミクロンギャップを越えて、第１の基板から第２の基板まで電荷キャリアをトンネリングし、熱を結合し、または光を結合する。
【発明の詳細な説明】
【技術分野】
【０００１】
関連出願の相互参照
本出願は、２０１０年２月１２日出願の米国特許仮出願第６１／３０４，３８２号に関連するとともに、３５ Ｕ．Ｓ．Ｃ． １１９（ｅ）による優先権を主張する。同出願の内容全体は、参照により本明細書に組み込まれる。
【０００２】
本発明は、１つの基板から別の基板へ電子エネルギー伝達、光エネルギー伝達、および熱エネルギー伝達をするための基板デバイス集積化の分野に関する。
【背景技術】
【０００３】
過去１０年間、表面に自己集合するナノメートルスケールの粒子、ナノドットまたは量子ドットが、様々な応用例で、特に量子エレクトロニクスまたはオプトエレクトロニクスに関して研究されてきた。例えば、弾性歪みの蓄積を低減しエネルギーを最小にするためにＳｉ（１００）上にＧｅを堆積する間中、ＧｅナノドットがＳｉ（１００）上に自然に形成されることが知られている。この効果は、当技術分野ではＳｔｒｏｍｓｋｉ−Ｋｒａｓｔａｎｏｖ（ＳＫ）成長モードとして知られている。
【０００４】
高さが４〜１５ｎｍで、２０〜３０ｎｍの幅または直径を有するＧｅナノドットが成長されている。サイズが４ｎｍの範囲内のＧｅナノドットが、ＳｉｘＧｅ１−ｘ酸化物膜上に成長されている。Ｓｉ上のＧｅナノドットもまた、陽極アルミナ膜マスクを使用するとともに、マスクとしてラテックスナノ球を用いてＧｅを堆積することにより実証されている。高さが８ｎｍの範囲内のＧｅナノドットが陽極アルミナ膜を用いて製作されている。ナノ球リソグラフィにより、サイズが３０ｎｍの範囲内のＧｅドットが製作されている。これらの手法は、自己集合手法ほど魅力的ではないが、自己集合手法よりも適切なナノドットの空間分布およびサイズ分布の制御につながる可能性がある。こうして、技術は最近、空間的に小さい（高さが約５０ｎｍ以下）制御されたＧｅのナノドットをＳｉ上に形成することを目的とするまでになった。
【０００５】
他の材料系のナノドットもまた実証されている。例えば、自己組織化鉄シリサイドナノドットが、ＳｉｘＧｅ１−ｘ上または歪みＳｉ上で実証されている。最近では、高さまたは直径が３ｎｍしかないシリサイドナノドットが酸化Ｓｉ上に成長されている。高バンドギャップ材料であるＧａＮが、Ｓｉを反界面活性剤として使用して、Ａｌ０．１５Ｇａ０．８５Ｎ上に２〜３ｎｍのドットとして成長されている。同様に、ＩｎＡｓナノドットがＧａＡｓ基板上に成長されている。
【０００６】
材料成長の進歩およびナノドット形成についての理解にもかかわらず、ナノドットの応用分野は主として、ナノドットが能動素子である電子デバイスおよび光エレクトロニクスデバイスが対象とされてきた。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】米国特許出願公開第２００７／０２１５８５７号
【特許文献２】米国特許第６，７３０，５３１号
【発明の概要】
【課題を解決するための手段】
【０００８】
本発明の一実施形態では、基板間の電子伝達のためのデバイス構造体が提示される。このデバイス構造体は、互いに隔離された第１および第２の基板と、第１と第２の基板を合わせて接続する複数の局所スペーサと、３５０ｎｍ未満の横方向寸法を有する、これら局所スペーサのうちの少なくとも１つとを含む。第１と第２の基板間のサブミクロン離隔距離が、第１と第２の基板の間でキャリアがトンネリングするように設定される。
【０００９】
本発明の一実施形態では、基板間の光伝達のためのデバイス構造体が提示される。このデバイス構造体は、互いに隔離された第１および第２の基板と、第１と第２の基板を合わせて接続する複数の局所スペーサと、３５０ｎｍ未満の横方向寸法を有する、これら局所スペーサのうちの少なくとも１つとを備える。第１と第２の基板間のサブミクロン離隔距離が、第１と第２の基板間で光子がトンネリングするように設定される。
【００１０】
本発明の一実施形態では、基板間の熱伝達のためのデバイス構造体が提示される。このデバイス構造体は、互いに隔離された第１および第２の基板と、第１と第２の基板を合わせて接続する複数の局所スペーサと、３５０ｎｍ未満の横方向寸法を有する、これら局所スペーサのうちの少なくとも１つとを含む。第１と第２の基板間のサブミクロン離隔距離が、第１と第２の基板の間で熱伝達が行われるように設定される。
【００１１】
本発明の一実施形態では、基板対基板結合構造体が提示される。この結合構造体は、第１の基板および第２の基板を含み、この第２の基板は、第１および第２の基板の一方と他方の間で電気キャリアまたは熱を結合するように設定されたサブミクロン距離で第１の基板から隔離される。結合構造体は、第１と第２の基板を合わせて接続する複数の自己集合ナノドットを備える。自己集合ナノドットは、第１の基板上でナノドットの材料を成長させることによって形成される。
【００１２】
本発明の一実施形態では、基板間で電子電荷を転送する方法が提示され、この方法は、（１）３５０ｎｍ未満の横方向寸法を有する少なくとも１つの局所スペーサによって第２の基板から隔離された第１の基板に電荷キャリアを供給するステップと、（２）少なくとも１つの局所スペーサによって形成された第１と第２の基板間のサブミクロンギャップを越えて、第１の基板から第２の基板まで電荷キャリアをトンネリングするステップとを含む。
【００１３】
本発明の一実施形態では、基板間で熱を伝達する方法が提示され、この方法は、（１）３５０ｎｍ未満の横方向寸法を有する少なくとも１つの局所スペーサによって第２の基板から隔離された第１の基板に熱を供給するステップと、（２）少なくとも１つの局所スペーサによって形成された第１と第２の基板間のサブミクロンギャップを越えて、第１の基板から第２の基板まで熱を結合するステップとを含む。
【００１４】
本発明についての上記の一般的な説明と以下の詳細な説明の両方が例示的なものであり、本発明を限定しないことを理解されたい。
【００１５】
本発明のより完全な理解、およびその付随的な利点の多くは、以下の詳細な説明を添付の図面と併せて参照することによって本発明がよりよく理解されるにつれて、容易に得られよう。
【図面の簡単な説明】
【００１６】
【図１】２つの基板を互いに隔離するとともに基板間の電子トンネリングに適したギャップがナノドットを利用して形成される、本発明の一実施形態によるデバイス構造体を示す概略図である。
【図２】ｐ型Ｓｉ基板をｎ型Ｓｉ基板から分離するギャップがＧｅナノドットを利用して形成される、本発明の一実施形態によるデバイス構造体を示す図１に類似の概略図である。
【図３】ＳＡＮＤ構成を有するＳｉ基板の上面視のＳＥＭ顕微鏡写真である。
【図４】ＮＳＡＮＤ構成を有するＳｉ基板の上面視のＳＥＭ顕微鏡写真である。
【図５】２つの基板を互いに隔離するギャップがナノドットを利用して形成される、本発明の一実施形態によるデバイス構造体を示す概略図であり、ナノドットは、一方の基板にその基板の絶縁領域内で接合されている。
【図６】本発明のＳＡＮＤおよびＮＳＡＮＤ構成のいくつかを作製する方法を示す流れ図である。
【図７】まったく異なる熱膨張特性の基板をナノドットを利用して機械的に貼り合わせる、本発明の一実施形態によるデバイス構造体を示す概略図である。
【図８】本発明の冷却およびエネルギー変換用の熱トンネリングデバイスを示す概略図である。
【図９】本発明の熱光起電性デバイスを示す概略図である。
【図１０】本発明の真空熱電子放出源デバイスを示す概略図である。
【図１１Ａ】本発明の光子カプラデバイスを示す概略図である。
【図１１Ｂ】本発明の別の光子カプラデバイスを示す概略図である。
【発明を実施するための形態】
【００１７】
本発明の一実施形態では、自己集合および／または非自己集合ナノドットが、様々な電子応用例およびエネルギー変換応用例でのナノギャップ分離を実現するための「局所スペーサ」として提示される。次に、同じ参照数字がいくつかの図を通して同じ部分または対応する部分を示す図面を参照すると、図１は、２つの基板８、１０を互いに隔離するギャップ６をナノドット４を利用して形成する、本発明の一実施形態によるデバイス構造体２を示す。ギャップ６（ナノドットの高さによって決まる）は、本発明の一実施形態では、基板間のキャリアトンネリングを生じさせるために（例えば負電荷キャリアの電子、または正電荷キャリアの正孔により）２〜１００ｎｍの範囲にあり、本発明の別の実施形態では、基板間の赤外線結合および／または熱伝達を促進するために２〜１０００ｎｍの範囲にある。キャリアトンネリングのより特定の一実施形態では、１〜５０ｎｍの範囲内のギャップ離隔距離が使用される。赤外線光子トンネリングのより特定の一実施形態では、１〜１０００ｎｍの範囲内のギャップ離隔距離が使用される。すなわち、一般には、ギャップ離隔距離は１〜１０００ｎｍ、１〜５００ｎｍ、１〜３００ｎｍ、１〜２００ｎｍ、１〜１００ｎｍ、１〜５０ｎｍ、１〜２０ｎｍ、または１〜１０ｎｍの範囲内にありうる。
【００１８】
本発明の一実施形態では、ナノドット４は１０００ｎｍ未満の横方向寸法を有する。本発明の別の実施形態では、ナノドット４は１００ｎｍ未満の横方向寸法を有する。本発明の別の実施形態では、ナノドット４は１０ｎｍ未満の横方向寸法を有する。本発明の別の実施形態では、ナノドット４は５ｎｍ未満の横方向寸法を有する。すなわち、一般には、この横方向寸法は１〜１０００ｎｍ、１〜５００ｎｍ、１〜３００ｎｍ、１〜２００ｎｍ、１〜１００ｎｍ、１〜５０ｎｍ、１〜２０ｎｍ、または１〜１０ｎｍの範囲内にありうる。
【００１９】
本発明の一実施形態では、ナノドット４は、本質的に高バンドギャップの材料から（例えば、ＧａＮナノドットなどの場合に）、または量子閉じ込めによる有効バンドギャップの増大によって（例えば、Ｇｅナノドットにおけるように）形成されることがある。したがって、一実施形態のナノドットは、巨視的なＧｅと比較して相対的に劣っている導電体になりうる。本発明の一実施形態では、ナノドット４は、ＧａＡｓ上に形成されるＩｎＡｓまたはＩｎＧａＡｓなどのＩＩＩ−Ｖ材料から形成されることがある。米国特許出願公開第２００７／０２１５８５７号（同出願の内容はその全体が本明細書に組み込まれる）は、ＩｎＧａＡｓナノドットを形成する方法を記載している。加えて、小さい寸法のＧｅ、Ｓｉ、ＰｂＴｅ、Ｂｉ２Ｔｅ３などの材料は、特に長さのスケールが１〜１０ｎｍで低い熱伝導率を有することが知られている。したがって、本発明の一実施形態では、複数の自己集合および非自己集合ナノドットで、以下で論ずる様々なデバイス応用例のための熱絶縁スペーサおよび電気絶縁スペーサを形成することができる。これらの自己集合および非自己集合ナノドットにより、２つの基板を分離するギャップが形成され、このギャップは、ギャップ間の電子トンネリング、正孔トンネリング、赤外線結合、および／または対流熱伝達を促進するのに十分なだけ小さく、２つの基板または基板材料を一体化するように結合する、または接合することに通常伴う欠陥に関連した応力をそれぞれの基板に課すことがない。
【００２０】
ナノドット４（自己集合もしくは界面活性剤援助によって、または様々な基板上のマスクによって形成）は、シリコン上のＧｅナノドットとして前もって形成し、その後、選択反応性イオンエッチングによってトリミングしてＧｅナノドットの高さを低減することができる。一実施形態では、表面上のある比率のナノドットを除去するためにリソグラフィを使用してハイブリッド構造体が作り出され、このハイブリッド構造体で、自己集合およびパターニングが使用されて本発明の局所スペーサが形成される。この実施形態では、１組のナノドットが、基板上に最初に形成されたナノドットのうち選択されたものをエッチング除去した後に、基板上に残る。
【００２１】
一実施形態では、ナノドット４は、例えば１ｎｍ〜２０ｎｍの高さを有しうる。一実施形態では、ナノドット４は、２０〜３０ｎｍの範囲内の幅を有しうる。これらの寸法は説明のためのものと考えられ、本発明を限定しない。一実施形態では、Ｓｉ（またはＧｅ）のナノドットは、薄い酸化物（例えば、厚さ１〜２ｎｍ）をエピタキシャルで過剰成長させ、次に、リソグラフィ技法を用いて、過剰成長部分ではなかったＳｉの領域を除去することによって形成することができる。米国特許第６，７３０，５３１号（同出願の内容はその全体が本明細書に組み込まれる）は、上述のものより厚い酸化物上にＳｉを過剰成長させるこのような方法を記載している。
【００２２】
本発明の一実施形態では、図１の基板８および１０はそれぞれ、ｐ型Ｓｉおよびｎ型Ｓｉである。図２は、２つの基板１８、２０を互いに隔離するギャップ１６をＧｅナノドット１４を利用して形成する、本発明の一実施形態によるデバイス構造体１２を示す。この実施形態では、例えば、ｎ型基板２０からｐ型Ｓｉ基板１８への電子トンネリングによって、ならびにｐ型基板１８およびｎ型基板２０のうちのある領域を欠乏させｐ−ｉ−ｎ構造体の真性層２１を形成することによって、基板１８と２０の中にＰＮ接合が形成される。従来のＰＮ接合形成と同様に、ｎ型基板からｐ型基板への電子のトンネリングは、自己バイアスがさらなる電子トンネリングに対抗するまで継続する。
【００２３】
図２に示される構造体には、例えば光起電力変換を含む、いくつかの応用例がありうる。従来の単結晶または多結晶の光起電力変換では、ＰＮ接合間を流れる暗電流によって変換効率が限定される。従来の多結晶Ｓｉ太陽電池では、多結晶境界で暗電流が増加し、光起電力効率が低下する。暗電流に対する障壁は通常、シリコンの電子バンドギャップの１．２ｅＶに限られる。しかし、図２に示される構成では、逆電流に対する付加的な障壁がナノギャップにより与えられ、それによって光起電力変換効率が改善することが期待される。
【００２４】
本明細書では、Ｇｅナノドットは（巨視的サイズのものであれば）、ギャップ間の電荷を電気的に「短絡」する。しかも、前述のように、量子閉じ込め効果により、Ｇｅナノドットはバルクの巨視的Ｇｅよりも電気的に絶縁性になる。さらに、本発明の一実施形態では、ＧｅナノドットはＳｉ表面が酸化する温度未満で酸化することができ、それによってＧｅナノドットがよりいっそう絶縁性になる。場合により、Ｇｅは、ＧａＡｓ、ＧａＮなどの高バンドギャップ材料、または暗電流をさらに低減する他のスペーサ材料に置き換えることもできる。暗電流を低減するこのような手法は、大きい漏洩電流が重大な問題になる有機光起電力接合部にはよりいっそう有利になりうる。
【００２５】
さらに、「短絡」効果は、ナノドットの密度および配置を低減することによって抑制することができる。密度が低減されると、一方の基板がもう一方の基板と「短絡」する場所の数が低減する。例えば、自己集合ナノドット（ＳＡＮＤ）構成では、ナノドット４は約１０１０ｃｍ−２の密度を有する。ナノドットの密度が低減されている非自己集合ナノドット（ＮＳＡＮＤ）構成では、ナノドット４は約１０８ｃｍ−２の密度を有する。したがって、リソグラフィパターニングおよびエッチングを使用してナノドット４の密度を低減し、それによってナノドットの空間的分布および／またはサイズ分布を制御することができる。本発明の一実施形態では、ナノドット密度は１０４ｃｍ−２まで低減することができる。
【００２６】
図３は、Ｓｉ基板上にＧｅナノドットのＳＡＮＤ構成を有するＳｉ基板の上面視のＳＥＭ顕微鏡写真である。図４は、ＮＳＡＮＤ構成を有するＳｉ基板の上面視のＳＥＭ顕微鏡写真である。図４のＳＥＭ顕微鏡写真は、電子ビームリソグラフィパターニングおよび高度に異方性のＳｉエッチングによって作り出された、Ｓｉ基板上面のＮＳＡＮＤ Ｓｉナノ構造体を示す。ここでは、異方性エッチングでＳｉを垂直エッチングすることになり、下部が切除されていない。図４を眺めると、ナノドットがほとんどナノロッドに見える。基本的に本発明は、隣り合う構造体を分離する構造体として使用できるナノドットまたはナノロッドの構造体を包含する。ここで、ＮＳＡＮＤ構成では、２つの基板間の離隔距離、ならびに局所スペーサのサイズおよび密度は、それぞれ電子ビームリソグラフィ、または極紫外線リソグラフィなど同様な方法と、エッチングの程度とによって設定される。
【００２７】
図５は、２つの基板８、１０を互いに隔離するギャップがナノドット４を利用して形成される、本発明の一実施形態によるデバイス構造体２２を示す概略図であり、ナノドット４は、一方の基板にその基板の絶縁領域１４で接合されている。絶縁領域を使用することは、このデバイス構造体の応用例に依存する。前述の光起電力変換の応用例では絶縁領域が有利であるが、いくつかの光起電力応用例では絶縁領域１４を使用しなくても、ｐ型基板およびｎ型基板内に形成される欠乏領域自体で、暗電流を許容可能な値に制限するのに十分なことがある。さらに一実施形態では、絶縁領域１４を使用しなくても、ある比率のナノドットを除去すれば、暗電流を許容可能な値に制限するのに十分である。
【００２８】
図６は、図１および図５のＳＡＮＤおよびＮＳＡＮＤ構成を作製する方法を示す流れ図である。特にＳｉ基板およびＧｅナノドットに関して示されているが、この技法は他の材料系の組合せにも当てはまる。６００で、第１の基板（例えば、Ｓｉ基板８）が、ナノドット材料堆積（例えば、Ｇｅナノドット堆積）のために用意される。Ｇｅ堆積の前にＳｉ基板の表面を洗浄する技法が知られており、これには、例えばＲＣＡ処理と、減圧または真空環境中であらゆる表面酸化物または表面終端物を除去するアニールとが含まれる。ナノドット材料堆積の前に第１の基板を平坦にする必要がある場合、化学的機械的研磨などの平坦化ステップもまた使用されることがある。
【００２９】
６１０でナノドット材料が、基板８、１０のどちらか一方に所定の厚さまで堆積される。Ｇｅ格子定数とＳｉ格子定数の間の応力により、Ｇｅは「島状」に堆積してＳｉ表面にＧｅナノドットが形成される（すなわち、ＧｅはＳｉ表面に共形に堆積するのではなく、それ自体に優先的に合体する）。背景の項で前述した他の材料系を本発明の様々な実施形態で使用して、基板８または基板１０の上にナノドット４を形成することもできる。
【００３０】
６２０で、任意選択により、従来のマスキング技法および材料を使用するリソグラフィパターニングを用いて、ある比率のナノドットを除去することができる。除去されるナノドットの比率は、応用例によって決まる。いくつかの応用例では、第１と第２の基板の間のギャップを介する故意でない伝導（熱さまたは熱）の経路を低減するために、ナノドットの９９．９９９％以上が除去される。他の応用例では、例えば、第１の基板からの熱が第２の基板へと放散されるいかなる経路も有益な熱伝達応用例では、ナノドットの１０％以下しか除去されない。
【００３１】
６４０で、第２の基板が、ナノドットに接続することによって第１の基板と次に接合するために用意される。第２の基板が第１の基板と同じ材料である場合、第２の基板の表面は通常、第１の基板と類似の手順のうちの少なくともいくつかを用いて洗浄される。第２の基板が第１の基板と同じ材料ではない場合、第２の基板の表面は通常、第２の基板に適した手順を用いて洗浄される。
【００３２】
６４０で、第２の基板は洗浄の前または後に、酸化または窒化された基板の選択された領域を有することができる。例えば、例えば酸化ケイ素、窒化ケイ素などのマスク材料、またはフォトレジスト材料が、第２の基板の一部分を覆うために使用される。次に、例えば、低エネルギー酸素（または窒素）イオンボンバード処理、あるいはプラズマ酸化（または窒化）利用処理を用いて、酸化処理に対し露出された第２の基板の近傍表面領域に酸化物（または窒化物）を形成する。次に、マスク材料が除去される。
【００３３】
６５０で、第２の基板は、ナノドットによって第１の基板に接合される。６５０で、ナノドットは第２の基板に、例えば、ハンダ−共晶混合物接合、超音波接合、水素結合、ファンデルワールス力利用結合などの既知の接合技法を用いて接合されることになる。はんだまたは共晶金属は、図４に示されるＮＳＡＮＤ構造体を作り出すためのマスキング処理の一部として、あるいは、Ｅビーム蒸着などの技法でナノスケールの金属膜を蒸着させることで、ＳＡＮＤ構造体の上に付けることができる。後者の手法では、ＳＡＮＤの上部の金属が結合面への接合に使用されるのに対し、他の領域上の金属は利用されないまま残され、または後でエッチング除去されることに注意されたい。
【００３４】
上述の工程で、所定のアレイまたは実装比率のナノドット、所定の高さのナノドット、所定の形状のナノドット、所定の材料のナノドット、および２つの表面間の所定の付加物（例えば、一方には上にコーティングされたナノドットスペーサがあり、他方にはない）を使用して、１ｎｍから数百ｎｍの範囲内の所定のギャップを得ることができる。
【００３５】
本発明の様々な実施形態では、ＳＡＮＤおよびＮＳＡＮＤナノギャップは、ナノギャップ間にトンネル接合部を形成するバルク材料の２つの表面間に使用され、それによって、トンネリングによってギャップ間が電気的には結合されるが構造的には「分離された」材料の独特の組合せが可能になり、またそれによって、応力および熱的不整合などの従来のヘテロ構造の問題と、その結果生じる欠陥とが防止される。本発明によるこのようなナノギャップヘテロ構造体には、例えば、冷却、エネルギー変換、熱順応境界面（ｔｈｅｒｍａｌ ｃｏｍｐｌｉａｎｔ ｉｎｔｅｒｆａｃｅ）、ディスプレイ、近接リソグラフィ、有機光起電力材料の単一接合および自由空間トンネル構造体を使用する多接合太陽電池、エレクトロニクスパッケージング、およびナノ電気機械システム（以下でより詳細に説明）などの分野に用途がある。
【００３６】
本発明の別の実施形態では、自己集合ナノドット（ＳＡＮＤ）および／または非自己集合ナノドット（ＮＳＡＮＤ）は、電気的「絶縁」かつ熱的「絶縁」構造体のスペーサを形成する。この実施形態での「絶縁」とは、ＳＡＮＤおよび／またはＮＳＡＮＤスペーサと同じ材料の巨視的バルク材料と比較したときの電気および／または熱の大幅に低減した伝導を含意する。したがって、これらのスペーサは、例えば伝導性ＣｕヒートシンクをＳｉデバイスチップと「熱的に」結合することなど、エレクトロニクスパッケージングで使用することができる。通常、ＳｉとＣｕの間の熱膨張の差異は非常に大きいので、数百ミクロンのＣｕでもバルクＳｉデバイスチップに直接付けると、熱膨張率ＣＴＥの破局的差異により誘発されるＳｉデバイスチップの破損が引き起こされる。
【００３７】
本発明の一実施形態では、まったく異なる熱膨張の差異により通常は結合に適しなかった異なる基板を合わせて「結合する」のにナノドットが使用される。図７は、例えばヒートシンクとして機能するＣｕ基板７８と接合されたバルクＳｉ基板７６（例えば、その中に収容されうる集積回路チップを含む）の一例を示す。設計されたギャップは、Ｃｕ基板７８の上のパターニング局所スペーサ７４（例えば、ナノドット）によって形成される。この実施形態（およびその他）で適切なナノドットは、Ｓｎ、Ｉｎ、ＩｎＳｎ、ＡｇＳｎ、Ｂｉ、Ｓｂなどを含む。これらのナノドット材料は、Ｃｕ表面にＳＡＮＤまたはＮＳＡＮＤ構造体を形成するのに使用され、また同時に、ＳｉおよびＣｕの上にＳｎおよびＣｕまたは他の金属との低温共晶混合物を形成するのに使用される。あるいは、上記のＧｅナノドットをＳｉデバイスチップ上（例えば、デバイス集積回路または個別デバイスの形成の前に得られたＳｉデバイスチップ裏面上）にパターニングし、次に２つの基板（すなわち、デバイスチップとＣｕヒートシンク）を合わせて一緒にすることによって、制御されたギャップが得られ、このギャップを通して熱輸送が、ｎｍサイズのギャップｄのギャップ間の強化赤外線結合または向上した熱伝導によって行われうる。図７に示されるように、局所スペーサ７４の一部は、さらに電気的に分離することができる。一実施形態では、すべてのスペーサを電気的に絶縁することができる。別の実施形態では、局所スペーサの一部は導電性であり、Ｓｉ基板７６との間の電気的相互接続部の一部を成す。ナノドットは（ＮＳＡＮＤ構成などの場合、その小さなサイズおよび／または低減された密度により）順応性をもつようになると予想され、それによって、Ｃｕ材料の膨張（または収縮）に対処することが、Ｓｉデバイスチップに対する破局的熱膨張係数（ＣＴＥ）不整合応力の転移を伴わずに、可能になる。単位面積当たりのナノスペーサの密度、またはスペーサの実装比率は、ＣＴＥ不整合の問題を最小にしながらも、ＳｉとＣｕ間で熱を伝導するのに十分であるように高く選ぶことができる。
【００３８】
本発明の一実施形態では、ナノドットが、それぞれ異なるタイプの有機半導体材料を「接合」するのに使用される。それぞれ異なるタイプの有機材料を直接形成することは、これらの異なる材料が接合されるときに界面で欠陥状態が形成されることにより、歴史的に失敗してきた。この実施形態では、ＳＡＮＤおよびＮＳＡＮＤ構成により、それぞれの材料の「バルク」型の働きが可能になり、例えばｎ型有機材料とｐ型有機材料の間のものであった界面に欠陥状態が多く形成されることがない。
【００３９】
発明の一実施形態では、自己集合ナノドット（ＳＡＮＤ）および／または非自己集合ナノドット（ＮＳＡＮＤ）は、冷却およびエネルギー変換用の熱トンネリングデバイスのスペーサを形成する。図８は、本発明の一実施形態による熱トンネリングデバイス８０を示し、このデバイスは、本明細書で説明されている局所スペーサ（例えば、ＳＡＮＤおよびＮＳＡＮＤスペーサ）から利益を得る。本発明の一実施形態による熱トンネリングデバイスでは、１〜１０ｎｍの範囲内のナノギャップが、本発明の熱トンネリング冷却デバイスおよび電力変換デバイスに利用される。電子はトンネリングして熱エネルギーを離隔距離ｄ間で搬送し、それによって、外部電気負荷を駆動する電位が作り出されるが、光子または熱波はトンネリングすることができない。この効果は、熱トンネリング効果を用いる効率的な熱−電気変換につながる。
【００４０】
本発明の一実施形態では、電子波長（λｅ）≫ｄ（離隔距離）であり、フォノン波長（λｐｈ）≪ｄである。図８の実施形態に示されるように、熱トンネリングデバイス８０は、基板８６および８８の電気接点８２を有し、基板８６と８８は、図８にナノドットとして説明的に示されている局所スペーサ８４によって分離されている。一実施形態では、電気絶縁体８９が、上基板と下基板の「短絡」を防止するために使用される。一実施形態では、上基板および下基板は、導電半導体材料または金属基板である。一実施形態では、上基板８６は、下基板８８から熱を（外部電圧の印加時に）基板８６まで搬送するトンネリング電子の流れを受け取り、冷却デバイスなどの場合、下基板は低温になる。別の実施形態では、基板８６は熱源に曝される。熱エネルギーにより誘発された電子が上基板８６からヒートシンク８８へトンネリングすることによって、上基板と下基板の間に電圧差が生じる。ここでは、上基板および下基板の２つの端部は、冷却デバイスまたは電力変換デバイスの電極として働く。
【００４１】
本発明の別の実施形態では、自己集合ナノドット（ＳＡＮＤ）および／または非自己集合ナノドット（ＮＳＡＮＤ）は、熱光起電力デバイスのスペーサを形成する。これらのデバイスでは、ギャップ離隔距離が小さいことにより、高温本体からのエバネッセント赤外線黒体放射波が、もう一方の本体のｐ−ｎ接合のエミッタ面にギャップを越えて「光学的に」結合することができる。図９は、本発明の一実施形態による熱−光起電力デバイス９０を示し、このデバイスは、本明細書で説明している局所スペーサ（例えば、ＳＡＮＤおよび／またはＮＳＡＮＤスペーサ）から利益を得る。基板９６と９８は、図９にナノドットとして説明的に示された局所スペーサ９４によって分離されている。一実施形態では、電気絶縁体９９が、上基板と下基板の「短絡」を防止するために使用される。本発明の一実施形態による熱−光起電力デバイスでは、基板９６の黒体光子がトンネリングし、基板９８のｐ−ｎ接合部に電子−正孔対を作り出す。基板９８の上面および裏面の電気接点９２が、光起電力で発生した電圧および電流を集める。本発明の一実施形態では、基板９８の一部であるＰ−Ｎ接合は、Ｓｉ、Ｇｅ、ＧａｘＩｎ１−ｘＡｓ接合、またはＧａｘＩｎ１−ｘＡｓｙＰ１−ｙとすることができ、適切なドーピングによりｐ領域およびｎ領域が画定される。これらのｐ−ｎ接合は、Ｓｉ、Ｇｅ、ＧａＡｓまたはＩｎＰのような典型的な基板上にありうる。ナノメートルスケールの基板離隔距離ｄは、トンネリングによりｄのギャップを越える光子を用いた効率的な熱−電気変換につながる。波長（λｅ）がｄより長い、または同等の光子はトンネリングすることになる。
【００４２】
こうして、熱光起電力デバイス９０は、黒体から放出される光子を、プランクの放射法則が示す黒体スペクトルにわたって、またはそれを超えて結合することがある。このような光子の結合では、熱を上基板９６から下基板９８まで伝達するのに結合エバネッセントモードを利用する。したがって、本発明の一実施形態では、ＳＡＮＤおよびＮＳＡＮＤスペーサを使用することにより、プランクの放射および光子トンネリングで熱光起電力変換効率が改善する。
【００４３】
電気絶縁体９９による隔離および電気的分離で、ｐ−ｎ接合セルから黒体放射体を熱的に分離することが可能になり、それによって２つのことが実現する。第１に、黒体はより高温のままになり、プランクの法則で示されるように、より多くの光子を放出する。第２に、ｐ−ｎ接合はより低温のままになり、ｐ−ｎ接合の漏洩電流は、それが温度と共に指数関数的に増大するので、低く保たれる。漏洩電流が低減すると、熱−光起電力セルの開回路電圧、曲線因子、および変換効率が高くなる。
【００４４】
本発明の別の実施形態では、自己集合ナノドット（ＳＡＮＤ）および／または非自己集合ナノドット（ＮＳＡＮＤ）が、一方の本体の熱源から熱電子エミッタデバイスの高温側面まで熱を結合するギャップのスペーサを形成し、それによって、誘発される機械的応力が最小になる。図１０は、本発明の一実施形態による、本明細書で説明されている局所スペーサ（例えば、ＳＡＮＤおよびＮＳＡＮＤスペーサ）から利益を得る熱電子エミッタデバイス１００を示す。基板１０６と１０８は、図１０にナノドットとして説明的に示された局所スペーサ１０４によって分離されている。一実施形態では、電気絶縁体１０９が、上基板と下基板の「短絡」を防止するために使用される。本発明の一実施形態による熱電子エミッタデバイスでは、上基板１０６と下基板１０８の間の真空空間ｄの中へ熱電子放出するためのエネルギー源として上基板１０６中の熱エネルギーを用いて、電子が熱電子作用により放出される。本発明の一実施形態では、電子エミッタ強化構造体１０５（例えば、セシウム金属層などの低仕事関数層、または円錐形にエッチングされた構造体などの先端部構造体）が、上基板１０６のギャップ側に設けられる。ＳＡＮＤまたはＮＳＡＮＤ構造体によって実現された、熱電子コレクタ（すなわち、下基板）がエミッタに近いことが、空間電荷効果を場合によって低減することによって、高い熱電子電力変換効率をもたらし、またエミッタとコレクタの間により高い電界をもたらす。この強化電界は、電界強化熱電子放出すなわちショットキー放出をもたらす。
【００４５】
本発明の一実施形態では、強化電界放出はまた、以下の条件によって促進される。この条件では、電子波長（λｅ）≫ｄ、およびフォノン波長（λｐ）≪ｄであり、それによってフォノンが高温エミッタから低温コレクタまで移動することが防止される。したがって、本発明の一実施形態では、エミッタの熱エネルギーはより有効に使用されて電子が放出され、フォノンによる熱伝導によって放散ではなく外部電力が生じる。本発明の別の実施形態では、自己集合ナノドット（ＳＡＮＤ）および／または非自己集合ナノドット（ＮＳＡＮＤ）は、電界放出ディスプレイならびに熱電子エネルギー変換用の熱電子エミッタのための、図１０のデバイスのスペーサを形成する。
【００４６】
図１１Ａおよび図１１Ｂは、本発明の、基板間の光伝達用のデバイスを示す概略図である。図１１Ａおよび図１１Ｂの光伝達デバイス１１０は、本明細書で説明している局所スペーサ（例えば、ＳＡＮＤおよびＮＳＡＮＤスペーサ）から利益を得る。基板１１６と１１８は、図１１にナノドットとして説明的に示されている局所スペーサ１１４によって分離される。光伝達デバイスは、距離ｄで互いに隔離された第１の基板１１６および第２の基板１１８を含む。複数の局所スペーサで、第１と第２の基板を合わせて接続する。一実施形態では、上基板と下基板の「短絡」を防止するために電気絶縁体１１９が使用される。第１と第２の基板間のサブミクロン離隔距離は、第１と第２の基板間で光子（その波長はスペーサと同等またはそれより長い）がトンネリングするように設定される。図１１に示されるように、下基板１１８は、例えば、電気接点１１２によって駆動される発光ダイオードまたはレーザエミッタを含む能動基板である。適切な波長λｐ≫ｄの光は、上基板１１６の中に結合され、その後、上基板１１６から転送することができる。それに応じて、図１１Ａのデバイスでは、基板１１６は、光子を基板１１６および光伝達デバイス１１０から遠くへ結合する光子カプラ１２０（例えば、反射防止膜または光ファイバ付加物）を含む。図１１Ａのデバイスでは、基板１１８は、レーザまたは発光ダイオード（ＬＥＤ）などの、光子を発生する光子発生器を含み、第１と第２の基板間の離隔距離は、第１と第２の基板間で光子をトンネリングするように設定される。
【００４７】
図１１Ｂに示される別の実施形態では、例えば基板１１８などの一方の基板が、ＬＥＤ １２２のような光子エミッタを含み、もう一方の基板１１６が、導波路または光検出器などの例えば光子受信器１２４を含む。上で論じたＳＡＮＤまたはＮＳＡＮＤ構造体によって容易になった、基板１１６と１１８が近接することは、集積光学部品および複雑な光回路、または光通信において、あるいはおそらく光コンピュータにおいてさえ有効である。図１１Ｂでは、光子が上基板に結合されて示されているが、上基板および下基板の各領域は、光通信が双方向になるように、光子エミッタまたは導波路部または光検出器のいずれも含むことができる。
【００４８】
上記の教示に照らして、本発明の多数の修正および変形が可能である。したがって、本発明は、添付の特許請求の範囲内で、本明細書で具体的に説明したものとは別な方法で実践できることを理解されたい。
【符号の説明】
【００４９】
２ デバイス構造体
４ ナノドット
６ ギャップ
８ 基板
１０ 基板
１２ デバイス構造体
１４ Ｇｅナノドット、絶縁領域
１６ ギャップ
１８ 基板、ｐ型Ｓｉ基板
２０ 基板、ｎ型基板
２１ 真性層
２２ デバイス構造体
７４ パターニング局所スペーサ
７６ バルクＳｉ基板
７８ Ｃｕ基板
８０ 熱トンネリングデバイス
８２ 電気接点
８４ 局所スペーサ
８６ 基板、上基板
８８ 基板、下基板
８９ 電気絶縁体
９０ 熱−光起電力デバイス
９２ 電気接点
９４ 局所スペーサ
９６ 基板、上基板
９８ 基板、下基板
９９ 電気絶縁体
１００ 熱電子エミッタデバイス
１０４ 局所スペーサ
１０５ 電子エミッタ強化構造体
１０６ 基板、上基板
１０８ 基板、下基板
１０９ 電気絶縁体
１１０ 光伝達デバイス
１１２ 電気接点
１１６ 基板、第１の基板、上基板
１１８ 基板、第２の基板、下基板
１１９ 電気絶縁体
ｄ 離隔距離
【技術分野】
【０００１】
関連出願の相互参照
本出願は、２０１０年２月１２日出願の米国特許仮出願第６１／３０４，３８２号に関連するとともに、３５ Ｕ．Ｓ．Ｃ． １１９（ｅ）による優先権を主張する。同出願の内容全体は、参照により本明細書に組み込まれる。
【０００２】
本発明は、１つの基板から別の基板へ電子エネルギー伝達、光エネルギー伝達、および熱エネルギー伝達をするための基板デバイス集積化の分野に関する。
【背景技術】
【０００３】
過去１０年間、表面に自己集合するナノメートルスケールの粒子、ナノドットまたは量子ドットが、様々な応用例で、特に量子エレクトロニクスまたはオプトエレクトロニクスに関して研究されてきた。例えば、弾性歪みの蓄積を低減しエネルギーを最小にするためにＳｉ（１００）上にＧｅを堆積する間中、ＧｅナノドットがＳｉ（１００）上に自然に形成されることが知られている。この効果は、当技術分野ではＳｔｒｏｍｓｋｉ−Ｋｒａｓｔａｎｏｖ（ＳＫ）成長モードとして知られている。
【０００４】
高さが４〜１５ｎｍで、２０〜３０ｎｍの幅または直径を有するＧｅナノドットが成長されている。サイズが４ｎｍの範囲内のＧｅナノドットが、ＳｉｘＧｅ１−ｘ酸化物膜上に成長されている。Ｓｉ上のＧｅナノドットもまた、陽極アルミナ膜マスクを使用するとともに、マスクとしてラテックスナノ球を用いてＧｅを堆積することにより実証されている。高さが８ｎｍの範囲内のＧｅナノドットが陽極アルミナ膜を用いて製作されている。ナノ球リソグラフィにより、サイズが３０ｎｍの範囲内のＧｅドットが製作されている。これらの手法は、自己集合手法ほど魅力的ではないが、自己集合手法よりも適切なナノドットの空間分布およびサイズ分布の制御につながる可能性がある。こうして、技術は最近、空間的に小さい（高さが約５０ｎｍ以下）制御されたＧｅのナノドットをＳｉ上に形成することを目的とするまでになった。
【０００５】
他の材料系のナノドットもまた実証されている。例えば、自己組織化鉄シリサイドナノドットが、ＳｉｘＧｅ１−ｘ上または歪みＳｉ上で実証されている。最近では、高さまたは直径が３ｎｍしかないシリサイドナノドットが酸化Ｓｉ上に成長されている。高バンドギャップ材料であるＧａＮが、Ｓｉを反界面活性剤として使用して、Ａｌ０．１５Ｇａ０．８５Ｎ上に２〜３ｎｍのドットとして成長されている。同様に、ＩｎＡｓナノドットがＧａＡｓ基板上に成長されている。
【０００６】
材料成長の進歩およびナノドット形成についての理解にもかかわらず、ナノドットの応用分野は主として、ナノドットが能動素子である電子デバイスおよび光エレクトロニクスデバイスが対象とされてきた。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】米国特許出願公開第２００７／０２１５８５７号
【特許文献２】米国特許第６，７３０，５３１号
【発明の概要】
【課題を解決するための手段】
【０００８】
本発明の一実施形態では、基板間の電子伝達のためのデバイス構造体が提示される。このデバイス構造体は、互いに隔離された第１および第２の基板と、第１と第２の基板を合わせて接続する複数の局所スペーサと、３５０ｎｍ未満の横方向寸法を有する、これら局所スペーサのうちの少なくとも１つとを含む。第１と第２の基板間のサブミクロン離隔距離が、第１と第２の基板の間でキャリアがトンネリングするように設定される。
【０００９】
本発明の一実施形態では、基板間の光伝達のためのデバイス構造体が提示される。このデバイス構造体は、互いに隔離された第１および第２の基板と、第１と第２の基板を合わせて接続する複数の局所スペーサと、３５０ｎｍ未満の横方向寸法を有する、これら局所スペーサのうちの少なくとも１つとを備える。第１と第２の基板間のサブミクロン離隔距離が、第１と第２の基板間で光子がトンネリングするように設定される。
【００１０】
本発明の一実施形態では、基板間の熱伝達のためのデバイス構造体が提示される。このデバイス構造体は、互いに隔離された第１および第２の基板と、第１と第２の基板を合わせて接続する複数の局所スペーサと、３５０ｎｍ未満の横方向寸法を有する、これら局所スペーサのうちの少なくとも１つとを含む。第１と第２の基板間のサブミクロン離隔距離が、第１と第２の基板の間で熱伝達が行われるように設定される。
【００１１】
本発明の一実施形態では、基板対基板結合構造体が提示される。この結合構造体は、第１の基板および第２の基板を含み、この第２の基板は、第１および第２の基板の一方と他方の間で電気キャリアまたは熱を結合するように設定されたサブミクロン距離で第１の基板から隔離される。結合構造体は、第１と第２の基板を合わせて接続する複数の自己集合ナノドットを備える。自己集合ナノドットは、第１の基板上でナノドットの材料を成長させることによって形成される。
【００１２】
本発明の一実施形態では、基板間で電子電荷を転送する方法が提示され、この方法は、（１）３５０ｎｍ未満の横方向寸法を有する少なくとも１つの局所スペーサによって第２の基板から隔離された第１の基板に電荷キャリアを供給するステップと、（２）少なくとも１つの局所スペーサによって形成された第１と第２の基板間のサブミクロンギャップを越えて、第１の基板から第２の基板まで電荷キャリアをトンネリングするステップとを含む。
【００１３】
本発明の一実施形態では、基板間で熱を伝達する方法が提示され、この方法は、（１）３５０ｎｍ未満の横方向寸法を有する少なくとも１つの局所スペーサによって第２の基板から隔離された第１の基板に熱を供給するステップと、（２）少なくとも１つの局所スペーサによって形成された第１と第２の基板間のサブミクロンギャップを越えて、第１の基板から第２の基板まで熱を結合するステップとを含む。
【００１４】
本発明についての上記の一般的な説明と以下の詳細な説明の両方が例示的なものであり、本発明を限定しないことを理解されたい。
【００１５】
本発明のより完全な理解、およびその付随的な利点の多くは、以下の詳細な説明を添付の図面と併せて参照することによって本発明がよりよく理解されるにつれて、容易に得られよう。
【図面の簡単な説明】
【００１６】
【図１】２つの基板を互いに隔離するとともに基板間の電子トンネリングに適したギャップがナノドットを利用して形成される、本発明の一実施形態によるデバイス構造体を示す概略図である。
【図２】ｐ型Ｓｉ基板をｎ型Ｓｉ基板から分離するギャップがＧｅナノドットを利用して形成される、本発明の一実施形態によるデバイス構造体を示す図１に類似の概略図である。
【図３】ＳＡＮＤ構成を有するＳｉ基板の上面視のＳＥＭ顕微鏡写真である。
【図４】ＮＳＡＮＤ構成を有するＳｉ基板の上面視のＳＥＭ顕微鏡写真である。
【図５】２つの基板を互いに隔離するギャップがナノドットを利用して形成される、本発明の一実施形態によるデバイス構造体を示す概略図であり、ナノドットは、一方の基板にその基板の絶縁領域内で接合されている。
【図６】本発明のＳＡＮＤおよびＮＳＡＮＤ構成のいくつかを作製する方法を示す流れ図である。
【図７】まったく異なる熱膨張特性の基板をナノドットを利用して機械的に貼り合わせる、本発明の一実施形態によるデバイス構造体を示す概略図である。
【図８】本発明の冷却およびエネルギー変換用の熱トンネリングデバイスを示す概略図である。
【図９】本発明の熱光起電性デバイスを示す概略図である。
【図１０】本発明の真空熱電子放出源デバイスを示す概略図である。
【図１１Ａ】本発明の光子カプラデバイスを示す概略図である。
【図１１Ｂ】本発明の別の光子カプラデバイスを示す概略図である。
【発明を実施するための形態】
【００１７】
本発明の一実施形態では、自己集合および／または非自己集合ナノドットが、様々な電子応用例およびエネルギー変換応用例でのナノギャップ分離を実現するための「局所スペーサ」として提示される。次に、同じ参照数字がいくつかの図を通して同じ部分または対応する部分を示す図面を参照すると、図１は、２つの基板８、１０を互いに隔離するギャップ６をナノドット４を利用して形成する、本発明の一実施形態によるデバイス構造体２を示す。ギャップ６（ナノドットの高さによって決まる）は、本発明の一実施形態では、基板間のキャリアトンネリングを生じさせるために（例えば負電荷キャリアの電子、または正電荷キャリアの正孔により）２〜１００ｎｍの範囲にあり、本発明の別の実施形態では、基板間の赤外線結合および／または熱伝達を促進するために２〜１０００ｎｍの範囲にある。キャリアトンネリングのより特定の一実施形態では、１〜５０ｎｍの範囲内のギャップ離隔距離が使用される。赤外線光子トンネリングのより特定の一実施形態では、１〜１０００ｎｍの範囲内のギャップ離隔距離が使用される。すなわち、一般には、ギャップ離隔距離は１〜１０００ｎｍ、１〜５００ｎｍ、１〜３００ｎｍ、１〜２００ｎｍ、１〜１００ｎｍ、１〜５０ｎｍ、１〜２０ｎｍ、または１〜１０ｎｍの範囲内にありうる。
【００１８】
本発明の一実施形態では、ナノドット４は１０００ｎｍ未満の横方向寸法を有する。本発明の別の実施形態では、ナノドット４は１００ｎｍ未満の横方向寸法を有する。本発明の別の実施形態では、ナノドット４は１０ｎｍ未満の横方向寸法を有する。本発明の別の実施形態では、ナノドット４は５ｎｍ未満の横方向寸法を有する。すなわち、一般には、この横方向寸法は１〜１０００ｎｍ、１〜５００ｎｍ、１〜３００ｎｍ、１〜２００ｎｍ、１〜１００ｎｍ、１〜５０ｎｍ、１〜２０ｎｍ、または１〜１０ｎｍの範囲内にありうる。
【００１９】
本発明の一実施形態では、ナノドット４は、本質的に高バンドギャップの材料から（例えば、ＧａＮナノドットなどの場合に）、または量子閉じ込めによる有効バンドギャップの増大によって（例えば、Ｇｅナノドットにおけるように）形成されることがある。したがって、一実施形態のナノドットは、巨視的なＧｅと比較して相対的に劣っている導電体になりうる。本発明の一実施形態では、ナノドット４は、ＧａＡｓ上に形成されるＩｎＡｓまたはＩｎＧａＡｓなどのＩＩＩ−Ｖ材料から形成されることがある。米国特許出願公開第２００７／０２１５８５７号（同出願の内容はその全体が本明細書に組み込まれる）は、ＩｎＧａＡｓナノドットを形成する方法を記載している。加えて、小さい寸法のＧｅ、Ｓｉ、ＰｂＴｅ、Ｂｉ２Ｔｅ３などの材料は、特に長さのスケールが１〜１０ｎｍで低い熱伝導率を有することが知られている。したがって、本発明の一実施形態では、複数の自己集合および非自己集合ナノドットで、以下で論ずる様々なデバイス応用例のための熱絶縁スペーサおよび電気絶縁スペーサを形成することができる。これらの自己集合および非自己集合ナノドットにより、２つの基板を分離するギャップが形成され、このギャップは、ギャップ間の電子トンネリング、正孔トンネリング、赤外線結合、および／または対流熱伝達を促進するのに十分なだけ小さく、２つの基板または基板材料を一体化するように結合する、または接合することに通常伴う欠陥に関連した応力をそれぞれの基板に課すことがない。
【００２０】
ナノドット４（自己集合もしくは界面活性剤援助によって、または様々な基板上のマスクによって形成）は、シリコン上のＧｅナノドットとして前もって形成し、その後、選択反応性イオンエッチングによってトリミングしてＧｅナノドットの高さを低減することができる。一実施形態では、表面上のある比率のナノドットを除去するためにリソグラフィを使用してハイブリッド構造体が作り出され、このハイブリッド構造体で、自己集合およびパターニングが使用されて本発明の局所スペーサが形成される。この実施形態では、１組のナノドットが、基板上に最初に形成されたナノドットのうち選択されたものをエッチング除去した後に、基板上に残る。
【００２１】
一実施形態では、ナノドット４は、例えば１ｎｍ〜２０ｎｍの高さを有しうる。一実施形態では、ナノドット４は、２０〜３０ｎｍの範囲内の幅を有しうる。これらの寸法は説明のためのものと考えられ、本発明を限定しない。一実施形態では、Ｓｉ（またはＧｅ）のナノドットは、薄い酸化物（例えば、厚さ１〜２ｎｍ）をエピタキシャルで過剰成長させ、次に、リソグラフィ技法を用いて、過剰成長部分ではなかったＳｉの領域を除去することによって形成することができる。米国特許第６，７３０，５３１号（同出願の内容はその全体が本明細書に組み込まれる）は、上述のものより厚い酸化物上にＳｉを過剰成長させるこのような方法を記載している。
【００２２】
本発明の一実施形態では、図１の基板８および１０はそれぞれ、ｐ型Ｓｉおよびｎ型Ｓｉである。図２は、２つの基板１８、２０を互いに隔離するギャップ１６をＧｅナノドット１４を利用して形成する、本発明の一実施形態によるデバイス構造体１２を示す。この実施形態では、例えば、ｎ型基板２０からｐ型Ｓｉ基板１８への電子トンネリングによって、ならびにｐ型基板１８およびｎ型基板２０のうちのある領域を欠乏させｐ−ｉ−ｎ構造体の真性層２１を形成することによって、基板１８と２０の中にＰＮ接合が形成される。従来のＰＮ接合形成と同様に、ｎ型基板からｐ型基板への電子のトンネリングは、自己バイアスがさらなる電子トンネリングに対抗するまで継続する。
【００２３】
図２に示される構造体には、例えば光起電力変換を含む、いくつかの応用例がありうる。従来の単結晶または多結晶の光起電力変換では、ＰＮ接合間を流れる暗電流によって変換効率が限定される。従来の多結晶Ｓｉ太陽電池では、多結晶境界で暗電流が増加し、光起電力効率が低下する。暗電流に対する障壁は通常、シリコンの電子バンドギャップの１．２ｅＶに限られる。しかし、図２に示される構成では、逆電流に対する付加的な障壁がナノギャップにより与えられ、それによって光起電力変換効率が改善することが期待される。
【００２４】
本明細書では、Ｇｅナノドットは（巨視的サイズのものであれば）、ギャップ間の電荷を電気的に「短絡」する。しかも、前述のように、量子閉じ込め効果により、Ｇｅナノドットはバルクの巨視的Ｇｅよりも電気的に絶縁性になる。さらに、本発明の一実施形態では、ＧｅナノドットはＳｉ表面が酸化する温度未満で酸化することができ、それによってＧｅナノドットがよりいっそう絶縁性になる。場合により、Ｇｅは、ＧａＡｓ、ＧａＮなどの高バンドギャップ材料、または暗電流をさらに低減する他のスペーサ材料に置き換えることもできる。暗電流を低減するこのような手法は、大きい漏洩電流が重大な問題になる有機光起電力接合部にはよりいっそう有利になりうる。
【００２５】
さらに、「短絡」効果は、ナノドットの密度および配置を低減することによって抑制することができる。密度が低減されると、一方の基板がもう一方の基板と「短絡」する場所の数が低減する。例えば、自己集合ナノドット（ＳＡＮＤ）構成では、ナノドット４は約１０１０ｃｍ−２の密度を有する。ナノドットの密度が低減されている非自己集合ナノドット（ＮＳＡＮＤ）構成では、ナノドット４は約１０８ｃｍ−２の密度を有する。したがって、リソグラフィパターニングおよびエッチングを使用してナノドット４の密度を低減し、それによってナノドットの空間的分布および／またはサイズ分布を制御することができる。本発明の一実施形態では、ナノドット密度は１０４ｃｍ−２まで低減することができる。
【００２６】
図３は、Ｓｉ基板上にＧｅナノドットのＳＡＮＤ構成を有するＳｉ基板の上面視のＳＥＭ顕微鏡写真である。図４は、ＮＳＡＮＤ構成を有するＳｉ基板の上面視のＳＥＭ顕微鏡写真である。図４のＳＥＭ顕微鏡写真は、電子ビームリソグラフィパターニングおよび高度に異方性のＳｉエッチングによって作り出された、Ｓｉ基板上面のＮＳＡＮＤ Ｓｉナノ構造体を示す。ここでは、異方性エッチングでＳｉを垂直エッチングすることになり、下部が切除されていない。図４を眺めると、ナノドットがほとんどナノロッドに見える。基本的に本発明は、隣り合う構造体を分離する構造体として使用できるナノドットまたはナノロッドの構造体を包含する。ここで、ＮＳＡＮＤ構成では、２つの基板間の離隔距離、ならびに局所スペーサのサイズおよび密度は、それぞれ電子ビームリソグラフィ、または極紫外線リソグラフィなど同様な方法と、エッチングの程度とによって設定される。
【００２７】
図５は、２つの基板８、１０を互いに隔離するギャップがナノドット４を利用して形成される、本発明の一実施形態によるデバイス構造体２２を示す概略図であり、ナノドット４は、一方の基板にその基板の絶縁領域１４で接合されている。絶縁領域を使用することは、このデバイス構造体の応用例に依存する。前述の光起電力変換の応用例では絶縁領域が有利であるが、いくつかの光起電力応用例では絶縁領域１４を使用しなくても、ｐ型基板およびｎ型基板内に形成される欠乏領域自体で、暗電流を許容可能な値に制限するのに十分なことがある。さらに一実施形態では、絶縁領域１４を使用しなくても、ある比率のナノドットを除去すれば、暗電流を許容可能な値に制限するのに十分である。
【００２８】
図６は、図１および図５のＳＡＮＤおよびＮＳＡＮＤ構成を作製する方法を示す流れ図である。特にＳｉ基板およびＧｅナノドットに関して示されているが、この技法は他の材料系の組合せにも当てはまる。６００で、第１の基板（例えば、Ｓｉ基板８）が、ナノドット材料堆積（例えば、Ｇｅナノドット堆積）のために用意される。Ｇｅ堆積の前にＳｉ基板の表面を洗浄する技法が知られており、これには、例えばＲＣＡ処理と、減圧または真空環境中であらゆる表面酸化物または表面終端物を除去するアニールとが含まれる。ナノドット材料堆積の前に第１の基板を平坦にする必要がある場合、化学的機械的研磨などの平坦化ステップもまた使用されることがある。
【００２９】
６１０でナノドット材料が、基板８、１０のどちらか一方に所定の厚さまで堆積される。Ｇｅ格子定数とＳｉ格子定数の間の応力により、Ｇｅは「島状」に堆積してＳｉ表面にＧｅナノドットが形成される（すなわち、ＧｅはＳｉ表面に共形に堆積するのではなく、それ自体に優先的に合体する）。背景の項で前述した他の材料系を本発明の様々な実施形態で使用して、基板８または基板１０の上にナノドット４を形成することもできる。
【００３０】
６２０で、任意選択により、従来のマスキング技法および材料を使用するリソグラフィパターニングを用いて、ある比率のナノドットを除去することができる。除去されるナノドットの比率は、応用例によって決まる。いくつかの応用例では、第１と第２の基板の間のギャップを介する故意でない伝導（熱さまたは熱）の経路を低減するために、ナノドットの９９．９９９％以上が除去される。他の応用例では、例えば、第１の基板からの熱が第２の基板へと放散されるいかなる経路も有益な熱伝達応用例では、ナノドットの１０％以下しか除去されない。
【００３１】
６４０で、第２の基板が、ナノドットに接続することによって第１の基板と次に接合するために用意される。第２の基板が第１の基板と同じ材料である場合、第２の基板の表面は通常、第１の基板と類似の手順のうちの少なくともいくつかを用いて洗浄される。第２の基板が第１の基板と同じ材料ではない場合、第２の基板の表面は通常、第２の基板に適した手順を用いて洗浄される。
【００３２】
６４０で、第２の基板は洗浄の前または後に、酸化または窒化された基板の選択された領域を有することができる。例えば、例えば酸化ケイ素、窒化ケイ素などのマスク材料、またはフォトレジスト材料が、第２の基板の一部分を覆うために使用される。次に、例えば、低エネルギー酸素（または窒素）イオンボンバード処理、あるいはプラズマ酸化（または窒化）利用処理を用いて、酸化処理に対し露出された第２の基板の近傍表面領域に酸化物（または窒化物）を形成する。次に、マスク材料が除去される。
【００３３】
６５０で、第２の基板は、ナノドットによって第１の基板に接合される。６５０で、ナノドットは第２の基板に、例えば、ハンダ−共晶混合物接合、超音波接合、水素結合、ファンデルワールス力利用結合などの既知の接合技法を用いて接合されることになる。はんだまたは共晶金属は、図４に示されるＮＳＡＮＤ構造体を作り出すためのマスキング処理の一部として、あるいは、Ｅビーム蒸着などの技法でナノスケールの金属膜を蒸着させることで、ＳＡＮＤ構造体の上に付けることができる。後者の手法では、ＳＡＮＤの上部の金属が結合面への接合に使用されるのに対し、他の領域上の金属は利用されないまま残され、または後でエッチング除去されることに注意されたい。
【００３４】
上述の工程で、所定のアレイまたは実装比率のナノドット、所定の高さのナノドット、所定の形状のナノドット、所定の材料のナノドット、および２つの表面間の所定の付加物（例えば、一方には上にコーティングされたナノドットスペーサがあり、他方にはない）を使用して、１ｎｍから数百ｎｍの範囲内の所定のギャップを得ることができる。
【００３５】
本発明の様々な実施形態では、ＳＡＮＤおよびＮＳＡＮＤナノギャップは、ナノギャップ間にトンネル接合部を形成するバルク材料の２つの表面間に使用され、それによって、トンネリングによってギャップ間が電気的には結合されるが構造的には「分離された」材料の独特の組合せが可能になり、またそれによって、応力および熱的不整合などの従来のヘテロ構造の問題と、その結果生じる欠陥とが防止される。本発明によるこのようなナノギャップヘテロ構造体には、例えば、冷却、エネルギー変換、熱順応境界面（ｔｈｅｒｍａｌ ｃｏｍｐｌｉａｎｔ ｉｎｔｅｒｆａｃｅ）、ディスプレイ、近接リソグラフィ、有機光起電力材料の単一接合および自由空間トンネル構造体を使用する多接合太陽電池、エレクトロニクスパッケージング、およびナノ電気機械システム（以下でより詳細に説明）などの分野に用途がある。
【００３６】
本発明の別の実施形態では、自己集合ナノドット（ＳＡＮＤ）および／または非自己集合ナノドット（ＮＳＡＮＤ）は、電気的「絶縁」かつ熱的「絶縁」構造体のスペーサを形成する。この実施形態での「絶縁」とは、ＳＡＮＤおよび／またはＮＳＡＮＤスペーサと同じ材料の巨視的バルク材料と比較したときの電気および／または熱の大幅に低減した伝導を含意する。したがって、これらのスペーサは、例えば伝導性ＣｕヒートシンクをＳｉデバイスチップと「熱的に」結合することなど、エレクトロニクスパッケージングで使用することができる。通常、ＳｉとＣｕの間の熱膨張の差異は非常に大きいので、数百ミクロンのＣｕでもバルクＳｉデバイスチップに直接付けると、熱膨張率ＣＴＥの破局的差異により誘発されるＳｉデバイスチップの破損が引き起こされる。
【００３７】
本発明の一実施形態では、まったく異なる熱膨張の差異により通常は結合に適しなかった異なる基板を合わせて「結合する」のにナノドットが使用される。図７は、例えばヒートシンクとして機能するＣｕ基板７８と接合されたバルクＳｉ基板７６（例えば、その中に収容されうる集積回路チップを含む）の一例を示す。設計されたギャップは、Ｃｕ基板７８の上のパターニング局所スペーサ７４（例えば、ナノドット）によって形成される。この実施形態（およびその他）で適切なナノドットは、Ｓｎ、Ｉｎ、ＩｎＳｎ、ＡｇＳｎ、Ｂｉ、Ｓｂなどを含む。これらのナノドット材料は、Ｃｕ表面にＳＡＮＤまたはＮＳＡＮＤ構造体を形成するのに使用され、また同時に、ＳｉおよびＣｕの上にＳｎおよびＣｕまたは他の金属との低温共晶混合物を形成するのに使用される。あるいは、上記のＧｅナノドットをＳｉデバイスチップ上（例えば、デバイス集積回路または個別デバイスの形成の前に得られたＳｉデバイスチップ裏面上）にパターニングし、次に２つの基板（すなわち、デバイスチップとＣｕヒートシンク）を合わせて一緒にすることによって、制御されたギャップが得られ、このギャップを通して熱輸送が、ｎｍサイズのギャップｄのギャップ間の強化赤外線結合または向上した熱伝導によって行われうる。図７に示されるように、局所スペーサ７４の一部は、さらに電気的に分離することができる。一実施形態では、すべてのスペーサを電気的に絶縁することができる。別の実施形態では、局所スペーサの一部は導電性であり、Ｓｉ基板７６との間の電気的相互接続部の一部を成す。ナノドットは（ＮＳＡＮＤ構成などの場合、その小さなサイズおよび／または低減された密度により）順応性をもつようになると予想され、それによって、Ｃｕ材料の膨張（または収縮）に対処することが、Ｓｉデバイスチップに対する破局的熱膨張係数（ＣＴＥ）不整合応力の転移を伴わずに、可能になる。単位面積当たりのナノスペーサの密度、またはスペーサの実装比率は、ＣＴＥ不整合の問題を最小にしながらも、ＳｉとＣｕ間で熱を伝導するのに十分であるように高く選ぶことができる。
【００３８】
本発明の一実施形態では、ナノドットが、それぞれ異なるタイプの有機半導体材料を「接合」するのに使用される。それぞれ異なるタイプの有機材料を直接形成することは、これらの異なる材料が接合されるときに界面で欠陥状態が形成されることにより、歴史的に失敗してきた。この実施形態では、ＳＡＮＤおよびＮＳＡＮＤ構成により、それぞれの材料の「バルク」型の働きが可能になり、例えばｎ型有機材料とｐ型有機材料の間のものであった界面に欠陥状態が多く形成されることがない。
【００３９】
発明の一実施形態では、自己集合ナノドット（ＳＡＮＤ）および／または非自己集合ナノドット（ＮＳＡＮＤ）は、冷却およびエネルギー変換用の熱トンネリングデバイスのスペーサを形成する。図８は、本発明の一実施形態による熱トンネリングデバイス８０を示し、このデバイスは、本明細書で説明されている局所スペーサ（例えば、ＳＡＮＤおよびＮＳＡＮＤスペーサ）から利益を得る。本発明の一実施形態による熱トンネリングデバイスでは、１〜１０ｎｍの範囲内のナノギャップが、本発明の熱トンネリング冷却デバイスおよび電力変換デバイスに利用される。電子はトンネリングして熱エネルギーを離隔距離ｄ間で搬送し、それによって、外部電気負荷を駆動する電位が作り出されるが、光子または熱波はトンネリングすることができない。この効果は、熱トンネリング効果を用いる効率的な熱−電気変換につながる。
【００４０】
本発明の一実施形態では、電子波長（λｅ）≫ｄ（離隔距離）であり、フォノン波長（λｐｈ）≪ｄである。図８の実施形態に示されるように、熱トンネリングデバイス８０は、基板８６および８８の電気接点８２を有し、基板８６と８８は、図８にナノドットとして説明的に示されている局所スペーサ８４によって分離されている。一実施形態では、電気絶縁体８９が、上基板と下基板の「短絡」を防止するために使用される。一実施形態では、上基板および下基板は、導電半導体材料または金属基板である。一実施形態では、上基板８６は、下基板８８から熱を（外部電圧の印加時に）基板８６まで搬送するトンネリング電子の流れを受け取り、冷却デバイスなどの場合、下基板は低温になる。別の実施形態では、基板８６は熱源に曝される。熱エネルギーにより誘発された電子が上基板８６からヒートシンク８８へトンネリングすることによって、上基板と下基板の間に電圧差が生じる。ここでは、上基板および下基板の２つの端部は、冷却デバイスまたは電力変換デバイスの電極として働く。
【００４１】
本発明の別の実施形態では、自己集合ナノドット（ＳＡＮＤ）および／または非自己集合ナノドット（ＮＳＡＮＤ）は、熱光起電力デバイスのスペーサを形成する。これらのデバイスでは、ギャップ離隔距離が小さいことにより、高温本体からのエバネッセント赤外線黒体放射波が、もう一方の本体のｐ−ｎ接合のエミッタ面にギャップを越えて「光学的に」結合することができる。図９は、本発明の一実施形態による熱−光起電力デバイス９０を示し、このデバイスは、本明細書で説明している局所スペーサ（例えば、ＳＡＮＤおよび／またはＮＳＡＮＤスペーサ）から利益を得る。基板９６と９８は、図９にナノドットとして説明的に示された局所スペーサ９４によって分離されている。一実施形態では、電気絶縁体９９が、上基板と下基板の「短絡」を防止するために使用される。本発明の一実施形態による熱−光起電力デバイスでは、基板９６の黒体光子がトンネリングし、基板９８のｐ−ｎ接合部に電子−正孔対を作り出す。基板９８の上面および裏面の電気接点９２が、光起電力で発生した電圧および電流を集める。本発明の一実施形態では、基板９８の一部であるＰ−Ｎ接合は、Ｓｉ、Ｇｅ、ＧａｘＩｎ１−ｘＡｓ接合、またはＧａｘＩｎ１−ｘＡｓｙＰ１−ｙとすることができ、適切なドーピングによりｐ領域およびｎ領域が画定される。これらのｐ−ｎ接合は、Ｓｉ、Ｇｅ、ＧａＡｓまたはＩｎＰのような典型的な基板上にありうる。ナノメートルスケールの基板離隔距離ｄは、トンネリングによりｄのギャップを越える光子を用いた効率的な熱−電気変換につながる。波長（λｅ）がｄより長い、または同等の光子はトンネリングすることになる。
【００４２】
こうして、熱光起電力デバイス９０は、黒体から放出される光子を、プランクの放射法則が示す黒体スペクトルにわたって、またはそれを超えて結合することがある。このような光子の結合では、熱を上基板９６から下基板９８まで伝達するのに結合エバネッセントモードを利用する。したがって、本発明の一実施形態では、ＳＡＮＤおよびＮＳＡＮＤスペーサを使用することにより、プランクの放射および光子トンネリングで熱光起電力変換効率が改善する。
【００４３】
電気絶縁体９９による隔離および電気的分離で、ｐ−ｎ接合セルから黒体放射体を熱的に分離することが可能になり、それによって２つのことが実現する。第１に、黒体はより高温のままになり、プランクの法則で示されるように、より多くの光子を放出する。第２に、ｐ−ｎ接合はより低温のままになり、ｐ−ｎ接合の漏洩電流は、それが温度と共に指数関数的に増大するので、低く保たれる。漏洩電流が低減すると、熱−光起電力セルの開回路電圧、曲線因子、および変換効率が高くなる。
【００４４】
本発明の別の実施形態では、自己集合ナノドット（ＳＡＮＤ）および／または非自己集合ナノドット（ＮＳＡＮＤ）が、一方の本体の熱源から熱電子エミッタデバイスの高温側面まで熱を結合するギャップのスペーサを形成し、それによって、誘発される機械的応力が最小になる。図１０は、本発明の一実施形態による、本明細書で説明されている局所スペーサ（例えば、ＳＡＮＤおよびＮＳＡＮＤスペーサ）から利益を得る熱電子エミッタデバイス１００を示す。基板１０６と１０８は、図１０にナノドットとして説明的に示された局所スペーサ１０４によって分離されている。一実施形態では、電気絶縁体１０９が、上基板と下基板の「短絡」を防止するために使用される。本発明の一実施形態による熱電子エミッタデバイスでは、上基板１０６と下基板１０８の間の真空空間ｄの中へ熱電子放出するためのエネルギー源として上基板１０６中の熱エネルギーを用いて、電子が熱電子作用により放出される。本発明の一実施形態では、電子エミッタ強化構造体１０５（例えば、セシウム金属層などの低仕事関数層、または円錐形にエッチングされた構造体などの先端部構造体）が、上基板１０６のギャップ側に設けられる。ＳＡＮＤまたはＮＳＡＮＤ構造体によって実現された、熱電子コレクタ（すなわち、下基板）がエミッタに近いことが、空間電荷効果を場合によって低減することによって、高い熱電子電力変換効率をもたらし、またエミッタとコレクタの間により高い電界をもたらす。この強化電界は、電界強化熱電子放出すなわちショットキー放出をもたらす。
【００４５】
本発明の一実施形態では、強化電界放出はまた、以下の条件によって促進される。この条件では、電子波長（λｅ）≫ｄ、およびフォノン波長（λｐ）≪ｄであり、それによってフォノンが高温エミッタから低温コレクタまで移動することが防止される。したがって、本発明の一実施形態では、エミッタの熱エネルギーはより有効に使用されて電子が放出され、フォノンによる熱伝導によって放散ではなく外部電力が生じる。本発明の別の実施形態では、自己集合ナノドット（ＳＡＮＤ）および／または非自己集合ナノドット（ＮＳＡＮＤ）は、電界放出ディスプレイならびに熱電子エネルギー変換用の熱電子エミッタのための、図１０のデバイスのスペーサを形成する。
【００４６】
図１１Ａおよび図１１Ｂは、本発明の、基板間の光伝達用のデバイスを示す概略図である。図１１Ａおよび図１１Ｂの光伝達デバイス１１０は、本明細書で説明している局所スペーサ（例えば、ＳＡＮＤおよびＮＳＡＮＤスペーサ）から利益を得る。基板１１６と１１８は、図１１にナノドットとして説明的に示されている局所スペーサ１１４によって分離される。光伝達デバイスは、距離ｄで互いに隔離された第１の基板１１６および第２の基板１１８を含む。複数の局所スペーサで、第１と第２の基板を合わせて接続する。一実施形態では、上基板と下基板の「短絡」を防止するために電気絶縁体１１９が使用される。第１と第２の基板間のサブミクロン離隔距離は、第１と第２の基板間で光子（その波長はスペーサと同等またはそれより長い）がトンネリングするように設定される。図１１に示されるように、下基板１１８は、例えば、電気接点１１２によって駆動される発光ダイオードまたはレーザエミッタを含む能動基板である。適切な波長λｐ≫ｄの光は、上基板１１６の中に結合され、その後、上基板１１６から転送することができる。それに応じて、図１１Ａのデバイスでは、基板１１６は、光子を基板１１６および光伝達デバイス１１０から遠くへ結合する光子カプラ１２０（例えば、反射防止膜または光ファイバ付加物）を含む。図１１Ａのデバイスでは、基板１１８は、レーザまたは発光ダイオード（ＬＥＤ）などの、光子を発生する光子発生器を含み、第１と第２の基板間の離隔距離は、第１と第２の基板間で光子をトンネリングするように設定される。
【００４７】
図１１Ｂに示される別の実施形態では、例えば基板１１８などの一方の基板が、ＬＥＤ １２２のような光子エミッタを含み、もう一方の基板１１６が、導波路または光検出器などの例えば光子受信器１２４を含む。上で論じたＳＡＮＤまたはＮＳＡＮＤ構造体によって容易になった、基板１１６と１１８が近接することは、集積光学部品および複雑な光回路、または光通信において、あるいはおそらく光コンピュータにおいてさえ有効である。図１１Ｂでは、光子が上基板に結合されて示されているが、上基板および下基板の各領域は、光通信が双方向になるように、光子エミッタまたは導波路部または光検出器のいずれも含むことができる。
【００４８】
上記の教示に照らして、本発明の多数の修正および変形が可能である。したがって、本発明は、添付の特許請求の範囲内で、本明細書で具体的に説明したものとは別な方法で実践できることを理解されたい。
【符号の説明】
【００４９】
２ デバイス構造体
４ ナノドット
６ ギャップ
８ 基板
１０ 基板
１２ デバイス構造体
１４ Ｇｅナノドット、絶縁領域
１６ ギャップ
１８ 基板、ｐ型Ｓｉ基板
２０ 基板、ｎ型基板
２１ 真性層
２２ デバイス構造体
７４ パターニング局所スペーサ
７６ バルクＳｉ基板
７８ Ｃｕ基板
８０ 熱トンネリングデバイス
８２ 電気接点
８４ 局所スペーサ
８６ 基板、上基板
８８ 基板、下基板
８９ 電気絶縁体
９０ 熱−光起電力デバイス
９２ 電気接点
９４ 局所スペーサ
９６ 基板、上基板
９８ 基板、下基板
９９ 電気絶縁体
１００ 熱電子エミッタデバイス
１０４ 局所スペーサ
１０５ 電子エミッタ強化構造体
１０６ 基板、上基板
１０８ 基板、下基板
１０９ 電気絶縁体
１１０ 光伝達デバイス
１１２ 電気接点
１１６ 基板、第１の基板、上基板
１１８ 基板、第２の基板、下基板
１１９ 電気絶縁体
ｄ 離隔距離
【特許請求の範囲】
【請求項１】
互いに隔離された第１および第２の基板と、
前記第１と第２の基板を合わせて接続する複数の局所スペーサと、
３５０ｎｍ未満の横方向寸法を有する、前記局所スペーサのうちの少なくとも１つと、
前記第１と第２の基板間でキャリアをトンネリングするように設定された、前記第１と第２の基板間のサブミクロン離隔距離とを備える、電子伝達デバイス構造体。
【請求項２】
前記複数の局所スペーサが、前記第１または第２の基板の表面に形成された複数の自己集合ナノドットを含む、請求項１に記載のデバイス。
【請求項３】
前記自己集合ナノドットが１〜５０ｎｍの範囲内の横方向寸法または高さ寸法を有する、請求項２に記載のデバイス。
【請求項４】
前記複数の局所スペーサが、前記第１または第２の基板の表面に形成およびパターニングされたナノドットの集合構造体を含み、
前記ナノドットが１〜５０ｎｍの範囲内の横方向寸法または高さ寸法を有する、請求項１に記載のデバイス。
【請求項５】
前記ナノドットが１０１０ナノドット／ｃｍ２未満の密度を含む、請求項２に記載のデバイス。
【請求項６】
前記ナノドットが１０８ナノドット／ｃｍ２未満の密度を含む、請求項２に記載のデバイス。
【請求項７】
前記ナノドットが、前記第１または第２の基板上に形成されたＧｅ、ＧａＮ、ＩｎＡｓ、ＩｎＧａＡｓ、Ｓｉ、鉄シリサイド、Ｓｎ、Ｉｎ、ＩｎＳｎ、ＡｇＳｎ、Ｂｉ、およびＳｂの各ナノドットのうちの少なくとも１つを含む、請求項２に記載のデバイス。
【請求項８】
前記第１および第２の基板のうちの少なくとも一方が有機半導体基板を含む、請求項１に記載のデバイス。
【請求項９】
前記局所スペーサに隣接する前記第１および第２の基板のうちの少なくとも一方の上の位置に配置された電気絶縁体をさらに含む、請求項１に記載のデバイス。
【請求項１０】
前記第１および第２の基板のうちの少なくとも一方が、集積回路デバイスパッケージ、ヒートシンクデバイス、熱光起電力デバイス、熱電子デバイス、および熱トンネリングデバイスのうちの少なくとも１つのための材料を含む、請求項１に記載のデバイス。
【請求項１１】
互いに隔離された第１および第２の基板と、
前記第１と第２の基板を合わせて接続する複数の局所スペーサと、
３５０ｎｍ未満の横方向寸法を有する、前記局所スペーサのうちの少なくとも１つと、
前記第１と第２の基板の間で熱伝達が行われるように設定された、前記第１と第２の基板間のサブミクロン離隔距離とを備える、熱伝達デバイス構造体。
【請求項１２】
前記局所スペーサが、前記第１または第２の基板の表面に形成された複数のナノドットを含む、請求項１１に記載のデバイス。
【請求項１３】
前記自己集合ナノドットが１〜５０ｎｍの範囲内の横方向寸法または高さ寸法を有する、請求項１２に記載のデバイス。
【請求項１４】
前記複数の局所スペーサが、前記第１または第２の基板の表面に形成およびパターニングされたナノドットの集合構造体を含み、
前記ナノドットが１〜５０ｎｍの範囲内の横方向寸法または高さ寸法を有する、請求項１１に記載のデバイス。
【請求項１５】
前記ナノドットが１０１０ナノドット／ｃｍ２未満の密度を含む、請求項１２に記載のデバイス。
【請求項１６】
前記ナノドットが１０８ナノドット／ｃｍ２未満の密度を含む、請求項１２に記載のデバイス。
【請求項１７】
前記ナノドットが、前記第１または第２の基板上に形成されたＧｅ、ＧａＮ、ＩｎＡｓ、ＩｎＧａＡｓ、Ｓｉ、鉄シリサイド、Ｓｎ、Ｉｎ、ＩｎＳｎ、ＡｇＳｎ、Ｂｉ、およびＳｂの各ナノドットのうちの少なくとも１つを含む、請求項１２に記載のデバイス。
【請求項１８】
前記第１および第２の基板のうちの少なくとも一方が有機半導体基板を含む、請求項１１に記載のデバイス。
【請求項１９】
前記局所スペーサに隣接する前記第１および第２の基板のうちの少なくとも一方の上の位置に配置された電気絶縁体をさらに含む、請求項１１に記載のデバイス。
【請求項２０】
前記第１および第２の基板のうちの少なくとも一方が、集積回路デバイスパッケージ、ヒートシンクデバイス、熱光起電力デバイス、熱電子デバイス、および熱トンネリングデバイスのうちの少なくとも１つのための材料を含む、請求項１１に記載のデバイス。
【請求項２１】
互いに隔離された第１および第２の基板と、
前記第１と第２の基板を合わせて接続する複数の局所スペーサと、
３５０ｎｍ未満の横方向寸法を有する、前記局所スペーサのうちの少なくとも１つとを備える集積回路デバイスパッケージであって、
前記第１の基板が集積回路を含み、さらに
前記第１の基板の集積回路を冷却するために前記第１と第２の基板間で熱伝達が行われるように設定された、前記第１と第２の基板間のサブミクロン離隔距離を備える、集積回路デバイスパッケージ。
【請求項２２】
前記第１の基板が半導体基板を含み、前記第２の基板がヒートシンクを含む、請求項２１に記載のパッケージ。
【請求項２３】
前記ヒートシンクが銅ヒートシンクを含む、請求項２２に記載のパッケージ。
【請求項２４】
互いに隔離された第１および第２の基板と、
前記第１と第２の基板を合わせて接続する複数の局所スペーサと、
３５０ｎｍ未満の横方向寸法を有する、前記局所スペーサのうちの少なくとも１つと、
前記第１と第２の基板の間で放射伝達が行われるように設定された、前記第１と第２の基板間のサブミクロン離隔距離とを備える熱光起電力デバイスであって、
前記第１の基板がｐ−ｎ接合を含み、
前記第２の基板が、前記ｐ−ｎ接合を放熱する放熱器を含む、熱光起電力デバイス。
【請求項２５】
互いに隔離された第１および第２の基板と、
前記第１と第２の基板を合わせて接続する複数の局所スペーサと、
３５０ｎｍ未満の横方向寸法を有する、前記局所スペーサのうちの少なくとも１つとを備える熱電子エミッタデバイスであって、
前記第１の基板が、前記第２の基板に隣接する前記第１の基板の側面に配置された熱電子エミッタを含み、さらに
前記第１の基板に隣接する第２の基板の側面に配置されたコレクタと、
前記熱電子エミッタと前記コレクタの間で電子トンネリングが行われるように設定された、前記第１と第２の基板間のサブミクロン離隔距離とを備える、熱電子エミッタデバイス。
【請求項２６】
互いに隔離された第１および第２の基板と、
前記第１と第２の基板を合わせて接続する複数の局所スペーサと、
３５０ｎｍ未満の横方向寸法を有する、前記局所スペーサのうちの少なくとも１つと、
前記第１と第２の基板間で電子トンネリングが行われるように設定された、前記第１と第２の基板間のサブミクロン離隔距離とを備える熱トンネリングデバイスであって、
前記第１の基板が電子トンネリングレセプタを含み、
前記第２の基板が電子トンネリング供与体（ｄｏｎａｔｏｒ）を含む、熱トンネリングデバイス。
【請求項２７】
互いに隔離された第１および第２の基板と、
前記第１と第２の基板を合わせて接続する複数の局所スペーサと、
３５０ｎｍ未満の横方向寸法を有する、前記局所スペーサのうちの少なくとも１つとを備える光伝達デバイスであって、
前記第１の基板が、光子を前記第１の基板から離れて結合させる光子カプラを含み、
前記第２の基板が、前記光子を発生させる光子発生器を含み、さらに
前記光子を前記第１と第２の基板間でトンネリングするように設定された前記第１と第２の基板間のサブミクロン離隔距離を備え、前記トンネリングされる光子の波長が前記離隔距離と同等である、またはそれより長い、光伝達デバイス。
【請求項２８】
第１の基板と、第２の基板であって、前記第１および第２の基板の一方と他方の間で電気キャリアまたは熱を結合するように設定されたサブミクロン距離で前記第１の基板から隔離された第２の基板と、
前記第１と第２の基板を合わせて接続する複数の自己集合ナノドットとを備える基板対基板結合構造体であって、
前記ナノドットが、前記第１の基板上でナノドットの材料を成長させることによって形成される、基板対基板結合構造体。
【請求項２９】
前記複数の自己集合ナノドットが、前記第１の基板上に最初に形成されたナノドットのうち選択されたものをエッチング除去した後に前記第１の基板上に残っている一連のナノドットを含む、請求項２８に記載の構造体。
【請求項３０】
３５０ｎｍ未満の横方向寸法を有する少なくとも１つの局所スペーサによって第２の基板から隔離された第１の基板に電荷キャリアを供給するステップと、
前記少なくとも１つの局所スペーサによって形成された前記第１と第２の基板間のサブミクロンギャップを越えて、前記第１の基板から第２の基板まで前記電荷キャリアをトンネリングするステップとを含む、電荷転送方法。
【請求項３１】
基板間で熱を伝達する方法であって、
３５０ｎｍ未満の横方向寸法を有する少なくとも１つの局所スペーサによって第２の基板から隔離された第１の基板に熱を供給するステップと、
前記少なくとも１つの局所スペーサによって形成された前記第１と第２の基板間のサブミクロンギャップを越えて、前記第１の基板から第２の基板まで前記熱を結合するステップとを含む、方法。
【請求項１】
互いに隔離された第１および第２の基板と、
前記第１と第２の基板を合わせて接続する複数の局所スペーサと、
３５０ｎｍ未満の横方向寸法を有する、前記局所スペーサのうちの少なくとも１つと、
前記第１と第２の基板間でキャリアをトンネリングするように設定された、前記第１と第２の基板間のサブミクロン離隔距離とを備える、電子伝達デバイス構造体。
【請求項２】
前記複数の局所スペーサが、前記第１または第２の基板の表面に形成された複数の自己集合ナノドットを含む、請求項１に記載のデバイス。
【請求項３】
前記自己集合ナノドットが１〜５０ｎｍの範囲内の横方向寸法または高さ寸法を有する、請求項２に記載のデバイス。
【請求項４】
前記複数の局所スペーサが、前記第１または第２の基板の表面に形成およびパターニングされたナノドットの集合構造体を含み、
前記ナノドットが１〜５０ｎｍの範囲内の横方向寸法または高さ寸法を有する、請求項１に記載のデバイス。
【請求項５】
前記ナノドットが１０１０ナノドット／ｃｍ２未満の密度を含む、請求項２に記載のデバイス。
【請求項６】
前記ナノドットが１０８ナノドット／ｃｍ２未満の密度を含む、請求項２に記載のデバイス。
【請求項７】
前記ナノドットが、前記第１または第２の基板上に形成されたＧｅ、ＧａＮ、ＩｎＡｓ、ＩｎＧａＡｓ、Ｓｉ、鉄シリサイド、Ｓｎ、Ｉｎ、ＩｎＳｎ、ＡｇＳｎ、Ｂｉ、およびＳｂの各ナノドットのうちの少なくとも１つを含む、請求項２に記載のデバイス。
【請求項８】
前記第１および第２の基板のうちの少なくとも一方が有機半導体基板を含む、請求項１に記載のデバイス。
【請求項９】
前記局所スペーサに隣接する前記第１および第２の基板のうちの少なくとも一方の上の位置に配置された電気絶縁体をさらに含む、請求項１に記載のデバイス。
【請求項１０】
前記第１および第２の基板のうちの少なくとも一方が、集積回路デバイスパッケージ、ヒートシンクデバイス、熱光起電力デバイス、熱電子デバイス、および熱トンネリングデバイスのうちの少なくとも１つのための材料を含む、請求項１に記載のデバイス。
【請求項１１】
互いに隔離された第１および第２の基板と、
前記第１と第２の基板を合わせて接続する複数の局所スペーサと、
３５０ｎｍ未満の横方向寸法を有する、前記局所スペーサのうちの少なくとも１つと、
前記第１と第２の基板の間で熱伝達が行われるように設定された、前記第１と第２の基板間のサブミクロン離隔距離とを備える、熱伝達デバイス構造体。
【請求項１２】
前記局所スペーサが、前記第１または第２の基板の表面に形成された複数のナノドットを含む、請求項１１に記載のデバイス。
【請求項１３】
前記自己集合ナノドットが１〜５０ｎｍの範囲内の横方向寸法または高さ寸法を有する、請求項１２に記載のデバイス。
【請求項１４】
前記複数の局所スペーサが、前記第１または第２の基板の表面に形成およびパターニングされたナノドットの集合構造体を含み、
前記ナノドットが１〜５０ｎｍの範囲内の横方向寸法または高さ寸法を有する、請求項１１に記載のデバイス。
【請求項１５】
前記ナノドットが１０１０ナノドット／ｃｍ２未満の密度を含む、請求項１２に記載のデバイス。
【請求項１６】
前記ナノドットが１０８ナノドット／ｃｍ２未満の密度を含む、請求項１２に記載のデバイス。
【請求項１７】
前記ナノドットが、前記第１または第２の基板上に形成されたＧｅ、ＧａＮ、ＩｎＡｓ、ＩｎＧａＡｓ、Ｓｉ、鉄シリサイド、Ｓｎ、Ｉｎ、ＩｎＳｎ、ＡｇＳｎ、Ｂｉ、およびＳｂの各ナノドットのうちの少なくとも１つを含む、請求項１２に記載のデバイス。
【請求項１８】
前記第１および第２の基板のうちの少なくとも一方が有機半導体基板を含む、請求項１１に記載のデバイス。
【請求項１９】
前記局所スペーサに隣接する前記第１および第２の基板のうちの少なくとも一方の上の位置に配置された電気絶縁体をさらに含む、請求項１１に記載のデバイス。
【請求項２０】
前記第１および第２の基板のうちの少なくとも一方が、集積回路デバイスパッケージ、ヒートシンクデバイス、熱光起電力デバイス、熱電子デバイス、および熱トンネリングデバイスのうちの少なくとも１つのための材料を含む、請求項１１に記載のデバイス。
【請求項２１】
互いに隔離された第１および第２の基板と、
前記第１と第２の基板を合わせて接続する複数の局所スペーサと、
３５０ｎｍ未満の横方向寸法を有する、前記局所スペーサのうちの少なくとも１つとを備える集積回路デバイスパッケージであって、
前記第１の基板が集積回路を含み、さらに
前記第１の基板の集積回路を冷却するために前記第１と第２の基板間で熱伝達が行われるように設定された、前記第１と第２の基板間のサブミクロン離隔距離を備える、集積回路デバイスパッケージ。
【請求項２２】
前記第１の基板が半導体基板を含み、前記第２の基板がヒートシンクを含む、請求項２１に記載のパッケージ。
【請求項２３】
前記ヒートシンクが銅ヒートシンクを含む、請求項２２に記載のパッケージ。
【請求項２４】
互いに隔離された第１および第２の基板と、
前記第１と第２の基板を合わせて接続する複数の局所スペーサと、
３５０ｎｍ未満の横方向寸法を有する、前記局所スペーサのうちの少なくとも１つと、
前記第１と第２の基板の間で放射伝達が行われるように設定された、前記第１と第２の基板間のサブミクロン離隔距離とを備える熱光起電力デバイスであって、
前記第１の基板がｐ−ｎ接合を含み、
前記第２の基板が、前記ｐ−ｎ接合を放熱する放熱器を含む、熱光起電力デバイス。
【請求項２５】
互いに隔離された第１および第２の基板と、
前記第１と第２の基板を合わせて接続する複数の局所スペーサと、
３５０ｎｍ未満の横方向寸法を有する、前記局所スペーサのうちの少なくとも１つとを備える熱電子エミッタデバイスであって、
前記第１の基板が、前記第２の基板に隣接する前記第１の基板の側面に配置された熱電子エミッタを含み、さらに
前記第１の基板に隣接する第２の基板の側面に配置されたコレクタと、
前記熱電子エミッタと前記コレクタの間で電子トンネリングが行われるように設定された、前記第１と第２の基板間のサブミクロン離隔距離とを備える、熱電子エミッタデバイス。
【請求項２６】
互いに隔離された第１および第２の基板と、
前記第１と第２の基板を合わせて接続する複数の局所スペーサと、
３５０ｎｍ未満の横方向寸法を有する、前記局所スペーサのうちの少なくとも１つと、
前記第１と第２の基板間で電子トンネリングが行われるように設定された、前記第１と第２の基板間のサブミクロン離隔距離とを備える熱トンネリングデバイスであって、
前記第１の基板が電子トンネリングレセプタを含み、
前記第２の基板が電子トンネリング供与体（ｄｏｎａｔｏｒ）を含む、熱トンネリングデバイス。
【請求項２７】
互いに隔離された第１および第２の基板と、
前記第１と第２の基板を合わせて接続する複数の局所スペーサと、
３５０ｎｍ未満の横方向寸法を有する、前記局所スペーサのうちの少なくとも１つとを備える光伝達デバイスであって、
前記第１の基板が、光子を前記第１の基板から離れて結合させる光子カプラを含み、
前記第２の基板が、前記光子を発生させる光子発生器を含み、さらに
前記光子を前記第１と第２の基板間でトンネリングするように設定された前記第１と第２の基板間のサブミクロン離隔距離を備え、前記トンネリングされる光子の波長が前記離隔距離と同等である、またはそれより長い、光伝達デバイス。
【請求項２８】
第１の基板と、第２の基板であって、前記第１および第２の基板の一方と他方の間で電気キャリアまたは熱を結合するように設定されたサブミクロン距離で前記第１の基板から隔離された第２の基板と、
前記第１と第２の基板を合わせて接続する複数の自己集合ナノドットとを備える基板対基板結合構造体であって、
前記ナノドットが、前記第１の基板上でナノドットの材料を成長させることによって形成される、基板対基板結合構造体。
【請求項２９】
前記複数の自己集合ナノドットが、前記第１の基板上に最初に形成されたナノドットのうち選択されたものをエッチング除去した後に前記第１の基板上に残っている一連のナノドットを含む、請求項２８に記載の構造体。
【請求項３０】
３５０ｎｍ未満の横方向寸法を有する少なくとも１つの局所スペーサによって第２の基板から隔離された第１の基板に電荷キャリアを供給するステップと、
前記少なくとも１つの局所スペーサによって形成された前記第１と第２の基板間のサブミクロンギャップを越えて、前記第１の基板から第２の基板まで前記電荷キャリアをトンネリングするステップとを含む、電荷転送方法。
【請求項３１】
基板間で熱を伝達する方法であって、
３５０ｎｍ未満の横方向寸法を有する少なくとも１つの局所スペーサによって第２の基板から隔離された第１の基板に熱を供給するステップと、
前記少なくとも１つの局所スペーサによって形成された前記第１と第２の基板間のサブミクロンギャップを越えて、前記第１の基板から第２の基板まで前記熱を結合するステップとを含む、方法。
【図４】
【図１】
【図２】
【図３】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１Ａ】
【図１１Ｂ】
【図１】
【図２】
【図３】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１Ａ】
【図１１Ｂ】
【公表番号】特表２０１３−５２０００８（Ｐ２０１３−５２０００８Ａ）
【公表日】平成２５年５月３０日（２０１３．５．３０）
【国際特許分類】
【出願番号】特願２０１２−５５２８５６（Ｐ２０１２−５５２８５６）
【出願日】平成２２年１０月１日（２０１０．１０．１）
【国際出願番号】ＰＣＴ／ＵＳ２０１０／０５１１０８
【国際公開番号】ＷＯ２０１１／１０００００
【国際公開日】平成２３年８月１８日（２０１１．８．１８）
【出願人】（５００２４０８９６）リサーチ・トライアングル・インスティチュート (36)
【Ｆターム（参考）】
【公表日】平成２５年５月３０日（２０１３．５．３０）
【国際特許分類】
【出願日】平成２２年１０月１日（２０１０．１０．１）
【国際出願番号】ＰＣＴ／ＵＳ２０１０／０５１１０８
【国際公開番号】ＷＯ２０１１／１０００００
【国際公開日】平成２３年８月１８日（２０１１．８．１８）
【出願人】（５００２４０８９６）リサーチ・トライアングル・インスティチュート (36)
【Ｆターム（参考）】
[ Back to top ]