クロマキー生成回路およびクロマキー生成方法
【課題】 抜く色と反対側の位相の色を抜くことが可能なクロマキー生成回路の提供。
【解決手段】 従来のゼロリミット回路８に代えて本発明ではオフセット回路１１を用いる。このオフセット回路１１によりレベル比較後の信号ｆに所定のオフセットを付与し、信号ｆの負の領域を正の領域へシフトして信号ｇを得る。そして、クリップ回路１２にて信号ｆの負の領域に属していた部分の一部を含めてクリップして信号ｈを得る。その信号ｈをゲイン調節回路１３でゲイン調節することにより、抜く色と反対側の位相の色の一部を抜くことが可能なクロマキー信号Ｊが得られる。
【解決手段】 従来のゼロリミット回路８に代えて本発明ではオフセット回路１１を用いる。このオフセット回路１１によりレベル比較後の信号ｆに所定のオフセットを付与し、信号ｆの負の領域を正の領域へシフトして信号ｇを得る。そして、クリップ回路１２にて信号ｆの負の領域に属していた部分の一部を含めてクリップして信号ｈを得る。その信号ｈをゲイン調節回路１３でゲイン調節することにより、抜く色と反対側の位相の色の一部を抜くことが可能なクロマキー信号Ｊが得られる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、クロマキー生成回路およびクロマキー生成方法に関し、特にプロダクションスイッチャのクロマキー生成回路およびクロマキー生成方法に関する。
【背景技術】
【０００２】
カラーテレビジョン放送等では、ブルー等の特定色を背景（たとえば、ブルーバック）として人物等の映像を配置し、その特定色の部分のみを他の映像（たとえば、火星の風景）と差し替えることにより、あたかも人物等が他の場所（たとえば、火星）に存在しているかのように見せかけるクロマキーによる映像（画像）合成が行われる場合がある。
【０００３】
この特定色を生成する回路がクロマキー生成回路であり、プロダクション（制作）スイッチャに組み込まれる。
【０００４】
図５は従来のクロマキー生成回路の一例の構成図である。同図を参照すると、従来のクロマキー生成回路の一例は、乗算器１〜４と、加算器５〜６と、レベル比較回路７と、ゼロリミット回路８と、クリップ（ＣＬＩＰ）回路８と、ゲイン（ＧＡＩＮ）調節回路１０とを含んで構成される。
【０００５】
映像信号から分離された色差信号ＩおよびＱは、乗算器１および２にて、それぞれ制御信号＃１および＃２と乗算され、信号Ｉ１およびＱ１が生成される。
【０００６】
映像信号から分離された色差信号ＩおよびＱは、乗算器３および４にて、それぞれ制御信号＃３および＃４と乗算され、信号Ｉ２およびＱ２が生成される。
【０００７】
制御信号＃１〜＃４は色位相データであり、色差信号ＩあるいはＱと乗算することにより、抜く（キャンセルする）色位相の範囲や色位相調整が設定される。
【０００８】
次に、信号Ｉ１およびＱ１は加算器５にて加算され、信号ｄが生成される。また、信号Ｉ２およびＱ２は加算器６にて加算され、信号ｅが生成される。
【０００９】
次に、信号ｄと信号ｅのレベルがレベル比較回路７にて比較され、レベルの小さい方が選択され、信号ｋが生成される。
【００１０】
次に、ゼロリミット回路８にて、信号ｋのレベルが“０”以下（すなわち、レベルが負の領域）の時は、“０”に（クリップ）した（ゼロリミット）信号ｍが生成される。
【００１１】
次に、信号ｍはクリップ（ＣＬＩＰ）回路８にてクリップされ、信号ｎが生成される。
【００１２】
最後に、信号ｎはゲイン（ＧＡＩＮ）調節回路１０にて所定のゲインに調節され、クロマキー信号として信号ｐが生成される。
【００１３】
図６は従来のクロマキー生成回路の一例の入力信号位相の波形図である。同図において、クロマキー信号（信号ｐ）の中心色位相（ブルーバックの場合はブルー）の、後述するカラー平面座標上の位相をθとすると、同図（Ａ）に示すように、入力カラー信号位相に対して信号ｄがｓｉｎ（θ−α）を描き、信号ｅがｓｉｎ（θ＋α）を描くように制御信号＃１〜＃４が設定される。ただし、同図に示す“Ｃｙ”はシアン、“Ｂ”はブルー、“Ｍｇ”はマジェンタの色位相をそれぞれ示す。
【００１４】
レベル比較回路７にて、信号ｄおよび信号ｅが比較され、レベルの低い方が選択されると、同図（Ｂ）に示すように、信号ｋが得られる。
【００１５】
また、ゼロリミット回路８にて、信号ｋの“０”レベル以下がクリップされると、同図（Ｃ）に示すように、信号m が得られる。
【００１６】
そして、クリップ（ＣＬＩＰ）回路８にて、信号m がクリップされて信号ｎが生成され、さらに信号ｎがゲイン（ＧＡＩＮ）調節回路１０にてゲイン（ＧＡＩＮ）調節されると、同図（Ｄ）に示すように、信号ｐが得られる。
【００１７】
一方、この種の従来のクロマキー生成回路の一例として、クロマキー信号とキャンセルキー信号とを個別に調節することが可能なクロマキー回路が開示されている（たとえば、特許文献１参照）。このクロマキー回路ではクロマキー信号の生成に際しゼロリミット回路が用いられている。
【００１８】
【特許文献１】特開平１１−２７５６００号公報
【発明の開示】
【発明が解決しようとする課題】
【００１９】
上記従来のクロマキー生成回路の一例（図５参照）では、ゼロリミット回路８にて信号ｋの負の領域をカットしている。この信号ｋの負の領域は抜く色の位相とは反対の色に相当する。従来のクロマキー生成回路の一例（図５参照）では、ゼロリミット回路８によりゼロリミットをかけてからゲイン調節を行っているため、抜く色と反対側の位相の色を抜くことができない。
【００２０】
したがって、抜く色と反対側の位相の色の一部を抜きたいという要求に対し、上記従来のクロマキー生成回路の一例（図５参照）では応えることができないという課題がある。
【００２１】
ここで、従来のクロマキー生成回路の一例の作用について説明しておく。図４はクロマキー信号の位相と抜く色との関係の一例を示すカラー平面座標である。同図（Ａ）は従来例を示し、同図（Ｂ）は後述する本発明を示している。
【００２２】
同図（Ａ）を参照すると、座標の中心を貫く斜めの軸はクロマキー信号p の中心色位相（ブルーバックの場合はブルー）θを示している。同図（Ａ）に示すように、従来のクロマキー生成回路の一例では位相（θ−α）から（θ＋α）までの斜線で示される色相の範囲が抜く色となる。
【００２３】
図７は従来のクロマキー信号の位相と抜く色との関係の一例を示すカラー平面座標である。同図（Ａ）は図４（Ａ）と同様の状態を示している。なお、同図では位相Ｓの背景（第１象限および第２ならびに第４象限の一部の斜線部分）に、位相Ｒ（第３象限）の物体（たとえば、人物）がある画像を示している。従来のクロマキー生成回路では、同図に示すように抜く色の色相範囲（斜線部分）を位相θの回転方向に調整することが可能である。
【００２４】
したがって、同図（Ｂ）に示すようにαの値を大きくすることにより、抜く色の色相範囲（斜線部分）を広げることが可能となる。
【００２５】
また、同図（Ｃ）に示すように抜く色の色相範囲（斜線部分）を中心色位相θの軸の正方向へ平行移動させることも可能である。
【００２６】
一方、同図（Ａ）〜（Ｃ）の第３象限上かつ座標の中心付近の位相Ｔの色（すなわち、抜く色と反対側の位相の色）を、従来のクロマキー生成回路では抜くことができない。
【００２７】
そのため、クロマキーで位相Ｓの背景色を抜いた際に位相Ｔの色を抜くことができず、位相Ｒの物体の周囲に位相Ｔの色が残ってしまうという課題がある。
【００２８】
そこで本発明の目的は、抜く色と反対側の位相の色を抜くことが可能なクロマキー生成回路およびクロマキー生成方法を提供することにある。
【課題を解決するための手段】
【００２９】
前記課題を解決するために、本発明によるクロマキー生成回路は、映像信号から分離した色差信号ＩおよびＱにそれぞれ第１および第２の制御信号を乗算する第１の乗算手段と、前記色差信号ＩおよびＱにそれぞれ第３および第４の制御信号を乗算する第２の乗算手段と、前記第１の乗算手段の乗算結果同士を加算する第１の加算手段と、前記第２の乗算手段の乗算結果同士を加算する第２の加算手段と、前記第１および第２の加算手段の加算結果同士を比較し比較結果に応じた信号を生成する比較手段とを含むクロマキー生成回路であって、前記比較手段の出力信号に所定のオフセットを付与するオフセット付与手段を含むことを特徴とする。
【００３０】
また、本発明によるクロマキー生成方法は、映像信号から分離した色差信号ＩおよびＱにそれぞれ第１および第２の制御信号を乗算する第１の乗算ステップと、前記色差信号ＩおよびＱにそれぞれ第３および第４の制御信号を乗算する第２の乗算ステップと、前記第１の乗算ステップの乗算結果同士を加算する第１の加算ステップと、前記第２の乗算ステップの乗算結果同士を加算する第２の加算ステップと、前記第１および第２の加算ステップの加算結果同士を比較し比較結果に応じた信号を生成する比較ステップとを含むクロマキー生成方法であって、前記比較ステップの出力信号に所定のオフセットを付与するオフセット付与ステップを含むことを特徴とする。
【００３１】
ここで、本発明の作用を述べる。本発明では、ゼロリミット回路８（図５参照）に代えてオフセット回路１１（後述する図１参照）を用いる。このオフセット回路１１によりレベル比較後の信号ｆに所定のオフセットを付与し、信号ｆの負の領域を正の領域へシフトして信号ｇを得る（同図３（Ｃ）参照）。そして、クリップ回路１２にて信号ｆの負の領域に属していた部分の一部を含めてクリップして信号ｈを得る（同図３（Ｃ）参照）。その信号ｈをゲイン調節回路１３でゲイン調節することにより、抜く色と反対側の位相の色の一部を抜くことが可能なクロマキー信号Ｊ（同図３（Ｄ）参照）が得られる。
【発明の効果】
【００３２】
本発明によれば、上記構成を含むため、抜く色と反対側の位相の色を抜くことが可能なクロマキー生成回路およびクロマキー生成方法が得られる。
【発明を実施するための最良の形態】
【００３３】
以下、本発明の最良の形態について添付図面を参照しながら説明する。図１は本発明に係るクロマキー生成回路の最良の形態の構成図である。なお、同図において、図５と同様の構成部分には同一番号を付し、その説明を省略する。
【００３４】
図１を参照すると、本発明に係るクロマキー生成回路の最良の形態は、乗算器１〜４と、加算器５〜６と、レベル比較回路７と、オフセット回路１１と、クリップ（ＣＬＩＰ）回路１２と、ゲイン（ＧＡＩＮ）調節回路１３とを含んで構成される。
【００３５】
本発明に係るクロマキー生成回路が従来のクロマキー生成回路（図５参照）と異なる点は、従来のクロマキー生成回路におけるゼロリミット回路８の代わりにオフセット回路１１を設けた点であり、その他の構成は従来のクロマキー生成回路と同様である。
【００３６】
図２は本発明に係るクロマキー生成回路の動作の一例を示すフローチャートである。
【００３７】
映像信号から分離された色差信号ＩおよびＱは、乗算器１および２にて、それぞれ制御信号＃１および＃２と乗算され、信号Ｉ１およびＱ１が生成される（図２のステップＳ１）。
【００３８】
映像信号から分離された色差信号ＩおよびＱは、乗算器３および４にて、それぞれ制御信号＃３および＃４と乗算され、信号Ｉ２およびＱ２が生成される（図２のステップＳ２）。
【００３９】
制御信号＃１〜＃４は色位相データであり、色差信号ＩあるいはＱと乗算することにより、抜く（キャンセルする）色位相の範囲や色位相調整が設定される。
【００４０】
次に、信号Ｉ１およびＱ１は加算器５にて加算され、信号ｄが生成される（図２のステップＳ３）。また、信号Ｉ２およびＱ２は加算器６にて加算され、信号ｅが生成される（図２のステップＳ４）。
【００４１】
次に、信号ｄと信号ｅのレベルがレベル比較回路７にて比較され、レベルの小さい方が選択され、信号ｆが生成される（図２のステップＳ５）。
【００４２】
次に、オフセット回路１１にて、レベル比較後の信号ｆに所定のオフセットが付与され、信号ｆの負の領域を正の領域へシフトして信号ｇが生成される（図２のステップＳ６）。
【００４３】
次に、信号ｇはクリップ（ＣＬＩＰ）回路１２にてクリップされ、信号ｈが生成される（図２のステップＳ７）。
【００４４】
最後に、信号ｈはゲイン（ＧＡＩＮ）調節回路１３にて所定のゲインに調節され、クロマキー信号として信号Ｊが生成される（図２のステップＳ８）。
【００４５】
なお、図２において、ステップＳ１およびＳ２の処理順序を逆にしてもよく、また同時に処理してもよい。ステップＳ３およびＳ４についても同様である。
【００４６】
図３は本発明に係るクロマキー生成回路の一例の入力信号位相の波形図である。同図において、クロマキー信号（信号Ｊ）の中心色位相（ブルーバックの場合はブルー）の、カラー平面座標上の位相をθとすると、同図（Ａ）に示すように、入力カラー信号位相に対して信号ｄがｓｉｎ（θ−α）を描き、信号ｅがｓｉｎ（θ＋α）を描くように制御信号＃１〜＃４が設定される。ただし、同図に示す“Ｃｙ”はシアン、“Ｂ”はブルー、“Ｍｇ”はマジェンタの色位相をそれぞれ示す。
【００４７】
レベル比較回路７にて、信号ｄおよび信号ｅが比較され、レベルの低い方が選択されると、同図（Ｂ）に示すように、信号ｆが得られる。
【００４８】
また、オフセット回路１１によりレベル比較後の信号ｆに所定のオフセットが付与されると、信号ｆの負の領域が正の領域へシフトされ、信号ｇが得られる（同図（Ｃ）参照）。
【００４９】
そして、クリップ（ＣＬＩＰ）回路１２にて、信号ｇがクリップされて信号ｈが生成され、さらにゲイン（ＧＡＩＮ）調節回路１３にて信号ｈのゲインの絶対値が０〜１００％の間に収まるように調節されると、信号ｊが得られる（同図（Ｄ）参照）。
【００５０】
すなわち、図４（Ｂ）を参照すれば明らかなように、本発明によるクロマキー生成回路によれば、抜く色の色相範囲（斜線部分）を中心色位相θの軸の負方向へ平行移動させることが可能となるため、抜く色と反対側の位相の色を抜くことが可能となる。
【００５１】
そのため、クロマキーで位相Ｓの背景色を抜いた際に位相Ｔの色を抜くことが可能となり、これにより位相Ｒの物体の周囲に位相Ｔの色が残るのを防止することが可能となる。
【図面の簡単な説明】
【００５２】
【図１】本発明に係るクロマキー生成回路の最良の形態の構成図である。
【図２】本発明に係るクロマキー生成回路の動作の一例を示すフローチャートである。
【図３】本発明に係るクロマキー生成回路の一例の入力信号位相の波形図である。
【図４】クロマキー信号の位相と抜く色との関係の一例を示すカラー平面座標である。
【図５】従来のクロマキー生成回路の一例の構成図である。
【図６】従来のクロマキー生成回路の一例の入力信号位相の波形図である。
【図７】従来のクロマキー信号の位相と抜く色との関係の一例を示すカラー平面座標である。
【符号の説明】
【００５３】
１〜４ 乗算器
５〜６ 加算器
７ レベル比較回路
１１ オフセット回路
１２ クリップ（ＣＬＩＰ）回路
１３ ゲイン（ＧＡＩＮ）調節回路
【技術分野】
【０００１】
本発明は、クロマキー生成回路およびクロマキー生成方法に関し、特にプロダクションスイッチャのクロマキー生成回路およびクロマキー生成方法に関する。
【背景技術】
【０００２】
カラーテレビジョン放送等では、ブルー等の特定色を背景（たとえば、ブルーバック）として人物等の映像を配置し、その特定色の部分のみを他の映像（たとえば、火星の風景）と差し替えることにより、あたかも人物等が他の場所（たとえば、火星）に存在しているかのように見せかけるクロマキーによる映像（画像）合成が行われる場合がある。
【０００３】
この特定色を生成する回路がクロマキー生成回路であり、プロダクション（制作）スイッチャに組み込まれる。
【０００４】
図５は従来のクロマキー生成回路の一例の構成図である。同図を参照すると、従来のクロマキー生成回路の一例は、乗算器１〜４と、加算器５〜６と、レベル比較回路７と、ゼロリミット回路８と、クリップ（ＣＬＩＰ）回路８と、ゲイン（ＧＡＩＮ）調節回路１０とを含んで構成される。
【０００５】
映像信号から分離された色差信号ＩおよびＱは、乗算器１および２にて、それぞれ制御信号＃１および＃２と乗算され、信号Ｉ１およびＱ１が生成される。
【０００６】
映像信号から分離された色差信号ＩおよびＱは、乗算器３および４にて、それぞれ制御信号＃３および＃４と乗算され、信号Ｉ２およびＱ２が生成される。
【０００７】
制御信号＃１〜＃４は色位相データであり、色差信号ＩあるいはＱと乗算することにより、抜く（キャンセルする）色位相の範囲や色位相調整が設定される。
【０００８】
次に、信号Ｉ１およびＱ１は加算器５にて加算され、信号ｄが生成される。また、信号Ｉ２およびＱ２は加算器６にて加算され、信号ｅが生成される。
【０００９】
次に、信号ｄと信号ｅのレベルがレベル比較回路７にて比較され、レベルの小さい方が選択され、信号ｋが生成される。
【００１０】
次に、ゼロリミット回路８にて、信号ｋのレベルが“０”以下（すなわち、レベルが負の領域）の時は、“０”に（クリップ）した（ゼロリミット）信号ｍが生成される。
【００１１】
次に、信号ｍはクリップ（ＣＬＩＰ）回路８にてクリップされ、信号ｎが生成される。
【００１２】
最後に、信号ｎはゲイン（ＧＡＩＮ）調節回路１０にて所定のゲインに調節され、クロマキー信号として信号ｐが生成される。
【００１３】
図６は従来のクロマキー生成回路の一例の入力信号位相の波形図である。同図において、クロマキー信号（信号ｐ）の中心色位相（ブルーバックの場合はブルー）の、後述するカラー平面座標上の位相をθとすると、同図（Ａ）に示すように、入力カラー信号位相に対して信号ｄがｓｉｎ（θ−α）を描き、信号ｅがｓｉｎ（θ＋α）を描くように制御信号＃１〜＃４が設定される。ただし、同図に示す“Ｃｙ”はシアン、“Ｂ”はブルー、“Ｍｇ”はマジェンタの色位相をそれぞれ示す。
【００１４】
レベル比較回路７にて、信号ｄおよび信号ｅが比較され、レベルの低い方が選択されると、同図（Ｂ）に示すように、信号ｋが得られる。
【００１５】
また、ゼロリミット回路８にて、信号ｋの“０”レベル以下がクリップされると、同図（Ｃ）に示すように、信号m が得られる。
【００１６】
そして、クリップ（ＣＬＩＰ）回路８にて、信号m がクリップされて信号ｎが生成され、さらに信号ｎがゲイン（ＧＡＩＮ）調節回路１０にてゲイン（ＧＡＩＮ）調節されると、同図（Ｄ）に示すように、信号ｐが得られる。
【００１７】
一方、この種の従来のクロマキー生成回路の一例として、クロマキー信号とキャンセルキー信号とを個別に調節することが可能なクロマキー回路が開示されている（たとえば、特許文献１参照）。このクロマキー回路ではクロマキー信号の生成に際しゼロリミット回路が用いられている。
【００１８】
【特許文献１】特開平１１−２７５６００号公報
【発明の開示】
【発明が解決しようとする課題】
【００１９】
上記従来のクロマキー生成回路の一例（図５参照）では、ゼロリミット回路８にて信号ｋの負の領域をカットしている。この信号ｋの負の領域は抜く色の位相とは反対の色に相当する。従来のクロマキー生成回路の一例（図５参照）では、ゼロリミット回路８によりゼロリミットをかけてからゲイン調節を行っているため、抜く色と反対側の位相の色を抜くことができない。
【００２０】
したがって、抜く色と反対側の位相の色の一部を抜きたいという要求に対し、上記従来のクロマキー生成回路の一例（図５参照）では応えることができないという課題がある。
【００２１】
ここで、従来のクロマキー生成回路の一例の作用について説明しておく。図４はクロマキー信号の位相と抜く色との関係の一例を示すカラー平面座標である。同図（Ａ）は従来例を示し、同図（Ｂ）は後述する本発明を示している。
【００２２】
同図（Ａ）を参照すると、座標の中心を貫く斜めの軸はクロマキー信号p の中心色位相（ブルーバックの場合はブルー）θを示している。同図（Ａ）に示すように、従来のクロマキー生成回路の一例では位相（θ−α）から（θ＋α）までの斜線で示される色相の範囲が抜く色となる。
【００２３】
図７は従来のクロマキー信号の位相と抜く色との関係の一例を示すカラー平面座標である。同図（Ａ）は図４（Ａ）と同様の状態を示している。なお、同図では位相Ｓの背景（第１象限および第２ならびに第４象限の一部の斜線部分）に、位相Ｒ（第３象限）の物体（たとえば、人物）がある画像を示している。従来のクロマキー生成回路では、同図に示すように抜く色の色相範囲（斜線部分）を位相θの回転方向に調整することが可能である。
【００２４】
したがって、同図（Ｂ）に示すようにαの値を大きくすることにより、抜く色の色相範囲（斜線部分）を広げることが可能となる。
【００２５】
また、同図（Ｃ）に示すように抜く色の色相範囲（斜線部分）を中心色位相θの軸の正方向へ平行移動させることも可能である。
【００２６】
一方、同図（Ａ）〜（Ｃ）の第３象限上かつ座標の中心付近の位相Ｔの色（すなわち、抜く色と反対側の位相の色）を、従来のクロマキー生成回路では抜くことができない。
【００２７】
そのため、クロマキーで位相Ｓの背景色を抜いた際に位相Ｔの色を抜くことができず、位相Ｒの物体の周囲に位相Ｔの色が残ってしまうという課題がある。
【００２８】
そこで本発明の目的は、抜く色と反対側の位相の色を抜くことが可能なクロマキー生成回路およびクロマキー生成方法を提供することにある。
【課題を解決するための手段】
【００２９】
前記課題を解決するために、本発明によるクロマキー生成回路は、映像信号から分離した色差信号ＩおよびＱにそれぞれ第１および第２の制御信号を乗算する第１の乗算手段と、前記色差信号ＩおよびＱにそれぞれ第３および第４の制御信号を乗算する第２の乗算手段と、前記第１の乗算手段の乗算結果同士を加算する第１の加算手段と、前記第２の乗算手段の乗算結果同士を加算する第２の加算手段と、前記第１および第２の加算手段の加算結果同士を比較し比較結果に応じた信号を生成する比較手段とを含むクロマキー生成回路であって、前記比較手段の出力信号に所定のオフセットを付与するオフセット付与手段を含むことを特徴とする。
【００３０】
また、本発明によるクロマキー生成方法は、映像信号から分離した色差信号ＩおよびＱにそれぞれ第１および第２の制御信号を乗算する第１の乗算ステップと、前記色差信号ＩおよびＱにそれぞれ第３および第４の制御信号を乗算する第２の乗算ステップと、前記第１の乗算ステップの乗算結果同士を加算する第１の加算ステップと、前記第２の乗算ステップの乗算結果同士を加算する第２の加算ステップと、前記第１および第２の加算ステップの加算結果同士を比較し比較結果に応じた信号を生成する比較ステップとを含むクロマキー生成方法であって、前記比較ステップの出力信号に所定のオフセットを付与するオフセット付与ステップを含むことを特徴とする。
【００３１】
ここで、本発明の作用を述べる。本発明では、ゼロリミット回路８（図５参照）に代えてオフセット回路１１（後述する図１参照）を用いる。このオフセット回路１１によりレベル比較後の信号ｆに所定のオフセットを付与し、信号ｆの負の領域を正の領域へシフトして信号ｇを得る（同図３（Ｃ）参照）。そして、クリップ回路１２にて信号ｆの負の領域に属していた部分の一部を含めてクリップして信号ｈを得る（同図３（Ｃ）参照）。その信号ｈをゲイン調節回路１３でゲイン調節することにより、抜く色と反対側の位相の色の一部を抜くことが可能なクロマキー信号Ｊ（同図３（Ｄ）参照）が得られる。
【発明の効果】
【００３２】
本発明によれば、上記構成を含むため、抜く色と反対側の位相の色を抜くことが可能なクロマキー生成回路およびクロマキー生成方法が得られる。
【発明を実施するための最良の形態】
【００３３】
以下、本発明の最良の形態について添付図面を参照しながら説明する。図１は本発明に係るクロマキー生成回路の最良の形態の構成図である。なお、同図において、図５と同様の構成部分には同一番号を付し、その説明を省略する。
【００３４】
図１を参照すると、本発明に係るクロマキー生成回路の最良の形態は、乗算器１〜４と、加算器５〜６と、レベル比較回路７と、オフセット回路１１と、クリップ（ＣＬＩＰ）回路１２と、ゲイン（ＧＡＩＮ）調節回路１３とを含んで構成される。
【００３５】
本発明に係るクロマキー生成回路が従来のクロマキー生成回路（図５参照）と異なる点は、従来のクロマキー生成回路におけるゼロリミット回路８の代わりにオフセット回路１１を設けた点であり、その他の構成は従来のクロマキー生成回路と同様である。
【００３６】
図２は本発明に係るクロマキー生成回路の動作の一例を示すフローチャートである。
【００３７】
映像信号から分離された色差信号ＩおよびＱは、乗算器１および２にて、それぞれ制御信号＃１および＃２と乗算され、信号Ｉ１およびＱ１が生成される（図２のステップＳ１）。
【００３８】
映像信号から分離された色差信号ＩおよびＱは、乗算器３および４にて、それぞれ制御信号＃３および＃４と乗算され、信号Ｉ２およびＱ２が生成される（図２のステップＳ２）。
【００３９】
制御信号＃１〜＃４は色位相データであり、色差信号ＩあるいはＱと乗算することにより、抜く（キャンセルする）色位相の範囲や色位相調整が設定される。
【００４０】
次に、信号Ｉ１およびＱ１は加算器５にて加算され、信号ｄが生成される（図２のステップＳ３）。また、信号Ｉ２およびＱ２は加算器６にて加算され、信号ｅが生成される（図２のステップＳ４）。
【００４１】
次に、信号ｄと信号ｅのレベルがレベル比較回路７にて比較され、レベルの小さい方が選択され、信号ｆが生成される（図２のステップＳ５）。
【００４２】
次に、オフセット回路１１にて、レベル比較後の信号ｆに所定のオフセットが付与され、信号ｆの負の領域を正の領域へシフトして信号ｇが生成される（図２のステップＳ６）。
【００４３】
次に、信号ｇはクリップ（ＣＬＩＰ）回路１２にてクリップされ、信号ｈが生成される（図２のステップＳ７）。
【００４４】
最後に、信号ｈはゲイン（ＧＡＩＮ）調節回路１３にて所定のゲインに調節され、クロマキー信号として信号Ｊが生成される（図２のステップＳ８）。
【００４５】
なお、図２において、ステップＳ１およびＳ２の処理順序を逆にしてもよく、また同時に処理してもよい。ステップＳ３およびＳ４についても同様である。
【００４６】
図３は本発明に係るクロマキー生成回路の一例の入力信号位相の波形図である。同図において、クロマキー信号（信号Ｊ）の中心色位相（ブルーバックの場合はブルー）の、カラー平面座標上の位相をθとすると、同図（Ａ）に示すように、入力カラー信号位相に対して信号ｄがｓｉｎ（θ−α）を描き、信号ｅがｓｉｎ（θ＋α）を描くように制御信号＃１〜＃４が設定される。ただし、同図に示す“Ｃｙ”はシアン、“Ｂ”はブルー、“Ｍｇ”はマジェンタの色位相をそれぞれ示す。
【００４７】
レベル比較回路７にて、信号ｄおよび信号ｅが比較され、レベルの低い方が選択されると、同図（Ｂ）に示すように、信号ｆが得られる。
【００４８】
また、オフセット回路１１によりレベル比較後の信号ｆに所定のオフセットが付与されると、信号ｆの負の領域が正の領域へシフトされ、信号ｇが得られる（同図（Ｃ）参照）。
【００４９】
そして、クリップ（ＣＬＩＰ）回路１２にて、信号ｇがクリップされて信号ｈが生成され、さらにゲイン（ＧＡＩＮ）調節回路１３にて信号ｈのゲインの絶対値が０〜１００％の間に収まるように調節されると、信号ｊが得られる（同図（Ｄ）参照）。
【００５０】
すなわち、図４（Ｂ）を参照すれば明らかなように、本発明によるクロマキー生成回路によれば、抜く色の色相範囲（斜線部分）を中心色位相θの軸の負方向へ平行移動させることが可能となるため、抜く色と反対側の位相の色を抜くことが可能となる。
【００５１】
そのため、クロマキーで位相Ｓの背景色を抜いた際に位相Ｔの色を抜くことが可能となり、これにより位相Ｒの物体の周囲に位相Ｔの色が残るのを防止することが可能となる。
【図面の簡単な説明】
【００５２】
【図１】本発明に係るクロマキー生成回路の最良の形態の構成図である。
【図２】本発明に係るクロマキー生成回路の動作の一例を示すフローチャートである。
【図３】本発明に係るクロマキー生成回路の一例の入力信号位相の波形図である。
【図４】クロマキー信号の位相と抜く色との関係の一例を示すカラー平面座標である。
【図５】従来のクロマキー生成回路の一例の構成図である。
【図６】従来のクロマキー生成回路の一例の入力信号位相の波形図である。
【図７】従来のクロマキー信号の位相と抜く色との関係の一例を示すカラー平面座標である。
【符号の説明】
【００５３】
１〜４ 乗算器
５〜６ 加算器
７ レベル比較回路
１１ オフセット回路
１２ クリップ（ＣＬＩＰ）回路
１３ ゲイン（ＧＡＩＮ）調節回路
【特許請求の範囲】
【請求項１】
映像信号から分離した色差信号ＩおよびＱにそれぞれ第１および第２の制御信号を乗算する第１の乗算手段と、前記色差信号ＩおよびＱにそれぞれ第３および第４の制御信号を乗算する第２の乗算手段と、前記第１の乗算手段の乗算結果同士を加算する第１の加算手段と、前記第２の乗算手段の乗算結果同士を加算する第２の加算手段と、前記第１および第２の加算手段の加算結果同士を比較し比較結果に応じた信号を生成する比較手段とを含むクロマキー生成回路であって、
前記比較手段の出力信号に所定のオフセットを付与するオフセット付与手段を含むことを特徴とするクロマキー生成回路。
【請求項２】
前記オフセット付与手段は前記比較手段の出力信号の負の領域を正の領域へシフトすることを特徴とする請求項１記載のクロマキー生成回路。
【請求項３】
前記オフセット付与手段の出力信号をクリップするクリップ手段と、前記クリップ手段の出力信号のゲインを調節するゲイン調節手段とを含むことを特徴とする請求項１または２記載のクロマキー生成回路。
【請求項４】
前記比較手段は比較の結果、レベルの小さい方の信号を選択することを特徴とする請求項１から３いずれかに記載のクロマキー生成回路。
【請求項５】
映像信号から分離した色差信号ＩおよびＱにそれぞれ第１および第２の制御信号を乗算する第１の乗算ステップと、前記色差信号ＩおよびＱにそれぞれ第３および第４の制御信号を乗算する第２の乗算ステップと、前記第１の乗算ステップの乗算結果同士を加算する第１の加算ステップと、前記第２の乗算ステップの乗算結果同士を加算する第２の加算ステップと、前記第１および第２の加算ステップの加算結果同士を比較し比較結果に応じた信号を生成する比較ステップとを含むクロマキー生成方法であって、
前記比較ステップの出力信号に所定のオフセットを付与するオフセット付与ステップを含むことを特徴とするクロマキー生成方法。
【請求項６】
前記オフセット付与ステップは前記比較ステップの出力信号の負の領域を正の領域へシフトすることを特徴とする請求項５記載のクロマキー生成方法。
【請求項７】
前記オフセット付与ステップの出力信号をクリップするクリップステップと、前記クリップステップの出力信号のゲインを調節するゲイン調節ステップとを含むことを特徴とする請求項５または６記載のクロマキー生成方法。
【請求項８】
前記比較ステップは比較の結果、レベルの小さい方の信号を選択することを特徴とする請求項５から７いずれかに記載のクロマキー生成方法。
【請求項１】
映像信号から分離した色差信号ＩおよびＱにそれぞれ第１および第２の制御信号を乗算する第１の乗算手段と、前記色差信号ＩおよびＱにそれぞれ第３および第４の制御信号を乗算する第２の乗算手段と、前記第１の乗算手段の乗算結果同士を加算する第１の加算手段と、前記第２の乗算手段の乗算結果同士を加算する第２の加算手段と、前記第１および第２の加算手段の加算結果同士を比較し比較結果に応じた信号を生成する比較手段とを含むクロマキー生成回路であって、
前記比較手段の出力信号に所定のオフセットを付与するオフセット付与手段を含むことを特徴とするクロマキー生成回路。
【請求項２】
前記オフセット付与手段は前記比較手段の出力信号の負の領域を正の領域へシフトすることを特徴とする請求項１記載のクロマキー生成回路。
【請求項３】
前記オフセット付与手段の出力信号をクリップするクリップ手段と、前記クリップ手段の出力信号のゲインを調節するゲイン調節手段とを含むことを特徴とする請求項１または２記載のクロマキー生成回路。
【請求項４】
前記比較手段は比較の結果、レベルの小さい方の信号を選択することを特徴とする請求項１から３いずれかに記載のクロマキー生成回路。
【請求項５】
映像信号から分離した色差信号ＩおよびＱにそれぞれ第１および第２の制御信号を乗算する第１の乗算ステップと、前記色差信号ＩおよびＱにそれぞれ第３および第４の制御信号を乗算する第２の乗算ステップと、前記第１の乗算ステップの乗算結果同士を加算する第１の加算ステップと、前記第２の乗算ステップの乗算結果同士を加算する第２の加算ステップと、前記第１および第２の加算ステップの加算結果同士を比較し比較結果に応じた信号を生成する比較ステップとを含むクロマキー生成方法であって、
前記比較ステップの出力信号に所定のオフセットを付与するオフセット付与ステップを含むことを特徴とするクロマキー生成方法。
【請求項６】
前記オフセット付与ステップは前記比較ステップの出力信号の負の領域を正の領域へシフトすることを特徴とする請求項５記載のクロマキー生成方法。
【請求項７】
前記オフセット付与ステップの出力信号をクリップするクリップステップと、前記クリップステップの出力信号のゲインを調節するゲイン調節ステップとを含むことを特徴とする請求項５または６記載のクロマキー生成方法。
【請求項８】
前記比較ステップは比較の結果、レベルの小さい方の信号を選択することを特徴とする請求項５から７いずれかに記載のクロマキー生成方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【公開番号】特開２００８−１８２３８４（Ｐ２００８−１８２３８４Ａ）
【公開日】平成２０年８月７日（２００８．８．７）
【国際特許分類】
【出願番号】特願２００７−１３２３３（Ｐ２００７−１３２３３）
【出願日】平成１９年１月２４日（２００７．１．２４）
【出願人】（０００００４２３７）日本電気株式会社 (19,353)
【Ｆターム（参考）】
【公開日】平成２０年８月７日（２００８．８．７）
【国際特許分類】
【出願日】平成１９年１月２４日（２００７．１．２４）
【出願人】（０００００４２３７）日本電気株式会社 (19,353)
【Ｆターム（参考）】
[ Back to top ]