サンプリングクロック制御装置および制御方法
【課題】短時間でサンプリングクロックの周波数の最適化を図ることができるサンプリングクロック制御装置および制御方法を提供する。
【解決手段】ブロック分割部１が、ディスプレイ装置の表示領域を複数ブロックに分割し信号情報取得部２が、各ブロックにおいてＡＤ変換部１００の出力データから信号情報を取得する。差分算出部４は、信号情報取得部２による新規取得データと記憶部３に記憶されている信号情報の差分を算出し、符号検出部５が、差分の符号を検出し、符号一致判定部６が、符号が総て一致しているかどうか判定する。制御部７は、クロック生成部１１の発振周波数を初期設定後、位相調整部１２により位相を変化させて上述の差分を算出し、符号一致判定部６による判定が一致を示すまで発振周波数の変更と差分の算出を繰り返して、最適のサンプリング周波数を決定する。
【解決手段】ブロック分割部１が、ディスプレイ装置の表示領域を複数ブロックに分割し信号情報取得部２が、各ブロックにおいてＡＤ変換部１００の出力データから信号情報を取得する。差分算出部４は、信号情報取得部２による新規取得データと記憶部３に記憶されている信号情報の差分を算出し、符号検出部５が、差分の符号を検出し、符号一致判定部６が、符号が総て一致しているかどうか判定する。制御部７は、クロック生成部１１の発振周波数を初期設定後、位相調整部１２により位相を変化させて上述の差分を算出し、符号一致判定部６による判定が一致を示すまで発振周波数の変更と差分の算出を繰り返して、最適のサンプリング周波数を決定する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、サンプリングクロック制御装置および制御方法に関し、特にアナログ映像信号をデジタル信号に変換するＡＤ変換に用いるサンプリングクロックを制御するサンプリングクロック制御装置および制御方法に関する。
【背景技術】
【０００２】
ＰＣ（パーソナル・コンピュータ）などから出力されるアナログ映像信号をＬＣＤ（液晶ディスプレイ）などのマトリックス型ディスプレイ装置に表示する場合、アナログ信号をデジタル信号に変換するＡＤ変換が必要になる。そのとき、アナログ信号のサンプリングに用いるサンプリングクロックは、アナログ映像信号のピクセルクロックに同期させる必要がある。しかしながら、ＰＣなどから出力されるアナログ映像信号には、ピクセルクロック信号が含まれない。
【０００３】
そのため、従来、アナログ映像信号とともにＰＣなどから出力される水平同期信号にもとづいて、サンプリングクロック生成用に設けた発振器（ＰＬＬ）の発振周波数の初期設定を行い、その後、ＡＤ変換回路から出力されるデジタル信号にもとづいて、そのサンプリングクロックの周波数と位相を最適化するサンプリングクロック自動調整方法が提案されている（例えば、特許文献１参照。）。
【０００４】
このような従来のサンプリングクロック自動調整方法では、ＰＬＬに設定するサンプリングクロックの周波数と位相の組み合わせを変化させて、その組み合わせごとに、ＡＤ変換回路から出力されるデジタル信号にもとづいて、信号情報を検出し、その値が最も大きくなる周波数を周波数の最適値と決定している。ここでの信号情報とは、１画面または画面の一部においての、映像レベル値または隣接画素間における映像レベルの差分値の、最大値や積分値や平均値などを例とした、サンプリングクロックの周波数および位相を制御するデータを意味する。
【０００５】
しかし、このような従来の方法では、サンプリングクロックの周波数を最適化する際、設定領域にある周波数と位相の組み合わせ数、全てにおいて前記信号情報を取得する必要があるため、最適化精度の向上のために周波数および位相の調整精度（設定精度）を向上させると、周波数と位相の組み合わせ数が増加し、膨大な検出回数が必要となり、サンプリングクロックの周波数を最適化するまでに多大な時間を要する、という問題があった。
【特許文献１】特開２００４−１４４８４２号公報 （第４−５ページ、図３）
【発明の開示】
【発明が解決しようとする課題】
【０００６】
そこで、本発明の目的は、短時間でサンプリングクロックの周波数の最適化を図ることができるサンプリングクロック制御装置および制御方法を提供することにある。
【課題を解決するための手段】
【０００７】
本発明の一態様によれば、アナログ映像信号が入力されるＡＤ変換手段のサンプリングクロックを生成するクロック生成手段と、前記サンプリングクロックの周波数を調整する周波数調整手段と、前記サンプリングクロックの位相を調整する位相調整手段と、前記アナログ映像信号を表示するマトリックス型ディスプレイ装置の表示領域を垂直方向に複数のブロックに分割し、その結果をブロック分割情報として出力するブロック分割手段と、前記ブロック分割情報にもとづいて、前記ＡＤ変換手段から出力されるデジタルデータの信号情報を取得する信号情報取得手段と、前記信号情報取得手段により取得された前記信号情報を記憶する記憶手段と、前記位相調整手段により設定された別の位相条件において、前記信号情報取得手段により新たに取得された信号情報の値から前記記憶手段に記憶されている信号情報の値を差し引いた差分を前記ブロックごとに算出する差分算出手段と、前記差分の正負の符号を検出する符号検出手段と、検出された符号が総て一致しているかどうかを判定する符号一致判定手段と、入力された水平同期信号にもとづいて前記クロック生成手段の発振周波数を初期設定し、前記位相調整手段により位相を変化させて前記差分を算出し、前記符号一致判定手段による判定が不一致を示すときは、前記クロック生成手段の発振周波数を変更して前記差分の算出を繰り返し、前記符号一致判定手段による判定が一致を示すときは、その発振周波数を最適のサンプリング周波数と決定するサンプリング周波数決定手段とを備えることを特徴とするサンプリングクロック制御装置が提供される。
【０００８】
また、本発明の一態様によれば、入力されたアナログ映像信号を表示するマトリックス型ディスプレイ装置の表示領域を垂直方向に複数のブロックに分割し、その結果をブロック分割情報として出力するステップと、入力された水平同期信号にもとづいて、前記アナログ映像信号が入力されるＡＤ変換手段のサンプリングクロックの周波数を初期設定するステップと、前記ＡＤ変換手段から出力されるデジタルデータの信号情報を取得する第１の信号情報取得ステップと、前記サンプリングクロックの位相を変更するステップと、位相変更後のサンプリングクロックを用いて、前記ＡＤ変換手段から出力されるデジタルデータの信号情報を取得する第２の信号情報取得ステップと、前記第２の信号情報取得ステップで取得した信号情報から前記第１の信号情報取得ステップで取得した信号情報の値を差し引いた差分を、前記ブロックごとに算出するステップと、前記差分の正負の符号を検出するステップと、検出された符号が総て一致しているかどうかを判定するステップと、前記判定が不一致を示すときは、前記サンプリングクロックの周波数を変更し、位相を元に戻して、前記第１のデータ取得ステップへ戻るステップと、前記判定が一致を示すときは、現在の周波数をサンプリングクロックとして最適の周波数と決定するステップとを備えることを特徴とするサンプリングクロック制御方法が提供される。
【発明の効果】
【０００９】
本発明によれば、短時間でサンプリングクロックの周波数の最適化を図ることができる。
【発明を実施するための最良の形態】
【００１０】
以下、本発明の実施例を図面を参照して説明する。
【実施例】
【００１１】
図１は、本発明の実施例に係るサンプリングクロック制御装置の構成の例を示すブロック図である。
【００１２】
本実施例のサンプリングクロック制御装置は、アナログ映像信号が入力されるＡＤ変換部１００のサンプリングクロックを生成するクロック生成部１１と、そのサンプリングクロックの位相を調整する位相調整部１２と、を備えている。
【００１３】
このサンプリングクロック制御装置は、アナログ映像信号を表示するマトリックス型ディスプレイ装置の表示領域を垂直方向に複数のブロックに分割し、その結果をブロック分割情報として出力するブロック分割部１と、そのブロック分割情報にもとづいてＡＤ変換部１００から出力されるデジタルデータの信号情報を取得する信号情報取得部２と、信号情報取得部２により取得された信号情報を記憶する記憶部３と、信号情報取得部２により新たに取得された信号情報の値から記憶部３に記憶されている信号情報の値を差し引いた差分を各ブロックごとに算出する差分算出部４と、その差分の正負の符号を検出する符号検出部５と、検出された符号が総て一致しているかどうかを判定する符号一致判定部６と、入力された水平同期信号にもとづいてクロック生成部１１の発振周波数を初期設定し、位相調整部１２により位相を変化させて上述の差分を算出し、符号一致判定部６による判定が不一致を示すときは、クロック生成部１１の発振周波数を変更して上述の差分の算出を繰り返し、符号一致判定部６による判定が一致を示すときは、その発振周波数を最適のサンプリング周波数と決定する制御部７と、を備える。
【００１４】
図２に、ブロック分割部１によるブロック分割の例を示す。
【００１５】
ブロック分割部１は、アナログ映像信号を表示するマトリックス型ディスプレイ装置の表示領域を垂直方向に複数のブロックに分割する。ここでは、ｎ個のブロックに分割した例を示す。
【００１６】
分割数ｎが小さいほど、差分算出部４による差分算出の演算回数が少なくなり、サンプリング周波数決定に要する時間を短くすることができる。一方、分割数ｎを大きくすると、入力されたアナログ映像信号に対するサンプリングクロックの同期精度を高くすることができる。そこで、サンプリング周波数決定に要する時間とサンプリングクロックの同期精度の兼ね合いにより、ブロックの分割数ｎを選択する。
【００１７】
次に、映像信号として図３に示す市松模様の映像パターンを入力した場合を例にとって、本実施例におけるサンプリングクロック周波数調整の原理について図４を用いて説明する。
【００１８】
図３（ａ）に示す白と黒の大きさが１ドットの市松模様の映像パターンに対応した、図３（ｂ）に示すアナログ映像信号が入力される。
【００１９】
図４は、このようなアナログ映像信号がＡＤ変換部１００に入力され、出力されるデジタルデータの水平１ライン分のデータ列の例である。
【００２０】
図４（ａ１）、（ａ２）、（ａ３）は、サンプリングクロックの周波数が、アナログ映像信号のサンプリングに最適であった場合の、サンプリングクロックの位相条件が異なる例である。
【００２１】
最適な周波数の場合において位相を変えた場合、水平位置に依存せずに一様にデータが変化する。このことにより、分割ブロックごとに信号情報を検出した際、位相を変えたときの信号情報の変化量の符号は、すべての分割ブロックにおいて一致する。
【００２２】
これに対して、図４（ｂ１）、（ｂ２）、（ｂ３）はサンプリングクロックの周波数がアナログ映像信号のサンプリングに適していない場合の、サンプリングクロックの位相条件が異なる例である。
【００２３】
この場合、図に示したように、うねりをもったサンプリング結果となる。サンプリングクロックの位相を変えた際には、映像の取り込み位相のみが変わるため、うねりが発生する位置が水平同期信号を基準に変わり、信号情報の増減が水平位置によって異なってくる。この現象により、分割ブロックごとに信号情報を検出した際、位相を変えたときの信号情報値の増減がブロックによって異なる結果となる。
【００２４】
このように、周波数が同じで位相の異なるサンプリングクロックで、サンプリングを２度行い、全ブロックにおける差分の符号が総て一致しているかどうかを判定することにより、サンプリングクロックの周波数が最適であるかどうかを判断することができる。
【００２５】
そこで、本実施例では、位相変更前のサンプリング値を記憶部３に記憶させ、位相変更後のサンプリング値との差分を差分算出部４で算出し、その符号を符号検出部５で検出し、全ブロックにおける差分の符号が総て一致しているかどうかを符号一致判定部６で判定するようにする。
【００２６】
制御部７は、この符号一致判定部６の判定結果に応じて、クロック生成部１１の発振周波数を調整する。
【００２７】
すなわち、制御部７は、符号一致判定部６による判定が不一致を示すときは、クロック生成部１１の発振周波数を変更して上述の差分の算出を繰り返す。
【００２８】
図５に、サンプリングクロックの周波数と差分符号の不一致数の関係の例を示す。
【００２９】
サンプリングクロックの周波数が最適のときに差分符号の不一致数は０になるが、サンプリングクロックの周波数が最適でないときは、周波数が高くなっても低くなっても、差分符号の不一致数は増加する。
【００３０】
そこで、制御部７は、クロック生成部１１の発振周波数を上げたときに差分符号の不一致数が増加するようであれば、その次は周波数を下げるようにクロック生成部１１の発振周波数を変更し、逆に、クロック生成部１１の発振周波数を下げたときに差分符号の不一致数が増加するようであれば、その次は周波数を上げるようにクロック生成部１１の発振周波数を変更する。
【００３１】
しかし、周波数と差分符号の不一致数との関係において、サンプリングクロック周波数の探索領域を広くした場合、複数の極を持つ可能性があり、周波数値の調整精度が粗い場合、必ずしも不一致数が０になる周波数がみつからない可能性がある。このような場合には、入力の水平同期信号をもとに初期設定した周波数値を中心としたある周波数領域内において、不一致数が最小であるサンプリング周波数を最適周波数として決定する。
【００３２】
このようにして、制御部７は、符号一致判定部６による判定が一致を示すまで発振周波数の調整を行い、符号一致判定部６による判定が一致を示したときに、その発振周波数を最適のサンプリング周波数と決定する。
【００３３】
次に、本実施例のサンプリングクロック制御装置を用いてサンプリングクロックの周波数を制御する方法について説明する。
【００３４】
図６は、サンプリングクロックの周波数を制御するフローの例を示すフロー図である。
【００３５】
サンプリングクロックの周波数の制御を開始すると、まず、ブロック分割部１が、アナログ映像信号を表示するマトリックス型ディスプレイ装置の表示領域を垂直方向に複数のブロックに分割する（ステップＳ０１）。
【００３６】
続いて、制御部７が、入力された水平同期信号にもとづいてクロック生成部１１の発振周波数を初期設定する（ステップＳ０２）。
【００３７】
ＡＤ変換部１００は、この初期設定された発振周波数をサンプリング周波数として、入力されるアナログ映像信号のＡＤ変換を行う。
【００３８】
信号情報取得部２は、ＡＤ変換部１００から出力されるデータにもとづいて、クロック調整に必要な信号情報を取得する（ステップＳ０３）。このデータは記憶部３に記憶される。
【００３９】
次に、制御部７は、位相調整部１２により、クロック生成部１１から出力されるクロックの位相を変化させる（ステップＳ０４）。
【００４０】
ＡＤ変換部１００は、この位相変更されたクロックをサンプリングクロックとして、入力されるアナログ映像信号のＡＤ変換を行う。
【００４１】
データ取得部２は、ＡＤ変換部１００から出力されるデータの信号情報を、ステップＳ０１で分割したブロックごとに取得する（ステップＳ０５）。
【００４２】
続いて、差分算出部４が、この位相変更後の信号情報と、記憶部３に記憶させた位相変更前の信号情報との差分を、ステップＳ０１で分割したブロックごとに算出する（ステップＳ０６）。
【００４３】
符号検出部５は、各ブロックの差分の符号を検出する（ステップＳ０７）。
【００４４】
この各ブロックの差分の符号に対して、符号一致判定部６が、全ブロックにおける差分の符号が総て一致しているかどうかを判定する（ステップＳ０８）。
【００４５】
この判定で不一致と判定されたときは（ＮＯ）、制御部７が、クロック生成部１１で生成されるクロック、すなわちサンプリングクロックの周波数を変更し（ステップＳ０９）、ステップＳ０３へ戻る。
【００４６】
一方、ステップＳ０８における判定で一致と判定されたときは（ＹＥＳ）、制御部７は、現在の発振周波数を最適のサンプリング周波数と決定し（ステップＳ１０）、一連の処理を終了する。
【００４７】
このような本実施例によれば、サンプリング周波数を変更しながら最適周波数を探索するときに、各周波数で位相を１回変更するだけで、その周波数が最適のサンプリング周波数かどうかを判定することができる。これにより、最適周波数の探索に要する時間を短縮することができる。
【００４８】
また、従来の方法では、設定可能領域内の周波数の中で最も適した周波数を検出するのに対し、設定周波数値が最適値かどうかを判別している。したがって、探索時に、設定周波数値が入力アナログ信号のピクセルクロックの周波数値に設定された段階で、最適化処理を終えることができる。
【図面の簡単な説明】
【００４９】
【図１】本発明の実施例に係るサンプリングクロック制御装置の構成の例を示すブロック図。
【図２】本発明の実施例のサンプリングクロック制御装置におけるブロック分割の例を示す図。
【図３】本発明の実施例のサンプリングクロック制御装置に入力されるアナログ映像信号の例を示す図。
【図４】本発明の実施例のサンプリングクロック制御装置におけるサンプリングクロック周波数調整の原理を説明するための図。
【図５】サンプリングクロック周波数と差分符号不一致数の関係の例を示す図。
【図６】本発明の実施例に係るサンプリングクロック周波数制御方法のフローの例を示すフロー図。
【符号の説明】
【００５０】
１ ブロック分割部
２ データ取得部
３ 記憶部
４ 差分算出部
５ 符号検出部
６ 符号一致判定部
７ 制御部
１１ クロック生成部
１２ 位相調整部
【技術分野】
【０００１】
本発明は、サンプリングクロック制御装置および制御方法に関し、特にアナログ映像信号をデジタル信号に変換するＡＤ変換に用いるサンプリングクロックを制御するサンプリングクロック制御装置および制御方法に関する。
【背景技術】
【０００２】
ＰＣ（パーソナル・コンピュータ）などから出力されるアナログ映像信号をＬＣＤ（液晶ディスプレイ）などのマトリックス型ディスプレイ装置に表示する場合、アナログ信号をデジタル信号に変換するＡＤ変換が必要になる。そのとき、アナログ信号のサンプリングに用いるサンプリングクロックは、アナログ映像信号のピクセルクロックに同期させる必要がある。しかしながら、ＰＣなどから出力されるアナログ映像信号には、ピクセルクロック信号が含まれない。
【０００３】
そのため、従来、アナログ映像信号とともにＰＣなどから出力される水平同期信号にもとづいて、サンプリングクロック生成用に設けた発振器（ＰＬＬ）の発振周波数の初期設定を行い、その後、ＡＤ変換回路から出力されるデジタル信号にもとづいて、そのサンプリングクロックの周波数と位相を最適化するサンプリングクロック自動調整方法が提案されている（例えば、特許文献１参照。）。
【０００４】
このような従来のサンプリングクロック自動調整方法では、ＰＬＬに設定するサンプリングクロックの周波数と位相の組み合わせを変化させて、その組み合わせごとに、ＡＤ変換回路から出力されるデジタル信号にもとづいて、信号情報を検出し、その値が最も大きくなる周波数を周波数の最適値と決定している。ここでの信号情報とは、１画面または画面の一部においての、映像レベル値または隣接画素間における映像レベルの差分値の、最大値や積分値や平均値などを例とした、サンプリングクロックの周波数および位相を制御するデータを意味する。
【０００５】
しかし、このような従来の方法では、サンプリングクロックの周波数を最適化する際、設定領域にある周波数と位相の組み合わせ数、全てにおいて前記信号情報を取得する必要があるため、最適化精度の向上のために周波数および位相の調整精度（設定精度）を向上させると、周波数と位相の組み合わせ数が増加し、膨大な検出回数が必要となり、サンプリングクロックの周波数を最適化するまでに多大な時間を要する、という問題があった。
【特許文献１】特開２００４−１４４８４２号公報 （第４−５ページ、図３）
【発明の開示】
【発明が解決しようとする課題】
【０００６】
そこで、本発明の目的は、短時間でサンプリングクロックの周波数の最適化を図ることができるサンプリングクロック制御装置および制御方法を提供することにある。
【課題を解決するための手段】
【０００７】
本発明の一態様によれば、アナログ映像信号が入力されるＡＤ変換手段のサンプリングクロックを生成するクロック生成手段と、前記サンプリングクロックの周波数を調整する周波数調整手段と、前記サンプリングクロックの位相を調整する位相調整手段と、前記アナログ映像信号を表示するマトリックス型ディスプレイ装置の表示領域を垂直方向に複数のブロックに分割し、その結果をブロック分割情報として出力するブロック分割手段と、前記ブロック分割情報にもとづいて、前記ＡＤ変換手段から出力されるデジタルデータの信号情報を取得する信号情報取得手段と、前記信号情報取得手段により取得された前記信号情報を記憶する記憶手段と、前記位相調整手段により設定された別の位相条件において、前記信号情報取得手段により新たに取得された信号情報の値から前記記憶手段に記憶されている信号情報の値を差し引いた差分を前記ブロックごとに算出する差分算出手段と、前記差分の正負の符号を検出する符号検出手段と、検出された符号が総て一致しているかどうかを判定する符号一致判定手段と、入力された水平同期信号にもとづいて前記クロック生成手段の発振周波数を初期設定し、前記位相調整手段により位相を変化させて前記差分を算出し、前記符号一致判定手段による判定が不一致を示すときは、前記クロック生成手段の発振周波数を変更して前記差分の算出を繰り返し、前記符号一致判定手段による判定が一致を示すときは、その発振周波数を最適のサンプリング周波数と決定するサンプリング周波数決定手段とを備えることを特徴とするサンプリングクロック制御装置が提供される。
【０００８】
また、本発明の一態様によれば、入力されたアナログ映像信号を表示するマトリックス型ディスプレイ装置の表示領域を垂直方向に複数のブロックに分割し、その結果をブロック分割情報として出力するステップと、入力された水平同期信号にもとづいて、前記アナログ映像信号が入力されるＡＤ変換手段のサンプリングクロックの周波数を初期設定するステップと、前記ＡＤ変換手段から出力されるデジタルデータの信号情報を取得する第１の信号情報取得ステップと、前記サンプリングクロックの位相を変更するステップと、位相変更後のサンプリングクロックを用いて、前記ＡＤ変換手段から出力されるデジタルデータの信号情報を取得する第２の信号情報取得ステップと、前記第２の信号情報取得ステップで取得した信号情報から前記第１の信号情報取得ステップで取得した信号情報の値を差し引いた差分を、前記ブロックごとに算出するステップと、前記差分の正負の符号を検出するステップと、検出された符号が総て一致しているかどうかを判定するステップと、前記判定が不一致を示すときは、前記サンプリングクロックの周波数を変更し、位相を元に戻して、前記第１のデータ取得ステップへ戻るステップと、前記判定が一致を示すときは、現在の周波数をサンプリングクロックとして最適の周波数と決定するステップとを備えることを特徴とするサンプリングクロック制御方法が提供される。
【発明の効果】
【０００９】
本発明によれば、短時間でサンプリングクロックの周波数の最適化を図ることができる。
【発明を実施するための最良の形態】
【００１０】
以下、本発明の実施例を図面を参照して説明する。
【実施例】
【００１１】
図１は、本発明の実施例に係るサンプリングクロック制御装置の構成の例を示すブロック図である。
【００１２】
本実施例のサンプリングクロック制御装置は、アナログ映像信号が入力されるＡＤ変換部１００のサンプリングクロックを生成するクロック生成部１１と、そのサンプリングクロックの位相を調整する位相調整部１２と、を備えている。
【００１３】
このサンプリングクロック制御装置は、アナログ映像信号を表示するマトリックス型ディスプレイ装置の表示領域を垂直方向に複数のブロックに分割し、その結果をブロック分割情報として出力するブロック分割部１と、そのブロック分割情報にもとづいてＡＤ変換部１００から出力されるデジタルデータの信号情報を取得する信号情報取得部２と、信号情報取得部２により取得された信号情報を記憶する記憶部３と、信号情報取得部２により新たに取得された信号情報の値から記憶部３に記憶されている信号情報の値を差し引いた差分を各ブロックごとに算出する差分算出部４と、その差分の正負の符号を検出する符号検出部５と、検出された符号が総て一致しているかどうかを判定する符号一致判定部６と、入力された水平同期信号にもとづいてクロック生成部１１の発振周波数を初期設定し、位相調整部１２により位相を変化させて上述の差分を算出し、符号一致判定部６による判定が不一致を示すときは、クロック生成部１１の発振周波数を変更して上述の差分の算出を繰り返し、符号一致判定部６による判定が一致を示すときは、その発振周波数を最適のサンプリング周波数と決定する制御部７と、を備える。
【００１４】
図２に、ブロック分割部１によるブロック分割の例を示す。
【００１５】
ブロック分割部１は、アナログ映像信号を表示するマトリックス型ディスプレイ装置の表示領域を垂直方向に複数のブロックに分割する。ここでは、ｎ個のブロックに分割した例を示す。
【００１６】
分割数ｎが小さいほど、差分算出部４による差分算出の演算回数が少なくなり、サンプリング周波数決定に要する時間を短くすることができる。一方、分割数ｎを大きくすると、入力されたアナログ映像信号に対するサンプリングクロックの同期精度を高くすることができる。そこで、サンプリング周波数決定に要する時間とサンプリングクロックの同期精度の兼ね合いにより、ブロックの分割数ｎを選択する。
【００１７】
次に、映像信号として図３に示す市松模様の映像パターンを入力した場合を例にとって、本実施例におけるサンプリングクロック周波数調整の原理について図４を用いて説明する。
【００１８】
図３（ａ）に示す白と黒の大きさが１ドットの市松模様の映像パターンに対応した、図３（ｂ）に示すアナログ映像信号が入力される。
【００１９】
図４は、このようなアナログ映像信号がＡＤ変換部１００に入力され、出力されるデジタルデータの水平１ライン分のデータ列の例である。
【００２０】
図４（ａ１）、（ａ２）、（ａ３）は、サンプリングクロックの周波数が、アナログ映像信号のサンプリングに最適であった場合の、サンプリングクロックの位相条件が異なる例である。
【００２１】
最適な周波数の場合において位相を変えた場合、水平位置に依存せずに一様にデータが変化する。このことにより、分割ブロックごとに信号情報を検出した際、位相を変えたときの信号情報の変化量の符号は、すべての分割ブロックにおいて一致する。
【００２２】
これに対して、図４（ｂ１）、（ｂ２）、（ｂ３）はサンプリングクロックの周波数がアナログ映像信号のサンプリングに適していない場合の、サンプリングクロックの位相条件が異なる例である。
【００２３】
この場合、図に示したように、うねりをもったサンプリング結果となる。サンプリングクロックの位相を変えた際には、映像の取り込み位相のみが変わるため、うねりが発生する位置が水平同期信号を基準に変わり、信号情報の増減が水平位置によって異なってくる。この現象により、分割ブロックごとに信号情報を検出した際、位相を変えたときの信号情報値の増減がブロックによって異なる結果となる。
【００２４】
このように、周波数が同じで位相の異なるサンプリングクロックで、サンプリングを２度行い、全ブロックにおける差分の符号が総て一致しているかどうかを判定することにより、サンプリングクロックの周波数が最適であるかどうかを判断することができる。
【００２５】
そこで、本実施例では、位相変更前のサンプリング値を記憶部３に記憶させ、位相変更後のサンプリング値との差分を差分算出部４で算出し、その符号を符号検出部５で検出し、全ブロックにおける差分の符号が総て一致しているかどうかを符号一致判定部６で判定するようにする。
【００２６】
制御部７は、この符号一致判定部６の判定結果に応じて、クロック生成部１１の発振周波数を調整する。
【００２７】
すなわち、制御部７は、符号一致判定部６による判定が不一致を示すときは、クロック生成部１１の発振周波数を変更して上述の差分の算出を繰り返す。
【００２８】
図５に、サンプリングクロックの周波数と差分符号の不一致数の関係の例を示す。
【００２９】
サンプリングクロックの周波数が最適のときに差分符号の不一致数は０になるが、サンプリングクロックの周波数が最適でないときは、周波数が高くなっても低くなっても、差分符号の不一致数は増加する。
【００３０】
そこで、制御部７は、クロック生成部１１の発振周波数を上げたときに差分符号の不一致数が増加するようであれば、その次は周波数を下げるようにクロック生成部１１の発振周波数を変更し、逆に、クロック生成部１１の発振周波数を下げたときに差分符号の不一致数が増加するようであれば、その次は周波数を上げるようにクロック生成部１１の発振周波数を変更する。
【００３１】
しかし、周波数と差分符号の不一致数との関係において、サンプリングクロック周波数の探索領域を広くした場合、複数の極を持つ可能性があり、周波数値の調整精度が粗い場合、必ずしも不一致数が０になる周波数がみつからない可能性がある。このような場合には、入力の水平同期信号をもとに初期設定した周波数値を中心としたある周波数領域内において、不一致数が最小であるサンプリング周波数を最適周波数として決定する。
【００３２】
このようにして、制御部７は、符号一致判定部６による判定が一致を示すまで発振周波数の調整を行い、符号一致判定部６による判定が一致を示したときに、その発振周波数を最適のサンプリング周波数と決定する。
【００３３】
次に、本実施例のサンプリングクロック制御装置を用いてサンプリングクロックの周波数を制御する方法について説明する。
【００３４】
図６は、サンプリングクロックの周波数を制御するフローの例を示すフロー図である。
【００３５】
サンプリングクロックの周波数の制御を開始すると、まず、ブロック分割部１が、アナログ映像信号を表示するマトリックス型ディスプレイ装置の表示領域を垂直方向に複数のブロックに分割する（ステップＳ０１）。
【００３６】
続いて、制御部７が、入力された水平同期信号にもとづいてクロック生成部１１の発振周波数を初期設定する（ステップＳ０２）。
【００３７】
ＡＤ変換部１００は、この初期設定された発振周波数をサンプリング周波数として、入力されるアナログ映像信号のＡＤ変換を行う。
【００３８】
信号情報取得部２は、ＡＤ変換部１００から出力されるデータにもとづいて、クロック調整に必要な信号情報を取得する（ステップＳ０３）。このデータは記憶部３に記憶される。
【００３９】
次に、制御部７は、位相調整部１２により、クロック生成部１１から出力されるクロックの位相を変化させる（ステップＳ０４）。
【００４０】
ＡＤ変換部１００は、この位相変更されたクロックをサンプリングクロックとして、入力されるアナログ映像信号のＡＤ変換を行う。
【００４１】
データ取得部２は、ＡＤ変換部１００から出力されるデータの信号情報を、ステップＳ０１で分割したブロックごとに取得する（ステップＳ０５）。
【００４２】
続いて、差分算出部４が、この位相変更後の信号情報と、記憶部３に記憶させた位相変更前の信号情報との差分を、ステップＳ０１で分割したブロックごとに算出する（ステップＳ０６）。
【００４３】
符号検出部５は、各ブロックの差分の符号を検出する（ステップＳ０７）。
【００４４】
この各ブロックの差分の符号に対して、符号一致判定部６が、全ブロックにおける差分の符号が総て一致しているかどうかを判定する（ステップＳ０８）。
【００４５】
この判定で不一致と判定されたときは（ＮＯ）、制御部７が、クロック生成部１１で生成されるクロック、すなわちサンプリングクロックの周波数を変更し（ステップＳ０９）、ステップＳ０３へ戻る。
【００４６】
一方、ステップＳ０８における判定で一致と判定されたときは（ＹＥＳ）、制御部７は、現在の発振周波数を最適のサンプリング周波数と決定し（ステップＳ１０）、一連の処理を終了する。
【００４７】
このような本実施例によれば、サンプリング周波数を変更しながら最適周波数を探索するときに、各周波数で位相を１回変更するだけで、その周波数が最適のサンプリング周波数かどうかを判定することができる。これにより、最適周波数の探索に要する時間を短縮することができる。
【００４８】
また、従来の方法では、設定可能領域内の周波数の中で最も適した周波数を検出するのに対し、設定周波数値が最適値かどうかを判別している。したがって、探索時に、設定周波数値が入力アナログ信号のピクセルクロックの周波数値に設定された段階で、最適化処理を終えることができる。
【図面の簡単な説明】
【００４９】
【図１】本発明の実施例に係るサンプリングクロック制御装置の構成の例を示すブロック図。
【図２】本発明の実施例のサンプリングクロック制御装置におけるブロック分割の例を示す図。
【図３】本発明の実施例のサンプリングクロック制御装置に入力されるアナログ映像信号の例を示す図。
【図４】本発明の実施例のサンプリングクロック制御装置におけるサンプリングクロック周波数調整の原理を説明するための図。
【図５】サンプリングクロック周波数と差分符号不一致数の関係の例を示す図。
【図６】本発明の実施例に係るサンプリングクロック周波数制御方法のフローの例を示すフロー図。
【符号の説明】
【００５０】
１ ブロック分割部
２ データ取得部
３ 記憶部
４ 差分算出部
５ 符号検出部
６ 符号一致判定部
７ 制御部
１１ クロック生成部
１２ 位相調整部
【特許請求の範囲】
【請求項１】
アナログ映像信号が入力されるＡＤ変換手段のサンプリングクロックを生成するクロック生成手段と、
前記サンプリングクロックの周波数を調整する周波数調整手段と、
前記サンプリングクロックの位相を調整する位相調整手段と、
前記アナログ映像信号を表示するマトリックス型ディスプレイ装置の表示領域を垂直方向に複数のブロックに分割し、その結果をブロック分割情報として出力するブロック分割手段と、
前記ブロック分割情報にもとづいて、前記ＡＤ変換手段から出力されるデジタルデータの信号情報を取得する信号情報取得手段と、
前記信号情報取得手段により取得された前記信号情報を記憶する記憶手段と、
前記位相調整手段により設定された別の位相条件において、前記信号情報取得手段により新たに取得された信号情報の値から前記記憶手段に記憶されている信号情報の値を差し引いた差分を前記ブロックごとに算出する差分算出手段と、
前記差分の正負の符号を検出する符号検出手段と、
検出された符号が総て一致しているかどうかを判定する符号一致判定手段と、
入力された水平同期信号にもとづいて前記クロック生成手段の発振周波数を初期設定し、前記位相調整手段により位相を変化させて前記差分を算出し、前記符号一致判定手段による判定が不一致を示すときは、前記クロック生成手段の発振周波数を変更して前記差分の算出を繰り返し、前記符号一致判定手段による判定が一致を示すときは、その発振周波数を最適のサンプリング周波数と決定するサンプリング周波数決定手段と
を備えることを特徴とするサンプリングクロック制御装置。
【請求項２】
前記サンプリング周波数決定手段は、
前記符号一致判定手段の判定が不一致を示すときに、その不一致数が減少する方向へ前記クロック生成手段の発振周波数を変更する
ことを特徴とする請求項１に記載のサンプリングクロック制御装置。
【請求項３】
設定領域内の全周波数が前記符号一致判定手段の判定において不一致を示すときは、設定領域内の周波数において、最小の不一致数であった周波数を最適周波数と決定する
ことを特徴とする請求項１に記載のサンプリングクロック制御装置。
【請求項４】
入力されたアナログ映像信号を表示するマトリックス型ディスプレイ装置の表示領域を垂直方向に複数のブロックに分割し、その結果をブロック分割情報として出力するステップと、
入力された水平同期信号にもとづいて、前記アナログ映像信号が入力されるＡＤ変換手段のサンプリングクロックの周波数を初期設定するステップと、
前記ＡＤ変換手段から出力されるデジタルデータの信号情報を取得する第１の信号情報取得ステップと、
前記サンプリングクロックの位相を変更するステップと、
位相変更後のサンプリングクロックを用いて、前記ＡＤ変換手段から出力されるデジタルデータの信号情報を取得する第２の信号情報取得ステップと、
前記第２の信号情報取得ステップで取得した信号情報から前記第１の信号情報取得ステップで取得した信号情報の値を差し引いた差分を、前記ブロックごとに算出するステップと、
前記差分の正負の符号を検出するステップと、
検出された符号が総て一致しているかどうかを判定するステップと、
前記判定が不一致を示すときは、前記サンプリングクロックの周波数を変更し、位相を元に戻して、前記第１のデータ取得ステップへ戻るステップと、
前記判定が一致を示すときは、現在の周波数をサンプリングクロックとして最適の周波数と決定するステップと
を備えることを特徴とするサンプリングクロック制御方法。
【請求項５】
前記判定が不一致を示すときは、その不一致数が減少する方向へ前記サンプリングクロックの周波数を変更する
ことを特徴とする請求項４に記載のサンプリングクロック制御方法。
【請求項６】
設定領域内の全周波数が前記符号一致判定手段の判定において不一致を示すときは、設定領域内の周波数において、最小の不一致数であった周波数を最適周波数と決定する
ことを特徴とする請求項４に記載のサンプリングクロック制御方法。
【請求項１】
アナログ映像信号が入力されるＡＤ変換手段のサンプリングクロックを生成するクロック生成手段と、
前記サンプリングクロックの周波数を調整する周波数調整手段と、
前記サンプリングクロックの位相を調整する位相調整手段と、
前記アナログ映像信号を表示するマトリックス型ディスプレイ装置の表示領域を垂直方向に複数のブロックに分割し、その結果をブロック分割情報として出力するブロック分割手段と、
前記ブロック分割情報にもとづいて、前記ＡＤ変換手段から出力されるデジタルデータの信号情報を取得する信号情報取得手段と、
前記信号情報取得手段により取得された前記信号情報を記憶する記憶手段と、
前記位相調整手段により設定された別の位相条件において、前記信号情報取得手段により新たに取得された信号情報の値から前記記憶手段に記憶されている信号情報の値を差し引いた差分を前記ブロックごとに算出する差分算出手段と、
前記差分の正負の符号を検出する符号検出手段と、
検出された符号が総て一致しているかどうかを判定する符号一致判定手段と、
入力された水平同期信号にもとづいて前記クロック生成手段の発振周波数を初期設定し、前記位相調整手段により位相を変化させて前記差分を算出し、前記符号一致判定手段による判定が不一致を示すときは、前記クロック生成手段の発振周波数を変更して前記差分の算出を繰り返し、前記符号一致判定手段による判定が一致を示すときは、その発振周波数を最適のサンプリング周波数と決定するサンプリング周波数決定手段と
を備えることを特徴とするサンプリングクロック制御装置。
【請求項２】
前記サンプリング周波数決定手段は、
前記符号一致判定手段の判定が不一致を示すときに、その不一致数が減少する方向へ前記クロック生成手段の発振周波数を変更する
ことを特徴とする請求項１に記載のサンプリングクロック制御装置。
【請求項３】
設定領域内の全周波数が前記符号一致判定手段の判定において不一致を示すときは、設定領域内の周波数において、最小の不一致数であった周波数を最適周波数と決定する
ことを特徴とする請求項１に記載のサンプリングクロック制御装置。
【請求項４】
入力されたアナログ映像信号を表示するマトリックス型ディスプレイ装置の表示領域を垂直方向に複数のブロックに分割し、その結果をブロック分割情報として出力するステップと、
入力された水平同期信号にもとづいて、前記アナログ映像信号が入力されるＡＤ変換手段のサンプリングクロックの周波数を初期設定するステップと、
前記ＡＤ変換手段から出力されるデジタルデータの信号情報を取得する第１の信号情報取得ステップと、
前記サンプリングクロックの位相を変更するステップと、
位相変更後のサンプリングクロックを用いて、前記ＡＤ変換手段から出力されるデジタルデータの信号情報を取得する第２の信号情報取得ステップと、
前記第２の信号情報取得ステップで取得した信号情報から前記第１の信号情報取得ステップで取得した信号情報の値を差し引いた差分を、前記ブロックごとに算出するステップと、
前記差分の正負の符号を検出するステップと、
検出された符号が総て一致しているかどうかを判定するステップと、
前記判定が不一致を示すときは、前記サンプリングクロックの周波数を変更し、位相を元に戻して、前記第１のデータ取得ステップへ戻るステップと、
前記判定が一致を示すときは、現在の周波数をサンプリングクロックとして最適の周波数と決定するステップと
を備えることを特徴とするサンプリングクロック制御方法。
【請求項５】
前記判定が不一致を示すときは、その不一致数が減少する方向へ前記サンプリングクロックの周波数を変更する
ことを特徴とする請求項４に記載のサンプリングクロック制御方法。
【請求項６】
設定領域内の全周波数が前記符号一致判定手段の判定において不一致を示すときは、設定領域内の周波数において、最小の不一致数であった周波数を最適周波数と決定する
ことを特徴とする請求項４に記載のサンプリングクロック制御方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図２】
【図３】
【図４】
【図５】
【図６】
【公開番号】特開２００９−１８０８３３（Ｐ２００９−１８０８３３Ａ）
【公開日】平成２１年８月１３日（２００９．８．１３）
【国際特許分類】
【出願番号】特願２００８−１８２３８（Ｐ２００８−１８２３８）
【出願日】平成２０年１月２９日（２００８．１．２９）
【出願人】（０００２２１１９９）東芝マイクロエレクトロニクス株式会社 (376)
【出願人】（０００００３０７８）株式会社東芝 (54,554)
【Ｆターム（参考）】
【公開日】平成２１年８月１３日（２００９．８．１３）
【国際特許分類】
【出願日】平成２０年１月２９日（２００８．１．２９）
【出願人】（０００２２１１９９）東芝マイクロエレクトロニクス株式会社 (376)
【出願人】（０００００３０７８）株式会社東芝 (54,554)
【Ｆターム（参考）】
[ Back to top ]