サンプルアンドホールド回路
【課題】ハイパスフィルタ回路を急速充電できるようにして、その起動時間を短くする。
【解決手段】所定のタイミング毎に入力信号を保持する信号保持回路１１と、信号保持回路１１の出力側に接続された第１のトランジスタＱ１の出力側の第１のノードＮ１に現れる信号から低域成分を除去するハイパスフィルタ回路１２と、起動時にのみ動作してハイパスフィルタ回路１２のコンデンサＣ２に対して急速充電を行う急速充電回路１４と、ハイパスフィルタ回路１２の出力側に接続された増幅回路１３と、急速充電回路１４による急速充電動作の終了から通常動作に移行する前後で前記第１のノードＮ１のバイアス電位をほぼ一定に保持するバイアス制御回路１５とを備える。
【解決手段】所定のタイミング毎に入力信号を保持する信号保持回路１１と、信号保持回路１１の出力側に接続された第１のトランジスタＱ１の出力側の第１のノードＮ１に現れる信号から低域成分を除去するハイパスフィルタ回路１２と、起動時にのみ動作してハイパスフィルタ回路１２のコンデンサＣ２に対して急速充電を行う急速充電回路１４と、ハイパスフィルタ回路１２の出力側に接続された増幅回路１３と、急速充電回路１４による急速充電動作の終了から通常動作に移行する前後で前記第１のノードＮ１のバイアス電位をほぼ一定に保持するバイアス制御回路１５とを備える。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ドップラセンサ等の物理量センサの出力信号をサンプリングしてホールドするサンプルアンドホールド回路に関する。
【背景技術】
【０００２】
＜第１の従来例＞
従来、ドップラセンサの検出信号を処理するためのサンプルアンドホールド回路として、図１２に示す回路がある。このサンプルホールド回路は、ドップラ検出信号である入力信号ＶinがオペアンプＯＰ１１に入力されると、所定の周波数のサンプリング信号Ｓ１１でスイッチングするサンプリングスイッチＳＷ１１によってサンプリング用コンデンサＣ１１にその入力信号Ｖinがホールドされる。このホールドされた入力信号Ｖinは、次段のオペアンプＯＰ１２を介して、コンデンサＣ１２と抵抗Ｒ２１からなるハイパスフィルタ回路で低周波成分がカットされてから、オペアンプＯＰ１３，ＯＰ１４と抵抗Ｒ２２〜Ｒ２５からなる増幅回路で増幅されて出力信号Ｖoutとして出力する。
【０００３】
しかし、この図１２のサンプルアンドホールド回路では、ＬＳＩでこれを構成しようとした場合、オペアンプの数が４つとなり、チップ面積や消費電流が大きくなるという問題がある。
【０００４】
＜第２の従来例＞
チップ面積を小さくするには、素子数を少なくする方法が考えられる。例えば、図１３のサンプルアンドホールド回路のように、入力信号Ｖinを、エミッタ抵抗Ｒ２６が接続されたエミッタフォロアトランジスタＱ１１で受け取り、サンプリングスイッチＳＷ１１によってサンプリング用コンデンサＣ１１にホールドさせて、そのホールドした検出信号Ｖinをエミッタ抵抗Ｒ２７を有するエミッタフォロアトランジスタＱ１２を介して、後段のコンデンサＣ１２と抵抗Ｒ２１からなるハイパスフィルタ回路に伝達させることが考えられる。この場合は、素子数が少なくなり、チップ面積自体は小さくなる。しかし、以下に述べる起動時の電源立上り応答特性に課題が発生する。
【０００５】
この図１３のサンプルアンドホールド回路では、電源立上り時に、ハイパスフィルタ回路用のコンデンサＣ１２を充電するための時間が必要となる。図１４にこのサンプルアンドホールド回路の電源立上り時の入出力特性のシミュレーション結果を示す。シミュレーション条件は、電源電圧Ｖccが４Ｖ、基準バイアス電圧Ｖrefが２Ｖ、入力信号Ｖinが５０Ｈｚ、振幅０．２Ｖｐｐ、オペアンプＯＰ１３，ＯＰ１４による増幅回路のゲインが１０、コンデンサＣ１２の容量が１μＦ、抵抗値Ｒ２１が１００ｋΩである。このとき、電源電圧Ｖccの立上りから安定動作に達するまで、約０．６秒かかっている。このような長時間の立上りの現象は、オペアンプＯＰ１１，ＯＰ１２で信号保持部分を構成する図１２のサンプルアンドホールド回路では、そのオペアンプＯＰ１１，ＯＰ１２からコンデンサＣ１２を充電できるため、発生しない問題点である。
【０００６】
動きを検知する、例えば周波数２４ＧＨｚのドップラセンサでは、秒速１ｍの動きを検知したとき、ドップラ信号は２００Ｈｚ程度となるが、人間等の呼吸検知に応用する場合では、呼吸に応じた体の動きを検知するため、ドップラ信号が０．３Ｈｚ程度と低くなるため、ハイパスフィルタ回路を構成するコンデンサＣ１２の容量が１０μＦ、抵抗Ｒ２１の値が３００ｋΩ程度は必要となる。このため、電源立上り時のコンデンサＣ１２の充電時間としては約１５秒程度が必要となってくるので、電源投入時にコンデンサＣ１２を急速充電する必要がある。
【０００７】
＜第３の従来例＞
同様の課題が、カメラの手ぶれ補正回路に適用した場合においてもある。カメラ手ぶれ補正においては、カメラのレリーズボタンを半押したとき、ハイパスフィルタ回路のコンデンサが充電を開始し、所定の充電が確認されたことで手ぶれ補正が始まる。
【０００８】
特許文献１に、手ぶれ補正回路におけるハイパスフィルタ回路の具体的構成が例示されている。手ぶれに応答するために、ハイパスフィルタ回路のカットオフ周波数は０．０１〜０．１Ｈｚのように低く設定されている。そのため、電源オンからハイパスフィルタ回路のコンデンサを充電完了するまでの時間は、１０秒程度を要するとあり、急速充電が必要である点については同様の課題を有している。
【０００９】
＜第４の従来例＞
カメラの手ぶれ補正の場合の対策としては、特許文献２に記載された手ぶれ補正回路における急速充電の方式がある。図１５にこの例を示す。
【００１０】
この回路は、振動検出部３１と、コンデンサＣ３１、抵抗Ｒ３１、スイッチＳＷ３１からなるハイパスフィルタ回路３２と、オペアンプＯＰ３１、抵抗Ｒ３２，Ｒ３３、コンデンサＣ３２からなる増幅回路３３より構成される。カメラのレリーズボタンが半押された段階で、ハイパスフィルタ回路３２内のスイッチＳＷ３１がオンされ、コンデンサＣ３１が急速充電される。その後、オペアンプＯＰ３１の正転入力側が所定の電位に到達した段階で、スイッチＳＷ３１がオフされることで、手ぶれ補正が始まる。
【００１１】
しかし、この特許文献２に掲載された発明は、ハイパスフィルタ回路３２のコンデンサＣ３１の後段で急速充電することから、コンデンサＣ３１の電圧が前記所定の電圧になったとしても、振動検出部３１から出力する検出信号の位相によっては、スイッチＳＷ３１をオンした際にコンデンサＣ３１の電圧にオフセットがかかり、コンデンサＣ３１の電圧が安定するまで、ハイパスフィルタ回路３２の時定数に応じた時間がかかってしまう。この場合、時定数にもよるが、最大１０秒以上かかることもある。
【００１２】
入力信号が微弱な場合は、オペアンプＯＰ３１の出力が振り切れる事がなく、あまり問題にならない可能性もあるが、ドップラセンサのように大きな入力信号が予想される場合は、問題となる可能性がある。
【００１３】
該手ぶれ補正装置の回路を検討するため、図１６のように構成した回路について、入出力特性のシミュレーションを行った。シミュレーション条件としては、電源電圧は４Ｖ、基準バイアス電圧Ｖrefは２Ｖである。ハイパスフィルタ回路は、コンデンサＣ１２が２０μＦ、抵抗Ｒ２１が３００ｋΩである。これにより、ハイパスフィルタ回路のカットオフ周波数は、ｆｃ＝１／２πＣＲより、０．０３Ｈｚとなる。オペアンプＯＰ１５は電圧フォロア用である。なお、オペアンプＯＰ１３，ＯＰ１４、抵抗Ｒ２２〜Ｒ２５は、図１２と同様に増幅回路を構成している。
【００１４】
入力信号Ｖinの周波数が１Ｈｚ、振幅が０.２Ｖpp、オペアンプＯＰ１３，ＯＰ１４からなる増幅回路のゲインＧが１０の場合において、入力信号Ｖinの位相がπ／２のときとπのときの出力電圧Ｖoutのシミュレーション果を図１７に示す。これより、位相がπ／２のときの出力信号Ｖoutは入力信号Ｖinと同様な変化であるが、位相がπのときの出力信号Ｖoutは、基準バイアス電圧Ｖrefである２Ｖから下回るレベルで開始し、時定数に従って基準バイアス電圧Ｖrefに到達している。そのため、最初の３秒くらいまでで出力が振り切っており、正常な動作に至るまでに２０秒程度かかっている。
【先行技術文献】
【特許文献】
【００１５】
【特許文献１】特開２００８−１７２７２９号公報
【特許文献２】特許第４０５８２８３号公報
【発明の概要】
【発明が解決しようとする課題】
【００１６】
以上説明したように、従来のサンプルアンドホールド回路では、電源投入の起動時から安定動作状態になるまでに、長い時間がかかるという問題があった。
【００１７】
本発明の目的は、回路内のハイパスフィルタ回路を急速充電できるようにして、その起動時間を短くできるようにしたサンプルアンドホールド回路を提供することである。
【課題を解決するための手段】
【００１８】
上記目的を達成するために、請求項１にかかる発明のサンプルアンドホールド回路は、外部入力する入力信号をサンプルアンドホールドするサンプルアンドホールド回路において、前記入力信号をサンプリング毎に第１のコンデンサに保持して第１のトランジスタの出力側に出力する信号保持回路と、該信号保持回路の前記第１のトランジスタの出力側に接続された第１のノードに入力される信号から低域成分を除去して所定電位にバイアスされる第２のノードに出力する第２のコンデンサを有するハイパスフィルタ回路と、起動時にのみ動作して前記第１のノードから第２のコンデンサに対して急速充電を行う急速充電回路と、前記ハイパスフィルタ回路の前記第２のノードに接続された増幅回路と、前記急速充電回路による急速充電動作の終了から通常動作に移行する前後で前記第１のノードのバイアス電位をほぼ一定に保持するバイアス制御回路と、を備えたことを特徴とする。
請求項２にかかる発明は、請求項１に記載のサンプルアンドホールド回路において、前記信号保持回路は、前記第１のトランジスタのエミッタ又はソースが前記第１のノードに接続され、前記バイアス制御回路は、前記急速充電動作時に、エミッタ又はソースが前記第１のノードに接続されコレクタ又はドレインが前記第１のトランジスタのコレクタ又はドレインに接続されベース又はゲートが前記第１のトランジスタのベース又はゲートに接続される第２のトランジスタを備え、該第２のトランジスタは、前記第１のトランジスタのエミッタ面積又はサイズ比のＭ倍のエミッタ面積又はサイズ比のトランジスタ又は前記第１のトランジスタと同一トランジスタをＭ個並列接続したトランジスタからなり、前記Ｍの値が、前記通常動作時に前記第１のノードに流れる電流と前記急速充電動作時に前記第１のノードに流れる電流との比になるように設定されていることを特徴とする。
請求項３にかかる発明は、請求項１に記載のサンプルアンドホールド回路において、前記信号保持回路は、前記第１のトランジスタの出力側と前記第１のノードとの間に接続される第１の抵抗と、前記第１のノードと電源端子との間に接続される第２の抵抗を備え、前記急速充電回路は、急速充電動作時に前記第１のノードと電源端子との間に接続される第３の抵抗を備え、前記バイアス制御回路は、急速充電動作時に前記第１のノードに接続される第４の抵抗を介して、前記第１のトランジスタと前記第１の抵抗の直列回路に対して並列接続される第３のトランジスタを備え、該第３のトランジスタは、前記第４の抵抗との接続点の電位が前記第１のトランジスタの前記第１の抵抗の接続点の電位に設定され、前記第３と第４の抵抗の抵抗値の比が、前記第１と第２の抵抗の抵抗値の比になるよう設定されるとともに、前記第１と第２の抵抗の合成抵抗値と前記第３と第４の抵抗の合成抵抗値との比が、前記通常動作時に前記第１のトランジスタに流れる電流と前記急速充電動作時に前記第１のノードに流れる電流との比になるように設定されていることを特徴とする。
請求項４にかかる発明は、請求項１乃至３のいずれか１つに記載のサンプルアンドホールド回路において、前記急速充電動作により前記第１のノードのバイアス電位が通常動作時の電位に達すると前記急速充電動作を停止する急速充電停止手段を備えたことを特徴とする。
請求項５にかかる発明は、請求項１乃至４のいずれか１つに記載のサンプルアンドホールド回路において、前記第１のトランジスタは、急速充電動作時にエミッタ電流又はソース電流がカットされるようにしたことを特徴とする。
【発明の効果】
【００１９】
本発明によれば、回路内のハイパスフィルタ回路の第２のコンデンサを急速充電できるので、起動時間を高速化できる。例えば、従来では１０秒〜２０秒かかっていた起動時間を、数１０ｍｓ以内に短縮することが可能となる。その結果、サンプルアンドホールド回路を適用できるアプリケーションの範囲が拡大すると共に、サンプルアンドホールド回路を組み込んだ従来のドップラセンサにおいては、消費電流を抑えるために、ＶＣＯとミキサのみを間欠動作していたのが、ドップラセンサのＩＣ全体についても間欠動作が可能となり、更なる低消費電流化が可能となる。またドップラセンサ全体として、スリープモード時のスタンバイ電流をほぼゼロにできる効果もある。
【図面の簡単な説明】
【００２０】
【図１】本発明のサンプルアンドホールド回路の第１の実施例のブロック図である。
【図２】第１の実施例の具体的回路図である。
【図３】本発明のサンプルアンドホールド回路の第２の実施例の回路図である。
【図４】図３のサンプルアンドホールド回路のシミュレーションで得た起動時の入出力特性図である。
【図５】本発明のサンプルアンドホールド回路の第３の実施例の回路図である。
【図６】図５のサンプルアンドホールド回路のシミュレーションで得た起動時の入出力特性図である。
【図７】本発明のサンプルアンドホールド回路の第４の実施例の回路図である。
【図８】本発明のサンプルアンドホールド回路の第５の実施例のブロック図である。
【図９】第６の実施例の具体的回路図である。
【図１０】図９のサンプルアンドホールド回路のシミュレーションで得た起動時のノードＮ１の電圧Ｖｃと制御信号Ｓ２の電圧特性図である。
【図１１】図９のサンプルアンドホールド回路のシミュレーションで得た起動時の入出力特性図である。
【図１２】第１の従来例のサンプルアンドホールド回路の回路図である。
【図１３】第２の従来例のサンプルアンドホールド回路の回路図である。
【図１４】図１３のサンプルアンドホールド回路のシミュレーションで得た起動時の入出力特性図である。
【図１５】第３の従来例の手ぶれ補正にて用いられている急速充電回路図の回路図である。
【図１６】図１５の回路の動作検証のためのシミュレーション回路図である。
【図１７】図１６の回路のシミュレーションで得た起動時の入出力特性図である。
【発明を実施するための形態】
【００２１】
＜第１の実施例＞
図１に本発明の第１の実施例のサンプルアンドホールドのブロック図を示す。１１は物理量センサ（図示せず）から入力する入力信号Ｖinをサンプリング信号Ｓ１に応じてサンプルしてホールドする信号保持回路、１２は信号保持回路１１に保持された信号から低周波成分を除去するハイパスフィルタ回路、１３はハイパスフィルタ回路１２の出力信号を所定のゲインで増幅し出力信号Ｖoutとして出力する増幅回路、１４は起動時にのみ制御信号Ｓ２によりハイパスフィルタ回路１２のコンデンサを急速充電する急速充電回路、１５は急速充電回路１４による急速充電動作から通常動作に移行する前後でのハイパスフィルタ回路１２の入力側のバイアス電圧が変化しないように安定化させるバイアス制御回路である。
【００２２】
図２に本実施例の具体的回路を示す。信号保持回路１１は、物理量センサからの入力信号Ｖinがベースに印加するエミッタフォロア接続のＮＰＮトランジスタＱ１と、そのトランジスタＱ１にエミッタ電流を供給する電流源Ｉ１と、サンプリング信号Ｓ１よってオン／オフが制御されるサンプリングスイッチＳＷ１と、ホールド用のコンデンサＣ１と、コンデンサＣ１にホールドされた信号をインピーダンス変換して出力するエミッタフォロア接続のＮＰＮトランジスタＱ２と、そのトランジスタＱ２にエミッタ電流を供給する電流源Ｉ２と、制御信号Ｓ２が“Ｌ”のときインバータＩＮＶ１の出力を受けてオンするスイッチＳＷ２とによって構成されている。
【００２３】
ハイパスフィルタ回路１２は、直流カット用のコンデンサＣ２と、抵抗Ｒ１と、制御信号Ｓ２が“Ｌ”ときインバータＩＮＶ１の出力を受けてオンするスイッチＳＷ３と、電流源Ｉ４とによって構成されている。
【００２４】
急速充電回路１４は、制御信号Ｓ２が“Ｈ”のときオンするスイッチＳＷ４、ＳＷ５と、スイッチＳＷ４がオンすることでコンデンサＣ２のノードＮ１に急速充電電流を供給する電流源Ｉ３と、オンすることでコンデンサＣ２のノードＮ２に電流源Ｉ４の電流を急速充電電流として供給するスイッチＳＷ５とによって構成されている。
【００２５】
さて、電源が投入された起動時は、制御信号Ｓ２が“Ｈ”になり、スイッチＳＷ２，ＳＷ３がオフ、スイッチＳＷ４，ＳＷ５がオンになる。スイッチＳＷ４，ＳＷ５がオンになったことにより、コンデンサＣ２のノードＮ１が所定電圧に急速充電され、ノードＮ２が基準バイアス電圧Ｖrefに急速充電される。よって、その後、制御信号Ｓ２が“Ｌ”になり、スイッチＳＷ４，ＳＷ５がオフになっても、コンデンサＣ２の両端のノードＮ１，Ｎ２の電位は安定する。また、制御信号Ｓ２が“Ｌ”になったときは、スイッチＳＷ２，ＳＷ３がオンになって、トランジスタＱ２のエミッタに所定電圧が印加し、ノードＮ２には抵抗Ｒ１により基準バイアス電圧Ｖrefが印加する。
【００２６】
その後、物理量センサからの入力信号Ｖinが入力すると、その入力信号Ｖinの電圧に、トランジスタＱ１のベース・エミッタ間電圧だけシフトした電圧Ｖin１がそのトランジスタＱ１のエミッタに現れるので、所定のタイミングでサンプリング信号Ｓ１が“Ｈ”になると、スイッチＳＷ１がそのときオンして、コンデンサＣ１にその時のシフト電圧Ｖin１が充電されホールドされる。そして、このホールド電圧Ｖin１がトランジスタＱ２のベース・エミッタ間電圧だけさらにシフトされた電圧Ｖin２となって、ハイパスフィルタ回路１２の入力側のノードＮ１に現れる。このハイパスフィルタ回路１２では、コンデンサＣ２と抵抗Ｒ１で決まるカットオフ周波数で低域成分がカットされ、ノードＮ２から増幅回路１３に出力され、そこで増幅されて出力信号Ｖoutとなる。このとき、ハイパスフィルタ回路１２のノードＮ１のバイアス電位は、バイアス制御回路１５によって制御され、急速充電の前後において変化しないようになる。つまり、急速充電によりハイパスフィルタ回路１２の立上り時間が改善されても、急速充電の前後においてノードＮ１のバイアス電位が変動した場合には、その変動した電位分だけ安定するまでに更に時間がかかるため、急速充電の効果が得られないが、このような事態は発生しない。
【００２７】
ハイパスフィルタ回路１２から増幅回路１３に入力するノードＮ２の電圧信号は、抵抗Ｒ１により基準バイアス電圧Ｖrefを中心に振れるようになる。これにより、例えば、電源電圧Ｖccを４Ｖに設定した場合、基準バイアス電圧Ｖrefをその中点である２Ｖに設定するとすると、増幅回路１３の出力電圧Ｖoutの中心電圧も２Ｖに設定されるため、増幅回路１３の増幅度を大きく設定しても出力が飽和し難いといった利点がある。
【００２８】
ハイパスフィルタ回路１２を構成するコンデンサＣ２は、ノードＮ２の電圧を基準バイアス電圧Ｖrefを中心とするレベルにシフトさせること、及び、物理量センサからの入力信号Ｖinを減衰させることなく通過させることを目的としている。物理量センサからの入力信号Ｖinの周波数が、例えば心拍検知の場合のように１Ｈｚ以下となる場合は、その信号が通過できるようにハイパスフィルタ回路１２の時定数を設定すると、電源立上りの起動時間が１０秒を超える値となり、センサとしての実現性が低くなってしまうが、本実施例では電源立上りの起動時に急速充電を行うため、この点が改善される。
【００２９】
＜第２の実施例＞
図３に、第２の実施例のサンプルアンドホールド回路を示す。図３において、図２で示した電流源Ｉ１〜Ｉ４は抵抗Ｒ２〜Ｒ５で構成されている。また、増幅回路１３は、オペアンプＯＰ１，ＯＰ２、抵抗Ｒ６〜Ｒ９で構成されている。スイッチＳＷ６は制御信号Ｓ２が“Ｌ”のときオンするスイッチである。バイアス制御回路１５は、制御信号Ｓ２が“Ｈ”のときオンするスイッチＳＷ７と、そのスイッチＳＷ７を介してエミッタがノードＮ１に接続され、コレクタが接地され、ベースがトランジスタＱ２のベースに接続されたトランジスタＱ３で構成されている。このトランジスタＱ３は、トランジスタＱ２と等価なトランジスタがＭ個並列接続された構成であるが、トランジスタＱ２のＭ倍のエミッタ面積の１個のトランジスタであってもよい。ＭはトランジスタＱ１に通常動作時に流れる電流に対する急速充電動作時にノードＮ１に流れる電流の倍数である。
【００３０】
入力信号Ｖinは２Ｖを中心として振幅が０．４Ｖ、周波数が５０Ｈｚである。この入力信号ＶinはトランジスタＱ１のべースに入力する。このトランジスタＱ１のエミッタは抵抗Ｒ２（＝１ｋΩ）を介して電源電圧Ｖcc（＝４Ｖ）に接続されている。トランジスタＱ１のベースに入力した入力信号Ｖinは、ベース・エミッタ間電圧（＝０．８Ｖ）だけシフトされてサンプリングスイッチＳＷ１を介してコンデンサＣ１（＝０．１μＦ）に蓄積される。この場合のサンプリング周波数は、例えば約２ｋＨｚであり、これは入力信号Ｖinの５０Ｈｚに対して十分高い周波数であり、サンプルアンドホールド動作により入力信号を出力に反映するには十分高い周波数である。
【００３１】
図４に、回路の電源が立ち上がった時間を０秒として電源立上り時の入力信号Ｖinと出力信号Ｖoutの特性を示した。図４におけるＡ点は電源立上り時点から約２５ｍｓ経過した点を示している。立上り時点よりＡ点までの間は、制御信号Ｓ２が“Ｈ”となり、図３におけるスイッチＳＷ２，ＳＷ３，ＳＷ６はオフしており、スイッチＳＷ４，ＳＷ５，ＳＷ７はオンしている。スイッチＳＷ４，ＳＷ５，ＳＷ７がオンしている間、コンデンサＣ２（＝１０μＦ）が急速充電される。
【００３２】
ここで、コンデンサＣ２の出力側のノードＮ２は、Ｖref（＝２Ｖ）が到達電位として設定され、抵抗Ｒ５（＝１０ｋΩ）が接続されているため、急速充電が完了してスイッチＳＷ５がオフし、スイッチＳＷ３がオンしても、その電位はＶrefから変動しない。しかし、コンデンサＣ２の入力側のノードＮ１は、急速充電が完了してスイッチＳＷ２，ＳＷ６がオンし、スイッチＳＷ４がオフに切り替わった時、そのバイアス電位が変動しないように調整しなければならない。
【００３３】
急速充電動作時に抵抗Ｒ４を流れる電流と、通常動作時に抵抗Ｒ３を流れる電流の比Ｍは、抵抗Ｒ３，Ｒ４の抵抗値の比と一致する。本実施例では、Ｒ４＝１０ｋΩ、Ｒ３＝１００ｋΩに設定したとき、その電流比はＭ＝１０である。ここで、一般的にトランジスタのコレクタ電流Ｉｃとベース・エミッタ電圧Ｖbeの関係は、下記の式で表すことができる。Ｉｓは逆方向コレクタ飽和電流、Ｖtは熱電圧（約２６ｍＶ）である。
Ｖbe＝Ｖt・logn（Ｉｃ／Ｉｓ）・・・（１）
【００３４】
本実施例では、急速充電動作時と通常動作時において、前記電流比に応じたコレクタ電流を流すようトランジスタを配置することにより、１個あたりのトランジスタに流れる電流を同じにし、急速充電の前後におけるトランジスタＱ２のベース・エミッタ間電圧Ｖbeの変動、つまりノードＮ１のバイアス電圧の変動を抑える。上記したように急速充電動作時と通常動作時では電流比がＭ＝１０であるため、急速充電するときはスイッチＳＷ７をオンすることにより１０個の並列接続のＰＮＰトランジスタＱ３をノードＮ１と接地との間に接続し、通常動作時はスイッチＳＷ６をオンすることによりＰＮＰトランジスタＱ２のみをノードＮ１と接地との間に接続している。これにより、スイッチＳＷ４，ＳＷ７がオフしスイッチＳＷ２，ＳＷ６がオンするように切り替わった際に、ノードＮ１のバイアス電位の変動が抑えられる。
【００３５】
図４において、Ａ点で急速充電動作から通常動作に切り替わっており、その直後の波形は多少オフセットはかかるものの、５０ｍｓ経過後には所望の２Ｖ（＝Ｖref）を中心とした振幅約４Ｖの出力信号Ｖoutが得られている。この出力振幅については、オペアンプＯＰ１でバッファアンプの役割を果たし、オペアンプＯＰ２でゲインが１０倍となるよう設定した増幅回路を構成することで、振幅０．４Ｖの入力信号Ｖinに対して出力信号Ｖoutの振幅が４Ｖとなり、ほぼ設計値と同じ値が得られている。
【００３６】
＜第３の実施例＞
図５に、第３の実施例のサンプルアンドホールド回路を示す。本実施例では、急速充電の前後におけるノードＮ１のバイアス電圧の変動を抑える手法として、抵抗分割による手法を用いる。前記した第２の実施例では、トランジスタＱ２，Ｑ３のコレクタ電流比と同じだけのトランジスタＱ３を並べることによりトランジスタＱ２のＶbeの変動を抑えた。しかしこの場合は、電流比に相当する数又は電流比に相当する面積比のトランジスタＱ３が必要になるため、急速充電において大きな電流消費が可能で且つ立上り時間を優先させるアプリケーションでの使用に制限される。
【００３７】
そこで、本実施例では、急速充電用のエミッタフォロア回路を構成するＰＮＰトランジスタＱ４とそのトランジスタＱ４のエミッタに接続した抵抗Ｒ１０を用いる。また、トランジスタＱ２のエミッタのノードＮ１との間のスイッチＳＷ６に直列に抵抗Ｒ１２を接続する。そして、抵抗Ｒ１２，Ｒ３（請求項の第１，第２の抵抗に相当）による抵抗分割比と抵抗Ｒ４，Ｒ１０（請求項の第３，第４の抵抗に相当）による抵抗分割比をほぼ同様にすることにより、両者間でノードＮ１のバイアス電圧をほぼ同様にすると共に、抵抗Ｒ４，Ｒ１０の合成抵抗値を抵抗Ｒ１２，Ｒ３の合成抵抗値よりも十分小さくすることにより、抵抗Ｒ１２，Ｒ３に流れる通常動作時の電流に対して、抵抗Ｒ４，Ｒ１０に流れる急速充電動作時の電流を十分大きくする。これにより、大きな電流比を実現できるため、急速充電動作時に大電流を流せる場合に適用できる。なお、トランジスタＱ４のエミッタ電位は、トランジスタＱ５によってトランジスタＱ２のエミッタ電位と同電位にバイアスする。
【００３８】
例えば、抵抗をＲ４＝１０Ω、Ｒ１０＝２００Ωとし、Ｒ３＝１００ｋΩ、Ｒ１２＝５７ｋΩとし、さらに抵抗比をそれぞれ調整し、急速充電終了時の切り替えの前後でノードＮ１のバイアス電圧の変動が起こらないよう調整する。ただし、抵抗比の分だけエミッタフォロア回路（Ｑ２）のゲインが落ちるため、その点がディメリットとなるが、その分は後段の増幅回路で補正すればよい。
【００３９】
本実施例では、トランジスタＱ５の入力電圧Ｖrefが２Ｖであり、トランジスタＱ５のエミッタ電位は約２．８Ｖとなる。また、この電位がトラシジスタＱ４のベース電位となるため、トランジスタＱ４のエミッタ電位は約３．６Ｖとなる。そのため、抵抗Ｒ４，Ｒ１０を流れる電流値はＶccが４Ｖであることを考慮すると、
（４−３.６）／（２００＋１０）＝１．９ｍＡ
となる。
【００４０】
一方、入力信号Ｖinが無信号時に２Ｖであるとすると、トランジスタＱ１のエミッタ電位は約２.８Ｖであり、この電位がトランジスタＱ２のベース電位となるため、トランジスタＱ２のエミッタ電圧は約３.６Ｖとなる。そのため、抵抗Ｒ３，Ｒ１２を流れる電流は、
（４−３．６）／（１００×１０３＋５７×１０３）＝２．６μＡ
となる。
【００４１】
これより、急速充電動作時と通常動作時の電流比を７３０倍に設定できることになる。あとはトランジスタＱ２側とトランジスタＱ４側の抵抗比を適宜選択し、切り替え前後でノードＮ１の電圧が変化しないように設計すれば、スムーズに切り換えることが出来る。
【００４２】
図６に、本実施例におけるシミュレーション結果の入出力特性を示す。完全にオフセットを除去するのは難しいため、出力信号Ｖoutには切り替えの後に多少のＤＣオフセット成分が発生しているものの、特性評価自体には問題ない。
【００４３】
＜第４の実施例＞
図７に、第４の実施例のサンプルアンドホールド回路図を示す。本実施例は回路としては実施例３とほぼ同様であり、異なる点としては通常動作時にオンするスイッチ（第３の実施例におけるスイッチＳＷ２，ＳＷ３，ＳＷ６）を削除し、そこを常時接続状態としたものである。
【００４４】
本実施例は、通常動作時オンする部分は常に電流を流し、急速充電するタイミングのみスイッチＳＷ４，ＳＷ４，ＳＷ７で急速充電パスを作り、急速充電用の大電流を流すものである。本実施例は、特に急速充電動作時に流れる電流と通常動作時に流れる電流の電流比が大きいほど効果がある。第３の実施例では電流比が７３０倍であったが、同じ回路で用いた場合においても、シミュレーション上ほぼ同じ結果が得られている。また、スイッチ数を削減できるため、回路内でのスイッチ切替ノイズが減少し、更にチップエリアも削減できる効果がある。
【００４５】
＜第５の実施例＞
図８に、第５の実施例のサンプルアンドホールド回路を示す。これまでの第１〜第４の実施例では、急速充電用の回路と通常動作用の回路の切り替えを、外部から入力する制御信号Ｓ２にて行っていたが、本実施例では、この制御信号Ｓ２を内部で生成して自動切換を実現する。自動切換にすることにより、回路のばらつき含め、余計なマージンを考える必要がなくなるため、更なる高速切り替えが期待できる。
【００４６】
本実施例では、急速充電回路１４による急速充電動作によりハイパスフィルタ回路１２におけるＤＣオフセット成分が解消される時点で、信号保持回路１１から出力するサンプリング電圧のレベルと、基準バイアス電圧Ｖrefの電圧を信号保持回路１６で保持したレベルとを、電圧比較器１７により比較する。そして、信号保持回路１１の出力電圧レベルが信号保持回路１６の出力電圧レベルまで上昇したときに、急速充電回路１４の動作をオフさせ、通常動作に切り替えるようにする。ここでは、信号保持回路１６と電圧比較器１７が急速充電停止手段を構成する。
【００４７】
図９に本実施例の具体的回路を示す。図７における部分と同じ部分には同じ符号を付けた。電圧比較器１７は、オペアンプＯＰ３，ＯＰ４からなるウインドウコンパレータと、アンド回路ＡＮＤ１、オア回路ＯＲ１，ＯＲ２、およびインバータＩＮＶ２からなるＳＲＦＦ回路で具体化している。また、信号保持回路１６は、ＰＮＰトランジスタＱ５〜Ｑ７、抵抗Ｒ１１，Ｒ１３〜Ｒ７で具体化している。
【００４８】
ここで、ウインドウコンパレータが検出する上限値Ｖａ、下限値Ｖｂの設定について述べる。ウインドウコンパレータの範囲の上限電位Ｖａを決める回路は、トランジスタＱ５のエミッタ信号をベースに入力するＰＮＰトランジスタＱ６と抵抗Ｒ１３，Ｒ１４で構成されるエミッタフォロア回路であり、その出力側における抵抗Ｒ１３，Ｒ１４の共通接続点の電位が上限電位Ｖａである。これは、ハイパスフィルタ回路１２のノードＮ１側を構成する回路（トランジスタＱ２と抵抗Ｒ３，Ｒ１２）と同じ構成である。すなわち、上限電位Ｖａは、入力信号Ｖinが無信号状態であるときのレベルであり、通常動作状態におけるハイパスフィルタ回路１２の入力信号の電位である。Ｖcc＝４Ｖ、トランジスタＱ６のエミッタ電位はＶEQ6＝３．６Ｖであり、Ｒ１２＝５７ｋΩ、Ｒ３＝１００ｋΩ、Ｒ１３＝５７ｋΩ、Ｒ１４＝１００ｋΩであるとすると、この上限値Ｖａは、次の通りである。
Ｖａ＝ＶEQ6＋（Ｖcc―ＶEQ6）×Ｒ１３／（Ｒ１３＋Ｒ１４）
＝３．６＋０．４×（５７／１５７）
＝３．７４Ｖ
【００４９】
下限電位Ｖｂは、上限電位Ｖａより少しレベルが下がった電位であるが、これは急速充電している電位を検出することから、上限電位Ｖａの設定と同様、急速充電動作時の回路（トランジスタＱ４、抵抗Ｒ４，Ｒ１０）とほぼ同じ回路となるよう、ＮＰＮトランジスタＱ７、抵抗Ｒ１５〜Ｒ１７により構成している。抵抗Ｒ１６は調整用である。Ｖcc＝４Ｖ、トランジスタＱ７のエミッタ電位はＶEQ7＝３．６Ｖであり、Ｒ４＝２００Ω、Ｒ１０＝１０Ωとし、Ｒ１５＝１０Ω、Ｒ１６＝２０Ω、Ｒ１７＝２１８Ωとすると、下限値Ｖｂは、次の通りである。
Ｖｂ＝ＶEQ7＋（Ｖcc―ＶEQ7）×（Ｒ１５＋Ｒ１６）／（Ｒ１５＋Ｒ１６＋Ｒ１７）
＝３．６＋０．４×３０／２４８
＝３．６５Ｖ
【００５０】
この下限値Ｖｂについては、抵抗Ｒ１６の値を適宜調整すればよい。このように、ウインドウの上限値Ｖａを入力信号Ｖinが無信号時のノードＮ１の到達電位Ｖｃとしているため、急速充電の完了時には、ノードＮ１のバイアス電位Ｖｃが必ずウインドウコンパレータの入力範囲に信号が入ってくる。つまり、Ｖｂ＜Ｖｃ＜Ｖａとなる。
【００５１】
電源投入時は、電源電圧Ｖccは立ち上がっているものの、ハイパスフィルタ回路１２を構成しているコンデンサＣ２のノードＮ１の電位Ｖｃは、抵抗Ｒ３，Ｒ４により、接地レベルに近い値である。よって、Ｖｃ＜Ｖｂとなって、オペアンプＯＰ３の出力が“Ｌ”となり、オア回路ＯＲ１の出力が“Ｌ”となり、ＳＲＦＦ回路の終段を構成するインバータＩＮＶ２から出力する制御信号Ｓ２が“Ｈ”となり、スイッチＳＷ４，ＳＷ５，ＳＷ７がオンして、コンデンサＣ２に対して急速充電が行われる。
【００５２】
その後、電源電圧Ｖccが十分に立上り、ノードＮ１の電位Ｖｃがウインドウコンパレータの検出範囲（Ｖｂ＜Ｖｃ＜Ｖａ）に入ってくると、オペアンプＯＰ３，ＯＰ４の出力が両方共に“Ｈ”となり、ＳＲＦＦ回路の終段を構成するインバータＩＮＶ２の出力信号Ｓ２が“Ｌ”となり、スイッチＳＷ４，ＳＷ５，ＳＷ７がオフとなり、急速充電動作から通常動作動作に移行する。
【００５３】
図１０にシミュレーション結果を示す。図１０は図９におけるコンデンサＣ２の入力側ノードＮ１の信号ＶｃとインバータＩＮＶ２から出力する制御信号Ｓ２を示す。これより、電源投入時（時刻０ｍｓ）に急速充電によりハイパスフィルタ回路１２のノードＮ１のバイアス電圧Ｖｃが立上り、約２ｍｓ後に制御信号Ｓ２が“Ｌ”にリセットされていることがわかる。図１１に入力信号Ｖinと出力信号Ｖoutの特性を示す。オフセットはあるものの周波数検出は可能なレベルである。
【００５４】
＜その他の実施例＞
なお、以上の実施例はトランジスタとしてＰＮＰトランジスタを使用した例で説明したが、ＮＰＮトランジスタを使用することもでき、またＮチャネル、Ｐチャネルの電界効果トランジスタも使用できる。電界効果トランジスタを使用するときは、エミッタはソースに、コレクタはドレインに、ベースはゲートに置き換わる。
【符号の説明】
【００５５】
１１：信号保持回路、１２：ハイパスフィルタ回路、１３：増幅回路、１４：急速充電回路、１５：バイアス制御回路、１６：信号保持回路
【技術分野】
【０００１】
本発明は、ドップラセンサ等の物理量センサの出力信号をサンプリングしてホールドするサンプルアンドホールド回路に関する。
【背景技術】
【０００２】
＜第１の従来例＞
従来、ドップラセンサの検出信号を処理するためのサンプルアンドホールド回路として、図１２に示す回路がある。このサンプルホールド回路は、ドップラ検出信号である入力信号ＶinがオペアンプＯＰ１１に入力されると、所定の周波数のサンプリング信号Ｓ１１でスイッチングするサンプリングスイッチＳＷ１１によってサンプリング用コンデンサＣ１１にその入力信号Ｖinがホールドされる。このホールドされた入力信号Ｖinは、次段のオペアンプＯＰ１２を介して、コンデンサＣ１２と抵抗Ｒ２１からなるハイパスフィルタ回路で低周波成分がカットされてから、オペアンプＯＰ１３，ＯＰ１４と抵抗Ｒ２２〜Ｒ２５からなる増幅回路で増幅されて出力信号Ｖoutとして出力する。
【０００３】
しかし、この図１２のサンプルアンドホールド回路では、ＬＳＩでこれを構成しようとした場合、オペアンプの数が４つとなり、チップ面積や消費電流が大きくなるという問題がある。
【０００４】
＜第２の従来例＞
チップ面積を小さくするには、素子数を少なくする方法が考えられる。例えば、図１３のサンプルアンドホールド回路のように、入力信号Ｖinを、エミッタ抵抗Ｒ２６が接続されたエミッタフォロアトランジスタＱ１１で受け取り、サンプリングスイッチＳＷ１１によってサンプリング用コンデンサＣ１１にホールドさせて、そのホールドした検出信号Ｖinをエミッタ抵抗Ｒ２７を有するエミッタフォロアトランジスタＱ１２を介して、後段のコンデンサＣ１２と抵抗Ｒ２１からなるハイパスフィルタ回路に伝達させることが考えられる。この場合は、素子数が少なくなり、チップ面積自体は小さくなる。しかし、以下に述べる起動時の電源立上り応答特性に課題が発生する。
【０００５】
この図１３のサンプルアンドホールド回路では、電源立上り時に、ハイパスフィルタ回路用のコンデンサＣ１２を充電するための時間が必要となる。図１４にこのサンプルアンドホールド回路の電源立上り時の入出力特性のシミュレーション結果を示す。シミュレーション条件は、電源電圧Ｖccが４Ｖ、基準バイアス電圧Ｖrefが２Ｖ、入力信号Ｖinが５０Ｈｚ、振幅０．２Ｖｐｐ、オペアンプＯＰ１３，ＯＰ１４による増幅回路のゲインが１０、コンデンサＣ１２の容量が１μＦ、抵抗値Ｒ２１が１００ｋΩである。このとき、電源電圧Ｖccの立上りから安定動作に達するまで、約０．６秒かかっている。このような長時間の立上りの現象は、オペアンプＯＰ１１，ＯＰ１２で信号保持部分を構成する図１２のサンプルアンドホールド回路では、そのオペアンプＯＰ１１，ＯＰ１２からコンデンサＣ１２を充電できるため、発生しない問題点である。
【０００６】
動きを検知する、例えば周波数２４ＧＨｚのドップラセンサでは、秒速１ｍの動きを検知したとき、ドップラ信号は２００Ｈｚ程度となるが、人間等の呼吸検知に応用する場合では、呼吸に応じた体の動きを検知するため、ドップラ信号が０．３Ｈｚ程度と低くなるため、ハイパスフィルタ回路を構成するコンデンサＣ１２の容量が１０μＦ、抵抗Ｒ２１の値が３００ｋΩ程度は必要となる。このため、電源立上り時のコンデンサＣ１２の充電時間としては約１５秒程度が必要となってくるので、電源投入時にコンデンサＣ１２を急速充電する必要がある。
【０００７】
＜第３の従来例＞
同様の課題が、カメラの手ぶれ補正回路に適用した場合においてもある。カメラ手ぶれ補正においては、カメラのレリーズボタンを半押したとき、ハイパスフィルタ回路のコンデンサが充電を開始し、所定の充電が確認されたことで手ぶれ補正が始まる。
【０００８】
特許文献１に、手ぶれ補正回路におけるハイパスフィルタ回路の具体的構成が例示されている。手ぶれに応答するために、ハイパスフィルタ回路のカットオフ周波数は０．０１〜０．１Ｈｚのように低く設定されている。そのため、電源オンからハイパスフィルタ回路のコンデンサを充電完了するまでの時間は、１０秒程度を要するとあり、急速充電が必要である点については同様の課題を有している。
【０００９】
＜第４の従来例＞
カメラの手ぶれ補正の場合の対策としては、特許文献２に記載された手ぶれ補正回路における急速充電の方式がある。図１５にこの例を示す。
【００１０】
この回路は、振動検出部３１と、コンデンサＣ３１、抵抗Ｒ３１、スイッチＳＷ３１からなるハイパスフィルタ回路３２と、オペアンプＯＰ３１、抵抗Ｒ３２，Ｒ３３、コンデンサＣ３２からなる増幅回路３３より構成される。カメラのレリーズボタンが半押された段階で、ハイパスフィルタ回路３２内のスイッチＳＷ３１がオンされ、コンデンサＣ３１が急速充電される。その後、オペアンプＯＰ３１の正転入力側が所定の電位に到達した段階で、スイッチＳＷ３１がオフされることで、手ぶれ補正が始まる。
【００１１】
しかし、この特許文献２に掲載された発明は、ハイパスフィルタ回路３２のコンデンサＣ３１の後段で急速充電することから、コンデンサＣ３１の電圧が前記所定の電圧になったとしても、振動検出部３１から出力する検出信号の位相によっては、スイッチＳＷ３１をオンした際にコンデンサＣ３１の電圧にオフセットがかかり、コンデンサＣ３１の電圧が安定するまで、ハイパスフィルタ回路３２の時定数に応じた時間がかかってしまう。この場合、時定数にもよるが、最大１０秒以上かかることもある。
【００１２】
入力信号が微弱な場合は、オペアンプＯＰ３１の出力が振り切れる事がなく、あまり問題にならない可能性もあるが、ドップラセンサのように大きな入力信号が予想される場合は、問題となる可能性がある。
【００１３】
該手ぶれ補正装置の回路を検討するため、図１６のように構成した回路について、入出力特性のシミュレーションを行った。シミュレーション条件としては、電源電圧は４Ｖ、基準バイアス電圧Ｖrefは２Ｖである。ハイパスフィルタ回路は、コンデンサＣ１２が２０μＦ、抵抗Ｒ２１が３００ｋΩである。これにより、ハイパスフィルタ回路のカットオフ周波数は、ｆｃ＝１／２πＣＲより、０．０３Ｈｚとなる。オペアンプＯＰ１５は電圧フォロア用である。なお、オペアンプＯＰ１３，ＯＰ１４、抵抗Ｒ２２〜Ｒ２５は、図１２と同様に増幅回路を構成している。
【００１４】
入力信号Ｖinの周波数が１Ｈｚ、振幅が０.２Ｖpp、オペアンプＯＰ１３，ＯＰ１４からなる増幅回路のゲインＧが１０の場合において、入力信号Ｖinの位相がπ／２のときとπのときの出力電圧Ｖoutのシミュレーション果を図１７に示す。これより、位相がπ／２のときの出力信号Ｖoutは入力信号Ｖinと同様な変化であるが、位相がπのときの出力信号Ｖoutは、基準バイアス電圧Ｖrefである２Ｖから下回るレベルで開始し、時定数に従って基準バイアス電圧Ｖrefに到達している。そのため、最初の３秒くらいまでで出力が振り切っており、正常な動作に至るまでに２０秒程度かかっている。
【先行技術文献】
【特許文献】
【００１５】
【特許文献１】特開２００８−１７２７２９号公報
【特許文献２】特許第４０５８２８３号公報
【発明の概要】
【発明が解決しようとする課題】
【００１６】
以上説明したように、従来のサンプルアンドホールド回路では、電源投入の起動時から安定動作状態になるまでに、長い時間がかかるという問題があった。
【００１７】
本発明の目的は、回路内のハイパスフィルタ回路を急速充電できるようにして、その起動時間を短くできるようにしたサンプルアンドホールド回路を提供することである。
【課題を解決するための手段】
【００１８】
上記目的を達成するために、請求項１にかかる発明のサンプルアンドホールド回路は、外部入力する入力信号をサンプルアンドホールドするサンプルアンドホールド回路において、前記入力信号をサンプリング毎に第１のコンデンサに保持して第１のトランジスタの出力側に出力する信号保持回路と、該信号保持回路の前記第１のトランジスタの出力側に接続された第１のノードに入力される信号から低域成分を除去して所定電位にバイアスされる第２のノードに出力する第２のコンデンサを有するハイパスフィルタ回路と、起動時にのみ動作して前記第１のノードから第２のコンデンサに対して急速充電を行う急速充電回路と、前記ハイパスフィルタ回路の前記第２のノードに接続された増幅回路と、前記急速充電回路による急速充電動作の終了から通常動作に移行する前後で前記第１のノードのバイアス電位をほぼ一定に保持するバイアス制御回路と、を備えたことを特徴とする。
請求項２にかかる発明は、請求項１に記載のサンプルアンドホールド回路において、前記信号保持回路は、前記第１のトランジスタのエミッタ又はソースが前記第１のノードに接続され、前記バイアス制御回路は、前記急速充電動作時に、エミッタ又はソースが前記第１のノードに接続されコレクタ又はドレインが前記第１のトランジスタのコレクタ又はドレインに接続されベース又はゲートが前記第１のトランジスタのベース又はゲートに接続される第２のトランジスタを備え、該第２のトランジスタは、前記第１のトランジスタのエミッタ面積又はサイズ比のＭ倍のエミッタ面積又はサイズ比のトランジスタ又は前記第１のトランジスタと同一トランジスタをＭ個並列接続したトランジスタからなり、前記Ｍの値が、前記通常動作時に前記第１のノードに流れる電流と前記急速充電動作時に前記第１のノードに流れる電流との比になるように設定されていることを特徴とする。
請求項３にかかる発明は、請求項１に記載のサンプルアンドホールド回路において、前記信号保持回路は、前記第１のトランジスタの出力側と前記第１のノードとの間に接続される第１の抵抗と、前記第１のノードと電源端子との間に接続される第２の抵抗を備え、前記急速充電回路は、急速充電動作時に前記第１のノードと電源端子との間に接続される第３の抵抗を備え、前記バイアス制御回路は、急速充電動作時に前記第１のノードに接続される第４の抵抗を介して、前記第１のトランジスタと前記第１の抵抗の直列回路に対して並列接続される第３のトランジスタを備え、該第３のトランジスタは、前記第４の抵抗との接続点の電位が前記第１のトランジスタの前記第１の抵抗の接続点の電位に設定され、前記第３と第４の抵抗の抵抗値の比が、前記第１と第２の抵抗の抵抗値の比になるよう設定されるとともに、前記第１と第２の抵抗の合成抵抗値と前記第３と第４の抵抗の合成抵抗値との比が、前記通常動作時に前記第１のトランジスタに流れる電流と前記急速充電動作時に前記第１のノードに流れる電流との比になるように設定されていることを特徴とする。
請求項４にかかる発明は、請求項１乃至３のいずれか１つに記載のサンプルアンドホールド回路において、前記急速充電動作により前記第１のノードのバイアス電位が通常動作時の電位に達すると前記急速充電動作を停止する急速充電停止手段を備えたことを特徴とする。
請求項５にかかる発明は、請求項１乃至４のいずれか１つに記載のサンプルアンドホールド回路において、前記第１のトランジスタは、急速充電動作時にエミッタ電流又はソース電流がカットされるようにしたことを特徴とする。
【発明の効果】
【００１９】
本発明によれば、回路内のハイパスフィルタ回路の第２のコンデンサを急速充電できるので、起動時間を高速化できる。例えば、従来では１０秒〜２０秒かかっていた起動時間を、数１０ｍｓ以内に短縮することが可能となる。その結果、サンプルアンドホールド回路を適用できるアプリケーションの範囲が拡大すると共に、サンプルアンドホールド回路を組み込んだ従来のドップラセンサにおいては、消費電流を抑えるために、ＶＣＯとミキサのみを間欠動作していたのが、ドップラセンサのＩＣ全体についても間欠動作が可能となり、更なる低消費電流化が可能となる。またドップラセンサ全体として、スリープモード時のスタンバイ電流をほぼゼロにできる効果もある。
【図面の簡単な説明】
【００２０】
【図１】本発明のサンプルアンドホールド回路の第１の実施例のブロック図である。
【図２】第１の実施例の具体的回路図である。
【図３】本発明のサンプルアンドホールド回路の第２の実施例の回路図である。
【図４】図３のサンプルアンドホールド回路のシミュレーションで得た起動時の入出力特性図である。
【図５】本発明のサンプルアンドホールド回路の第３の実施例の回路図である。
【図６】図５のサンプルアンドホールド回路のシミュレーションで得た起動時の入出力特性図である。
【図７】本発明のサンプルアンドホールド回路の第４の実施例の回路図である。
【図８】本発明のサンプルアンドホールド回路の第５の実施例のブロック図である。
【図９】第６の実施例の具体的回路図である。
【図１０】図９のサンプルアンドホールド回路のシミュレーションで得た起動時のノードＮ１の電圧Ｖｃと制御信号Ｓ２の電圧特性図である。
【図１１】図９のサンプルアンドホールド回路のシミュレーションで得た起動時の入出力特性図である。
【図１２】第１の従来例のサンプルアンドホールド回路の回路図である。
【図１３】第２の従来例のサンプルアンドホールド回路の回路図である。
【図１４】図１３のサンプルアンドホールド回路のシミュレーションで得た起動時の入出力特性図である。
【図１５】第３の従来例の手ぶれ補正にて用いられている急速充電回路図の回路図である。
【図１６】図１５の回路の動作検証のためのシミュレーション回路図である。
【図１７】図１６の回路のシミュレーションで得た起動時の入出力特性図である。
【発明を実施するための形態】
【００２１】
＜第１の実施例＞
図１に本発明の第１の実施例のサンプルアンドホールドのブロック図を示す。１１は物理量センサ（図示せず）から入力する入力信号Ｖinをサンプリング信号Ｓ１に応じてサンプルしてホールドする信号保持回路、１２は信号保持回路１１に保持された信号から低周波成分を除去するハイパスフィルタ回路、１３はハイパスフィルタ回路１２の出力信号を所定のゲインで増幅し出力信号Ｖoutとして出力する増幅回路、１４は起動時にのみ制御信号Ｓ２によりハイパスフィルタ回路１２のコンデンサを急速充電する急速充電回路、１５は急速充電回路１４による急速充電動作から通常動作に移行する前後でのハイパスフィルタ回路１２の入力側のバイアス電圧が変化しないように安定化させるバイアス制御回路である。
【００２２】
図２に本実施例の具体的回路を示す。信号保持回路１１は、物理量センサからの入力信号Ｖinがベースに印加するエミッタフォロア接続のＮＰＮトランジスタＱ１と、そのトランジスタＱ１にエミッタ電流を供給する電流源Ｉ１と、サンプリング信号Ｓ１よってオン／オフが制御されるサンプリングスイッチＳＷ１と、ホールド用のコンデンサＣ１と、コンデンサＣ１にホールドされた信号をインピーダンス変換して出力するエミッタフォロア接続のＮＰＮトランジスタＱ２と、そのトランジスタＱ２にエミッタ電流を供給する電流源Ｉ２と、制御信号Ｓ２が“Ｌ”のときインバータＩＮＶ１の出力を受けてオンするスイッチＳＷ２とによって構成されている。
【００２３】
ハイパスフィルタ回路１２は、直流カット用のコンデンサＣ２と、抵抗Ｒ１と、制御信号Ｓ２が“Ｌ”ときインバータＩＮＶ１の出力を受けてオンするスイッチＳＷ３と、電流源Ｉ４とによって構成されている。
【００２４】
急速充電回路１４は、制御信号Ｓ２が“Ｈ”のときオンするスイッチＳＷ４、ＳＷ５と、スイッチＳＷ４がオンすることでコンデンサＣ２のノードＮ１に急速充電電流を供給する電流源Ｉ３と、オンすることでコンデンサＣ２のノードＮ２に電流源Ｉ４の電流を急速充電電流として供給するスイッチＳＷ５とによって構成されている。
【００２５】
さて、電源が投入された起動時は、制御信号Ｓ２が“Ｈ”になり、スイッチＳＷ２，ＳＷ３がオフ、スイッチＳＷ４，ＳＷ５がオンになる。スイッチＳＷ４，ＳＷ５がオンになったことにより、コンデンサＣ２のノードＮ１が所定電圧に急速充電され、ノードＮ２が基準バイアス電圧Ｖrefに急速充電される。よって、その後、制御信号Ｓ２が“Ｌ”になり、スイッチＳＷ４，ＳＷ５がオフになっても、コンデンサＣ２の両端のノードＮ１，Ｎ２の電位は安定する。また、制御信号Ｓ２が“Ｌ”になったときは、スイッチＳＷ２，ＳＷ３がオンになって、トランジスタＱ２のエミッタに所定電圧が印加し、ノードＮ２には抵抗Ｒ１により基準バイアス電圧Ｖrefが印加する。
【００２６】
その後、物理量センサからの入力信号Ｖinが入力すると、その入力信号Ｖinの電圧に、トランジスタＱ１のベース・エミッタ間電圧だけシフトした電圧Ｖin１がそのトランジスタＱ１のエミッタに現れるので、所定のタイミングでサンプリング信号Ｓ１が“Ｈ”になると、スイッチＳＷ１がそのときオンして、コンデンサＣ１にその時のシフト電圧Ｖin１が充電されホールドされる。そして、このホールド電圧Ｖin１がトランジスタＱ２のベース・エミッタ間電圧だけさらにシフトされた電圧Ｖin２となって、ハイパスフィルタ回路１２の入力側のノードＮ１に現れる。このハイパスフィルタ回路１２では、コンデンサＣ２と抵抗Ｒ１で決まるカットオフ周波数で低域成分がカットされ、ノードＮ２から増幅回路１３に出力され、そこで増幅されて出力信号Ｖoutとなる。このとき、ハイパスフィルタ回路１２のノードＮ１のバイアス電位は、バイアス制御回路１５によって制御され、急速充電の前後において変化しないようになる。つまり、急速充電によりハイパスフィルタ回路１２の立上り時間が改善されても、急速充電の前後においてノードＮ１のバイアス電位が変動した場合には、その変動した電位分だけ安定するまでに更に時間がかかるため、急速充電の効果が得られないが、このような事態は発生しない。
【００２７】
ハイパスフィルタ回路１２から増幅回路１３に入力するノードＮ２の電圧信号は、抵抗Ｒ１により基準バイアス電圧Ｖrefを中心に振れるようになる。これにより、例えば、電源電圧Ｖccを４Ｖに設定した場合、基準バイアス電圧Ｖrefをその中点である２Ｖに設定するとすると、増幅回路１３の出力電圧Ｖoutの中心電圧も２Ｖに設定されるため、増幅回路１３の増幅度を大きく設定しても出力が飽和し難いといった利点がある。
【００２８】
ハイパスフィルタ回路１２を構成するコンデンサＣ２は、ノードＮ２の電圧を基準バイアス電圧Ｖrefを中心とするレベルにシフトさせること、及び、物理量センサからの入力信号Ｖinを減衰させることなく通過させることを目的としている。物理量センサからの入力信号Ｖinの周波数が、例えば心拍検知の場合のように１Ｈｚ以下となる場合は、その信号が通過できるようにハイパスフィルタ回路１２の時定数を設定すると、電源立上りの起動時間が１０秒を超える値となり、センサとしての実現性が低くなってしまうが、本実施例では電源立上りの起動時に急速充電を行うため、この点が改善される。
【００２９】
＜第２の実施例＞
図３に、第２の実施例のサンプルアンドホールド回路を示す。図３において、図２で示した電流源Ｉ１〜Ｉ４は抵抗Ｒ２〜Ｒ５で構成されている。また、増幅回路１３は、オペアンプＯＰ１，ＯＰ２、抵抗Ｒ６〜Ｒ９で構成されている。スイッチＳＷ６は制御信号Ｓ２が“Ｌ”のときオンするスイッチである。バイアス制御回路１５は、制御信号Ｓ２が“Ｈ”のときオンするスイッチＳＷ７と、そのスイッチＳＷ７を介してエミッタがノードＮ１に接続され、コレクタが接地され、ベースがトランジスタＱ２のベースに接続されたトランジスタＱ３で構成されている。このトランジスタＱ３は、トランジスタＱ２と等価なトランジスタがＭ個並列接続された構成であるが、トランジスタＱ２のＭ倍のエミッタ面積の１個のトランジスタであってもよい。ＭはトランジスタＱ１に通常動作時に流れる電流に対する急速充電動作時にノードＮ１に流れる電流の倍数である。
【００３０】
入力信号Ｖinは２Ｖを中心として振幅が０．４Ｖ、周波数が５０Ｈｚである。この入力信号ＶinはトランジスタＱ１のべースに入力する。このトランジスタＱ１のエミッタは抵抗Ｒ２（＝１ｋΩ）を介して電源電圧Ｖcc（＝４Ｖ）に接続されている。トランジスタＱ１のベースに入力した入力信号Ｖinは、ベース・エミッタ間電圧（＝０．８Ｖ）だけシフトされてサンプリングスイッチＳＷ１を介してコンデンサＣ１（＝０．１μＦ）に蓄積される。この場合のサンプリング周波数は、例えば約２ｋＨｚであり、これは入力信号Ｖinの５０Ｈｚに対して十分高い周波数であり、サンプルアンドホールド動作により入力信号を出力に反映するには十分高い周波数である。
【００３１】
図４に、回路の電源が立ち上がった時間を０秒として電源立上り時の入力信号Ｖinと出力信号Ｖoutの特性を示した。図４におけるＡ点は電源立上り時点から約２５ｍｓ経過した点を示している。立上り時点よりＡ点までの間は、制御信号Ｓ２が“Ｈ”となり、図３におけるスイッチＳＷ２，ＳＷ３，ＳＷ６はオフしており、スイッチＳＷ４，ＳＷ５，ＳＷ７はオンしている。スイッチＳＷ４，ＳＷ５，ＳＷ７がオンしている間、コンデンサＣ２（＝１０μＦ）が急速充電される。
【００３２】
ここで、コンデンサＣ２の出力側のノードＮ２は、Ｖref（＝２Ｖ）が到達電位として設定され、抵抗Ｒ５（＝１０ｋΩ）が接続されているため、急速充電が完了してスイッチＳＷ５がオフし、スイッチＳＷ３がオンしても、その電位はＶrefから変動しない。しかし、コンデンサＣ２の入力側のノードＮ１は、急速充電が完了してスイッチＳＷ２，ＳＷ６がオンし、スイッチＳＷ４がオフに切り替わった時、そのバイアス電位が変動しないように調整しなければならない。
【００３３】
急速充電動作時に抵抗Ｒ４を流れる電流と、通常動作時に抵抗Ｒ３を流れる電流の比Ｍは、抵抗Ｒ３，Ｒ４の抵抗値の比と一致する。本実施例では、Ｒ４＝１０ｋΩ、Ｒ３＝１００ｋΩに設定したとき、その電流比はＭ＝１０である。ここで、一般的にトランジスタのコレクタ電流Ｉｃとベース・エミッタ電圧Ｖbeの関係は、下記の式で表すことができる。Ｉｓは逆方向コレクタ飽和電流、Ｖtは熱電圧（約２６ｍＶ）である。
Ｖbe＝Ｖt・logn（Ｉｃ／Ｉｓ）・・・（１）
【００３４】
本実施例では、急速充電動作時と通常動作時において、前記電流比に応じたコレクタ電流を流すようトランジスタを配置することにより、１個あたりのトランジスタに流れる電流を同じにし、急速充電の前後におけるトランジスタＱ２のベース・エミッタ間電圧Ｖbeの変動、つまりノードＮ１のバイアス電圧の変動を抑える。上記したように急速充電動作時と通常動作時では電流比がＭ＝１０であるため、急速充電するときはスイッチＳＷ７をオンすることにより１０個の並列接続のＰＮＰトランジスタＱ３をノードＮ１と接地との間に接続し、通常動作時はスイッチＳＷ６をオンすることによりＰＮＰトランジスタＱ２のみをノードＮ１と接地との間に接続している。これにより、スイッチＳＷ４，ＳＷ７がオフしスイッチＳＷ２，ＳＷ６がオンするように切り替わった際に、ノードＮ１のバイアス電位の変動が抑えられる。
【００３５】
図４において、Ａ点で急速充電動作から通常動作に切り替わっており、その直後の波形は多少オフセットはかかるものの、５０ｍｓ経過後には所望の２Ｖ（＝Ｖref）を中心とした振幅約４Ｖの出力信号Ｖoutが得られている。この出力振幅については、オペアンプＯＰ１でバッファアンプの役割を果たし、オペアンプＯＰ２でゲインが１０倍となるよう設定した増幅回路を構成することで、振幅０．４Ｖの入力信号Ｖinに対して出力信号Ｖoutの振幅が４Ｖとなり、ほぼ設計値と同じ値が得られている。
【００３６】
＜第３の実施例＞
図５に、第３の実施例のサンプルアンドホールド回路を示す。本実施例では、急速充電の前後におけるノードＮ１のバイアス電圧の変動を抑える手法として、抵抗分割による手法を用いる。前記した第２の実施例では、トランジスタＱ２，Ｑ３のコレクタ電流比と同じだけのトランジスタＱ３を並べることによりトランジスタＱ２のＶbeの変動を抑えた。しかしこの場合は、電流比に相当する数又は電流比に相当する面積比のトランジスタＱ３が必要になるため、急速充電において大きな電流消費が可能で且つ立上り時間を優先させるアプリケーションでの使用に制限される。
【００３７】
そこで、本実施例では、急速充電用のエミッタフォロア回路を構成するＰＮＰトランジスタＱ４とそのトランジスタＱ４のエミッタに接続した抵抗Ｒ１０を用いる。また、トランジスタＱ２のエミッタのノードＮ１との間のスイッチＳＷ６に直列に抵抗Ｒ１２を接続する。そして、抵抗Ｒ１２，Ｒ３（請求項の第１，第２の抵抗に相当）による抵抗分割比と抵抗Ｒ４，Ｒ１０（請求項の第３，第４の抵抗に相当）による抵抗分割比をほぼ同様にすることにより、両者間でノードＮ１のバイアス電圧をほぼ同様にすると共に、抵抗Ｒ４，Ｒ１０の合成抵抗値を抵抗Ｒ１２，Ｒ３の合成抵抗値よりも十分小さくすることにより、抵抗Ｒ１２，Ｒ３に流れる通常動作時の電流に対して、抵抗Ｒ４，Ｒ１０に流れる急速充電動作時の電流を十分大きくする。これにより、大きな電流比を実現できるため、急速充電動作時に大電流を流せる場合に適用できる。なお、トランジスタＱ４のエミッタ電位は、トランジスタＱ５によってトランジスタＱ２のエミッタ電位と同電位にバイアスする。
【００３８】
例えば、抵抗をＲ４＝１０Ω、Ｒ１０＝２００Ωとし、Ｒ３＝１００ｋΩ、Ｒ１２＝５７ｋΩとし、さらに抵抗比をそれぞれ調整し、急速充電終了時の切り替えの前後でノードＮ１のバイアス電圧の変動が起こらないよう調整する。ただし、抵抗比の分だけエミッタフォロア回路（Ｑ２）のゲインが落ちるため、その点がディメリットとなるが、その分は後段の増幅回路で補正すればよい。
【００３９】
本実施例では、トランジスタＱ５の入力電圧Ｖrefが２Ｖであり、トランジスタＱ５のエミッタ電位は約２．８Ｖとなる。また、この電位がトラシジスタＱ４のベース電位となるため、トランジスタＱ４のエミッタ電位は約３．６Ｖとなる。そのため、抵抗Ｒ４，Ｒ１０を流れる電流値はＶccが４Ｖであることを考慮すると、
（４−３.６）／（２００＋１０）＝１．９ｍＡ
となる。
【００４０】
一方、入力信号Ｖinが無信号時に２Ｖであるとすると、トランジスタＱ１のエミッタ電位は約２.８Ｖであり、この電位がトランジスタＱ２のベース電位となるため、トランジスタＱ２のエミッタ電圧は約３.６Ｖとなる。そのため、抵抗Ｒ３，Ｒ１２を流れる電流は、
（４−３．６）／（１００×１０３＋５７×１０３）＝２．６μＡ
となる。
【００４１】
これより、急速充電動作時と通常動作時の電流比を７３０倍に設定できることになる。あとはトランジスタＱ２側とトランジスタＱ４側の抵抗比を適宜選択し、切り替え前後でノードＮ１の電圧が変化しないように設計すれば、スムーズに切り換えることが出来る。
【００４２】
図６に、本実施例におけるシミュレーション結果の入出力特性を示す。完全にオフセットを除去するのは難しいため、出力信号Ｖoutには切り替えの後に多少のＤＣオフセット成分が発生しているものの、特性評価自体には問題ない。
【００４３】
＜第４の実施例＞
図７に、第４の実施例のサンプルアンドホールド回路図を示す。本実施例は回路としては実施例３とほぼ同様であり、異なる点としては通常動作時にオンするスイッチ（第３の実施例におけるスイッチＳＷ２，ＳＷ３，ＳＷ６）を削除し、そこを常時接続状態としたものである。
【００４４】
本実施例は、通常動作時オンする部分は常に電流を流し、急速充電するタイミングのみスイッチＳＷ４，ＳＷ４，ＳＷ７で急速充電パスを作り、急速充電用の大電流を流すものである。本実施例は、特に急速充電動作時に流れる電流と通常動作時に流れる電流の電流比が大きいほど効果がある。第３の実施例では電流比が７３０倍であったが、同じ回路で用いた場合においても、シミュレーション上ほぼ同じ結果が得られている。また、スイッチ数を削減できるため、回路内でのスイッチ切替ノイズが減少し、更にチップエリアも削減できる効果がある。
【００４５】
＜第５の実施例＞
図８に、第５の実施例のサンプルアンドホールド回路を示す。これまでの第１〜第４の実施例では、急速充電用の回路と通常動作用の回路の切り替えを、外部から入力する制御信号Ｓ２にて行っていたが、本実施例では、この制御信号Ｓ２を内部で生成して自動切換を実現する。自動切換にすることにより、回路のばらつき含め、余計なマージンを考える必要がなくなるため、更なる高速切り替えが期待できる。
【００４６】
本実施例では、急速充電回路１４による急速充電動作によりハイパスフィルタ回路１２におけるＤＣオフセット成分が解消される時点で、信号保持回路１１から出力するサンプリング電圧のレベルと、基準バイアス電圧Ｖrefの電圧を信号保持回路１６で保持したレベルとを、電圧比較器１７により比較する。そして、信号保持回路１１の出力電圧レベルが信号保持回路１６の出力電圧レベルまで上昇したときに、急速充電回路１４の動作をオフさせ、通常動作に切り替えるようにする。ここでは、信号保持回路１６と電圧比較器１７が急速充電停止手段を構成する。
【００４７】
図９に本実施例の具体的回路を示す。図７における部分と同じ部分には同じ符号を付けた。電圧比較器１７は、オペアンプＯＰ３，ＯＰ４からなるウインドウコンパレータと、アンド回路ＡＮＤ１、オア回路ＯＲ１，ＯＲ２、およびインバータＩＮＶ２からなるＳＲＦＦ回路で具体化している。また、信号保持回路１６は、ＰＮＰトランジスタＱ５〜Ｑ７、抵抗Ｒ１１，Ｒ１３〜Ｒ７で具体化している。
【００４８】
ここで、ウインドウコンパレータが検出する上限値Ｖａ、下限値Ｖｂの設定について述べる。ウインドウコンパレータの範囲の上限電位Ｖａを決める回路は、トランジスタＱ５のエミッタ信号をベースに入力するＰＮＰトランジスタＱ６と抵抗Ｒ１３，Ｒ１４で構成されるエミッタフォロア回路であり、その出力側における抵抗Ｒ１３，Ｒ１４の共通接続点の電位が上限電位Ｖａである。これは、ハイパスフィルタ回路１２のノードＮ１側を構成する回路（トランジスタＱ２と抵抗Ｒ３，Ｒ１２）と同じ構成である。すなわち、上限電位Ｖａは、入力信号Ｖinが無信号状態であるときのレベルであり、通常動作状態におけるハイパスフィルタ回路１２の入力信号の電位である。Ｖcc＝４Ｖ、トランジスタＱ６のエミッタ電位はＶEQ6＝３．６Ｖであり、Ｒ１２＝５７ｋΩ、Ｒ３＝１００ｋΩ、Ｒ１３＝５７ｋΩ、Ｒ１４＝１００ｋΩであるとすると、この上限値Ｖａは、次の通りである。
Ｖａ＝ＶEQ6＋（Ｖcc―ＶEQ6）×Ｒ１３／（Ｒ１３＋Ｒ１４）
＝３．６＋０．４×（５７／１５７）
＝３．７４Ｖ
【００４９】
下限電位Ｖｂは、上限電位Ｖａより少しレベルが下がった電位であるが、これは急速充電している電位を検出することから、上限電位Ｖａの設定と同様、急速充電動作時の回路（トランジスタＱ４、抵抗Ｒ４，Ｒ１０）とほぼ同じ回路となるよう、ＮＰＮトランジスタＱ７、抵抗Ｒ１５〜Ｒ１７により構成している。抵抗Ｒ１６は調整用である。Ｖcc＝４Ｖ、トランジスタＱ７のエミッタ電位はＶEQ7＝３．６Ｖであり、Ｒ４＝２００Ω、Ｒ１０＝１０Ωとし、Ｒ１５＝１０Ω、Ｒ１６＝２０Ω、Ｒ１７＝２１８Ωとすると、下限値Ｖｂは、次の通りである。
Ｖｂ＝ＶEQ7＋（Ｖcc―ＶEQ7）×（Ｒ１５＋Ｒ１６）／（Ｒ１５＋Ｒ１６＋Ｒ１７）
＝３．６＋０．４×３０／２４８
＝３．６５Ｖ
【００５０】
この下限値Ｖｂについては、抵抗Ｒ１６の値を適宜調整すればよい。このように、ウインドウの上限値Ｖａを入力信号Ｖinが無信号時のノードＮ１の到達電位Ｖｃとしているため、急速充電の完了時には、ノードＮ１のバイアス電位Ｖｃが必ずウインドウコンパレータの入力範囲に信号が入ってくる。つまり、Ｖｂ＜Ｖｃ＜Ｖａとなる。
【００５１】
電源投入時は、電源電圧Ｖccは立ち上がっているものの、ハイパスフィルタ回路１２を構成しているコンデンサＣ２のノードＮ１の電位Ｖｃは、抵抗Ｒ３，Ｒ４により、接地レベルに近い値である。よって、Ｖｃ＜Ｖｂとなって、オペアンプＯＰ３の出力が“Ｌ”となり、オア回路ＯＲ１の出力が“Ｌ”となり、ＳＲＦＦ回路の終段を構成するインバータＩＮＶ２から出力する制御信号Ｓ２が“Ｈ”となり、スイッチＳＷ４，ＳＷ５，ＳＷ７がオンして、コンデンサＣ２に対して急速充電が行われる。
【００５２】
その後、電源電圧Ｖccが十分に立上り、ノードＮ１の電位Ｖｃがウインドウコンパレータの検出範囲（Ｖｂ＜Ｖｃ＜Ｖａ）に入ってくると、オペアンプＯＰ３，ＯＰ４の出力が両方共に“Ｈ”となり、ＳＲＦＦ回路の終段を構成するインバータＩＮＶ２の出力信号Ｓ２が“Ｌ”となり、スイッチＳＷ４，ＳＷ５，ＳＷ７がオフとなり、急速充電動作から通常動作動作に移行する。
【００５３】
図１０にシミュレーション結果を示す。図１０は図９におけるコンデンサＣ２の入力側ノードＮ１の信号ＶｃとインバータＩＮＶ２から出力する制御信号Ｓ２を示す。これより、電源投入時（時刻０ｍｓ）に急速充電によりハイパスフィルタ回路１２のノードＮ１のバイアス電圧Ｖｃが立上り、約２ｍｓ後に制御信号Ｓ２が“Ｌ”にリセットされていることがわかる。図１１に入力信号Ｖinと出力信号Ｖoutの特性を示す。オフセットはあるものの周波数検出は可能なレベルである。
【００５４】
＜その他の実施例＞
なお、以上の実施例はトランジスタとしてＰＮＰトランジスタを使用した例で説明したが、ＮＰＮトランジスタを使用することもでき、またＮチャネル、Ｐチャネルの電界効果トランジスタも使用できる。電界効果トランジスタを使用するときは、エミッタはソースに、コレクタはドレインに、ベースはゲートに置き換わる。
【符号の説明】
【００５５】
１１：信号保持回路、１２：ハイパスフィルタ回路、１３：増幅回路、１４：急速充電回路、１５：バイアス制御回路、１６：信号保持回路
【特許請求の範囲】
【請求項１】
外部入力する入力信号をサンプルアンドホールドするサンプルアンドホールド回路において、
前記入力信号をサンプリング毎に第１のコンデンサに保持して第１のトランジスタの出力側に出力する信号保持回路と、
該信号保持回路の前記第１のトランジスタの出力側に接続された第１のノードに入力される信号から低域成分を除去して所定電位にバイアスされる第２のノードに出力する第２のコンデンサを有するハイパスフィルタ回路と、
起動時にのみ動作して前記第１のノードから第２のコンデンサに対して急速充電を行う急速充電回路と、
前記ハイパスフィルタ回路の前記第２のノードに接続された増幅回路と、
前記急速充電回路による急速充電動作の終了から通常動作に移行する前後で前記第１のノードのバイアス電位をほぼ一定に保持するバイアス制御回路と、
を備えたことを特徴とするサンプルアンドホールド回路。
【請求項２】
請求項１に記載のサンプルアンドホールド回路において、
前記信号保持回路は、前記第１のトランジスタのエミッタ又はソースが前記第１のノードに接続され、
前記バイアス制御回路は、前記急速充電動作時に、エミッタ又はソースが前記第１のノードに接続されコレクタ又はドレインが前記第１のトランジスタのコレクタ又はドレインに接続されベース又はゲートが前記第１のトランジスタのベース又はゲートに接続される第２のトランジスタを備え、
該第２のトランジスタは、前記第１のトランジスタのエミッタ面積又はサイズ比のＭ倍のエミッタ面積又はサイズ比のトランジスタ又は前記第１のトランジスタと同一トランジスタをＭ個並列接続したトランジスタからなり、前記Ｍの値が、前記通常動作時に前記第１のノードに流れる電流と前記急速充電動作時に前記第１のノードに流れる電流との比になるように設定されていることを特徴とするサンプルアンドホールド回路。
【請求項３】
請求項１に記載のサンプルアンドホールド回路において、
前記信号保持回路は、前記第１のトランジスタの出力側と前記第１のノードとの間に接続される第１の抵抗と、前記第１のノードと電源端子との間に接続される第２の抵抗を備え、
前記急速充電回路は、急速充電動作時に前記第１のノードと電源端子との間に接続される第３の抵抗を備え、
前記バイアス制御回路は、急速充電動作時に前記第１のノードに接続される第４の抵抗を介して、前記第１のトランジスタと前記第１の抵抗の直列回路に対して並列接続される第３のトランジスタを備え、
該第３のトランジスタは、前記第４の抵抗との接続点の電位が前記第１のトランジスタの前記第１の抵抗の接続点の電位に設定され、
前記第３と第４の抵抗の抵抗値の比が、前記第１と第２の抵抗の抵抗値の比になるよう設定されるとともに、前記第１と第２の抵抗の合成抵抗値と前記第３と第４の抵抗の合成抵抗値との比が、前記通常動作時に前記第１のトランジスタに流れる電流と前記急速充電動作時に前記第１のノードに流れる電流との比になるように設定されていることを特徴とするサンプルアンドホールド回路。
【請求項４】
請求項１乃至３のいずれか１つに記載のサンプルアンドホールド回路において、
前記急速充電動作により前記第１のノードのバイアス電位が通常動作時の電位に達すると前記急速充電動作を停止する急速充電停止手段を備えたことを特徴とするサンプルアンドホールド回路。
【請求項５】
請求項１乃至４のいずれか１つに記載のサンプルアンドホールド回路において、
前記第１のトランジスタは、急速充電動作時にエミッタ電流又はソース電流がカットされるようにしたことを特徴とするサンプルアンドホールド回路。
【請求項１】
外部入力する入力信号をサンプルアンドホールドするサンプルアンドホールド回路において、
前記入力信号をサンプリング毎に第１のコンデンサに保持して第１のトランジスタの出力側に出力する信号保持回路と、
該信号保持回路の前記第１のトランジスタの出力側に接続された第１のノードに入力される信号から低域成分を除去して所定電位にバイアスされる第２のノードに出力する第２のコンデンサを有するハイパスフィルタ回路と、
起動時にのみ動作して前記第１のノードから第２のコンデンサに対して急速充電を行う急速充電回路と、
前記ハイパスフィルタ回路の前記第２のノードに接続された増幅回路と、
前記急速充電回路による急速充電動作の終了から通常動作に移行する前後で前記第１のノードのバイアス電位をほぼ一定に保持するバイアス制御回路と、
を備えたことを特徴とするサンプルアンドホールド回路。
【請求項２】
請求項１に記載のサンプルアンドホールド回路において、
前記信号保持回路は、前記第１のトランジスタのエミッタ又はソースが前記第１のノードに接続され、
前記バイアス制御回路は、前記急速充電動作時に、エミッタ又はソースが前記第１のノードに接続されコレクタ又はドレインが前記第１のトランジスタのコレクタ又はドレインに接続されベース又はゲートが前記第１のトランジスタのベース又はゲートに接続される第２のトランジスタを備え、
該第２のトランジスタは、前記第１のトランジスタのエミッタ面積又はサイズ比のＭ倍のエミッタ面積又はサイズ比のトランジスタ又は前記第１のトランジスタと同一トランジスタをＭ個並列接続したトランジスタからなり、前記Ｍの値が、前記通常動作時に前記第１のノードに流れる電流と前記急速充電動作時に前記第１のノードに流れる電流との比になるように設定されていることを特徴とするサンプルアンドホールド回路。
【請求項３】
請求項１に記載のサンプルアンドホールド回路において、
前記信号保持回路は、前記第１のトランジスタの出力側と前記第１のノードとの間に接続される第１の抵抗と、前記第１のノードと電源端子との間に接続される第２の抵抗を備え、
前記急速充電回路は、急速充電動作時に前記第１のノードと電源端子との間に接続される第３の抵抗を備え、
前記バイアス制御回路は、急速充電動作時に前記第１のノードに接続される第４の抵抗を介して、前記第１のトランジスタと前記第１の抵抗の直列回路に対して並列接続される第３のトランジスタを備え、
該第３のトランジスタは、前記第４の抵抗との接続点の電位が前記第１のトランジスタの前記第１の抵抗の接続点の電位に設定され、
前記第３と第４の抵抗の抵抗値の比が、前記第１と第２の抵抗の抵抗値の比になるよう設定されるとともに、前記第１と第２の抵抗の合成抵抗値と前記第３と第４の抵抗の合成抵抗値との比が、前記通常動作時に前記第１のトランジスタに流れる電流と前記急速充電動作時に前記第１のノードに流れる電流との比になるように設定されていることを特徴とするサンプルアンドホールド回路。
【請求項４】
請求項１乃至３のいずれか１つに記載のサンプルアンドホールド回路において、
前記急速充電動作により前記第１のノードのバイアス電位が通常動作時の電位に達すると前記急速充電動作を停止する急速充電停止手段を備えたことを特徴とするサンプルアンドホールド回路。
【請求項５】
請求項１乃至４のいずれか１つに記載のサンプルアンドホールド回路において、
前記第１のトランジスタは、急速充電動作時にエミッタ電流又はソース電流がカットされるようにしたことを特徴とするサンプルアンドホールド回路。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【公開番号】特開２０１３−８９２７３（Ｐ２０１３−８９２７３Ａ）
【公開日】平成２５年５月１３日（２０１３．５．１３）
【国際特許分類】
【出願番号】特願２０１１−２２９６２７（Ｐ２０１１−２２９６２７）
【出願日】平成２３年１０月１９日（２０１１．１０．１９）
【出願人】（０００１９１２３８）新日本無線株式会社 (569)
【Ｆターム（参考）】
【公開日】平成２５年５月１３日（２０１３．５．１３）
【国際特許分類】
【出願日】平成２３年１０月１９日（２０１１．１０．１９）
【出願人】（０００１９１２３８）新日本無線株式会社 (569)
【Ｆターム（参考）】
[ Back to top ]