サージ保護回路および電子機器
【課題】直流電圧が重畳された信号を伝送でき、かつ回路内でのサージ対策を少なくすることが可能なサージ保護回路、およびそのサージ保護回路を備えた電子機器を提供する。
【解決手段】電子機器１００は、端子１と、インダクタ２と、信号ライン３と、サージ保護回路５と、回路部５０とを備える。サージ保護回路５は、バリスタ１０と、フィルター１１と、ツェナーダイオード１２とを含む。フィルター１１は、並列ＬＣフィルターを構成する。フィルター１１のインピーダンスは、サージによる信号ライン３の電圧の上昇時間に対応するように予め定められた周波数範囲において高い。その一方で、フィルター１１のインピーダンスは、周波数が０の場合および信号Ｓの下限周波数の場合の両方において、上記予め定められた周波数範囲におけるインピーダンスよりも低い。
【解決手段】電子機器１００は、端子１と、インダクタ２と、信号ライン３と、サージ保護回路５と、回路部５０とを備える。サージ保護回路５は、バリスタ１０と、フィルター１１と、ツェナーダイオード１２とを含む。フィルター１１は、並列ＬＣフィルターを構成する。フィルター１１のインピーダンスは、サージによる信号ライン３の電圧の上昇時間に対応するように予め定められた周波数範囲において高い。その一方で、フィルター１１のインピーダンスは、周波数が０の場合および信号Ｓの下限周波数の場合の両方において、上記予め定められた周波数範囲におけるインピーダンスよりも低い。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、サージ保護回路およびそれを備える電子機器に関する。
【背景技術】
【０００２】
従来から、電子機器をサージから保護するための様々な構成が提案されている。たとえば特開２００４−３１２４７３号公報（特許文献１）は、電子機器に内蔵された特定の回路を用いたサージ吸収用フィルターを開示する。
【０００３】
上記文献に開示されたフィルターは、信号入力端子と信号出力端子との間の信号通路に設けたハイパスフィルター回路、および当該ハイパスフィルター回路に連結された上り信号通過回路によって構成される。これらの回路全体を１つのハイパスフィルターとみて各素子の値を決定することによって、ハイパスフィルターに用いられるコイルのインダクタンス値を小さくすることが可能になる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００４−３１２４７３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
上記文献に開示された構成によれば、ハイパスフィルター回路に含まれるコイルは、信号入力端子とアース（接地ノード）との間に設けられる。したがって、直流電圧が重畳された信号を伝達するための信号ラインに上記フィルターを挿入できない。その理由は、信号に重畳された直流成分がコイルを経由してアースへと伝達されるためである。
【０００６】
また多くの場合には、電子回路のサージ保護については、バリスタ等の部品を電子回路に取り付けることで対応している。しかし配線パターン、部品配置等が異なると、サージに対して弱い部分も異なりうる。
【０００７】
このため、たとえば製品開発の際に、従来製品と配線パターンあるいは部品配置等が変更されたことによって、従来と同じサージ対策（たとえば回路パターンのある個所にバリスタを配置する）を行なっていてもサージに弱い個所が新たに発生する可能性がある。回路の中にサージに弱い部分がある場合には、その部分に対するサージ対策を追加する必要がある。
【０００８】
一般的に、回路の中にサージに弱い部分があるかどうかは、サージ試験によって検証される。したがってその回路にサージ対策を施すためには、回路の配線パターンあるいは部品配置をサージを考慮して検討し、その検討結果をサージ試験によって検証することが必要となる。このため、サージ対策が完了するまでに時間、設計工数がかかるといった課題がある。
【０００９】
本発明の目的は、直流電圧が重畳された信号を伝送でき、かつ、回路内でのサージ対策を少なくすることが可能なサージ保護回路、およびそのサージ保護回路を備えた電子機器を提供することである。
【課題を解決するための手段】
【００１０】
本発明のある局面に係るサージ保護回路は、直流電圧が重畳された信号を入力または出力するための端子に接続された信号ラインに設けられたサージ保護回路である。サージ保護回路は、バイパス素子と、第１のフィルターとを備える。バイパス素子は、信号ラインと接地ノードとの間に接続されて、端子にサージが入力されたときに信号ラインと接地ノードとの間にサージ電流のバイパスを形成する。第１のフィルターは、信号ラインに配置される。第１のフィルターは、信号ラインに並列接続された第１のインダクタおよび第１のコンデンサーを含む。サージによって信号ラインの電圧が上昇する時間に対応した所定の周波数範囲における第１のフィルターのインピーダンスが、周波数が０の場合および信号の下限周波数である場合の両方における第１のフィルターのインピーダンスよりも高くなるように、第１のインダクタのインダクタンス値および第１のコンデンサーの容量値が設定される。
【００１１】
好ましくは、サージ保護回路は、信号ラインに配置された第２のフィルターをさらに備える。第２のフィルターは、信号ラインと接地ノードとの間に直列接続された第２のインダクタおよび第２のコンデンサーを含む。所定の周波数範囲における第２のフィルターのインピーダンスが、周波数が０の場合および信号の下限周波数である場合の両方における第２のフィルターのインピーダンスよりも低くなるように、第２のインダクタのインダクタンス値および第２のコンデンサーの容量値が設定される。
【００１２】
好ましくは、信号の下限周波数は、１０ＭＨｚである。所定の周波数範囲は、２０ｋＨｚ〜１０００ｋＨｚの範囲に含まれる。
【００１３】
本発明の他の局面に係る電子機器は、上記のサージ保護回路と、サージ保護回路を通じて入力された信号に対して所定の処理を行なう処理回路とを備える。
【００１４】
好ましくは、信号は、衛星放送受信アンテナからの信号である。電子機器は、端子を介して、衛星放送受信アンテナの電源電圧として直流電圧を供給する。
【発明の効果】
【００１５】
本発明によれば、直流電圧が重畳された信号を伝送でき、かつ、回路内でのサージ対策を少なくすることが可能なサージ保護回路を実現できる。
【図面の簡単な説明】
【００１６】
【図１】本発明の第１の実施の形態に係るサージ保護回路を含む電子機器の構成図である。
【図２】バリスタの一般的な動作特性を説明するための図である。
【図３】サージに関する国際規格を説明するための波形図である。
【図４】図１に示したフィルター１１の特性の具体例を示した図である。
【図５】本発明の第２の実施の形態に係るサージ保護回路を含む電子機器の構成図である。
【図６】図５に示したフィルター１１およびフィルター１３の特性の具体例を示した図である。
【図７】本発明の実施の形態に係るサージ保護回路を備えた電子機器の第１の具体例を示した図である。
【図８】本発明の実施の形態に係るサージ保護回路を備えた電子機器の第２の具体例を示した図である。
【発明を実施するための形態】
【００１７】
以下において、本発明の実施の形態について図面を参照して詳しく説明する。なお、図中同一または相当部分には同一符号を付してその説明は繰り返さない。
【００１８】
［実施の形態１］
図１は、本発明の第１の実施の形態に係るサージ保護回路を含む電子機器の構成図である。図１を参照して、電子機器１００は、端子１と、インダクタ２と、信号ライン３と、サージ保護回路５と、回路部５０とを備える。
【００１９】
端子１は、信号Ｓが入力される端子である。信号Ｓは、直流電圧が重畳された信号である。端子１に入力された信号Ｓは信号ライン３を伝達して回路部５０に入力される。信号Ｓに重畳される直流電圧は回路部５０から供給されてもよいし、電子機器の外部の装置から供給されてもよい。また、この実施の形態では端子１は入力端子であるが、出力端子でもよい。
【００２０】
インダクタ２およびサージ保護回路５は、信号ライン３に挿入される。インダクタ２の一方端は信号ライン３を介して端子１に接続されて信号Ｓを受ける。インダクタ２の他方端は信号ライン３（サージ保護回路５）に接続される。
【００２１】
サージ保護回路５は、バリスタ１０と、フィルター１１と、ツェナーダイオード１２とを含む。バリスタ１０は、信号ライン３（インダクタ２の他方端）と接地ノードＮとの間に接続される。フィルター１１は、信号ライン３においてバリスタ１０の後段に配置される。ツェナーダイオード１２は、フィルター１１の後段に設けられる。ツェナーダイオード１２のカソードは信号ライン３に接続され、ツェナーダイオード１２のアノードは接地される。
【００２２】
バリスタ１０は、その端子間電圧がある電圧（バリスタ電圧）以上に高くなると電気抵抗が低くなるという性質を持つ。バリスタ１０は、高電圧のサージが印加されたときに信号ライン３と接地ノードＮとの間にサージ電流のバイパスを形成するバイパス素子である。端子１にサージが入力された際に、バリスタ１０によってサージ電流のバイパスが形成されることで、回路部５０に印加される電圧を抑制することができる。したがって回路部５０を保護できる。
【００２３】
なお、信号ライン３と接地ノードＮとの間にサージ電流のバイパスを形成する素子であれば、バリスタに限定されず、たとえばアレスタ、放電管等を用いてもよい。
【００２４】
フィルター１１は、信号ライン３に並列接続されたインダクタ２１およびコンデンサー２２を含む。すなわちフィルター１１は、並列ＬＣフィルターを構成する。
【００２５】
フィルター１１は、インダクタ２１のインダクタンス値Ｌおよびコンデンサー２２の容量値Ｃによって定まる共振周波数ｆ（＝１／｛２π（Ｌ×Ｃ）１／２｝）の付近の周波数帯域において、高インピーダンスとなり、それ以外の周波数帯域において低インピーダンスとなる。フィルター１１のインピーダンスは、インダクタ２１のインピーダンスとコンデンサー２２のインピーダンスとの合成インピーダンスであり、ＺＬ×ＺＣ／（ＺＬ＋ＺＣ）と表わされる。ＺＬはインダクタ２１のインピーダンスであり、２πｆＬと表わされる。Ｚｃはコンデンサー２２のインピーダンスであり、１／２πｆＣと表わされる。Ｌはインダクタ２１のインダクタンスであり、Ｃはコンデンサー２２の容量値であり、ｆはフィルター１１の共振周波数である。
【００２６】
この実施の形態では、フィルター１１のインピーダンスは、サージによる信号ライン３の電圧の上昇時間に対応するように予め定められた周波数範囲において高い。その一方で、フィルター１１のインピーダンスは、周波数が０の場合および信号Ｓの下限周波数の場合の両方において、上記予め定められた周波数範囲におけるインピーダンスよりも低い。フィルター１１のインピーダンスが上記条件を満たすようにフィルター１１の共振周波数が設定され、その共振周波数に基づいて、インダクタ２１のインダクタンス値およびコンデンサー２２の容量値が設定される。
【００２７】
直流電圧の周波数は０である。周波数が０の場合におけるフィルター１１のインピーダンスが低いため、フィルター１１は信号Ｓの直流成分を伝達できる。同様に、信号Ｓの下限周波数においてフィルター１１のインピーダンスが小さいので、信号Ｓの信号成分（高周波成分）もフィルター１１を通過できる。
【００２８】
一方、端子１にサージが入力された場合、信号ライン３の電圧が瞬時的に変化（上昇）する。信号ライン３の電圧がサージによって変化する時間の間、フィルター１１のインピーダンスが高いので、信号ライン３の電圧の上昇を抑制することができる。
【００２９】
なお、バリスタ１０によっても、信号ライン３の電圧の上昇を抑制することができる。この実施の形態において、フィルター１１は、バリスタ１０の動作の遅れによる信号ライン３の電圧上昇を防止することができる。この点について以下に説明する。
【００３０】
図２は、バリスタの一般的な動作特性を説明するための図である。図２に示されるように、サージの発生によって電圧が瞬間的に上昇する。バリスタは、所定の電圧（バリスタ電圧）以上に電圧が高くなるのを抑制する。したがってバリスタが理想的に動作するのであれば、バリスタの端子間電圧がバリスタ電圧に達した時点から電圧上昇が抑制されて、バリスタの端子間電圧は所定のバリスタ電圧にクランプされる。
【００３１】
しかしながら実際には、バリスタが動作を開始するまでの遅れ時間が存在する。このため、バリスタの端子間電圧がバリスタ電圧を一旦上回る。したがって図１に示した電子機器１００のサージ保護回路がバリスタのみの場合、サージが端子に入力されたときに、回路部５０を構成する各種部品に、その耐圧を超える電圧が一時的に印加される可能性がある。これによって回路部５０の構成部品の特性の劣化、あるいは構成部品の破損が考えられる。
【００３２】
これに対して第１の実施の形態によれば、サージ入力時における初期段階、すなわち信号ライン３の電圧が瞬時的に立ち上がる段階では、バリスタ１０が動作できなくても、フィルター１１によって信号ラインの電圧上昇を抑制できる。フィルター１１によって信号ラインの電圧上昇が抑制されている間にバリスタ１０が動作することで、信号ライン３の電圧がバリスタ電圧を上回ることを防止できる。したがって第１の実施の形態によれば、回路部５０をサージから確実に保護することが可能となる。
【００３３】
さらに信号ライン３と接地ノードとの間にツェナーダイオード１２が設けられる。バリスタ１０およびフィルター１１によっても信号ライン３の電圧上昇を抑制できない場合には、ツェナーダイオード１２によって信号ライン３の電圧を抑制する（信号ライン３の電圧をツェナー電圧に制限する）ことができる。したがって第１の実施の形態によれば、回路部５０をサージからより確実に保護することが可能となる。
【００３４】
上記のように、フィルター１１が高インピーダンスとなる時間（フィルター１１の共振周波数の逆数）は、端子１へのサージ入力にともなう電圧の変化時間に基づいて予め定められる。ただし、サージによる実際の電圧変化を予測することは容易ではない。このため第１の実施の形態では、サージに関する国際規格に基づいてサージ入力にともなう電圧の変化時間を規定するとともに、その変化時間にしたがってフィルター１１が高インピーダンスとなる時間を予め規定する。これにより、フィルター１１の共振周波数を設定できるので、インダクタ２１およびコンデンサー２２の選定が可能となる。
【００３５】
図３は、サージに関する国際規格を説明するための波形図である。図３（ａ）は、ＩＥＣ（International Electrotechnical Commission）６１０００−４−５の定義による電圧サージ波形を示した図である。図３（ｂ）は、ＩＥＣ６１０００−４−５の定義による電流サージ波形を示した図である。図３（ｃ）は、ＣＣＩＴＴ（Comite Consultatif International Telegraphique et Telephonique）の定義による電圧サージ波形を示した図である。なお、以下の説明における「フロント時間」が、サージによる電圧上昇の期間に相当する。
【００３６】
図３（ａ）に示すように、ＩＥＣ６１０００−４−５の定義による電圧サージ波形においては、フロント時間（Ｔ１）が１．２μｓ±３０％、半値までの時間Ｔ２が５０μｓ±２０％と定義される。
【００３７】
図３（ｂ）に示すように、ＩＥＣ６１０００−４−５の定義による電流サージ波形においては、フロント時間（Ｔ１）が８μｓ±２０％、半値までの時間Ｔ２が２０μｓ±２０％と定義される。
【００３８】
図３（ｃ）に示すように、ＩＥＣ６１０００−４−５の定義による電圧サージ波形においては、フロント時間（Ｔ１）が１０μｓ±３０％、半値までの時間Ｔ２が７００μｓ±２０％と定義される。
【００３９】
図３からは、サージ入力時における電圧の変化時間（電圧の立ち上がり時間）は、１．２μｓ〜１０μｓとなる。したがって第１の実施の形態では、１．２μｓ〜１０μｓの期間においてフィルター１１が高インピーダンスとなるように、フィルター１１が構成される。１．２μｓ〜１０μｓの時間幅を周波数帯に変換すると、１００ｋＨｚ〜８３３ｋＨｚの周波数帯となる。したがって、第１の実施の形態では、１００ｋＨｚ〜８３３ｋＨｚを含む所定の周波数帯におけるフィルター１１のインピーダンスが、周波数＝０および１０ＭＨｚ（信号Ｓの下限周波数）のときのフィルター１１のインピーダンスよりも高い。この所定の範囲は、インダクタ２１のインダクタ値およびコンデンサー２２の容量値のばらつきを考慮して定められることが好ましい。１つの実施形態において、上記所定の範囲は、２０ｋＨｚ〜１０００ｋＨｚの範囲に定められる。これにより、上記１００ｋＨｚ〜８３３ｋＨｚの周波数帯を包含できる。
【００４０】
インダクタンス値Ｌおよびコンデンサー２２の容量値Ｃの選定には各種の方法を採用できる。ただし、一般にはインダクタンス値Ｌが大きなインダクタほど、そのサイズも大きい。したがって、たとえばインダクタの実装サイズに基づいてインダクタンス値を決定し、所望の共振周波数が得られるように容量値を選定する方法を用いることができる。第１の実施の形態では、上記の共振周波数を実現するためのフィルター定数として、インダクタ２１のインダクタンス値Ｌが２２μＨ、コンデンサー２２の容量値Ｃが４７０００ｐＦに設定される。
【００４１】
図４は、図１に示したフィルター１１の特性の具体例を示した図である。上記のように、インダクタ２１のインダクタンス値Ｌ＝２２μＨ、コンデンサー２２の容量値Ｃ＝４７０００ｐＦと設定した。
【００４２】
図４を参照して、フィルター１１のインピーダンスは、１００ｋＨｚ〜８３３ｋＨｚの周波数帯において９Ω〜４Ω程度であり、２０ｋＨｚ〜１０００ｋＨｚの範囲において、約３Ω以上である。その一方、フィルター１１のインピーダンスは１０ＭＨｚ以上の周波数では、０．３４Ω以下となり、１００Ｈｚ以下では０．０１２Ω以下となる。したがって、フィルター１１は、信号Ｓを伝送可能である一方で、回路部５０へのサージの侵入を防止できる。
【００４３】
第１の実施の形態によれば、サージ保護回路５が回路部５０の前段に設けられる。第１の実施の形態に係るサージ保護回路５は、端子１に入力された信号Ｓを、信号ライン３を通じて回路部５０に伝送することができる。さらに端子１にサージが入力された場合には、サージ保護回路５は、回路部５０へのサージの侵入を防ぐことができる。
【００４４】
サージ保護回路５によって回路部５０へのサージ侵入の可能性を小さくできるので、回路部５０におけるサージ保護対策のための構成を簡素化あるいは不要とすることができる。これによりサージ対策に要する時間（設計時間、試験時間）あるいは工数を縮小することができる。
【００４５】
また、サージ対策として、電解コンデンサーによるノイズ吸収が多く用いられる。しかし電解コンデンサーの寿命（劣化）が電子機器の寿命に影響を与えることが起こりうる。第１の実施の形態によれば、電解コンデンサーによるサージ対策を不要にすることができるので電子機器の寿命の向上を図ることもできる。
【００４６】
［実施の形態２］
図５は、本発明の第２の実施の形態に係るサージ保護回路を含む電子機器の構成図である。図５および図１を参照して、電子機器１０１は、サージ保護回路５に代えてサージ保護回路５Ａを備える点において電子機器１００と異なる。サージ保護回路５Ａは、信号ライン３に接続されたフィルター１３をさらに備える点においてサージ保護回路５と異なる。なお、図５にはツェナーダイオードが示されていないが、サージ保護回路５Ａはツェナーダイオードをさらに備えていてもよい。ツェナーダイオードのカソードは信号ライン３に接続され、ツェナーダイオードのアノードは接地される。
【００４７】
フィルター１３はフィルター１１の後段に設けられる。フィルター１３は、信号ライン３と接地ノードとの間に直列接続されたインダクタ２３およびコンデンサー２４を含む。
【００４８】
フィルター１３は直列ＬＣフィルターを構成する。並列ＬＣフィルターとは逆に、直列ＬＣフィルターは、その共振周波数の付近の周波数帯域において、低インピーダンス（理想的には０）となり、それ以外の周波数帯域において高インピーダンスとなる性質を有する。なおフィルター１３の共振周波数ｆは、インダクタ２３のインダクタンス値Ｌおよびコンデンサー２４の容量値Ｃを用いて１／｛２π（Ｌ×Ｃ）１／２｝と表わされる。
【００４９】
フィルター１３のインピーダンスは、インダクタ２３のインピーダンスとコンデンサー２４のインピーダンスとの合成インピーダンスであり、ＺＬ＋ＺＣと表わされる。ＺＬはインダクタ２３のインピーダンスであり、２πｆＬと表わされる。Ｚｃはコンデンサー２４のインピーダンスであり、１／２πｆＣと表わされる。Ｌはインダクタ２３のインダクタンス値であり、Ｃはコンデンサー２４の容量値である。
【００５０】
フィルター１１が高インピーダンスとなる周波数帯においてフィルター１３が低インピーダンスとなるように、インダクタ２３のインダクタンス値およびコンデンサー２４の容量値が予め設定される。すなわち、フィルター１３が低インピーダンスとなる周波数帯は、１００ｋＨｚ〜８３３ｋＨｚの周波数帯を含む範囲であり、好ましくは２０ｋＨｚ〜１０００ｋＨｚの範囲である。１つの実施形態では、インダクタ２３のインダクタンス値Ｌが３．３μＨに設定され、コンデンサー２２の容量値Ｃが１μＦに設定される。
【００５１】
第２の実施の形態によれば、第１の実施の形態と同様に、サージ入力の初期段階（すなわち信号ライン３の電圧が瞬間的に立ち上がる状態）には、フィルター１１によって回路部５０の電圧の上昇が抑制される。したがって回路部５０をサージから保護できる。しかしながら上記の初期段階にはバリスタ１０が動作を開始していないため、フィルター１１だけでは回路部５０をサージから十分に保護できない可能性が考えられる。
【００５２】
上記の初期段階において、信号ライン３と接地ノードとの間には、フィルター１３によって、低インピーダンスの経路が形成される。したがってフィルター１３を通じてサージをアースに逃がすことが可能となる。さらに上記の周波数帯以外の周波数においてフィルター１３のインピーダンスが高いため、信号Ｓがフィルター１３を介してアースに伝達されることを防止できる。
【００５３】
図６は、図５に示したフィルター１１およびフィルター１３の特性の具体例を示した図である。なお、上記のように、インダクタ２１のインダクタンス値Ｌ＝２２μＨ、コンデンサー２２の容量値Ｃ＝４７０００ｐＦ、インダクタ２３のインダクタンス値Ｌ＝３．３μＨ、コンデンサー２４の容量値Ｃ＝１μＦである。
【００５４】
フィルター１１のインピーダンスについては、既に説明したのでここでは説明を繰り返さない。フィルター１３のインピーダンスは、１００ｋＨｚ〜８３３ｋＨｚの周波数帯において３．６Ω〜１６Ω程度であり、２０ｋＨｚ〜１０００ｋＨｚの範囲において３０Ω以下である。一方、フィルター１３のインピーダンスは、１０ＭＨｚ以上の周波数では、約２００Ω以上となり、１ｋＨｚ以下では約１６０Ω以上となる。
【００５５】
以上のように、第２の実施の形態によれば、第１の実施の形態と同様に、サージから回路を保護することができる。
【００５６】
なお、パターン間の誘導を避けるために、第１の実施の形態に係るサージ保護回路５および第２の実施の形態に係るサージ保護回路５Ａは、端子１に近接した位置に設けることが好ましい。また、並列ＬＣフィルター、直列ＬＣフィルターの個数は特に限定されるものではなく、適切な数の並列ＬＣフィルターおよび直列ＬＣフィルターを組み合わせてサージ保護回路を構成してもよい。
【００５７】
［電子機器の第１の具体例］
図７は、本発明の実施の形態に係るサージ保護回路を備えた電子機器の第１の具体例を示した図である。図７を参照して、本発明の実施の形態に係るサージ保護回路５（サージ保護回路５Ａでもよい）は、ブースター１１０に搭載される。ブースター１１０は、端子１、３１、３２と、電源部３３と、サージ保護回路５（またはサージ保護回路５Ａ）とを備える。
【００５８】
端子１には、ＢＳ／ＣＳ混合入力（またはＢＳ／ＣＳ−ＩＦ入力）が入力される。一方で、端子１からはＢＳアンテナのコンバータおよび／またはＣＳアンテナのコンバータ（いずれも図示せず）に直流電力（たとえば直流１５Ｖ）が供給される。このため端子１には、直流電圧が重畳される。
【００５９】
端子３１には、ＵＨＦ放送信号が図示しないＵＨＦアンテナから入力される。なお、ＵＨＦ放送信号に限らず、ＶＨＦ放送信号あるいはＦＭ放送信号が端子３１に入力されてもよい。
【００６０】
回路部５０には電源部３３より電源電圧が供給される。電源部３３はブースター１１０に内蔵されているが、ブースター本体の外側に設けた構成も可能である。回路部５０は、端子３１から入力されたＵＨＦ放送信号、端子１からサージ保護回路５（または５Ａ）を通して入力されたＢＳ／ＣＳ混合入力（またはＢＳ／ＣＳ−ＩＦ入力）に対して増幅等の所定の信号処理を実行して、端子３２からＴＶ信号を出力する。端子３２から出力されたＴＶ信号は、図示しない受信装置、たとえばチューナー、テレビジョン受像機等に送られる。
【００６１】
［電子機器の第２の具体例］
図８は、本発明の実施の形態に係るサージ保護回路を備えた電子機器の第２の具体例を示した図である。図８を参照して、ＰｏＥ（Power over Ethernet（登録商標）；ＩＥＥＥ８０２．３ａｆ準拠）方式のスイッチングハブ１１１に、サージ保護回路５（サージ保護回路５Ａでもよい）が搭載される。スイッチングハブ１１１では、端子１は、ＬＡＮケーブルに接続されるコネクタとして実現される。
【００６２】
スイッチングハブ１１１はＬＡＮケーブル１１２を介して電子機器１２０に接続される。電子機器１２０の種類は特に限定されるものではない。スイッチングハブ１１１の本体部である回路部５０は、サージ保護回路５（または５Ａ）およびＬＡＮケーブル１１２を介して電子機器１２０と信号を授受するとともに図示しない他の機器と信号を授受する。さらに回路部５０は、サージ保護回路５（または５Ａ）およびＬＡＮケーブル１１２を介して電子機器１２０に電源電圧（直流電圧）を供給する。したがって、ＰｏＥ方式のスイッチングハブにも本発明の実施の形態に係るサージ保護回路５または５Ａを適用することができる。
【００６３】
なお、上記の２つの例に限定されず、本発明のサージ保護回路は、直流電圧が重畳された信号を入力または出力するための端子に接続された信号ラインに設けることができるので、各種の電子機器に適用することができる。
【００６４】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【符号の説明】
【００６５】
１，３１，３２ 端子、２，２１，２３ インダクタ、３ 信号ライン、５，５Ａ サージ保護回路、１０ バリスタ、１１，１３ フィルター、１２ ツェナーダイオード、２２，２４ コンデンサー、３３ 電源部、５０ 回路部、１００，１０１，１２０ 電子機器、１１０ ブースター、１１１ スイッチングハブ、１１２ ＬＡＮケーブル、Ｎ 接地ノード、Ｓ 信号。
【技術分野】
【０００１】
本発明は、サージ保護回路およびそれを備える電子機器に関する。
【背景技術】
【０００２】
従来から、電子機器をサージから保護するための様々な構成が提案されている。たとえば特開２００４−３１２４７３号公報（特許文献１）は、電子機器に内蔵された特定の回路を用いたサージ吸収用フィルターを開示する。
【０００３】
上記文献に開示されたフィルターは、信号入力端子と信号出力端子との間の信号通路に設けたハイパスフィルター回路、および当該ハイパスフィルター回路に連結された上り信号通過回路によって構成される。これらの回路全体を１つのハイパスフィルターとみて各素子の値を決定することによって、ハイパスフィルターに用いられるコイルのインダクタンス値を小さくすることが可能になる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００４−３１２４７３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
上記文献に開示された構成によれば、ハイパスフィルター回路に含まれるコイルは、信号入力端子とアース（接地ノード）との間に設けられる。したがって、直流電圧が重畳された信号を伝達するための信号ラインに上記フィルターを挿入できない。その理由は、信号に重畳された直流成分がコイルを経由してアースへと伝達されるためである。
【０００６】
また多くの場合には、電子回路のサージ保護については、バリスタ等の部品を電子回路に取り付けることで対応している。しかし配線パターン、部品配置等が異なると、サージに対して弱い部分も異なりうる。
【０００７】
このため、たとえば製品開発の際に、従来製品と配線パターンあるいは部品配置等が変更されたことによって、従来と同じサージ対策（たとえば回路パターンのある個所にバリスタを配置する）を行なっていてもサージに弱い個所が新たに発生する可能性がある。回路の中にサージに弱い部分がある場合には、その部分に対するサージ対策を追加する必要がある。
【０００８】
一般的に、回路の中にサージに弱い部分があるかどうかは、サージ試験によって検証される。したがってその回路にサージ対策を施すためには、回路の配線パターンあるいは部品配置をサージを考慮して検討し、その検討結果をサージ試験によって検証することが必要となる。このため、サージ対策が完了するまでに時間、設計工数がかかるといった課題がある。
【０００９】
本発明の目的は、直流電圧が重畳された信号を伝送でき、かつ、回路内でのサージ対策を少なくすることが可能なサージ保護回路、およびそのサージ保護回路を備えた電子機器を提供することである。
【課題を解決するための手段】
【００１０】
本発明のある局面に係るサージ保護回路は、直流電圧が重畳された信号を入力または出力するための端子に接続された信号ラインに設けられたサージ保護回路である。サージ保護回路は、バイパス素子と、第１のフィルターとを備える。バイパス素子は、信号ラインと接地ノードとの間に接続されて、端子にサージが入力されたときに信号ラインと接地ノードとの間にサージ電流のバイパスを形成する。第１のフィルターは、信号ラインに配置される。第１のフィルターは、信号ラインに並列接続された第１のインダクタおよび第１のコンデンサーを含む。サージによって信号ラインの電圧が上昇する時間に対応した所定の周波数範囲における第１のフィルターのインピーダンスが、周波数が０の場合および信号の下限周波数である場合の両方における第１のフィルターのインピーダンスよりも高くなるように、第１のインダクタのインダクタンス値および第１のコンデンサーの容量値が設定される。
【００１１】
好ましくは、サージ保護回路は、信号ラインに配置された第２のフィルターをさらに備える。第２のフィルターは、信号ラインと接地ノードとの間に直列接続された第２のインダクタおよび第２のコンデンサーを含む。所定の周波数範囲における第２のフィルターのインピーダンスが、周波数が０の場合および信号の下限周波数である場合の両方における第２のフィルターのインピーダンスよりも低くなるように、第２のインダクタのインダクタンス値および第２のコンデンサーの容量値が設定される。
【００１２】
好ましくは、信号の下限周波数は、１０ＭＨｚである。所定の周波数範囲は、２０ｋＨｚ〜１０００ｋＨｚの範囲に含まれる。
【００１３】
本発明の他の局面に係る電子機器は、上記のサージ保護回路と、サージ保護回路を通じて入力された信号に対して所定の処理を行なう処理回路とを備える。
【００１４】
好ましくは、信号は、衛星放送受信アンテナからの信号である。電子機器は、端子を介して、衛星放送受信アンテナの電源電圧として直流電圧を供給する。
【発明の効果】
【００１５】
本発明によれば、直流電圧が重畳された信号を伝送でき、かつ、回路内でのサージ対策を少なくすることが可能なサージ保護回路を実現できる。
【図面の簡単な説明】
【００１６】
【図１】本発明の第１の実施の形態に係るサージ保護回路を含む電子機器の構成図である。
【図２】バリスタの一般的な動作特性を説明するための図である。
【図３】サージに関する国際規格を説明するための波形図である。
【図４】図１に示したフィルター１１の特性の具体例を示した図である。
【図５】本発明の第２の実施の形態に係るサージ保護回路を含む電子機器の構成図である。
【図６】図５に示したフィルター１１およびフィルター１３の特性の具体例を示した図である。
【図７】本発明の実施の形態に係るサージ保護回路を備えた電子機器の第１の具体例を示した図である。
【図８】本発明の実施の形態に係るサージ保護回路を備えた電子機器の第２の具体例を示した図である。
【発明を実施するための形態】
【００１７】
以下において、本発明の実施の形態について図面を参照して詳しく説明する。なお、図中同一または相当部分には同一符号を付してその説明は繰り返さない。
【００１８】
［実施の形態１］
図１は、本発明の第１の実施の形態に係るサージ保護回路を含む電子機器の構成図である。図１を参照して、電子機器１００は、端子１と、インダクタ２と、信号ライン３と、サージ保護回路５と、回路部５０とを備える。
【００１９】
端子１は、信号Ｓが入力される端子である。信号Ｓは、直流電圧が重畳された信号である。端子１に入力された信号Ｓは信号ライン３を伝達して回路部５０に入力される。信号Ｓに重畳される直流電圧は回路部５０から供給されてもよいし、電子機器の外部の装置から供給されてもよい。また、この実施の形態では端子１は入力端子であるが、出力端子でもよい。
【００２０】
インダクタ２およびサージ保護回路５は、信号ライン３に挿入される。インダクタ２の一方端は信号ライン３を介して端子１に接続されて信号Ｓを受ける。インダクタ２の他方端は信号ライン３（サージ保護回路５）に接続される。
【００２１】
サージ保護回路５は、バリスタ１０と、フィルター１１と、ツェナーダイオード１２とを含む。バリスタ１０は、信号ライン３（インダクタ２の他方端）と接地ノードＮとの間に接続される。フィルター１１は、信号ライン３においてバリスタ１０の後段に配置される。ツェナーダイオード１２は、フィルター１１の後段に設けられる。ツェナーダイオード１２のカソードは信号ライン３に接続され、ツェナーダイオード１２のアノードは接地される。
【００２２】
バリスタ１０は、その端子間電圧がある電圧（バリスタ電圧）以上に高くなると電気抵抗が低くなるという性質を持つ。バリスタ１０は、高電圧のサージが印加されたときに信号ライン３と接地ノードＮとの間にサージ電流のバイパスを形成するバイパス素子である。端子１にサージが入力された際に、バリスタ１０によってサージ電流のバイパスが形成されることで、回路部５０に印加される電圧を抑制することができる。したがって回路部５０を保護できる。
【００２３】
なお、信号ライン３と接地ノードＮとの間にサージ電流のバイパスを形成する素子であれば、バリスタに限定されず、たとえばアレスタ、放電管等を用いてもよい。
【００２４】
フィルター１１は、信号ライン３に並列接続されたインダクタ２１およびコンデンサー２２を含む。すなわちフィルター１１は、並列ＬＣフィルターを構成する。
【００２５】
フィルター１１は、インダクタ２１のインダクタンス値Ｌおよびコンデンサー２２の容量値Ｃによって定まる共振周波数ｆ（＝１／｛２π（Ｌ×Ｃ）１／２｝）の付近の周波数帯域において、高インピーダンスとなり、それ以外の周波数帯域において低インピーダンスとなる。フィルター１１のインピーダンスは、インダクタ２１のインピーダンスとコンデンサー２２のインピーダンスとの合成インピーダンスであり、ＺＬ×ＺＣ／（ＺＬ＋ＺＣ）と表わされる。ＺＬはインダクタ２１のインピーダンスであり、２πｆＬと表わされる。Ｚｃはコンデンサー２２のインピーダンスであり、１／２πｆＣと表わされる。Ｌはインダクタ２１のインダクタンスであり、Ｃはコンデンサー２２の容量値であり、ｆはフィルター１１の共振周波数である。
【００２６】
この実施の形態では、フィルター１１のインピーダンスは、サージによる信号ライン３の電圧の上昇時間に対応するように予め定められた周波数範囲において高い。その一方で、フィルター１１のインピーダンスは、周波数が０の場合および信号Ｓの下限周波数の場合の両方において、上記予め定められた周波数範囲におけるインピーダンスよりも低い。フィルター１１のインピーダンスが上記条件を満たすようにフィルター１１の共振周波数が設定され、その共振周波数に基づいて、インダクタ２１のインダクタンス値およびコンデンサー２２の容量値が設定される。
【００２７】
直流電圧の周波数は０である。周波数が０の場合におけるフィルター１１のインピーダンスが低いため、フィルター１１は信号Ｓの直流成分を伝達できる。同様に、信号Ｓの下限周波数においてフィルター１１のインピーダンスが小さいので、信号Ｓの信号成分（高周波成分）もフィルター１１を通過できる。
【００２８】
一方、端子１にサージが入力された場合、信号ライン３の電圧が瞬時的に変化（上昇）する。信号ライン３の電圧がサージによって変化する時間の間、フィルター１１のインピーダンスが高いので、信号ライン３の電圧の上昇を抑制することができる。
【００２９】
なお、バリスタ１０によっても、信号ライン３の電圧の上昇を抑制することができる。この実施の形態において、フィルター１１は、バリスタ１０の動作の遅れによる信号ライン３の電圧上昇を防止することができる。この点について以下に説明する。
【００３０】
図２は、バリスタの一般的な動作特性を説明するための図である。図２に示されるように、サージの発生によって電圧が瞬間的に上昇する。バリスタは、所定の電圧（バリスタ電圧）以上に電圧が高くなるのを抑制する。したがってバリスタが理想的に動作するのであれば、バリスタの端子間電圧がバリスタ電圧に達した時点から電圧上昇が抑制されて、バリスタの端子間電圧は所定のバリスタ電圧にクランプされる。
【００３１】
しかしながら実際には、バリスタが動作を開始するまでの遅れ時間が存在する。このため、バリスタの端子間電圧がバリスタ電圧を一旦上回る。したがって図１に示した電子機器１００のサージ保護回路がバリスタのみの場合、サージが端子に入力されたときに、回路部５０を構成する各種部品に、その耐圧を超える電圧が一時的に印加される可能性がある。これによって回路部５０の構成部品の特性の劣化、あるいは構成部品の破損が考えられる。
【００３２】
これに対して第１の実施の形態によれば、サージ入力時における初期段階、すなわち信号ライン３の電圧が瞬時的に立ち上がる段階では、バリスタ１０が動作できなくても、フィルター１１によって信号ラインの電圧上昇を抑制できる。フィルター１１によって信号ラインの電圧上昇が抑制されている間にバリスタ１０が動作することで、信号ライン３の電圧がバリスタ電圧を上回ることを防止できる。したがって第１の実施の形態によれば、回路部５０をサージから確実に保護することが可能となる。
【００３３】
さらに信号ライン３と接地ノードとの間にツェナーダイオード１２が設けられる。バリスタ１０およびフィルター１１によっても信号ライン３の電圧上昇を抑制できない場合には、ツェナーダイオード１２によって信号ライン３の電圧を抑制する（信号ライン３の電圧をツェナー電圧に制限する）ことができる。したがって第１の実施の形態によれば、回路部５０をサージからより確実に保護することが可能となる。
【００３４】
上記のように、フィルター１１が高インピーダンスとなる時間（フィルター１１の共振周波数の逆数）は、端子１へのサージ入力にともなう電圧の変化時間に基づいて予め定められる。ただし、サージによる実際の電圧変化を予測することは容易ではない。このため第１の実施の形態では、サージに関する国際規格に基づいてサージ入力にともなう電圧の変化時間を規定するとともに、その変化時間にしたがってフィルター１１が高インピーダンスとなる時間を予め規定する。これにより、フィルター１１の共振周波数を設定できるので、インダクタ２１およびコンデンサー２２の選定が可能となる。
【００３５】
図３は、サージに関する国際規格を説明するための波形図である。図３（ａ）は、ＩＥＣ（International Electrotechnical Commission）６１０００−４−５の定義による電圧サージ波形を示した図である。図３（ｂ）は、ＩＥＣ６１０００−４−５の定義による電流サージ波形を示した図である。図３（ｃ）は、ＣＣＩＴＴ（Comite Consultatif International Telegraphique et Telephonique）の定義による電圧サージ波形を示した図である。なお、以下の説明における「フロント時間」が、サージによる電圧上昇の期間に相当する。
【００３６】
図３（ａ）に示すように、ＩＥＣ６１０００−４−５の定義による電圧サージ波形においては、フロント時間（Ｔ１）が１．２μｓ±３０％、半値までの時間Ｔ２が５０μｓ±２０％と定義される。
【００３７】
図３（ｂ）に示すように、ＩＥＣ６１０００−４−５の定義による電流サージ波形においては、フロント時間（Ｔ１）が８μｓ±２０％、半値までの時間Ｔ２が２０μｓ±２０％と定義される。
【００３８】
図３（ｃ）に示すように、ＩＥＣ６１０００−４−５の定義による電圧サージ波形においては、フロント時間（Ｔ１）が１０μｓ±３０％、半値までの時間Ｔ２が７００μｓ±２０％と定義される。
【００３９】
図３からは、サージ入力時における電圧の変化時間（電圧の立ち上がり時間）は、１．２μｓ〜１０μｓとなる。したがって第１の実施の形態では、１．２μｓ〜１０μｓの期間においてフィルター１１が高インピーダンスとなるように、フィルター１１が構成される。１．２μｓ〜１０μｓの時間幅を周波数帯に変換すると、１００ｋＨｚ〜８３３ｋＨｚの周波数帯となる。したがって、第１の実施の形態では、１００ｋＨｚ〜８３３ｋＨｚを含む所定の周波数帯におけるフィルター１１のインピーダンスが、周波数＝０および１０ＭＨｚ（信号Ｓの下限周波数）のときのフィルター１１のインピーダンスよりも高い。この所定の範囲は、インダクタ２１のインダクタ値およびコンデンサー２２の容量値のばらつきを考慮して定められることが好ましい。１つの実施形態において、上記所定の範囲は、２０ｋＨｚ〜１０００ｋＨｚの範囲に定められる。これにより、上記１００ｋＨｚ〜８３３ｋＨｚの周波数帯を包含できる。
【００４０】
インダクタンス値Ｌおよびコンデンサー２２の容量値Ｃの選定には各種の方法を採用できる。ただし、一般にはインダクタンス値Ｌが大きなインダクタほど、そのサイズも大きい。したがって、たとえばインダクタの実装サイズに基づいてインダクタンス値を決定し、所望の共振周波数が得られるように容量値を選定する方法を用いることができる。第１の実施の形態では、上記の共振周波数を実現するためのフィルター定数として、インダクタ２１のインダクタンス値Ｌが２２μＨ、コンデンサー２２の容量値Ｃが４７０００ｐＦに設定される。
【００４１】
図４は、図１に示したフィルター１１の特性の具体例を示した図である。上記のように、インダクタ２１のインダクタンス値Ｌ＝２２μＨ、コンデンサー２２の容量値Ｃ＝４７０００ｐＦと設定した。
【００４２】
図４を参照して、フィルター１１のインピーダンスは、１００ｋＨｚ〜８３３ｋＨｚの周波数帯において９Ω〜４Ω程度であり、２０ｋＨｚ〜１０００ｋＨｚの範囲において、約３Ω以上である。その一方、フィルター１１のインピーダンスは１０ＭＨｚ以上の周波数では、０．３４Ω以下となり、１００Ｈｚ以下では０．０１２Ω以下となる。したがって、フィルター１１は、信号Ｓを伝送可能である一方で、回路部５０へのサージの侵入を防止できる。
【００４３】
第１の実施の形態によれば、サージ保護回路５が回路部５０の前段に設けられる。第１の実施の形態に係るサージ保護回路５は、端子１に入力された信号Ｓを、信号ライン３を通じて回路部５０に伝送することができる。さらに端子１にサージが入力された場合には、サージ保護回路５は、回路部５０へのサージの侵入を防ぐことができる。
【００４４】
サージ保護回路５によって回路部５０へのサージ侵入の可能性を小さくできるので、回路部５０におけるサージ保護対策のための構成を簡素化あるいは不要とすることができる。これによりサージ対策に要する時間（設計時間、試験時間）あるいは工数を縮小することができる。
【００４５】
また、サージ対策として、電解コンデンサーによるノイズ吸収が多く用いられる。しかし電解コンデンサーの寿命（劣化）が電子機器の寿命に影響を与えることが起こりうる。第１の実施の形態によれば、電解コンデンサーによるサージ対策を不要にすることができるので電子機器の寿命の向上を図ることもできる。
【００４６】
［実施の形態２］
図５は、本発明の第２の実施の形態に係るサージ保護回路を含む電子機器の構成図である。図５および図１を参照して、電子機器１０１は、サージ保護回路５に代えてサージ保護回路５Ａを備える点において電子機器１００と異なる。サージ保護回路５Ａは、信号ライン３に接続されたフィルター１３をさらに備える点においてサージ保護回路５と異なる。なお、図５にはツェナーダイオードが示されていないが、サージ保護回路５Ａはツェナーダイオードをさらに備えていてもよい。ツェナーダイオードのカソードは信号ライン３に接続され、ツェナーダイオードのアノードは接地される。
【００４７】
フィルター１３はフィルター１１の後段に設けられる。フィルター１３は、信号ライン３と接地ノードとの間に直列接続されたインダクタ２３およびコンデンサー２４を含む。
【００４８】
フィルター１３は直列ＬＣフィルターを構成する。並列ＬＣフィルターとは逆に、直列ＬＣフィルターは、その共振周波数の付近の周波数帯域において、低インピーダンス（理想的には０）となり、それ以外の周波数帯域において高インピーダンスとなる性質を有する。なおフィルター１３の共振周波数ｆは、インダクタ２３のインダクタンス値Ｌおよびコンデンサー２４の容量値Ｃを用いて１／｛２π（Ｌ×Ｃ）１／２｝と表わされる。
【００４９】
フィルター１３のインピーダンスは、インダクタ２３のインピーダンスとコンデンサー２４のインピーダンスとの合成インピーダンスであり、ＺＬ＋ＺＣと表わされる。ＺＬはインダクタ２３のインピーダンスであり、２πｆＬと表わされる。Ｚｃはコンデンサー２４のインピーダンスであり、１／２πｆＣと表わされる。Ｌはインダクタ２３のインダクタンス値であり、Ｃはコンデンサー２４の容量値である。
【００５０】
フィルター１１が高インピーダンスとなる周波数帯においてフィルター１３が低インピーダンスとなるように、インダクタ２３のインダクタンス値およびコンデンサー２４の容量値が予め設定される。すなわち、フィルター１３が低インピーダンスとなる周波数帯は、１００ｋＨｚ〜８３３ｋＨｚの周波数帯を含む範囲であり、好ましくは２０ｋＨｚ〜１０００ｋＨｚの範囲である。１つの実施形態では、インダクタ２３のインダクタンス値Ｌが３．３μＨに設定され、コンデンサー２２の容量値Ｃが１μＦに設定される。
【００５１】
第２の実施の形態によれば、第１の実施の形態と同様に、サージ入力の初期段階（すなわち信号ライン３の電圧が瞬間的に立ち上がる状態）には、フィルター１１によって回路部５０の電圧の上昇が抑制される。したがって回路部５０をサージから保護できる。しかしながら上記の初期段階にはバリスタ１０が動作を開始していないため、フィルター１１だけでは回路部５０をサージから十分に保護できない可能性が考えられる。
【００５２】
上記の初期段階において、信号ライン３と接地ノードとの間には、フィルター１３によって、低インピーダンスの経路が形成される。したがってフィルター１３を通じてサージをアースに逃がすことが可能となる。さらに上記の周波数帯以外の周波数においてフィルター１３のインピーダンスが高いため、信号Ｓがフィルター１３を介してアースに伝達されることを防止できる。
【００５３】
図６は、図５に示したフィルター１１およびフィルター１３の特性の具体例を示した図である。なお、上記のように、インダクタ２１のインダクタンス値Ｌ＝２２μＨ、コンデンサー２２の容量値Ｃ＝４７０００ｐＦ、インダクタ２３のインダクタンス値Ｌ＝３．３μＨ、コンデンサー２４の容量値Ｃ＝１μＦである。
【００５４】
フィルター１１のインピーダンスについては、既に説明したのでここでは説明を繰り返さない。フィルター１３のインピーダンスは、１００ｋＨｚ〜８３３ｋＨｚの周波数帯において３．６Ω〜１６Ω程度であり、２０ｋＨｚ〜１０００ｋＨｚの範囲において３０Ω以下である。一方、フィルター１３のインピーダンスは、１０ＭＨｚ以上の周波数では、約２００Ω以上となり、１ｋＨｚ以下では約１６０Ω以上となる。
【００５５】
以上のように、第２の実施の形態によれば、第１の実施の形態と同様に、サージから回路を保護することができる。
【００５６】
なお、パターン間の誘導を避けるために、第１の実施の形態に係るサージ保護回路５および第２の実施の形態に係るサージ保護回路５Ａは、端子１に近接した位置に設けることが好ましい。また、並列ＬＣフィルター、直列ＬＣフィルターの個数は特に限定されるものではなく、適切な数の並列ＬＣフィルターおよび直列ＬＣフィルターを組み合わせてサージ保護回路を構成してもよい。
【００５７】
［電子機器の第１の具体例］
図７は、本発明の実施の形態に係るサージ保護回路を備えた電子機器の第１の具体例を示した図である。図７を参照して、本発明の実施の形態に係るサージ保護回路５（サージ保護回路５Ａでもよい）は、ブースター１１０に搭載される。ブースター１１０は、端子１、３１、３２と、電源部３３と、サージ保護回路５（またはサージ保護回路５Ａ）とを備える。
【００５８】
端子１には、ＢＳ／ＣＳ混合入力（またはＢＳ／ＣＳ−ＩＦ入力）が入力される。一方で、端子１からはＢＳアンテナのコンバータおよび／またはＣＳアンテナのコンバータ（いずれも図示せず）に直流電力（たとえば直流１５Ｖ）が供給される。このため端子１には、直流電圧が重畳される。
【００５９】
端子３１には、ＵＨＦ放送信号が図示しないＵＨＦアンテナから入力される。なお、ＵＨＦ放送信号に限らず、ＶＨＦ放送信号あるいはＦＭ放送信号が端子３１に入力されてもよい。
【００６０】
回路部５０には電源部３３より電源電圧が供給される。電源部３３はブースター１１０に内蔵されているが、ブースター本体の外側に設けた構成も可能である。回路部５０は、端子３１から入力されたＵＨＦ放送信号、端子１からサージ保護回路５（または５Ａ）を通して入力されたＢＳ／ＣＳ混合入力（またはＢＳ／ＣＳ−ＩＦ入力）に対して増幅等の所定の信号処理を実行して、端子３２からＴＶ信号を出力する。端子３２から出力されたＴＶ信号は、図示しない受信装置、たとえばチューナー、テレビジョン受像機等に送られる。
【００６１】
［電子機器の第２の具体例］
図８は、本発明の実施の形態に係るサージ保護回路を備えた電子機器の第２の具体例を示した図である。図８を参照して、ＰｏＥ（Power over Ethernet（登録商標）；ＩＥＥＥ８０２．３ａｆ準拠）方式のスイッチングハブ１１１に、サージ保護回路５（サージ保護回路５Ａでもよい）が搭載される。スイッチングハブ１１１では、端子１は、ＬＡＮケーブルに接続されるコネクタとして実現される。
【００６２】
スイッチングハブ１１１はＬＡＮケーブル１１２を介して電子機器１２０に接続される。電子機器１２０の種類は特に限定されるものではない。スイッチングハブ１１１の本体部である回路部５０は、サージ保護回路５（または５Ａ）およびＬＡＮケーブル１１２を介して電子機器１２０と信号を授受するとともに図示しない他の機器と信号を授受する。さらに回路部５０は、サージ保護回路５（または５Ａ）およびＬＡＮケーブル１１２を介して電子機器１２０に電源電圧（直流電圧）を供給する。したがって、ＰｏＥ方式のスイッチングハブにも本発明の実施の形態に係るサージ保護回路５または５Ａを適用することができる。
【００６３】
なお、上記の２つの例に限定されず、本発明のサージ保護回路は、直流電圧が重畳された信号を入力または出力するための端子に接続された信号ラインに設けることができるので、各種の電子機器に適用することができる。
【００６４】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【符号の説明】
【００６５】
１，３１，３２ 端子、２，２１，２３ インダクタ、３ 信号ライン、５，５Ａ サージ保護回路、１０ バリスタ、１１，１３ フィルター、１２ ツェナーダイオード、２２，２４ コンデンサー、３３ 電源部、５０ 回路部、１００，１０１，１２０ 電子機器、１１０ ブースター、１１１ スイッチングハブ、１１２ ＬＡＮケーブル、Ｎ 接地ノード、Ｓ 信号。
【特許請求の範囲】
【請求項１】
直流電圧が重畳された信号を入力または出力するための端子に接続された信号ラインに設けられたサージ保護回路であって、
前記信号ラインと接地ノードとの間に接続されて、前記端子にサージが入力されたときに前記信号ラインと前記接地ノードとの間にサージ電流のバイパスを形成するためのバイパス素子と、
前記信号ラインに配置された第１のフィルターとを備え、
前記第１のフィルターは、前記信号ラインに並列接続された第１のインダクタおよび第１のコンデンサーを含み、
前記サージによって前記信号ラインの電圧が上昇する時間に対応した所定の周波数範囲における前記第１のフィルターのインピーダンスが、周波数が０の場合および前記信号の下限周波数である場合の両方における前記第１のフィルターのインピーダンスよりも高くなるように、前記第１のインダクタのインダクタンス値および前記第１のコンデンサーの容量値が設定される、サージ保護回路。
【請求項２】
前記サージ保護回路は、
前記信号ラインに配置された第２のフィルターをさらに備え、
前記第２のフィルターは、
前記信号ラインと前記接地ノードとの間に直列接続された第２のインダクタおよび第２のコンデンサーを含み、
前記所定の周波数範囲における前記第２のフィルターのインピーダンスが、周波数が０の場合および前記信号の前記下限周波数である場合の両方における前記第２のフィルターのインピーダンスよりも低くなるように、前記第２のインダクタのインダクタンス値および前記第２のコンデンサーの容量値が設定される、請求項１に記載のサージ保護回路。
【請求項３】
前記信号の前記下限周波数は、１０ＭＨｚであり、
前記所定の周波数範囲は、２０ｋＨｚ〜１０００ｋＨｚの範囲に含まれる、請求項１または２に記載のサージ保護回路。
【請求項４】
請求項１に記載のサージ保護回路と、
前記サージ保護回路を通じて入力された信号に対して所定の処理を行なう処理回路とを備える、電子機器。
【請求項５】
前記信号は、衛星放送受信アンテナからの信号であって、
前記電子機器は、前記端子を介して、前記衛星放送受信アンテナの電源電圧として前記直流電圧を供給する、請求項４に記載の電子機器。
【請求項１】
直流電圧が重畳された信号を入力または出力するための端子に接続された信号ラインに設けられたサージ保護回路であって、
前記信号ラインと接地ノードとの間に接続されて、前記端子にサージが入力されたときに前記信号ラインと前記接地ノードとの間にサージ電流のバイパスを形成するためのバイパス素子と、
前記信号ラインに配置された第１のフィルターとを備え、
前記第１のフィルターは、前記信号ラインに並列接続された第１のインダクタおよび第１のコンデンサーを含み、
前記サージによって前記信号ラインの電圧が上昇する時間に対応した所定の周波数範囲における前記第１のフィルターのインピーダンスが、周波数が０の場合および前記信号の下限周波数である場合の両方における前記第１のフィルターのインピーダンスよりも高くなるように、前記第１のインダクタのインダクタンス値および前記第１のコンデンサーの容量値が設定される、サージ保護回路。
【請求項２】
前記サージ保護回路は、
前記信号ラインに配置された第２のフィルターをさらに備え、
前記第２のフィルターは、
前記信号ラインと前記接地ノードとの間に直列接続された第２のインダクタおよび第２のコンデンサーを含み、
前記所定の周波数範囲における前記第２のフィルターのインピーダンスが、周波数が０の場合および前記信号の前記下限周波数である場合の両方における前記第２のフィルターのインピーダンスよりも低くなるように、前記第２のインダクタのインダクタンス値および前記第２のコンデンサーの容量値が設定される、請求項１に記載のサージ保護回路。
【請求項３】
前記信号の前記下限周波数は、１０ＭＨｚであり、
前記所定の周波数範囲は、２０ｋＨｚ〜１０００ｋＨｚの範囲に含まれる、請求項１または２に記載のサージ保護回路。
【請求項４】
請求項１に記載のサージ保護回路と、
前記サージ保護回路を通じて入力された信号に対して所定の処理を行なう処理回路とを備える、電子機器。
【請求項５】
前記信号は、衛星放送受信アンテナからの信号であって、
前記電子機器は、前記端子を介して、前記衛星放送受信アンテナの電源電圧として前記直流電圧を供給する、請求項４に記載の電子機器。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【公開番号】特開２０１１−２３９２８３（Ｐ２０１１−２３９２８３Ａ）
【公開日】平成２３年１１月２４日（２０１１．１１．２４）
【国際特許分類】
【出願番号】特願２０１０−１１０２９０（Ｐ２０１０−１１０２９０）
【出願日】平成２２年５月１２日（２０１０．５．１２）
【出願人】（０００１０９６６８）ＤＸアンテナ株式会社 (394)
【Ｆターム（参考）】
【公開日】平成２３年１１月２４日（２０１１．１１．２４）
【国際特許分類】
【出願日】平成２２年５月１２日（２０１０．５．１２）
【出願人】（０００１０９６６８）ＤＸアンテナ株式会社 (394)
【Ｆターム（参考）】
[ Back to top ]