【課題】バッテリ逆接続でのリレー動作防止を実現するとともに、リレー回路の駆動電流経路の電圧降下を抑制する技術を提供する。
【解決手段】リレー装置１００では、電源電圧ＶｂａｔｔからグランドＧＮＤに向けて、逆流防止回路１５０、リレー駆動回路１１０及びリレー回路ＲＬＹが直列に配置されている。逆流防止回路１５０は、ショットキーダイオードＤ１０１とツェナーダイオードＺＤ１０１とを備えている。ショットキーダイオードＤ１０１とツェナーダイオードＺＤ１０１とは並列に接続されており、順方向が同じである。 （もっと読む）

【課題】高速スイッチング性能を低下させることなく、パワー半導体素子のサージ耐量向上と過電圧保護を図る。
【解決手段】ドレイン端子１ｂから所定距離離間した位置にゲート制御端子５を備え、サージ発生時にドレイン端子１ｂとゲート制御端子５との間に放電が起こるようにする。この放電現象に伴ってゲート制御端子５にサージ電圧が印加されることで、パワー半導体素子１のゲートを充電し、パワー半導体素子１をオンさせることでサージエネルギーを吸収する。これにより、ドレイン端子１ｂに印加されるサージ電圧を抑制することが可能となり、パワー半導体素子１が破壊に至ることを抑制することが可能となる。 （もっと読む）

【課題】半導体スイッチにおいて、エネルギー効率を高くする。
【解決手段】半導体スイッチ１は、ＬＥＤ２を駆動回路３により駆動して発光させ、ＬＥＤ２から発光された光を受光部４により受光する。駆動回路３は、バイポーラトランジスタ３１と、コイル３２と、ダイオード３３等を有する。バイポーラトランジスタ３１は、導通状態と非導通状態とに切換えられ、導通状態のときに、電源からＬＥＤ２に電流が供給される状態にし、非導通状態のときに、電源からＬＥＤ２に電流が供給されない状態にする。コイル３２は、ＬＥＤ２に直列に接続されており、バイポーラトランジスタ３１が導通状態から非導通状態になったときに、自己誘導作用によって誘導起電力を発生する。ダイオード３３は、ＬＥＤ２及びコイル３２に並列に接続されており、バイポーラトランジスタ３１が非導通状態のときに、コイル３２が発生する誘導起電力によって、ＬＥＤ２に電流を還流させる。 （もっと読む）

【課題】サージ印加時における内部回路の誤動作を防止する。
【解決手段】半導体チップ（１０）は、複数のパッド（Ｐ１１、Ｐ１２）と、複数のパッド（Ｐ１１、Ｐ１２）と電源ライン（１５、１６）との間に接続された複数の静電破壊保護素子（１１Ｈ、１１Ｌ、１２Ｈ、１２Ｌ）と、複数のパッドのうち少なくとも２つのパッド（Ｐ１１、Ｐ１２）に現れる印加電圧（Ｓ１１、Ｓ１２）が同一の論理レベルか否かを監視するサージ検出部（１３）と、サージ検出部（１３）の検出結果（Ｓ１３）に応じてその動作が許可／禁止される内部回路（１４）と、を有する。 （もっと読む）

【課題】電流回生ルートから電流還流ルートへの切替時におけるホールドコンデンサの電荷抜けを抑制して電流検出精度の向上を実現可能な誘導性負荷駆動装置を提供する。
【解決手段】第１のスイッチング素子と、第２のスイッチング素子と、還流回路と、逆起電流回生回路と、第２のスイッチング素子とアースとの間に介挿されたシャント抵抗とを備えた誘導性負荷駆動回路から誘導性負荷に供給される駆動電流を検出する誘導性負荷駆動装置であって、シャント抵抗の両端に接続された差動増幅器と、第１及び第２のスイッチング素子を制御するプロセッサと差動増幅器の出力端子とを結ぶ配線に介挿されたサンプルスイッチと、プロセッサから第２のスイッチング素子に出力される制御信号がオンレベルに遷移してから所定の遅延時間の経過後にサンプルスイッチをオンにさせる遅延回路とを備える。 （もっと読む）

【課題】絶縁ゲート電界効果トランジスタ構造を有するトランジスタのスクリーニングを可能として、出力端子にサージ電圧が印加された場合のサージ電圧のエネルギー吸収能力を改善する。
【解決手段】集積回路ＩＣは、トランジスタ２を含む出力バッファ回路１００とプリドライバ３００とを具備する出力回路１０を内蔵する。出力バッファ回路１００の出力ＯＵＴは、ＩＣ外部と接続可能である。プリドライバ３００の出力はトランジスタ２の絶縁ゲート電界効果トランジスタ構造の制御ゲートに接続され、ソース領域と基板領域は第１接地線Ｄ＿ＧＮＤに接続され、プリドライバ３００は第２接地線Ｌ＿ＧＮＤに接続される。第１と第２の接地線Ｄ＿ＧＮＤ、Ｌ＿ＧＮＤは第１と第２の接地端子ＰＡＤ＿Ｇ１、Ｇ２を介してＩＣ外部と接続可能とされる。出力回路１０は、第１と第２の接地線Ｄ＿ＧＮＤ、Ｌ＿ＧＮＤの間に接続された出力保護ダイオード１１を更に具備する。 （もっと読む）

【課題】窒化物ＦＥＴを高速スイッチング動作させることができ、且つ、サージ電圧から窒化物ＦＥＴを保護することができるスイッチング素子の保護回路。
【解決手段】直列に接続された高圧側素子Ｍ１及び低圧側素子Ｍ２と、高圧側素子をオンオフさせる信号を出力するハイサイドプリドライバ１１と、高圧側素子と逆のオンオフ状態になるように低圧素子をオンオフさせる信号を出力するローサイドプリドライバ１２と、高圧側素子と低圧側素子の接続点に制御端子が接続されたスイッチング素子Ｔｒ１と、スイッチング素子の一方の端子にカソードが接続されたダイオードＤ１と、ダイオードのアノードに入力端子が接続され、ダイオードのブレーク時にスイッチング素子の制御端子に電流を供給するとともに、低圧側素子のオフを指示する信号をローサイドプリドライバに供給する制御器２１とを備える。 （もっと読む）

【課題】電圧駆動型素子を駆動状態と非駆動状態の間で遷移させるときの遷移期間において、電圧駆動型素子のゲート電圧を柔軟に制御するための技術を提供する。
【解決手段】駆動装置１は、電圧駆動部３と電流駆動部４を備えている。電圧駆動型素子２を駆動状態と非駆動状態の間で遷移させるときの遷移期間のうちの一部の区間では、電圧駆動部３を利用した電圧駆動型素子２のゲート電圧Ｖｇの制御が停止され、電流駆動部４を利用した電圧駆動型素子２のゲート電圧Ｖｇの制御が実行されるように構成されている。 （もっと読む）

【課題】高耐圧回路の素子破壊を防止する際、半導体チップ面積の増大を軽減する。
【解決手段】半導体集積回路ＩＣは、高電源電圧で動作する高耐圧回路１００、２００と低電源電圧で動作する低耐圧回路３００、４００を内蔵する。入力信号Ａに応答して、高耐圧回路の第１素子５と第２素子３はオン状態とオフ状態に、低耐圧回路の第３素子７と第４素子８はオフ状態とオン状態に制御される。この状態において、高電源電圧供給端子に所定レベルのサージ電圧が供給される。この状態で、初期サージ電流が第１素子５と第２素子３の容量を介して低耐圧回路の出力端子Ｙに流入する。出力端子Ｙの電圧降下は、高耐圧回路の第２素子３のターンオン電圧に設定される。第２素子３はオフ状態からオン状態に制御されて、サージ電圧のエネルギーを吸収するサージ吸収電流が第１素子５と第２素子３に流入する。 （もっと読む）

【課題】本発明は、サージ電圧の低減及び発生ノイズの低減を可能とするスイッチング装置、スイッチングモジュールを提供することを目的とする。
【解決手段】本発明にかかるスイッチング装置は、スイッチング素子１と、エミッタ電極１００と、エミッタ電極１００を外部の主配線に接続するための主配線用エミッタ端子４と、エミッタ電極１００と主配線用エミッタ端子４との間の主電流経路に介在する、複数の制御用エミッタ端子５、制御用エミッタ端子６、制御用エミッタ端子７と、隣接する制御用エミッタ端子間の主電流経路に介挿されたインダクタンス８、インダクタンス９とを備えることを特徴とする。 （もっと読む）

【課題】微小電気機械システム（ＭＥＭＳ）アレイを含む電力切替システムを提供すること。
【解決手段】切替システム（４）は、ダイオードブリッジを形成する複数のダイオードと、複数のダイオードに接近して結合された微小電気機械システム（ＭＥＭＳ）スイッチアレイ（１２）とを含む。ＭＥＭＳスイッチアレイ（１２）は（Ｍ×Ｎ）アレイをなして電気的に接続される。（Ｍ×Ｎ）アレイは、第２のＭＥＭＳスイッチ脚部（４４）に並列に電気的に接続された第１のＭＥＭＳスイッチ脚部（４０）を含む。第１のＭＥＭＳスイッチ脚部（４０）は直列に電気的に接続された第１の複数のＭＥＭＳダイを含み、第２のＭＥＭＳスイッチ脚部（４４）は直列に電気的に接続された第２の複数のＭＥＭＳダイを含む。 （もっと読む）

【課題】定電流制御に異常が生じる場合、スイッチング素子S＊＃が熱破損するおそれが生じたり、スイッチング状態の切替に伴うサージが過度に大きくなったりするおそれがあること。
【解決手段】電源２０から出力される正の電荷は、異常検出用抵抗体２２、定電流用抵抗体２４および充電用スイッチング素子３２を介してスイッチング素子Ｓ＊＃のゲートに充電される。この際、定電流用抵抗体２４の電圧降下量が規定値となるように、オペアンプ３６によって充電用スイッチング素子３２のゲート電圧が操作される。異常検出用抵抗体２２の電圧降下量は、充電側異常判断部６２に取り込まれ、これに基づき定電流制御の異常の有無が判断される。 （もっと読む）

【課題】
サージ電圧を効果的に低減するとともに、簡易な回路構成で消費電力を低減した電源供給装置及び情報処理装置を提供する。
【解決手段】
電源供給装置は、交流電力が入力される入力端子と、前記入力端子に入力される交流電力を整流する整流回路と、前記整流回路で整流された電力を平滑化する平滑用キャパシタと、前記平滑用キャパシタの両端子間に直列に接続される、トランス用一次巻線及びスイッチング素子と、前記トランス用一次巻線に結合されるトランス用二次巻線と、前記トランス用二次巻線に接続される出力端子と、前記スイッチング素子に並列に接続されるスナバ回路であって、第１キャパシタ及び第２キャパシタの並列回路と、前記並列回路に直列に接続される抵抗器とを有するスナバ回路とを含む。 （もっと読む）

【課題】半導体素子のスイッチング時において、スイッチング損失の増加を抑制しつつ、サージ電圧を低減すること。
【解決手段】ｄｉ／ｄｔ帰還部２３は、ＩＧＢＴ１１Ｕがターンオフするときに、ＩＧＢＴ１１のコレクタ電流Ｉｃの時間変化に基づいて、帰還電圧ＶＦＢを生成する。また、ｄｉ／ｄｔ帰還部２３は、ＩＧＢＴ１１がターンオンするときに、図示せぬＦＷＤの転流電流ＩＦＷＤに基づいて、帰還電圧ＶＦＢを生成する。このようなｄｉ／ｄｔ帰還部２３は、帰還電圧ＶＦＢを駆動信号の電圧の一部として印加するタイミングを遅延させる遅延フィルタとして、ＬＰＦ回路２０１を備えている。ＬＰＦ２０１の遅延量、即ちインダクタンスＬｄを適度に調整することで、還流ダイオードの電圧におけるサージ電圧を低減させることができる。 （もっと読む）

【課題】半導体素子のスイッチング時において、スイッチング損失の増加を抑制しつつ、サージ電圧を低減すること。
【解決手段】電子回路１は、ＩＧＢＴ１１と、ＦＷＤ１２と、半導体素子駆動回路１３と、を備えている。半導体素子駆動回路１３は、ＩＧＢＴ１１のゲート−エミッタ間の電圧Ｖｇｅを可変することによって、ＩＧＢＴ１１のターンオン及びターンオフを制御する。半導体素子駆動回路１３のｄｉ／ｄｔ帰還部２３は、電子回路１の主電流であるＩＧＢＴ１１のコレクタ電流Ｉｃの時間的変化、即ち時間微分値ｄＩｃ／ｄｔに基づき帰還電圧ＶＦＢを生成し、ＩＧＢＴ１１のゲート−エミッタ間の電圧Ｖｇｅの一部として加算する。 （もっと読む）

【課題】接点容量が大きいリレーを用いることなくリレー接点の溶着を防止可能な電磁コイル駆動回路、及びこの電磁コイル駆動回路を備えた油圧式エレベータ装置を提供する。
【解決手段】リレー接点３に並列接続されたＣＲ回路の抵抗７と並列に、ダイオード８を設ける。ダイオード８の向きは、接点開路時に電磁コイル１の電流がダイオード８に流れコンデンサ６が充電される方向とする。接点開路時、電磁コイル１の電流は、ダイオード８を経由してコンデンサ６に流れるため、大容量のコンデンサを備えることにより、アーク発生時間を短縮できる。接点閉路時は、コンデンサ６の電荷がリレー接点３と抵抗７を経由し、突入電流として放電されるので、高抵抗を備えることにより、突入電流を低下できる。よって、接点容量の大きいリレーを採用する必要がなく、電磁コイル駆動回路の小型化、低コスト化及び長寿命化を図ることができる。 （もっと読む）

【課題】放熱設計や配線設計によるコストを抑制するスナバデバイスを備えた半導体装置の提供を目的とする。
【解決手段】本発明の半導体装置は、スイッチングトランジスタ１と、スイッチングトランジスタ１と同一導電性基板（フレーム）上に実装されるリカバリーダイオード２及びスナバデバイス６とを備える。スナバデバイス６は、スイッチングトランジスタ１の出力端子Ｃ−基準端子Ｅ間に接続されたＳｉＣ−ＭＯＳＦＥＴ３と、ＳｉＣ−ＭＯＳＦＥＴ３のゲート端子Ｇ−ドレイン端子Ｄ間に形成されたツェナーダイオード４と、ＳｉＣ−ＭＯＳＦＥＴ３のゲート端子Ｇ−ソース端子Ｓ間に形成された抵抗器５とを備える。スイッチングトランジスタ１の基準端子Ｅ、ＳｉＣ−ＭＯＳＦＥＴ３のソース端子、リカバリーダイオード２のアノード端子が共通接続される。 （もっと読む）

【課題】直流電圧が重畳された信号を伝送でき、かつ回路内でのサージ対策を少なくすることが可能なサージ保護回路、およびそのサージ保護回路を備えた電子機器を提供する。
【解決手段】電子機器１００は、端子１と、インダクタ２と、信号ライン３と、サージ保護回路５と、回路部５０とを備える。サージ保護回路５は、バリスタ１０と、フィルター１１と、ツェナーダイオード１２とを含む。フィルター１１は、並列ＬＣフィルターを構成する。フィルター１１のインピーダンスは、サージによる信号ライン３の電圧の上昇時間に対応するように予め定められた周波数範囲において高い。その一方で、フィルター１１のインピーダンスは、周波数が０の場合および信号Ｓの下限周波数の場合の両方において、上記予め定められた周波数範囲におけるインピーダンスよりも低い。 （もっと読む）

【課題】高電圧の回路に対応することができ、かつ、ＩＣチップ化の可能な電源用逆流阻止回路を提供することを目的とする。
【解決手段】逆流阻止用ＦＥＴのドレイン端子を入力端子に接続し、ソース端子を出力端子に接続し、ゲート端子をバイアス端子に接続し、逆流阻止用ＦＥＴの出力側に一方の差動増幅用スイッチ素子を、入力側に他方の差動増幅用スイッチ素子を接続し、入力電圧が出力電圧より高いとき他方の差動増幅用スイッチ素子をオンして逆流阻止用ＦＥＴを導通し、入力電圧が出力電圧より低いとき一方の差動増幅用スイッチ素子をオンして逆流阻止用ＦＥＴを非導通とする逆流阻止回路において、入力端子と他方の差動増幅用スイッチ素子との間に、スイッチ素子保護用ＦＥＴを、そのドレイン端子とソース端子を接続して挿入し、このスイッチ素子保護用ＦＥＴのゲート端子を基準電圧発生回路に接続する。 （もっと読む）