サージ電流発生装置
【課題】帰還回路を用いて負荷回路に供給する電流を制御して、負荷変動による誤差を生じない定電流回路並びにその定電流回路を備えた試験装置を提供する。
【解決手段】
サージ電流発生装置１００は、被検査対象９０に電流を出力する。電流制御回路１０−１〜１０−ｎは、電源部３０が出力する電流を制御して単位電流源として動作する。選択制御回路２０−１〜２０−ｎは、電流制御回路１０−１〜１０−ｎが出力する電流の供給を制御する。
【解決手段】
サージ電流発生装置１００は、被検査対象９０に電流を出力する。電流制御回路１０−１〜１０−ｎは、電源部３０が出力する電流を制御して単位電流源として動作する。選択制御回路２０−１〜２０−ｎは、電流制御回路１０−１〜１０−ｎが出力する電流の供給を制御する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、出力する電流を制御するサージ電流発生装置に関する。
【背景技術】
【０００２】
サージ電流発生装置は、急峻に変化する電流を発生させ、被試験素子に対しての電流サージ試験を行う際に使用される装置である。このような電流サージ試験は、半導体装置の製造工程における信頼性確認試験などで行われる。例えば、サージ電流保護用２端子サイリスタにおける信頼性確認試験では、サージ防護動作時の電流サージ耐量の特性を保証するために、大きなピーク値を有するサージ電流をミリ秒単位で印加する電流サージ試験が製品全数を対象として行われる。（例えば、特許文献１または２を参照）。
図２に示される従来のサージ電流発生装置１では、スイッチ２（ＳＷ１）をオン状態にすることで高電圧源Ｖｈ３から電荷充電用のコンデンサC４を充電し、被試験素子９０（ＤＵＴ）に対して制限抵抗Ｒｓ５を通じて電流サージを印加する。その電流サージの印加は、極性切換部６０に設けられるスイッチング素子６１〜６４（ＳＷ２ａ−ＳＷ２ｂ及びＳＷ３ａ−ＳＷ３ｂ）を切り換えて、電流の方向を反転させてそれぞれ行われる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】実開昭６１−１３１６７２号公報
【特許文献２】実開平０３−０３９１８３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、この図に示す構成のサージ電流発生装置１では、印加時間を長くする場合には実現が困難となる問題がある。例えば、必要なサージ電流ＩＴＳＭの値を確保しながら、サージ電流ＩＴＳＭを制限する制限抵抗Ｒｓ５の値を大きくすると、印加する電源電圧を高くする必要がある。そのような条件に対応するには、高い電圧を発生する電源設備が必要となり、また、その高い電圧の扱いにも制限が生じて実現が困難になる。そのため、放電時間を長くする手段として、制限抵抗Ｒｓ５の値を大きくすることが困難であることから、電荷充電用のコンデンサＣ４の静電容量を大容量化する必要があった。コンデンサＣ４の大容量化を行うと、充電時間の増加や、高い電圧で充電するために電源における損失による自己発熱の増加を招くことになる。そのような状況に対応するために、繰り返し行われる試験の周期を伸ばしたり、サージ電流発生装置を冷却する冷却装置を導入することにより十分な放熱量を確保したりする必要がある。これらの要因によって、試験効率が低下し、試験装置が大型化することなどが問題となっている。
【０００５】
そこで、本発明は、サージ電流試験の試験効率を確保し、構成を簡素化させたサージ電流発生装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上記問題を解決するために、本発明は、被検査対象に電流を出力するサージ電流発生装置であって、前記電流を出力する電源部と、前記電流を制御して単位電流源として動作する電流制御回路と、前記電流制御回路から出力する前記電流の供給を制御する選択制御回路と、前記電流の極性を切り換える極性切換部とを備えることを特徴とするサージ電流発生装置である。
【０００７】
また、本発明は、被検査対象に電流を出力するサージ電流発生装置であって、前記電流を出力する電源部と、分流された前記電流を制御して単位電流源として動作する複数の電流制御回路と、前記電流制御回路に対応して設けられ、選択された該電流制御回路を同期させて前記電流の供給と遮断とを制御する複数の選択制御回路と、前記電流制御回路が出力する電流をそれぞれ加算する電流加算部と、を備えることを特徴とするサージ電流発生装置である。
【０００８】
また、本発明は、上記発明において、前記電流制御回路は、前記分流された電流を制御する能動素子と、入力される電圧を分圧する第1の抵抗及び該第1の抵抗に直列に接続される第２の抵抗、並びに、前記第２の抵抗に並列接続される放電制御容量素子を含んで構成される制御信号生成部と、を備えることを特徴とする。
【０００９】
また、本発明は、上記発明において、前記被検査対象に供給する電流の極性を切り換える極性切換部とを備えることを特徴とする。
【発明の効果】
【００１０】
この本発明によれば、サージ電流発生装置は、被検査対象に電流を出力するサージ電流発生装置である。このサージ電流発生装置では、電流制御回路は、電源部から出力される電流を制御して単位電流源として動作する。選択制御回路は、その電流の供給を制御する。
これにより、電流制御回路は、出力する電流を制御することができる電流源として扱うことができる。それにより、被検査対象に供給する電流の制御を容易に行えるようになる。
【００１１】
また、本発明によれば、サージ電流発生装置は、被検査対象に電流を出力するサージ電流発生装置である。このサージ電流発生装置では、複数設けられる電流制御回路は、電源部が主力し、分流された電流をそれぞれ制御して単位電流源として動作する。選択制御回路は、電流制御回路に対応して設けられ、選択された該電流制御回路を同期させて電流の供給と遮断とを制御する。電流加算部は、電流制御回路が出力する電流をそれぞれ加算する。
これにより、電流制御回路は、出力する電流を制御することができる電流源として扱うことができる。その電流制御回路を複数組み合わせ、電流加算部により、それぞれ出力する電流を加算して出力することができる。また、電流制御回路は、出力する電流の発生タイミングについて同期させることができるので、加算された電流を特定の時間に集中させることができるようになる。これにより、個々の電流制御回路によって出力される電流容量を合わせた大電流を発生することができる。
【００１２】
また、本発明によれば、上記発明において、電流制御回路は、分流された電流を制御する能動素子と制御信号生成部とから形成される。制御信号生成部は、入力される電圧を分圧する第1の抵抗及び該第1の抵抗に直列に接続される第２の抵抗、並びに、第２の抵抗に並列接続される放電制御容量素子を含んで構成される。
これにより、個々の電流制御回路が発生する電流は、回路を分散させたことによる電流値を抑えることができる。そのため印加時間が長くなる電流サージ波形に対応させるために充電する放電制御容量素子の容量を小さくすることができ、容易に構成することができる。
【００１３】
また、本発明によれば、上記発明において、極性切換部は、被検査対象に供給する電流の極性を切り換える。
これにより、電流制御回路を単極性の構成にしても、極性切換部を備えることにより、出力する電流の方向を反転することが容易に行える。このため、被検査対象の接続を変更することなく両極性の試験が行える。
【図面の簡単な説明】
【００１４】
【図１】本実施形態によるサージ電流発生装置を示すブロック図である。
【図２】従来の実施形態におけるサージ電流発生装置を示すブロック図である。
【発明を実施するための形態】
【００１５】
以下、本発明の一実施形態によるサージ電流発生装置を図面を参照して説明する。
図１は、本実施形態によるサージ電流発生装置１００を示す概略ブロック図である。
この図に示されるサージ電流発生装置１００は、被検査対象（ＤＵＴ）９０にサージ電流を印加する試験装置である。被検査対象（ＤＵＴ）９０に適用される半導体装置の例としては、サージ電流保護回路に用いられる２端子型のサイリスタなどが適用できる。サージ電流発生装置１００は、スイッチング動作をする被検査対象（ＤＵＴ）９０であっても出力する電流の電流値を制御することができる。
【００１６】
サージ電流発生装置１００は、電流制御回路１０−１〜１０−ｎ、選択制御回路２０−１〜２０−ｎ、電源部３０、制御電源部４０、電流加算部５０及び極性切換部６０を備える。
サージ電流発生装置１００において電流制御回路１０−１〜１０−ｎ（以下、まとめて示すときには「電流制御回路１０」という。）は、被検査対象９０に印加するサージ電流を分流して、それぞれが独立した単位電流源として動作する。電流制御回路１０は、それぞれが独立して制御され、出力するサージ電流の供給と遮断を切り換えることができる。また、出力するサージ電流は、内部回路によって生成される制御電圧に応じた電流値によって定められる電流が出力される。
個々の電流制御回路１０は、能動素子１１−１〜１１−ｎ（以下、まとめて示すときには「能動素子１１」という。）、制御信号生成部１２−１〜１２−ｎ（以下、まとめて示すときには「制御信号生成部１２」という。）及び電流制限抵抗１６−１〜１６−ｎ（以下、まとめて示すときには「電流制限抵抗１６」という。）を備える。
【００１７】
能動素子１１は、電流制御回路１０ごとに分流される電流の通電を制御する。能動素子１１が電流制御回路１０によって通電電流を制御されると電源３０から供給される電流を被検査対象９０に供給する。能動素子１１は、例えば、トランジスタ（Bipolar transistor）、ＦＥＴ（Field effect transistor）、ＩＧＢＴ（Insulated Gate Bipolar Transistor）、などの電流制御素子を適用することができる。能動素子１１がＦＥＴの場合、能動素子１１のＰ端子がドレインに、Ｏ端子がソースに、Ｃ端子がゲートに相当する。以下、能動素子１１をＦＥＴとする場合を代表して説明する。
【００１８】
制御信号生成部１２は、入力される電圧を分圧する抵抗１３（第1の抵抗）及び抵抗１３に直列に接続される抵抗１４（第２の抵抗）、並びに、抵抗１４（第２の抵抗）に並列接続されるコンデンサ１５（放電制御容量素子）を含んで構成される。制御信号生成部１２は、抵抗１３に制御電圧が印加されると、抵抗１３と抵抗１４による分圧比によって能動素子１１の通電ピーク電流制御電圧を生成する。さらに、抵抗１４とコンデンサ１５で決まる放電時定数によって放電電流制御電圧を生成する。生成された通電ピーク電流制御電圧と放電電流波形制御電圧を能動素子１１に印加して、能動素子１１の通電電流波形を制御する。
電流制限抵抗１６は、能動素子１１に対応して設けられ、それぞれの能動素子１１に流される電流によって生じる電圧降下に応じて、出力される電流が制御される。
【００１９】
電流制御回路１０の電源端子Ｔｂ１０ｐ−１〜Ｔｂ１０ｐ−ｎ（以下、まとめて示すときには「電源端子Ｔｂ１０ｐ」という。）は、能動素子１１のＰ端子（ドレイン）が接続され、出力端子Ｔｂ１０ｏ−１〜Ｔｂ１０ｏ−ｎ（以下、まとめて示すときには「出力端子Ｔｂ１０ｏ」という。）は、能動素子１１のＯ端子（ソース）が直列に接続される電流制限抵抗１６を介して接続され、制御端子Ｔｂ１０ｃ−１〜Ｔｂ１０ｃ−ｎ（以下、まとめて示すときには「制御端子Ｔｂ１０ｃ」という。）は、制御信号生成部１２を介して能動素子１１のＣ端子（ゲート）が接続される。
【００２０】
選択制御回路２０−１〜２０−ｎ（以下、まとめて示すときには「選択制御回路２０」という。）は、電流制御回路１０ごとに対応して設けられ、それぞれが選択信号を出力するスイッチＳＷ１−１〜ＳＷ１−ｎ（以下、まとめて示すときには「スイッチＳＷ１」という。）を備える。スイッチＳＷ１は、入力される制御電源端子Ｔｂ２０ｉ−１〜Ｔｂ２０ｉ−ｎ（以下、まとめて示すときには「制御電源端子Ｔｂ２０ｉ」という。）と、制御信号出力端子Ｔｂ２０ｏ−１〜Ｔｂ２０ｏ−ｎ（以下、まとめて示すときには「制御信号出力端子Ｔｂ２０ｏ」という。）に接続され、制御電源端子Ｔｂ２０ｉと制御信号出力端子Ｔｂ２０ｏ間の接続を制御する。
選択制御回路２０は、選択された電流制御回路１０が出力するサージ電流の供給と遮断を制御することができる。選択制御回路２０は、電流制御回路１０を制御するタイミングを同期して制御することができる。同じタイミングで供給するように出力される電流を加算して印加させ、急峻に立ち上がる電流サージを生成させる制御を行うことができる。選択制御回路２０は、スイッチＳＷ１を操作して制御することができ、また、図示されない制御部からの制御信号によってスイッチＳＷ１が制御されても良い。
【００２１】
電源部３０は、被検査対象９０に印加するサージ電流を供給する電流源である。電源部３０は、電圧源３１（Ｖｐ）と、電圧源３１に並列接続されたコンデンサ３２（Ｃｐ）を備える。電圧源３１の負極とコンデンサ３２の一端は、基準電位接続端子に接続され、電圧源３１の正極とコンデンサ３２の他端が出力端子に接続される。コンデンサ３２は、急峻に変化する出力電流に対応するため、常に電源３１によって充電され、電流出力時の電流を補填する。このようにコンデンサ３２は、電源部３０の出力インピーダンスを下げる効果がある。
制御電源部４０は、電流制御回路１０及び選択制御回路２０の動作に必要な制御用電力を供給する。制御電源部４０から供給された電圧に応じて、電流制御回路１０によって電圧波形が変換され、変換された電圧波形に応じた電流が電流制御回路１０から出力される。制御電源部４０は、出力端子Ｔｂ４０ｐが正極を示し、出力端子Ｔｂ４０ｃが負極を示し、電圧Ｖｒｅｆを出力する。
【００２２】
電流加算部５０は、電流制御回路１０が出力する電流をそれぞれ加え合わせ、合成した電流を出力する。電流加算部５０は、電流制御回路１０に対応して設けられた入力端子Ｔｂ５０ｉ−１〜Ｔｂ５０ｉ−ｎ（以下、まとめて示すときには「入力端子Ｔｂ５０ｉ」という。）と、出力端子Ｔｂ５０ｏを備える。入力端子Ｔｂ５０ｉ−２〜Ｔｂ５０ｉ−ｎと出力端子Ｔｂ５０ｏの間には、ダイオード５１−２〜５１−ｎ（（以下、まとめて示すときには「ダイオード５１」という。）がそれぞれ設けられ、カソードを共通接続にして出力端子Ｔｂ５０ｏに接続される。また、入力端子Ｔｂ５０ｉ−１だけは、出力端子Ｔｂ５０ｏに直接接続される。
電流加算部５０は、極性切換部６０と組み合わせることにより、電流の方向を単方向とすることができる。電流加算部５０は、電流制御回路１０との接続にダイオードなどのスイッチング素子を設けることにより逆流を防止することができる。電流加算部５０は、１つの電流制御回路１０と接続する系統には、ダイオードを介さずに加算する系統を備える。この接続により、電流制御回路１０などを作動させる制御電源部４０を共通にすることが可能となる。
【００２３】
極性切換部６０は、被検査対象９０に供給する電流の極性を切り換える。極性切換部６０は、４つのスイッチ６１〜６４によってブリッジ回路を構成する。極性切換部６０は、対向するスイッチ６１（ＳＷ２ａ）とスイッチ６３（ＳＷ２ｂ）、並びに、スイッチ６２（ＳＷ３ａ）とスイッチ６４（ＳＷ３ｂ）を組にして、それぞれの組の一方を導通させ他方を遮断させてブリッジ回路の導通を切り換える。極性切換部６０は、入力端子Ｔｂ６０ｉにスイッチ６１（ＳＷ２ａ）とスイッチ６２（ＳＷ３ａ）の一端が接続され、接地端子Ｔｂ６０ｇにスイッチ６３（ＳＷ２ｂ）とスイッチ６４（ＳＷ３ｂ）の一端が接続される。
また、出力端子Ｔｂ６０ｏ−１にスイッチ６１（ＳＷ２ａ）とスイッチ６４（ＳＷ３ｂ）の他端が接続され、出力端子Ｔｂ６０ｏ−２にスイッチ６２（ＳＷ３ａ）スイッチ６３（ＳＷ２ｂ）の一端が接続される。
極性切換部６０は、このスイッチ６１〜６４の切り替えにより、電流の方向を切り換えることができる。
【００２４】
次に、上記に示した構成を備えるサージ電流発生装置１００の接続例について示す。
基準電位接続端子が基準電位に接続された電源部３０の出力端子には、電流制御回路１０のＴｂ１０ｐが接続される。制御電源部４０の出力端子Ｔｂ４０Ｐは、選択制御回路２０の制御電源端子Ｔｂ２０ｉにそれぞれ接続され、出力端子Ｔｂ４０ｃは、電流制御回路１０の出力端子Ｔｂ１０ｏ−１に接続される。選択制御回路２０の制御信号出力端子Ｔｂ２０ｏは、対応する電流制御回路１０の制御端子Ｔｂ１０ｃにそれぞれ接続される。電流制御回路１０の出力端子Ｔｂ１０ｏは、電流加算部５０の入力端子Ｔｂ５０ｉにそれぞれ接続される。電流加算部５０の出力端子Ｔｂ５０ｏは、極性切換部６０の入力端子Ｔｂ６０ｉに接続され、接地端子Ｔｂ６０ｇは基準電位端子に接続される。極性切換部６０の出力端子Ｔｂ６０ｏ−１とＴｂ６０ｏ−２の間に被検査対象（ＤＵＴ）９０が接続される。
【００２５】
続いて、サージ電流発生装置１００の動作について説明する。
まず、サージ電流発生装置１００における電流制御の仕組みを、１組の電流制御回路１０−１と選択制御回路２０−１によって制御する場合を例にして説明する。この説明において特に説明する場合を除き、制御電源部４０の負極の電位を基準として説明する。
選択制御回路２０−１のスイッチＳＷ１−１をオン（導通）状態にすることにより、電流制御回路１０−１の制御入力端子Ｔｂ１０ｃ−１にステップ状に変化する電圧Ｖｒｅｆが印加される。電流制御回路１０−１では、電圧Ｖｒｅｆを入力とし、出力される電流Ｉ１が制御される。電流Ｉ１は、電圧Ｖｒｅｆのステップ入力による過度応答としてとらえることができる。
入力される電圧Ｖｒｅｆは、抵抗１３と抵抗１４により電圧Ｖｃに分圧されるが、コンデンサＣ１５があることにより一次遅れの応答特性で電圧Ｖｃが遷移する。すなわち、電圧Ｖｃは、上記の通電ピーク電流制御電圧と放電電流波形制御電圧になる。制御電圧として電圧Ｖｃが印加された能動素子１１は、所定の閾値以上の電圧がＣ端子に印加されることにより導通状態となり、電流Ｉ１を制限抵抗１６−１に流入させる。制限抵抗１６−１では、電流Ｉ１によって（Ｒｓ×Ｉ１）の電圧降下が発生し、その電圧降下に応じて能動素子のＯ端子の電位が上昇する。この能動素子１１−１のＯ端子の電圧の上昇によって能動素子１１−１のＣ端子とＯ端子間に掛かる制御電圧が低下する。すなわち、能動素子１１−１にＦＥＴが適用される場合には、ソースフォロアの回路構成として機能することになる。以上の関係により、能動素子１１−１が出力する電流を設定できることを示される。
【００２６】
能動素子１１−１が出力する電流は、選択制御回路２０−１を介して循環する回路では、能動素子１１−１のＣ端子のインピーダンスが高いことから、電流制御に必要とされる微弱な電流が帰還することになる。残りの電流は、電流加算部５０、極性切換器６０、被検査対象（ＤＵＴ）９０及び電源部３０を介して電流制御回路１０に接続される閉回路に流れる電流となる。これにより、サージ電流発生装置１００は、能動素子１１−１の出力電流として設定した電流を、被検査対象（ＤＵＴ）９０に印加できる。
被検査対象（ＤＵＴ）９０が、サイリスタのようなスイッチング動作をする半導体素子であっても能動素子１１−１を制御する電圧Ｖｃに応じて出力する電流値を追従させることが可能である。例えば、立ち上がり時間１０マイクロ秒、半値幅１０００マイクロ秒（１０×１０００マイクロ秒）などの電流サージを被検査対象（ＤＵＴ）９０を印加するには、電圧Ｖｃに上記の時間条件を満足する制御電圧により制御することにより所定の電流サージを発生させることができる。
【００２７】
サージ電流発生装置１００における電流加算の仕組みを示す。
各電流制御回路１０及び選択制御回路２０が供給できる電流値は、同じ値（例えば、１０Ａ（アンペア））に設定されたとする。被検査対象（ＤＵＴ）９０に印加できる電流は、並列に接続された電流制御回路１０及び選択制御回路２０がそれぞれ供給する電流の加算値になる。すなわち、同じ電流値Ｉに設定されている電流制御回路１０及び選択制御回路２０では、サージ電流発生装置１００が出力する電流は、作動させる組の数ｎに応じて変化させることができ、その値は（Ｉ×ｎ）になる。
【００２８】
上記に示した１組の電流制御回路１０−１及び選択制御回路２０−１と、他の１組とされる電流制御回路１０−２及び選択制御回路２０−２とを組み合わせた形態を例にしてより詳細に説明する。
電源部３０が出力し、それぞれの組に分流されて電流値が制御された電流は、電流加算部５０によって加算され、極性切換部６０を介して被検査対象（ＤＵＴ）９０に印加され、電源部３０に戻る。
【００２９】
電流制御回路１０−２及び選択制御回路２０−２における電流制御は、上記の電流制御回路１０−１及び選択制御回路２０−１における電流制御と同様に制御される。相違点は、電流制御回路１０−２及び選択制御回路２０−２による回路では、電流制御回路１０−２の出力端子Ｔｂ１０ｏ−２は、電流加算部５０におけるダイオード５１−２を介して、制御電源部４０の負極に接続される。
能動素子１１−２が出力する電流は、選択制御回路２０−２を介して循環する回路では、能動素子１１−２のＣ端子のインピーダンスが高いことから、電流制御に必要とされる微弱な電流が帰還することになる。残りの電流は、電流加算部５０、極性切換器６０、被検査対象（ＤＵＴ）９０及び電源部３０を介して電流制御回路１０に接続される閉回路に流れる電流となる。これにより、サージ電流発生装置１００、能動素子１１−２の出力電流として設定した電流を、被検査対象（ＤＵＴ）９０に印加できる。
【００３０】
上記では２組を組み合わせた形態の例を示したが、同様に複数の電流制御回路１０及び選択制御回路２０を用いれば、それぞれが出力する電流は、電流加算部５０に設けられたダイオード５１によって加算することができる。このダイオード５１は、電流制御回路１０及び選択制御回路２０から電流が出力される場合には出力される電流の加算を行い、電流制御回路１０及び選択制御回路２０を作動させず電流を出力しない場合には、電流を出力しない電流制御回路１０に流入する電流を遮断する。これにより、ダイオード５１は、電流制御回路１０への大電流の流入を防止して回路を保護することができる。
【００３１】
以上に示したように、複数の選択制御回路２０は、同じ位相で複数の電流制御回路１０を制御することにより、個々の電流制御回路１０が出力する電流値を加算した電流値を有するサージ電流を発生させることが可能となる。
【００３２】
なお、本発明のサージ電流発生装置は、サージ電流発生装置１００に相当する。また、本発明の電源部は、電源部３０に相当する。また、本発明の電流制御回路は、電流制御回路１０（１０−１、１０−２〜１０−ｎ）に相当する。また、本発明の選択制御回路は、選択制御回路２０（２０−１、２０−２〜２０−ｎ）に相当する。また、本発明の電流加算部は、電流加算部５０に相当する。また、本発明の能動素子は、能動素子１１（１１−１、１１−２〜１１−ｎ）に相当する。また、本発明の制御信号生成部は、制御信号生成部１２（１２−１、１２−２〜１２−ｎ）に相当する。また、本発明の極性切換部は、極性切換部６０に相当する。
【００３３】
なお、本発明は、上記の各実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲で変更可能である。本発明のサージ電流発生装置１００における電流制御回路１０は、能動素子１１の周辺回路は、適用される半導体装置に応じて変更し、構成数や電流容量ついても特定されるものではない。
【符号の説明】
【００３４】
１００ サージ電流発生装置
１０−１、１０−２、１０−ｎ 電流制御回路
１１−１、１１−２、１１−ｎ 能動素子
１２−１、１２−２、１２−ｎ
１３、１４ 抵抗
１５ コンデンサ
１６−１、１６−２、１６−ｎ 電流制限抵抗
１−１、１−２、１−ｎ
２０−１、２０−２、２０−ｎ 選択制御回路
ＳＷ１−１、ＳＷ１−２、ＳＷ１−ｎ スイッチ
３０ 電源部
３１ 電源
３２ コンデンサ
４０ 制御電源部
５０ 電流加算部
５１−２、５１−ｎ ダイオード
６０ 極性切換部
６１、６２、６３、６４ スイッチＳＷ２ａ、ＳＷ２ｂ、ＳＷ３ａ、ＳＷ３ｂ
９０被検査対象（ＤＵＴ）
【技術分野】
【０００１】
本発明は、出力する電流を制御するサージ電流発生装置に関する。
【背景技術】
【０００２】
サージ電流発生装置は、急峻に変化する電流を発生させ、被試験素子に対しての電流サージ試験を行う際に使用される装置である。このような電流サージ試験は、半導体装置の製造工程における信頼性確認試験などで行われる。例えば、サージ電流保護用２端子サイリスタにおける信頼性確認試験では、サージ防護動作時の電流サージ耐量の特性を保証するために、大きなピーク値を有するサージ電流をミリ秒単位で印加する電流サージ試験が製品全数を対象として行われる。（例えば、特許文献１または２を参照）。
図２に示される従来のサージ電流発生装置１では、スイッチ２（ＳＷ１）をオン状態にすることで高電圧源Ｖｈ３から電荷充電用のコンデンサC４を充電し、被試験素子９０（ＤＵＴ）に対して制限抵抗Ｒｓ５を通じて電流サージを印加する。その電流サージの印加は、極性切換部６０に設けられるスイッチング素子６１〜６４（ＳＷ２ａ−ＳＷ２ｂ及びＳＷ３ａ−ＳＷ３ｂ）を切り換えて、電流の方向を反転させてそれぞれ行われる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】実開昭６１−１３１６７２号公報
【特許文献２】実開平０３−０３９１８３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、この図に示す構成のサージ電流発生装置１では、印加時間を長くする場合には実現が困難となる問題がある。例えば、必要なサージ電流ＩＴＳＭの値を確保しながら、サージ電流ＩＴＳＭを制限する制限抵抗Ｒｓ５の値を大きくすると、印加する電源電圧を高くする必要がある。そのような条件に対応するには、高い電圧を発生する電源設備が必要となり、また、その高い電圧の扱いにも制限が生じて実現が困難になる。そのため、放電時間を長くする手段として、制限抵抗Ｒｓ５の値を大きくすることが困難であることから、電荷充電用のコンデンサＣ４の静電容量を大容量化する必要があった。コンデンサＣ４の大容量化を行うと、充電時間の増加や、高い電圧で充電するために電源における損失による自己発熱の増加を招くことになる。そのような状況に対応するために、繰り返し行われる試験の周期を伸ばしたり、サージ電流発生装置を冷却する冷却装置を導入することにより十分な放熱量を確保したりする必要がある。これらの要因によって、試験効率が低下し、試験装置が大型化することなどが問題となっている。
【０００５】
そこで、本発明は、サージ電流試験の試験効率を確保し、構成を簡素化させたサージ電流発生装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上記問題を解決するために、本発明は、被検査対象に電流を出力するサージ電流発生装置であって、前記電流を出力する電源部と、前記電流を制御して単位電流源として動作する電流制御回路と、前記電流制御回路から出力する前記電流の供給を制御する選択制御回路と、前記電流の極性を切り換える極性切換部とを備えることを特徴とするサージ電流発生装置である。
【０００７】
また、本発明は、被検査対象に電流を出力するサージ電流発生装置であって、前記電流を出力する電源部と、分流された前記電流を制御して単位電流源として動作する複数の電流制御回路と、前記電流制御回路に対応して設けられ、選択された該電流制御回路を同期させて前記電流の供給と遮断とを制御する複数の選択制御回路と、前記電流制御回路が出力する電流をそれぞれ加算する電流加算部と、を備えることを特徴とするサージ電流発生装置である。
【０００８】
また、本発明は、上記発明において、前記電流制御回路は、前記分流された電流を制御する能動素子と、入力される電圧を分圧する第1の抵抗及び該第1の抵抗に直列に接続される第２の抵抗、並びに、前記第２の抵抗に並列接続される放電制御容量素子を含んで構成される制御信号生成部と、を備えることを特徴とする。
【０００９】
また、本発明は、上記発明において、前記被検査対象に供給する電流の極性を切り換える極性切換部とを備えることを特徴とする。
【発明の効果】
【００１０】
この本発明によれば、サージ電流発生装置は、被検査対象に電流を出力するサージ電流発生装置である。このサージ電流発生装置では、電流制御回路は、電源部から出力される電流を制御して単位電流源として動作する。選択制御回路は、その電流の供給を制御する。
これにより、電流制御回路は、出力する電流を制御することができる電流源として扱うことができる。それにより、被検査対象に供給する電流の制御を容易に行えるようになる。
【００１１】
また、本発明によれば、サージ電流発生装置は、被検査対象に電流を出力するサージ電流発生装置である。このサージ電流発生装置では、複数設けられる電流制御回路は、電源部が主力し、分流された電流をそれぞれ制御して単位電流源として動作する。選択制御回路は、電流制御回路に対応して設けられ、選択された該電流制御回路を同期させて電流の供給と遮断とを制御する。電流加算部は、電流制御回路が出力する電流をそれぞれ加算する。
これにより、電流制御回路は、出力する電流を制御することができる電流源として扱うことができる。その電流制御回路を複数組み合わせ、電流加算部により、それぞれ出力する電流を加算して出力することができる。また、電流制御回路は、出力する電流の発生タイミングについて同期させることができるので、加算された電流を特定の時間に集中させることができるようになる。これにより、個々の電流制御回路によって出力される電流容量を合わせた大電流を発生することができる。
【００１２】
また、本発明によれば、上記発明において、電流制御回路は、分流された電流を制御する能動素子と制御信号生成部とから形成される。制御信号生成部は、入力される電圧を分圧する第1の抵抗及び該第1の抵抗に直列に接続される第２の抵抗、並びに、第２の抵抗に並列接続される放電制御容量素子を含んで構成される。
これにより、個々の電流制御回路が発生する電流は、回路を分散させたことによる電流値を抑えることができる。そのため印加時間が長くなる電流サージ波形に対応させるために充電する放電制御容量素子の容量を小さくすることができ、容易に構成することができる。
【００１３】
また、本発明によれば、上記発明において、極性切換部は、被検査対象に供給する電流の極性を切り換える。
これにより、電流制御回路を単極性の構成にしても、極性切換部を備えることにより、出力する電流の方向を反転することが容易に行える。このため、被検査対象の接続を変更することなく両極性の試験が行える。
【図面の簡単な説明】
【００１４】
【図１】本実施形態によるサージ電流発生装置を示すブロック図である。
【図２】従来の実施形態におけるサージ電流発生装置を示すブロック図である。
【発明を実施するための形態】
【００１５】
以下、本発明の一実施形態によるサージ電流発生装置を図面を参照して説明する。
図１は、本実施形態によるサージ電流発生装置１００を示す概略ブロック図である。
この図に示されるサージ電流発生装置１００は、被検査対象（ＤＵＴ）９０にサージ電流を印加する試験装置である。被検査対象（ＤＵＴ）９０に適用される半導体装置の例としては、サージ電流保護回路に用いられる２端子型のサイリスタなどが適用できる。サージ電流発生装置１００は、スイッチング動作をする被検査対象（ＤＵＴ）９０であっても出力する電流の電流値を制御することができる。
【００１６】
サージ電流発生装置１００は、電流制御回路１０−１〜１０−ｎ、選択制御回路２０−１〜２０−ｎ、電源部３０、制御電源部４０、電流加算部５０及び極性切換部６０を備える。
サージ電流発生装置１００において電流制御回路１０−１〜１０−ｎ（以下、まとめて示すときには「電流制御回路１０」という。）は、被検査対象９０に印加するサージ電流を分流して、それぞれが独立した単位電流源として動作する。電流制御回路１０は、それぞれが独立して制御され、出力するサージ電流の供給と遮断を切り換えることができる。また、出力するサージ電流は、内部回路によって生成される制御電圧に応じた電流値によって定められる電流が出力される。
個々の電流制御回路１０は、能動素子１１−１〜１１−ｎ（以下、まとめて示すときには「能動素子１１」という。）、制御信号生成部１２−１〜１２−ｎ（以下、まとめて示すときには「制御信号生成部１２」という。）及び電流制限抵抗１６−１〜１６−ｎ（以下、まとめて示すときには「電流制限抵抗１６」という。）を備える。
【００１７】
能動素子１１は、電流制御回路１０ごとに分流される電流の通電を制御する。能動素子１１が電流制御回路１０によって通電電流を制御されると電源３０から供給される電流を被検査対象９０に供給する。能動素子１１は、例えば、トランジスタ（Bipolar transistor）、ＦＥＴ（Field effect transistor）、ＩＧＢＴ（Insulated Gate Bipolar Transistor）、などの電流制御素子を適用することができる。能動素子１１がＦＥＴの場合、能動素子１１のＰ端子がドレインに、Ｏ端子がソースに、Ｃ端子がゲートに相当する。以下、能動素子１１をＦＥＴとする場合を代表して説明する。
【００１８】
制御信号生成部１２は、入力される電圧を分圧する抵抗１３（第1の抵抗）及び抵抗１３に直列に接続される抵抗１４（第２の抵抗）、並びに、抵抗１４（第２の抵抗）に並列接続されるコンデンサ１５（放電制御容量素子）を含んで構成される。制御信号生成部１２は、抵抗１３に制御電圧が印加されると、抵抗１３と抵抗１４による分圧比によって能動素子１１の通電ピーク電流制御電圧を生成する。さらに、抵抗１４とコンデンサ１５で決まる放電時定数によって放電電流制御電圧を生成する。生成された通電ピーク電流制御電圧と放電電流波形制御電圧を能動素子１１に印加して、能動素子１１の通電電流波形を制御する。
電流制限抵抗１６は、能動素子１１に対応して設けられ、それぞれの能動素子１１に流される電流によって生じる電圧降下に応じて、出力される電流が制御される。
【００１９】
電流制御回路１０の電源端子Ｔｂ１０ｐ−１〜Ｔｂ１０ｐ−ｎ（以下、まとめて示すときには「電源端子Ｔｂ１０ｐ」という。）は、能動素子１１のＰ端子（ドレイン）が接続され、出力端子Ｔｂ１０ｏ−１〜Ｔｂ１０ｏ−ｎ（以下、まとめて示すときには「出力端子Ｔｂ１０ｏ」という。）は、能動素子１１のＯ端子（ソース）が直列に接続される電流制限抵抗１６を介して接続され、制御端子Ｔｂ１０ｃ−１〜Ｔｂ１０ｃ−ｎ（以下、まとめて示すときには「制御端子Ｔｂ１０ｃ」という。）は、制御信号生成部１２を介して能動素子１１のＣ端子（ゲート）が接続される。
【００２０】
選択制御回路２０−１〜２０−ｎ（以下、まとめて示すときには「選択制御回路２０」という。）は、電流制御回路１０ごとに対応して設けられ、それぞれが選択信号を出力するスイッチＳＷ１−１〜ＳＷ１−ｎ（以下、まとめて示すときには「スイッチＳＷ１」という。）を備える。スイッチＳＷ１は、入力される制御電源端子Ｔｂ２０ｉ−１〜Ｔｂ２０ｉ−ｎ（以下、まとめて示すときには「制御電源端子Ｔｂ２０ｉ」という。）と、制御信号出力端子Ｔｂ２０ｏ−１〜Ｔｂ２０ｏ−ｎ（以下、まとめて示すときには「制御信号出力端子Ｔｂ２０ｏ」という。）に接続され、制御電源端子Ｔｂ２０ｉと制御信号出力端子Ｔｂ２０ｏ間の接続を制御する。
選択制御回路２０は、選択された電流制御回路１０が出力するサージ電流の供給と遮断を制御することができる。選択制御回路２０は、電流制御回路１０を制御するタイミングを同期して制御することができる。同じタイミングで供給するように出力される電流を加算して印加させ、急峻に立ち上がる電流サージを生成させる制御を行うことができる。選択制御回路２０は、スイッチＳＷ１を操作して制御することができ、また、図示されない制御部からの制御信号によってスイッチＳＷ１が制御されても良い。
【００２１】
電源部３０は、被検査対象９０に印加するサージ電流を供給する電流源である。電源部３０は、電圧源３１（Ｖｐ）と、電圧源３１に並列接続されたコンデンサ３２（Ｃｐ）を備える。電圧源３１の負極とコンデンサ３２の一端は、基準電位接続端子に接続され、電圧源３１の正極とコンデンサ３２の他端が出力端子に接続される。コンデンサ３２は、急峻に変化する出力電流に対応するため、常に電源３１によって充電され、電流出力時の電流を補填する。このようにコンデンサ３２は、電源部３０の出力インピーダンスを下げる効果がある。
制御電源部４０は、電流制御回路１０及び選択制御回路２０の動作に必要な制御用電力を供給する。制御電源部４０から供給された電圧に応じて、電流制御回路１０によって電圧波形が変換され、変換された電圧波形に応じた電流が電流制御回路１０から出力される。制御電源部４０は、出力端子Ｔｂ４０ｐが正極を示し、出力端子Ｔｂ４０ｃが負極を示し、電圧Ｖｒｅｆを出力する。
【００２２】
電流加算部５０は、電流制御回路１０が出力する電流をそれぞれ加え合わせ、合成した電流を出力する。電流加算部５０は、電流制御回路１０に対応して設けられた入力端子Ｔｂ５０ｉ−１〜Ｔｂ５０ｉ−ｎ（以下、まとめて示すときには「入力端子Ｔｂ５０ｉ」という。）と、出力端子Ｔｂ５０ｏを備える。入力端子Ｔｂ５０ｉ−２〜Ｔｂ５０ｉ−ｎと出力端子Ｔｂ５０ｏの間には、ダイオード５１−２〜５１−ｎ（（以下、まとめて示すときには「ダイオード５１」という。）がそれぞれ設けられ、カソードを共通接続にして出力端子Ｔｂ５０ｏに接続される。また、入力端子Ｔｂ５０ｉ−１だけは、出力端子Ｔｂ５０ｏに直接接続される。
電流加算部５０は、極性切換部６０と組み合わせることにより、電流の方向を単方向とすることができる。電流加算部５０は、電流制御回路１０との接続にダイオードなどのスイッチング素子を設けることにより逆流を防止することができる。電流加算部５０は、１つの電流制御回路１０と接続する系統には、ダイオードを介さずに加算する系統を備える。この接続により、電流制御回路１０などを作動させる制御電源部４０を共通にすることが可能となる。
【００２３】
極性切換部６０は、被検査対象９０に供給する電流の極性を切り換える。極性切換部６０は、４つのスイッチ６１〜６４によってブリッジ回路を構成する。極性切換部６０は、対向するスイッチ６１（ＳＷ２ａ）とスイッチ６３（ＳＷ２ｂ）、並びに、スイッチ６２（ＳＷ３ａ）とスイッチ６４（ＳＷ３ｂ）を組にして、それぞれの組の一方を導通させ他方を遮断させてブリッジ回路の導通を切り換える。極性切換部６０は、入力端子Ｔｂ６０ｉにスイッチ６１（ＳＷ２ａ）とスイッチ６２（ＳＷ３ａ）の一端が接続され、接地端子Ｔｂ６０ｇにスイッチ６３（ＳＷ２ｂ）とスイッチ６４（ＳＷ３ｂ）の一端が接続される。
また、出力端子Ｔｂ６０ｏ−１にスイッチ６１（ＳＷ２ａ）とスイッチ６４（ＳＷ３ｂ）の他端が接続され、出力端子Ｔｂ６０ｏ−２にスイッチ６２（ＳＷ３ａ）スイッチ６３（ＳＷ２ｂ）の一端が接続される。
極性切換部６０は、このスイッチ６１〜６４の切り替えにより、電流の方向を切り換えることができる。
【００２４】
次に、上記に示した構成を備えるサージ電流発生装置１００の接続例について示す。
基準電位接続端子が基準電位に接続された電源部３０の出力端子には、電流制御回路１０のＴｂ１０ｐが接続される。制御電源部４０の出力端子Ｔｂ４０Ｐは、選択制御回路２０の制御電源端子Ｔｂ２０ｉにそれぞれ接続され、出力端子Ｔｂ４０ｃは、電流制御回路１０の出力端子Ｔｂ１０ｏ−１に接続される。選択制御回路２０の制御信号出力端子Ｔｂ２０ｏは、対応する電流制御回路１０の制御端子Ｔｂ１０ｃにそれぞれ接続される。電流制御回路１０の出力端子Ｔｂ１０ｏは、電流加算部５０の入力端子Ｔｂ５０ｉにそれぞれ接続される。電流加算部５０の出力端子Ｔｂ５０ｏは、極性切換部６０の入力端子Ｔｂ６０ｉに接続され、接地端子Ｔｂ６０ｇは基準電位端子に接続される。極性切換部６０の出力端子Ｔｂ６０ｏ−１とＴｂ６０ｏ−２の間に被検査対象（ＤＵＴ）９０が接続される。
【００２５】
続いて、サージ電流発生装置１００の動作について説明する。
まず、サージ電流発生装置１００における電流制御の仕組みを、１組の電流制御回路１０−１と選択制御回路２０−１によって制御する場合を例にして説明する。この説明において特に説明する場合を除き、制御電源部４０の負極の電位を基準として説明する。
選択制御回路２０−１のスイッチＳＷ１−１をオン（導通）状態にすることにより、電流制御回路１０−１の制御入力端子Ｔｂ１０ｃ−１にステップ状に変化する電圧Ｖｒｅｆが印加される。電流制御回路１０−１では、電圧Ｖｒｅｆを入力とし、出力される電流Ｉ１が制御される。電流Ｉ１は、電圧Ｖｒｅｆのステップ入力による過度応答としてとらえることができる。
入力される電圧Ｖｒｅｆは、抵抗１３と抵抗１４により電圧Ｖｃに分圧されるが、コンデンサＣ１５があることにより一次遅れの応答特性で電圧Ｖｃが遷移する。すなわち、電圧Ｖｃは、上記の通電ピーク電流制御電圧と放電電流波形制御電圧になる。制御電圧として電圧Ｖｃが印加された能動素子１１は、所定の閾値以上の電圧がＣ端子に印加されることにより導通状態となり、電流Ｉ１を制限抵抗１６−１に流入させる。制限抵抗１６−１では、電流Ｉ１によって（Ｒｓ×Ｉ１）の電圧降下が発生し、その電圧降下に応じて能動素子のＯ端子の電位が上昇する。この能動素子１１−１のＯ端子の電圧の上昇によって能動素子１１−１のＣ端子とＯ端子間に掛かる制御電圧が低下する。すなわち、能動素子１１−１にＦＥＴが適用される場合には、ソースフォロアの回路構成として機能することになる。以上の関係により、能動素子１１−１が出力する電流を設定できることを示される。
【００２６】
能動素子１１−１が出力する電流は、選択制御回路２０−１を介して循環する回路では、能動素子１１−１のＣ端子のインピーダンスが高いことから、電流制御に必要とされる微弱な電流が帰還することになる。残りの電流は、電流加算部５０、極性切換器６０、被検査対象（ＤＵＴ）９０及び電源部３０を介して電流制御回路１０に接続される閉回路に流れる電流となる。これにより、サージ電流発生装置１００は、能動素子１１−１の出力電流として設定した電流を、被検査対象（ＤＵＴ）９０に印加できる。
被検査対象（ＤＵＴ）９０が、サイリスタのようなスイッチング動作をする半導体素子であっても能動素子１１−１を制御する電圧Ｖｃに応じて出力する電流値を追従させることが可能である。例えば、立ち上がり時間１０マイクロ秒、半値幅１０００マイクロ秒（１０×１０００マイクロ秒）などの電流サージを被検査対象（ＤＵＴ）９０を印加するには、電圧Ｖｃに上記の時間条件を満足する制御電圧により制御することにより所定の電流サージを発生させることができる。
【００２７】
サージ電流発生装置１００における電流加算の仕組みを示す。
各電流制御回路１０及び選択制御回路２０が供給できる電流値は、同じ値（例えば、１０Ａ（アンペア））に設定されたとする。被検査対象（ＤＵＴ）９０に印加できる電流は、並列に接続された電流制御回路１０及び選択制御回路２０がそれぞれ供給する電流の加算値になる。すなわち、同じ電流値Ｉに設定されている電流制御回路１０及び選択制御回路２０では、サージ電流発生装置１００が出力する電流は、作動させる組の数ｎに応じて変化させることができ、その値は（Ｉ×ｎ）になる。
【００２８】
上記に示した１組の電流制御回路１０−１及び選択制御回路２０−１と、他の１組とされる電流制御回路１０−２及び選択制御回路２０−２とを組み合わせた形態を例にしてより詳細に説明する。
電源部３０が出力し、それぞれの組に分流されて電流値が制御された電流は、電流加算部５０によって加算され、極性切換部６０を介して被検査対象（ＤＵＴ）９０に印加され、電源部３０に戻る。
【００２９】
電流制御回路１０−２及び選択制御回路２０−２における電流制御は、上記の電流制御回路１０−１及び選択制御回路２０−１における電流制御と同様に制御される。相違点は、電流制御回路１０−２及び選択制御回路２０−２による回路では、電流制御回路１０−２の出力端子Ｔｂ１０ｏ−２は、電流加算部５０におけるダイオード５１−２を介して、制御電源部４０の負極に接続される。
能動素子１１−２が出力する電流は、選択制御回路２０−２を介して循環する回路では、能動素子１１−２のＣ端子のインピーダンスが高いことから、電流制御に必要とされる微弱な電流が帰還することになる。残りの電流は、電流加算部５０、極性切換器６０、被検査対象（ＤＵＴ）９０及び電源部３０を介して電流制御回路１０に接続される閉回路に流れる電流となる。これにより、サージ電流発生装置１００、能動素子１１−２の出力電流として設定した電流を、被検査対象（ＤＵＴ）９０に印加できる。
【００３０】
上記では２組を組み合わせた形態の例を示したが、同様に複数の電流制御回路１０及び選択制御回路２０を用いれば、それぞれが出力する電流は、電流加算部５０に設けられたダイオード５１によって加算することができる。このダイオード５１は、電流制御回路１０及び選択制御回路２０から電流が出力される場合には出力される電流の加算を行い、電流制御回路１０及び選択制御回路２０を作動させず電流を出力しない場合には、電流を出力しない電流制御回路１０に流入する電流を遮断する。これにより、ダイオード５１は、電流制御回路１０への大電流の流入を防止して回路を保護することができる。
【００３１】
以上に示したように、複数の選択制御回路２０は、同じ位相で複数の電流制御回路１０を制御することにより、個々の電流制御回路１０が出力する電流値を加算した電流値を有するサージ電流を発生させることが可能となる。
【００３２】
なお、本発明のサージ電流発生装置は、サージ電流発生装置１００に相当する。また、本発明の電源部は、電源部３０に相当する。また、本発明の電流制御回路は、電流制御回路１０（１０−１、１０−２〜１０−ｎ）に相当する。また、本発明の選択制御回路は、選択制御回路２０（２０−１、２０−２〜２０−ｎ）に相当する。また、本発明の電流加算部は、電流加算部５０に相当する。また、本発明の能動素子は、能動素子１１（１１−１、１１−２〜１１−ｎ）に相当する。また、本発明の制御信号生成部は、制御信号生成部１２（１２−１、１２−２〜１２−ｎ）に相当する。また、本発明の極性切換部は、極性切換部６０に相当する。
【００３３】
なお、本発明は、上記の各実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲で変更可能である。本発明のサージ電流発生装置１００における電流制御回路１０は、能動素子１１の周辺回路は、適用される半導体装置に応じて変更し、構成数や電流容量ついても特定されるものではない。
【符号の説明】
【００３４】
１００ サージ電流発生装置
１０−１、１０−２、１０−ｎ 電流制御回路
１１−１、１１−２、１１−ｎ 能動素子
１２−１、１２−２、１２−ｎ
１３、１４ 抵抗
１５ コンデンサ
１６−１、１６−２、１６−ｎ 電流制限抵抗
１−１、１−２、１−ｎ
２０−１、２０−２、２０−ｎ 選択制御回路
ＳＷ１−１、ＳＷ１−２、ＳＷ１−ｎ スイッチ
３０ 電源部
３１ 電源
３２ コンデンサ
４０ 制御電源部
５０ 電流加算部
５１−２、５１−ｎ ダイオード
６０ 極性切換部
６１、６２、６３、６４ スイッチＳＷ２ａ、ＳＷ２ｂ、ＳＷ３ａ、ＳＷ３ｂ
９０被検査対象（ＤＵＴ）
【特許請求の範囲】
【請求項１】
被検査対象に電流を出力するサージ電流発生装置であって、
前記電流を出力する電源部と、
前記電流を制御して単位電流源として動作する電流制御回路と、
前記電流制御回路から出力する前記電流の供給を制御する選択制御回路と、
前記電流の極性を切り換える極性切換部と
を備えることを特徴とするサージ電流発生装置。
【請求項２】
被検査対象に電流を出力するサージ電流発生装置であって、
前記電流を出力する電源部と、
分流された前記電流を制御して単位電流源として動作する複数の電流制御回路と、
前記電流制御回路に対応して設けられ、選択された該電流制御回路を同期させて前記電流の供給と遮断とを制御する複数の選択制御回路と、
前記電流制御回路が出力する電流をそれぞれ加算する電流加算部と、
を備えることを特徴とするサージ電流発生装置。
【請求項３】
前記電流制御回路は、
前記分流された電流を制御する能動素子と、
入力される電圧を分圧する第1の抵抗及び該第1の抵抗に直列に接続される第２の抵抗、並びに、前記第２の抵抗に並列接続される放電制御容量素子を含んで構成される制御信号生成部と、
を備えることを特徴とする請求項１または請求項２に記載のサージ電流発生装置。
【請求項４】
前記被検査対象に供給する電流の極性を切り換える極性切換部と
を備えることを特徴とする請求項２に記載のサージ電流発生装置。
【請求項１】
被検査対象に電流を出力するサージ電流発生装置であって、
前記電流を出力する電源部と、
前記電流を制御して単位電流源として動作する電流制御回路と、
前記電流制御回路から出力する前記電流の供給を制御する選択制御回路と、
前記電流の極性を切り換える極性切換部と
を備えることを特徴とするサージ電流発生装置。
【請求項２】
被検査対象に電流を出力するサージ電流発生装置であって、
前記電流を出力する電源部と、
分流された前記電流を制御して単位電流源として動作する複数の電流制御回路と、
前記電流制御回路に対応して設けられ、選択された該電流制御回路を同期させて前記電流の供給と遮断とを制御する複数の選択制御回路と、
前記電流制御回路が出力する電流をそれぞれ加算する電流加算部と、
を備えることを特徴とするサージ電流発生装置。
【請求項３】
前記電流制御回路は、
前記分流された電流を制御する能動素子と、
入力される電圧を分圧する第1の抵抗及び該第1の抵抗に直列に接続される第２の抵抗、並びに、前記第２の抵抗に並列接続される放電制御容量素子を含んで構成される制御信号生成部と、
を備えることを特徴とする請求項１または請求項２に記載のサージ電流発生装置。
【請求項４】
前記被検査対象に供給する電流の極性を切り換える極性切換部と
を備えることを特徴とする請求項２に記載のサージ電流発生装置。
【図１】
【図２】
【図２】
【公開番号】特開２０１０−１６９６３２（Ｐ２０１０−１６９６３２Ａ）
【公開日】平成２２年８月５日（２０１０．８．５）
【国際特許分類】
【出願番号】特願２００９−１４４７３（Ｐ２００９−１４４７３）
【出願日】平成２１年１月２６日（２００９．１．２６）
【出願人】（０００００２０３７）新電元工業株式会社 (776)
【出願人】（５９１１３２９５５）株式会社秋田新電元 (29)
【Ｆターム（参考）】
【公開日】平成２２年８月５日（２０１０．８．５）
【国際特許分類】
【出願日】平成２１年１月２６日（２００９．１．２６）
【出願人】（０００００２０３７）新電元工業株式会社 (776)
【出願人】（５９１１３２９５５）株式会社秋田新電元 (29)
【Ｆターム（参考）】
[ Back to top ]