シングルイベントアップセットに対する耐性を増加させた記憶回路および方法
【課題】シングルイベントアップセットへの増加した耐性のある記憶回路が、回路の動作方法と共に提供される。
【解決手段】記憶回路は、第１記憶機能を実行する少なくとも１の動作モードのある第１記憶ブロックと、前記第１記憶機能と異なる第２記憶機能を実行する少なくとも１の動作モードのある第２記憶ブロックとを有する。構成回路は、第２記憶機能が未使用である所定の動作モードに応答し、第１記憶ブロックと並列動作するよう第２記憶ブロックを構成する。記憶ブロックの１つが有用でない機能を実行している場合、２つの記憶ブロックを並列に配列し、有用な記憶機能をなおも実行している記憶ブロックの大きさを増加させ、シングルイベントアップセットへの耐性を増加させる。この手法は、最小面積および電力消費オーバーヘッドのある、多くの逐次セル設計で使用可能な小型記憶回路を提供する。
【解決手段】記憶回路は、第１記憶機能を実行する少なくとも１の動作モードのある第１記憶ブロックと、前記第１記憶機能と異なる第２記憶機能を実行する少なくとも１の動作モードのある第２記憶ブロックとを有する。構成回路は、第２記憶機能が未使用である所定の動作モードに応答し、第１記憶ブロックと並列動作するよう第２記憶ブロックを構成する。記憶ブロックの１つが有用でない機能を実行している場合、２つの記憶ブロックを並列に配列し、有用な記憶機能をなおも実行している記憶ブロックの大きさを増加させ、シングルイベントアップセットへの耐性を増加させる。この手法は、最小面積および電力消費オーバーヘッドのある、多くの逐次セル設計で使用可能な小型記憶回路を提供する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、シングルイベントアップセットに対する増加した耐性を提供する、記憶回路およびかかる記憶回路の動作方法に関する。
従来技術
【０００２】
データ処理システム内の記憶素子は、シングルイベントアップセット（ＳＥＵ）に影響を受けやすく、かかるＳＥＵは、機器内の精密なノードを攻撃するイオンまたは電磁放射線により記憶したデータの状態の変化を引き起こし、反転する状態を引き起こす。多くの異なる手法が、記憶セルでのＳＥＵに対するロバスト性を達成しようと、先行技術の文献で提案されてきている。
【０００３】
例えば、ある既知の先行技術は、ビルトインソフトエラー耐性（ＢＩＳＥＲ）と称される。ＢＩＳＥＲ技術に従って、データ信号は、２つの従来のマスタースレーブフリップフロップを使用してサンプリングされ、２つのフリップフロップの出力は、次にＣ素子を通過する。２つのフリップフロップの出力が適合した場合、Ｃ素子はデータ値をその出力から伝搬させることのみを許可するだろう。ＳＥＵが、一般的にフリップフロップの１つに影響を与えるのみであろうことから、これは、Ｃ素子から伝搬される出力は、ＳＥＵの存在下で変化しないことを確実にする。かかるＢＩＳＥＲ技術は、例えば、Ｚｈａｎｇ，Ｍ．，Ｍｉｔｒａ，Ｓ．，Ｍａｋ，Ｔ．Ｍ．，Ｓｅｉｆｅｒｔ，Ｎ．，Ｗａｎｇ，Ｎ．Ｊ．，Ｓｈｉ，Ｑ．，Ｋｉｍ，Ｋ．Ｓ．，Ｓｈａｎｂｈａｇ，Ｎ．Ｒ．、およびＰａｔｅｌ，Ｓ．Ｊ．による、“Ｓｅｑｕｅｎｔｉａｌ ｅｌｅｍｅｎｔ ｄｅｓｉｇｎ ｗｉｔｈ ｂｕｉｌｔ−ｉｎ ｓｏｆｔ ｅｒｒｏｒ ｒｅｓｉｌｉｅｎｃｅ”と題される文献（ＩＥＥＥ Ｔｒａｎｓ．Ｖｅｒｙ Ｌａｒｇｅ Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｉｏｎ Ｓｙｓｔｅｍｓ，Ｖｏｌｕｍｅ４，Ｉｓｓｕｅ１２（Ｄｅｃ．２００６），ｐａｇｅｓ １３６８−１３７８）、ならびにＭｉｎｇ Ｚｈａｎｇ，Ｔ．Ｍ．Ｍａｋ，Ｊｉｍ Ｔｓｃｈａｎｚ，Ｋｅｅ Ｓｕｐ Ｋｉｍ，Ｎｏｒｂｅｒｔ Ｓｅｉｆｅｒｔ、およびＤａｖｉａ Ｌｕによる、“Ｄｅｓｉｇｎ ｆｏｒ Ｒｅｓｉｌｉｅｎｃｅ ｔｏ Ｓｏｆｔ Ｅｒｒｏｒｓ ａｎｄ Ｖａｒｉａｔｉｏｎｓ，”と題される文献（ＩＥＥＥ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｏｎ−Ｌｉｎｅ Ｔｅｓｔｉｎｇ Ｓｙｍｐｏｓｉｕｍ，ｐａｇｅｓ ２３−２８，１３ｔｈ ＩＥＥＥ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｏｎ−Ｌｉｎｅ Ｔｅｓｔｉｎｇ Ｓｙｍｐｏｓｉｕｍ（ＩＯＬＴＳ ２００７），２００７）に記述される。
【０００４】
同じくＣ素子を使用する別の技術は、耐放射線性設計（ＲＨＢＤ）と称される。ＲＨＢＤラッチ設計は、３つのＣ−素子を使用し、かかる設計の例は、Ｈｕａｎｇ，Ｚ、およびＬｉａｎｇ，Ｈによる、“Ａ Ｎｅｗ Ｒａｄｉａｔｉｏｎ Ｈａｒｄｅｎｅｄ ｂｙ Ｄｅｓｉｇｎ Ｌａｔｃｈ ｆｏｒ Ｕｌｔｒａ−Ｄｅｅｐ−Ｓｕｂ−Ｍｉｃｒｏｎ Ｔｅｃｈｎｏｌｏｇｉｅｓ”と題される文献（Ｐｒｏｃｅｅｄｉｎｇｓ １４ｔｈ ＩＥＥＥ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｏｎ−Ｌｉｎｅ Ｔｅｓｔｉｎｇ Ｓｙｍｐｏｓｉｕｍ，ＩＯＬＴＳ，ＩＥＥＥ Ｃｏｍｐｕｔｅｒ Ｓｏｃｉｅｔｙ，Ｗａｓｈｉｎｇｔｏｎ，ＤＣ，ｐａｇｅｓ １７５−１７６）に記述される。
【０００５】
別の既知の先行技術は、機能的な回路の動作でエラーを検出すること、および動作中にそれらのエラーを修復することが可能である、エラー修正回路を有するデータ処理装置内に機能的回路を提供することを含む。かかるエラー修正回路は、様々な方法で具体化することができるが、一実施形態では、参照によりその内容全体が本明細書に組み込まれる、同一出願人が所有する米国特許第７，２７８，０８０号で考察されるような、シングルイベントアップセット（ＳＥＵ）耐性フリップフロップの形態をとってもよく、当特許は、「Ｒａｚｏｒ」としばしば称される設計技術を記述する。基本のＲａｚｏｒ技術に従って、エラーは非遅延データ値と遅延データ値の比較によって処理段階で検出され、これらのデータ値は、わずかに異なる時間に獲得される。Ｒａｚｏｒ技術の主な使用が、所与の周波数に対する停止の最初の故障点（ＰｏＦＦ）へ供給電圧がスケーリングされるのを可能にするために、臨界経路上に遅延エラー耐性のフリップフロップを提供することである（ひいては、設計における不要な余裕を減少させる）一方で、かかる技術はまたＳＥＵが現場で検出され、修正されることも可能にするということが理解されるだろう。Ｒａｚｏｒ技術を記述するさらなる論文は、“Ｒａｚｏｒ ＩＩ：Ｉｎ−Ｓｉｔｕ Ｅｒｒｏｒ Ｄｅｔｅｃｔｉｏｎ ａｎｄ Ｃｏｒｒｅｃｔｉｏｎ ｆｏｒ ＰＶＴ ａｎｄ ＳＥＲ Ｔｏｌｅｒａｎｃｅ”，ＩＥＥＥ Ｊｏｕｒｎａｌ ｏｆ Ｓｏｌｉｄ−Ｓｔａｔｅ Ｃｉｒｃｕｉｔｓ（ＪＳＳＣ），Ｖｏｌｕｍｅ４４，Ｎｏ．１，Ｊａｎｕａｒｙ ２００９である。
【０００６】
ＸＳＥＵＦＦと称される別の既知の設計に従って、スキャンフリップフロップで利用可能な冗長性が使用され、ＳＥＵによるエラーを修正するために、多数決回路が使用される。スキャンフリップフロップの再利用は、領域を削減するが、動的電力オーバーヘッドは、スキャンフリップフロップでのスイッチ動作により高い。かかる技術は、Ｊａｇｉｒｄａｒ，Ａ．，Ｏｌｉｖｅｉｒａ，Ｒ．、およびＣｈａｋｒａｂｏｒｔｙ，Ｔ．Ｊ．による“Ａ Ｒｏｂｕｓｔ Ａｒｃｈｉｔｅｃｔｕｒｅ ｆｏｒ Ｆｌｉｐ−Ｆｌｏｐｓ Ｔｏｌｅｒａｎｔ ｔｏ Ｓｏｆｔ−Ｅｒｒｏｒｓ ａｎｄ Ｔｒａｎｓｉｅｎｔｓ ｆｒｏｍ Ｃｏｍｂｉｎａｔｉｏｎａｌ Ｃｉｒｃｕｉｔｓ”と題される文献（Ｐｒｏｃｅｅｄｉｎｇｓ ｏｆ ｔｈｅ ２１ｓｔ ｉｎｔｅｒｎａｔｉｏｎａｌ Ｃｏｎｆｅｒｅｎｃｅ ｏｎ ＶＬＳＩ Ｄｅｓｉｇｎ，Ｊａｎｕａｒｙ ０４−０８，２００８，ｐａｇｅｓ ３９−４４）に記述される。
【０００７】
参照によりその内容全体が本明細書に組み込まれる、同一出願人が所有する米国特許第１２／２８５，５１７号は、２つの追加のラッチが加えられ、ソフトエラーをマスクするために多数決が実行される場合の自己修正フリップフロップ設計を記述する。かかる自己修正フリップフロップは、電力オーバーヘッドを増加させ、従来のマスタースレーブフリップフロップのクロックＱの待ち時間も増加させる。
【０００８】
別の既知の先行技術は、二重インターロック記憶セル（ＤＩＣＥ：Ｄｕａｌ Ｉｎｔｅｒｌｏｃｋｅｄ Ｓｔｏｒａｇｅ Ｃｅｌｌ）と称される。ＤＩＣＥセルは、シングルイベントアップセットが単一ノードに影響を及ぼした場合、設計内の残りのトランジスタが、影響を及ぼされたノードを自己修正させるような方法で配設される多数のインターロックＰおよびＮトランジスタを有する。故に、ＤＩＣＥ技術に従って、ＳＥＵに対するロバスト性を向上するために、多数の冗長ノードが提供される。しかしながら、かかる技術に従って、各記憶素子は、従来のマスタースレーブフリップフロップと比較した際に、相対的に大きく、高い電力消費および著しい遅延オーバーヘッドを有する。ＤＩＣＥ形式のセルは、多数の論文に説明され、例えば、Ｔ．Ｃａｌｉｎ，Ｍ．Ｎｉｃｏｌａｉｄｉｓ、およびＲ．Ｖｅｌａｚｃｏによる、“Ｕｐｓｅｔ ｈａｒｄｅｎｅｄ ｍｅｍｏｒｙ ｄｅｓｉｇｎ ｆｏｒ ｓｕｂｍｉｃｒｏｎ ＣＭＯＳ ｔｅｃｈｎｏｌｏｇｙ”と題される文献（ＩＥＥＥ Ｔｒａｎｓａｃｔｉｏｎｓ ｏｎ Ｎｕｃｌｅａｒ Ｓｃｉｅｎｃｅ，Ｖｏｌ．４３，Ｎｏ．６，ｐａｇｅｓ ２８７４−２８７８，１９９６）、Ｒ．Ｎａｓｅｅｒ、およびＪ．Ｄｒａｐｅｒによる、“ＤＦ−ＤＩＣＥ：ａ ｓｃａｌａｂｌｅ ｓｏｌｕｔｉｏｎ ｆｏｒ ｓｏｆｔ ｅｒｒｏｒ ｔｏｌｅｒａｎｔ ｃｉｒｃｕｉｔ ｄｅｓｉｇｎ”と題される文献（Ｐｒｏｃｅｅｄｉｎｇｓ ｏｆ ｔｈｅ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｓｙｍｐｏｓｉｕｍ ｏｎ Ｃｉｒｃｕｉｔｓ ａｎｄ Ｓｙｓｔｅｍｓ，Ｍａｙ ２００６，ｐａｇｅｓ ３８９０−３８９３）、ならびにＬｉ，Ｙ．，Ｓ．Ｙｕｅ，Ｙ．Ｚｈａｏ、およびＧ．Ｌｉａｎｇによる、“Ｌｏｗ ｐｏｗｅｒ ｄｉｓｓｉｐａｔｉｏｎ ＳＥＵ−ｈａｒｄｅｎｅｄ ＣＭＯＳ ｌａｔｃｈ，”と題される文献（ＰＩＥＲＳ Ｏｎｌｉｎｅ，Ｖｏｌ．３，ｐａｇｅ １０８０，２００７）に記述される。
【０００９】
既知の先行技術の技法に関する上記の考察から、これらの手法のほとんどは、シングルイベントアップセットによるエラーを検出するために、１つ以上の追加の逐次素子（別のマスタースレーブフリップフロップまたは追加のラッチのどちらか一方）を加え、それによって領域および電力消費の増加を生じさせるということが理解されよう。さらに、かかる技術に従って、エラー修正は、ロールバックもしくは命令リプレイ技術を使用するか、または、グルーロジックを逐次素子（上記に記述されたＣ素子等）へ加えるかのどちらか一方によって達成され、電力オーバーヘッドおよびクロックＱの遅延をさらに増加させる。
【００１０】
したがって、記憶回路内のシングルイベントアップセットに対する耐性を提供するために向上した技術を提供することが望ましい。
【００１１】
（発明の概要）
第１の態様から見られるように、本発明は、第１の記憶機能を実行するための少なくとも１つの動作モードで構成される第１の記憶ブロックと、前記第１の記憶機能と異なる第２の記憶機能を実行するために少なくとも１つの動作モードで構成される第２の記憶ブロックと、前記第１の記憶機能を実行する間に、シングルイベントアップセット（ＳＥＵ）に対する前記第１の記憶ブロックの耐性を増加させるように、前記第１の記憶ブロックと並列に動作するように前記第２の記憶ブロックを構成するために、前記第２の記憶機能が未使用である場合、所定の動作モードに応答するように配設される構成回路とを備える、記憶回路を提供する。
【００１２】
本発明に従って、少なくとも１つの動作モードの間、特定の記憶機能を実行するために記憶回路内に既に存在する第２の記憶ブロックは、第２の記憶ブロックの記憶機能がそうでなければ未使用である動作モードにある場合、第１の記憶ブロックの耐性を向上するために再利用される。特に、構成回路は、シングルイベントアップセットに対する第１の記憶ブロックの耐性を増加させるように、第１の記憶ブロックと並列に動作するように、第２の記憶ブロックを構成するために、第２の記憶ブロックの第２の記憶機能が未使用である場合、所定の動作モードに応答して配設される。記憶ブロックの１つがそうでなければ有用でない機能を実行している場合に２つの記憶ブロックを並列に配列することによって、これは、有用な記憶機能をなおも実行している記憶ブロックの大きさを事実上増加させ、結果として、シングルイベントアップセットに対するその耐性を増加させる。
【００１３】
故に、シングルイベントアップセットが生じた際にそこから回復する能力を提供しようとする先行技術の技法と対照的に、本発明は、代わりに、最初の段階で記憶ブロックのシングルイベントアップセットに対する抵抗力をより高めようとし、それによってシングルイベントアップセットが生じる可能性がはるかに少なくなるようにする。さらに、これは、記憶回路によって既に提供された記憶ブロックの再利用によって達成され、それによって構成回路の機能性を実現するために、ほんの少量の付加的な回路しか必要としない。かかる手法は、故に、最小限の領域および電力消費オーバーヘッドを有し、多岐にわたる逐次セル設計で容易に使用することができる小さな記憶回路を提供する。
【００１４】
一実施形態において、第１の記憶ブロックは、前記第１の記憶機能を実行するためにラッチとして構成され、前記所定の動作モードにおいて、構成回路は、第１の記憶ブロックおよび第２の記憶ブロックが、前記所定の動作モードの間、第１の記憶機能を実行するために対のラッチを集合的に形成するように、第１の記憶ブロックと並列に、第２の記憶ブロックを付加的なラッチとして構成するように配列される。かかる手法は、所定の動作モードの間に第１の記憶機能を実行する際、シングルイベントアップセットに対する記憶回路の耐性を著しく増加させるということが分かる。
【００１５】
第１および第２記憶ブロックは、様々な形態をとることができ、実際に、シングルイベントアップセットに対する耐性を向上するために並列に動作する所定の動作モードは、多数のモードとすることができる。しかしながら、一実施形態においては、第１の記憶ブロックは、通常動作モードの間に、フリップフロップのマスターラッチとして動作することによって、前記第１の記憶機能を実行するように構成され、前記第２の記憶ブロックは、前記通常動作モードの間に、前記フリップフロップのスレーブラッチとして動作することによって、前記第２の記憶機能を実行するように構成される。かかる実施形態において、所定の動作モードは、第１の記憶ブロックが、データ値を保持するために第１の記憶機能を実行し、第２の記憶機能が未使用である場合、待機動作モードであってもよい。故に、待機動作モードにおいて、マスターラッチは、データを保持するために使用され、スレーブラッチは、従来通り未使用であるということになる。しかしながら、本発明のこの実施形態に従って、スレーブラッチを未使用にしておく代わりに、シングルイベントアップセットの増加した耐性を有する対のラッチを作り出すためにマスターラッチと並列にラッチとして動作するように、それは、待機動作モードで代わりに構成される。
【００１６】
一方上述の実施形態において、それは待機動作モードの間に使用されるマスターラッチであり、代替えの動作モードでは、データ値を保持するために待機動作モードの間に使用されるスレーブラッチとすることができ、その場合、その後マスターラッチは、上記に記述される対のラッチを提供するためにスレーブラッチと並列に動作するように待機動作モードの間再構成されるラッチであるということが理解されよう。
【００１７】
マスタースレーブフリップフロップに関連する、本技術の使用に加えて、本技術は、状態保持モードを提供する記憶回路でも使用することができる。その他の記憶回路が電力を切っている間、一般的に、かかる記憶回路は、データ値を保持するために状態保持モードで使用される付加的なラッチを含む。一実施形態に従うと、シングルイベントアップセットに対するそのラッチの耐性を増加するために、フリップフロップのラッチと並列に構成されるように、通常動作モードの間、かかる状態保持ラッチは、第２の記憶ブロックとして使用し、かつ構成することができる。故に、本実施形態において、通常動作モードの間にそうでなければ未使用であったであろう、状態保持ラッチの再使用を通して、通常動作モードの間の向上した耐性が達成される。
【００１８】
状態保持ラッチは、通常動作モードの間に使用される記憶回路の任意の好適なラッチと並列に結合することができるが、一実施形態では、通常動作モードの間にシングルイベントアップセットに対するマスターラッチの耐性をそれによって増加するために、通常動作モードの間、フリップフロップのマスターラッチと並列に接続される。
【００１９】
一実施形態において、上で説明される双方の技術は、状態保持ラッチ（そうでなければ通常動作モードでは未使用である）の使用を通じて、通常動作モードの間にマスターラッチおよびスレーブラッチのうちの１つの耐性を増加させるように使用することができ、次に、待機動作モードに入る際に、そうでなければ待機モードでは未使用である、マスターラッチおよびスレーブラッチのうちの１つは、待機モードの間にシングルイベントアップセットに対する耐性も増加させるように、待機モードで使用される他のマスターラッチおよびスレーブラッチと並列に結合される。
【００２０】
具体的には、一実施形態において、第１の記憶ブロックは、前記通常動作モードの間に、フリップフロップのマスターラッチおよびスレーブラッチの１つとして動作することによって前記第１の記憶機能を実行するように構成され、記憶回路は、第３の記憶機能を前記フリップフロップのマスターラッチおよびスレーブラッチの他方として動作することによって実行するように、前記通常動作モードで構成される第３の記憶ブロックをさらに備え、そのため、集合的に前記第１の記憶ブロックおよび前記第３の記憶ブロックは、前記通常動作モードの間、フリップフロップのマスターラッチおよびスレーブラッチを提供する。待機動作モードにおいて、その後前記第３の記憶機能は未使用であり、構成回路は、前記待機動作モードの間の前記第１の記憶機能を実行する間にシングルイベントアップセットに対する第１の記憶ブロックの耐性を増加させるために、第１の記憶ブロックと並列に動作するように、第３の記憶ブロックを構成するために、前記待機動作モードに応答してさらに配列される。
【００２１】
構成回路は様々な形態をとることができる。しかしながら、一実施形態において、構成回路は、前記第２の記憶ブロックを前記第１の記憶ブロックに対して並列配列に切り替えるために、前記所定の動作モードである電流動作モードに応答するスイッチ回路を含む。
【００２２】
特定の一実施形態において、スイッチ回路は、前記第２の記憶ブロックを前記第１の記憶ブロックに対して直列配列に切り替えるために、前記所定の動作モードでない前記電流動作モードにさらに応答する。本手法は、例えば、通常動作モードの間、これらの２つの記憶ブロックが直列に接続され、一方で、待機動作モードの間、これらの２つの記憶ブロックが並列に接続され、同時に双方ともラッチとして有効であるように、第１の記憶ブロックおよび第２の記憶ブロックが、フリップフロップのマスターラッチおよびスレーブラッチによって形成される場合に使用することができる。
【００２３】
一実施形態において、構成回路は、前記構成回路に提供されるクロック信号から内部信号を発生させるために制御回路をさらに含み、前記第２の記憶ブロックは、前記内部信号の値に従って第２の記憶ブロックをラッチとして選択的に構成するために、内部信号によって制御されるスイッチ素子を含む。結果として、電流動作モードが、前記所定の動作モードである場合、スイッチ回路は、前記第２の記憶ブロックを前記第１の記憶ブロックに対して並列配列に切り替え、内部信号は、スイッチ素子が第２の記憶ブロックをラッチとして構成させる値に設定される。故に、かかる実施形態において、内部信号は、所定の動作モードの間、通常はラッチとして構成されないとしても、第２の記憶ブロックをラッチとして構成するために使用することができる。上記の手法なしでは、一般的には、待機動作モードでは、第２の記憶ブロックはラッチとして構成されないだろうことから、かかる手法は、第１の記憶ブロックおよび第２の記憶ブロックがフリップフロップのマスターラッチおよびスレーブラッチである場合に有用である。
【００２４】
代替的な実施形態において、スイッチ回路は、前記第１の記憶ブロックから前記第２の記憶ブロックを分離するために前記所定の動作モードではない電流動作モードに応答する場合がある。故に、かかる実施形態において、所定の動作モードである場合、第１および第２の記憶ブロックは、並列に接続され、所定の動作モードでない場合、第１および第１の記憶ブロックは、分離される。かかる手法は、第１の記憶ブロックが、フリップフロップのマスターラッチまたはスレーブラッチのどちらか一方であり、第２の記憶ブロックが状態保持ラッチである、上記に説明された例に使用することができる。
【００２５】
第２の態様から見られるように、本発明は、第１の記憶機能を実行するために少なくとも１つの動作モードで構成される第１の記憶ブロックおよび前記第１の記憶機能と異なる第２の記憶機能を実行するために少なくとも１つの動作モードで構成される第２の記憶ブロックを有する、記憶回路を動作する方法を提供し、本方法は、前記第２の記憶機能が未使用の場合、所定の動作モードに応答して、前記第１の記憶機能を実行する間に、シングルイベントアップセットに対する前記第１の記憶ブロックの耐性を増加するために、前記第１の記憶ブロックと並列に動作するように前記第２の記憶ブロックを構成することを含む。
【００２６】
第３の態様から見ると、本発明は、少なくとも１つの動作モードで第１の記憶機能を実行するための第１の記憶手段と、少なくとも１つの動作モードで第２の記憶機能を実行するための第２記憶機能であって、前記第１の記憶機能と異なる、第２の記憶手段と、前記第２の記憶機能が未使用である場合、所定の動作モードに応答して、前記第１の記憶機能を実行する間に、シングルイベントアップセット（ＳＥＵ）に対する前記第１の記憶手段の耐性を増加させるように、前記第１の記憶手段と並列に動作するように、前記第２の記憶手段を構成するための構成手段とを備える、記憶回路を提供する。
【００２７】
本発明は、一例として、添付の図面に図示されるようにその実施形態に関して、さらに説明される。
【図面の簡単な説明】
【００２８】
【図１】従来の単一ビット記憶セルを図示する図表である。
【図２】実施形態で使用される対のラッチ配列を概略的に図示する図である。
【図３Ａ】実施形態に従って、マスタースレーブフリップフロップの構造を示す図である。
【図３Ｂ】一実施形態に従って、図３Ａのマスタースレーブフリップフロップの制御素子に使用される様々な信号を発生させるために使用される構成要素を図示する図表である。
【図４Ａ】一実施形態に従って、通常モードおよび待機モードでの図３Ａの回路の動作を概略的に示す図である。
【図４Ｂ】一実施形態に従って、通常モードおよび待機モードでの図３Ａの回路の動作を概略的に示す図である。
【図４Ｃ】一実施形態に従って、通常モードおよび待機モードでの図３Ａの回路の動作を概略的に示す図である。
【図５】一実施形態に従って、状態保持フリップフロップの構造を示す図である。
【図６】代替的な実施形態に従って状態保持フリップフロップの構造を示す図である。
【発明を実施するための形態】
【００２９】
図１は、２つのインバータ１０、２０が、ラッチを形成するように接続される、従来の単一ビット記憶セルを概略的に図示する。かかるラッチは、データ処理システムにおける多くの逐次記憶回路で使用され、フリップフロップを作り出すために、しばしば２つのかかるラッチが直列に提供される。下記に説明される実施形態において、１つの動作モードで記憶機能を実行するように既に提供されるラッチは、そうでなければ未使用であったであろう別の動作モードで対のラッチを作り出すために再利用される。図２は、インバータ３０、４０からなるさらなるラッチが、図１のラッチと並列に動作するように配設されることが見られる可能性があるかかる対のラッチを示す。かかる対のラッチは、下記に考察する理由のために、シングルイベントアップセットに対する抵抗力が本質的により高い。
【００３０】
従来のラッチ記憶セルに記憶されるビットを反転するために必要とされる臨界電荷が、がＱｃｒｉｔである場合、対のラッチ記憶セルに記憶されるビットを反転するために必要とされる臨界電荷は２Ｑｃｒｉｔである。
【００３１】
Ｆｏａｄ Ｄａｂｉｒｉ，Ａｎｉ Ｎａｈａｐｅｔｉａｎ，Ｔａｍｍａｒａ Ｍａｓｓｅｙ，Ｍｉｏｄｒａｇ Ｐｏｔｋｏｎｊａｋ、および Ｍａｊｉｄ Ｓａｒｒａｆｚａｄｅｈによる、“Ｓｏｆｔ Ｅｒｒｏｒ−Ａｗａｒｅ Ｐｏｗｅｒ Ｏｐｔｉｍｉｚａｔｉｏｎ ｕｓｉｎｇ Ｇａｔｅ Ｓｉｚｉｎｇ”と題される文献（ＩＥＥＥ Ｔｒａｎｓａｃｔｉｏｎ ｏｎ Ｃｏｍｐｕｔｅｒ Ａｉｄｅｄ Ｄｅｓｉｇｎ （ＴＣＡＤ），Ｖｏｌ２７．Ｎｏ．１０．Ｏｃｔ．２００８）中に考察されるように、ソフトエラー率（ＳＥＲ）は、Ｑｃｒｉｔ上に指数関数的依存性を有する。具体的には、
ＳＥＲ＝Ｆ×Ａ×ｅ−Ｑｃｒｉｔ／Ｑｓ
ここで、Ｆは粒子中１ＭｅＶ／（ｃｍ２）以上のエネルギーを有する中性子束であり、Ａは、粒子の攻撃に対して感受性のある回路の面積であり（感受性のある面積は、ゲートサイズの関数である、トランジスタのソースの面積である）、単位はｃｍ２であり、Ｑｃｒｉｔは、ｆＣにおける臨界電荷であり、ＱＳは、ｆＣにおける機器の電荷収集効率性である。
【００３２】
したがって、対の記憶セルは、２倍の領域を有していても、はるかに低いＦＩＴ（ｆａｉｌｕｒｅ ｉｎ ｔｉｍｅ）率を有する。
【００３３】
逐次設計でシステム状態を記憶するために頻繁に使用される、マスタースレーブエッジトリガフリップフロップは、直列に接続された２つのラッチ、すなわち、マスターラッチおよびスレーブラッチから作られる。通常動作の間、クロックエッジ毎に、マスターラッチは新規に計算値を獲得し、スレーブラッチは、マスターの古い値を保持する。しかしながら、待機モードの間、システム状態が変更しない場合、ラッチの１つ（一般的には、マスターラッチ）が状態を保持する一方で、もう一方のラッチ（一般的には、スレーブラッチ）は記憶機能を実行しない。図３Ａおよび図３Ｂに関して下記に説明される実施形態において、スレーブラッチが、待機モードの間に使用されないという事実は、待機モードでスレーブラッチを再構成することによって、対のラッチを作り出すためにマスターラッチと並列に動作し、それによって、待機動作モードの間、フリップフロップをシングルイベントアップセットに対してよりロバストにするという、利点を得る。
【００３４】
図３Ａに示されるように、結合したインバータ１４０、１５０がスレーブラッチの機能性を提供する一方で、結合したインバータ１１０、１２０は、マスターラッチの機能性を提供する。従来のマスタースレーブフリップフロップと同様に、２つのスイッチ素子１００、１３０が提供され、クロックが高いときにスイッチ１００は開放され、クロックが低いときに閉路され、クロックが高いときにスイッチ１３０は閉路され、クロックが低いときに開放される。
【００３５】
しかしながら、一般的なマスタースレーブフリップフロップと対照的に、付加的なスイッチング素子１６０は、待機モードがディアサートされる場合（当実施形態においては、待機信号が、論理レベル１である場合）、開放状態に配置されるものに提供されるが、しかし待機モードがアサートされる場合（すなわち、待機信号が、論理ゼロレベルに行く）、スイッチ１６０は、マスターラッチおよびスレーブラッチを並列に接続するために閉じる。
【００３６】
加えて、図３Ａの実施形態に使用されるようにインバータ１５０は、クロック信号によって直接的に制御されない（マスターラッチにおけるその相手側のインバータ１２０と同様に）が、代わりに、図３Ｂの回路によって発生される信号によって制御される（スイッチ１６０と組み合わせて構成回路を形成する）。図３Ｂから見られるように、待機モードがディアサートされた場合（待機が１に等しい）、内部信号Ｓは、クロック信号ＣＫと同じであり、そこでクロック信号が低い場合（論理ゼロレベル）には、内部信号Ｓもまた低くなり、一方でクロック信号が高い（論理１レベル）場合には、内部信号Ｓも高い。結果として、図３Ａの回路は、待機動作モードでない場合に、標準のマスタースレーブフリップフロップとして作動するということが理解されよう。
【００３７】
待機動作モードに入る前に、図３Ａおよび図３Ｂの実施形態において、クロック信号は、論理１レベルに設定され、これは、一般的に待機モードに入る前に実施されることが想定される。その後待機モードが起動される（待機信号が論理ゼロレベルへ遷移する）場合、これは、内部信号Ｓが論理ゼロ値へ遷移させることが、図３Ｂから見られ、そのため、内部信号Ｓは、クロック信号の逆数に等しくなる。結果として、待機動作モードで、スイッチ１６０は閉じ、加えて、インバータ１５０は、構成要素１４０、１５０にラッチを形成させながら、作動されることが分かるだろう。また、構成要素１１０、１２０は、クロック信号が高くなることによって、ラッチを形成する。したがって、待機動作モードで見られるように、図３Ａの回路は、図２に関して前記に考察される対のラッチ構造体を適合し、それによって、待機動作モードの間のシングルイベントアップセットに対するマスターラッチの耐性を向上する。
【００３８】
図４Ａ〜図４Ｃは、通常の動作モードおよび待機モードの双方における、図３Ａの回路の動作を概略的に図示する。具体的には、図４Ａは、通常動作モードの間、クロック信号が高い半周期の間の図３Ａの回路の動作を図示する。この事象において、インバータ１２０は、図４Ａに示されるように、インバータ１１０、１２０にマスターラッチ２００を集合的に形成させながら、作動される。しかしながら、インバータ１５０は、作動されず、したがって開いたスイッチとなる。結果として、インバータ１４０は、単にマスターラッチ２００の出力と回路の出力との間のバッファとして作動する。また、この時に、スイッチ１００開放され、スイッチ１３０は閉路し、スイッチ１６０は開放される。
【００３９】
図４Ｂに示されるように、クロックが低いときに半周期の間、インバータ１２０は駆動されず、したがって構成要素１１０、１２０は、この段階の間にラッチとして作動しない。しかしながら、インバータ１５０は、駆動され、したがってインバータ１４０および１５０は、スレーブラッチ２１０を形成し、その後これはクロック信号が高い状態から低い状態に遷移した時点で、マスターラッチ２００に存在した値を保留する。クロックのこの半周期の間、スイッチ１００は閉じ、スイッチ１３０および１６０は開く。故に、スレーブラッチ２１０は、クロック周期の第１の半分の間、マスターラッチ２００でラッチされた値を出力Ｑで提供する一方で、クロック周期の第２の半分の間、インバータ１１０は出力Ｄで回路に値をサンプリングするが、その出力値をラッチしない。
【００４０】
したがって、図４Ａおよび図４Ｂの上記の考察から、図３Ａの回路は、通常の動作モードの間、標準のマスタースレーブフリップフロップのように作動するということが理解されよう。
【００４１】
図４Ｃは次に、待機モードの間の回路の動作を図示する。上記に考察されるように、クロック信号は、待機モードに入る前に高く設定されるということが想定される。したがって、インバータ１１０、１２０は、マスターラッチ２００を形成し、スイッチ１００は、開かれ、スイッチ１３０は、閉じる。待機モードがアサートされる（待機信号がゼロである）場合、スイッチ１６０もまた閉じる。加えて、インバータ１５０は、駆動されはじめ、したがって、インバータ１４０、１５０は、スレーブラッチ２１０を形成する。結果として、回路はその後、記憶された値はシングルイベントアップセットに対する抵抗力がより高いことを確かにするために、対のラッチとして動作するということが理解されよう。
【００４２】
代替的な実施形態において、回路は、待機モードの間にスレーブラッチが状態を保持するように配設することができる（一般的に、その実施形態では、待機モードに入る前に、クロックは、論理低レベルに設定される）。その場合、通常動作モードで、回路が標準のマスタースレーブフリップフロップとして動作し、次に、待機動作モードで、構成要素１１０、１２０が、スレーブラッチ２１０と並列にラッチとして動作するように構成されるように、インバータ１５０は、クロック信号によって直接的に駆動されるように配列され、図３Ｂの回路の変化は、インバータ１２０のために制御信号を発生させるために使用される。
【００４３】
図５は、記憶回路が、状態保持回路を形成する場合の代替的な実施形態を図示する。図３Ａに関して、前記に記述されたものと同じである構成要素は、同じ引用符号で表示される。この実施例において、マスタースレーブフリップフロップは、標準であり、そのため信号Ｓによって駆動された図３Ａのインバータ１５０は、ここでは、クロック信号により標準の方法で駆動されるインバータ３００によって置き換えられる（実施において、２つのインバータは、同一であり、単に異なる信号によって駆動するということが理解されよう）。
【００４４】
ボックス３２０内の構成要素も、当実施形態において提供され、これらは、インバータ３５０、３６０によって形成される状態保持ラッチおよび２つのスイッチ３３０、３４０によって形成される構成回路からなる。これらの構成要素は、これらの構成要素が、恒久的に動作中である場合に、漏れを最小化するように、それらのゲートにわたって高いしきい電圧を有するトランジスタを使用して作られる。状態保持動作モードにおいて、ＲＥＴ信号が、高いレベルでアサートされる場合、スイッチ３３０、３４０は開かれ、故に回路の残りの部分から状態保持ラッチを分離する。この時点で、状態保持ラッチに保存されるマスターラッチのコンテンツを残したまま、回路の残りの部分は電力を切られる。ボックス３２０内の構成要素は、状態保持モードの間、電力が与えられた状態のままである。かかる手法は、なお状態を保持することを可能にする一方で、著しいエネルギー消費の節約を生み出すことができる。
【００４５】
状態保持モードが終了し、通常モードが再開する場合、マスタースレーブフリップフロップは、電力を取り戻し、論理低レベルへのＲＥＴ信号の遷移は、スイッチ３３０、３４０を閉じさせ、マスターラッチを有する状態保持ラッチを再接続させ、状態保持ラッチのコンテンツをマスターラッチに移動して戻す。その後通常動作を再開することができる。しかしながら、当実施形態に従って、状態保持ラッチ（通常動作モードでは、そうでなければ未使用である）は、ここでマスターラッチにわたって並列で結合され、対のラッチが形成される効果とともに、ＳＥＵに対するマスターラッチの記憶機能の抵抗力をより高めることに留意されたい。
【００４６】
図６は、図３Ａおよび図５の機能性が組み合わされた、別の実施形態を図示する。この実施形態において、状態保持ラッチ３５０、３６０は、通常動作モードの間、マスターラッチ１１０、１２０を有する対のラッチを形成し、待機モードにおいて、スレーブラッチ１４０、１５０は、マスターラッチ１１０、１２０を有する対のラッチを形成し、それによって、通常モードおよび待機モードの双方で、ＳＥＵに対するマスターラッチの耐性を向上させる。
【００４７】
実施形態の上記の説明から、かかる実施形態は、シングルイベントアップセットに対する記憶回路のロバスト性を増加させるために、特に単純で効果的な機構を提供するということが分かるであろう。実施形態において説明された手法は、特定の動作モードにおいて、その動作モードでそうでなければ使用されないであろう記憶ブロックを再利用し、対のラッチ配列を作り出し、かかる対のラッチは、シングルイベントアップセットに対する著しく向上したロバスト性を示す。結果として、かかる実施形態の記憶回路は、ほんのわずかな領域および電力消費の増加で達成することができ、それによって、逐次記憶セルの多岐にわたる実現における魅力的な解決となる。
【００４８】
特定の実施形態が本明細書で説明されてきたが、本発明は、それらに制限されず、それらに対する多くの修正および追加は本発明の範囲内でなされてもよいということが理解されるだろう。例えば、下記の従属請求項の様々な特性の組み合わせは、本発明の範囲から逸脱することなしに、独立請求項の特性とともに成される可能性がある。
【技術分野】
【０００１】
本発明は、シングルイベントアップセットに対する増加した耐性を提供する、記憶回路およびかかる記憶回路の動作方法に関する。
従来技術
【０００２】
データ処理システム内の記憶素子は、シングルイベントアップセット（ＳＥＵ）に影響を受けやすく、かかるＳＥＵは、機器内の精密なノードを攻撃するイオンまたは電磁放射線により記憶したデータの状態の変化を引き起こし、反転する状態を引き起こす。多くの異なる手法が、記憶セルでのＳＥＵに対するロバスト性を達成しようと、先行技術の文献で提案されてきている。
【０００３】
例えば、ある既知の先行技術は、ビルトインソフトエラー耐性（ＢＩＳＥＲ）と称される。ＢＩＳＥＲ技術に従って、データ信号は、２つの従来のマスタースレーブフリップフロップを使用してサンプリングされ、２つのフリップフロップの出力は、次にＣ素子を通過する。２つのフリップフロップの出力が適合した場合、Ｃ素子はデータ値をその出力から伝搬させることのみを許可するだろう。ＳＥＵが、一般的にフリップフロップの１つに影響を与えるのみであろうことから、これは、Ｃ素子から伝搬される出力は、ＳＥＵの存在下で変化しないことを確実にする。かかるＢＩＳＥＲ技術は、例えば、Ｚｈａｎｇ，Ｍ．，Ｍｉｔｒａ，Ｓ．，Ｍａｋ，Ｔ．Ｍ．，Ｓｅｉｆｅｒｔ，Ｎ．，Ｗａｎｇ，Ｎ．Ｊ．，Ｓｈｉ，Ｑ．，Ｋｉｍ，Ｋ．Ｓ．，Ｓｈａｎｂｈａｇ，Ｎ．Ｒ．、およびＰａｔｅｌ，Ｓ．Ｊ．による、“Ｓｅｑｕｅｎｔｉａｌ ｅｌｅｍｅｎｔ ｄｅｓｉｇｎ ｗｉｔｈ ｂｕｉｌｔ−ｉｎ ｓｏｆｔ ｅｒｒｏｒ ｒｅｓｉｌｉｅｎｃｅ”と題される文献（ＩＥＥＥ Ｔｒａｎｓ．Ｖｅｒｙ Ｌａｒｇｅ Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｉｏｎ Ｓｙｓｔｅｍｓ，Ｖｏｌｕｍｅ４，Ｉｓｓｕｅ１２（Ｄｅｃ．２００６），ｐａｇｅｓ １３６８−１３７８）、ならびにＭｉｎｇ Ｚｈａｎｇ，Ｔ．Ｍ．Ｍａｋ，Ｊｉｍ Ｔｓｃｈａｎｚ，Ｋｅｅ Ｓｕｐ Ｋｉｍ，Ｎｏｒｂｅｒｔ Ｓｅｉｆｅｒｔ、およびＤａｖｉａ Ｌｕによる、“Ｄｅｓｉｇｎ ｆｏｒ Ｒｅｓｉｌｉｅｎｃｅ ｔｏ Ｓｏｆｔ Ｅｒｒｏｒｓ ａｎｄ Ｖａｒｉａｔｉｏｎｓ，”と題される文献（ＩＥＥＥ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｏｎ−Ｌｉｎｅ Ｔｅｓｔｉｎｇ Ｓｙｍｐｏｓｉｕｍ，ｐａｇｅｓ ２３−２８，１３ｔｈ ＩＥＥＥ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｏｎ−Ｌｉｎｅ Ｔｅｓｔｉｎｇ Ｓｙｍｐｏｓｉｕｍ（ＩＯＬＴＳ ２００７），２００７）に記述される。
【０００４】
同じくＣ素子を使用する別の技術は、耐放射線性設計（ＲＨＢＤ）と称される。ＲＨＢＤラッチ設計は、３つのＣ−素子を使用し、かかる設計の例は、Ｈｕａｎｇ，Ｚ、およびＬｉａｎｇ，Ｈによる、“Ａ Ｎｅｗ Ｒａｄｉａｔｉｏｎ Ｈａｒｄｅｎｅｄ ｂｙ Ｄｅｓｉｇｎ Ｌａｔｃｈ ｆｏｒ Ｕｌｔｒａ−Ｄｅｅｐ−Ｓｕｂ−Ｍｉｃｒｏｎ Ｔｅｃｈｎｏｌｏｇｉｅｓ”と題される文献（Ｐｒｏｃｅｅｄｉｎｇｓ １４ｔｈ ＩＥＥＥ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｏｎ−Ｌｉｎｅ Ｔｅｓｔｉｎｇ Ｓｙｍｐｏｓｉｕｍ，ＩＯＬＴＳ，ＩＥＥＥ Ｃｏｍｐｕｔｅｒ Ｓｏｃｉｅｔｙ，Ｗａｓｈｉｎｇｔｏｎ，ＤＣ，ｐａｇｅｓ １７５−１７６）に記述される。
【０００５】
別の既知の先行技術は、機能的な回路の動作でエラーを検出すること、および動作中にそれらのエラーを修復することが可能である、エラー修正回路を有するデータ処理装置内に機能的回路を提供することを含む。かかるエラー修正回路は、様々な方法で具体化することができるが、一実施形態では、参照によりその内容全体が本明細書に組み込まれる、同一出願人が所有する米国特許第７，２７８，０８０号で考察されるような、シングルイベントアップセット（ＳＥＵ）耐性フリップフロップの形態をとってもよく、当特許は、「Ｒａｚｏｒ」としばしば称される設計技術を記述する。基本のＲａｚｏｒ技術に従って、エラーは非遅延データ値と遅延データ値の比較によって処理段階で検出され、これらのデータ値は、わずかに異なる時間に獲得される。Ｒａｚｏｒ技術の主な使用が、所与の周波数に対する停止の最初の故障点（ＰｏＦＦ）へ供給電圧がスケーリングされるのを可能にするために、臨界経路上に遅延エラー耐性のフリップフロップを提供することである（ひいては、設計における不要な余裕を減少させる）一方で、かかる技術はまたＳＥＵが現場で検出され、修正されることも可能にするということが理解されるだろう。Ｒａｚｏｒ技術を記述するさらなる論文は、“Ｒａｚｏｒ ＩＩ：Ｉｎ−Ｓｉｔｕ Ｅｒｒｏｒ Ｄｅｔｅｃｔｉｏｎ ａｎｄ Ｃｏｒｒｅｃｔｉｏｎ ｆｏｒ ＰＶＴ ａｎｄ ＳＥＲ Ｔｏｌｅｒａｎｃｅ”，ＩＥＥＥ Ｊｏｕｒｎａｌ ｏｆ Ｓｏｌｉｄ−Ｓｔａｔｅ Ｃｉｒｃｕｉｔｓ（ＪＳＳＣ），Ｖｏｌｕｍｅ４４，Ｎｏ．１，Ｊａｎｕａｒｙ ２００９である。
【０００６】
ＸＳＥＵＦＦと称される別の既知の設計に従って、スキャンフリップフロップで利用可能な冗長性が使用され、ＳＥＵによるエラーを修正するために、多数決回路が使用される。スキャンフリップフロップの再利用は、領域を削減するが、動的電力オーバーヘッドは、スキャンフリップフロップでのスイッチ動作により高い。かかる技術は、Ｊａｇｉｒｄａｒ，Ａ．，Ｏｌｉｖｅｉｒａ，Ｒ．、およびＣｈａｋｒａｂｏｒｔｙ，Ｔ．Ｊ．による“Ａ Ｒｏｂｕｓｔ Ａｒｃｈｉｔｅｃｔｕｒｅ ｆｏｒ Ｆｌｉｐ−Ｆｌｏｐｓ Ｔｏｌｅｒａｎｔ ｔｏ Ｓｏｆｔ−Ｅｒｒｏｒｓ ａｎｄ Ｔｒａｎｓｉｅｎｔｓ ｆｒｏｍ Ｃｏｍｂｉｎａｔｉｏｎａｌ Ｃｉｒｃｕｉｔｓ”と題される文献（Ｐｒｏｃｅｅｄｉｎｇｓ ｏｆ ｔｈｅ ２１ｓｔ ｉｎｔｅｒｎａｔｉｏｎａｌ Ｃｏｎｆｅｒｅｎｃｅ ｏｎ ＶＬＳＩ Ｄｅｓｉｇｎ，Ｊａｎｕａｒｙ ０４−０８，２００８，ｐａｇｅｓ ３９−４４）に記述される。
【０００７】
参照によりその内容全体が本明細書に組み込まれる、同一出願人が所有する米国特許第１２／２８５，５１７号は、２つの追加のラッチが加えられ、ソフトエラーをマスクするために多数決が実行される場合の自己修正フリップフロップ設計を記述する。かかる自己修正フリップフロップは、電力オーバーヘッドを増加させ、従来のマスタースレーブフリップフロップのクロックＱの待ち時間も増加させる。
【０００８】
別の既知の先行技術は、二重インターロック記憶セル（ＤＩＣＥ：Ｄｕａｌ Ｉｎｔｅｒｌｏｃｋｅｄ Ｓｔｏｒａｇｅ Ｃｅｌｌ）と称される。ＤＩＣＥセルは、シングルイベントアップセットが単一ノードに影響を及ぼした場合、設計内の残りのトランジスタが、影響を及ぼされたノードを自己修正させるような方法で配設される多数のインターロックＰおよびＮトランジスタを有する。故に、ＤＩＣＥ技術に従って、ＳＥＵに対するロバスト性を向上するために、多数の冗長ノードが提供される。しかしながら、かかる技術に従って、各記憶素子は、従来のマスタースレーブフリップフロップと比較した際に、相対的に大きく、高い電力消費および著しい遅延オーバーヘッドを有する。ＤＩＣＥ形式のセルは、多数の論文に説明され、例えば、Ｔ．Ｃａｌｉｎ，Ｍ．Ｎｉｃｏｌａｉｄｉｓ、およびＲ．Ｖｅｌａｚｃｏによる、“Ｕｐｓｅｔ ｈａｒｄｅｎｅｄ ｍｅｍｏｒｙ ｄｅｓｉｇｎ ｆｏｒ ｓｕｂｍｉｃｒｏｎ ＣＭＯＳ ｔｅｃｈｎｏｌｏｇｙ”と題される文献（ＩＥＥＥ Ｔｒａｎｓａｃｔｉｏｎｓ ｏｎ Ｎｕｃｌｅａｒ Ｓｃｉｅｎｃｅ，Ｖｏｌ．４３，Ｎｏ．６，ｐａｇｅｓ ２８７４−２８７８，１９９６）、Ｒ．Ｎａｓｅｅｒ、およびＪ．Ｄｒａｐｅｒによる、“ＤＦ−ＤＩＣＥ：ａ ｓｃａｌａｂｌｅ ｓｏｌｕｔｉｏｎ ｆｏｒ ｓｏｆｔ ｅｒｒｏｒ ｔｏｌｅｒａｎｔ ｃｉｒｃｕｉｔ ｄｅｓｉｇｎ”と題される文献（Ｐｒｏｃｅｅｄｉｎｇｓ ｏｆ ｔｈｅ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｓｙｍｐｏｓｉｕｍ ｏｎ Ｃｉｒｃｕｉｔｓ ａｎｄ Ｓｙｓｔｅｍｓ，Ｍａｙ ２００６，ｐａｇｅｓ ３８９０−３８９３）、ならびにＬｉ，Ｙ．，Ｓ．Ｙｕｅ，Ｙ．Ｚｈａｏ、およびＧ．Ｌｉａｎｇによる、“Ｌｏｗ ｐｏｗｅｒ ｄｉｓｓｉｐａｔｉｏｎ ＳＥＵ−ｈａｒｄｅｎｅｄ ＣＭＯＳ ｌａｔｃｈ，”と題される文献（ＰＩＥＲＳ Ｏｎｌｉｎｅ，Ｖｏｌ．３，ｐａｇｅ １０８０，２００７）に記述される。
【０００９】
既知の先行技術の技法に関する上記の考察から、これらの手法のほとんどは、シングルイベントアップセットによるエラーを検出するために、１つ以上の追加の逐次素子（別のマスタースレーブフリップフロップまたは追加のラッチのどちらか一方）を加え、それによって領域および電力消費の増加を生じさせるということが理解されよう。さらに、かかる技術に従って、エラー修正は、ロールバックもしくは命令リプレイ技術を使用するか、または、グルーロジックを逐次素子（上記に記述されたＣ素子等）へ加えるかのどちらか一方によって達成され、電力オーバーヘッドおよびクロックＱの遅延をさらに増加させる。
【００１０】
したがって、記憶回路内のシングルイベントアップセットに対する耐性を提供するために向上した技術を提供することが望ましい。
【００１１】
（発明の概要）
第１の態様から見られるように、本発明は、第１の記憶機能を実行するための少なくとも１つの動作モードで構成される第１の記憶ブロックと、前記第１の記憶機能と異なる第２の記憶機能を実行するために少なくとも１つの動作モードで構成される第２の記憶ブロックと、前記第１の記憶機能を実行する間に、シングルイベントアップセット（ＳＥＵ）に対する前記第１の記憶ブロックの耐性を増加させるように、前記第１の記憶ブロックと並列に動作するように前記第２の記憶ブロックを構成するために、前記第２の記憶機能が未使用である場合、所定の動作モードに応答するように配設される構成回路とを備える、記憶回路を提供する。
【００１２】
本発明に従って、少なくとも１つの動作モードの間、特定の記憶機能を実行するために記憶回路内に既に存在する第２の記憶ブロックは、第２の記憶ブロックの記憶機能がそうでなければ未使用である動作モードにある場合、第１の記憶ブロックの耐性を向上するために再利用される。特に、構成回路は、シングルイベントアップセットに対する第１の記憶ブロックの耐性を増加させるように、第１の記憶ブロックと並列に動作するように、第２の記憶ブロックを構成するために、第２の記憶ブロックの第２の記憶機能が未使用である場合、所定の動作モードに応答して配設される。記憶ブロックの１つがそうでなければ有用でない機能を実行している場合に２つの記憶ブロックを並列に配列することによって、これは、有用な記憶機能をなおも実行している記憶ブロックの大きさを事実上増加させ、結果として、シングルイベントアップセットに対するその耐性を増加させる。
【００１３】
故に、シングルイベントアップセットが生じた際にそこから回復する能力を提供しようとする先行技術の技法と対照的に、本発明は、代わりに、最初の段階で記憶ブロックのシングルイベントアップセットに対する抵抗力をより高めようとし、それによってシングルイベントアップセットが生じる可能性がはるかに少なくなるようにする。さらに、これは、記憶回路によって既に提供された記憶ブロックの再利用によって達成され、それによって構成回路の機能性を実現するために、ほんの少量の付加的な回路しか必要としない。かかる手法は、故に、最小限の領域および電力消費オーバーヘッドを有し、多岐にわたる逐次セル設計で容易に使用することができる小さな記憶回路を提供する。
【００１４】
一実施形態において、第１の記憶ブロックは、前記第１の記憶機能を実行するためにラッチとして構成され、前記所定の動作モードにおいて、構成回路は、第１の記憶ブロックおよび第２の記憶ブロックが、前記所定の動作モードの間、第１の記憶機能を実行するために対のラッチを集合的に形成するように、第１の記憶ブロックと並列に、第２の記憶ブロックを付加的なラッチとして構成するように配列される。かかる手法は、所定の動作モードの間に第１の記憶機能を実行する際、シングルイベントアップセットに対する記憶回路の耐性を著しく増加させるということが分かる。
【００１５】
第１および第２記憶ブロックは、様々な形態をとることができ、実際に、シングルイベントアップセットに対する耐性を向上するために並列に動作する所定の動作モードは、多数のモードとすることができる。しかしながら、一実施形態においては、第１の記憶ブロックは、通常動作モードの間に、フリップフロップのマスターラッチとして動作することによって、前記第１の記憶機能を実行するように構成され、前記第２の記憶ブロックは、前記通常動作モードの間に、前記フリップフロップのスレーブラッチとして動作することによって、前記第２の記憶機能を実行するように構成される。かかる実施形態において、所定の動作モードは、第１の記憶ブロックが、データ値を保持するために第１の記憶機能を実行し、第２の記憶機能が未使用である場合、待機動作モードであってもよい。故に、待機動作モードにおいて、マスターラッチは、データを保持するために使用され、スレーブラッチは、従来通り未使用であるということになる。しかしながら、本発明のこの実施形態に従って、スレーブラッチを未使用にしておく代わりに、シングルイベントアップセットの増加した耐性を有する対のラッチを作り出すためにマスターラッチと並列にラッチとして動作するように、それは、待機動作モードで代わりに構成される。
【００１６】
一方上述の実施形態において、それは待機動作モードの間に使用されるマスターラッチであり、代替えの動作モードでは、データ値を保持するために待機動作モードの間に使用されるスレーブラッチとすることができ、その場合、その後マスターラッチは、上記に記述される対のラッチを提供するためにスレーブラッチと並列に動作するように待機動作モードの間再構成されるラッチであるということが理解されよう。
【００１７】
マスタースレーブフリップフロップに関連する、本技術の使用に加えて、本技術は、状態保持モードを提供する記憶回路でも使用することができる。その他の記憶回路が電力を切っている間、一般的に、かかる記憶回路は、データ値を保持するために状態保持モードで使用される付加的なラッチを含む。一実施形態に従うと、シングルイベントアップセットに対するそのラッチの耐性を増加するために、フリップフロップのラッチと並列に構成されるように、通常動作モードの間、かかる状態保持ラッチは、第２の記憶ブロックとして使用し、かつ構成することができる。故に、本実施形態において、通常動作モードの間にそうでなければ未使用であったであろう、状態保持ラッチの再使用を通して、通常動作モードの間の向上した耐性が達成される。
【００１８】
状態保持ラッチは、通常動作モードの間に使用される記憶回路の任意の好適なラッチと並列に結合することができるが、一実施形態では、通常動作モードの間にシングルイベントアップセットに対するマスターラッチの耐性をそれによって増加するために、通常動作モードの間、フリップフロップのマスターラッチと並列に接続される。
【００１９】
一実施形態において、上で説明される双方の技術は、状態保持ラッチ（そうでなければ通常動作モードでは未使用である）の使用を通じて、通常動作モードの間にマスターラッチおよびスレーブラッチのうちの１つの耐性を増加させるように使用することができ、次に、待機動作モードに入る際に、そうでなければ待機モードでは未使用である、マスターラッチおよびスレーブラッチのうちの１つは、待機モードの間にシングルイベントアップセットに対する耐性も増加させるように、待機モードで使用される他のマスターラッチおよびスレーブラッチと並列に結合される。
【００２０】
具体的には、一実施形態において、第１の記憶ブロックは、前記通常動作モードの間に、フリップフロップのマスターラッチおよびスレーブラッチの１つとして動作することによって前記第１の記憶機能を実行するように構成され、記憶回路は、第３の記憶機能を前記フリップフロップのマスターラッチおよびスレーブラッチの他方として動作することによって実行するように、前記通常動作モードで構成される第３の記憶ブロックをさらに備え、そのため、集合的に前記第１の記憶ブロックおよび前記第３の記憶ブロックは、前記通常動作モードの間、フリップフロップのマスターラッチおよびスレーブラッチを提供する。待機動作モードにおいて、その後前記第３の記憶機能は未使用であり、構成回路は、前記待機動作モードの間の前記第１の記憶機能を実行する間にシングルイベントアップセットに対する第１の記憶ブロックの耐性を増加させるために、第１の記憶ブロックと並列に動作するように、第３の記憶ブロックを構成するために、前記待機動作モードに応答してさらに配列される。
【００２１】
構成回路は様々な形態をとることができる。しかしながら、一実施形態において、構成回路は、前記第２の記憶ブロックを前記第１の記憶ブロックに対して並列配列に切り替えるために、前記所定の動作モードである電流動作モードに応答するスイッチ回路を含む。
【００２２】
特定の一実施形態において、スイッチ回路は、前記第２の記憶ブロックを前記第１の記憶ブロックに対して直列配列に切り替えるために、前記所定の動作モードでない前記電流動作モードにさらに応答する。本手法は、例えば、通常動作モードの間、これらの２つの記憶ブロックが直列に接続され、一方で、待機動作モードの間、これらの２つの記憶ブロックが並列に接続され、同時に双方ともラッチとして有効であるように、第１の記憶ブロックおよび第２の記憶ブロックが、フリップフロップのマスターラッチおよびスレーブラッチによって形成される場合に使用することができる。
【００２３】
一実施形態において、構成回路は、前記構成回路に提供されるクロック信号から内部信号を発生させるために制御回路をさらに含み、前記第２の記憶ブロックは、前記内部信号の値に従って第２の記憶ブロックをラッチとして選択的に構成するために、内部信号によって制御されるスイッチ素子を含む。結果として、電流動作モードが、前記所定の動作モードである場合、スイッチ回路は、前記第２の記憶ブロックを前記第１の記憶ブロックに対して並列配列に切り替え、内部信号は、スイッチ素子が第２の記憶ブロックをラッチとして構成させる値に設定される。故に、かかる実施形態において、内部信号は、所定の動作モードの間、通常はラッチとして構成されないとしても、第２の記憶ブロックをラッチとして構成するために使用することができる。上記の手法なしでは、一般的には、待機動作モードでは、第２の記憶ブロックはラッチとして構成されないだろうことから、かかる手法は、第１の記憶ブロックおよび第２の記憶ブロックがフリップフロップのマスターラッチおよびスレーブラッチである場合に有用である。
【００２４】
代替的な実施形態において、スイッチ回路は、前記第１の記憶ブロックから前記第２の記憶ブロックを分離するために前記所定の動作モードではない電流動作モードに応答する場合がある。故に、かかる実施形態において、所定の動作モードである場合、第１および第２の記憶ブロックは、並列に接続され、所定の動作モードでない場合、第１および第１の記憶ブロックは、分離される。かかる手法は、第１の記憶ブロックが、フリップフロップのマスターラッチまたはスレーブラッチのどちらか一方であり、第２の記憶ブロックが状態保持ラッチである、上記に説明された例に使用することができる。
【００２５】
第２の態様から見られるように、本発明は、第１の記憶機能を実行するために少なくとも１つの動作モードで構成される第１の記憶ブロックおよび前記第１の記憶機能と異なる第２の記憶機能を実行するために少なくとも１つの動作モードで構成される第２の記憶ブロックを有する、記憶回路を動作する方法を提供し、本方法は、前記第２の記憶機能が未使用の場合、所定の動作モードに応答して、前記第１の記憶機能を実行する間に、シングルイベントアップセットに対する前記第１の記憶ブロックの耐性を増加するために、前記第１の記憶ブロックと並列に動作するように前記第２の記憶ブロックを構成することを含む。
【００２６】
第３の態様から見ると、本発明は、少なくとも１つの動作モードで第１の記憶機能を実行するための第１の記憶手段と、少なくとも１つの動作モードで第２の記憶機能を実行するための第２記憶機能であって、前記第１の記憶機能と異なる、第２の記憶手段と、前記第２の記憶機能が未使用である場合、所定の動作モードに応答して、前記第１の記憶機能を実行する間に、シングルイベントアップセット（ＳＥＵ）に対する前記第１の記憶手段の耐性を増加させるように、前記第１の記憶手段と並列に動作するように、前記第２の記憶手段を構成するための構成手段とを備える、記憶回路を提供する。
【００２７】
本発明は、一例として、添付の図面に図示されるようにその実施形態に関して、さらに説明される。
【図面の簡単な説明】
【００２８】
【図１】従来の単一ビット記憶セルを図示する図表である。
【図２】実施形態で使用される対のラッチ配列を概略的に図示する図である。
【図３Ａ】実施形態に従って、マスタースレーブフリップフロップの構造を示す図である。
【図３Ｂ】一実施形態に従って、図３Ａのマスタースレーブフリップフロップの制御素子に使用される様々な信号を発生させるために使用される構成要素を図示する図表である。
【図４Ａ】一実施形態に従って、通常モードおよび待機モードでの図３Ａの回路の動作を概略的に示す図である。
【図４Ｂ】一実施形態に従って、通常モードおよび待機モードでの図３Ａの回路の動作を概略的に示す図である。
【図４Ｃ】一実施形態に従って、通常モードおよび待機モードでの図３Ａの回路の動作を概略的に示す図である。
【図５】一実施形態に従って、状態保持フリップフロップの構造を示す図である。
【図６】代替的な実施形態に従って状態保持フリップフロップの構造を示す図である。
【発明を実施するための形態】
【００２９】
図１は、２つのインバータ１０、２０が、ラッチを形成するように接続される、従来の単一ビット記憶セルを概略的に図示する。かかるラッチは、データ処理システムにおける多くの逐次記憶回路で使用され、フリップフロップを作り出すために、しばしば２つのかかるラッチが直列に提供される。下記に説明される実施形態において、１つの動作モードで記憶機能を実行するように既に提供されるラッチは、そうでなければ未使用であったであろう別の動作モードで対のラッチを作り出すために再利用される。図２は、インバータ３０、４０からなるさらなるラッチが、図１のラッチと並列に動作するように配設されることが見られる可能性があるかかる対のラッチを示す。かかる対のラッチは、下記に考察する理由のために、シングルイベントアップセットに対する抵抗力が本質的により高い。
【００３０】
従来のラッチ記憶セルに記憶されるビットを反転するために必要とされる臨界電荷が、がＱｃｒｉｔである場合、対のラッチ記憶セルに記憶されるビットを反転するために必要とされる臨界電荷は２Ｑｃｒｉｔである。
【００３１】
Ｆｏａｄ Ｄａｂｉｒｉ，Ａｎｉ Ｎａｈａｐｅｔｉａｎ，Ｔａｍｍａｒａ Ｍａｓｓｅｙ，Ｍｉｏｄｒａｇ Ｐｏｔｋｏｎｊａｋ、および Ｍａｊｉｄ Ｓａｒｒａｆｚａｄｅｈによる、“Ｓｏｆｔ Ｅｒｒｏｒ−Ａｗａｒｅ Ｐｏｗｅｒ Ｏｐｔｉｍｉｚａｔｉｏｎ ｕｓｉｎｇ Ｇａｔｅ Ｓｉｚｉｎｇ”と題される文献（ＩＥＥＥ Ｔｒａｎｓａｃｔｉｏｎ ｏｎ Ｃｏｍｐｕｔｅｒ Ａｉｄｅｄ Ｄｅｓｉｇｎ （ＴＣＡＤ），Ｖｏｌ２７．Ｎｏ．１０．Ｏｃｔ．２００８）中に考察されるように、ソフトエラー率（ＳＥＲ）は、Ｑｃｒｉｔ上に指数関数的依存性を有する。具体的には、
ＳＥＲ＝Ｆ×Ａ×ｅ−Ｑｃｒｉｔ／Ｑｓ
ここで、Ｆは粒子中１ＭｅＶ／（ｃｍ２）以上のエネルギーを有する中性子束であり、Ａは、粒子の攻撃に対して感受性のある回路の面積であり（感受性のある面積は、ゲートサイズの関数である、トランジスタのソースの面積である）、単位はｃｍ２であり、Ｑｃｒｉｔは、ｆＣにおける臨界電荷であり、ＱＳは、ｆＣにおける機器の電荷収集効率性である。
【００３２】
したがって、対の記憶セルは、２倍の領域を有していても、はるかに低いＦＩＴ（ｆａｉｌｕｒｅ ｉｎ ｔｉｍｅ）率を有する。
【００３３】
逐次設計でシステム状態を記憶するために頻繁に使用される、マスタースレーブエッジトリガフリップフロップは、直列に接続された２つのラッチ、すなわち、マスターラッチおよびスレーブラッチから作られる。通常動作の間、クロックエッジ毎に、マスターラッチは新規に計算値を獲得し、スレーブラッチは、マスターの古い値を保持する。しかしながら、待機モードの間、システム状態が変更しない場合、ラッチの１つ（一般的には、マスターラッチ）が状態を保持する一方で、もう一方のラッチ（一般的には、スレーブラッチ）は記憶機能を実行しない。図３Ａおよび図３Ｂに関して下記に説明される実施形態において、スレーブラッチが、待機モードの間に使用されないという事実は、待機モードでスレーブラッチを再構成することによって、対のラッチを作り出すためにマスターラッチと並列に動作し、それによって、待機動作モードの間、フリップフロップをシングルイベントアップセットに対してよりロバストにするという、利点を得る。
【００３４】
図３Ａに示されるように、結合したインバータ１４０、１５０がスレーブラッチの機能性を提供する一方で、結合したインバータ１１０、１２０は、マスターラッチの機能性を提供する。従来のマスタースレーブフリップフロップと同様に、２つのスイッチ素子１００、１３０が提供され、クロックが高いときにスイッチ１００は開放され、クロックが低いときに閉路され、クロックが高いときにスイッチ１３０は閉路され、クロックが低いときに開放される。
【００３５】
しかしながら、一般的なマスタースレーブフリップフロップと対照的に、付加的なスイッチング素子１６０は、待機モードがディアサートされる場合（当実施形態においては、待機信号が、論理レベル１である場合）、開放状態に配置されるものに提供されるが、しかし待機モードがアサートされる場合（すなわち、待機信号が、論理ゼロレベルに行く）、スイッチ１６０は、マスターラッチおよびスレーブラッチを並列に接続するために閉じる。
【００３６】
加えて、図３Ａの実施形態に使用されるようにインバータ１５０は、クロック信号によって直接的に制御されない（マスターラッチにおけるその相手側のインバータ１２０と同様に）が、代わりに、図３Ｂの回路によって発生される信号によって制御される（スイッチ１６０と組み合わせて構成回路を形成する）。図３Ｂから見られるように、待機モードがディアサートされた場合（待機が１に等しい）、内部信号Ｓは、クロック信号ＣＫと同じであり、そこでクロック信号が低い場合（論理ゼロレベル）には、内部信号Ｓもまた低くなり、一方でクロック信号が高い（論理１レベル）場合には、内部信号Ｓも高い。結果として、図３Ａの回路は、待機動作モードでない場合に、標準のマスタースレーブフリップフロップとして作動するということが理解されよう。
【００３７】
待機動作モードに入る前に、図３Ａおよび図３Ｂの実施形態において、クロック信号は、論理１レベルに設定され、これは、一般的に待機モードに入る前に実施されることが想定される。その後待機モードが起動される（待機信号が論理ゼロレベルへ遷移する）場合、これは、内部信号Ｓが論理ゼロ値へ遷移させることが、図３Ｂから見られ、そのため、内部信号Ｓは、クロック信号の逆数に等しくなる。結果として、待機動作モードで、スイッチ１６０は閉じ、加えて、インバータ１５０は、構成要素１４０、１５０にラッチを形成させながら、作動されることが分かるだろう。また、構成要素１１０、１２０は、クロック信号が高くなることによって、ラッチを形成する。したがって、待機動作モードで見られるように、図３Ａの回路は、図２に関して前記に考察される対のラッチ構造体を適合し、それによって、待機動作モードの間のシングルイベントアップセットに対するマスターラッチの耐性を向上する。
【００３８】
図４Ａ〜図４Ｃは、通常の動作モードおよび待機モードの双方における、図３Ａの回路の動作を概略的に図示する。具体的には、図４Ａは、通常動作モードの間、クロック信号が高い半周期の間の図３Ａの回路の動作を図示する。この事象において、インバータ１２０は、図４Ａに示されるように、インバータ１１０、１２０にマスターラッチ２００を集合的に形成させながら、作動される。しかしながら、インバータ１５０は、作動されず、したがって開いたスイッチとなる。結果として、インバータ１４０は、単にマスターラッチ２００の出力と回路の出力との間のバッファとして作動する。また、この時に、スイッチ１００開放され、スイッチ１３０は閉路し、スイッチ１６０は開放される。
【００３９】
図４Ｂに示されるように、クロックが低いときに半周期の間、インバータ１２０は駆動されず、したがって構成要素１１０、１２０は、この段階の間にラッチとして作動しない。しかしながら、インバータ１５０は、駆動され、したがってインバータ１４０および１５０は、スレーブラッチ２１０を形成し、その後これはクロック信号が高い状態から低い状態に遷移した時点で、マスターラッチ２００に存在した値を保留する。クロックのこの半周期の間、スイッチ１００は閉じ、スイッチ１３０および１６０は開く。故に、スレーブラッチ２１０は、クロック周期の第１の半分の間、マスターラッチ２００でラッチされた値を出力Ｑで提供する一方で、クロック周期の第２の半分の間、インバータ１１０は出力Ｄで回路に値をサンプリングするが、その出力値をラッチしない。
【００４０】
したがって、図４Ａおよび図４Ｂの上記の考察から、図３Ａの回路は、通常の動作モードの間、標準のマスタースレーブフリップフロップのように作動するということが理解されよう。
【００４１】
図４Ｃは次に、待機モードの間の回路の動作を図示する。上記に考察されるように、クロック信号は、待機モードに入る前に高く設定されるということが想定される。したがって、インバータ１１０、１２０は、マスターラッチ２００を形成し、スイッチ１００は、開かれ、スイッチ１３０は、閉じる。待機モードがアサートされる（待機信号がゼロである）場合、スイッチ１６０もまた閉じる。加えて、インバータ１５０は、駆動されはじめ、したがって、インバータ１４０、１５０は、スレーブラッチ２１０を形成する。結果として、回路はその後、記憶された値はシングルイベントアップセットに対する抵抗力がより高いことを確かにするために、対のラッチとして動作するということが理解されよう。
【００４２】
代替的な実施形態において、回路は、待機モードの間にスレーブラッチが状態を保持するように配設することができる（一般的に、その実施形態では、待機モードに入る前に、クロックは、論理低レベルに設定される）。その場合、通常動作モードで、回路が標準のマスタースレーブフリップフロップとして動作し、次に、待機動作モードで、構成要素１１０、１２０が、スレーブラッチ２１０と並列にラッチとして動作するように構成されるように、インバータ１５０は、クロック信号によって直接的に駆動されるように配列され、図３Ｂの回路の変化は、インバータ１２０のために制御信号を発生させるために使用される。
【００４３】
図５は、記憶回路が、状態保持回路を形成する場合の代替的な実施形態を図示する。図３Ａに関して、前記に記述されたものと同じである構成要素は、同じ引用符号で表示される。この実施例において、マスタースレーブフリップフロップは、標準であり、そのため信号Ｓによって駆動された図３Ａのインバータ１５０は、ここでは、クロック信号により標準の方法で駆動されるインバータ３００によって置き換えられる（実施において、２つのインバータは、同一であり、単に異なる信号によって駆動するということが理解されよう）。
【００４４】
ボックス３２０内の構成要素も、当実施形態において提供され、これらは、インバータ３５０、３６０によって形成される状態保持ラッチおよび２つのスイッチ３３０、３４０によって形成される構成回路からなる。これらの構成要素は、これらの構成要素が、恒久的に動作中である場合に、漏れを最小化するように、それらのゲートにわたって高いしきい電圧を有するトランジスタを使用して作られる。状態保持動作モードにおいて、ＲＥＴ信号が、高いレベルでアサートされる場合、スイッチ３３０、３４０は開かれ、故に回路の残りの部分から状態保持ラッチを分離する。この時点で、状態保持ラッチに保存されるマスターラッチのコンテンツを残したまま、回路の残りの部分は電力を切られる。ボックス３２０内の構成要素は、状態保持モードの間、電力が与えられた状態のままである。かかる手法は、なお状態を保持することを可能にする一方で、著しいエネルギー消費の節約を生み出すことができる。
【００４５】
状態保持モードが終了し、通常モードが再開する場合、マスタースレーブフリップフロップは、電力を取り戻し、論理低レベルへのＲＥＴ信号の遷移は、スイッチ３３０、３４０を閉じさせ、マスターラッチを有する状態保持ラッチを再接続させ、状態保持ラッチのコンテンツをマスターラッチに移動して戻す。その後通常動作を再開することができる。しかしながら、当実施形態に従って、状態保持ラッチ（通常動作モードでは、そうでなければ未使用である）は、ここでマスターラッチにわたって並列で結合され、対のラッチが形成される効果とともに、ＳＥＵに対するマスターラッチの記憶機能の抵抗力をより高めることに留意されたい。
【００４６】
図６は、図３Ａおよび図５の機能性が組み合わされた、別の実施形態を図示する。この実施形態において、状態保持ラッチ３５０、３６０は、通常動作モードの間、マスターラッチ１１０、１２０を有する対のラッチを形成し、待機モードにおいて、スレーブラッチ１４０、１５０は、マスターラッチ１１０、１２０を有する対のラッチを形成し、それによって、通常モードおよび待機モードの双方で、ＳＥＵに対するマスターラッチの耐性を向上させる。
【００４７】
実施形態の上記の説明から、かかる実施形態は、シングルイベントアップセットに対する記憶回路のロバスト性を増加させるために、特に単純で効果的な機構を提供するということが分かるであろう。実施形態において説明された手法は、特定の動作モードにおいて、その動作モードでそうでなければ使用されないであろう記憶ブロックを再利用し、対のラッチ配列を作り出し、かかる対のラッチは、シングルイベントアップセットに対する著しく向上したロバスト性を示す。結果として、かかる実施形態の記憶回路は、ほんのわずかな領域および電力消費の増加で達成することができ、それによって、逐次記憶セルの多岐にわたる実現における魅力的な解決となる。
【００４８】
特定の実施形態が本明細書で説明されてきたが、本発明は、それらに制限されず、それらに対する多くの修正および追加は本発明の範囲内でなされてもよいということが理解されるだろう。例えば、下記の従属請求項の様々な特性の組み合わせは、本発明の範囲から逸脱することなしに、独立請求項の特性とともに成される可能性がある。
【特許請求の範囲】
【請求項１】
記憶回路であって、
第１の記憶機能を実行するために少なくとも１つの動作モードで構成される第１の記憶ブロックと、
前記第１の記憶機能と異なる第２の記憶機能を実行するために少なくとも１つの動作モードで構成される第２の記憶ブロックと、
前記第１の記憶機能を実行する間に、シングルイベントアップセット（ＳＥＵ）に対する前記第１の記憶ブロックの耐性を増加させるように、前記第１の記憶ブロックと並列に動作するように前記第２の記憶ブロックを構成するために、前記第２の記憶機能が未使用である、所定の動作モードに応答するように配設される構成回路と、を備える、記憶ブロック。
【請求項２】
前記第１の記憶ブロックは、前記第１の記憶機能を実行するためにラッチとして構成され、
前記所定の動作モードにおいて、前記構成回路は、前記第１の記憶ブロックおよび前記第２の記憶ブロックが、前記所定の動作モードの間、前記第１の記憶機能を実行するために対のラッチを集合的に形成するように、前記第１の記憶ブロックと並列に、前記第２の記憶ブロックを付加的なラッチとして構成するように配設される、請求項１に記載の記憶回路。
【請求項３】
少なくとも１つの前記動作モードの１つは、通常動作モードであって、
前記第１の記憶ブロックは、前記通常動作モードの間、フリップフロップのマスターラッチとして動作することによって、前記第１の記憶機能を実行するように構成され、前記第２の記憶ブロックは、前記通常動作モードの間、前記フリップフロップのスレーブラッチとして動作することによって前記第２の記憶機能を実行するように構成され、
前記所定の動作モードは、前記第１の記憶ブロックが、データ値を保持するために、前記第１の記憶機能を実行し、前記第２の記憶機能が未使用である、待機動作モードである、請求項１または請求項２に記載の記憶回路。
【請求項４】
少なくとも１つの前記動作モードの１つは、通常動作モードであって、
前記第１の記憶ブロックは、前記通常動作モードの間、フリップフロップのスレーブラッチとして動作することによって、前記第１の記憶機能を実行するように構成され、前記第２の記憶ブロックは、前記通常動作モードの間、前記フリップフロップのマスターラッチとして動作することによって、前記第２の記憶機能を実行するように構成され、
前記所定の動作モードは、前記第１の記憶ブロックが、データ値を保持するために、前記第１の記憶機能を実行し、前記第２の記憶機能が未使用である、待機動作モードである、請求項１または請求項２に記載の記憶回路。
【請求項５】
前記少なくとも１つの動作モードの１つは、状態保持モードであって、
前記第２の記憶ブロックは、前記第１の記憶ブロックが電力を切られている間に、データ値を保持するために、前記第２の記憶機能を前記状態保持モードで、状態保持ラッチとして動作することによって実行するように構成され、
前記所定の動作モードは、前記第２の記憶機能が未使用の場合、通常モードであって、
前記第１の記憶ブロックは、前記通常動作モードの間に、前記第１の記憶機能をフリップフロップのラッチとして動作することによって実行するように構成される、請求項１または請求項２に記載の記憶回路。
【請求項６】
前記第１の記憶ブロックは、前記通常動作モードの間に、前記第１の記憶機能をフリップフロップのマスターラッチとして動作することによって実行するように構成される、請求項５に記載の記憶回路。
【請求項７】
前記第１の記憶ブロックは、前記通常動作モードの間に、前記第１の記憶機能をフリップフロップのマスターラッチおよびスレーブラッチの一方として動作することによって、実行するように構成され、記憶回路は、
第３の記憶機能を前記フリップフロップのマスターラッチおよびスレーブラッチの他方として動作することによって実行するように、前記通常動作モードで構成された第３の記憶ブロックであって、そのため、前記通常動作モードである間、集合的に前記第１の記憶ブロックおよび前記第３の記憶ブロックは、前記フリップフロップの前記マスターラッチおよび前記スレーブラッチを提供し、
待機動作モード時において、前記第３の記憶機能が未使用である、第３の記憶ブロックと、
前記待機動作モードの間、前記第１の記憶機能を実行する間に、シングルイベントアップセットに対する前記第１の記憶ブロックの耐性を増加させるように、前記第１の記憶ブロックと並列に動作するように前記第３の記憶ブロックを構成するために、前記待機動作モードに応答するようにさらに配設される、前記構成回路と、をさらに備える、請求項５または請求項６に記載の記憶回路。
【請求項８】
前記構成回路は、前記第２の記憶ブロックを前記第１の記憶ブロックに対して並列配列に切り替えるために、前記所定の動作モードである電流動作モードに応答するスイッチ回路を備える、先行の請求項のいずれかに記載の記憶回路。
【請求項９】
前記スイッチ回路は、前記第２の記憶ブロックを前記第１の記憶ブロックに対して直列配列に切り替えるために、前記所定の動作モードでない前記電流動作モードに応答する、請求項８に記載の記憶回路。
【請求項１０】
前記電流動作モードは、前記所定の動作モードである場合、前記スイッチ回路は、前記第２の記憶ブロックを前記第１の記憶ブロックに対して並列配列に切り替え、前記内部信号は、スイッチ素子に第２の記憶ブロックをラッチとして構成させる値に設定されるように、
前記構成回路は、前記構成回路に提供されるクロック信号から内部信号を発生させるために、制御回路をさらに含み、
前記第２の記憶ブロックは、前記内部信号の値に従って、ラッチとして第２の記憶ブロックを選択的に構成するために、内部信号によって制御されるスイッチ素子を含む、請求項８または請求項９に記載の記憶回路。
【請求項１１】
前記スイッチ回路は、前記第１の記憶ブロックから前記第２の記憶ブロックを分離するために前記所定の動作モードではない前記電流動作モードに応答する、請求項８に記載の記憶回路。
【請求項１２】
第１の記憶機能を実行するために少なくとも１つの動作モードで構成される第１の記憶ブロックと、前記第１の記憶機能と異なる第２の記憶機能を実行するために少なくとも１つの動作モードで構成される第２の記憶ブロックと、を有する記憶回路を動作するための方法であって、
前記第２の記憶機能が未使用である、所定の動作モードに応答して、前記第１の記憶機能を実行する間に、シングルイベントアップセット（ＳＥＵ）に対する前記第１の記憶ブロックの耐性を増加するために、前記第１の記憶ブロックと並列に動作するように前記第２の記憶ブロックを構成することを含む、方法。
【請求項１３】
記憶回路であって、
少なくとも１つの動作モードで第１の記憶機能を実行するための第１の記憶手段と、
少なくとも１つの動作モードで第２の記憶機能を実行するための第２の記憶手段であって、前記第２の記憶機能が第１の記憶機能と異なる、第２の記憶手段と、
前記第２の記憶機能が未使用である、所定の動作モードに応答して、前記第１の記憶機能を実行する間に、シングルイベントアップセット（ＳＥＵ）に対する前記第１の記憶手段の耐性を増加させるように、前記第１の記憶手段と並列に動作するように、前記第２の記憶手段を構成するための構成手段と、含む、記憶回路。
【請求項１】
記憶回路であって、
第１の記憶機能を実行するために少なくとも１つの動作モードで構成される第１の記憶ブロックと、
前記第１の記憶機能と異なる第２の記憶機能を実行するために少なくとも１つの動作モードで構成される第２の記憶ブロックと、
前記第１の記憶機能を実行する間に、シングルイベントアップセット（ＳＥＵ）に対する前記第１の記憶ブロックの耐性を増加させるように、前記第１の記憶ブロックと並列に動作するように前記第２の記憶ブロックを構成するために、前記第２の記憶機能が未使用である、所定の動作モードに応答するように配設される構成回路と、を備える、記憶ブロック。
【請求項２】
前記第１の記憶ブロックは、前記第１の記憶機能を実行するためにラッチとして構成され、
前記所定の動作モードにおいて、前記構成回路は、前記第１の記憶ブロックおよび前記第２の記憶ブロックが、前記所定の動作モードの間、前記第１の記憶機能を実行するために対のラッチを集合的に形成するように、前記第１の記憶ブロックと並列に、前記第２の記憶ブロックを付加的なラッチとして構成するように配設される、請求項１に記載の記憶回路。
【請求項３】
少なくとも１つの前記動作モードの１つは、通常動作モードであって、
前記第１の記憶ブロックは、前記通常動作モードの間、フリップフロップのマスターラッチとして動作することによって、前記第１の記憶機能を実行するように構成され、前記第２の記憶ブロックは、前記通常動作モードの間、前記フリップフロップのスレーブラッチとして動作することによって前記第２の記憶機能を実行するように構成され、
前記所定の動作モードは、前記第１の記憶ブロックが、データ値を保持するために、前記第１の記憶機能を実行し、前記第２の記憶機能が未使用である、待機動作モードである、請求項１または請求項２に記載の記憶回路。
【請求項４】
少なくとも１つの前記動作モードの１つは、通常動作モードであって、
前記第１の記憶ブロックは、前記通常動作モードの間、フリップフロップのスレーブラッチとして動作することによって、前記第１の記憶機能を実行するように構成され、前記第２の記憶ブロックは、前記通常動作モードの間、前記フリップフロップのマスターラッチとして動作することによって、前記第２の記憶機能を実行するように構成され、
前記所定の動作モードは、前記第１の記憶ブロックが、データ値を保持するために、前記第１の記憶機能を実行し、前記第２の記憶機能が未使用である、待機動作モードである、請求項１または請求項２に記載の記憶回路。
【請求項５】
前記少なくとも１つの動作モードの１つは、状態保持モードであって、
前記第２の記憶ブロックは、前記第１の記憶ブロックが電力を切られている間に、データ値を保持するために、前記第２の記憶機能を前記状態保持モードで、状態保持ラッチとして動作することによって実行するように構成され、
前記所定の動作モードは、前記第２の記憶機能が未使用の場合、通常モードであって、
前記第１の記憶ブロックは、前記通常動作モードの間に、前記第１の記憶機能をフリップフロップのラッチとして動作することによって実行するように構成される、請求項１または請求項２に記載の記憶回路。
【請求項６】
前記第１の記憶ブロックは、前記通常動作モードの間に、前記第１の記憶機能をフリップフロップのマスターラッチとして動作することによって実行するように構成される、請求項５に記載の記憶回路。
【請求項７】
前記第１の記憶ブロックは、前記通常動作モードの間に、前記第１の記憶機能をフリップフロップのマスターラッチおよびスレーブラッチの一方として動作することによって、実行するように構成され、記憶回路は、
第３の記憶機能を前記フリップフロップのマスターラッチおよびスレーブラッチの他方として動作することによって実行するように、前記通常動作モードで構成された第３の記憶ブロックであって、そのため、前記通常動作モードである間、集合的に前記第１の記憶ブロックおよび前記第３の記憶ブロックは、前記フリップフロップの前記マスターラッチおよび前記スレーブラッチを提供し、
待機動作モード時において、前記第３の記憶機能が未使用である、第３の記憶ブロックと、
前記待機動作モードの間、前記第１の記憶機能を実行する間に、シングルイベントアップセットに対する前記第１の記憶ブロックの耐性を増加させるように、前記第１の記憶ブロックと並列に動作するように前記第３の記憶ブロックを構成するために、前記待機動作モードに応答するようにさらに配設される、前記構成回路と、をさらに備える、請求項５または請求項６に記載の記憶回路。
【請求項８】
前記構成回路は、前記第２の記憶ブロックを前記第１の記憶ブロックに対して並列配列に切り替えるために、前記所定の動作モードである電流動作モードに応答するスイッチ回路を備える、先行の請求項のいずれかに記載の記憶回路。
【請求項９】
前記スイッチ回路は、前記第２の記憶ブロックを前記第１の記憶ブロックに対して直列配列に切り替えるために、前記所定の動作モードでない前記電流動作モードに応答する、請求項８に記載の記憶回路。
【請求項１０】
前記電流動作モードは、前記所定の動作モードである場合、前記スイッチ回路は、前記第２の記憶ブロックを前記第１の記憶ブロックに対して並列配列に切り替え、前記内部信号は、スイッチ素子に第２の記憶ブロックをラッチとして構成させる値に設定されるように、
前記構成回路は、前記構成回路に提供されるクロック信号から内部信号を発生させるために、制御回路をさらに含み、
前記第２の記憶ブロックは、前記内部信号の値に従って、ラッチとして第２の記憶ブロックを選択的に構成するために、内部信号によって制御されるスイッチ素子を含む、請求項８または請求項９に記載の記憶回路。
【請求項１１】
前記スイッチ回路は、前記第１の記憶ブロックから前記第２の記憶ブロックを分離するために前記所定の動作モードではない前記電流動作モードに応答する、請求項８に記載の記憶回路。
【請求項１２】
第１の記憶機能を実行するために少なくとも１つの動作モードで構成される第１の記憶ブロックと、前記第１の記憶機能と異なる第２の記憶機能を実行するために少なくとも１つの動作モードで構成される第２の記憶ブロックと、を有する記憶回路を動作するための方法であって、
前記第２の記憶機能が未使用である、所定の動作モードに応答して、前記第１の記憶機能を実行する間に、シングルイベントアップセット（ＳＥＵ）に対する前記第１の記憶ブロックの耐性を増加するために、前記第１の記憶ブロックと並列に動作するように前記第２の記憶ブロックを構成することを含む、方法。
【請求項１３】
記憶回路であって、
少なくとも１つの動作モードで第１の記憶機能を実行するための第１の記憶手段と、
少なくとも１つの動作モードで第２の記憶機能を実行するための第２の記憶手段であって、前記第２の記憶機能が第１の記憶機能と異なる、第２の記憶手段と、
前記第２の記憶機能が未使用である、所定の動作モードに応答して、前記第１の記憶機能を実行する間に、シングルイベントアップセット（ＳＥＵ）に対する前記第１の記憶手段の耐性を増加させるように、前記第１の記憶手段と並列に動作するように、前記第２の記憶手段を構成するための構成手段と、含む、記憶回路。
【図１】
【図２】
【図３Ａ】
【図３Ｂ】
【図４Ａ】
【図４Ｂ】
【図４Ｃ】
【図５】
【図６】
【図２】
【図３Ａ】
【図３Ｂ】
【図４Ａ】
【図４Ｂ】
【図４Ｃ】
【図５】
【図６】
【公開番号】特開２０１２−１９１６２１（Ｐ２０１２−１９１６２１Ａ）
【公開日】平成２４年１０月４日（２０１２．１０．４）
【国際特許分類】
【外国語出願】
【出願番号】特願２０１２−５３０６４（Ｐ２０１２−５３０６４）
【出願日】平成２４年３月９日（２０１２．３．９）
【出願人】（５９４１５４４２８）エイアールエム リミテッド (85)
【Ｆターム（参考）】
【公開日】平成２４年１０月４日（２０１２．１０．４）
【国際特許分類】
【出願番号】特願２０１２−５３０６４（Ｐ２０１２−５３０６４）
【出願日】平成２４年３月９日（２０１２．３．９）
【出願人】（５９４１５４４２８）エイアールエム リミテッド (85)
【Ｆターム（参考）】
[ Back to top ]