スイッチモード電源
複数の電源モジュール１０を有するスイッチモード電源アセンブリ１が記載され、それぞれの電源モジュール１０は、巡回的に互いに結合される。それぞれの電源モジュール１０iは、全てのモジュールのインタリーブ動作を保証するために、次の隣のモジュール１０i+1のための同期制御信号を発生し、前の隣のモジュール１０i+1からの同期制御信号を受けるための同期制御手段を有する。低電力モジュールをハイボリュームで比較的容易に製造可能である。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチモード電源全般に関する。特に、本発明は、実質的に一定の入力電圧又は電流を受け、ＤＣ又はＡＣ出力電圧又は電流を発生する、ＤＣ／ＤＣコンバータステージ又はＤＣ／ＡＣインバータステージに関する。
【０００２】
本発明の以下の説明では、コンバータは、一定の入力電圧を受け、出力電流を発生することを想定しているが、これは単なる例示であって、本発明を限定することは意図されていない。
【背景技術】
【０００３】
先に記載されたタイプのスイッチモード電源が一般に知られているが、幾つかの用途について商業的に利用可能である。１例では、スイッチモード電源は、ソーラーセル（太陽電池）アレイの出力電圧（１００Ｖのオーダ）を、約４２０Ｖのオーダにあるより高い一定のＤＣレベル、すなわち標準的な電源電圧の最大電圧よりも高い電圧に変換するブーストコンバータとして実現される。かかるコンバータによれば、ソーラーセルから電源にエネルギーを変換することが可能である。
【０００４】
別の例では、スイッチモード電源は、ＤＣ電圧からＡＣ電流を発生するためのＤＣ／ＡＣインバータとして実現される。かかるインバータは、たとえば、ＡＣ電源へのコネクションのための入力を有し、放電灯を駆動するためのドライバ出力を有するランプドライバで使用することができる。かかるドライバは、実質的に一定の電圧が交流の入力電圧から発生されるステージ、続いて交流電流がかかる一定の電圧に基づいて発生されるステージを典型的に有している。更に別の例では、スイッチモード電源は、動き制御装置におけるアクチュエータを駆動するためのトランスコンダクタンス増幅器として実現される。
【０００５】
一般的に言えば、スイッチモード電源は、特定の出力電力について開発されている。一般的に言えば、より高い出力電力について、電源で使用されるコンポーネントのサイズは、大きくなければならない。これは、並列に接続される２以上の電源ユニットを有する電源アセンブリを使用することで回避することができる。そのケースでは、それぞれ個々の電源ユニットは、個々のコンポーネントのサイズを比較的小さくして、コストの低減を図ることができるように、比較的低い電力を提供する必要がある。また、利点は、既に開発されている低電力電源ユニット、完全な高電力コンバータを開発する必要がないことがわかっている低電力電源ユニットを使用することである。さらに、低電力電源ユニットは容易に製造することができ、高い容量の製造設備が既に存在することが利点である。
【０００６】
並列に接続される多数の電源ユニットを使用する更なる利点は、低いリップルの振幅をもつ出力電流を発生することが可能である事実で認識される。図１は、典型的な電源出力電流Ｉのタイムグラフを例示しており、この電源出力電流は、上レベルＩH（ライン１０３）と下レベルＩL（ライン１０４）との間で連続して立ち上がり（ライン１０１）及び立ち下がる（ライン１０２）。十分の大きなタイムスケールで、かかる電流は、振幅ＩAV＝０．５（ＩH＋ＩL）を有し、リップル振幅０．５（ＩH−ＩL）を有する一定の電流であるとして考えることができる。リップルでは、電源アセンブリのそれぞれの電源ユニットに全ての他の電源ユニットとは完全に独立に動作させることが可能である。次いで、電源アセンブリの全体の出力電流のリップル振幅は、個々の電源ユニットの個々の出力リップル振幅の合計であることが期待されている。一般的な狙いは、出来るだけ小さなリップルを有することである。したがって、それらの出力ピークが時間的に一様に分散されるように、電源ユニットが同期して動作することが好まれる。図２は、互いに１８０°の位相関係で、出力電流Ｉ１及びＩ２をそれぞれ供給する、２つの電源ユニットのケースについて、このことを例示するグラフである。個々の電流Ｉ１及びＩ２が同じ振幅を有する場合、低い方のピークから高い方のピークへの増加ｄＩ／ｄｔの割合、高い方のピークから低い方のピークへの減少ｄＩ／ｄｔの割合に等しい場合、結果的に得られる電流Ｉtotalは、リップルがないか、又は非常に小さなリップルを有する実質的に一定であることが容易にわかる。かかる個々の電流は理想的な整合を有さないときでさえ、典型的に、リップルの振幅の低減が達成される。
【０００７】
電源アセンブリにおける電源ユニットを同期して、かつシフトされた位相で動作するように動作させることは、「インタリーブ」動作として示される。ここで考慮される適用分野に関連するインタリーブ動作は、J.S.Batchvarov等による刊行物“interleaved converters based on hysteresis current control”2000, IEEE. 31st Annual Power Electronics Specialists Conference, page 655.で提案されている。この提案では、２つのコンバータユニットのアセンブリに関連して、コンバータユニットのうちの１つは、マスターステータスを有し、他のコンバータユニットは、スレーブのステータスを有する。この提案における提案される制御回路は、むしろ複雑にされる。
【発明の開示】
【発明が解決しようとする課題】
【０００８】
本発明の目的は、改善された電源アセンブリを提供することにある。
特に、インタリーブ方式で動作し、比較的シンプルな制御回路を有する２以上の電源ユニットを有する電源アセンブリを提供することが本発明の重要な目的である。
【０００９】
さらに、本発明の特別な目的は、１以上の電源ユニットを追加するのが容易に可能なように、モジュラーデザインで２以上の電源ユニットを有する電源アセンブリを提供することにある。
【課題を解決するための手段】
【００１０】
本発明の重要な態様によれば、本発明の電源アセンブリの電源ユニットは、同じステータスを有する。それぞれの電源ユニットは、インラインで次の電源ユニットのための制御信号を発生し、インラインで前の電源ユニットからの制御信号を受ける。最後の電源ユニットは、インラインで最初の電源ユニットのための制御信号を発生し、電源アセンブリの電源ユニットは、リングコンフィギュレーションで構成される。制御信号は、インタリーブ動作を自動的に保証するものである。
【００１１】
本発明のこれら及び他の態様、特徴及び利点は、添付図面を参照して本発明に係る電源アセンブリの好適な実施の形態に関する以下の記載により更に説明される。
【発明を実施するための最良の形態】
【００１２】
以下では、本発明は、特に指定されない場合には、コンバータアセンブリのケースについて詳細に説明される。しかし、この説明は、コンバータアセンブリにのみ本発明を限定することが意図されず、当業者にとって明らかなように、同じ原理又は類似の原理をインバータにも適用されることが特に述べられる。
【００１３】
図３は、複数のコンバータユニット１０を有するコンバータアセンブリ１の一部を概念的に示すブロック図である。以下では、個々のコンバータユニットの同じコンポーネントは、同じ参照符号により示され、インデックス１，２，３等により区別される。図３では、３つのコンバータユニット１０１，１０２及び１０３のみが示されているが、アセンブリ１は、コンバータユニットを追加することで容易に拡張することができる。さらに、コンバータアセンブリ１は、コンバータユニットのうちの１つを取り去ることで、２つのコンバータユニットのみを有する場合がある。
【００１４】
以下の説明では、コンバータユニット１０は、入力ＤＣ（直流）電圧ＶINを受信し、出力電流ＩOUTを発生することが想定される。それぞれのコンバータユニット１０iは、入力電圧ＶINを受けるために電源ライン２ａ及び２ｂにそれぞれ接続される２つの入力端子１１i及び１２i、及び出力電流ＩOUTiを供給するために出力ライン３に接続される出力端子１３iを有する。ここで、ｉ＝１，２，３．．．等である。コンバータユニット１０は、並列に接続されており、すなわち、それらそれぞれの第一の入力端子１１iは、１つの電源ライン２ａに互いに全て接続されており、それらそれぞれの第二の入力端子１２iは、１つの電源ライン２ｂに互いに全て接続されており、それらそれぞれの出力端子１３iは、負荷（mains）Ｌに接続される１つの出力ライン３に互いに全て接続される。負荷電流ＩLは、以下の式として書くことができる。
【００１５】
【数１】
ここでＮはコンバータユニット１０の全体数を示す整数であり、Ｎは図３の例では３である。
【００１６】
本発明の重要な態様によれば、それぞれの制御ユニット１０は、制御入力１４及び制御出力１５を有する。それぞれの制御ユニット１０iは、その前にある隣の制御ユニット１０i-1の制御出力１５i-1に接続されるその制御入力１４i、その後にある隣の制御ユニット１０i+1の制御入力１４i+1に接続されるその制御出力１５iを有する。最後の制御ユニット１０Nの制御出力１５Nは、第一の制御ユニット１０1の制御入力１４1に接続される。したがって、制御ユニット１０は、リングコンフィギュレーションで構成される。コンバータアセンブリ１のモジュラーデザインは、制御ユニットのうちの１つを取り去ることで容易に変更することができる。たとえば、制御ユニット１０2を取り去ることができ、そのケースでは、第一の制御ユニット１０1の制御出力１５1は、第三の制御ユニット１０3の制御入力１４3に接続されている。
【００１７】
また、制御アセンブリ１は、たとえば、第二の制御ユニット１０2と第三の制御ユニット１０3との間に更なる制御ユニット１０X（図３では図示せず）を追加することで容易に拡張することができ、そのケースでは、第二の制御出力１５2と第三の制御入力１４3との間のコネクションは接続が解除され、第二の制御出力１５2は、追加された制御ユニット１０Xの制御入力１４Xに接続され、追加されたコンバータユニット１０Xの制御出力１５Xは、第三の制御入力１４3に接続される。
【００１８】
コンバータユニットの一般的なデザインは知られている。公知のコンバータユニットの可能な実施の形態は、本発明のコンバータユニットの基礎として使用されるのに適しており、図４を参照して記載される。この例のコンバータユニット１０は、ハーフブリッジ増幅器６０を有しており、その心臓部は、一方で、高い電源電圧レベルＶHIGHへの接続のための第一の入力端子１と、他方で、低い電源電圧レベルＶLOWへの接続のための第二の供給入力端子１２との間に直列に接続される、一対のＭＯＳＦＥＴとして通常実現される、一対の制御スイッチ６１及び６２により形成されている。これら２つの可制御スイッチ６１及び６２の間のノードＡは、直列に接続される負荷インダクタ６４を通して出力端子１３に接続する。図４において、この例では、出力端子１３に接続される負荷Ｌは、たとえば充電可能なバッテリ又は図示されるように標準的な電源といった電圧源とすることができることが示される。かかるケースでは、電源により決定されるように、出力端子１３での電圧は一定である。典型的に、フィルタキャパシタ６３は、出力１３に並列に接続される。
【００１９】
可制御スイッチ６１及び６２は、ゲートドライバ５０の制御出力５２及び５３にそれぞれ接続されるそれらの制御端子を有する。ゲートドライバ５０は、２つの可能な動作状態で動作するために設計される。
【００２０】
第一の動作状態では、ゲートドライバ５０は、第一のスイッチ６１はその導通状態になり、第二のスイッチ６２はその非導通状態となるように、可制御スイッチ６１及び６２のための制御信号を発生する。
【００２１】
第二の動作状態では、ゲートドライバ５０は、第二のスイッチ６２がその導通状態になり、第一のスイッチ６１はその非導通状態となるように、可制御スイッチ６１及び６２にための制御信号を発生する。
【００２２】
したがって、第一の動作状態では、ノードＡは、高い電源電圧レベルＶHIGHに接続され、電流ＩHは、第一の供給入力端子１１と出力端子１３との間で発生される。インダクタ６４によりフィルタリングされ、高い電源電圧レベルＶHIGHに関して出力端子１３での電圧レベルに依存して、これは、典型的に、図５におけるライン６５ａ及び６５ｂにより示される、立ち上がりの出力電流ＩOUTとなる。第二の動作状態では、ノードＡは、低い電源電圧ＶLOWに接続され、電流ＩLは、第二の供給入力端子１２と出力端子１３との間で発生される。インダクタ６４によりフィルタリングされて、これは、典型的に、図５においてライン６６ａ及び６６ｂにより示される減少する出力電流ＩOUTとなる。
【００２３】
図４に示されるセットアップでは、出力電流ＩOUTは、ゼロを通過可能であって、方向を変化する。また、出力電流ＩOUTが常に正又は負であるように、すなわち方向を変えないように、ドライバ５０を動作させるのが可能である。かかるケースでは、スイッチのうちの１つは常にオフにされるか、又は制御可能ではないスイッチにより置き換えられるか、若しくは、ダイオードにより置き換えられる場合さえある。図４を参照して、電流が正であるとし（すなわち、第一の供給入力端子１１から出力端子１３に流れ）、第一のスイッチ６１がその導通状態にあり、第２のスイッチ６２がその非導通状態にあるとする。そのとき、電流の振幅が増加する（図５におけるライン６５ｂ）。第一のスイッチ６１がその非導通状態に切替えられたとき、第二のスイッチ６２は、その非導通状態のままであり、減少する振幅をもつ正の電流は、第二の供給入力端子１２からダイオードのスイッチ６２を介して出力端子１３に流れる。第二のスイッチ６２がダイオードにより置き換えられる場合に同じ作用が達成される。同じ効果は、第二のスイッチ６２はその導通状態に切替えられる場合により効果的に達成されることが明らかである。
【００２４】
たとえば、ウィンドウコンパレータ３０の測定された信号入力３６に供給される、測定された出力電流を示す信号ＳMを発生する、出力電流センサ６７により出力電流ＩOUTが測定される。
【００２５】
ウィンドウコンパレータ３０は、第一のバンダリ入力信号ＳBHを受ける第一の入力３２、第二のバンダリ入力信号ＳBLを受ける第二の入力３３を有し、第一のバンダリレベルＳBHは、第二のバンダリレベルＳBLよりも高い。以下では、これら２つのバンダリレベルは、高いバンダリレベルＳBH及び低いバンダリレベルＳBLのそれぞれとして示される。
【００２６】
ウィンドウコンパレータ３０は、測定された信号ＳMを、その第一及び第二の入力３２及び３３でそれぞれ受信された２つのバンダリ（境界）レベルＳBH及びＳBLと比較する。ウィンドウコンパレータ３０が測定された出力信号ＳMをバンダリレベルＳBH及びＳBLと比較可能にするため、測定された出力信号ＳMがバンダリレベルと同じディメンジョンを有するべきであり、すなわち、これらが全て電流信号又は電圧信号であるべきである。したがって、たとえば、バンダリレベルＳBH及びＳBLが電圧領域における信号として定義される場合、出力センサ６７は、電圧領域における信号としてその出力信号ＳMを提供するべきである。
【００２７】
図５を参照して、動作は以下のようである。測定された出力電流ＩOUTが境界ＳBH及びＳBLにより定義されたウィンドウ内にあり、図５におけるライン６５ａにより示されるように、出力電流ＩOUTが立ち上がりであるように、ゲートドライバ５０が第一の動作状態にあるとする。この状況は、時間ｔ１で、測定された出力信号ＳMが高いバンダリレベルＳBHに等しくなるまで継続する。その瞬間で、ウィンドウコンパレータ３０は、ゲートドライバ５０がその第二の動作状態に切替えるように、ゲートドライバ５０のためのその出力信号を発生する。結果として、図５におけるライン６６ａにより示されるように、出力電流ＩOUTが減少する。
【００２８】
この状況は、時間ｔ２で、低いバンダリレベルＳBLに到達されるまで続く。ここで、ウィンドウコンパレータ３０は、ゲートドライバ５０がその動作状態を切替えるように、すなわち第一の動作状態に再び入るように、図５におけるライン６５ｂにより示される出力電流ＩOUTが再び立ち上がるように、ゲートドライバ５０のためにその出力信号を発生する。
【００２９】
出力電流ＩOUTの周期よりも長いタイムスケールで、正確なＩOUT,AVの値は負荷の性質に依存するが、出力電流ＩOUTは、０．５（ＳBH−ＳBL）に近似的に対応する平均値ＩOUT,AVを有する。
【００３０】
公知のコンバータユニットでは、ウィンドウコンパレータ３０は、コンバータユニット１０のターゲット入力１６に結合される入力を有するバンダリジェネレータ２０の、出力２２及び２３のそれぞれに接続されるその入力３２及び３３を有する。バンダリジェネレータ２０は、その入力２１で受信されたターゲット信号ＳTARGETに基づいて、その出力２２及び２３のそれぞれでの高いバンダリレベル信号ＳBH及び低いバンダリレベル信号ＳBLを発生するために設計される。これは、幾つかのやり方で行うことができる。図６Ａに例示される第一の例示的な実施の形態では、バンダリジェネレータ２０は、以下の式に従ってその出力信号を発生するために適合される。
ＳBH＝ＳTARGET＋Ｓ1；ＳBL＝ＳTARGET−Ｓ2
ここでＳ1及びＳ2は定数値であって、互いに等しい場合がある。したがって、この例では、ウィンドウの境界ＳBH及びＳBLは、図６Ａに例示されるようにターゲット信号ＳTARGETの形状に従う。また、この図は、出力電流ＩOUTの結果的に得られる波形を示している。平均値ＩOUT,AVは、ターゲット信号ＳTARGETに実質的に等しいことがわかる。
【００３１】
図６Ｂに例示される別の例示的な実施の形態では、バンダリジェネレータ２０は、高いバンダリレベルＳBHが常に正であり、低いバンダリレベルＳBLが常に負であることを保証する。ターゲット信号ＳTARGETがゼロを超える限り、低いバンダリレベルＳBLは、ゼロ以下の定数値Ｓ２Ｃを有し、高いバンダリレベルＳ１は、Ｓ１とＳ２Ｃの平均がターゲット信号ＳTARGETに対応するように選択される。ターゲット信号ＳTARGETが負であるとき、逆も真であり、すなわち、高いバンダリレベルＳBHが一定の正の値Ｓ１Ｃを有し、低いバンダリレベルＳBLが、Ｓ２とＳ１Ｃの平均がターゲット信号ＳTARGETに対応するように選択された値Ｓ２を有する。このケースでは、出力電流ＩOUTの平均値ＩOUT,AVは、ターゲット信号ＳTARGETに実質的に対応する。
【００３２】
先の記載は、独立のコンバータユニット１０の動作を記載している。かかるように、先に与えられた記載は、従来技術であると考えることができる。
【００３３】
図３に例示されるように、コンバータユニット１０を本発明に係るコンバータアセンブリ１で適用可能にするため、コンバータユニット１０は、図７の部分的な図に例示されるように、制御入力１４、制御出力１５、及びヒステリシス制御ステージ７０を有している。コンバータユニット１０は、その制御出力１５で、同期制御出力信号ＳC,OUTを発生するために設計されており、この同期制御出力信号は、測定された出力信号ＳMが高いバンダリレベルＳBH又は低いバンダリレベルＳBLにそれぞれ等しくなる時間ｔ１及びｔ２を示しており、又は、より一般的には、測定された出力信号ＳMの時間微分は、符号を変化させる。図７に例示される実施の形態では、制御出力１５は、ウィンドウコンパレータ３０の制御出力３５に結合されるが、制御出力信号ＳC,OUTは、たとえばゲートドライバ５０、又はたとえば電流センサ６７といった、別のソースから導出される場合もある。
【００３４】
制御出力１５は、１出力である場合があり、制御出力信号ＳC,OUTは、異なるイベントを示すために異なる値を示す信号である場合がある。たとえば、出力信号ＳC,OUTは、ｔ１及びｔ２を除く全ての時間で、たとえば値ゼロである一定の値を有する場合があり、時間ｔ１で第一の特性を有する信号パルス、及び時間ｔ２でその第二の特性を有する信号パルスを示す場合がある。たとえば、時間ｔ１でパルスは正であり、時間ｔ２でパルスは負である場合がある。代替的に、パルスは、同じ符号であるが異なる高さを有する場合がある。代替的に、パルスは、同じ符号であるが異なる期間を有する場合がある。
【００３５】
また、制御出力１５は、一方のラインが時間ｔ１を示す信号を搬送し、他方のラインが時間ｔ２を示す信号を搬送する２つのラインにより実際に構成されることも可能であり、そのケースでは、両方のラインでの制御信号は、相互に同一である場合があり、これは、異なるラインにより搬送されることで区別されるためである。
【００３６】
同様に、制御入力１４は、当業者にとって明らかであるように、制御出力１５のコンフィギュレーションに対応して、１入力であるか、又は２つの入力ラインを有する入力である場合がある。
【００３７】
ヒステリシス制御ステージ７０の例示的な実施の形態の以下の記載では、信号ＳBH、ＳBL及びＳMは、電圧領域における信号であると想定される。図７は、ヒステリシス制御ステージ７０が第一のランプ電圧発生器７１及び第二のランプ電圧発生器７２を有することを例示している。ヒステリシス制御ステージ７０は、第一の加算器７３及び第二の加算器７４を更に有している。第一の加算器７３は、高いバンダリ信号ＳBHを受けるためにバンダリジェネレータ２０の第一の出力２２に結合される１入力を有しており、第一のランプ電圧ＶRHを受けるために第一のランプ電圧発生器７１の出力に結合される第二の入力を有しており、ランプされた高いバンダリ信号Ｓ’BHを供給するウィンドウコンパレータ３０の第一の入力３２に結合される出力を有している。
【００３８】
同様に、第二の加算器７４は、低いバンダリ信号ＳBLを受けるためにバンダリジェネレータ２０の第二の出力２３に結合される入力、第二のランプ電圧ＶRLを受けるための第二のランプ電圧発生器７２の出力に結合される第二の入力、及びウィンドウコンパレータ３０の第二の入力３３に結合される出力を有し、ランプされた低いバンダリ信号Ｓ’BLを供給する。したがって、ウィンドウコンパレータ３０の第一の入力３２で受信されるランプされた高いバンダリ信号Ｓ’BHは、バンダリジェネレータ２０の第一の出力２２で発生されたオリジナルの高いバンダリレベル信号ＳBHと、第一のランプ電圧発生器７１により出力された第一のランプ電圧ＶRHとの合計であり、ウィンドウコンパレータ３０の第二の入力３３で受信される低いバンダリレベルＳ’BLは、バンダリジェネレータ２０の第二の出力２３で発生されるオリジナルの低いバンダリレベル信号ＳBLと第二のランプ電圧発生器７２により発生された第二のランプ電圧ＶRLとの合計である。
【００３９】
それぞれのランプ電圧発生器は、緩やかに増加又は減少する出力信号を発生可能であり、この出力信号は、ランプ電圧発生器が第一のコマンド信号又はトリガ信号を受けるときに開始し、ランプ電圧発生器が第二のコマンド信号又はリセット信号を受けるときにリセットする。したがって、結果的に得られる信号は、鋸波の形状を有し、このため、ランプ電圧発生器は、鋸波発生器として示される場合もある。
【００４０】
図８は、時間の関数として、特定のコンバータユニット（たとえば図３を参照して１０i）におけるランプ電圧発生器７１及び７２の動作を例示している。
【００４１】
曲線８１は、ＳM-1として示される、アセンブリにおける前のコンバータユニット（たとえば図３を参照して１０i-1）の測定された出力信号を示している。この測定された信号が前のコンバータユニットの高いバンダリレベルに明らかに合致し、増加から減少に逆転する時間はｔ1-1として示されている。前のステージの測定された出力信号ＳM-1が前のコンバータユニットの低いバンダリレベルに合致し、減少から増加に逆転する時間はｔ2-1として示されている。前のコンバータユニットの高いバンダリレベル及び低いバンダリレベルは、明確さのために図８に示されていない。
【００４２】
曲線８２は、入力１４で前のコンバータユニットから受信された可能性のある制御入力信号ＳC,INを示しており、前のコンバータユニットの出力１５i-1での出力信号である。この例では、入力制御信号ＳC,INは、第一の時間ｔ1-1を示す負のパルスを有し、ｔ2-1で正のパルスを有する。
【００４３】
曲線８３は、その第一の入力３２でウィンドウコンパレータ３０により受信される高いバンダリレベル信号Ｓ’BHを例示している。曲線８３は、この高いバンダリレベルＳ’BHは、第一のランプ電圧発生器７１がトリガされ、高いバンダリレベルＳ’BHが減少し始める時間ｔ1-1まで一定である。
【００４４】
曲線８５は、ウィンドウコンパレータ３０の第二の入力３３で受信される低いバンダリレベルＳ’BLを例示している。この低いバンダリレベルＳ’BLは、その瞬間で第二のランプ電圧発生器７２がトリガされ、低いバンダリレベルＳ’BLが立ち上がり始める時間ｔ2-1まで一定であることがわかる。
【００４５】
曲線８４は、出力電流センサ６７により生成され、ウィンドウコンパレータ３０の測定された信号入力３６で受信される、測定された出力信号ＳMを例示している。測定された出力信号ＳMは、この測定された出力信号ＳMが減少する高いバンダリレベルＳ’BHに等しくなる時間ｔ１まで立ち上がることがわかる。その瞬間で、先に説明されたように、ウィンドウコンパレータ３０は、出力電流ＩOUTのスロープが方向を変えるように、すなわち測定された出力信号ＳMが減少し始めるように、ゲートドライバ５０にコマンド信号を送出し、このゲートドライバは、その動作状態を変える。
【００４６】
時間ｔ２で、減少する出力信号ＳMは、立ち上がる低いバンダリレベルＳ’BLに合致し、この時間で、ウィンドウコンパレータ３０は、第二のコマンド信号をゲートドライバ５０に送出し、出力信号ＳMが再び立ち上がり始めるようにその動作状態を変える。
【００４７】
時間ｔ１で、立ち上がる出力信号ＳMが減少する高いバンダリレベルＳ’BHに合致するとき、第一のランプ電圧発生器７１は、曲線８３におけるＡで示されるように、負の入力制御パルスＳC,INの次の発生までゼロにリセットされる場合がある。しかし、ランプ電圧発生器７１は、時間ｔ2-1で停止され、曲線８３におけるＢで示されるように、時間ｔ1-1でＳC,INの開始パルスによりリセットされる。代替的に、ランプ電圧発生器７１は、曲線８３におけるＣで例示されるように、ＳC,INのトリガパルスによりリセットされるまで時間ｔ１で続く場合がある。同じことが第二のランプ電圧発生器７２にも当てはまるが図８には例示されていない。
【００４８】
第一及び第二のランプ電圧発生器７１，７２により発生されるランプ電圧ＶRH及びＶRLの傾斜は、互いに等しい場合があるは、これらの傾斜は互いに異なる場合もある。
【００４９】
第一のランプ電圧発生器７１により発生されるランプ電圧ＶRHの傾斜は、一定である場合がある。好ましくは、この傾斜は、入力電圧ＶHIGHと出力端子１３での出力電圧との間の差に比例する。同じことが、第二のランプ電圧発生器７２により発生される第二のランプ電圧ＶRLにも当てはまる。このため、ランプ電圧発生器７１及び７２は、供給入力端子１１，１２に結合され、出力端子１３に結合される入力を有する場合があるが、これは、明確さのために図７では示されていない。
【００５０】
図７及び図８は、コンバータユニット１０iのゲートドライバ５０iのタイミングが、前のコンバータユニット１０i-1からの制御信号ＳC,INによってどのように制御されるかを例示している。安定状態において、２つの隣接するコンバータユニット１０i及び１０i-1は、より大きなスケールで図８の信号ＳM、Ｓ’BH及びＳ’BLを示す、図９により説明することができるような、多かれ少なかれ固定された位相の関係を示している。図９では、実線８４は、安定状態について測定された出力信号ＳMを例示しており、実線８３は、安定状態について高いバンダリレベルＳ’BHを例示している。前の制御ユニットが現在のコンバータユニットの幾分前方にあるか、又は現在のコンバータユニット１０が前のコンバータユニットに関して幾分遅れることを想定する。かかる状況は、図９における破線９３により例示されており、第一のランプ電圧発生器が安定状態のケースよりも先にトリガされていることを示している。ここで、立ち上がりの出力信号（ライン８４ａ）は、時間ｔ３で高いバンダリレベルＳ’BHに合致し、これは、安定状態のケースの時間ｔ１よりも幾分早い。したがって、出力信号は、安定状態のケース（破線９４）におけるよりも早く減少する。瞬間的に、出力信号は、幾分低い振幅を有し、前のコンバータユニットに関する遅れを低減する幾分高い周波数を有する。同じことが、前のコンバータユニットが現在のコンバータユニットに関して遅れるときに当てはまる。
【００５１】
図７、図８及び図９を参照して、１つのコンバータユニット１０のゲートドライバ５０のタイミングが前のコンバータユニットによりどのように制御されるかが説明される。結果は、それら２つのコンバータユニットの出力電流の間の実質的に固定された位相の関係であることも説明される。この関係は、コンバータアセンブリにおける２つの隣接するコンバータユニットのそれぞれのペアにも当てはまるが、明確さのために図８では示されていない。したがって、スタートアップフェーズの後、全てのコンバータユニットは、実質的に、互いに固定された位相関係を有する。安定状態のケースでは、コンバータアセンブリにおける全てのコンバータユニットが実質的に同一であると想定して、２つの隣接するコンバータユニット間の位相差が実質的に３６０°／Ｎに等しいことを示しており、Ｎはコンバータアセンブリにおけるコンバータユニットの数である。コンバータアセンブリの結果的に得られる全体の出力電流は、個々のコンバータユニットの全ての個々の出力電流の合計であって、非常に小さなリップルの振幅のみを有する。
【００５２】
図１０は、ウィンドウコンパレータ３０とゲートドライバ５０の可能な実施の形態を概念的に例示しているブロック図である。この実施の形態では、ウィンドウコンパレータ３０は、第一の電圧コンパレータ３７及び第二の電圧コンパレータ３８を有し、ゲートドライバ５０は、ＲＳフリップフロップ５７を有する。第一のコンパレータ３７は、ウィンドウコンパレータ３０の第一の入力３２に結合される反転入力を有し、ウィンドウコンパレータ３０の測定された信号入力３６に結合される非反転入力を有し、及びＲＳフリップフロップ５７のＲ入力に結合される出力を有している。第二のコンパレータ３８は、ウィンドウコンパレータ３０の第二の入力３３に結合される非反転入力を有し、ウィンドウコンパレータ３０の測定された信号入力３６に結合される反転入力を有し、ＲＳフリップフロップ５７のＳ入力に結合される出力を有する。ＲＳフリップフロップ５７のＱ出力は、第一のスイッチ６１の駆動信号を供給し、ＲＳフリップフロップ５７の
【００５３】
（外１）
出力は第二のスイッチ６２の駆動信号を供給する。
【００５４】
本発明は、先に説明された例示的な実施の形態に限定されるものではないが、幾つかの変形及び変更が特許請求の範囲に定義された本発明の保護の範囲で可能であることは、当業者にとって明らかであろう。
【００５５】
たとえば、図７及び図８を参照して説明される本発明の好適な実施の形態では、ランプ電圧は、高いバンダリレベルＳBH及び低いバンダリレベルＳBLに加算される。しかし、しかし、これが好適であるが、代替的な実施の形態では、かかるランプ電圧は、バンダリレベルのうちの１つにのみ印加される。
【００５６】
図７の例では、第一のランプ電圧発生器の出力電圧ＶRHは、負の傾斜、すなわち緩やかに減少する振幅を有している。代替的に、第一のランプ電圧発生器７１は、正の傾斜を有するランプ電圧を提供する場合があり、このケースでは、第一の加算器７３は、減算器により置き換えられるべきである。逆に、第二のランプ電圧発生器７２は、第一のランプ電圧発生器７１のような負の傾斜を有するランプ電圧を提供する場合があり、そのケースでは、第二の加算器７４は、減算器により置き換えられるべきである。
【００５７】
さらに、ヒステリシス制御ステージ７０は、バンダリジェネレータ２０又はウィンドウコンパレータ３０に統合される場合がある。また、バンダリジェネレータ２０、ヒステリシス制御ステージ７０、ウィンドウコンパレータ３０、及び可能であればスイッチドライバ５０は、１つのユニットに統合される場合がある。
【００５８】
さらに、信号ＳBH、ＳBL及びＳMは、たとえば電流領域における信号である場合があり、ヒステリシス制御ステージ７０の設計に対する対応する変更は、当業者にとって明らかであろう。
【００５９】
先において、本発明は、直列接続される２つの可制御スイッチ６１及び６２を有するコンバータについて説明された。しかし、本発明は、直列に接続される２つの可制御スイッチを有する装置に限定されず、かかるスイッチのうちの１つのみが可制御である場合には十分である。たとえば、図４を参照して、第二のスイッチ６２は、ノードＡに向けられるそのカソードを有する（可制御ではない）ダイオードにより置き換えられるか、又は第一のスイッチ６１がノードＡに向けられるそのアノードを有する（可制御ではない）ダイオードにより置き換えられる場合がある（バックタイプコンバータ）。このタイプのコンバータは公知であるので、本発明の概要がこのタイプのコンバータにも当てはまり、より詳細にかかるコンバータの動作を本明細書で説明する必要はない。しかし、かかるケースでは、対応する電流はヒステリシス制御されない。たとえば、第二のスイッチ６２がノードＡに向けられるそのカソードを有する（可制御ではない）ダイオードにより置き換えられるケースでは、ヒステリシス制御は、高いバンダリレベルに等しくなる立ち上がりの電流でのみ実行され、ランプ電圧の補正は、高いバンダリレベル又は測定信号に適用される。降下する電流の低いバンダリレベルは、常にゼロである。降下する電流がゼロに降下するときを検出することは、先に記載された方式で行われる場合があるが、この特定のケースにおいて他のやり方で行うこともできる。図７及び図８を参照して、ランプ電圧は、出力電流測定信号ＳMと高いバンダリレベルＳBH又は低いバンダリレベルＳBLのそれぞれとの間の差を低減するように発生される。説明された実施の形態では、これは、高いバンダリレベルＳBHを減少させ、低いバンダリレベルＳBLを増加することで実現される。高いバンダリレベルＳBHを減少することは、負のランプ電圧ＶRHを高いバンダリレベルＳBHを加算することで実現され、等価であると考えられる代替では、正のランプ電圧は、高いバンダリレベルＳBHから減算される。低いバンダリレベルＳBLを増加させることは、正のランプ電圧ＶRLを低いバンダリレベルＳBLに加算することで実現され、等価であると考えられる代替では、負のランプ電圧は、低いバンダリレベルＳBLから減算される場合がある。
【００６０】
代替的な実施の形態では、かかる差は、立ち上がり（図５における曲線６５）のときに測定信号ＳMを増加させること、及び立ち下がり（図５における曲線６６）のときに測定信号ＳMを減少させることで低減される場合がある。立ち上がりのときに測定信号ＳMを増加させることは、負のランプ電圧ＶRHを減算すること、又は等価には正のランプ電圧を加算することで実現される場合がある。立ち下がりのときに測定信号ＳMを減少させることは、正のランプ電圧ＶRLを減算すること、又は等価には負のランプ電圧を加算することで実現される場合がある。かかる実現は、バンダリジェネレータの出力信号を修正することが可能でない場合、たとえば、バンダリジェネレータ及びウィンドウコンパレータが１つの集積回路として実現される（既存の）場合において特に有効である。このケースでは、ヒステリシス制御は、１レベルのみ、すなわち立ち上がり電流又は立ち下がり電流について実行されることが可能である。
【００６１】
先において、本発明は、ハーフブリッジコンフィギュレーションにおける実現について説明された。しかし、本発明はフルブリッジコンフィギュレーションで実現することもできることは、当業者にとって明らかである。
【００６２】
先において、本発明は、本発明に係る装置の機能ブロックを例示するブロック図を参照して説明された。１以上のこれら機能ブロックがハードウェアで実現される場合もあり、この場合、かかる機能ブロックの機能は、個別のハードウェアコンポーネントにより実行されるが、かかる機能ブロックの機能がマイクロプロセッサ、マイクロコントローラ等のようなコンピュータプログラム又はプログラマブル装置からなる１以上のプログラムラインにより実行されるように、１以上のこれら機能ブロックはソフトウェアで実現することも可能である。
【図面の簡単な説明】
【００６３】
【図１】小さなタイムスケールでのＡＣ信号がより大きなタイムスケールでの一定の信号となる場合があることを概念的に例示するタイムグラフである。
【図２】互いに加えられる２つの信号のリップル成分が互いに補償する場合があることを概念的に例示するタイムグラフである。
【図３】電源アセンブリを概念的に例示するブロック図である。
【図４】電源モジュールを概念的に例示するブロック図である。
【図５】ウィンドウコンパレータの動作を害根的に例示するタイムグラフである。
【図６】図６Ａ及び図６Ｂは、バンダリジェネレータの動作を概念的に例示するタイムグラフである。
【図７】本発明に係る電源モジュールの詳細を概念的に例示するブロック図である。
【図８】電源モジュールのランプ電圧発生器の動作を概念的に例示するタイムグラフである。
【図９】図８のグラフの一部を大きなスケールで概念的に例示するタイムグラフである。
【図１０】ウィンドウコンパレータとゲートドライバの可能な実施の形態を概念的に例示するブロック図である。
【技術分野】
【０００１】
本発明は、スイッチモード電源全般に関する。特に、本発明は、実質的に一定の入力電圧又は電流を受け、ＤＣ又はＡＣ出力電圧又は電流を発生する、ＤＣ／ＤＣコンバータステージ又はＤＣ／ＡＣインバータステージに関する。
【０００２】
本発明の以下の説明では、コンバータは、一定の入力電圧を受け、出力電流を発生することを想定しているが、これは単なる例示であって、本発明を限定することは意図されていない。
【背景技術】
【０００３】
先に記載されたタイプのスイッチモード電源が一般に知られているが、幾つかの用途について商業的に利用可能である。１例では、スイッチモード電源は、ソーラーセル（太陽電池）アレイの出力電圧（１００Ｖのオーダ）を、約４２０Ｖのオーダにあるより高い一定のＤＣレベル、すなわち標準的な電源電圧の最大電圧よりも高い電圧に変換するブーストコンバータとして実現される。かかるコンバータによれば、ソーラーセルから電源にエネルギーを変換することが可能である。
【０００４】
別の例では、スイッチモード電源は、ＤＣ電圧からＡＣ電流を発生するためのＤＣ／ＡＣインバータとして実現される。かかるインバータは、たとえば、ＡＣ電源へのコネクションのための入力を有し、放電灯を駆動するためのドライバ出力を有するランプドライバで使用することができる。かかるドライバは、実質的に一定の電圧が交流の入力電圧から発生されるステージ、続いて交流電流がかかる一定の電圧に基づいて発生されるステージを典型的に有している。更に別の例では、スイッチモード電源は、動き制御装置におけるアクチュエータを駆動するためのトランスコンダクタンス増幅器として実現される。
【０００５】
一般的に言えば、スイッチモード電源は、特定の出力電力について開発されている。一般的に言えば、より高い出力電力について、電源で使用されるコンポーネントのサイズは、大きくなければならない。これは、並列に接続される２以上の電源ユニットを有する電源アセンブリを使用することで回避することができる。そのケースでは、それぞれ個々の電源ユニットは、個々のコンポーネントのサイズを比較的小さくして、コストの低減を図ることができるように、比較的低い電力を提供する必要がある。また、利点は、既に開発されている低電力電源ユニット、完全な高電力コンバータを開発する必要がないことがわかっている低電力電源ユニットを使用することである。さらに、低電力電源ユニットは容易に製造することができ、高い容量の製造設備が既に存在することが利点である。
【０００６】
並列に接続される多数の電源ユニットを使用する更なる利点は、低いリップルの振幅をもつ出力電流を発生することが可能である事実で認識される。図１は、典型的な電源出力電流Ｉのタイムグラフを例示しており、この電源出力電流は、上レベルＩH（ライン１０３）と下レベルＩL（ライン１０４）との間で連続して立ち上がり（ライン１０１）及び立ち下がる（ライン１０２）。十分の大きなタイムスケールで、かかる電流は、振幅ＩAV＝０．５（ＩH＋ＩL）を有し、リップル振幅０．５（ＩH−ＩL）を有する一定の電流であるとして考えることができる。リップルでは、電源アセンブリのそれぞれの電源ユニットに全ての他の電源ユニットとは完全に独立に動作させることが可能である。次いで、電源アセンブリの全体の出力電流のリップル振幅は、個々の電源ユニットの個々の出力リップル振幅の合計であることが期待されている。一般的な狙いは、出来るだけ小さなリップルを有することである。したがって、それらの出力ピークが時間的に一様に分散されるように、電源ユニットが同期して動作することが好まれる。図２は、互いに１８０°の位相関係で、出力電流Ｉ１及びＩ２をそれぞれ供給する、２つの電源ユニットのケースについて、このことを例示するグラフである。個々の電流Ｉ１及びＩ２が同じ振幅を有する場合、低い方のピークから高い方のピークへの増加ｄＩ／ｄｔの割合、高い方のピークから低い方のピークへの減少ｄＩ／ｄｔの割合に等しい場合、結果的に得られる電流Ｉtotalは、リップルがないか、又は非常に小さなリップルを有する実質的に一定であることが容易にわかる。かかる個々の電流は理想的な整合を有さないときでさえ、典型的に、リップルの振幅の低減が達成される。
【０００７】
電源アセンブリにおける電源ユニットを同期して、かつシフトされた位相で動作するように動作させることは、「インタリーブ」動作として示される。ここで考慮される適用分野に関連するインタリーブ動作は、J.S.Batchvarov等による刊行物“interleaved converters based on hysteresis current control”2000, IEEE. 31st Annual Power Electronics Specialists Conference, page 655.で提案されている。この提案では、２つのコンバータユニットのアセンブリに関連して、コンバータユニットのうちの１つは、マスターステータスを有し、他のコンバータユニットは、スレーブのステータスを有する。この提案における提案される制御回路は、むしろ複雑にされる。
【発明の開示】
【発明が解決しようとする課題】
【０００８】
本発明の目的は、改善された電源アセンブリを提供することにある。
特に、インタリーブ方式で動作し、比較的シンプルな制御回路を有する２以上の電源ユニットを有する電源アセンブリを提供することが本発明の重要な目的である。
【０００９】
さらに、本発明の特別な目的は、１以上の電源ユニットを追加するのが容易に可能なように、モジュラーデザインで２以上の電源ユニットを有する電源アセンブリを提供することにある。
【課題を解決するための手段】
【００１０】
本発明の重要な態様によれば、本発明の電源アセンブリの電源ユニットは、同じステータスを有する。それぞれの電源ユニットは、インラインで次の電源ユニットのための制御信号を発生し、インラインで前の電源ユニットからの制御信号を受ける。最後の電源ユニットは、インラインで最初の電源ユニットのための制御信号を発生し、電源アセンブリの電源ユニットは、リングコンフィギュレーションで構成される。制御信号は、インタリーブ動作を自動的に保証するものである。
【００１１】
本発明のこれら及び他の態様、特徴及び利点は、添付図面を参照して本発明に係る電源アセンブリの好適な実施の形態に関する以下の記載により更に説明される。
【発明を実施するための最良の形態】
【００１２】
以下では、本発明は、特に指定されない場合には、コンバータアセンブリのケースについて詳細に説明される。しかし、この説明は、コンバータアセンブリにのみ本発明を限定することが意図されず、当業者にとって明らかなように、同じ原理又は類似の原理をインバータにも適用されることが特に述べられる。
【００１３】
図３は、複数のコンバータユニット１０を有するコンバータアセンブリ１の一部を概念的に示すブロック図である。以下では、個々のコンバータユニットの同じコンポーネントは、同じ参照符号により示され、インデックス１，２，３等により区別される。図３では、３つのコンバータユニット１０１，１０２及び１０３のみが示されているが、アセンブリ１は、コンバータユニットを追加することで容易に拡張することができる。さらに、コンバータアセンブリ１は、コンバータユニットのうちの１つを取り去ることで、２つのコンバータユニットのみを有する場合がある。
【００１４】
以下の説明では、コンバータユニット１０は、入力ＤＣ（直流）電圧ＶINを受信し、出力電流ＩOUTを発生することが想定される。それぞれのコンバータユニット１０iは、入力電圧ＶINを受けるために電源ライン２ａ及び２ｂにそれぞれ接続される２つの入力端子１１i及び１２i、及び出力電流ＩOUTiを供給するために出力ライン３に接続される出力端子１３iを有する。ここで、ｉ＝１，２，３．．．等である。コンバータユニット１０は、並列に接続されており、すなわち、それらそれぞれの第一の入力端子１１iは、１つの電源ライン２ａに互いに全て接続されており、それらそれぞれの第二の入力端子１２iは、１つの電源ライン２ｂに互いに全て接続されており、それらそれぞれの出力端子１３iは、負荷（mains）Ｌに接続される１つの出力ライン３に互いに全て接続される。負荷電流ＩLは、以下の式として書くことができる。
【００１５】
【数１】
ここでＮはコンバータユニット１０の全体数を示す整数であり、Ｎは図３の例では３である。
【００１６】
本発明の重要な態様によれば、それぞれの制御ユニット１０は、制御入力１４及び制御出力１５を有する。それぞれの制御ユニット１０iは、その前にある隣の制御ユニット１０i-1の制御出力１５i-1に接続されるその制御入力１４i、その後にある隣の制御ユニット１０i+1の制御入力１４i+1に接続されるその制御出力１５iを有する。最後の制御ユニット１０Nの制御出力１５Nは、第一の制御ユニット１０1の制御入力１４1に接続される。したがって、制御ユニット１０は、リングコンフィギュレーションで構成される。コンバータアセンブリ１のモジュラーデザインは、制御ユニットのうちの１つを取り去ることで容易に変更することができる。たとえば、制御ユニット１０2を取り去ることができ、そのケースでは、第一の制御ユニット１０1の制御出力１５1は、第三の制御ユニット１０3の制御入力１４3に接続されている。
【００１７】
また、制御アセンブリ１は、たとえば、第二の制御ユニット１０2と第三の制御ユニット１０3との間に更なる制御ユニット１０X（図３では図示せず）を追加することで容易に拡張することができ、そのケースでは、第二の制御出力１５2と第三の制御入力１４3との間のコネクションは接続が解除され、第二の制御出力１５2は、追加された制御ユニット１０Xの制御入力１４Xに接続され、追加されたコンバータユニット１０Xの制御出力１５Xは、第三の制御入力１４3に接続される。
【００１８】
コンバータユニットの一般的なデザインは知られている。公知のコンバータユニットの可能な実施の形態は、本発明のコンバータユニットの基礎として使用されるのに適しており、図４を参照して記載される。この例のコンバータユニット１０は、ハーフブリッジ増幅器６０を有しており、その心臓部は、一方で、高い電源電圧レベルＶHIGHへの接続のための第一の入力端子１と、他方で、低い電源電圧レベルＶLOWへの接続のための第二の供給入力端子１２との間に直列に接続される、一対のＭＯＳＦＥＴとして通常実現される、一対の制御スイッチ６１及び６２により形成されている。これら２つの可制御スイッチ６１及び６２の間のノードＡは、直列に接続される負荷インダクタ６４を通して出力端子１３に接続する。図４において、この例では、出力端子１３に接続される負荷Ｌは、たとえば充電可能なバッテリ又は図示されるように標準的な電源といった電圧源とすることができることが示される。かかるケースでは、電源により決定されるように、出力端子１３での電圧は一定である。典型的に、フィルタキャパシタ６３は、出力１３に並列に接続される。
【００１９】
可制御スイッチ６１及び６２は、ゲートドライバ５０の制御出力５２及び５３にそれぞれ接続されるそれらの制御端子を有する。ゲートドライバ５０は、２つの可能な動作状態で動作するために設計される。
【００２０】
第一の動作状態では、ゲートドライバ５０は、第一のスイッチ６１はその導通状態になり、第二のスイッチ６２はその非導通状態となるように、可制御スイッチ６１及び６２のための制御信号を発生する。
【００２１】
第二の動作状態では、ゲートドライバ５０は、第二のスイッチ６２がその導通状態になり、第一のスイッチ６１はその非導通状態となるように、可制御スイッチ６１及び６２にための制御信号を発生する。
【００２２】
したがって、第一の動作状態では、ノードＡは、高い電源電圧レベルＶHIGHに接続され、電流ＩHは、第一の供給入力端子１１と出力端子１３との間で発生される。インダクタ６４によりフィルタリングされ、高い電源電圧レベルＶHIGHに関して出力端子１３での電圧レベルに依存して、これは、典型的に、図５におけるライン６５ａ及び６５ｂにより示される、立ち上がりの出力電流ＩOUTとなる。第二の動作状態では、ノードＡは、低い電源電圧ＶLOWに接続され、電流ＩLは、第二の供給入力端子１２と出力端子１３との間で発生される。インダクタ６４によりフィルタリングされて、これは、典型的に、図５においてライン６６ａ及び６６ｂにより示される減少する出力電流ＩOUTとなる。
【００２３】
図４に示されるセットアップでは、出力電流ＩOUTは、ゼロを通過可能であって、方向を変化する。また、出力電流ＩOUTが常に正又は負であるように、すなわち方向を変えないように、ドライバ５０を動作させるのが可能である。かかるケースでは、スイッチのうちの１つは常にオフにされるか、又は制御可能ではないスイッチにより置き換えられるか、若しくは、ダイオードにより置き換えられる場合さえある。図４を参照して、電流が正であるとし（すなわち、第一の供給入力端子１１から出力端子１３に流れ）、第一のスイッチ６１がその導通状態にあり、第２のスイッチ６２がその非導通状態にあるとする。そのとき、電流の振幅が増加する（図５におけるライン６５ｂ）。第一のスイッチ６１がその非導通状態に切替えられたとき、第二のスイッチ６２は、その非導通状態のままであり、減少する振幅をもつ正の電流は、第二の供給入力端子１２からダイオードのスイッチ６２を介して出力端子１３に流れる。第二のスイッチ６２がダイオードにより置き換えられる場合に同じ作用が達成される。同じ効果は、第二のスイッチ６２はその導通状態に切替えられる場合により効果的に達成されることが明らかである。
【００２４】
たとえば、ウィンドウコンパレータ３０の測定された信号入力３６に供給される、測定された出力電流を示す信号ＳMを発生する、出力電流センサ６７により出力電流ＩOUTが測定される。
【００２５】
ウィンドウコンパレータ３０は、第一のバンダリ入力信号ＳBHを受ける第一の入力３２、第二のバンダリ入力信号ＳBLを受ける第二の入力３３を有し、第一のバンダリレベルＳBHは、第二のバンダリレベルＳBLよりも高い。以下では、これら２つのバンダリレベルは、高いバンダリレベルＳBH及び低いバンダリレベルＳBLのそれぞれとして示される。
【００２６】
ウィンドウコンパレータ３０は、測定された信号ＳMを、その第一及び第二の入力３２及び３３でそれぞれ受信された２つのバンダリ（境界）レベルＳBH及びＳBLと比較する。ウィンドウコンパレータ３０が測定された出力信号ＳMをバンダリレベルＳBH及びＳBLと比較可能にするため、測定された出力信号ＳMがバンダリレベルと同じディメンジョンを有するべきであり、すなわち、これらが全て電流信号又は電圧信号であるべきである。したがって、たとえば、バンダリレベルＳBH及びＳBLが電圧領域における信号として定義される場合、出力センサ６７は、電圧領域における信号としてその出力信号ＳMを提供するべきである。
【００２７】
図５を参照して、動作は以下のようである。測定された出力電流ＩOUTが境界ＳBH及びＳBLにより定義されたウィンドウ内にあり、図５におけるライン６５ａにより示されるように、出力電流ＩOUTが立ち上がりであるように、ゲートドライバ５０が第一の動作状態にあるとする。この状況は、時間ｔ１で、測定された出力信号ＳMが高いバンダリレベルＳBHに等しくなるまで継続する。その瞬間で、ウィンドウコンパレータ３０は、ゲートドライバ５０がその第二の動作状態に切替えるように、ゲートドライバ５０のためのその出力信号を発生する。結果として、図５におけるライン６６ａにより示されるように、出力電流ＩOUTが減少する。
【００２８】
この状況は、時間ｔ２で、低いバンダリレベルＳBLに到達されるまで続く。ここで、ウィンドウコンパレータ３０は、ゲートドライバ５０がその動作状態を切替えるように、すなわち第一の動作状態に再び入るように、図５におけるライン６５ｂにより示される出力電流ＩOUTが再び立ち上がるように、ゲートドライバ５０のためにその出力信号を発生する。
【００２９】
出力電流ＩOUTの周期よりも長いタイムスケールで、正確なＩOUT,AVの値は負荷の性質に依存するが、出力電流ＩOUTは、０．５（ＳBH−ＳBL）に近似的に対応する平均値ＩOUT,AVを有する。
【００３０】
公知のコンバータユニットでは、ウィンドウコンパレータ３０は、コンバータユニット１０のターゲット入力１６に結合される入力を有するバンダリジェネレータ２０の、出力２２及び２３のそれぞれに接続されるその入力３２及び３３を有する。バンダリジェネレータ２０は、その入力２１で受信されたターゲット信号ＳTARGETに基づいて、その出力２２及び２３のそれぞれでの高いバンダリレベル信号ＳBH及び低いバンダリレベル信号ＳBLを発生するために設計される。これは、幾つかのやり方で行うことができる。図６Ａに例示される第一の例示的な実施の形態では、バンダリジェネレータ２０は、以下の式に従ってその出力信号を発生するために適合される。
ＳBH＝ＳTARGET＋Ｓ1；ＳBL＝ＳTARGET−Ｓ2
ここでＳ1及びＳ2は定数値であって、互いに等しい場合がある。したがって、この例では、ウィンドウの境界ＳBH及びＳBLは、図６Ａに例示されるようにターゲット信号ＳTARGETの形状に従う。また、この図は、出力電流ＩOUTの結果的に得られる波形を示している。平均値ＩOUT,AVは、ターゲット信号ＳTARGETに実質的に等しいことがわかる。
【００３１】
図６Ｂに例示される別の例示的な実施の形態では、バンダリジェネレータ２０は、高いバンダリレベルＳBHが常に正であり、低いバンダリレベルＳBLが常に負であることを保証する。ターゲット信号ＳTARGETがゼロを超える限り、低いバンダリレベルＳBLは、ゼロ以下の定数値Ｓ２Ｃを有し、高いバンダリレベルＳ１は、Ｓ１とＳ２Ｃの平均がターゲット信号ＳTARGETに対応するように選択される。ターゲット信号ＳTARGETが負であるとき、逆も真であり、すなわち、高いバンダリレベルＳBHが一定の正の値Ｓ１Ｃを有し、低いバンダリレベルＳBLが、Ｓ２とＳ１Ｃの平均がターゲット信号ＳTARGETに対応するように選択された値Ｓ２を有する。このケースでは、出力電流ＩOUTの平均値ＩOUT,AVは、ターゲット信号ＳTARGETに実質的に対応する。
【００３２】
先の記載は、独立のコンバータユニット１０の動作を記載している。かかるように、先に与えられた記載は、従来技術であると考えることができる。
【００３３】
図３に例示されるように、コンバータユニット１０を本発明に係るコンバータアセンブリ１で適用可能にするため、コンバータユニット１０は、図７の部分的な図に例示されるように、制御入力１４、制御出力１５、及びヒステリシス制御ステージ７０を有している。コンバータユニット１０は、その制御出力１５で、同期制御出力信号ＳC,OUTを発生するために設計されており、この同期制御出力信号は、測定された出力信号ＳMが高いバンダリレベルＳBH又は低いバンダリレベルＳBLにそれぞれ等しくなる時間ｔ１及びｔ２を示しており、又は、より一般的には、測定された出力信号ＳMの時間微分は、符号を変化させる。図７に例示される実施の形態では、制御出力１５は、ウィンドウコンパレータ３０の制御出力３５に結合されるが、制御出力信号ＳC,OUTは、たとえばゲートドライバ５０、又はたとえば電流センサ６７といった、別のソースから導出される場合もある。
【００３４】
制御出力１５は、１出力である場合があり、制御出力信号ＳC,OUTは、異なるイベントを示すために異なる値を示す信号である場合がある。たとえば、出力信号ＳC,OUTは、ｔ１及びｔ２を除く全ての時間で、たとえば値ゼロである一定の値を有する場合があり、時間ｔ１で第一の特性を有する信号パルス、及び時間ｔ２でその第二の特性を有する信号パルスを示す場合がある。たとえば、時間ｔ１でパルスは正であり、時間ｔ２でパルスは負である場合がある。代替的に、パルスは、同じ符号であるが異なる高さを有する場合がある。代替的に、パルスは、同じ符号であるが異なる期間を有する場合がある。
【００３５】
また、制御出力１５は、一方のラインが時間ｔ１を示す信号を搬送し、他方のラインが時間ｔ２を示す信号を搬送する２つのラインにより実際に構成されることも可能であり、そのケースでは、両方のラインでの制御信号は、相互に同一である場合があり、これは、異なるラインにより搬送されることで区別されるためである。
【００３６】
同様に、制御入力１４は、当業者にとって明らかであるように、制御出力１５のコンフィギュレーションに対応して、１入力であるか、又は２つの入力ラインを有する入力である場合がある。
【００３７】
ヒステリシス制御ステージ７０の例示的な実施の形態の以下の記載では、信号ＳBH、ＳBL及びＳMは、電圧領域における信号であると想定される。図７は、ヒステリシス制御ステージ７０が第一のランプ電圧発生器７１及び第二のランプ電圧発生器７２を有することを例示している。ヒステリシス制御ステージ７０は、第一の加算器７３及び第二の加算器７４を更に有している。第一の加算器７３は、高いバンダリ信号ＳBHを受けるためにバンダリジェネレータ２０の第一の出力２２に結合される１入力を有しており、第一のランプ電圧ＶRHを受けるために第一のランプ電圧発生器７１の出力に結合される第二の入力を有しており、ランプされた高いバンダリ信号Ｓ’BHを供給するウィンドウコンパレータ３０の第一の入力３２に結合される出力を有している。
【００３８】
同様に、第二の加算器７４は、低いバンダリ信号ＳBLを受けるためにバンダリジェネレータ２０の第二の出力２３に結合される入力、第二のランプ電圧ＶRLを受けるための第二のランプ電圧発生器７２の出力に結合される第二の入力、及びウィンドウコンパレータ３０の第二の入力３３に結合される出力を有し、ランプされた低いバンダリ信号Ｓ’BLを供給する。したがって、ウィンドウコンパレータ３０の第一の入力３２で受信されるランプされた高いバンダリ信号Ｓ’BHは、バンダリジェネレータ２０の第一の出力２２で発生されたオリジナルの高いバンダリレベル信号ＳBHと、第一のランプ電圧発生器７１により出力された第一のランプ電圧ＶRHとの合計であり、ウィンドウコンパレータ３０の第二の入力３３で受信される低いバンダリレベルＳ’BLは、バンダリジェネレータ２０の第二の出力２３で発生されるオリジナルの低いバンダリレベル信号ＳBLと第二のランプ電圧発生器７２により発生された第二のランプ電圧ＶRLとの合計である。
【００３９】
それぞれのランプ電圧発生器は、緩やかに増加又は減少する出力信号を発生可能であり、この出力信号は、ランプ電圧発生器が第一のコマンド信号又はトリガ信号を受けるときに開始し、ランプ電圧発生器が第二のコマンド信号又はリセット信号を受けるときにリセットする。したがって、結果的に得られる信号は、鋸波の形状を有し、このため、ランプ電圧発生器は、鋸波発生器として示される場合もある。
【００４０】
図８は、時間の関数として、特定のコンバータユニット（たとえば図３を参照して１０i）におけるランプ電圧発生器７１及び７２の動作を例示している。
【００４１】
曲線８１は、ＳM-1として示される、アセンブリにおける前のコンバータユニット（たとえば図３を参照して１０i-1）の測定された出力信号を示している。この測定された信号が前のコンバータユニットの高いバンダリレベルに明らかに合致し、増加から減少に逆転する時間はｔ1-1として示されている。前のステージの測定された出力信号ＳM-1が前のコンバータユニットの低いバンダリレベルに合致し、減少から増加に逆転する時間はｔ2-1として示されている。前のコンバータユニットの高いバンダリレベル及び低いバンダリレベルは、明確さのために図８に示されていない。
【００４２】
曲線８２は、入力１４で前のコンバータユニットから受信された可能性のある制御入力信号ＳC,INを示しており、前のコンバータユニットの出力１５i-1での出力信号である。この例では、入力制御信号ＳC,INは、第一の時間ｔ1-1を示す負のパルスを有し、ｔ2-1で正のパルスを有する。
【００４３】
曲線８３は、その第一の入力３２でウィンドウコンパレータ３０により受信される高いバンダリレベル信号Ｓ’BHを例示している。曲線８３は、この高いバンダリレベルＳ’BHは、第一のランプ電圧発生器７１がトリガされ、高いバンダリレベルＳ’BHが減少し始める時間ｔ1-1まで一定である。
【００４４】
曲線８５は、ウィンドウコンパレータ３０の第二の入力３３で受信される低いバンダリレベルＳ’BLを例示している。この低いバンダリレベルＳ’BLは、その瞬間で第二のランプ電圧発生器７２がトリガされ、低いバンダリレベルＳ’BLが立ち上がり始める時間ｔ2-1まで一定であることがわかる。
【００４５】
曲線８４は、出力電流センサ６７により生成され、ウィンドウコンパレータ３０の測定された信号入力３６で受信される、測定された出力信号ＳMを例示している。測定された出力信号ＳMは、この測定された出力信号ＳMが減少する高いバンダリレベルＳ’BHに等しくなる時間ｔ１まで立ち上がることがわかる。その瞬間で、先に説明されたように、ウィンドウコンパレータ３０は、出力電流ＩOUTのスロープが方向を変えるように、すなわち測定された出力信号ＳMが減少し始めるように、ゲートドライバ５０にコマンド信号を送出し、このゲートドライバは、その動作状態を変える。
【００４６】
時間ｔ２で、減少する出力信号ＳMは、立ち上がる低いバンダリレベルＳ’BLに合致し、この時間で、ウィンドウコンパレータ３０は、第二のコマンド信号をゲートドライバ５０に送出し、出力信号ＳMが再び立ち上がり始めるようにその動作状態を変える。
【００４７】
時間ｔ１で、立ち上がる出力信号ＳMが減少する高いバンダリレベルＳ’BHに合致するとき、第一のランプ電圧発生器７１は、曲線８３におけるＡで示されるように、負の入力制御パルスＳC,INの次の発生までゼロにリセットされる場合がある。しかし、ランプ電圧発生器７１は、時間ｔ2-1で停止され、曲線８３におけるＢで示されるように、時間ｔ1-1でＳC,INの開始パルスによりリセットされる。代替的に、ランプ電圧発生器７１は、曲線８３におけるＣで例示されるように、ＳC,INのトリガパルスによりリセットされるまで時間ｔ１で続く場合がある。同じことが第二のランプ電圧発生器７２にも当てはまるが図８には例示されていない。
【００４８】
第一及び第二のランプ電圧発生器７１，７２により発生されるランプ電圧ＶRH及びＶRLの傾斜は、互いに等しい場合があるは、これらの傾斜は互いに異なる場合もある。
【００４９】
第一のランプ電圧発生器７１により発生されるランプ電圧ＶRHの傾斜は、一定である場合がある。好ましくは、この傾斜は、入力電圧ＶHIGHと出力端子１３での出力電圧との間の差に比例する。同じことが、第二のランプ電圧発生器７２により発生される第二のランプ電圧ＶRLにも当てはまる。このため、ランプ電圧発生器７１及び７２は、供給入力端子１１，１２に結合され、出力端子１３に結合される入力を有する場合があるが、これは、明確さのために図７では示されていない。
【００５０】
図７及び図８は、コンバータユニット１０iのゲートドライバ５０iのタイミングが、前のコンバータユニット１０i-1からの制御信号ＳC,INによってどのように制御されるかを例示している。安定状態において、２つの隣接するコンバータユニット１０i及び１０i-1は、より大きなスケールで図８の信号ＳM、Ｓ’BH及びＳ’BLを示す、図９により説明することができるような、多かれ少なかれ固定された位相の関係を示している。図９では、実線８４は、安定状態について測定された出力信号ＳMを例示しており、実線８３は、安定状態について高いバンダリレベルＳ’BHを例示している。前の制御ユニットが現在のコンバータユニットの幾分前方にあるか、又は現在のコンバータユニット１０が前のコンバータユニットに関して幾分遅れることを想定する。かかる状況は、図９における破線９３により例示されており、第一のランプ電圧発生器が安定状態のケースよりも先にトリガされていることを示している。ここで、立ち上がりの出力信号（ライン８４ａ）は、時間ｔ３で高いバンダリレベルＳ’BHに合致し、これは、安定状態のケースの時間ｔ１よりも幾分早い。したがって、出力信号は、安定状態のケース（破線９４）におけるよりも早く減少する。瞬間的に、出力信号は、幾分低い振幅を有し、前のコンバータユニットに関する遅れを低減する幾分高い周波数を有する。同じことが、前のコンバータユニットが現在のコンバータユニットに関して遅れるときに当てはまる。
【００５１】
図７、図８及び図９を参照して、１つのコンバータユニット１０のゲートドライバ５０のタイミングが前のコンバータユニットによりどのように制御されるかが説明される。結果は、それら２つのコンバータユニットの出力電流の間の実質的に固定された位相の関係であることも説明される。この関係は、コンバータアセンブリにおける２つの隣接するコンバータユニットのそれぞれのペアにも当てはまるが、明確さのために図８では示されていない。したがって、スタートアップフェーズの後、全てのコンバータユニットは、実質的に、互いに固定された位相関係を有する。安定状態のケースでは、コンバータアセンブリにおける全てのコンバータユニットが実質的に同一であると想定して、２つの隣接するコンバータユニット間の位相差が実質的に３６０°／Ｎに等しいことを示しており、Ｎはコンバータアセンブリにおけるコンバータユニットの数である。コンバータアセンブリの結果的に得られる全体の出力電流は、個々のコンバータユニットの全ての個々の出力電流の合計であって、非常に小さなリップルの振幅のみを有する。
【００５２】
図１０は、ウィンドウコンパレータ３０とゲートドライバ５０の可能な実施の形態を概念的に例示しているブロック図である。この実施の形態では、ウィンドウコンパレータ３０は、第一の電圧コンパレータ３７及び第二の電圧コンパレータ３８を有し、ゲートドライバ５０は、ＲＳフリップフロップ５７を有する。第一のコンパレータ３７は、ウィンドウコンパレータ３０の第一の入力３２に結合される反転入力を有し、ウィンドウコンパレータ３０の測定された信号入力３６に結合される非反転入力を有し、及びＲＳフリップフロップ５７のＲ入力に結合される出力を有している。第二のコンパレータ３８は、ウィンドウコンパレータ３０の第二の入力３３に結合される非反転入力を有し、ウィンドウコンパレータ３０の測定された信号入力３６に結合される反転入力を有し、ＲＳフリップフロップ５７のＳ入力に結合される出力を有する。ＲＳフリップフロップ５７のＱ出力は、第一のスイッチ６１の駆動信号を供給し、ＲＳフリップフロップ５７の
【００５３】
（外１）
出力は第二のスイッチ６２の駆動信号を供給する。
【００５４】
本発明は、先に説明された例示的な実施の形態に限定されるものではないが、幾つかの変形及び変更が特許請求の範囲に定義された本発明の保護の範囲で可能であることは、当業者にとって明らかであろう。
【００５５】
たとえば、図７及び図８を参照して説明される本発明の好適な実施の形態では、ランプ電圧は、高いバンダリレベルＳBH及び低いバンダリレベルＳBLに加算される。しかし、しかし、これが好適であるが、代替的な実施の形態では、かかるランプ電圧は、バンダリレベルのうちの１つにのみ印加される。
【００５６】
図７の例では、第一のランプ電圧発生器の出力電圧ＶRHは、負の傾斜、すなわち緩やかに減少する振幅を有している。代替的に、第一のランプ電圧発生器７１は、正の傾斜を有するランプ電圧を提供する場合があり、このケースでは、第一の加算器７３は、減算器により置き換えられるべきである。逆に、第二のランプ電圧発生器７２は、第一のランプ電圧発生器７１のような負の傾斜を有するランプ電圧を提供する場合があり、そのケースでは、第二の加算器７４は、減算器により置き換えられるべきである。
【００５７】
さらに、ヒステリシス制御ステージ７０は、バンダリジェネレータ２０又はウィンドウコンパレータ３０に統合される場合がある。また、バンダリジェネレータ２０、ヒステリシス制御ステージ７０、ウィンドウコンパレータ３０、及び可能であればスイッチドライバ５０は、１つのユニットに統合される場合がある。
【００５８】
さらに、信号ＳBH、ＳBL及びＳMは、たとえば電流領域における信号である場合があり、ヒステリシス制御ステージ７０の設計に対する対応する変更は、当業者にとって明らかであろう。
【００５９】
先において、本発明は、直列接続される２つの可制御スイッチ６１及び６２を有するコンバータについて説明された。しかし、本発明は、直列に接続される２つの可制御スイッチを有する装置に限定されず、かかるスイッチのうちの１つのみが可制御である場合には十分である。たとえば、図４を参照して、第二のスイッチ６２は、ノードＡに向けられるそのカソードを有する（可制御ではない）ダイオードにより置き換えられるか、又は第一のスイッチ６１がノードＡに向けられるそのアノードを有する（可制御ではない）ダイオードにより置き換えられる場合がある（バックタイプコンバータ）。このタイプのコンバータは公知であるので、本発明の概要がこのタイプのコンバータにも当てはまり、より詳細にかかるコンバータの動作を本明細書で説明する必要はない。しかし、かかるケースでは、対応する電流はヒステリシス制御されない。たとえば、第二のスイッチ６２がノードＡに向けられるそのカソードを有する（可制御ではない）ダイオードにより置き換えられるケースでは、ヒステリシス制御は、高いバンダリレベルに等しくなる立ち上がりの電流でのみ実行され、ランプ電圧の補正は、高いバンダリレベル又は測定信号に適用される。降下する電流の低いバンダリレベルは、常にゼロである。降下する電流がゼロに降下するときを検出することは、先に記載された方式で行われる場合があるが、この特定のケースにおいて他のやり方で行うこともできる。図７及び図８を参照して、ランプ電圧は、出力電流測定信号ＳMと高いバンダリレベルＳBH又は低いバンダリレベルＳBLのそれぞれとの間の差を低減するように発生される。説明された実施の形態では、これは、高いバンダリレベルＳBHを減少させ、低いバンダリレベルＳBLを増加することで実現される。高いバンダリレベルＳBHを減少することは、負のランプ電圧ＶRHを高いバンダリレベルＳBHを加算することで実現され、等価であると考えられる代替では、正のランプ電圧は、高いバンダリレベルＳBHから減算される。低いバンダリレベルＳBLを増加させることは、正のランプ電圧ＶRLを低いバンダリレベルＳBLに加算することで実現され、等価であると考えられる代替では、負のランプ電圧は、低いバンダリレベルＳBLから減算される場合がある。
【００６０】
代替的な実施の形態では、かかる差は、立ち上がり（図５における曲線６５）のときに測定信号ＳMを増加させること、及び立ち下がり（図５における曲線６６）のときに測定信号ＳMを減少させることで低減される場合がある。立ち上がりのときに測定信号ＳMを増加させることは、負のランプ電圧ＶRHを減算すること、又は等価には正のランプ電圧を加算することで実現される場合がある。立ち下がりのときに測定信号ＳMを減少させることは、正のランプ電圧ＶRLを減算すること、又は等価には負のランプ電圧を加算することで実現される場合がある。かかる実現は、バンダリジェネレータの出力信号を修正することが可能でない場合、たとえば、バンダリジェネレータ及びウィンドウコンパレータが１つの集積回路として実現される（既存の）場合において特に有効である。このケースでは、ヒステリシス制御は、１レベルのみ、すなわち立ち上がり電流又は立ち下がり電流について実行されることが可能である。
【００６１】
先において、本発明は、ハーフブリッジコンフィギュレーションにおける実現について説明された。しかし、本発明はフルブリッジコンフィギュレーションで実現することもできることは、当業者にとって明らかである。
【００６２】
先において、本発明は、本発明に係る装置の機能ブロックを例示するブロック図を参照して説明された。１以上のこれら機能ブロックがハードウェアで実現される場合もあり、この場合、かかる機能ブロックの機能は、個別のハードウェアコンポーネントにより実行されるが、かかる機能ブロックの機能がマイクロプロセッサ、マイクロコントローラ等のようなコンピュータプログラム又はプログラマブル装置からなる１以上のプログラムラインにより実行されるように、１以上のこれら機能ブロックはソフトウェアで実現することも可能である。
【図面の簡単な説明】
【００６３】
【図１】小さなタイムスケールでのＡＣ信号がより大きなタイムスケールでの一定の信号となる場合があることを概念的に例示するタイムグラフである。
【図２】互いに加えられる２つの信号のリップル成分が互いに補償する場合があることを概念的に例示するタイムグラフである。
【図３】電源アセンブリを概念的に例示するブロック図である。
【図４】電源モジュールを概念的に例示するブロック図である。
【図５】ウィンドウコンパレータの動作を害根的に例示するタイムグラフである。
【図６】図６Ａ及び図６Ｂは、バンダリジェネレータの動作を概念的に例示するタイムグラフである。
【図７】本発明に係る電源モジュールの詳細を概念的に例示するブロック図である。
【図８】電源モジュールのランプ電圧発生器の動作を概念的に例示するタイムグラフである。
【図９】図８のグラフの一部を大きなスケールで概念的に例示するタイムグラフである。
【図１０】ウィンドウコンパレータとゲートドライバの可能な実施の形態を概念的に例示するブロック図である。
【特許請求の範囲】
【請求項１】
リング構成で互いに結合される複数のスイッチモード電源モジュールを有するスイッチモード電源アセンブリであって、
それぞれの電源モジュールは、全てのモジュールのインタリーブ動作を保証するため、次の隣のモジュールのための同期制御信号を発生し、前の隣のモジュールからの同期制御信号を受ける同期信号制御手段を含む、
ことを特徴とするスイッチモード電源アセンブリ。
【請求項２】
全ての電源モジュールは、相互に同一である、
請求項１記載のスイッチモード電源アセンブリ。
【請求項３】
それぞれの電源モジュールは、ターゲット信号入力を含み、全ての電源モジュールの全てのターゲット信号入力は、１つの共通のターゲット信号源に並列に接続される、
請求項１記載のスイッチモード電源アセンブリ。
【請求項４】
それぞれの電源モジュールは電流出力を含み、全ての電源モジュールの全ての電流出力は、１つの共通のアセンブリ出力に並列に接続される、
請求項１記載のスイッチモード電源アセンブリ。
【請求項５】
それぞれの電源モジュールは、第一の供給入力と第二の供給入力とを含み、全ての電源モジュールの全ての第一の供給入力は、１つの共通の高電圧電源に並列に接続され、全ての電源モジュールの全ての第二の供給入力は、１つの共通の低電圧電源に並列に接続される、
請求項１記載のスイッチモード電源アセンブリ。
【請求項６】
それぞれの電源モジュールは制御入力と制御出力を有し、全ての制御入力は、前の隣のモジュールの制御出力に結合され、全ての制御出力は、次の隣のモジュールの制御入力に結合される、
請求項１記載のスイッチモード電源アセンブリ。
【請求項７】
それぞれの電源モジュールは、前記モジュール出力で出力電流を表す測定信号を発生するための電流センサを更に有し、
それぞれの電源モジュールは、電流発生手段が正の微分係数を有する出力電流を発生する第一の動作状態で動作可能であって、前記電流発生手段が負の微分係数を有する出力電流を発生する第二の動作状態で動作可能な電流発生手段を有し、
前記電流発生手段は、立ち上がりの測定信号が高いバンダリ信号に等しくなるときに、前記第一の動作状態から前記第二の動作状態に切替えるために調整され、立ち下がりの測定信号が低いバンダリ信号に等しくなるときに、前記第二の動作状態から前記第一の動作状態に切替えるために調整され、
それぞれの電源モジュールは、ヒステリシス制御ステージを更に備える、
請求項１記載のスイッチモード電源アセンブリ。
【請求項８】
それぞれの電源モジュールは、前記入力で受信されたターゲット信号に基づいて、第一のバンダリジェネレータの出力で高いバンダリ信号を発生し、第二のバンダリジェネレータの出力で低いバンダリ信号を発生するために調整される、ターゲット信号入力に結合される入力を有するバンダリジェネレータを有する、
前記ヒステリシス制御ステージは、立ち上がりの測定信号と前記高いバンダリ信号との間の差を制御するために調整され、立ち下がりの測定信号と前記低いバンダリ信号との間の差を制御するために調整される、
請求項７記載のスイッチモード電源アセンブリ。
【請求項９】
前記ヒステリシス制御ステージは、高いバンダリ信号と低いバンダリ信号をそれぞれ受けるための、バンダリジェネレータの第一のバンダリジェネレータの出力に結合される第一の入力及び第二のバンダリジェネレータの出力に結合される第二の入力を有し、ヒステリシス制御される高いバンダリ信号を供給する第一の出力及びヒステリシス制御される低いバンダリ信号をそれぞれ供給する第二の出力を有する、
請求項８記載のスイッチモード電源アセンブリ。
【請求項１０】
前記ヒステリシス制御ステージは、増加する振幅を有する第一のランプ電圧を発生する第一のランプ電圧発生器、及び前記第一のランプ電圧の振幅により高いバンダリ信号を低減する手段を有する、
請求項９記載のスイッチモード電源アセンブリ。
【請求項１１】
前記ヒステリシス制御ステージは、増加する振幅を有する第二のランプ電圧を発生する第二のランプ電圧発生器、及び前記第二のランプ電圧の振幅により前記低いバンダリ信号を増加する手段を有する、
請求項９記載のスイッチモード電源アセンブリ。
【請求項１２】
それぞれの電源モジュールは、制御入力及び制御出力を有し、それぞれの制御入力は、前の隣のモジュールの制御出力に結合され、それぞれの制御出力は、次の隣のモジュールの制御入力に結合され、
それぞれの電源モジュールは、その電源出力で、前記電流発生手段が前記第一の動作状態から前記第二の動作状態に切り替える時間的な瞬間を示すために第一の制御出力信号を発生し、前記電流発生手段が前記第二の動作状態から前記第一の動作状態に切替える時間的な瞬間を示すために第二の制御出力信号を発生するために更に調整される、
請求項７記載のスイッチモード電源アセンブリ。
【請求項１３】
前記ヒステリシス制御ステージは、前記バンダリジェネレータの第一の出力に結合される一方の入力と、対応する電源モジュールの制御入力で受信される第一の制御入力によりトリガされるランプ電圧発生器の出力に結合される別の入力とを有する第一の加算器を有し、前記第一の加算器は、ヒステリシス制御される高いバンダリ信号を供給するためにヒステリシス制御ステージの第一の出力に結合される出力を有する、
請求項１２記載のスイッチモード電源アセンブリ。
【請求項１４】
前記ヒステリシス制御ステージは、バンダリジェネレータの第二の出力に結合される一方の入力と、対応する電源モジュールの制御入力で受信される第二の制御入力によりトリガされるランプ電圧発生器の出力に結合される別の入力とを有する第二の加算器を有し、前記第二の加算器は、ヒステリシス制御される低いバンダリ信号を供給するためにヒステリシス制御ステージの第二の出力に結合される出力を有する、
請求項１２記載のスイッチモード電源アセンブリ。
【請求項１５】
前記電流発生手段は、
第一の供給入力と第二の供給入力との間で直列に結合される２つの可制御スイッチと、前記２つの可制御スイッチ間のノードは、前記モジュール出力に結合され、
それぞれのスイッチの制御入力に結合される出力を有し、第一のスイッチが導通状態にある間に第二のスイッチが非導通状態にあるように制御出力信号を発生する第一の動作状態で動作可能であって、前記第二のスイッチが導通状態にある間に前記第一のスイッチが非導通状態にあるように制御出力信号を発生する第二の動作状態で動作可能なスイッチドライバと、
高いバンダリ入力及び低いバンダリ入力、前記スイッチドライバの制御入力に結合される制御出力、及び前記電流センサからの前記測定信号を受けるために結合される測定信号入力を有するウィンドウコンパレータとを有し、
前記ウィンドウコンパレータは、前記立ち下がりの測定信号が低いバンダリ入力での信号レベルに等しくなったときに前記スイッチドライバが前記第一の動作状態になるように指示する第一の制御信号を発生し、前記立ち上がりの測定信号が高いバンダリ入力での信号レベルに等しくなったときに前記スイッチドライバが前記第二の動作状態になるように指示する第二の制御信号を発生するように調整される、
請求項７記載のスイッチモード電源アセンブリ。
【請求項１６】
前記ウィンドウコンパレータは、ヒステリシス制御ステージの出力に結合される入力を有する、
請求項１５記載のスイッチモード電源アセンブリ。
【請求項１７】
前記電流発生手段は、
第一の供給入力と第二の供給入力との間で直列に結合される可制御スイッチ及びダイオードと、前記スイッチと前記ダイオードの間のノードは前記モジュール出力に結合され、
前記スイッチの制御入力に結合される出力を有し、前記スイッチが導通状態にあるように制御出力信号を発生する第一の動作状態で動作可能であって、前記スイッチが非導通状態にあるように制御出力信号を発生する第二の動作状態で動作可能なスイッチドライバと、
少なくとも１つのバンダリ入力、前記スイッチドライバの制御入力に結合される制御出力、及び前記電流センサからの前記測定信号を受けるために結合される測定信号入力を有するウィンドウコンパレータとを有し、
前記ウィンドウコンパレータは、前記測定信号が少なくとも１つのバンダリ入力での信号レベルに等しくなったときに前記スイッチドライバのための制御信号を発生するために調整される、
請求項７記載のスイッチモード電源アセンブリ。
【請求項１８】
前記電源モジュールは、ＤＣ／ＤＣコンバータモジュールとして実現される、
請求項１乃至１７のいずれか記載のスイッチモード電源アセンブリ。
【請求項１９】
前記電源モジュールは、ＤＣ／ＡＣインバータモジュールとして実現される、
請求項１乃至１８のいずれか記載のスイッチモード電源アセンブリ。
【請求項２０】
ＤＣ／ＡＣインバータに結合される出力電圧を有する、ソーラーセルの出力電圧をアップコンバートするためのブーストコンバータを有するソーラーセルアセンブリであって、
前記ブーストコンバータ又は前記インバータのいずれか一方又は両方は、請求項１乃至１９のいずれか記載のスイッチモード電源アセンブリを有する、
ことを特徴とするソーラーセルアセンブリ。
【請求項２１】
ランプ用の供給電流を発生するためのＤＣ／ＡＣインバータとして請求項１乃至１９のいずれか記載のスイッチモード電源アセンブリを有する、放電灯のようなランプを駆動するドライバ。
【請求項２２】
請求項１乃至１９のいずれか記載のスイッチモード電源アセンブリを有する、動き制御装置用のアクチュエータ。
【請求項１】
リング構成で互いに結合される複数のスイッチモード電源モジュールを有するスイッチモード電源アセンブリであって、
それぞれの電源モジュールは、全てのモジュールのインタリーブ動作を保証するため、次の隣のモジュールのための同期制御信号を発生し、前の隣のモジュールからの同期制御信号を受ける同期信号制御手段を含む、
ことを特徴とするスイッチモード電源アセンブリ。
【請求項２】
全ての電源モジュールは、相互に同一である、
請求項１記載のスイッチモード電源アセンブリ。
【請求項３】
それぞれの電源モジュールは、ターゲット信号入力を含み、全ての電源モジュールの全てのターゲット信号入力は、１つの共通のターゲット信号源に並列に接続される、
請求項１記載のスイッチモード電源アセンブリ。
【請求項４】
それぞれの電源モジュールは電流出力を含み、全ての電源モジュールの全ての電流出力は、１つの共通のアセンブリ出力に並列に接続される、
請求項１記載のスイッチモード電源アセンブリ。
【請求項５】
それぞれの電源モジュールは、第一の供給入力と第二の供給入力とを含み、全ての電源モジュールの全ての第一の供給入力は、１つの共通の高電圧電源に並列に接続され、全ての電源モジュールの全ての第二の供給入力は、１つの共通の低電圧電源に並列に接続される、
請求項１記載のスイッチモード電源アセンブリ。
【請求項６】
それぞれの電源モジュールは制御入力と制御出力を有し、全ての制御入力は、前の隣のモジュールの制御出力に結合され、全ての制御出力は、次の隣のモジュールの制御入力に結合される、
請求項１記載のスイッチモード電源アセンブリ。
【請求項７】
それぞれの電源モジュールは、前記モジュール出力で出力電流を表す測定信号を発生するための電流センサを更に有し、
それぞれの電源モジュールは、電流発生手段が正の微分係数を有する出力電流を発生する第一の動作状態で動作可能であって、前記電流発生手段が負の微分係数を有する出力電流を発生する第二の動作状態で動作可能な電流発生手段を有し、
前記電流発生手段は、立ち上がりの測定信号が高いバンダリ信号に等しくなるときに、前記第一の動作状態から前記第二の動作状態に切替えるために調整され、立ち下がりの測定信号が低いバンダリ信号に等しくなるときに、前記第二の動作状態から前記第一の動作状態に切替えるために調整され、
それぞれの電源モジュールは、ヒステリシス制御ステージを更に備える、
請求項１記載のスイッチモード電源アセンブリ。
【請求項８】
それぞれの電源モジュールは、前記入力で受信されたターゲット信号に基づいて、第一のバンダリジェネレータの出力で高いバンダリ信号を発生し、第二のバンダリジェネレータの出力で低いバンダリ信号を発生するために調整される、ターゲット信号入力に結合される入力を有するバンダリジェネレータを有する、
前記ヒステリシス制御ステージは、立ち上がりの測定信号と前記高いバンダリ信号との間の差を制御するために調整され、立ち下がりの測定信号と前記低いバンダリ信号との間の差を制御するために調整される、
請求項７記載のスイッチモード電源アセンブリ。
【請求項９】
前記ヒステリシス制御ステージは、高いバンダリ信号と低いバンダリ信号をそれぞれ受けるための、バンダリジェネレータの第一のバンダリジェネレータの出力に結合される第一の入力及び第二のバンダリジェネレータの出力に結合される第二の入力を有し、ヒステリシス制御される高いバンダリ信号を供給する第一の出力及びヒステリシス制御される低いバンダリ信号をそれぞれ供給する第二の出力を有する、
請求項８記載のスイッチモード電源アセンブリ。
【請求項１０】
前記ヒステリシス制御ステージは、増加する振幅を有する第一のランプ電圧を発生する第一のランプ電圧発生器、及び前記第一のランプ電圧の振幅により高いバンダリ信号を低減する手段を有する、
請求項９記載のスイッチモード電源アセンブリ。
【請求項１１】
前記ヒステリシス制御ステージは、増加する振幅を有する第二のランプ電圧を発生する第二のランプ電圧発生器、及び前記第二のランプ電圧の振幅により前記低いバンダリ信号を増加する手段を有する、
請求項９記載のスイッチモード電源アセンブリ。
【請求項１２】
それぞれの電源モジュールは、制御入力及び制御出力を有し、それぞれの制御入力は、前の隣のモジュールの制御出力に結合され、それぞれの制御出力は、次の隣のモジュールの制御入力に結合され、
それぞれの電源モジュールは、その電源出力で、前記電流発生手段が前記第一の動作状態から前記第二の動作状態に切り替える時間的な瞬間を示すために第一の制御出力信号を発生し、前記電流発生手段が前記第二の動作状態から前記第一の動作状態に切替える時間的な瞬間を示すために第二の制御出力信号を発生するために更に調整される、
請求項７記載のスイッチモード電源アセンブリ。
【請求項１３】
前記ヒステリシス制御ステージは、前記バンダリジェネレータの第一の出力に結合される一方の入力と、対応する電源モジュールの制御入力で受信される第一の制御入力によりトリガされるランプ電圧発生器の出力に結合される別の入力とを有する第一の加算器を有し、前記第一の加算器は、ヒステリシス制御される高いバンダリ信号を供給するためにヒステリシス制御ステージの第一の出力に結合される出力を有する、
請求項１２記載のスイッチモード電源アセンブリ。
【請求項１４】
前記ヒステリシス制御ステージは、バンダリジェネレータの第二の出力に結合される一方の入力と、対応する電源モジュールの制御入力で受信される第二の制御入力によりトリガされるランプ電圧発生器の出力に結合される別の入力とを有する第二の加算器を有し、前記第二の加算器は、ヒステリシス制御される低いバンダリ信号を供給するためにヒステリシス制御ステージの第二の出力に結合される出力を有する、
請求項１２記載のスイッチモード電源アセンブリ。
【請求項１５】
前記電流発生手段は、
第一の供給入力と第二の供給入力との間で直列に結合される２つの可制御スイッチと、前記２つの可制御スイッチ間のノードは、前記モジュール出力に結合され、
それぞれのスイッチの制御入力に結合される出力を有し、第一のスイッチが導通状態にある間に第二のスイッチが非導通状態にあるように制御出力信号を発生する第一の動作状態で動作可能であって、前記第二のスイッチが導通状態にある間に前記第一のスイッチが非導通状態にあるように制御出力信号を発生する第二の動作状態で動作可能なスイッチドライバと、
高いバンダリ入力及び低いバンダリ入力、前記スイッチドライバの制御入力に結合される制御出力、及び前記電流センサからの前記測定信号を受けるために結合される測定信号入力を有するウィンドウコンパレータとを有し、
前記ウィンドウコンパレータは、前記立ち下がりの測定信号が低いバンダリ入力での信号レベルに等しくなったときに前記スイッチドライバが前記第一の動作状態になるように指示する第一の制御信号を発生し、前記立ち上がりの測定信号が高いバンダリ入力での信号レベルに等しくなったときに前記スイッチドライバが前記第二の動作状態になるように指示する第二の制御信号を発生するように調整される、
請求項７記載のスイッチモード電源アセンブリ。
【請求項１６】
前記ウィンドウコンパレータは、ヒステリシス制御ステージの出力に結合される入力を有する、
請求項１５記載のスイッチモード電源アセンブリ。
【請求項１７】
前記電流発生手段は、
第一の供給入力と第二の供給入力との間で直列に結合される可制御スイッチ及びダイオードと、前記スイッチと前記ダイオードの間のノードは前記モジュール出力に結合され、
前記スイッチの制御入力に結合される出力を有し、前記スイッチが導通状態にあるように制御出力信号を発生する第一の動作状態で動作可能であって、前記スイッチが非導通状態にあるように制御出力信号を発生する第二の動作状態で動作可能なスイッチドライバと、
少なくとも１つのバンダリ入力、前記スイッチドライバの制御入力に結合される制御出力、及び前記電流センサからの前記測定信号を受けるために結合される測定信号入力を有するウィンドウコンパレータとを有し、
前記ウィンドウコンパレータは、前記測定信号が少なくとも１つのバンダリ入力での信号レベルに等しくなったときに前記スイッチドライバのための制御信号を発生するために調整される、
請求項７記載のスイッチモード電源アセンブリ。
【請求項１８】
前記電源モジュールは、ＤＣ／ＤＣコンバータモジュールとして実現される、
請求項１乃至１７のいずれか記載のスイッチモード電源アセンブリ。
【請求項１９】
前記電源モジュールは、ＤＣ／ＡＣインバータモジュールとして実現される、
請求項１乃至１８のいずれか記載のスイッチモード電源アセンブリ。
【請求項２０】
ＤＣ／ＡＣインバータに結合される出力電圧を有する、ソーラーセルの出力電圧をアップコンバートするためのブーストコンバータを有するソーラーセルアセンブリであって、
前記ブーストコンバータ又は前記インバータのいずれか一方又は両方は、請求項１乃至１９のいずれか記載のスイッチモード電源アセンブリを有する、
ことを特徴とするソーラーセルアセンブリ。
【請求項２１】
ランプ用の供給電流を発生するためのＤＣ／ＡＣインバータとして請求項１乃至１９のいずれか記載のスイッチモード電源アセンブリを有する、放電灯のようなランプを駆動するドライバ。
【請求項２２】
請求項１乃至１９のいずれか記載のスイッチモード電源アセンブリを有する、動き制御装置用のアクチュエータ。
【図１】
【図２】
【図３】
【図４】
【図５】
【図７】
【図８】
【図９】
【図１０】
【図２】
【図３】
【図４】
【図５】
【図７】
【図８】
【図９】
【図１０】
【公表番号】特表２００７−５２８１８７（Ｐ２００７−５２８１８７Ａ）
【公表日】平成１９年１０月４日（２００７．１０．４）
【国際特許分類】
【出願番号】特願２００６−５１８４６１（Ｐ２００６−５１８４６１）
【出願日】平成１６年７月１日（２００４．７．１）
【国際出願番号】ＰＣＴ／ＩＢ２００４／０５１０９５
【国際公開番号】ＷＯ２００５／００６５２６
【国際公開日】平成１７年１月２０日（２００５．１．２０）
【出願人】（５９００００２４８）コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ (12,071)
【Ｆターム（参考）】
【公表日】平成１９年１０月４日（２００７．１０．４）
【国際特許分類】
【出願日】平成１６年７月１日（２００４．７．１）
【国際出願番号】ＰＣＴ／ＩＢ２００４／０５１０９５
【国際公開番号】ＷＯ２００５／００６５２６
【国際公開日】平成１７年１月２０日（２００５．１．２０）
【出願人】（５９００００２４８）コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ (12,071)
【Ｆターム（参考）】
[ Back to top ]