スイッチング電源回路及びそれを用いた電子機器
【課題】 発生ノイズの調整が容易なスイッチング電源回路を提供する。
【解決手段】 Nchトランジスタ12と、発振回路15’と、発振回路15’の発振周期の応じたスイッチング周期でNchトランジスタ12のスイッチング駆動を行うドライブ回路13とを備え、発振回路15’及びドライブ回路13が集積回路内に設けられているスイッチング電源回路であって、発振回路15’に外付けされる抵抗R1を備え、発振回路15’が、抵抗R1に発振周波数調整用電圧を印加し、抵抗R1を流れる電流に応じて発振周期を可変し、抵抗R1の抵抗値と発振回路15’の発振周期とが線形関係にあることを特徴とするスイッチング電源回路。
【解決手段】 Nchトランジスタ12と、発振回路15’と、発振回路15’の発振周期の応じたスイッチング周期でNchトランジスタ12のスイッチング駆動を行うドライブ回路13とを備え、発振回路15’及びドライブ回路13が集積回路内に設けられているスイッチング電源回路であって、発振回路15’に外付けされる抵抗R1を備え、発振回路15’が、抵抗R1に発振周波数調整用電圧を印加し、抵抗R1を流れる電流に応じて発振周期を可変し、抵抗R1の抵抗値と発振回路15’の発振周期とが線形関係にあることを特徴とするスイッチング電源回路。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、直流電源からの入力電圧を昇圧または降圧して負荷へ供給するスイッチング電源回路に関するものである。
【背景技術】
【0002】
近年、携帯電話機、PDA(Personal Digital Assistants)、デジタルカメラ等の電子機器に搭載されている液晶表示装置(LCD)の照明源(バックライトまたはフロントライト)のひとつとして、耐久性、発光効率、占有面積等の点で優れている白色発光ダイオードが用いられるようになってきている。この白色発光ダイオードは比較的高い順方向電圧が必要であることや、通常、照明源としては複数の白色発光ダイオードが用いられ、用いられる複数の白色発光ダイオードは各白色発光ダイオードの輝度を均一にするために直列接続されることなどから、このような照明源としての白色発光ダイオードの駆動には、携帯機器に内蔵されている電池からの直流電圧よりも高い直流電圧が必要となる。
【0003】
また、携帯機器への映像配信等に伴い、ディジタルチューナを搭載する携帯機器が普及しつつあるが、その電圧源として30V〜34V程度必要であり、携帯機器に内蔵されている電池からの直流電圧よりも高い直流電圧が必要となる。
【0004】
そこで、このような電池からの直流電圧よりも高い直流電圧を駆動する回路として、昇圧型スイッチング電源回路が用いられている。従来の昇圧型スイッチング電源回路の一構成例を図18に示す。図18に示すスイッチング電源回路は、入力コンデンサ2と、コイル3と、整流素子であるダイオード4と、出力コンデンサ5と、出力電流検出用抵抗R2と、1つのパッケージにIC化されコイル3に対するエネルギーの蓄積/放出を切り換えて昇圧動作を行う昇圧チョッパレギュレータ10とによって構成されている。図18に示すスイッチング電源回路は、リチウムイオン電池等の直流電源1から供給される直流電圧を昇圧して負荷である6個の白色発光ダイオードLED1〜LED6に供給し、6個の白色発光ダイオードLED1〜LED6を駆動する。さらに、直流電源1とスイッチング電源回路との間には電源スイッチ(不図示)が設けられており、当該電源スイッチがオンのときは直流電源1からスイッチング電源回路へ直流電圧Vinが供給され、当該電源スイッチがオフのときは直流電源1からスイッチング電源回路へ直流電圧Vinが供給されない。
【0005】
なお、従来の昇圧型スイッチング電源回路をディジタルチューナ用電源として使用する場合には、6個の白色発光ダイオードLED1〜LED6及び出力電流検出用抵抗R2の代わりに出力電圧設定用抵抗R3及びR4を設け、図19に示すような構成にすることで、出力電圧Voutを出力電圧設定用抵抗R3及びR4により決定し、およそ30V〜34Vの出力電圧Voutを出力する。また、出力電圧設定用抵抗R3及びR4の抵抗値を変更して出力電圧Voutの設定を変更することで、ディジタルチューナ以外の装置にも電圧供給することが可能である。
【0006】
直流電源1の負極端子はグランドに接続され、正極端子は入力コンデンサ2を介してグランドに接続されるとともにコイル3の一端に接続されている。そして、コイル3の他端はダイオード4のアノードに接続され、ダイオード4のカソードは出力コンデンサ5を介してグランドに接続されている。また、図18に示す構成では、白色発光ダイオードLED1〜LED6と出力電流検出用抵抗R2とが直列に接続された直列回路が出力コンデンサ5と並列に接続されており、図19に示す構成では、出力電圧設定用抵抗R3と出力電圧設定用抵抗R4とが直列に接続された直列回路が出力コンデンサ5と並列に接続されている。
【0007】
また、昇圧チョッパレギュレータ10は、外部接続用の端子として電源端子TVIN、グランド電源端子TGND、出力電圧モニタ端子TVO、フィードバック端子TFB、スイッチ端子TVSW、及びコントロール端子TCTRLを備えている。そして、電源端子TVINは直流電源1の正極端子に接続され、グランド電源端子TGNDはグランドに接続される。これにより、昇圧チョッパレギュレータ10は直流電源1をその動作電源として得ている。また、スイッチ端子TVSWはコイル3とダイオード4との接続点に接続され、出力電圧モニタ端子TVOはダイオード4のカソードに接続されている。フィードバック端子TFBは、図18に示す構成では、白色発光ダイオードLED1〜LED6と出力電流検出用抵抗R2との接続点に接続されており、図19に示す構成では、出力電圧設定用抵抗R3と出力電圧設定用抵抗R4との接続点に接続されている。
【0008】
続いて昇圧チョッパレギュレータ10の内部構成について説明する。昇圧チョッパレギュレータ10は、Nチャンネル型MOSFET(以下、Nchトランジスタという)11及び12と、ドライブ回路13と、電流検出コンパレータ14と、発振回路15と、アンプ16と、PWMコンパレータ17と、エラーアンプ18と、基準電源19と、抵抗R5〜R7と、ソフトスタート回路20と、ON/OFF回路21と、過熱保護回路22と、過電圧保護回路23と、定電圧回路24と、スイッチ25とを有している。
【0009】
定電圧回路24は、スイッチ25がオンであるときに、電源端子TVINからの直流電圧Vinを所定値の電圧に変換し、その所定値の電圧をPWMコンパレータ17及びエラーアンプ18に駆動電圧として供給する。また、スイッチ25がオンであるとき、直流電圧Vinが昇圧チョッパレギュレータ10内の他の回路それぞれに駆動電圧として供給される。
【0010】
電源端子TVINと定電圧回路24の入力側との間に設けられるスイッチ25は、制御端子にHighレベルの信号が供給されるとオンになり、制御端子にLowレベルの信号が供給されるとオフになるスイッチであり、スイッチ25の制御端子にはコントロール端子TCTRLが外部から入力した外部信号が供給される。したがって、当該外部信号がLowレベルのときは昇圧チョッパレギュレータ10内の各回路に電力が供給されず消費電流がほぼ零(1nA程度)となり、低消費電力化を図ることができる。
【0011】
Nchトランジスタ11のドレインとNchトランジスタ12のドレインはともにスイッチ端子TVSWに接続され、Nchトランジスタ11のゲートとNchトランジスタ12のゲートはともにドライブ回路13に接続されている。そして、Nchトランジスタ12のソースはグランドに接続され、Nchトランジスタ11のソースは抵抗R5を介してグランドに接続されている。これにより、Nchトランジスタ11のドレイン電流とNchトランジスタ12のドレイン電流との比は、Nchトランジスタ11のゲート幅/ゲート長とNchトランジスタ12のゲート幅/ゲート長との比と等しくなる。
【0012】
そして、抵抗R5の両端は電流検出コンパレータ14の2つの入力端子にそれぞれ接続され、電流検出コンパレータ14の出力と発振回路15の一方の出力とがアンプ16で加算されてPWMコンパレータ17の反転入力端子に供給される。また、PWMコンパレータ17の出力と、発振回路15の他方の出力とがドライブ回路13にそれぞれ供給される。
【0013】
また、PWMコンパレータ17の非反転入力端子にはエラーアンプ18の出力が供給され、エラーアンプ18の非反転入力端子はフィードバック端子TFBに接続されている。また、エラーアンプ18の反転入力端子は抵抗R6の一端及び抵抗R7の一端に接続され、抵抗R7の他端はグランドに接続され、抵抗R6の他端は基準電源19の正極端子に接続されている。そして、基準電源19の負極端子はグランドに接続されている。
【0014】
また、ソフトスタート回路20の出力はPWMコンパレータ17の非反転入力端子とエラーアンプ18の出力端子との接続点に供給され、ON/OFF回路21、過熱保護回路22、及び過電圧保護回路23の出力はドライブ回路13にそれぞれ供給される。そして、ソフトスタート回路20及びON/OFF回路21には、コントロール端子TCTRLが外部から入力した外部信号が供給される。さらに、過電圧保護回路23には、出力電圧モニタ端子TVOを介して出力電圧Voutが供給される。
【0015】
次に、図18又は図19に示すスイッチング電源回路の動作について説明する。ドライブ回路13がNchトランジスタ12をオン/オフすることにより、直流電源1からの入力電圧Vinを昇圧した出力電圧Voutを出力コンデンサ5の両端に発生させる。即ち、ドライブ回路13がNchトランジスタ12のゲートに所定のゲート電圧を印加しNchトランジスタ12がオンであるときには、直流電源1からの電流がコイル3に流れ、コイル3にエネルギーが蓄積される。そして、ドライブ回路13がNchトランジスタ12のゲートに所定のゲート電圧を印加せずNchトランジスタ12がオフであるときには、蓄積されたエネルギーが放出されることによってコイル3に逆起電力が発生する。コイル3に発生した逆起電力は直流電源1の入力電圧Vinに加算され、ダイオード4を介して出力コンデンサ5を充電する。そして、このような一連の動作を繰り返すことにより昇圧動作が行われ、出力コンデンサ5の両端に出力電圧Voutが発生する。図18に示す構成では、この出力電圧Voutによって白色発光ダイオードLED1〜LED6に出力電流Ioutが流れ、白色発光ダイオードLED1〜LED6が発光する。また、図19に示す構成では、出力電圧設定用抵抗R3及びR4の抵抗値に応じた値の出力電圧Voutが出力される。
【0016】
そして、図18に示す構成では、出力電流Ioutの電流値に抵抗R2の抵抗値を乗じたフィードバック電圧Vfbがフィードバック端子FBを介してエラーアンプ18の一方の入力端子に供給され、図19に示す構成では、出力電圧Voutを出力電圧設定用抵抗R3及びR4で分圧した電圧であるフィードバック電圧Vfbがフィードバック端子FBを介してエラーアンプ18の非反転入力端子に供給される。フィードバック電圧Vfbは、エラーアンプ18の反転入力端子に供給される基準電圧Vrefと比較される。これにより、エラーアンプ18の出力にはフィードバック電圧Vfbと基準電圧Vrefとの差に応じた電圧が現れ、この電圧がPWMコンパレータ17の非反転入力端子に供給される。尚、この基準電圧Vrefは基準電源19の電圧を抵抗R6、R7で分圧した電圧である。
【0017】
また、PWMコンパレータ17の反転入力端子に入力される信号は、Nchトランジスタ11がオンすることによって抵抗R5を流れる電流に比例する信号と、発振回路15から出力される鋸歯状波信号とをアンプ16で加算し増幅した信号であり、この信号がPWMコンパレータ17によってエラーアンプ18の出力電圧レベルと比較される。その結果、エラーアンプ18の出力電圧レベルがアンプ16の出力電圧信号レベルより高くなる期間では、PWMコンパレータ17のPWM出力はHighレベルになり、エラーアンプ18からの出力電圧レベルがアンプ16の出力電圧信号レベルより低くなる期間では、PWMコンパレータ17のPWM出力はLowレベルになる。
【0018】
そして、ドライブ回路13はPWMコンパレータ17のPWM出力を受けて、そのPWM出力に応じたデューティのパルス信号をNchトランジスタ11及び12のゲートに供給してNchトランジスタ11及び12をオン/オフする。即ち、ドライブ回路13は、PWMコンパレータ17のPWM出力がHighレベルのときであって、発振回路15から出力される鋸歯状波信号の各サイクルが開始するときに、Nchトランジスタ11及び12への所定のゲート電圧の供給を開始してNchトランジスタ11及び12をオンさせる。そして、PWMコンパレータ17のPWM出力がLowレベルになったときにNchトランジスタ11及び12へのゲート電圧の供給を停止し、Nchトランジスタ11及び12をオフさせる。
【0019】
ドライブ回路13がこのようなNchトランジスタ11及び12のオン/オフ制御即ちスイッチング制御動作を行うと、フィードバック電圧Vfbと基準電圧Vrefとが等しくなるように昇圧動作が行われることになる。これにより、図18に示す構成では、出力電流Ioutが基準電圧Vref(=フィードバック電圧Vfb)を出力電流検出用抵抗R2の抵抗値で除した電流値に安定化され、図19に示す構成では、出力電圧Voutが出力電圧設定用抵抗R3及びR4の抵抗値に応じた値に安定化される。
【0020】
また、PWMコンパレータ17の反転入力端子に入力される信号には、抵抗R5を流れる電流に応じた信号、即ち、Nchトランジスタ11及び12がオンすることによりコイル3を流れる電流に応じた信号が加算されていることから、コイル3に流れるピーク電流を制限している。
【0021】
また、過電圧保護回路23は、出力電圧Voutが所定の過電圧保護電圧を超えたことを検知してドライブ回路13のスイッチング制御動作を停止させる。これにより、図18に示す構成では、前記所定の過電圧保護電圧を超える過電圧が負荷である白色発光ダイオードLED1〜LED6や出力コンデンサ5に印加されることを防止することができ、図19に示す構成では、アセンブリミスなどにより出力電圧が想定以上(出力電圧設定用抵抗R3及びR4による設定電圧以上)になることでNchトランジスタ11及び12が破壊されることを防止することができる。
【0022】
また、過熱保護回路22は、ドライブ回路13のスイッチング制御動作に伴う、特に、Nchトランジスタ12周辺の過熱を検知してドライブ回路13のスイッチング制御動作を停止させるので、昇圧チョッパレギュレータ10の過熱による故障や破壊を防止することができる。
【0023】
また、ON/OFF回路21は、コントロール端子TCTRLが外部から入力した外部信号に応じてドライブ回路13のスイッチング制御動作を作動/停止させるものである。そして、ドライブ回路13のスイッチング制御動作が作動すると、スイッチング電源回路の昇圧動作が作動し、ドライブ回路13のスイッチング制御動作が停止すると、スイッチング電源回路の昇圧動作が停止する。例えば、当該外部信号がHighレベルのときにドライブ回路13のスイッチング制御動作が作動し、当該外部信号がLowレベルのときにドライブ回路13のスイッチング制御動作が停止するようにする。なお、当該外部信号のHighレベルとLowレベルとが逆であっても構わない。当該外部信号のHighレベルとLowレベルとを逆にする場合、スイッチ25を、制御端子にLowレベルの信号が供給されるとオンになり、制御端子にHighレベルの信号が供給されるとオフになるスイッチにする。
【0024】
また、ソフトスタート回路20は、ドライブ回路13のスイッチング制御動作開始時に、ドライブ回路13の出力デューティを徐々に変化させることにより出力電圧Voutを緩やかに上昇させるもの、換言すると所謂ソフトスタート動作を行うものである。出力電圧Voutを緩やかに上昇させなければ、出力コンデンサ5が充電されていない場合に、充電のための過大な充電電流が直流電源1から流れることになり、直流電源1がリチウムイオン電池等の電池である場合、電池に負担がかかるとともに、電池電圧がこの過大な充電電流により低下し、電池が本来の終止電圧まで使用できなくなるという問題が発生する。
【特許文献1】特開2005−102007号公報
【発明の開示】
【発明が解決しようとする課題】
【0025】
上述した図18や図19に示す従来の昇圧型スイッチング電源回路を携帯機器や液晶テレビやDVDプレーヤー等の電子機器に使用する場合、図20に示すようなNchトランジスタ12及びコイル3によるノイズが電源ライン(入力電圧Vinが供給されているライン)や出力電圧ライン(出力電圧Voutが出力されているライン)に発生する。このノイズが電子機器内の他のLSIを誤動作させる原因となるおそれがあった。
【0026】
本発明は、上記の問題点に鑑み、発生ノイズの調整が容易なスイッチング電源回路及びそれを用いた電子機器を提供することを目的とする。
【課題を解決するための手段】
【0027】
上記目的を達成するために本発明に係るスイッチング電源回路は、スイッチング素子と、発振回路と、前記発振回路の発振周期の応じたスイッチング周期で前記スイッチング素子のスイッチング駆動を行うドライブ回路とを備え、少なくとも前記発振回路及び前記ドライブ回路が集積回路内に設けられているスイッチング電源回路であって、前記発振回路に外付けされる抵抗を備え、前記発振回路が、前記抵抗に発振周波数調整用電圧を印加し、前記抵抗を流れる電流に応じて発振周期を可変し、前記抵抗の抵抗値と前記発振回路の発振周期とが線形関係にあるようにしている。
【0028】
このような構成によると、前記抵抗の抵抗値とスイッチング周期とが線形関係にあるため、電子機器の設計者が前記抵抗一つの取替えで自由にスイッチング周期を変化させることができ、発生ノイズの調整が容易である。したがって、上記構成の本発明に係るスイッチング電源回路においては、スイッチング電源回路から発生するノイズを電子機器内の他のLSIに悪影響を及ぼさないノイズのみにすることが容易になる。なお、電子機器の設計者が簡単に設計できるように、前記抵抗と前記発振回路の発振周期が比例関係であることが望ましい。
【0029】
また、前記発振回路が、前記発振周波数調整用電圧の温度特性によって、前記発振回路から出力される信号のスレッシュレベルの温度特性を補正して、発振周波数の温度補償を行うようにしてもよい。例えば、前記発振回路が、NPNトランジスタを備え、前記NPNトランジスタのベース・エミッタ間電圧の温度特性によって前記発振周波数調整用電圧の温度特性が定まるようにしてもよく、前記発振回路が、Nチャンネル型MOSFETを備え、前記Nチャンネル型MOSFETのドレイン・ソース間電圧の温度特性によって前記発振周波数調整用電圧の温度特性が定まるようにしてもよい。
【0030】
これにより、スイッチング周波数の温度特性をフラットにすることができる。
【0031】
また、前記発振回路が、リングオシレータと、前記抵抗を流れる電流と略同一値の電流で前記リングオシレータ内の容量を充電する定電流源とを備え、前記定電流源にトリミングが施されるようにしてもよい。
【0032】
これにより、前記発振回路から出力される信号のスレッシュレベルのバラツキを抑えることができる。
【0033】
また、前記発振回路が、定電圧を前記発振周波数調整用電圧に変換する変換回路を備え、前記変換回路にトリミングが施されるようにしてもよい。
【0034】
これにより、前記発振周波数調整用電圧のバラツキを抑えることができる。
【0035】
また、少なくとも前記発振回路及び前記ドライブ回路が設けられる集積回路においてアナロググランドとパワーグランドをレイアウト上分け、前記スイッチング素子のグランドを前記パワーグランドとし、前記集積回路内の各制御部のグランドを前記アナロググランドとし、前記アナロググランドの端子と前記発振周波数調整用電圧を出力する端子とが隣接するようにしてもよい。
【0036】
これにより、少なくとも前記発振回路及び前記ドライブ回路が設けられる集積回路自身で発生したノイズによりスイッチング電源回路が誤動作してしまうことを防止することができる。
【0037】
また、本発明に係る電子機器は、上記いずれかの構成のスイッチング電源回路を備える構成とする。前記スイッチング電源回路の電力供給先としては、例えば電子機器に搭載される液晶表示装置の照明源やデジタルチューナ等が挙げられる。
【発明の効果】
【0038】
本発明によると、発生ノイズの調整が容易なスイッチング電源回路及びそれを用いた電子機器を実現することができる。
【発明を実施するための最良の形態】
【0039】
本発明の実施形態について図面を参照して以下に説明する。本発明に係るスイッチング電源回路の構成例を図1及び図2に示す。なお、図1及び図2において図18及び図19と同一の部分には同一の符号を付し詳細な説明を省略する。
【0040】
図1に示す本発明に係るスイッチング電源回路は、直流電源1から供給される直流電圧を昇圧して負荷である6個の白色発光ダイオードLED1〜LED6に供給し、6個の白色発光ダイオードLED1〜LED6を駆動するスイッチング電源回路であり、図2に示す本発明に係るスイッチング電源回路は、ディジタルチューナ用電源等として用いられるスイッチング電源回路である。
【0041】
図1に示す本発明に係るスイッチング電源回路は、図18に示す従来のスイッチング電源回路の昇圧チョッパレギュレータ10を昇圧チョッパレギュレータ100に置換し、昇圧チョッパレギュレータ100に外付けされる抵抗R1(以下、外付け抵抗R1という)を新たに設けた構成である。また、図2に示す本発明に係るスイッチング電源回路は、図19に示す従来のスイッチング電源回路の昇圧チョッパレギュレータ10を昇圧チョッパレギュレータ100に置換し、外付け抵抗R1を新たに設けた構成である。そして、昇圧チョッパレギュレータ100は、昇圧チョッパレギュレータ10の発振回路15を発振回路15’に置換し、発振回路15’に接続される発振周波数調整端子TOSCを新たに設けた構成である。
【0042】
発振回路15’は、発振周波数調整端子TOSCに発振周波数調整用電圧VOSCを印加して、外付け抵抗R1の抵抗値と線形関係にある発振周期の発振信号を出力する。発振回路15’の一構成例を図3に示す。定電圧Vsは温度特性がフラットである定電圧であり、例えば昇圧チョッパレギュレータ100内の定電圧回路24の出力を用いることができる。定電圧Vsを抵抗R8及び抵抗R9で分割して得られる電圧VAが、コンパレータCOM1とソースフォロア回路を構成するPchトランジスタQ1とにより発振周波数調整用電圧VOSCとなる。入力電圧Vinに依存しない発振周波数調整用電圧VOSCにより、外付け抵抗R1の抵抗値に比例する定電流Icが得られ、カレントミラー回路CM1によってリングオシレータRO1の各インバータに定電流Icが供給される。そして、リングオシレータRO1から出力される発振信号が発振回路15’の出力となる。発振回路15’の発振周期Tは、以下に示す(1)式で表される。なお、(1)式において、Vthは図3中のインバータINV1の閾値電圧を示し、C1はリングオシレータRO1内のコンデンサC1の静電容量を示し、R1は抵抗R1の抵抗値を示している。(1)式より、外付け抵抗R1の抵抗値と発振回路15’の発振周期とが線形関係にあることが分かる。
T=Vth・C1/Ic=Vth・C1・R1/VOSC …(1)
【0043】
ここで、外付け抵抗R1の抵抗値と発振回路15’の発振周期との関係を図4に示し、外付け抵抗R1の抵抗値と発振回路15’の発振周波数との関係を図5に示す。このように、外付け抵抗R1の抵抗値と発振回路15’の発振周期とは線形関係にあるので、外付け抵抗R1の抵抗値と図1又は図2に示すスイッチング電源回路のスイッチング周期とは線形関係にある。
【0044】
一般に、スイッチング電源回路を携帯機器や液晶テレビやDVDプレーヤー等の電子機器に使用する場合、スイッチング電源回路から発生するノイズには、電子機器内の他のLSIに悪影響を及ぼすノイズと及ぼさないノイズがある。そして、スイッチング電源回路から発生するノイズの特性はスイッチング周期に依存している。
【0045】
図1、図2に示す本発明に係るスイッチング電源回路は、上述したように、外付け抵抗R1の抵抗値とスイッチング周期とが線形関係にあるため、電子機器の設計者が外付け抵抗R1一つの取替えで自由にスイッチング周期を変化させることができ、発生ノイズの調整が容易である。したがって、図1、図2に示す本発明に係るスイッチング電源回路においては、スイッチング電源回路から発生するノイズを電子機器内の他のLSIに悪影響を及ぼさないノイズのみにすることが容易になる。
【0046】
なお、電子機器の設計者が簡単に設計できるように、外付け抵抗R1と発振回路15’の発振周期が比例関係であることが望ましい。
【0047】
しかしながら、図1、図2に示す本発明に係るスイッチング電源回路には、外付け抵抗R1を用いることによる課題が三つある。以下、これらの課題について説明する。
【0048】
第一の課題は、スイッチング周波数の温度特性をフラットにする具体的手段である。図18、図19に示す従来の昇圧型スイッチング電源回路では、スイッチング周波数の温度特性をフラットにするために、発振回路15を図21に示す回路構成にしている。図21に示す回路構成では、デプレッショントランジスタで生成した電流源15Aと、マルチVth(2種類のVth)のNchトランジスタから成るカレントミラー回路15Bを備え、電流源15Aの温度特性をカレントミラー回路15Bの温度特性で補償して、図22に示す鋸歯状波信号(発振回路の出力)のスレッシュレベルの温度特性がフラットになるようにしていた。この場合マスク1枚が余分に必要となり、ウェハプロセス工程も1工程余分に必要となるため安価に生産しづらい。外付け抵抗R1によりスイッチング周波数を決定する場合、スイッチング周波数の温度特性をフラットにするために、図22に示す鋸歯状波信号のスレッシュレベルの温度特性を、(発振周波数調整用電圧VOSC)/(外付け抵抗R1の抵抗値R1)で補正する必要がある。例えば、外付け抵抗R1に温度特性がフラットのチップ抵抗を使用した場合、発振周波数調整用電圧VOSCを図22に示す鋸歯状波信号(発振回路の出力)のスレッシュレベルの温度特性をキャンセルするような回路構成とする必要がある。
【0049】
第二の課題は、外付け抵抗R1のグランドと昇圧チョッパレギュレータのグランドに相違が生じることによって生じる不具合の解消である。通常外付け抵抗R1のグランドと昇圧チョッパレギュレータ内のグランドとは一致することが望ましい。なぜならば、(発振周波数調整用電圧VOSC)/(外付け抵抗R1の抵抗値R1)の発振周波数調整用電圧VOSCを決定するグランドレベルは昇圧チョッパレギュレータ内であるのに対し、外付け抵抗R1のグランドは外付けとなるため外部グランドとなってしまう。昇圧チョッパレギュレータ内部のグランドと外付け抵抗R1のグランドとに常に同じ電位差が生じているのであれば問題は生じないのであるが、Nchトランジスタ12からグランドに数百mAの電流が数百kHzから数MHzの周波数でスイッチングして流れてグランドが揺れるため外付け抵抗R1のグランドと昇圧チョッパレギュレータ内のグランドにノイズ的な相違ができてしまう。このため、昇圧チョッパレギュレータ自身で発生させたノイズによりスイッチング周波数を決めている定電流の値(VOSC/R1)が微妙に変化し、スイッチング周期がばらつく。このような状況になると、スイッチング電源回路のフィードバック全体に影響が及び、図6に示すように出力電圧Voutの波形が発振しているようになる。つまり昇圧チョッパレギュレータ自身で発生したノイズによりスイッチング電源回路が誤動作してしまう。
【0050】
第三の課題は、図1、図2に示す本発明に係るスイッチング電源回路を携帯機器向けにする場合、消費電流を小さくために昇圧チョッパレギュレータをCMOSプロセスで設計することが望ましいが、その場合、Nchトランジスタ、PchトランジスタのVthのバラツキが非常に大きくなるので、このバラツキによるスイッチング周波数のバラツキを抑える具体的手段である。
【0051】
次に、上述した第一の課題であるスイッチング周波数の温度特性をフラットにする具体的手段について説明する。
【0052】
発振回路15’において、発振周波数の温度特性をフラットとするためには、図22に示す鋸歯状波信号のスレッシュレベルの温度特性を、(発振周波数調整用電圧VOSC)/(外付け抵抗R1の抵抗値R1)で補正する必要がある。例えば、外付け抵抗R1に温度特性がフラットのチップ抵抗を使用した場合、発振周波数調整用電圧VOSCの温度特性を図22に示す鋸歯状波信号のスレッシュレベルの温度特性をキャンセルするような回路構成とする必要がある。
【0053】
鋸歯状波信号のスレッシュレベルはマイナスの温度依存性(高温になるに従って低くなる)を持つため、発振周波数の温度特性をフラットにするためには、高温になるに従ってコンデンサC1に充電する電流を少なくする必要がある。なお、鋸歯状波信号の周波数Fは、以下に示す(2)式で表させる。ただし、(2)式において、IはコンデンサC1の充電電流を示し、Vthは図3中のインバータINV1の閾値電圧を示す。
F=I/Vth・C1=(VOSC・C1)/(R1・Vth) …(2)
【0054】
外付け抵抗R1に温度特性がフラットのチップ抵抗を使用した場合、発振周波数調整用電圧VOSCがマイナスの温度依存性を持てば良い。発振周波数調整用電圧VOSCがマイナスの温度依存性を持つ発振回路の回路構成例としては、例えば図7、図8、或いは図9に示す回路構成が挙げられる。なお、図7、図8、図9において図3と同一の部分には同一の符号を付し、詳細な説明を省略する。
【0055】
図7に示す回路構成は、図3に示す回路構成において抵抗R9とグランドとの間にダイオード接続されたNPNトランジスタQ2を新たに設けた回路構成である。図7に示す回路構成の発振回路15’の発振周波数調整用電圧VOSCは、下記(3)式で示される。ただし、(3)式において、R8は抵抗R8の抵抗値を示し、R9は抵抗R9の抵抗値を示す。下記(3)式より、図7に示す回路構成の発振回路15’の発振周波数調整用電圧VOSCの温度依存性は、NPNトランジスタQ2のベース・エミッタ間電圧VBEの温度依存性が支配的であることがわかる。そして、NPNトランジスタQ2のベース・エミッタ間電圧VBEはマイナスの温度依存性であるため、図7に示す回路構成の発振回路15’の発振周波数調整用電圧VOSCもマイナスの温度依存性となる。
Vosc=(Vs−VBE)・R9/(R8+R9)+VBE …(3)
【0056】
発振回路15’を安価に生産するためBiCMOSプロセスは使用せず、CMOSプロセスを使用することが望ましい。上述したベース・エミッタ間電圧VBEの温度依存性を利用するためのNPNトランジスタQ2は、図10に示すようなCMOSプロセスの寄生素子を利用することが可能である。
【0057】
外付け抵抗R1に温度依存性がないチップ抵抗を利用した場合の図7に示す回路構成での発振周波数の特性線T1と図3に示す回路構成での発振周波数の特性線T2との比較を図11に示す。外付け抵抗R1に温度特性がフラットのチップ抵抗を使用し、図7に示す回路構成を採用した場合、発振周波数の温度特性をフラットにすることができるので、スイッチング周波数の温度特性をフラットにすることができる。
【0058】
図8に示す回路構成は、図7に示す回路構成のダイオード接続されたNPNトランジスタQ2をダイオード接続されたNchトランジスタQ3に置換した回路構成である。図8に示す回路構成の発振回路15’の発振周波数調整用電圧VOSCは、下記(4)式で示される。ただし、(4)式において、R8は抵抗R8の抵抗値を示し、R9は抵抗R9の抵抗値を示す。下記(4)式より、図8に示す回路構成の発振回路15’の発振周波数調整用電圧VOSCの温度特性は、NchトランジスタQ3のドレイン・ソース間電圧VDSの温度依存性が支配的であることがわかる。そして、NchトランジスタQ3のドレイン・ソース間電圧VDSはマイナスの温度依存性であるため、図8に示す回路構成の発振回路15’の発振周波数調整用電圧VOSCもマイナスの温度依存性となる。
Vosc=(Vs−VDS)・R9/(R8+R9)+VDS …(4)
外付け抵抗R1の種類による温度依存性の相違については、図23に示すNchトランジスタのドレイン電流ID−ゲート・ソース間電圧VGS特性を利用することで、抵抗R8、R9の抵抗値を変更すること( NchトランジスタQ3のドレイン電流IDを変化させること)または、NchトランジスタQ3のゲート長/ゲート幅を調整することで簡単に発振周波数調整用電圧VOSCの温度依存性を微調整することができる。尚、図23において、実線、破線、点線のうち実線がNchトランジスタのゲート長が最も小さく点線がNchトランジスタのゲート長が最も大きく、実線、破線、点線でNchトランジスタのゲート幅は一定である。また、図23において、実線、破線、点線のそれぞれにおいて、線幅が細いほど高温である。
【0059】
図9に示す回路構成は、図7に示す回路構成の抵抗R8、抵抗R9、及びダイオード接続されたNPNトランジスタQ2をNchデプレッショントランジスタQ4、Q5及びNchエンハンスメントトランジスタQ6、Q7に置換した回路構成である。図9に示す回路構成の発振回路15’の発振周波数調整用電圧VOSCの温度特性は、NchデプレッショントランジスタQ4、Q5及びNchエンハンスメントトランジスタQ6、Q7のゲート長、幅を調整することで自由に変更することができる。図9に示す回路構成の発振回路15’の発振周波数調整用電圧VOSCは、下記(5)式で示される。なお、Tr1(Vth)はNchデプレッショントランジスタの閾値電圧を示し、Tr2(Vth)はNchエンハンスメントトランジスタの閾値電圧を示す。
Vosc=|Tr1(Vth)+Tr2(Vth)| …(5)
【0060】
上述した第二の課題を解決するために、図1、図2を改良して図12、図13に示す構成にすればよい。なお、図12、図13において図1、図2と同一の部分には同一の符号を付し詳細な説明を省略する。
【0061】
図12に示す本発明に係るスイッチング電源回路は、図1に示す本発明に係るスイッチング電源回路の昇圧チョッパレギュレータ100を昇圧チョッパレギュレータ101に置換した構成である。また、図13に示す本発明に係るスイッチング電源回路は、図2に示す本発明に係るスイッチング電源回路の昇圧チョッパレギュレータ100を昇圧チョッパレギュレータ101に置換した構成である。そして、昇圧チョッパレギュレータ101は、昇圧チョッパレギュレータ100のグランド電源端子TGNDの代わりにアナロググランド端子TA-GND及びパワーグランド端子TP-GNDを設けた構成である。
【0062】
外付け抵抗R1のグランドと発振回路15’のグランドが同じIC内で結線しておれば、ノイズに対する誤動作は起こらないが、外付け抵抗R1のグランドは昇圧チョッパレギュレータ外のグランドとなり、発振回路15’のグランドは昇圧チョッパレギュレータ内のグランドとなるのでノイズに対する誤動作が起こる可能性がある。この場合、誤動作が起こる条件は、Nchトランジスタ12のスイッチングによるグランドノイズのために瞬間的に昇圧チョッパレギュレータ内外でグランドレベル相違を生じることでスイッチング周波数を決めている定電流の値(VOSC/R1)が微妙に変化することである。このような条件下では、スイッチング電源回路のフィードバック全体に影響が及び、図6に示すように出力電圧Voutの波形が発振しているようになる。つまり昇圧チョッパレギュレータ自身で発生したノイズによりスイッチング電源回路が誤動作してしまう。
【0063】
上記誤動作の発生を防止するためにできる限りノイズを除去することが必要である。そのために、図12、図13に示す本発明に係るスイッチング電源回路では、昇圧チョッパレギュレータ101の内部グランドをアナロググランド端子TA-GNDのアナロググランド(昇圧チョッパレギュレータ内の制御部グランド)とパワーグランド端子TP-GNDのパワーグランド(昇圧チョッパレギュレータ内のパワースイッチ素子ソース部グランド)に分け、アナロググランド端子TA-GNDと発振周波数調整端子TOSCとを図14(a)に示すように隣同士に配置し、モールド状態でも図14(b)に示すようにアナロググランド端子ピンPTA-GNDと発振周波数調整端子ピンPTOSCとを隣同士に配置する。
【0064】
図15に示すような基板上にアセンブリすること、つまりアナロググランド端子ピンPTA-GNDの近傍で外付け抵抗R1を介し発振周波数調整端子ピンPTOSCへ結線するとともに電源端子ピンPTVIN−アナロググランド端子ピンPTA-GNDにコンデンサC2を配置する基板パターンをとることでノイズの影響を避けることができ、安定した周波数を実現することが可能となる。
【0065】
上述した第三の課題を解決するために、トリミングが必要となる。トリミングには様々な種類(レーザー、ツェナーザップ、アルミ溶断、ポリ溶断等)があるが携帯機器に用いるようなICはできる限り小さいパッケージが好ましいため、レーザートリミングを用いることが望ましい。
【0066】
発振回路15’では、抵抗R9をトリミングが施される素子とし、コンデンサC1の前段のインバータに電流を供給するPchトランジスタをトリミングが施される素子とすればよい。
【0067】
抵抗R9をトリミングが施される素子とする場合の構成例を図16に示す。なお、図16において、各抵抗の近傍に抵抗値を記載している。トリミング前にヒューズがつながっていた状態で発振周波数調整用電圧VOSCをウェハテストにて測定する。発振周波数調整用電圧の目標値をVOSC*とし、トリミング前の抵抗R9の抵抗値をR9とし、抵抗R9の目標抵抗値をR9*とすると、下記(6)式、(7)式が成り立つ。なお、(6)式中のR8は発振回路15’内の抵抗R8の抵抗値である。そして、下記(6)式、(7)式から求まる抵抗R9の目標抵抗値R9*に最も近くなるように抵抗R9内のヒューズをトリミング装置で切断する。抵抗R9のトリミングにより発振周波数調整用電圧VOSCのバラツキを抑えることができる。なお、抵抗R9の代わりに抵抗R8をトリミングが施される素子としても構わない。
ΔR=(VOSC−VOSC*)/{(Vs−VOSC)/R8} …(6)
R9*=ΔR+R9 …(7)
【0068】
コンデンサC1の前段のインバータに電流を供給するPchトランジスタをトリミングが施される素子とする場合の構成例を図17に示す。なお、図17において、各Pchトランジスタの近傍にチャネル幅を記載している。トリミング前に発振周波数調整端子TOSCに外付け抵抗R1ではなく外部電源を接続し、所定値(VOSC/R1)の電流が発振周波数調整端子TOSCから当該外部電源に流れるようにしたときの発振周波数F1を測定する。発振周波数の目標値をF1*とし、トリミング後のPchトランジスタの合計チャネル幅をWとすると、下記(8)式が成り立つ。そして、下記(8)式から求まる発振周波数の目標値をF1*に最も近くなるようにヒューズをトリミング装置で切断する。コンデンサC1の前段のインバータに電流を供給するPchトランジスタのトリミングにより図22に示す鋸歯状波信号のスレッシュレベルのバラツキを抑えることができる。
W=(F1*/F1)×(a+2a+4a+8a) …(8)
【0069】
上述した2つの素子にトリミングを施すことで発振回路15’の発振周波数のバラツキを抑えることが可能であり、発振回路15’の発振周波数のバラツキを考慮しない条件下において、できる限り小さい部品(コイル、コンデンサ)を選定することが可能であり、実装面積の縮小に貢献できる。
【0070】
なお、上述した実施形態では、トランスレスの昇圧型スイッチング電源回路について説明を行ったが、本発明はスイッチングトランスを有する昇圧型スイッチング電源回路にも適用することができる。また、本発明は昇圧型スイッチング電源回路のみならず、降圧型スイッチング電源回路や昇降圧型スイッチング電源回路にも適用することができる。
【0071】
また、本発明に係る電子機器は、負荷(例えば、液晶表示装置の照明源や携帯機器に搭載されているディジタルチューナ)と、前記負荷を駆動する本発明に係るスイッチング電源回路とを搭載している。
【図面の簡単な説明】
【0072】
【図1】は、本発明に係るスイッチング電源回路の一構成例を示す図である。
【図2】は、本発明に係るスイッチング電源回路の他の構成例を示す図である。
【図3】は、本発明に係るスイッチング電源回路が備える発振器の一構成例を示す図である。
【図4】は、外付け抵抗の抵抗値と発振周期との関係を示す図である。
【図5】は、外付け抵抗の抵抗値と発振周波数との関係を示す図である。
【図6】は、グランドラインの相違に起因するノイズを示す図である。
【図7】は、温度補償機能を有する発振器の一構成例を示す図である。
【図8】は、温度補償機能を有する発振器の他の構成例を示す図である。
【図9】は、温度補償機能を有する発振器の更に他の構成例を示す図である。
【図10】は、CMOSプロセスの寄生素子を示す図である。
【図11】は、図3に示す発振器と図7に示す発振器の発振周波数特性を示す図である。
【図12】は、図1に示すスイッチング電源回路を改良した構成を示す図である。
【図13】は、図2に示すスイッチング電源回路を改良した構成を示す図である。
【図14】は、図12、図13に示すスイッチング電源回路の昇圧チョッパレギュレータICの端子及びピン配置を示す図である。
【図15】は、図12、図13に示すスイッチング電源回路の昇圧チョッパレギュレータICの基板パターンを示す図である。
【図16】は、トリミングが施される素子の構成例を示す図である。
【図17】は、トリミングが施される素子の構成例を示す図である。
【図18】は、従来の昇圧型スイッチング電源回路の一構成例を示す図である。
【図19】は、従来の昇圧型スイッチング電源回路の他の構成例を示す図である。
【図20】は、従来の昇圧型スイッチング電源回路に発生するノイズを示す図である。
【図21】は、従来の昇圧型スイッチング電源回路が備える発振器の一構成例を示す図である。
【図22】は、発振回路から出力される鋸歯状波信号を示す図である。
【図23】は、Nchトランジスタのドレイン電流−ゲート・ソース間電圧特性の温度依存性及びゲート長依存性を示す図である。
【符号の説明】
【0073】
1 直流電源
2 入力コンデンサ
3 コイル
4 ダイオード
5 出力コンデンサ
11、12 Nchトランジスタ
13 ドライブ回路
14 電流検出コンパレータ
15’ 発振回路
16 アンプ
17 PWMコンパレータ
18 エラーアンプ
19 基準電源
20 ソフトスタート回路
21 ON/OFF回路
22 過熱保護回路
23 過電圧保護回路
24 定電圧回路
25 スイッチ
100、101 昇圧チョッパレギュレータ
LED1〜LED6 白色発光ダイオード
R1 外付け抵抗
R2 出力電流検出用抵抗
R3、R4 出力電圧設定用抵抗
R5〜R7 抵抗
【技術分野】
【0001】
本発明は、直流電源からの入力電圧を昇圧または降圧して負荷へ供給するスイッチング電源回路に関するものである。
【背景技術】
【0002】
近年、携帯電話機、PDA(Personal Digital Assistants)、デジタルカメラ等の電子機器に搭載されている液晶表示装置(LCD)の照明源(バックライトまたはフロントライト)のひとつとして、耐久性、発光効率、占有面積等の点で優れている白色発光ダイオードが用いられるようになってきている。この白色発光ダイオードは比較的高い順方向電圧が必要であることや、通常、照明源としては複数の白色発光ダイオードが用いられ、用いられる複数の白色発光ダイオードは各白色発光ダイオードの輝度を均一にするために直列接続されることなどから、このような照明源としての白色発光ダイオードの駆動には、携帯機器に内蔵されている電池からの直流電圧よりも高い直流電圧が必要となる。
【0003】
また、携帯機器への映像配信等に伴い、ディジタルチューナを搭載する携帯機器が普及しつつあるが、その電圧源として30V〜34V程度必要であり、携帯機器に内蔵されている電池からの直流電圧よりも高い直流電圧が必要となる。
【0004】
そこで、このような電池からの直流電圧よりも高い直流電圧を駆動する回路として、昇圧型スイッチング電源回路が用いられている。従来の昇圧型スイッチング電源回路の一構成例を図18に示す。図18に示すスイッチング電源回路は、入力コンデンサ2と、コイル3と、整流素子であるダイオード4と、出力コンデンサ5と、出力電流検出用抵抗R2と、1つのパッケージにIC化されコイル3に対するエネルギーの蓄積/放出を切り換えて昇圧動作を行う昇圧チョッパレギュレータ10とによって構成されている。図18に示すスイッチング電源回路は、リチウムイオン電池等の直流電源1から供給される直流電圧を昇圧して負荷である6個の白色発光ダイオードLED1〜LED6に供給し、6個の白色発光ダイオードLED1〜LED6を駆動する。さらに、直流電源1とスイッチング電源回路との間には電源スイッチ(不図示)が設けられており、当該電源スイッチがオンのときは直流電源1からスイッチング電源回路へ直流電圧Vinが供給され、当該電源スイッチがオフのときは直流電源1からスイッチング電源回路へ直流電圧Vinが供給されない。
【0005】
なお、従来の昇圧型スイッチング電源回路をディジタルチューナ用電源として使用する場合には、6個の白色発光ダイオードLED1〜LED6及び出力電流検出用抵抗R2の代わりに出力電圧設定用抵抗R3及びR4を設け、図19に示すような構成にすることで、出力電圧Voutを出力電圧設定用抵抗R3及びR4により決定し、およそ30V〜34Vの出力電圧Voutを出力する。また、出力電圧設定用抵抗R3及びR4の抵抗値を変更して出力電圧Voutの設定を変更することで、ディジタルチューナ以外の装置にも電圧供給することが可能である。
【0006】
直流電源1の負極端子はグランドに接続され、正極端子は入力コンデンサ2を介してグランドに接続されるとともにコイル3の一端に接続されている。そして、コイル3の他端はダイオード4のアノードに接続され、ダイオード4のカソードは出力コンデンサ5を介してグランドに接続されている。また、図18に示す構成では、白色発光ダイオードLED1〜LED6と出力電流検出用抵抗R2とが直列に接続された直列回路が出力コンデンサ5と並列に接続されており、図19に示す構成では、出力電圧設定用抵抗R3と出力電圧設定用抵抗R4とが直列に接続された直列回路が出力コンデンサ5と並列に接続されている。
【0007】
また、昇圧チョッパレギュレータ10は、外部接続用の端子として電源端子TVIN、グランド電源端子TGND、出力電圧モニタ端子TVO、フィードバック端子TFB、スイッチ端子TVSW、及びコントロール端子TCTRLを備えている。そして、電源端子TVINは直流電源1の正極端子に接続され、グランド電源端子TGNDはグランドに接続される。これにより、昇圧チョッパレギュレータ10は直流電源1をその動作電源として得ている。また、スイッチ端子TVSWはコイル3とダイオード4との接続点に接続され、出力電圧モニタ端子TVOはダイオード4のカソードに接続されている。フィードバック端子TFBは、図18に示す構成では、白色発光ダイオードLED1〜LED6と出力電流検出用抵抗R2との接続点に接続されており、図19に示す構成では、出力電圧設定用抵抗R3と出力電圧設定用抵抗R4との接続点に接続されている。
【0008】
続いて昇圧チョッパレギュレータ10の内部構成について説明する。昇圧チョッパレギュレータ10は、Nチャンネル型MOSFET(以下、Nchトランジスタという)11及び12と、ドライブ回路13と、電流検出コンパレータ14と、発振回路15と、アンプ16と、PWMコンパレータ17と、エラーアンプ18と、基準電源19と、抵抗R5〜R7と、ソフトスタート回路20と、ON/OFF回路21と、過熱保護回路22と、過電圧保護回路23と、定電圧回路24と、スイッチ25とを有している。
【0009】
定電圧回路24は、スイッチ25がオンであるときに、電源端子TVINからの直流電圧Vinを所定値の電圧に変換し、その所定値の電圧をPWMコンパレータ17及びエラーアンプ18に駆動電圧として供給する。また、スイッチ25がオンであるとき、直流電圧Vinが昇圧チョッパレギュレータ10内の他の回路それぞれに駆動電圧として供給される。
【0010】
電源端子TVINと定電圧回路24の入力側との間に設けられるスイッチ25は、制御端子にHighレベルの信号が供給されるとオンになり、制御端子にLowレベルの信号が供給されるとオフになるスイッチであり、スイッチ25の制御端子にはコントロール端子TCTRLが外部から入力した外部信号が供給される。したがって、当該外部信号がLowレベルのときは昇圧チョッパレギュレータ10内の各回路に電力が供給されず消費電流がほぼ零(1nA程度)となり、低消費電力化を図ることができる。
【0011】
Nchトランジスタ11のドレインとNchトランジスタ12のドレインはともにスイッチ端子TVSWに接続され、Nchトランジスタ11のゲートとNchトランジスタ12のゲートはともにドライブ回路13に接続されている。そして、Nchトランジスタ12のソースはグランドに接続され、Nchトランジスタ11のソースは抵抗R5を介してグランドに接続されている。これにより、Nchトランジスタ11のドレイン電流とNchトランジスタ12のドレイン電流との比は、Nchトランジスタ11のゲート幅/ゲート長とNchトランジスタ12のゲート幅/ゲート長との比と等しくなる。
【0012】
そして、抵抗R5の両端は電流検出コンパレータ14の2つの入力端子にそれぞれ接続され、電流検出コンパレータ14の出力と発振回路15の一方の出力とがアンプ16で加算されてPWMコンパレータ17の反転入力端子に供給される。また、PWMコンパレータ17の出力と、発振回路15の他方の出力とがドライブ回路13にそれぞれ供給される。
【0013】
また、PWMコンパレータ17の非反転入力端子にはエラーアンプ18の出力が供給され、エラーアンプ18の非反転入力端子はフィードバック端子TFBに接続されている。また、エラーアンプ18の反転入力端子は抵抗R6の一端及び抵抗R7の一端に接続され、抵抗R7の他端はグランドに接続され、抵抗R6の他端は基準電源19の正極端子に接続されている。そして、基準電源19の負極端子はグランドに接続されている。
【0014】
また、ソフトスタート回路20の出力はPWMコンパレータ17の非反転入力端子とエラーアンプ18の出力端子との接続点に供給され、ON/OFF回路21、過熱保護回路22、及び過電圧保護回路23の出力はドライブ回路13にそれぞれ供給される。そして、ソフトスタート回路20及びON/OFF回路21には、コントロール端子TCTRLが外部から入力した外部信号が供給される。さらに、過電圧保護回路23には、出力電圧モニタ端子TVOを介して出力電圧Voutが供給される。
【0015】
次に、図18又は図19に示すスイッチング電源回路の動作について説明する。ドライブ回路13がNchトランジスタ12をオン/オフすることにより、直流電源1からの入力電圧Vinを昇圧した出力電圧Voutを出力コンデンサ5の両端に発生させる。即ち、ドライブ回路13がNchトランジスタ12のゲートに所定のゲート電圧を印加しNchトランジスタ12がオンであるときには、直流電源1からの電流がコイル3に流れ、コイル3にエネルギーが蓄積される。そして、ドライブ回路13がNchトランジスタ12のゲートに所定のゲート電圧を印加せずNchトランジスタ12がオフであるときには、蓄積されたエネルギーが放出されることによってコイル3に逆起電力が発生する。コイル3に発生した逆起電力は直流電源1の入力電圧Vinに加算され、ダイオード4を介して出力コンデンサ5を充電する。そして、このような一連の動作を繰り返すことにより昇圧動作が行われ、出力コンデンサ5の両端に出力電圧Voutが発生する。図18に示す構成では、この出力電圧Voutによって白色発光ダイオードLED1〜LED6に出力電流Ioutが流れ、白色発光ダイオードLED1〜LED6が発光する。また、図19に示す構成では、出力電圧設定用抵抗R3及びR4の抵抗値に応じた値の出力電圧Voutが出力される。
【0016】
そして、図18に示す構成では、出力電流Ioutの電流値に抵抗R2の抵抗値を乗じたフィードバック電圧Vfbがフィードバック端子FBを介してエラーアンプ18の一方の入力端子に供給され、図19に示す構成では、出力電圧Voutを出力電圧設定用抵抗R3及びR4で分圧した電圧であるフィードバック電圧Vfbがフィードバック端子FBを介してエラーアンプ18の非反転入力端子に供給される。フィードバック電圧Vfbは、エラーアンプ18の反転入力端子に供給される基準電圧Vrefと比較される。これにより、エラーアンプ18の出力にはフィードバック電圧Vfbと基準電圧Vrefとの差に応じた電圧が現れ、この電圧がPWMコンパレータ17の非反転入力端子に供給される。尚、この基準電圧Vrefは基準電源19の電圧を抵抗R6、R7で分圧した電圧である。
【0017】
また、PWMコンパレータ17の反転入力端子に入力される信号は、Nchトランジスタ11がオンすることによって抵抗R5を流れる電流に比例する信号と、発振回路15から出力される鋸歯状波信号とをアンプ16で加算し増幅した信号であり、この信号がPWMコンパレータ17によってエラーアンプ18の出力電圧レベルと比較される。その結果、エラーアンプ18の出力電圧レベルがアンプ16の出力電圧信号レベルより高くなる期間では、PWMコンパレータ17のPWM出力はHighレベルになり、エラーアンプ18からの出力電圧レベルがアンプ16の出力電圧信号レベルより低くなる期間では、PWMコンパレータ17のPWM出力はLowレベルになる。
【0018】
そして、ドライブ回路13はPWMコンパレータ17のPWM出力を受けて、そのPWM出力に応じたデューティのパルス信号をNchトランジスタ11及び12のゲートに供給してNchトランジスタ11及び12をオン/オフする。即ち、ドライブ回路13は、PWMコンパレータ17のPWM出力がHighレベルのときであって、発振回路15から出力される鋸歯状波信号の各サイクルが開始するときに、Nchトランジスタ11及び12への所定のゲート電圧の供給を開始してNchトランジスタ11及び12をオンさせる。そして、PWMコンパレータ17のPWM出力がLowレベルになったときにNchトランジスタ11及び12へのゲート電圧の供給を停止し、Nchトランジスタ11及び12をオフさせる。
【0019】
ドライブ回路13がこのようなNchトランジスタ11及び12のオン/オフ制御即ちスイッチング制御動作を行うと、フィードバック電圧Vfbと基準電圧Vrefとが等しくなるように昇圧動作が行われることになる。これにより、図18に示す構成では、出力電流Ioutが基準電圧Vref(=フィードバック電圧Vfb)を出力電流検出用抵抗R2の抵抗値で除した電流値に安定化され、図19に示す構成では、出力電圧Voutが出力電圧設定用抵抗R3及びR4の抵抗値に応じた値に安定化される。
【0020】
また、PWMコンパレータ17の反転入力端子に入力される信号には、抵抗R5を流れる電流に応じた信号、即ち、Nchトランジスタ11及び12がオンすることによりコイル3を流れる電流に応じた信号が加算されていることから、コイル3に流れるピーク電流を制限している。
【0021】
また、過電圧保護回路23は、出力電圧Voutが所定の過電圧保護電圧を超えたことを検知してドライブ回路13のスイッチング制御動作を停止させる。これにより、図18に示す構成では、前記所定の過電圧保護電圧を超える過電圧が負荷である白色発光ダイオードLED1〜LED6や出力コンデンサ5に印加されることを防止することができ、図19に示す構成では、アセンブリミスなどにより出力電圧が想定以上(出力電圧設定用抵抗R3及びR4による設定電圧以上)になることでNchトランジスタ11及び12が破壊されることを防止することができる。
【0022】
また、過熱保護回路22は、ドライブ回路13のスイッチング制御動作に伴う、特に、Nchトランジスタ12周辺の過熱を検知してドライブ回路13のスイッチング制御動作を停止させるので、昇圧チョッパレギュレータ10の過熱による故障や破壊を防止することができる。
【0023】
また、ON/OFF回路21は、コントロール端子TCTRLが外部から入力した外部信号に応じてドライブ回路13のスイッチング制御動作を作動/停止させるものである。そして、ドライブ回路13のスイッチング制御動作が作動すると、スイッチング電源回路の昇圧動作が作動し、ドライブ回路13のスイッチング制御動作が停止すると、スイッチング電源回路の昇圧動作が停止する。例えば、当該外部信号がHighレベルのときにドライブ回路13のスイッチング制御動作が作動し、当該外部信号がLowレベルのときにドライブ回路13のスイッチング制御動作が停止するようにする。なお、当該外部信号のHighレベルとLowレベルとが逆であっても構わない。当該外部信号のHighレベルとLowレベルとを逆にする場合、スイッチ25を、制御端子にLowレベルの信号が供給されるとオンになり、制御端子にHighレベルの信号が供給されるとオフになるスイッチにする。
【0024】
また、ソフトスタート回路20は、ドライブ回路13のスイッチング制御動作開始時に、ドライブ回路13の出力デューティを徐々に変化させることにより出力電圧Voutを緩やかに上昇させるもの、換言すると所謂ソフトスタート動作を行うものである。出力電圧Voutを緩やかに上昇させなければ、出力コンデンサ5が充電されていない場合に、充電のための過大な充電電流が直流電源1から流れることになり、直流電源1がリチウムイオン電池等の電池である場合、電池に負担がかかるとともに、電池電圧がこの過大な充電電流により低下し、電池が本来の終止電圧まで使用できなくなるという問題が発生する。
【特許文献1】特開2005−102007号公報
【発明の開示】
【発明が解決しようとする課題】
【0025】
上述した図18や図19に示す従来の昇圧型スイッチング電源回路を携帯機器や液晶テレビやDVDプレーヤー等の電子機器に使用する場合、図20に示すようなNchトランジスタ12及びコイル3によるノイズが電源ライン(入力電圧Vinが供給されているライン)や出力電圧ライン(出力電圧Voutが出力されているライン)に発生する。このノイズが電子機器内の他のLSIを誤動作させる原因となるおそれがあった。
【0026】
本発明は、上記の問題点に鑑み、発生ノイズの調整が容易なスイッチング電源回路及びそれを用いた電子機器を提供することを目的とする。
【課題を解決するための手段】
【0027】
上記目的を達成するために本発明に係るスイッチング電源回路は、スイッチング素子と、発振回路と、前記発振回路の発振周期の応じたスイッチング周期で前記スイッチング素子のスイッチング駆動を行うドライブ回路とを備え、少なくとも前記発振回路及び前記ドライブ回路が集積回路内に設けられているスイッチング電源回路であって、前記発振回路に外付けされる抵抗を備え、前記発振回路が、前記抵抗に発振周波数調整用電圧を印加し、前記抵抗を流れる電流に応じて発振周期を可変し、前記抵抗の抵抗値と前記発振回路の発振周期とが線形関係にあるようにしている。
【0028】
このような構成によると、前記抵抗の抵抗値とスイッチング周期とが線形関係にあるため、電子機器の設計者が前記抵抗一つの取替えで自由にスイッチング周期を変化させることができ、発生ノイズの調整が容易である。したがって、上記構成の本発明に係るスイッチング電源回路においては、スイッチング電源回路から発生するノイズを電子機器内の他のLSIに悪影響を及ぼさないノイズのみにすることが容易になる。なお、電子機器の設計者が簡単に設計できるように、前記抵抗と前記発振回路の発振周期が比例関係であることが望ましい。
【0029】
また、前記発振回路が、前記発振周波数調整用電圧の温度特性によって、前記発振回路から出力される信号のスレッシュレベルの温度特性を補正して、発振周波数の温度補償を行うようにしてもよい。例えば、前記発振回路が、NPNトランジスタを備え、前記NPNトランジスタのベース・エミッタ間電圧の温度特性によって前記発振周波数調整用電圧の温度特性が定まるようにしてもよく、前記発振回路が、Nチャンネル型MOSFETを備え、前記Nチャンネル型MOSFETのドレイン・ソース間電圧の温度特性によって前記発振周波数調整用電圧の温度特性が定まるようにしてもよい。
【0030】
これにより、スイッチング周波数の温度特性をフラットにすることができる。
【0031】
また、前記発振回路が、リングオシレータと、前記抵抗を流れる電流と略同一値の電流で前記リングオシレータ内の容量を充電する定電流源とを備え、前記定電流源にトリミングが施されるようにしてもよい。
【0032】
これにより、前記発振回路から出力される信号のスレッシュレベルのバラツキを抑えることができる。
【0033】
また、前記発振回路が、定電圧を前記発振周波数調整用電圧に変換する変換回路を備え、前記変換回路にトリミングが施されるようにしてもよい。
【0034】
これにより、前記発振周波数調整用電圧のバラツキを抑えることができる。
【0035】
また、少なくとも前記発振回路及び前記ドライブ回路が設けられる集積回路においてアナロググランドとパワーグランドをレイアウト上分け、前記スイッチング素子のグランドを前記パワーグランドとし、前記集積回路内の各制御部のグランドを前記アナロググランドとし、前記アナロググランドの端子と前記発振周波数調整用電圧を出力する端子とが隣接するようにしてもよい。
【0036】
これにより、少なくとも前記発振回路及び前記ドライブ回路が設けられる集積回路自身で発生したノイズによりスイッチング電源回路が誤動作してしまうことを防止することができる。
【0037】
また、本発明に係る電子機器は、上記いずれかの構成のスイッチング電源回路を備える構成とする。前記スイッチング電源回路の電力供給先としては、例えば電子機器に搭載される液晶表示装置の照明源やデジタルチューナ等が挙げられる。
【発明の効果】
【0038】
本発明によると、発生ノイズの調整が容易なスイッチング電源回路及びそれを用いた電子機器を実現することができる。
【発明を実施するための最良の形態】
【0039】
本発明の実施形態について図面を参照して以下に説明する。本発明に係るスイッチング電源回路の構成例を図1及び図2に示す。なお、図1及び図2において図18及び図19と同一の部分には同一の符号を付し詳細な説明を省略する。
【0040】
図1に示す本発明に係るスイッチング電源回路は、直流電源1から供給される直流電圧を昇圧して負荷である6個の白色発光ダイオードLED1〜LED6に供給し、6個の白色発光ダイオードLED1〜LED6を駆動するスイッチング電源回路であり、図2に示す本発明に係るスイッチング電源回路は、ディジタルチューナ用電源等として用いられるスイッチング電源回路である。
【0041】
図1に示す本発明に係るスイッチング電源回路は、図18に示す従来のスイッチング電源回路の昇圧チョッパレギュレータ10を昇圧チョッパレギュレータ100に置換し、昇圧チョッパレギュレータ100に外付けされる抵抗R1(以下、外付け抵抗R1という)を新たに設けた構成である。また、図2に示す本発明に係るスイッチング電源回路は、図19に示す従来のスイッチング電源回路の昇圧チョッパレギュレータ10を昇圧チョッパレギュレータ100に置換し、外付け抵抗R1を新たに設けた構成である。そして、昇圧チョッパレギュレータ100は、昇圧チョッパレギュレータ10の発振回路15を発振回路15’に置換し、発振回路15’に接続される発振周波数調整端子TOSCを新たに設けた構成である。
【0042】
発振回路15’は、発振周波数調整端子TOSCに発振周波数調整用電圧VOSCを印加して、外付け抵抗R1の抵抗値と線形関係にある発振周期の発振信号を出力する。発振回路15’の一構成例を図3に示す。定電圧Vsは温度特性がフラットである定電圧であり、例えば昇圧チョッパレギュレータ100内の定電圧回路24の出力を用いることができる。定電圧Vsを抵抗R8及び抵抗R9で分割して得られる電圧VAが、コンパレータCOM1とソースフォロア回路を構成するPchトランジスタQ1とにより発振周波数調整用電圧VOSCとなる。入力電圧Vinに依存しない発振周波数調整用電圧VOSCにより、外付け抵抗R1の抵抗値に比例する定電流Icが得られ、カレントミラー回路CM1によってリングオシレータRO1の各インバータに定電流Icが供給される。そして、リングオシレータRO1から出力される発振信号が発振回路15’の出力となる。発振回路15’の発振周期Tは、以下に示す(1)式で表される。なお、(1)式において、Vthは図3中のインバータINV1の閾値電圧を示し、C1はリングオシレータRO1内のコンデンサC1の静電容量を示し、R1は抵抗R1の抵抗値を示している。(1)式より、外付け抵抗R1の抵抗値と発振回路15’の発振周期とが線形関係にあることが分かる。
T=Vth・C1/Ic=Vth・C1・R1/VOSC …(1)
【0043】
ここで、外付け抵抗R1の抵抗値と発振回路15’の発振周期との関係を図4に示し、外付け抵抗R1の抵抗値と発振回路15’の発振周波数との関係を図5に示す。このように、外付け抵抗R1の抵抗値と発振回路15’の発振周期とは線形関係にあるので、外付け抵抗R1の抵抗値と図1又は図2に示すスイッチング電源回路のスイッチング周期とは線形関係にある。
【0044】
一般に、スイッチング電源回路を携帯機器や液晶テレビやDVDプレーヤー等の電子機器に使用する場合、スイッチング電源回路から発生するノイズには、電子機器内の他のLSIに悪影響を及ぼすノイズと及ぼさないノイズがある。そして、スイッチング電源回路から発生するノイズの特性はスイッチング周期に依存している。
【0045】
図1、図2に示す本発明に係るスイッチング電源回路は、上述したように、外付け抵抗R1の抵抗値とスイッチング周期とが線形関係にあるため、電子機器の設計者が外付け抵抗R1一つの取替えで自由にスイッチング周期を変化させることができ、発生ノイズの調整が容易である。したがって、図1、図2に示す本発明に係るスイッチング電源回路においては、スイッチング電源回路から発生するノイズを電子機器内の他のLSIに悪影響を及ぼさないノイズのみにすることが容易になる。
【0046】
なお、電子機器の設計者が簡単に設計できるように、外付け抵抗R1と発振回路15’の発振周期が比例関係であることが望ましい。
【0047】
しかしながら、図1、図2に示す本発明に係るスイッチング電源回路には、外付け抵抗R1を用いることによる課題が三つある。以下、これらの課題について説明する。
【0048】
第一の課題は、スイッチング周波数の温度特性をフラットにする具体的手段である。図18、図19に示す従来の昇圧型スイッチング電源回路では、スイッチング周波数の温度特性をフラットにするために、発振回路15を図21に示す回路構成にしている。図21に示す回路構成では、デプレッショントランジスタで生成した電流源15Aと、マルチVth(2種類のVth)のNchトランジスタから成るカレントミラー回路15Bを備え、電流源15Aの温度特性をカレントミラー回路15Bの温度特性で補償して、図22に示す鋸歯状波信号(発振回路の出力)のスレッシュレベルの温度特性がフラットになるようにしていた。この場合マスク1枚が余分に必要となり、ウェハプロセス工程も1工程余分に必要となるため安価に生産しづらい。外付け抵抗R1によりスイッチング周波数を決定する場合、スイッチング周波数の温度特性をフラットにするために、図22に示す鋸歯状波信号のスレッシュレベルの温度特性を、(発振周波数調整用電圧VOSC)/(外付け抵抗R1の抵抗値R1)で補正する必要がある。例えば、外付け抵抗R1に温度特性がフラットのチップ抵抗を使用した場合、発振周波数調整用電圧VOSCを図22に示す鋸歯状波信号(発振回路の出力)のスレッシュレベルの温度特性をキャンセルするような回路構成とする必要がある。
【0049】
第二の課題は、外付け抵抗R1のグランドと昇圧チョッパレギュレータのグランドに相違が生じることによって生じる不具合の解消である。通常外付け抵抗R1のグランドと昇圧チョッパレギュレータ内のグランドとは一致することが望ましい。なぜならば、(発振周波数調整用電圧VOSC)/(外付け抵抗R1の抵抗値R1)の発振周波数調整用電圧VOSCを決定するグランドレベルは昇圧チョッパレギュレータ内であるのに対し、外付け抵抗R1のグランドは外付けとなるため外部グランドとなってしまう。昇圧チョッパレギュレータ内部のグランドと外付け抵抗R1のグランドとに常に同じ電位差が生じているのであれば問題は生じないのであるが、Nchトランジスタ12からグランドに数百mAの電流が数百kHzから数MHzの周波数でスイッチングして流れてグランドが揺れるため外付け抵抗R1のグランドと昇圧チョッパレギュレータ内のグランドにノイズ的な相違ができてしまう。このため、昇圧チョッパレギュレータ自身で発生させたノイズによりスイッチング周波数を決めている定電流の値(VOSC/R1)が微妙に変化し、スイッチング周期がばらつく。このような状況になると、スイッチング電源回路のフィードバック全体に影響が及び、図6に示すように出力電圧Voutの波形が発振しているようになる。つまり昇圧チョッパレギュレータ自身で発生したノイズによりスイッチング電源回路が誤動作してしまう。
【0050】
第三の課題は、図1、図2に示す本発明に係るスイッチング電源回路を携帯機器向けにする場合、消費電流を小さくために昇圧チョッパレギュレータをCMOSプロセスで設計することが望ましいが、その場合、Nchトランジスタ、PchトランジスタのVthのバラツキが非常に大きくなるので、このバラツキによるスイッチング周波数のバラツキを抑える具体的手段である。
【0051】
次に、上述した第一の課題であるスイッチング周波数の温度特性をフラットにする具体的手段について説明する。
【0052】
発振回路15’において、発振周波数の温度特性をフラットとするためには、図22に示す鋸歯状波信号のスレッシュレベルの温度特性を、(発振周波数調整用電圧VOSC)/(外付け抵抗R1の抵抗値R1)で補正する必要がある。例えば、外付け抵抗R1に温度特性がフラットのチップ抵抗を使用した場合、発振周波数調整用電圧VOSCの温度特性を図22に示す鋸歯状波信号のスレッシュレベルの温度特性をキャンセルするような回路構成とする必要がある。
【0053】
鋸歯状波信号のスレッシュレベルはマイナスの温度依存性(高温になるに従って低くなる)を持つため、発振周波数の温度特性をフラットにするためには、高温になるに従ってコンデンサC1に充電する電流を少なくする必要がある。なお、鋸歯状波信号の周波数Fは、以下に示す(2)式で表させる。ただし、(2)式において、IはコンデンサC1の充電電流を示し、Vthは図3中のインバータINV1の閾値電圧を示す。
F=I/Vth・C1=(VOSC・C1)/(R1・Vth) …(2)
【0054】
外付け抵抗R1に温度特性がフラットのチップ抵抗を使用した場合、発振周波数調整用電圧VOSCがマイナスの温度依存性を持てば良い。発振周波数調整用電圧VOSCがマイナスの温度依存性を持つ発振回路の回路構成例としては、例えば図7、図8、或いは図9に示す回路構成が挙げられる。なお、図7、図8、図9において図3と同一の部分には同一の符号を付し、詳細な説明を省略する。
【0055】
図7に示す回路構成は、図3に示す回路構成において抵抗R9とグランドとの間にダイオード接続されたNPNトランジスタQ2を新たに設けた回路構成である。図7に示す回路構成の発振回路15’の発振周波数調整用電圧VOSCは、下記(3)式で示される。ただし、(3)式において、R8は抵抗R8の抵抗値を示し、R9は抵抗R9の抵抗値を示す。下記(3)式より、図7に示す回路構成の発振回路15’の発振周波数調整用電圧VOSCの温度依存性は、NPNトランジスタQ2のベース・エミッタ間電圧VBEの温度依存性が支配的であることがわかる。そして、NPNトランジスタQ2のベース・エミッタ間電圧VBEはマイナスの温度依存性であるため、図7に示す回路構成の発振回路15’の発振周波数調整用電圧VOSCもマイナスの温度依存性となる。
Vosc=(Vs−VBE)・R9/(R8+R9)+VBE …(3)
【0056】
発振回路15’を安価に生産するためBiCMOSプロセスは使用せず、CMOSプロセスを使用することが望ましい。上述したベース・エミッタ間電圧VBEの温度依存性を利用するためのNPNトランジスタQ2は、図10に示すようなCMOSプロセスの寄生素子を利用することが可能である。
【0057】
外付け抵抗R1に温度依存性がないチップ抵抗を利用した場合の図7に示す回路構成での発振周波数の特性線T1と図3に示す回路構成での発振周波数の特性線T2との比較を図11に示す。外付け抵抗R1に温度特性がフラットのチップ抵抗を使用し、図7に示す回路構成を採用した場合、発振周波数の温度特性をフラットにすることができるので、スイッチング周波数の温度特性をフラットにすることができる。
【0058】
図8に示す回路構成は、図7に示す回路構成のダイオード接続されたNPNトランジスタQ2をダイオード接続されたNchトランジスタQ3に置換した回路構成である。図8に示す回路構成の発振回路15’の発振周波数調整用電圧VOSCは、下記(4)式で示される。ただし、(4)式において、R8は抵抗R8の抵抗値を示し、R9は抵抗R9の抵抗値を示す。下記(4)式より、図8に示す回路構成の発振回路15’の発振周波数調整用電圧VOSCの温度特性は、NchトランジスタQ3のドレイン・ソース間電圧VDSの温度依存性が支配的であることがわかる。そして、NchトランジスタQ3のドレイン・ソース間電圧VDSはマイナスの温度依存性であるため、図8に示す回路構成の発振回路15’の発振周波数調整用電圧VOSCもマイナスの温度依存性となる。
Vosc=(Vs−VDS)・R9/(R8+R9)+VDS …(4)
外付け抵抗R1の種類による温度依存性の相違については、図23に示すNchトランジスタのドレイン電流ID−ゲート・ソース間電圧VGS特性を利用することで、抵抗R8、R9の抵抗値を変更すること( NchトランジスタQ3のドレイン電流IDを変化させること)または、NchトランジスタQ3のゲート長/ゲート幅を調整することで簡単に発振周波数調整用電圧VOSCの温度依存性を微調整することができる。尚、図23において、実線、破線、点線のうち実線がNchトランジスタのゲート長が最も小さく点線がNchトランジスタのゲート長が最も大きく、実線、破線、点線でNchトランジスタのゲート幅は一定である。また、図23において、実線、破線、点線のそれぞれにおいて、線幅が細いほど高温である。
【0059】
図9に示す回路構成は、図7に示す回路構成の抵抗R8、抵抗R9、及びダイオード接続されたNPNトランジスタQ2をNchデプレッショントランジスタQ4、Q5及びNchエンハンスメントトランジスタQ6、Q7に置換した回路構成である。図9に示す回路構成の発振回路15’の発振周波数調整用電圧VOSCの温度特性は、NchデプレッショントランジスタQ4、Q5及びNchエンハンスメントトランジスタQ6、Q7のゲート長、幅を調整することで自由に変更することができる。図9に示す回路構成の発振回路15’の発振周波数調整用電圧VOSCは、下記(5)式で示される。なお、Tr1(Vth)はNchデプレッショントランジスタの閾値電圧を示し、Tr2(Vth)はNchエンハンスメントトランジスタの閾値電圧を示す。
Vosc=|Tr1(Vth)+Tr2(Vth)| …(5)
【0060】
上述した第二の課題を解決するために、図1、図2を改良して図12、図13に示す構成にすればよい。なお、図12、図13において図1、図2と同一の部分には同一の符号を付し詳細な説明を省略する。
【0061】
図12に示す本発明に係るスイッチング電源回路は、図1に示す本発明に係るスイッチング電源回路の昇圧チョッパレギュレータ100を昇圧チョッパレギュレータ101に置換した構成である。また、図13に示す本発明に係るスイッチング電源回路は、図2に示す本発明に係るスイッチング電源回路の昇圧チョッパレギュレータ100を昇圧チョッパレギュレータ101に置換した構成である。そして、昇圧チョッパレギュレータ101は、昇圧チョッパレギュレータ100のグランド電源端子TGNDの代わりにアナロググランド端子TA-GND及びパワーグランド端子TP-GNDを設けた構成である。
【0062】
外付け抵抗R1のグランドと発振回路15’のグランドが同じIC内で結線しておれば、ノイズに対する誤動作は起こらないが、外付け抵抗R1のグランドは昇圧チョッパレギュレータ外のグランドとなり、発振回路15’のグランドは昇圧チョッパレギュレータ内のグランドとなるのでノイズに対する誤動作が起こる可能性がある。この場合、誤動作が起こる条件は、Nchトランジスタ12のスイッチングによるグランドノイズのために瞬間的に昇圧チョッパレギュレータ内外でグランドレベル相違を生じることでスイッチング周波数を決めている定電流の値(VOSC/R1)が微妙に変化することである。このような条件下では、スイッチング電源回路のフィードバック全体に影響が及び、図6に示すように出力電圧Voutの波形が発振しているようになる。つまり昇圧チョッパレギュレータ自身で発生したノイズによりスイッチング電源回路が誤動作してしまう。
【0063】
上記誤動作の発生を防止するためにできる限りノイズを除去することが必要である。そのために、図12、図13に示す本発明に係るスイッチング電源回路では、昇圧チョッパレギュレータ101の内部グランドをアナロググランド端子TA-GNDのアナロググランド(昇圧チョッパレギュレータ内の制御部グランド)とパワーグランド端子TP-GNDのパワーグランド(昇圧チョッパレギュレータ内のパワースイッチ素子ソース部グランド)に分け、アナロググランド端子TA-GNDと発振周波数調整端子TOSCとを図14(a)に示すように隣同士に配置し、モールド状態でも図14(b)に示すようにアナロググランド端子ピンPTA-GNDと発振周波数調整端子ピンPTOSCとを隣同士に配置する。
【0064】
図15に示すような基板上にアセンブリすること、つまりアナロググランド端子ピンPTA-GNDの近傍で外付け抵抗R1を介し発振周波数調整端子ピンPTOSCへ結線するとともに電源端子ピンPTVIN−アナロググランド端子ピンPTA-GNDにコンデンサC2を配置する基板パターンをとることでノイズの影響を避けることができ、安定した周波数を実現することが可能となる。
【0065】
上述した第三の課題を解決するために、トリミングが必要となる。トリミングには様々な種類(レーザー、ツェナーザップ、アルミ溶断、ポリ溶断等)があるが携帯機器に用いるようなICはできる限り小さいパッケージが好ましいため、レーザートリミングを用いることが望ましい。
【0066】
発振回路15’では、抵抗R9をトリミングが施される素子とし、コンデンサC1の前段のインバータに電流を供給するPchトランジスタをトリミングが施される素子とすればよい。
【0067】
抵抗R9をトリミングが施される素子とする場合の構成例を図16に示す。なお、図16において、各抵抗の近傍に抵抗値を記載している。トリミング前にヒューズがつながっていた状態で発振周波数調整用電圧VOSCをウェハテストにて測定する。発振周波数調整用電圧の目標値をVOSC*とし、トリミング前の抵抗R9の抵抗値をR9とし、抵抗R9の目標抵抗値をR9*とすると、下記(6)式、(7)式が成り立つ。なお、(6)式中のR8は発振回路15’内の抵抗R8の抵抗値である。そして、下記(6)式、(7)式から求まる抵抗R9の目標抵抗値R9*に最も近くなるように抵抗R9内のヒューズをトリミング装置で切断する。抵抗R9のトリミングにより発振周波数調整用電圧VOSCのバラツキを抑えることができる。なお、抵抗R9の代わりに抵抗R8をトリミングが施される素子としても構わない。
ΔR=(VOSC−VOSC*)/{(Vs−VOSC)/R8} …(6)
R9*=ΔR+R9 …(7)
【0068】
コンデンサC1の前段のインバータに電流を供給するPchトランジスタをトリミングが施される素子とする場合の構成例を図17に示す。なお、図17において、各Pchトランジスタの近傍にチャネル幅を記載している。トリミング前に発振周波数調整端子TOSCに外付け抵抗R1ではなく外部電源を接続し、所定値(VOSC/R1)の電流が発振周波数調整端子TOSCから当該外部電源に流れるようにしたときの発振周波数F1を測定する。発振周波数の目標値をF1*とし、トリミング後のPchトランジスタの合計チャネル幅をWとすると、下記(8)式が成り立つ。そして、下記(8)式から求まる発振周波数の目標値をF1*に最も近くなるようにヒューズをトリミング装置で切断する。コンデンサC1の前段のインバータに電流を供給するPchトランジスタのトリミングにより図22に示す鋸歯状波信号のスレッシュレベルのバラツキを抑えることができる。
W=(F1*/F1)×(a+2a+4a+8a) …(8)
【0069】
上述した2つの素子にトリミングを施すことで発振回路15’の発振周波数のバラツキを抑えることが可能であり、発振回路15’の発振周波数のバラツキを考慮しない条件下において、できる限り小さい部品(コイル、コンデンサ)を選定することが可能であり、実装面積の縮小に貢献できる。
【0070】
なお、上述した実施形態では、トランスレスの昇圧型スイッチング電源回路について説明を行ったが、本発明はスイッチングトランスを有する昇圧型スイッチング電源回路にも適用することができる。また、本発明は昇圧型スイッチング電源回路のみならず、降圧型スイッチング電源回路や昇降圧型スイッチング電源回路にも適用することができる。
【0071】
また、本発明に係る電子機器は、負荷(例えば、液晶表示装置の照明源や携帯機器に搭載されているディジタルチューナ)と、前記負荷を駆動する本発明に係るスイッチング電源回路とを搭載している。
【図面の簡単な説明】
【0072】
【図1】は、本発明に係るスイッチング電源回路の一構成例を示す図である。
【図2】は、本発明に係るスイッチング電源回路の他の構成例を示す図である。
【図3】は、本発明に係るスイッチング電源回路が備える発振器の一構成例を示す図である。
【図4】は、外付け抵抗の抵抗値と発振周期との関係を示す図である。
【図5】は、外付け抵抗の抵抗値と発振周波数との関係を示す図である。
【図6】は、グランドラインの相違に起因するノイズを示す図である。
【図7】は、温度補償機能を有する発振器の一構成例を示す図である。
【図8】は、温度補償機能を有する発振器の他の構成例を示す図である。
【図9】は、温度補償機能を有する発振器の更に他の構成例を示す図である。
【図10】は、CMOSプロセスの寄生素子を示す図である。
【図11】は、図3に示す発振器と図7に示す発振器の発振周波数特性を示す図である。
【図12】は、図1に示すスイッチング電源回路を改良した構成を示す図である。
【図13】は、図2に示すスイッチング電源回路を改良した構成を示す図である。
【図14】は、図12、図13に示すスイッチング電源回路の昇圧チョッパレギュレータICの端子及びピン配置を示す図である。
【図15】は、図12、図13に示すスイッチング電源回路の昇圧チョッパレギュレータICの基板パターンを示す図である。
【図16】は、トリミングが施される素子の構成例を示す図である。
【図17】は、トリミングが施される素子の構成例を示す図である。
【図18】は、従来の昇圧型スイッチング電源回路の一構成例を示す図である。
【図19】は、従来の昇圧型スイッチング電源回路の他の構成例を示す図である。
【図20】は、従来の昇圧型スイッチング電源回路に発生するノイズを示す図である。
【図21】は、従来の昇圧型スイッチング電源回路が備える発振器の一構成例を示す図である。
【図22】は、発振回路から出力される鋸歯状波信号を示す図である。
【図23】は、Nchトランジスタのドレイン電流−ゲート・ソース間電圧特性の温度依存性及びゲート長依存性を示す図である。
【符号の説明】
【0073】
1 直流電源
2 入力コンデンサ
3 コイル
4 ダイオード
5 出力コンデンサ
11、12 Nchトランジスタ
13 ドライブ回路
14 電流検出コンパレータ
15’ 発振回路
16 アンプ
17 PWMコンパレータ
18 エラーアンプ
19 基準電源
20 ソフトスタート回路
21 ON/OFF回路
22 過熱保護回路
23 過電圧保護回路
24 定電圧回路
25 スイッチ
100、101 昇圧チョッパレギュレータ
LED1〜LED6 白色発光ダイオード
R1 外付け抵抗
R2 出力電流検出用抵抗
R3、R4 出力電圧設定用抵抗
R5〜R7 抵抗
【特許請求の範囲】
【請求項1】
スイッチング素子と、発振回路と、前記発振回路の発振周期の応じたスイッチング周期で前記スイッチング素子のスイッチング駆動を行うドライブ回路とを備え、少なくとも前記発振回路及び前記ドライブ回路が集積回路内に設けられているスイッチング電源回路において、
前記発振回路に外付けされる抵抗を備え、
前記発振回路が、前記抵抗に発振周波数調整用電圧を印加し、前記抵抗を流れる電流に応じて発振周期を可変し、
前記抵抗の抵抗値と前記発振回路の発振周期とが線形関係にあることを特徴とするスイッチング電源回路。
【請求項2】
前記発振回路が、前記発振周波数調整用電圧の温度特性によって、前記発振回路から出力される信号のスレッシュレベルの温度特性を補正して、発振周波数の温度補償を行う請求項1に記載のスイッチング電源回路。
【請求項3】
前記発振回路が、NPNトランジスタを備え、前記NPNトランジスタのベース・エミッタ間電圧の温度特性によって前記発振周波数調整用電圧の温度特性が定まる請求項2に記載のスイッチング電源回路。
【請求項4】
前記発振回路が、Nチャンネル型MOSFETを備え、前記Nチャンネル型MOSFETのドレイン・ソース間電圧の温度特性によって前記発振周波数調整用電圧の温度特性が定まる請求項2に記載のスイッチング電源回路。
【請求項5】
前記発振回路が、リングオシレータと、前記抵抗を流れる電流と略同一値の電流で前記リングオシレータ内の容量を充電する定電流源とを備え、前記定電流源にトリミングが施される請求項1〜4のいずれかに記載のスイッチング電源回路。
【請求項6】
前記発振回路が、定電圧を前記発振周波数調整用電圧に変換する変換回路を備え、前記変換回路にトリミングが施される請求項1〜5のいずれかに記載のスイッチング電源回路。
【請求項7】
少なくとも前記発振回路及び前記ドライブ回路が設けられる集積回路においてアナロググランドとパワーグランドをレイアウト上分け、前記スイッチング素子のグランドを前記パワーグランドとし、前記集積回路内の各制御部のグランドを前記アナロググランドとし、前記アナロググランドの端子と前記発振周波数調整用電圧を出力する端子とが隣接している請求項1〜6のいずれかに記載のスイッチング電源回路。
【請求項8】
請求項1〜7のいずれかに記載のスイッチング電源回路を用いたことを特徴とする電子機器。
【請求項1】
スイッチング素子と、発振回路と、前記発振回路の発振周期の応じたスイッチング周期で前記スイッチング素子のスイッチング駆動を行うドライブ回路とを備え、少なくとも前記発振回路及び前記ドライブ回路が集積回路内に設けられているスイッチング電源回路において、
前記発振回路に外付けされる抵抗を備え、
前記発振回路が、前記抵抗に発振周波数調整用電圧を印加し、前記抵抗を流れる電流に応じて発振周期を可変し、
前記抵抗の抵抗値と前記発振回路の発振周期とが線形関係にあることを特徴とするスイッチング電源回路。
【請求項2】
前記発振回路が、前記発振周波数調整用電圧の温度特性によって、前記発振回路から出力される信号のスレッシュレベルの温度特性を補正して、発振周波数の温度補償を行う請求項1に記載のスイッチング電源回路。
【請求項3】
前記発振回路が、NPNトランジスタを備え、前記NPNトランジスタのベース・エミッタ間電圧の温度特性によって前記発振周波数調整用電圧の温度特性が定まる請求項2に記載のスイッチング電源回路。
【請求項4】
前記発振回路が、Nチャンネル型MOSFETを備え、前記Nチャンネル型MOSFETのドレイン・ソース間電圧の温度特性によって前記発振周波数調整用電圧の温度特性が定まる請求項2に記載のスイッチング電源回路。
【請求項5】
前記発振回路が、リングオシレータと、前記抵抗を流れる電流と略同一値の電流で前記リングオシレータ内の容量を充電する定電流源とを備え、前記定電流源にトリミングが施される請求項1〜4のいずれかに記載のスイッチング電源回路。
【請求項6】
前記発振回路が、定電圧を前記発振周波数調整用電圧に変換する変換回路を備え、前記変換回路にトリミングが施される請求項1〜5のいずれかに記載のスイッチング電源回路。
【請求項7】
少なくとも前記発振回路及び前記ドライブ回路が設けられる集積回路においてアナロググランドとパワーグランドをレイアウト上分け、前記スイッチング素子のグランドを前記パワーグランドとし、前記集積回路内の各制御部のグランドを前記アナロググランドとし、前記アナロググランドの端子と前記発振周波数調整用電圧を出力する端子とが隣接している請求項1〜6のいずれかに記載のスイッチング電源回路。
【請求項8】
請求項1〜7のいずれかに記載のスイッチング電源回路を用いたことを特徴とする電子機器。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【公開番号】特開2007−14082(P2007−14082A)
【公開日】平成19年1月18日(2007.1.18)
【国際特許分類】
【出願番号】特願2005−189711(P2005−189711)
【出願日】平成17年6月29日(2005.6.29)
【出願人】(000005049)シャープ株式会社 (33,933)
【Fターム(参考)】
【公開日】平成19年1月18日(2007.1.18)
【国際特許分類】
【出願日】平成17年6月29日(2005.6.29)
【出願人】(000005049)シャープ株式会社 (33,933)
【Fターム(参考)】
[ Back to top ]