スイッチング電源装置およびその制御回路
【目的】キャリア信号Ｖｏｓｃの周期毎にスイッチング素子がオフすることを保証するとともに、インダクタ電流を減少させたい場合にはインダクタ電流を素早く減少させることのできるスイッチング電源装置およびその制御回路を提供する。
【構成】トランスコンダクタンスアンプＯＴＡ２とコンデンサＣ３で構成される誤差増幅回路の出力電圧を、演算増幅器ＯＰ１とダイオードＤ２で構成されるクランプ回路でクランプすることにより、キャリア信号Ｖｏｓｃの周期毎にスイッチング素子がオフすることを保証する。誤差増幅回路の出力電圧を減少させるときはクランプ電圧以下の値が初期値となることから、スイッチング電源装置のインダクタ電流を減少させたい場合には短時間で減少させることができ、これによりインダクタ電流を素早く減少させることができる。
【構成】トランスコンダクタンスアンプＯＴＡ２とコンデンサＣ３で構成される誤差増幅回路の出力電圧を、演算増幅器ＯＰ１とダイオードＤ２で構成されるクランプ回路でクランプすることにより、キャリア信号Ｖｏｓｃの周期毎にスイッチング素子がオフすることを保証する。誤差増幅回路の出力電圧を減少させるときはクランプ電圧以下の値が初期値となることから、スイッチング電源装置のインダクタ電流を減少させたい場合には短時間で減少させることができ、これによりインダクタ電流を素早く減少させることができる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、誤差増幅回路の出力に基づきスイッチング素子をオンオフして所定の出力電圧を得るスイッチング電源装置に関する。
【背景技術】
【０００２】
近年、電子機器にはスイッチング電源装置、特に交流電圧を入力とするスイッチング電源装置が広く利用されている。こうしたスイッチング電源装置は、入力と出力を結ぶスイッチング素子をスイッチング動作させることにより、入力電圧を所望の大きさの直流出力電圧に変換して負荷に供給するものである。
【０００３】
図５は、力率改善型スイッチング電源装置の基本構成例を示す回路図である。ここでは、電流連続モードで動作する力率改善（ＰＦＣ：Power Factor Correction）型スイッチング電源装置を示している。
【０００４】
図５に示す従来の力率改善型スイッチング電源装置は商用電源２からの交流電圧を全波整流する全波整流器４を有し、全波整流器４の出力は、スイッチングノイズを濾過するためのコンデンサＣｉｎの一端とインダクタＬの一端とに接続されている。このインダクタＬの他端は、ダイオードＤ１のアノードと、スイッチング素子を構成するたとえばＮチャネルＭＯＳトランジスタＭＮ１のドレイン端子とに接続されている。インダクタＬの他端は、ダイオードＤ１およびコンデンサＣｏからなる整流平滑回路を介して負荷６に接続され、負荷６に対し直流電圧Ｖｏｕｔが出力される。１０は半導体集積回路などにより構成される力率改善制御回路である。
【０００５】
スイッチング素子であるＮチャネルＭＯＳトランジスタＭＮ１は、ソース端子が接地電位（ＧＮＤ）に接続されるとともに、ゲート端子が力率改善制御回路１０の出力端子ＯＵＴに接続されている。抵抗Ｒ１，Ｒ２からなる直列抵抗回路の一端が全波整流器４とインダクタＬとの接続点に接続され、他端は接地されている。力率改善制御回路１０の乗算器入力端子ＶＤＥＴは全波整流器４の出力電圧の検出値を入力する端子であり、抵抗Ｒ１とＲ２の接続点がこの乗算器入力端子ＶＤＥＴに接続されている。また、全波整流器４は抵抗Ｒ３を介して接地されており、全波整流器４と抵抗Ｒ３との接続点が力率改善制御回路１０のインダクタ電流信号生成用入力端子ＩＳに接続されている。さらに、負荷６には抵抗Ｒ４，Ｒ５の直列回路が並列接続されて、ここに負荷６と同じ直流出力電圧Ｖｏｕｔが印加されている。力率改善制御回路１０のフィードバック電圧入力端子ＦＢは直流出力電圧Ｖｏｕｔの検出値を入力する端子であり、ここでは、抵抗Ｒ４，Ｒ５の接続点がフィードバック電圧入力端子ＦＢと接続され、ここに直流出力電圧Ｖｏｕｔを抵抗分割した電圧信号が帰還される。
【０００６】
つぎに、上述した図５の従来の力率改善型スイッチング電源装置の動作について簡単に説明する。
図５の従来の力率改善型スイッチング電源装置は平均電流制御方式や平均電流モード制御などと呼ばれている制御方式を採用していて、力率改善制御回路１０は、直流出力電圧Ｖｏｕｔを安定化しながら交流の商用電源２側に流れる電流を交流入力電圧と同位相の正弦波状に制御するものである。力率改善制御回路１０のフィードバック電圧入力端子ＦＢは、直流出力電圧Ｖｏｕｔに対する電圧指令値Ｖｒｅｆを設定する基準電圧源Ｖｒｅｆ（電圧指令値と基準電圧源に同じ符号を付した。）とともに、電圧誤差増幅回路ＥＡＭＰ１を構成するトランスコンダクタンスアンプ（もしくはオペレーショナルトランスコンダクタンスアンプ）ＯＴＡ１の入力端子に接続されている。電圧誤差増幅回路ＥＡＭＰ１は、トランスコンダクタンスアンプＯＴＡ１，および力率改善制御回路１０の端子ＶＣＭＰを介して一端がトランスコンダクタンスアンプＯＴＡ１の出力端子と接続されたコンデンサＣ１により構成されている。なお、コンデンサＣ１の他端は接地電位（ＧＮＤ）に接続されている。この電圧誤差増幅回路ＥＡＭＰ１では、直流出力電圧Ｖｏｕｔの検出値（この場合は分圧値）Ｖｆｂと基準電圧源Ｖｒｅｆから出力される電圧指令値Ｖｒｅｆ（例えば、２．５Ｖ）との差を増幅した電圧誤差信号Ｖｅｒ１を生成する。この電圧誤差信号Ｖｅｒ１は、乗算器１２の第１入力端子に供給されている。
【０００７】
乗算器１２の第２入力端子は、力率改善制御回路１０の乗算器入力端子ＶＤＥＴと接続され、ここから全波整流器４の出力電圧の検出値（この場合は分圧値）Ｖｄｅｔが入力されている。乗算器１２では、第１入力端子に供給される電圧誤差信号Ｖｅｒ１と第２入力端子に供給される全波整流器４の出力電圧の検出値Ｖｄｅｔとを乗算して、電流誤差増幅回路ＥＡＭＰ２への電流指令値Ｖｍｕｌを出力する。
【０００８】
電流誤差増幅回路ＥＡＭＰ２は、トランスコンダクタンスアンプＯＴＡ２，および力率改善制御回路１０の端子ＩＣＭＰを介して一端がトランスコンダクタンスアンプＯＴＡ２の出力端子に接続されているコンデンサＣ２により構成されている。なお、コンデンサＣ２の他端は接地電位（ＧＮＤ）に接続されている。インダクタＬに流れるインダクタ電流を電流検出用の抵抗Ｒ３で電圧変換した電圧信号がインダクタ電流信号生成用入力端子ＩＳに入力され、インダクタ電流信号生成用入力端子ＩＳに入力される電圧信号をさらに反転増幅回路１１で反転増幅したインダクタ電流信号Ｖｉｄｅｔが、その指令値となる乗算器１２の出力信号Ｖｍｕｌとともに電流誤差増幅回路ＥＡＭＰ２に入力される。電流誤差増幅回路ＥＡＭＰ２は、インダクタ電流信号Ｖｉｄｅｔと電流指令値となる乗算器１２の出力信号Ｖｍｕｌとの差を増幅した電流誤差信号Ｖｅｒ２を出力する。反転増幅回路１１は、インダクタ電流信号生成用入力端子ＩＳからの電圧信号が負電位であるので、これを正電位のインダクタ電流信号Ｖｉｄｅｔに変換するために設けられている。反転増幅回路自体の機能・構成は周知であるので、その説明は省略する。
【０００９】
発振回路（ＯＳＣ）１５では、スイッチング周期を決める周波数一定の鋸歯状、もしくは三角波のキャリア信号Ｖｏｓｃを生成してＰＷＭコンパレータ（比較器）１３に入力している。このキャリア信号Ｖｏｓｃと電流誤差信号Ｖｅｒ２が入力されるＰＷＭコンパレータ１３では、これらの信号の大小関係を比較してパルス幅変調（ＰＷＭ：Pulse Width Modulation）されたスイッチング素子の制御信号Ｄｏｕｔを生成し、これがドライバ回路１４および力率改善制御回路１０の出力端子ｏｕｔを介してスイッチング素子ＭＮ１のゲート端子に印加されている。
【００１０】
以上の構成により、出力電圧Ｖｏｕｔの検出値（分圧値）Ｖｆｂがその指令値Ｖｒｅｆより低いほど電圧誤差信号Ｖｅｒ１が大きくなり、これがさらに乗算器１２，電流誤差増幅回路ＥＡＭＰ２およびＰＷＭコンパレータ１３を介してスイッチング素子であるＮチャネルＭＯＳトランジスタＭＮ１のオン時比率を拡大させるよう機能する。
【００１１】
スイッチング電源装置の立ち上げ時や、負荷６が重負荷となって出力電圧Ｖｏｕｔが低下したときなどでは、電圧誤差信号Ｖｅｒ１が大きくなりすぎてしまい、ＮチャネルＭＯＳトランジスタＭＮ１のオン時比率が１００％となってしまうことがある。この状態は、インダクタＬに流れるインダクタ電流が増大し続けるので、インダクタ電流が過大となってインダクタのコアが磁気飽和し、コアが磁気飽和するとインダクタのインダクタンスが減少してインダクタ電流の増加がさらに加速されて、ＮチャネルＭＯＳトランジスタＭＮ１などの回路部品や結線の破損等の重大な事故につながるおそれがある。
【００１２】
過電流自体は、インダクタ電流が所定の値を超えたらスイッチング素子を強制的にオフする過電流保護回路を設けることでも対策可能であるが、その場合、スイッチング周波数がキャリア信号Ｖｏｓｃの周波数ではなく、過電流保護回路の動作で決まることになる。すなわち、重負荷等の条件が継続していると、過電流保護回路が働いていないときはスイッチング素子がオンのままであり、過電流保護回路が働いているときのみスイッチング素子がオフすることになるから、スイッチング素子のスイッチング周期は過電流保護回路の動作周期と等しくなる。キャリア信号Ｖｏｓｃの周波数は通常６０ｋＨｚ以上に設定されるが、過電流保護回路の動作によって定まるスイッチング周波数がリモコン周波数（約４０ｋＨｚ）や可聴周波数（２０ｋＨｚ以下）まで低下すると、リモコンに対する干渉が起こったり、音鳴りが発生したりするなどの問題が生じる。
【００１３】
これに対し、過電流およびスイッチング周波数の低下の防止を目的として、オン時比率の最大値を制限して、キャリア信号Ｖｏｓｃの周期毎にスイッチング素子をオフさせることが従来より行われている。オン時比率の最大値を制限する方法については、ＰＷＭコンパレータを利用する方法とフリップフロップを用いる方法が知られている（例えば、特許文献１，２を参照。）。
【００１４】
図６はＰＷＭコンパレータを用いてオン時比率の最大値を設定するスイッチング電源装置について説明するための図である。図５のＰＷＭコンパレータ１３およびドライバ回路１４の部分を図６に示す回路で置き換えてスイッチング電源装置を構成するもので、図６以外の部分は図５と同じなので図示を省略する。図６に示す回路では、図５の２入力のＰＷＭコンパレータ１３に替えて、３入力のＰＷＭコンパレータ１３ａが用いられる。ＰＷＭコンパレータ１３ａは、ＰＷＭコンパレータ１３に対してもうひとつの反転入力端子が追加されていて、当該端子に定電圧源Ｖｂからの定電圧Ｖｂ（定電圧源とその出力電圧に同じ符号を付した。）が入力されている。ＰＷＭコンパレータ１３ａは、２つの反転入力端子に入力される電流誤差信号Ｖｅｒ２と定電圧Ｖｂの値が小さい方の電圧を、非反転入力端子に入力されるキャリア信号Ｖｏｓｃを比較してスイッチング素子の制御信号Ｄｏｕｔを生成する。この構成により、電流誤差信号Ｖｅｒ２が定電圧Ｖｂより大きくなると、ＰＷＭコンパレータ１３ａは定電圧Ｖｂとキャリア信号Ｖｏｓｃの比較を行う。定電圧Ｖｂはキャリア信号Ｖｏｓｃの振幅内となるよう設定することにより、キャリア信号Ｖｏｓｃの周期毎にスイッチング素子がオフされることが保証される。
【００１５】
図７は、フリップフロップを用いてオン時比率の最大値を設定するスイッチング電源装置について説明するための図である。図５のＰＷＭコンパレータ１３，ドライバ回路１４および発振回路１５の部分を図７に示す回路で置き換えてスイッチング電源装置を構成する。図７以外の部分は図５と同じなので図示を省略する。図７に示す回路では、図５の発振回路１５に替えて、キャリア信号Ｖｏｓｃと同期したセットクロック信号ＳＣＬＫおよびリセットクロック信号ＲＣＬＫを出力する発振回路１５ａを設けるとともに、ＰＷＭコンパレータ１３とドライバ回路１４の間にＯＲゲートＯＲ１およびＲＳフリップフロップＲＳＦＦを設けている。ここでは、セットクロック信号ＳＣＬＫがＨ（Ｈｉｇｈ）レベルになるタイミングでＲＳフリップフロップＲＳＦＦがセットされてスイッチング素子の制御信号ＤｏｕｔがＬ（Ｌｏｗ）レベルからＨレベルに立ち上がり、ＰＷＭコンパレータ１３の出力もしくはリセットクロック信号ＲＣＬＫがＨレベルになるタイミングでＲＳフリップフロップＲＳＦＦがリセットされてスイッチング素子の制御信号ＤｏｕｔがＨレベルからＬレベルに立ち上がる。これにより、電流誤差信号Ｖｅｒ２が過大であるためにＰＷＭコンパレータ１３の出力がＨレベルにならなくても、リセットクロック信号ＲＣＬＫによってＲＳフリップフロップＲＳＦＦがリセットされるので、キャリア信号Ｖｏｓｃの周期毎にスイッチング素子がオフされることが保証される。
【先行技術文献】
【特許文献】
【００１６】
【特許文献１】特開２００６−３１１６７８号公報
【特許文献２】特開２００９−４４７７９号公報（図２，３など）
【発明の概要】
【発明が解決しようとする課題】
【００１７】
図８は、図６に示す回路により、電流誤差信号Ｖｅｒ２が過大となってもキャリア信号Ｖｏｓｃの周期毎にスイッチング素子がオフされるようスイッチング素子の制御信号Ｄｏｕｔが生成される動作を示すタイミングチャートである。制御信号ＤｏｕｔがＨレベルのときスイッチング素子がオンし、Ｌレベルのときスイッチング素子がオフする。電流誤差信号Ｖｅｒ２が定電圧Ｖｂより小さいときは、電流誤差信号Ｖｅｒ２とキャリア信号Ｖｏｓｃの大小関係で制御信号Ｄｏｕｔが決定され、電流誤差信号Ｖｅｒ２が定電圧Ｖｂより大きいときは、定電圧Ｖｂとキャリア信号Ｖｏｓｃの大小関係で制御信号Ｄｏｕｔが決定される。電流誤差信号Ｖｅｒ２が定電圧Ｖｂより大きいときを考えると、キャリア信号Ｖｏｓｃの周期毎にスイッチング素子がオフすることは保証されているものの、電流誤差信号Ｖｅｒ２が増大する要因が解決されない限り電流誤差信号Ｖｅｒ２は増大を続けてしまう。このため、電流誤差信号Ｖｅｒ２が増大する要因が解決されてインダクタ電流を減少させようとしても、電流誤差信号Ｖｅｒ２が過大な値となっていて、スイッチング素子がこの電流誤差信号Ｖｅｒ２が定電圧Ｖｂ以下になるまで定電圧Ｖｂで定まる最大オン時比率でオンオフするため、インダクタ電流を直ぐには減少させることができないという問題が生じる。電圧誤差増幅回路ＥＡＭＰ１および電流誤差増幅回路ＥＡＭＰ２は、スイッチング電源装置が安定して動作するよう遅れ要素を含んでいるため、電流誤差信号Ｖｅｒ２が定電圧Ｖｂ以下になるまでに時間を要し、それまでの時間はむしろインダクタ電流が増加してしまい、インダクタ電流が所望の値まで低下するまでの時間が長引くのである。
【００１８】
この問題は、フリップフロップを用いてオン時比率の最大値を設定する場合も、同様に発生する。図９は、図７に示す回路により、電流誤差信号Ｖｅｒ２が過大となってもキャリア信号Ｖｏｓｃの周期毎にスイッチング素子がオフされるようスイッチング素子の制御信号Ｄｏｕｔが生成される動作を示すタイミングチャートである。制御信号Ｄｏｕｔはセットクロック信号ＳＣＬＫの立ち上がりでＨレベルになり、電流誤差信号Ｖｅｒ２がキャリア信号Ｖｏｓｃの振幅内にあれば、電流誤差信号Ｖｅｒ２がキャリア信号Ｖｏｓｃに等しくなるタイミングで制御信号ＤｏｕｔがＬレベルになる。電流誤差信号Ｖｅｒ２がキャリア信号Ｖｏｓｃの最大値より大きくなると、制御信号Ｄｏｕｔはリセットクロック信号ＲＣＬＫの立ち上がりでＬレベルになる。この場合も、キャリア信号Ｖｏｓｃの周期毎にスイッチング素子がオフすることは保証されているものの、電流誤差信号Ｖｅｒ２が増大する要因が解決されない限り電流誤差信号Ｖｅｒ２は増大を続けてしまうことから、インダクタ電流を減少させようとしても直ぐには減少させることができないという問題が生じる。
【００１９】
また、スイッチング電源装置が力率改善型スイッチング電源装置であると、スイッチング電源装置に対する入力電圧が商用電源２の正弦波状の電圧となる。スイッチング素子ＭＮ１がオンしているときのインダクタ電流の増加率は入力電圧に比例するから、交流の商用電源２からの入力電圧が低いときのインダクタ電流の増加率は小さい。インダクタ電流の増加率が小さいとインダクタ電流だけでは負荷６に流れる負荷電流をまかないきれず、コンデンサＣｏの電荷が負荷電流に使われるので、出力電圧Ｖｏｕｔが低下して電圧誤差信号Ｖｅｒ１が大きくなり、これが乗算器１２および電流誤差増幅回路ＥＡＭＰ２を介して電流誤差信号Ｖｅｒ２を増大させる結果となる。従い、商用電源２の正弦波状の電圧が低いときに電流誤差信号Ｖｅｒ２がより大きくなり、特に商用電源２の正弦波状の電圧がゼロ電圧近傍になるときに上記の問題、すなわち、電流誤差信号Ｖｅｒ２がキャリア信号Ｖｏｓｃの最大値より大きくなってしまい、インダクタ電流を減少させようとしても直ぐには減少させることができないという問題が生じ易くなる。発明者が行った実験では、商用電源２の正弦波状の電圧がゼロクロスするときに、インダクタ電流が正弦波から外れてオーバーシュートする現象が観察された。
【００２０】
本発明は、このような点に鑑みてなされたものであり、キャリア信号Ｖｏｓｃの周期毎にスイッチング素子がオフすることを保証するとともに、インダクタ電流を減少させたい場合に素早く減少させることのできるスイッチング電源装置およびその制御回路を提供することを目的とする。
【課題を解決するための手段】
【００２１】
そこで、上記課題を解決するために、請求項１に係る発明は、誤差増幅回路の出力電圧を上限電圧と下限電圧の間で振動するキャリア信号と比較することにより得られる時比率でスイッチング素子をオンオフさせて入力電圧から所定の出力電圧を生成するスイッチング電源装置であって、前記増幅回路の出力電圧をクランプ電圧でクランプするクランプ回路を有し、前記クランプ電圧が前記上限電圧より低く、前記下限電圧より高いことを特徴とする。
【００２２】
請求項２に係る発明は、請求項１に係る発明において、前記誤差増幅回路は前記スイッチング電源装置のインダクタに流れるインダクタ電流の検出値とその目標値の差を増幅する、もしくは前記出力電圧の検出値とその目標値との差を増幅することを特徴とする。
【００２３】
請求項３に係る発明は、請求項２に係る発明において、前記増幅回路はトランスコンダクタンスアンプおよび該トランスコンダクタンスアンプの出力端子に接続されたコンデンサを有することを特徴とする。
【００２４】
請求項４に係る発明は、請求項２に係る発明において、前記増幅回路は演算増幅器および該演算増幅器の出力端子と入力端子の間に接続された位相補償素子を有することを特徴とする。
【００２５】
請求項５に係る発明は、請求項１ないし４のいずれか１項に係る発明において、前記スイッチング電源装置が力率改善型スイッチング電源装置であることを特徴とする。
請求項６に係る発明は、誤差増幅回路の出力電圧を上限電圧と下限電圧の間で振動するキャリア信号と比較することにより得られる時比率でスイッチング素子をオンオフさせて入力電圧から所定の出力電圧を生成するスイッチング電源装置の制御回路であって、前記増幅回路の出力電圧をクランプ電圧でクランプするクランプ回路を有し、前記クランプ電圧が前記上限電圧より低く、前記下限電圧より高いことを特徴とする。
【発明の効果】
【００２６】
本発明に係るスイッチング電源装置およびその制御回路によれば、誤差増幅回路の出力電圧自体をクランプ電圧でクランプすることによりキャリア信号Ｖｏｓｃの周期毎にスイッチング素子がオフすることを保証できるとともに、誤差増幅回路の出力電圧を減少させるときはせいぜいクランプ電圧を初期値として減少させればよいことから、インダクタ電流を減少させたい場合に誤差増幅回路の出力電圧を短時間で減少させることができ、これによりインダクタ電流を素早く減少させることができる。
【図面の簡単な説明】
【００２７】
【図１】本発明のスイッチング電源装置およびその制御回路に係る実施の形態の構成について説明するための図である。
【図２】本発明のスイッチング電源装置およびその制御回路に係る実施の形態によりスイッチング素子の制御信号Ｄｏｕｔが生成される様子を示すタイミングチャートである。
【図３】本発明のスイッチング電源装置およびその制御回路に係る別の実施の形態の構成について説明するための図である。
【図４】電圧誤差増幅回路ＥＡＭＰ１，電流誤差増幅回路ＥＡＭＰ２の別の構成例を示す図である。
【図５】力率改善型スイッチング電源装置の基本構成例を示す回路図である。
【図６】ＰＷＭコンパレータを用いてオン時比率の最大値を設定するスイッチング電源装置について説明するための図である。
【図７】フリップフロップを用いてオン時比率の最大値を設定するスイッチング電源装置について説明するための図である。
【図８】図６に示す回路により、電流誤差信号Ｖｅｒ２が過大となってもキャリア信号Ｖｏｓｃの周期毎にスイッチング素子がオフされるようスイッチング素子の制御信号Ｄｏｕｔが生成される動作を示すタイミングチャートである。
【図９】図７に示す回路により、電流誤差信号Ｖｅｒ２が過大となってもキャリア信号Ｖｏｓｃの周期毎にスイッチング素子がオフされるようスイッチング素子の制御信号Ｄｏｕｔが生成される動作を示すタイミングチャートである。
【発明を実施するための形態】
【００２８】
以下、図面を参照してこの発明の実施の形態について説明する。図１は、本発明のスイッチング電源装置およびその制御回路に係る実施の形態の構成について説明するための図である。図５の電流誤差増幅回路ＥＡＭＰ２，ＰＷＭコンパレータ１３，ドライバ回路１４および発振回路１５の部分を図１に示す回路で置き換えてスイッチング電源装置を構成する。図１以外の部分は図５と同じなので図示を省略する。
【００２９】
図１に示す回路は、図５の電流誤差増幅回路ＥＡＭＰ２の出力端子とＰＷＭコンパレータ１３の入力端子を結ぶ経路に、演算増幅器ＯＰ１とダイオードＤ２からなるクランプ回路を接続したものになっている。定電圧Ｖａが演算増幅器ＯＰ１の非反転入力端子に接続され、演算増幅器ＯＰ１の出力端子がダイオードＤ２のカソード端子に接続されている。ダイオードＤ２のアノード端子は、電流誤差増幅回路ＥＡＭＰ２を構成するトランスコンダクタンスアンプＯＴＡ２の出力端子とＰＷＭコンパレータ１３の入力端子を結ぶ経路および演算増幅器ＯＰ１の反転入力端子に接続されている。
【００３０】
このクランプ回路は、電流誤差信号Ｖｅｒ２が演算増幅器ＯＰ１の非反転入力端子に入力されている定電圧Ｖａより大きくなると演算増幅器ＯＰ１の出力が低下して、コンデンサＣ２の電荷をダイオードＤ２を介して放電させることにより、電流誤差信号Ｖｅｒ２が定電圧Ｖａより大きくならないようにする。すなわち、電流誤差信号Ｖｅｒ２が定電圧Ｖａでクランプされる。なお、電流誤差信号Ｖｅｒ２が定電圧Ｖａより小さいと、演算増幅器ＯＰ１の出力が電流誤差信号Ｖｅｒ２より大きくなるが、これはダイオードＤ２により電流誤差信号Ｖｅｒ２に影響しない。
【００３１】
定電圧Ｖａの値をキャリア信号Ｖｏｓｃの最大値と最小値の間に設定することにより、キャリア信号Ｖｏｓｃの周期毎にスイッチング素子がオフすることを保証することができる。これについて、図２を参照して説明する。図２は、本発明のスイッチング電源装置に係る実施の形態によりスイッチング素子の制御信号Ｄｏｕｔが生成される様子を示すタイミングチャートである。定電圧Ｖａの値は、キャリア信号Ｖｏｓｃの最大値より少しだけ低い値に設定している。電流誤差信号Ｖｅｒ２が増加を続けている状態であり、電流誤差信号Ｖｅｒ２が定電圧Ｖａより低いときは、電流誤差信号Ｖｅｒ２とキャリア信号Ｖｏｓｃとの大小関係で制御信号Ｄｏｕｔの値が決定されている。電流誤差信号Ｖｅｒ２が定電圧Ｖａに達すると、電流誤差信号Ｖｅｒ２が定電圧Ｖａでクランプされるので、制御信号Ｄｏｕｔの値は定電圧Ｖａとキャリア信号Ｖｏｓｃとの大小関係で決定されるようになる。従い、いかなる状況においても、少なくとも定電圧Ｖａとキャリア信号Ｖｏｓｃとの大小関係で決まるオフ時間は確保することができる。
【００３２】
また、状況が変わり、電流指令値Ｖｍｕｌがインダクタ電流信号Ｖｉｄｅｔより小さくなってインダクタ電流を減少させようとする場合、電流誤差信号Ｖｅｒ２が定電圧Ｖａでクランプされているため、この値を初期値として電流誤差信号Ｖｅｒ２が減少が開始することになり、電流誤差信号Ｖｅｒ２を短時間で所要の値まで減少させることができ、これによりインダクタ電流を素早く減少させることができる。
【００３３】
図３は、図２の演算増幅器ＯＰ１とダイオードＤ２からなるクランプ回路を別のクランプ回路で置き換えた、本発明のスイッチング電源装置およびその制御回路に係る別の実施の形態の構成について説明するための図である。図３では、演算増幅器ＯＰ２とＰチャネルＭＯＳトランジスタＭＰ１でクランプ回路を構成している。図２と同じ定電圧Ｖａが演算増幅器ＯＰ２の非反転入力端子に接続され、演算増幅器ＯＰ２の出力端子がＰチャネルＭＯＳトランジスタＭＰ１のゲート端子に接続されている。ＰチャネルＭＯＳトランジスタＭＰ１のドレイン端子は接地され、ソース端子は電流誤差増幅回路ＥＡＭＰ２を構成するトランスコンダクタンスアンプＯＴＡ２の出力端子とＰＷＭコンパレータ１３の入力端子を結ぶ経路および演算増幅器ＯＰ２の反転入力端子に接続されている。このクランプ回路は一種のソースフォロワ回路であり、電流誤差信号Ｖｅｒ２が定電圧Ｖａより大きくなろうとすると、ソースフォロワ機能が働いて電流誤差信号Ｖｅｒ２が定電圧Ｖａより大きくならないようにする。その他の動作は図１のものと同様である。
【００３４】
今までの説明において、電圧誤差増幅回路ＥＡＭＰ１および電流誤差増幅回路ＥＡＭＰ２についてはトランスコンダクタンスアンプを用いたものを例示してきたが、演算増幅器を用いて電圧誤差増幅回路ＥＡＭＰ１および／または電流誤差増幅回路ＥＡＭＰ２を構成してもよい。その構成例を図４に示す。図４（ａ）は演算増幅器を用いて電圧誤差増幅回路ＥＡＭＰ１を構成した例であり、図４（ｂ）は演算増幅器を用いて電圧誤差増幅回路ＥＡＭＰ１を構成した例である。
【００３５】
図４（ａ）に示す電圧誤差増幅回路ＥＡＭＰ１は、演算増幅器ＯＰ３およびその出力端子と反転入力端子の間に接続された抵抗Ｒｃ１およびＣｃ１の直列回路からなる位相補償素子２１により構成されている。この回路を図５の電圧誤差増幅回路ＥＡＭＰ１に置き換えても、図５の電圧誤差増幅回路ＥＡＭＰ１と同様の機能・効果を得ることができる。
【００３６】
図４（ｂ）に示す電流誤差増幅回路ＥＡＭＰ２は、演算増幅器ＯＰ４およびその出力端子と反転入力端子の間に接続された抵抗Ｒｃ２およびＣｃ２の直列回路からなる位相補償素子２２により構成されている。この回路を図５の電流誤差増幅回路ＥＡＭＰ２に置き換えても、図５の電流誤差増幅回路ＥＡＭＰ２と同様の機能・効果を得ることができる。
【００３７】
また、本発明の実施の形態として力率改善型スイッチング電源装置およびその制御回路について説明してきたが、本発明は力率改善型に限るわけではなく、他のスイッチング電源装置およびその制御回路、例えばＤＣ−ＤＣコンバータおよびその制御回路にも適用できるものである。ＤＣ−ＤＣコンバータの場合、図５の反転増幅回路１１，乗算器１２および電流誤差増幅回路ＥＡＭＰ２を削除して、電圧誤差増幅回路ＥＡＭＰ１の出力を直接ＰＷＭコンバレータ１３の非反転入力端子に接続する構成となるが、図１や図２に示すクランプ回路を電圧誤差増幅回路ＥＡＭＰ１の出力端子に接続すればよい。
【００３８】
また、スイッチング素子の制御信号Ｄｏｕｔについては、ＰＷＭコンパレータ１３が電流誤差信号Ｖｅｒ２とキャリア信号Ｖｏｓｃを比較することにより生成する例を説明してきたが、図７の回路に類似した回路で生成するようにしてもよい。すなわち、図７の回路からＯＲゲートＯＲ１とリセットクロック信号ＲＣＬＫを削除し、ＲＳフリップフロップＲＳＦＦのリセット端子にクランプ回路により定電圧Ｖａでクランプされる電流誤差信号Ｖｅｒ２もしくは電圧誤差信号Ｖｅｒ１を入力するようにした回路で制御信号Ｄｏｕｔを生成してもよい。
【符号の説明】
【００３９】
２ 商用電源
４ 全波整流器
６ 負荷
１０ 力率改善制御回路
１１ 反転増幅回路
１２ 乗算器
１３，１３ａ ＰＷＭコンパレータ
１４ ドライバ回路
１５ 発振回路（ＯＳＣ）
２１，２２ 位相補償素子
Ｃ１，Ｃ２，Ｃｉｎ，Ｃｏ，Ｃｃ１，Ｃｃ２ コンデンサ
Ｄ１，Ｄ２ ダイオード
Ｄｏｕｔ スイッチング素子の制御信号
ＥＡＭＰ１ 電圧誤差増幅回路
ＥＡＭＰ２ 電流誤差増幅回路
Ｌ インダクタ
ＭＮ１ ＮチャネルＭＯＳトランジスタ（スイッチング素子）
ＭＰ１ ＰチャネルＭＯＳトランジスタ
ＯＰ１〜ＯＰ４ 演算増幅器
ＯＲ１ ＯＲゲート
ＯＴＡ１，ＯＴＡ２ トランスコンダクタンスアンプ
Ｒ１〜Ｒ５，Ｒｃ１，Ｒｃ２ 抵抗
ＲＣＬＫ リセットクロック信号
ＲＳＦＦ ＲＳフリップフロップ
ＳＣＬＫ セットクロック信号
Ｖａ 定電圧
Ｖｂ 定電圧源もしくはその出力電圧
Ｖｄｅｔ 全波整流器４の出力電圧の検出値（分圧値）
Ｖｅｒ１ 電圧誤差信号
Ｖｅｒ２ 電流誤差信号
Ｖｉｄｅｔ インダクタ電流信号
Ｖｍｕｌ 電流指令値
Ｖｏｓｃ キャリア信号
Ｖｒｅｆ 基準電圧源またはその出力である電圧指令値
【技術分野】
【０００１】
本発明は、誤差増幅回路の出力に基づきスイッチング素子をオンオフして所定の出力電圧を得るスイッチング電源装置に関する。
【背景技術】
【０００２】
近年、電子機器にはスイッチング電源装置、特に交流電圧を入力とするスイッチング電源装置が広く利用されている。こうしたスイッチング電源装置は、入力と出力を結ぶスイッチング素子をスイッチング動作させることにより、入力電圧を所望の大きさの直流出力電圧に変換して負荷に供給するものである。
【０００３】
図５は、力率改善型スイッチング電源装置の基本構成例を示す回路図である。ここでは、電流連続モードで動作する力率改善（ＰＦＣ：Power Factor Correction）型スイッチング電源装置を示している。
【０００４】
図５に示す従来の力率改善型スイッチング電源装置は商用電源２からの交流電圧を全波整流する全波整流器４を有し、全波整流器４の出力は、スイッチングノイズを濾過するためのコンデンサＣｉｎの一端とインダクタＬの一端とに接続されている。このインダクタＬの他端は、ダイオードＤ１のアノードと、スイッチング素子を構成するたとえばＮチャネルＭＯＳトランジスタＭＮ１のドレイン端子とに接続されている。インダクタＬの他端は、ダイオードＤ１およびコンデンサＣｏからなる整流平滑回路を介して負荷６に接続され、負荷６に対し直流電圧Ｖｏｕｔが出力される。１０は半導体集積回路などにより構成される力率改善制御回路である。
【０００５】
スイッチング素子であるＮチャネルＭＯＳトランジスタＭＮ１は、ソース端子が接地電位（ＧＮＤ）に接続されるとともに、ゲート端子が力率改善制御回路１０の出力端子ＯＵＴに接続されている。抵抗Ｒ１，Ｒ２からなる直列抵抗回路の一端が全波整流器４とインダクタＬとの接続点に接続され、他端は接地されている。力率改善制御回路１０の乗算器入力端子ＶＤＥＴは全波整流器４の出力電圧の検出値を入力する端子であり、抵抗Ｒ１とＲ２の接続点がこの乗算器入力端子ＶＤＥＴに接続されている。また、全波整流器４は抵抗Ｒ３を介して接地されており、全波整流器４と抵抗Ｒ３との接続点が力率改善制御回路１０のインダクタ電流信号生成用入力端子ＩＳに接続されている。さらに、負荷６には抵抗Ｒ４，Ｒ５の直列回路が並列接続されて、ここに負荷６と同じ直流出力電圧Ｖｏｕｔが印加されている。力率改善制御回路１０のフィードバック電圧入力端子ＦＢは直流出力電圧Ｖｏｕｔの検出値を入力する端子であり、ここでは、抵抗Ｒ４，Ｒ５の接続点がフィードバック電圧入力端子ＦＢと接続され、ここに直流出力電圧Ｖｏｕｔを抵抗分割した電圧信号が帰還される。
【０００６】
つぎに、上述した図５の従来の力率改善型スイッチング電源装置の動作について簡単に説明する。
図５の従来の力率改善型スイッチング電源装置は平均電流制御方式や平均電流モード制御などと呼ばれている制御方式を採用していて、力率改善制御回路１０は、直流出力電圧Ｖｏｕｔを安定化しながら交流の商用電源２側に流れる電流を交流入力電圧と同位相の正弦波状に制御するものである。力率改善制御回路１０のフィードバック電圧入力端子ＦＢは、直流出力電圧Ｖｏｕｔに対する電圧指令値Ｖｒｅｆを設定する基準電圧源Ｖｒｅｆ（電圧指令値と基準電圧源に同じ符号を付した。）とともに、電圧誤差増幅回路ＥＡＭＰ１を構成するトランスコンダクタンスアンプ（もしくはオペレーショナルトランスコンダクタンスアンプ）ＯＴＡ１の入力端子に接続されている。電圧誤差増幅回路ＥＡＭＰ１は、トランスコンダクタンスアンプＯＴＡ１，および力率改善制御回路１０の端子ＶＣＭＰを介して一端がトランスコンダクタンスアンプＯＴＡ１の出力端子と接続されたコンデンサＣ１により構成されている。なお、コンデンサＣ１の他端は接地電位（ＧＮＤ）に接続されている。この電圧誤差増幅回路ＥＡＭＰ１では、直流出力電圧Ｖｏｕｔの検出値（この場合は分圧値）Ｖｆｂと基準電圧源Ｖｒｅｆから出力される電圧指令値Ｖｒｅｆ（例えば、２．５Ｖ）との差を増幅した電圧誤差信号Ｖｅｒ１を生成する。この電圧誤差信号Ｖｅｒ１は、乗算器１２の第１入力端子に供給されている。
【０００７】
乗算器１２の第２入力端子は、力率改善制御回路１０の乗算器入力端子ＶＤＥＴと接続され、ここから全波整流器４の出力電圧の検出値（この場合は分圧値）Ｖｄｅｔが入力されている。乗算器１２では、第１入力端子に供給される電圧誤差信号Ｖｅｒ１と第２入力端子に供給される全波整流器４の出力電圧の検出値Ｖｄｅｔとを乗算して、電流誤差増幅回路ＥＡＭＰ２への電流指令値Ｖｍｕｌを出力する。
【０００８】
電流誤差増幅回路ＥＡＭＰ２は、トランスコンダクタンスアンプＯＴＡ２，および力率改善制御回路１０の端子ＩＣＭＰを介して一端がトランスコンダクタンスアンプＯＴＡ２の出力端子に接続されているコンデンサＣ２により構成されている。なお、コンデンサＣ２の他端は接地電位（ＧＮＤ）に接続されている。インダクタＬに流れるインダクタ電流を電流検出用の抵抗Ｒ３で電圧変換した電圧信号がインダクタ電流信号生成用入力端子ＩＳに入力され、インダクタ電流信号生成用入力端子ＩＳに入力される電圧信号をさらに反転増幅回路１１で反転増幅したインダクタ電流信号Ｖｉｄｅｔが、その指令値となる乗算器１２の出力信号Ｖｍｕｌとともに電流誤差増幅回路ＥＡＭＰ２に入力される。電流誤差増幅回路ＥＡＭＰ２は、インダクタ電流信号Ｖｉｄｅｔと電流指令値となる乗算器１２の出力信号Ｖｍｕｌとの差を増幅した電流誤差信号Ｖｅｒ２を出力する。反転増幅回路１１は、インダクタ電流信号生成用入力端子ＩＳからの電圧信号が負電位であるので、これを正電位のインダクタ電流信号Ｖｉｄｅｔに変換するために設けられている。反転増幅回路自体の機能・構成は周知であるので、その説明は省略する。
【０００９】
発振回路（ＯＳＣ）１５では、スイッチング周期を決める周波数一定の鋸歯状、もしくは三角波のキャリア信号Ｖｏｓｃを生成してＰＷＭコンパレータ（比較器）１３に入力している。このキャリア信号Ｖｏｓｃと電流誤差信号Ｖｅｒ２が入力されるＰＷＭコンパレータ１３では、これらの信号の大小関係を比較してパルス幅変調（ＰＷＭ：Pulse Width Modulation）されたスイッチング素子の制御信号Ｄｏｕｔを生成し、これがドライバ回路１４および力率改善制御回路１０の出力端子ｏｕｔを介してスイッチング素子ＭＮ１のゲート端子に印加されている。
【００１０】
以上の構成により、出力電圧Ｖｏｕｔの検出値（分圧値）Ｖｆｂがその指令値Ｖｒｅｆより低いほど電圧誤差信号Ｖｅｒ１が大きくなり、これがさらに乗算器１２，電流誤差増幅回路ＥＡＭＰ２およびＰＷＭコンパレータ１３を介してスイッチング素子であるＮチャネルＭＯＳトランジスタＭＮ１のオン時比率を拡大させるよう機能する。
【００１１】
スイッチング電源装置の立ち上げ時や、負荷６が重負荷となって出力電圧Ｖｏｕｔが低下したときなどでは、電圧誤差信号Ｖｅｒ１が大きくなりすぎてしまい、ＮチャネルＭＯＳトランジスタＭＮ１のオン時比率が１００％となってしまうことがある。この状態は、インダクタＬに流れるインダクタ電流が増大し続けるので、インダクタ電流が過大となってインダクタのコアが磁気飽和し、コアが磁気飽和するとインダクタのインダクタンスが減少してインダクタ電流の増加がさらに加速されて、ＮチャネルＭＯＳトランジスタＭＮ１などの回路部品や結線の破損等の重大な事故につながるおそれがある。
【００１２】
過電流自体は、インダクタ電流が所定の値を超えたらスイッチング素子を強制的にオフする過電流保護回路を設けることでも対策可能であるが、その場合、スイッチング周波数がキャリア信号Ｖｏｓｃの周波数ではなく、過電流保護回路の動作で決まることになる。すなわち、重負荷等の条件が継続していると、過電流保護回路が働いていないときはスイッチング素子がオンのままであり、過電流保護回路が働いているときのみスイッチング素子がオフすることになるから、スイッチング素子のスイッチング周期は過電流保護回路の動作周期と等しくなる。キャリア信号Ｖｏｓｃの周波数は通常６０ｋＨｚ以上に設定されるが、過電流保護回路の動作によって定まるスイッチング周波数がリモコン周波数（約４０ｋＨｚ）や可聴周波数（２０ｋＨｚ以下）まで低下すると、リモコンに対する干渉が起こったり、音鳴りが発生したりするなどの問題が生じる。
【００１３】
これに対し、過電流およびスイッチング周波数の低下の防止を目的として、オン時比率の最大値を制限して、キャリア信号Ｖｏｓｃの周期毎にスイッチング素子をオフさせることが従来より行われている。オン時比率の最大値を制限する方法については、ＰＷＭコンパレータを利用する方法とフリップフロップを用いる方法が知られている（例えば、特許文献１，２を参照。）。
【００１４】
図６はＰＷＭコンパレータを用いてオン時比率の最大値を設定するスイッチング電源装置について説明するための図である。図５のＰＷＭコンパレータ１３およびドライバ回路１４の部分を図６に示す回路で置き換えてスイッチング電源装置を構成するもので、図６以外の部分は図５と同じなので図示を省略する。図６に示す回路では、図５の２入力のＰＷＭコンパレータ１３に替えて、３入力のＰＷＭコンパレータ１３ａが用いられる。ＰＷＭコンパレータ１３ａは、ＰＷＭコンパレータ１３に対してもうひとつの反転入力端子が追加されていて、当該端子に定電圧源Ｖｂからの定電圧Ｖｂ（定電圧源とその出力電圧に同じ符号を付した。）が入力されている。ＰＷＭコンパレータ１３ａは、２つの反転入力端子に入力される電流誤差信号Ｖｅｒ２と定電圧Ｖｂの値が小さい方の電圧を、非反転入力端子に入力されるキャリア信号Ｖｏｓｃを比較してスイッチング素子の制御信号Ｄｏｕｔを生成する。この構成により、電流誤差信号Ｖｅｒ２が定電圧Ｖｂより大きくなると、ＰＷＭコンパレータ１３ａは定電圧Ｖｂとキャリア信号Ｖｏｓｃの比較を行う。定電圧Ｖｂはキャリア信号Ｖｏｓｃの振幅内となるよう設定することにより、キャリア信号Ｖｏｓｃの周期毎にスイッチング素子がオフされることが保証される。
【００１５】
図７は、フリップフロップを用いてオン時比率の最大値を設定するスイッチング電源装置について説明するための図である。図５のＰＷＭコンパレータ１３，ドライバ回路１４および発振回路１５の部分を図７に示す回路で置き換えてスイッチング電源装置を構成する。図７以外の部分は図５と同じなので図示を省略する。図７に示す回路では、図５の発振回路１５に替えて、キャリア信号Ｖｏｓｃと同期したセットクロック信号ＳＣＬＫおよびリセットクロック信号ＲＣＬＫを出力する発振回路１５ａを設けるとともに、ＰＷＭコンパレータ１３とドライバ回路１４の間にＯＲゲートＯＲ１およびＲＳフリップフロップＲＳＦＦを設けている。ここでは、セットクロック信号ＳＣＬＫがＨ（Ｈｉｇｈ）レベルになるタイミングでＲＳフリップフロップＲＳＦＦがセットされてスイッチング素子の制御信号ＤｏｕｔがＬ（Ｌｏｗ）レベルからＨレベルに立ち上がり、ＰＷＭコンパレータ１３の出力もしくはリセットクロック信号ＲＣＬＫがＨレベルになるタイミングでＲＳフリップフロップＲＳＦＦがリセットされてスイッチング素子の制御信号ＤｏｕｔがＨレベルからＬレベルに立ち上がる。これにより、電流誤差信号Ｖｅｒ２が過大であるためにＰＷＭコンパレータ１３の出力がＨレベルにならなくても、リセットクロック信号ＲＣＬＫによってＲＳフリップフロップＲＳＦＦがリセットされるので、キャリア信号Ｖｏｓｃの周期毎にスイッチング素子がオフされることが保証される。
【先行技術文献】
【特許文献】
【００１６】
【特許文献１】特開２００６−３１１６７８号公報
【特許文献２】特開２００９−４４７７９号公報（図２，３など）
【発明の概要】
【発明が解決しようとする課題】
【００１７】
図８は、図６に示す回路により、電流誤差信号Ｖｅｒ２が過大となってもキャリア信号Ｖｏｓｃの周期毎にスイッチング素子がオフされるようスイッチング素子の制御信号Ｄｏｕｔが生成される動作を示すタイミングチャートである。制御信号ＤｏｕｔがＨレベルのときスイッチング素子がオンし、Ｌレベルのときスイッチング素子がオフする。電流誤差信号Ｖｅｒ２が定電圧Ｖｂより小さいときは、電流誤差信号Ｖｅｒ２とキャリア信号Ｖｏｓｃの大小関係で制御信号Ｄｏｕｔが決定され、電流誤差信号Ｖｅｒ２が定電圧Ｖｂより大きいときは、定電圧Ｖｂとキャリア信号Ｖｏｓｃの大小関係で制御信号Ｄｏｕｔが決定される。電流誤差信号Ｖｅｒ２が定電圧Ｖｂより大きいときを考えると、キャリア信号Ｖｏｓｃの周期毎にスイッチング素子がオフすることは保証されているものの、電流誤差信号Ｖｅｒ２が増大する要因が解決されない限り電流誤差信号Ｖｅｒ２は増大を続けてしまう。このため、電流誤差信号Ｖｅｒ２が増大する要因が解決されてインダクタ電流を減少させようとしても、電流誤差信号Ｖｅｒ２が過大な値となっていて、スイッチング素子がこの電流誤差信号Ｖｅｒ２が定電圧Ｖｂ以下になるまで定電圧Ｖｂで定まる最大オン時比率でオンオフするため、インダクタ電流を直ぐには減少させることができないという問題が生じる。電圧誤差増幅回路ＥＡＭＰ１および電流誤差増幅回路ＥＡＭＰ２は、スイッチング電源装置が安定して動作するよう遅れ要素を含んでいるため、電流誤差信号Ｖｅｒ２が定電圧Ｖｂ以下になるまでに時間を要し、それまでの時間はむしろインダクタ電流が増加してしまい、インダクタ電流が所望の値まで低下するまでの時間が長引くのである。
【００１８】
この問題は、フリップフロップを用いてオン時比率の最大値を設定する場合も、同様に発生する。図９は、図７に示す回路により、電流誤差信号Ｖｅｒ２が過大となってもキャリア信号Ｖｏｓｃの周期毎にスイッチング素子がオフされるようスイッチング素子の制御信号Ｄｏｕｔが生成される動作を示すタイミングチャートである。制御信号Ｄｏｕｔはセットクロック信号ＳＣＬＫの立ち上がりでＨレベルになり、電流誤差信号Ｖｅｒ２がキャリア信号Ｖｏｓｃの振幅内にあれば、電流誤差信号Ｖｅｒ２がキャリア信号Ｖｏｓｃに等しくなるタイミングで制御信号ＤｏｕｔがＬレベルになる。電流誤差信号Ｖｅｒ２がキャリア信号Ｖｏｓｃの最大値より大きくなると、制御信号Ｄｏｕｔはリセットクロック信号ＲＣＬＫの立ち上がりでＬレベルになる。この場合も、キャリア信号Ｖｏｓｃの周期毎にスイッチング素子がオフすることは保証されているものの、電流誤差信号Ｖｅｒ２が増大する要因が解決されない限り電流誤差信号Ｖｅｒ２は増大を続けてしまうことから、インダクタ電流を減少させようとしても直ぐには減少させることができないという問題が生じる。
【００１９】
また、スイッチング電源装置が力率改善型スイッチング電源装置であると、スイッチング電源装置に対する入力電圧が商用電源２の正弦波状の電圧となる。スイッチング素子ＭＮ１がオンしているときのインダクタ電流の増加率は入力電圧に比例するから、交流の商用電源２からの入力電圧が低いときのインダクタ電流の増加率は小さい。インダクタ電流の増加率が小さいとインダクタ電流だけでは負荷６に流れる負荷電流をまかないきれず、コンデンサＣｏの電荷が負荷電流に使われるので、出力電圧Ｖｏｕｔが低下して電圧誤差信号Ｖｅｒ１が大きくなり、これが乗算器１２および電流誤差増幅回路ＥＡＭＰ２を介して電流誤差信号Ｖｅｒ２を増大させる結果となる。従い、商用電源２の正弦波状の電圧が低いときに電流誤差信号Ｖｅｒ２がより大きくなり、特に商用電源２の正弦波状の電圧がゼロ電圧近傍になるときに上記の問題、すなわち、電流誤差信号Ｖｅｒ２がキャリア信号Ｖｏｓｃの最大値より大きくなってしまい、インダクタ電流を減少させようとしても直ぐには減少させることができないという問題が生じ易くなる。発明者が行った実験では、商用電源２の正弦波状の電圧がゼロクロスするときに、インダクタ電流が正弦波から外れてオーバーシュートする現象が観察された。
【００２０】
本発明は、このような点に鑑みてなされたものであり、キャリア信号Ｖｏｓｃの周期毎にスイッチング素子がオフすることを保証するとともに、インダクタ電流を減少させたい場合に素早く減少させることのできるスイッチング電源装置およびその制御回路を提供することを目的とする。
【課題を解決するための手段】
【００２１】
そこで、上記課題を解決するために、請求項１に係る発明は、誤差増幅回路の出力電圧を上限電圧と下限電圧の間で振動するキャリア信号と比較することにより得られる時比率でスイッチング素子をオンオフさせて入力電圧から所定の出力電圧を生成するスイッチング電源装置であって、前記増幅回路の出力電圧をクランプ電圧でクランプするクランプ回路を有し、前記クランプ電圧が前記上限電圧より低く、前記下限電圧より高いことを特徴とする。
【００２２】
請求項２に係る発明は、請求項１に係る発明において、前記誤差増幅回路は前記スイッチング電源装置のインダクタに流れるインダクタ電流の検出値とその目標値の差を増幅する、もしくは前記出力電圧の検出値とその目標値との差を増幅することを特徴とする。
【００２３】
請求項３に係る発明は、請求項２に係る発明において、前記増幅回路はトランスコンダクタンスアンプおよび該トランスコンダクタンスアンプの出力端子に接続されたコンデンサを有することを特徴とする。
【００２４】
請求項４に係る発明は、請求項２に係る発明において、前記増幅回路は演算増幅器および該演算増幅器の出力端子と入力端子の間に接続された位相補償素子を有することを特徴とする。
【００２５】
請求項５に係る発明は、請求項１ないし４のいずれか１項に係る発明において、前記スイッチング電源装置が力率改善型スイッチング電源装置であることを特徴とする。
請求項６に係る発明は、誤差増幅回路の出力電圧を上限電圧と下限電圧の間で振動するキャリア信号と比較することにより得られる時比率でスイッチング素子をオンオフさせて入力電圧から所定の出力電圧を生成するスイッチング電源装置の制御回路であって、前記増幅回路の出力電圧をクランプ電圧でクランプするクランプ回路を有し、前記クランプ電圧が前記上限電圧より低く、前記下限電圧より高いことを特徴とする。
【発明の効果】
【００２６】
本発明に係るスイッチング電源装置およびその制御回路によれば、誤差増幅回路の出力電圧自体をクランプ電圧でクランプすることによりキャリア信号Ｖｏｓｃの周期毎にスイッチング素子がオフすることを保証できるとともに、誤差増幅回路の出力電圧を減少させるときはせいぜいクランプ電圧を初期値として減少させればよいことから、インダクタ電流を減少させたい場合に誤差増幅回路の出力電圧を短時間で減少させることができ、これによりインダクタ電流を素早く減少させることができる。
【図面の簡単な説明】
【００２７】
【図１】本発明のスイッチング電源装置およびその制御回路に係る実施の形態の構成について説明するための図である。
【図２】本発明のスイッチング電源装置およびその制御回路に係る実施の形態によりスイッチング素子の制御信号Ｄｏｕｔが生成される様子を示すタイミングチャートである。
【図３】本発明のスイッチング電源装置およびその制御回路に係る別の実施の形態の構成について説明するための図である。
【図４】電圧誤差増幅回路ＥＡＭＰ１，電流誤差増幅回路ＥＡＭＰ２の別の構成例を示す図である。
【図５】力率改善型スイッチング電源装置の基本構成例を示す回路図である。
【図６】ＰＷＭコンパレータを用いてオン時比率の最大値を設定するスイッチング電源装置について説明するための図である。
【図７】フリップフロップを用いてオン時比率の最大値を設定するスイッチング電源装置について説明するための図である。
【図８】図６に示す回路により、電流誤差信号Ｖｅｒ２が過大となってもキャリア信号Ｖｏｓｃの周期毎にスイッチング素子がオフされるようスイッチング素子の制御信号Ｄｏｕｔが生成される動作を示すタイミングチャートである。
【図９】図７に示す回路により、電流誤差信号Ｖｅｒ２が過大となってもキャリア信号Ｖｏｓｃの周期毎にスイッチング素子がオフされるようスイッチング素子の制御信号Ｄｏｕｔが生成される動作を示すタイミングチャートである。
【発明を実施するための形態】
【００２８】
以下、図面を参照してこの発明の実施の形態について説明する。図１は、本発明のスイッチング電源装置およびその制御回路に係る実施の形態の構成について説明するための図である。図５の電流誤差増幅回路ＥＡＭＰ２，ＰＷＭコンパレータ１３，ドライバ回路１４および発振回路１５の部分を図１に示す回路で置き換えてスイッチング電源装置を構成する。図１以外の部分は図５と同じなので図示を省略する。
【００２９】
図１に示す回路は、図５の電流誤差増幅回路ＥＡＭＰ２の出力端子とＰＷＭコンパレータ１３の入力端子を結ぶ経路に、演算増幅器ＯＰ１とダイオードＤ２からなるクランプ回路を接続したものになっている。定電圧Ｖａが演算増幅器ＯＰ１の非反転入力端子に接続され、演算増幅器ＯＰ１の出力端子がダイオードＤ２のカソード端子に接続されている。ダイオードＤ２のアノード端子は、電流誤差増幅回路ＥＡＭＰ２を構成するトランスコンダクタンスアンプＯＴＡ２の出力端子とＰＷＭコンパレータ１３の入力端子を結ぶ経路および演算増幅器ＯＰ１の反転入力端子に接続されている。
【００３０】
このクランプ回路は、電流誤差信号Ｖｅｒ２が演算増幅器ＯＰ１の非反転入力端子に入力されている定電圧Ｖａより大きくなると演算増幅器ＯＰ１の出力が低下して、コンデンサＣ２の電荷をダイオードＤ２を介して放電させることにより、電流誤差信号Ｖｅｒ２が定電圧Ｖａより大きくならないようにする。すなわち、電流誤差信号Ｖｅｒ２が定電圧Ｖａでクランプされる。なお、電流誤差信号Ｖｅｒ２が定電圧Ｖａより小さいと、演算増幅器ＯＰ１の出力が電流誤差信号Ｖｅｒ２より大きくなるが、これはダイオードＤ２により電流誤差信号Ｖｅｒ２に影響しない。
【００３１】
定電圧Ｖａの値をキャリア信号Ｖｏｓｃの最大値と最小値の間に設定することにより、キャリア信号Ｖｏｓｃの周期毎にスイッチング素子がオフすることを保証することができる。これについて、図２を参照して説明する。図２は、本発明のスイッチング電源装置に係る実施の形態によりスイッチング素子の制御信号Ｄｏｕｔが生成される様子を示すタイミングチャートである。定電圧Ｖａの値は、キャリア信号Ｖｏｓｃの最大値より少しだけ低い値に設定している。電流誤差信号Ｖｅｒ２が増加を続けている状態であり、電流誤差信号Ｖｅｒ２が定電圧Ｖａより低いときは、電流誤差信号Ｖｅｒ２とキャリア信号Ｖｏｓｃとの大小関係で制御信号Ｄｏｕｔの値が決定されている。電流誤差信号Ｖｅｒ２が定電圧Ｖａに達すると、電流誤差信号Ｖｅｒ２が定電圧Ｖａでクランプされるので、制御信号Ｄｏｕｔの値は定電圧Ｖａとキャリア信号Ｖｏｓｃとの大小関係で決定されるようになる。従い、いかなる状況においても、少なくとも定電圧Ｖａとキャリア信号Ｖｏｓｃとの大小関係で決まるオフ時間は確保することができる。
【００３２】
また、状況が変わり、電流指令値Ｖｍｕｌがインダクタ電流信号Ｖｉｄｅｔより小さくなってインダクタ電流を減少させようとする場合、電流誤差信号Ｖｅｒ２が定電圧Ｖａでクランプされているため、この値を初期値として電流誤差信号Ｖｅｒ２が減少が開始することになり、電流誤差信号Ｖｅｒ２を短時間で所要の値まで減少させることができ、これによりインダクタ電流を素早く減少させることができる。
【００３３】
図３は、図２の演算増幅器ＯＰ１とダイオードＤ２からなるクランプ回路を別のクランプ回路で置き換えた、本発明のスイッチング電源装置およびその制御回路に係る別の実施の形態の構成について説明するための図である。図３では、演算増幅器ＯＰ２とＰチャネルＭＯＳトランジスタＭＰ１でクランプ回路を構成している。図２と同じ定電圧Ｖａが演算増幅器ＯＰ２の非反転入力端子に接続され、演算増幅器ＯＰ２の出力端子がＰチャネルＭＯＳトランジスタＭＰ１のゲート端子に接続されている。ＰチャネルＭＯＳトランジスタＭＰ１のドレイン端子は接地され、ソース端子は電流誤差増幅回路ＥＡＭＰ２を構成するトランスコンダクタンスアンプＯＴＡ２の出力端子とＰＷＭコンパレータ１３の入力端子を結ぶ経路および演算増幅器ＯＰ２の反転入力端子に接続されている。このクランプ回路は一種のソースフォロワ回路であり、電流誤差信号Ｖｅｒ２が定電圧Ｖａより大きくなろうとすると、ソースフォロワ機能が働いて電流誤差信号Ｖｅｒ２が定電圧Ｖａより大きくならないようにする。その他の動作は図１のものと同様である。
【００３４】
今までの説明において、電圧誤差増幅回路ＥＡＭＰ１および電流誤差増幅回路ＥＡＭＰ２についてはトランスコンダクタンスアンプを用いたものを例示してきたが、演算増幅器を用いて電圧誤差増幅回路ＥＡＭＰ１および／または電流誤差増幅回路ＥＡＭＰ２を構成してもよい。その構成例を図４に示す。図４（ａ）は演算増幅器を用いて電圧誤差増幅回路ＥＡＭＰ１を構成した例であり、図４（ｂ）は演算増幅器を用いて電圧誤差増幅回路ＥＡＭＰ１を構成した例である。
【００３５】
図４（ａ）に示す電圧誤差増幅回路ＥＡＭＰ１は、演算増幅器ＯＰ３およびその出力端子と反転入力端子の間に接続された抵抗Ｒｃ１およびＣｃ１の直列回路からなる位相補償素子２１により構成されている。この回路を図５の電圧誤差増幅回路ＥＡＭＰ１に置き換えても、図５の電圧誤差増幅回路ＥＡＭＰ１と同様の機能・効果を得ることができる。
【００３６】
図４（ｂ）に示す電流誤差増幅回路ＥＡＭＰ２は、演算増幅器ＯＰ４およびその出力端子と反転入力端子の間に接続された抵抗Ｒｃ２およびＣｃ２の直列回路からなる位相補償素子２２により構成されている。この回路を図５の電流誤差増幅回路ＥＡＭＰ２に置き換えても、図５の電流誤差増幅回路ＥＡＭＰ２と同様の機能・効果を得ることができる。
【００３７】
また、本発明の実施の形態として力率改善型スイッチング電源装置およびその制御回路について説明してきたが、本発明は力率改善型に限るわけではなく、他のスイッチング電源装置およびその制御回路、例えばＤＣ−ＤＣコンバータおよびその制御回路にも適用できるものである。ＤＣ−ＤＣコンバータの場合、図５の反転増幅回路１１，乗算器１２および電流誤差増幅回路ＥＡＭＰ２を削除して、電圧誤差増幅回路ＥＡＭＰ１の出力を直接ＰＷＭコンバレータ１３の非反転入力端子に接続する構成となるが、図１や図２に示すクランプ回路を電圧誤差増幅回路ＥＡＭＰ１の出力端子に接続すればよい。
【００３８】
また、スイッチング素子の制御信号Ｄｏｕｔについては、ＰＷＭコンパレータ１３が電流誤差信号Ｖｅｒ２とキャリア信号Ｖｏｓｃを比較することにより生成する例を説明してきたが、図７の回路に類似した回路で生成するようにしてもよい。すなわち、図７の回路からＯＲゲートＯＲ１とリセットクロック信号ＲＣＬＫを削除し、ＲＳフリップフロップＲＳＦＦのリセット端子にクランプ回路により定電圧Ｖａでクランプされる電流誤差信号Ｖｅｒ２もしくは電圧誤差信号Ｖｅｒ１を入力するようにした回路で制御信号Ｄｏｕｔを生成してもよい。
【符号の説明】
【００３９】
２ 商用電源
４ 全波整流器
６ 負荷
１０ 力率改善制御回路
１１ 反転増幅回路
１２ 乗算器
１３，１３ａ ＰＷＭコンパレータ
１４ ドライバ回路
１５ 発振回路（ＯＳＣ）
２１，２２ 位相補償素子
Ｃ１，Ｃ２，Ｃｉｎ，Ｃｏ，Ｃｃ１，Ｃｃ２ コンデンサ
Ｄ１，Ｄ２ ダイオード
Ｄｏｕｔ スイッチング素子の制御信号
ＥＡＭＰ１ 電圧誤差増幅回路
ＥＡＭＰ２ 電流誤差増幅回路
Ｌ インダクタ
ＭＮ１ ＮチャネルＭＯＳトランジスタ（スイッチング素子）
ＭＰ１ ＰチャネルＭＯＳトランジスタ
ＯＰ１〜ＯＰ４ 演算増幅器
ＯＲ１ ＯＲゲート
ＯＴＡ１，ＯＴＡ２ トランスコンダクタンスアンプ
Ｒ１〜Ｒ５，Ｒｃ１，Ｒｃ２ 抵抗
ＲＣＬＫ リセットクロック信号
ＲＳＦＦ ＲＳフリップフロップ
ＳＣＬＫ セットクロック信号
Ｖａ 定電圧
Ｖｂ 定電圧源もしくはその出力電圧
Ｖｄｅｔ 全波整流器４の出力電圧の検出値（分圧値）
Ｖｅｒ１ 電圧誤差信号
Ｖｅｒ２ 電流誤差信号
Ｖｉｄｅｔ インダクタ電流信号
Ｖｍｕｌ 電流指令値
Ｖｏｓｃ キャリア信号
Ｖｒｅｆ 基準電圧源またはその出力である電圧指令値
【特許請求の範囲】
【請求項１】
誤差増幅回路の出力電圧を上限電圧と下限電圧の間で振動するキャリア信号と比較することにより得られる時比率でスイッチング素子をオンオフさせて入力電圧から所定の出力電圧を生成するスイッチング電源装置であって、
前記増幅回路の出力電圧をクランプ電圧でクランプするクランプ回路を有し、前記クランプ電圧が前記上限電圧より低く、前記下限電圧より高いことを特徴とするスイッチング電源装置。
【請求項２】
前記誤差増幅回路は前記スイッチング電源装置のインダクタに流れるインダクタ電流の検出値とその目標値の差を増幅する、もしくは前記出力電圧の検出値とその目標値との差を増幅することを特徴とする請求項１に記載のスイッチング電源装置。
【請求項３】
前記増幅回路はトランスコンダクタンスアンプおよび該トランスコンダクタンスアンプの出力端子に接続されたコンデンサを有することを特徴とする請求項２に記載のスイッチング電源装置。
【請求項４】
前記増幅回路は演算増幅器および該演算増幅器の出力端子と入力端子の間に接続された位相補償素子を有することを特徴とする請求項２に記載のスイッチング電源装置。
【請求項５】
前記スイッチング電源装置が力率改善型スイッチング電源装置であることを特徴とする請求項１ないし４のいずれか１項に記載のスイッチング電源装置。
【請求項６】
誤差増幅回路の出力電圧を上限電圧と下限電圧の間で振動するキャリア信号と比較することにより得られる時比率でスイッチング素子をオンオフさせて入力電圧から所定の出力電圧を生成するスイッチング電源装置の制御回路であって、
前記増幅回路の出力電圧をクランプ電圧でクランプするクランプ回路を有し、前記クランプ電圧が前記上限電圧より低く、前記下限電圧より高いことを特徴とするスイッチング電源装置の制御回路。
【請求項１】
誤差増幅回路の出力電圧を上限電圧と下限電圧の間で振動するキャリア信号と比較することにより得られる時比率でスイッチング素子をオンオフさせて入力電圧から所定の出力電圧を生成するスイッチング電源装置であって、
前記増幅回路の出力電圧をクランプ電圧でクランプするクランプ回路を有し、前記クランプ電圧が前記上限電圧より低く、前記下限電圧より高いことを特徴とするスイッチング電源装置。
【請求項２】
前記誤差増幅回路は前記スイッチング電源装置のインダクタに流れるインダクタ電流の検出値とその目標値の差を増幅する、もしくは前記出力電圧の検出値とその目標値との差を増幅することを特徴とする請求項１に記載のスイッチング電源装置。
【請求項３】
前記増幅回路はトランスコンダクタンスアンプおよび該トランスコンダクタンスアンプの出力端子に接続されたコンデンサを有することを特徴とする請求項２に記載のスイッチング電源装置。
【請求項４】
前記増幅回路は演算増幅器および該演算増幅器の出力端子と入力端子の間に接続された位相補償素子を有することを特徴とする請求項２に記載のスイッチング電源装置。
【請求項５】
前記スイッチング電源装置が力率改善型スイッチング電源装置であることを特徴とする請求項１ないし４のいずれか１項に記載のスイッチング電源装置。
【請求項６】
誤差増幅回路の出力電圧を上限電圧と下限電圧の間で振動するキャリア信号と比較することにより得られる時比率でスイッチング素子をオンオフさせて入力電圧から所定の出力電圧を生成するスイッチング電源装置の制御回路であって、
前記増幅回路の出力電圧をクランプ電圧でクランプするクランプ回路を有し、前記クランプ電圧が前記上限電圧より低く、前記下限電圧より高いことを特徴とするスイッチング電源装置の制御回路。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【公開番号】特開２０１１−１８２４９４（Ｐ２０１１−１８２４９４Ａ）
【公開日】平成２３年９月１５日（２０１１．９．１５）
【国際特許分類】
【出願番号】特願２０１０−４１８０６（Ｐ２０１０−４１８０６）
【出願日】平成２２年２月２６日（２０１０．２．２６）
【出願人】（０００００５２３４）富士電機株式会社 (3,146)
【Ｆターム（参考）】
【公開日】平成２３年９月１５日（２０１１．９．１５）
【国際特許分類】
【出願日】平成２２年２月２６日（２０１０．２．２６）
【出願人】（０００００５２３４）富士電機株式会社 (3,146)
【Ｆターム（参考）】
[ Back to top ]