スイッチング電源装置
【課題】通常負荷時の負荷変動特性が良く、軽負荷時の電気的特性が保証され、小型、かつ簡易な構成、制御のスイッチング電源装置を提供する。
【解決手段】スイッチング電源装置２０は、力率改善回路３０と、直列共振コンバータ４０と、負荷状態検出部５０と、軽負荷判定部６０と、軽負荷制御部７０とから構成されている。軽負荷判定部６０は、負荷状態検出部５０が出力する負荷状態検出値Ｓ５０と閾値Ｖａを比較し、Ｓ５０の値が閾値Ｖａ以下であるとき軽負荷であると判定する。軽負荷制御部７０は、軽負荷判定部６０の判定結果Ｓ６０が軽負荷である場合、力率改善回路３０の出力電圧Ｖpfcを一定値低下させる制御を行う。
【解決手段】スイッチング電源装置２０は、力率改善回路３０と、直列共振コンバータ４０と、負荷状態検出部５０と、軽負荷判定部６０と、軽負荷制御部７０とから構成されている。軽負荷判定部６０は、負荷状態検出部５０が出力する負荷状態検出値Ｓ５０と閾値Ｖａを比較し、Ｓ５０の値が閾値Ｖａ以下であるとき軽負荷であると判定する。軽負荷制御部７０は、軽負荷判定部６０の判定結果Ｓ６０が軽負荷である場合、力率改善回路３０の出力電圧Ｖpfcを一定値低下させる制御を行う。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、力率改善回路（以下「ＰＦＣ」という。）と直列共振コンバータ（以下「ＬＬＣ」という。）とから構成されるスイッチング電源装置に係り、特に軽負荷時の制御に有効な技術に関するものである。
【背景技術】
【０００２】
図２は、従来のスイッチング電源装置の概略の構成を示すブロック図である。
交流（以下「ＡＣ」という。）電源１には、入力部２が接続されている。入力部２は、ＡＣ電源１から入力されたＡＣ電圧及びＡＣ電流を全波整流した電圧Ｖi及び電流Ｉiを、スイッチング電源装置３へ出力する回路である。スイッチング電源装置３は、ＰＦＣ３ａとＬＬＣ３ｂとを備え、電圧Ｖi及び電流Ｉiを入力し、負荷４に直流（以下「ＤＣ」という。）電圧Ｖo及びＤＣ電流Ｉoを出力するものである。
【０００３】
ＰＦＣ３ａは、入力された電圧Ｖi及び電流Ｉiをスイッチングしてその電圧Ｖｉと電流ｉの位相が一致するように制御して力率を改善し、所定のＤＣ電圧Ｖpfc、及びＤＣ電流IpfcをＬＬＣ３ｂへ出力する回路である。ＬＬＣ３ｂは、入力されるＤＣ電圧Ｖpfc及びＤＣ電流IpfcをスイッチングしてＡＣ電力に変換した後、直列共振により昇圧し、整流してＤＣ電圧Ｖo及びＤＣ電流IｏからなるＤＣ電力を負荷４へ供給する回路である。
【０００４】
このようなスイッチング電源装置３において、ＬＬＣ３ｂは、図示しない制御回路によって、軽負荷時にＤＣ電圧Ｖｏを下げるために、スイッチング周波数を高くするように制御する。そのため、軽負荷時に、ＬＬＣ３ｂのスイッチング周波数は、上限値に近づき、電気的特性が保証できなくなるという不具合がある。
【０００５】
この不具合の解決策として、ＬＬＣ３ｂ内の図示しない変圧器（以下「トランス」という。）を大きくする方法が提案されている。しかし、この方法は、トランスを大きくするため、スイッチング電源装置３の体積が大型化するという欠点がある。
【０００６】
この不具合に関連し、ＰＦＣ３ａ及びＬＬＣ３ｂを備えたスイッチング電源装置３において、負荷４の大小にかかわらず、スイッチング電源装置３の効率を高く維持する技術が、特許文献１、２に記載されている。
【０００７】
特許文献１には、スイッチング電源装置３の出力側に、図示しない電圧検出回路及び電流検出回路を設け、電流検出回路の検出電流値と電圧検出回路の検出電圧値とに基づいて、ＬＬＣ３ｂの共振条件を制御する２つのフィードバック系統を備えている。これにより、負荷状態によらず、スイッチング電源装置３の効率を最大にする技術が記載されている。
【０００８】
特許文献２には、ＬＬＣ３ｂの出力電圧の検出信号に基づき、ＬＬＣ３ｂ内の図示しない周波数制御部と、ＰＦＣ３ａ内の図示しないパルス幅制御部とを、ＬＬＣ３ｂのスイッチング周波数を抑止する方向に制御する技術が記載されている。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００５−６５３９５号公報
【特許文献２】特開２００８−２８３８１８号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
しかしながら、従来の特許文献１、２に記載されたスイッチング電源装置３では、次の（ａ）〜（ｃ）のような課題があった。
【００１１】
（ａ） 特許文献１、２に記載されたスイッチング電源装置３は、いずれも負荷４の変動に対してＰＦＣ３ａの出力電圧Ｖpfcを連続的に可変制御している。そのため、負荷４が動的に変化した場合にＤＣ電圧Ｖoが動的に変動し、負荷４に安定したＤＣ電力を供給できないという課題があった。
【００１２】
（ｂ） 特許文献１に記載されたスイッチング電源装置３では、２つのフィードバック系統を備えているので、装置構成が複雑化するという課題があった。
【００１３】
（ｃ） 特許文献２に記載されたスイッチング電源装置３では、検出信号に基づいて、周波数制御部及びパルス幅制御部を制御する必要があるので、装置構成及び制御が複雑化するという課題があった。
【００１４】
本発明は、上記課題を解決し、負荷の変動に強く、かつ、軽負荷時の電気的特性が保証された小型のスイッチング電源装置を提供することを目的とする。
【課題を解決するための手段】
【００１５】
本発明のスイッチング電源装置は、ＰＦＣと、ＬＬＣと、負荷状態検出部と、軽負荷判定部と、軽負荷制御部とを備えたことを特徴とする。
【００１６】
前記ＰＦＣは、ＡＣ電力を入力し、指令信号Ｓ７０に基づき、前記ＡＣ電力における電流と電圧の位相が一致するようにスイッチング制御して力率を改善し、所定の第１の直流電圧Ｖpfc、及び第１の直流電流Ipfcを出力する回路である。前記ＬＬＣは、出力側に負荷が接続され、前記負荷が軽くなるとスイッチング周波数ｆswが高くなるスイッチング信号により、前記第１のＤＣ電圧Ｖpfc及び前記第１のＤＣ電流Ipfcをスイッチングし、スイッチングされた前記第１のＤＣ電圧Ｖpfc及び前記第１のＤＣ電流Ipfcを直列共振により昇圧させた後、整流して第２のＤＣ電圧Ｖo及び第２のＤＣ電流Iｏを出力するものである。
【００１７】
前記負荷状態検出部５０は、前記負荷の状態を示す負荷状態検出値Ｓ５０を出力するものである。前記軽負荷判定部６０は、前記第負荷状態検出値Ｓ５０が閾値以下となり、前記スイッチング周波数ｆswが上限値ｆswmaxに近づいたときに軽負荷であると判定するものである。又、前記軽負荷制御部７０は、前記軽負荷判定部６０の判定結果Ｓ６０が軽負荷のとき、前記第１のＤＣ電圧Ｖpfcoを所定値低下させる制御を行うものである。
【発明の効果】
【００１８】
本発明のスイッチング電源装置によれば、以下の（ａ）〜（ｄ）のような効果がある。
（ａ） ＬＬＣの負荷が軽負荷状態でないときには、第１のＤＣ電圧を所定値に保つようにしたので、負荷が動的に変化した場合にも、安定なＤＣ電力を負荷に供給できる。
【００１９】
（ｂ） 負荷状態検出部が出力する負荷状態検出値が閾値以下になったときに、軽負荷であると判定して第１のＤＣ電圧を下げるようにしたので、従来例に較べて簡単な装置構成及び制御で、ＬＬＣのスイッチング周波数の上限周波数を抑えることができる。
【図面の簡単な説明】
【００２０】
【図１】図１は本発明の実施例１におけるスイッチング電源装置の概略の構成を示すブロック図である。
【図２】図２は従来のスイッチング電源装置の概略の構成を示すブロック図である。
【図３】図３は図１のスイッチング電源装置２０の構成例を示す回路図である。
【図４−１】図４−１は図３のＰＦＣ３０の動作を説明するための入力波形図である。
【図４−２】図４−２は図３のＰＦＣ３０の動作を説明するための整流前の出力波形図である。
【図４−３】図４−３は図３のＰＦＣ３０の動作を説明するための整流後の出力波形図である。
【図５】図５は図３のＬＬＣ４０の負荷状態とスイッチング周波数の関係を示す特性図である。
【図６】図６はスイッチング電源装置２０，３の負荷状態に対するＤＣ電圧Ｖpfcとスイッチング周波数ｆswの関係を示す特性図である。
【図７】図７は図３における負荷状態判定結果とＤＣ電圧Ｖpfcの関係を示す図である。
【図８】図８は本発明の実施例２におけるスイッチング電源装置の構成例を示す回路図である。
【図９】図９は本発明の実施例３におけるスイッチング電源装置の構成例を示す回路図である。
【発明を実施するための形態】
【００２１】
本発明を実施するための形態は、以下の好ましい実施例の説明を添付図面と照らし合わせて読むと、明らかになるであろう。但し、図面はもっぱら解説のためのものであって、本発明の範囲を限定するものではない。
【実施例１】
【００２２】
（実施例１の構成）
図１は、本発明の実施例１におけるスイッチング電源装置の概略の構成を示すブロック図である。
【００２３】
ＡＣ電源１０から入力部１１を介してＡＣ電力が、スイッチング電源装置２０に入力される。入力部１１は、図示しないＥＭＩ（不要輻射対策用）フィルタ、ダイオードブリッジ等により構成され、入力されるＡＣ電圧及びＡＣ電流を全波整流した電圧Ｖｉ及び電流Ｉｉをスイッチング電源装置２０へ出力する回路である。
【００２４】
スイッチング電源装置２０は、電圧Ｖi及び電流Ｉiを入力し、負荷２１へＤＣ電圧Ｖo及びＤＣ電流Ｉoを出力するものであり、ＰＦＣ３０、ＬＬＣ４０、負荷状態検出部５０、軽負荷判定部６０、及び軽負荷制御部７０を備えている。
【００２５】
ＰＦＣ３０は、ＡＣ電力を入力し、指令信号Ｓ７０に基づき、ＡＣ電力における電流と電圧の位相が一致するように、ＡＣ電力における電流及び電圧をスイッチング制御して力率を改善し、所定の第１のＤＣ電圧Ｖpfc、及び第１のＤＣ電流IpfcをＬＬＣ４０へ出力する回路である。ＰＦＣ３０は、インダクタ、スイッチ、整流用ダイオード、及び平滑用コンデンサと、そのスイッチをオンオフ制御するＰＦＣ制御回路３１等とから構成されている。
【００２６】
ＬＬＣ４０は、ＰＦＣ３０から入力されたＤＣ電圧Ｖpfc、及びＤＣ電流Ipfcをスイッチングし、スイッチングされたＤＣ電圧Ｖpfc及びＤＣ電流Ipfcを直列共振により昇圧させた後、整流して第２のＤＣ電圧Ｖo及び第２のＤＣ電流Iｏを出力する回路である。このＬＬＣ４０は、２つのスイッチ、直列共振用のコンデンサ、インダクタ、変換トランス、及び２つの整流用ダイオードと、その２つのスイッチをオンオフを制御するＬＬＣ制御回路４１等とから構成されている。
【００２７】
負荷状態検出部５０は、ＰＦＣ３０の出力するＤＣ電流Ｉpfc、ＬＬＣ４０の出力するＤＣ電流Ｉｏ又はＤＣ電圧Ｖｏに基づいて、負荷状態検出値Ｓ５０を検出する機能を有し、この出力側に、軽負荷判定部６０が接続されている。軽負荷判定部６０は、負荷状態検出値Ｓ５０を入力し、この負荷状態検出値Ｓ５０が閾値以下の場合に軽負荷と判定し、軽負荷判定信号Ｓ６０を出力するものであり、この出力側に、軽負荷制御部７０が接続されている。軽負荷制御部７０は、軽負荷判定信号Ｓ６０が入力されたとき、ＰＦＣ３０へ指令信号Ｓ７０を出力し、ＤＣ電圧Ｖpfcを所定値低下させる制御を行うものである。
【００２８】
図３は、図１のスイッチング電源装置２０の構成例を示す回路図である。
ＰＦＣ３０において、ＡＣ電力を入力する一方の入力端子３０ａは、インダクタ３２を介して整流用ダイオード３３のアノードに接続されている。インダクタ３２と整流用ダイオード３３のアノードとの接続点と、他方の入力端子３０ｂとの間には、パワーＭＯＳトランジスタ３４のドレイン・ソースが接続されている。整流用ダイオード３３のカソード側には、コンデンサ（例えば、電解コンデンサ）３５の正極側が接続されている。電解コンデンサ３５の負極側は、負荷状態検出用の抵抗５１を介して、他方の入力端子側３０ｂに接続されている。ＮＭＯＳ型のパワーＭＯＳトランジスタ３４のゲートには、ＰＦＣ制御回路３１の出力信号が入力されている。コンデンサ３５の正極側からＤＣ電圧Ｖpfc及びＤＣ電流Ｉpfcを出力し、ＬＬＣ４０の２つの入力端子４０ａ，４０ｂへ与える。
【００２９】
ＬＬＣ４０の入力端子４０ａ，４０ｂ間には、ＮＭＯＳ型のパワーＭＯＳトランジスタ４２のドレイン・ソースとＮＭＯＳ型のパワーＭＯＳトランジスタ４３のドレイン・ソースとが、直列に接続されている。パワーＭＯＳトランジスタ４２のソースとパワーＭＯＳトランジスタ４３のドレインとの接続点には、コンデンサ４４を介してインダクタ４５の一方の端子が接続されている。インダクタ４５の他方の端子には、トランス４６の１次側コイルの一方の端子が接続され、このトランス４６の１次側コイルの他方の端子が、パワーＭＯＳトランジスタ４３のソースに接続されている。
【００３０】
トランス４６の２次側コイルの両端子には、２つの整流用ダイオード４７，４８のアノードが接続されている。２つの整流用ダイオード４７，４８の両カソードは、接続されている。各整流用ダイオード４７，４８には、コンデンサ４７ａ，４８ａが各々並列に接続されている。２つの整流用ダイオード４７，４８の各カソードの接続点と、トランス４６の２次側コイルの中間タップとの間には、負荷２１が接続され、ＤＣ電圧Ｖｏ及びＤＣ電流ＩｏからなるＤＣ電力が、その負荷２１に供給される。２つのパワーＭＯＳトランジスタ４２，４３のゲートには、ＬＬＣ制御回路４１の出力信号が入力されている。
【００３１】
負荷状態検出部５０は、ＤＣ電流Ｉpfcの帰路に挿入された抵抗５１により構成されている。この負荷状態検出部５０は、ＤＣ電流Ｉpfcが流れたときの抵抗５１の両端子間の電位差の電圧を、負荷状態検出値Ｓ５０として検出する機能を有している。
【００３２】
軽負荷判定部６０は、負荷状態検出部５０と軽負荷制御部７０との間に接続され、比較器６１により構成されている。比較器６１は、負荷状態検出値Ｓ５０と基準電圧Ｖａとを入力し、Ｓ５０≦Ｖａのとき、軽負荷判定信号Ｓ６０を軽負荷制御部７０へ出力する回路である。
【００３３】
軽負荷制御部７０は、軽負荷判定部６０とＰＦＣ３０との間に接続され、分圧比可変の分圧回路７１、及び誤差増幅器７２から構成されている。分圧回路７１は、電解コンデンサ３５の正極側及び負極側に並列接続された抵抗７１ａ，７１ｂの直列回路と、抵抗７１ｂの両端子に並列接続された抵抗７１ｃ及びＮＭＯＳ型のＭＯＳトランジスタ７１ｄの直列回路とから構成されている。ＭＯＳトランジスタ７１ｄのゲートには、軽負荷判定信号Ｓ６０が入力されている。ＤＣ電圧Ｖpfcを抵抗７１ａ，７１ｂで分圧した分圧電圧が、抵抗７１ａと抵抗７１ｂの接続点から出力され、誤差増幅器７２の一方の入力端子に与えられる。誤差増幅器７２は、一方の入力端子から分圧電圧を入力すると共に、他方の入力端子から基準電圧Ｖｄを入力し、基準電圧Ｖｄと分圧電圧との差が零になるような動作をし、指令信号Ｓ７０をＰＦＣ制御回路３１へ出力する回路である。
【００３４】
（実施例１のスイッチング電源装置の動作）
図１において、ＡＣ電源１０から入力されたＡＣ電力は、入力部１１内の図示しないダイオードブリッジにより全波整流され、電圧Ｖｉ及び電流Ｉｉをスイッチング電源装置２０内のＰＦＣ３０へ出力する。ＰＦＣ３０は、指令信号に基づき、電圧Ｖｉと電流Ｉｉの位相が一致するようにスイッチング制御して力率を改善し、所定の第１の直流電圧Ｖpfc、及び第１の直流電流Ipfcを、ＬＬＣ４０へ出力する。ＬＬＣ４０は、出力側に負荷２１が接続され、この負荷２１が軽くなるとスイッチング周波数ｆswを高くするスイッチング信号により、ＤＣ電圧Ｖpfc及びＤＣ電流Ipfcをスイッチングし、スイッチングされたＤＣ電圧Ｖpfc及びＤＣ電流Ipfcを直列共振により昇圧させた後、整流して第２のＤＣ電圧Ｖo及び第２のＤＣ電流Iｏを負荷２１へ出力する。
【００３５】
図４−１，図４−２，図４−３は、図３のＰＦＣ３０の動作を説明するための波形図であり、図４−１は（ａ）電流Ｉｉ及び（ｂ）電圧Ｖｉの波形図、図４−２はインダクタ３２と整流ダイオード３３のアノードとの接続点での（ａ）電流及び（ｂ）電圧の波形図、及び図４−３は（ａ）ＤＣ電圧Ｉpfc及び（ｂ）ＤＣ電圧Ｖpfcの波形図を示している。
【００３６】
図４−１、図４−２、図４−３において、横軸は時間（ｍｓ）を表し、縦軸は電流（Ａ）及び電圧（Ｖ）を表している。ＡＣ電源１０の周波数は５０Ｈｚ又は６０Ｈｚであるが、図４−１，図４−２，図４−３では、周波数５０Ｈｚの場合であり、電圧及び電流の波形は、１０ｍｓ毎に山と谷を繰り返している。
【００３７】
図３において、入力部１１がＰＦＣ３０へ出力する電圧Ｖｉ及び電流Ｉｉは、ＡＣ電源１０の出力するＡＣ電力を全波整流した波形であり、図４−１に示すような波形となる。パワーＭＯＳトランジスタ３４をＰＦＣ制御回路３１の出力信号でオンオフ制御すると、オン状態の時に電圧及び電流が上昇し、オフ状態の時に電圧及び電流が下降する。そのため、インダクタ３２と整流用ダイオード３３のアノードの接続点の整流前の波形は、図４−２に示すような鋸歯状の波形となる。電圧Ｖｉ及び電流Ｉｉを、図４−２のような波形にスイッチング制御することにより、電圧Ｖｉと電流Ｉｉの位相をほぼ一致させ、力率を改善することができる。
【００３８】
誤差増幅器７２は、ＤＣ電圧Ｖpfcが抵抗７１ａ〜７１ｃにより分圧された分圧電圧と基準電圧Ｖｄとの差が零になるように動作する。そのため、鋸歯状の波形の電圧及び電流の波高値は、誤差増幅器７２が出力する指令信号Ｓ７０により、所定の値に調整される。
所定の波高値に調整された鋸歯状の波形の電圧及び電流は、整流用ダイオード３３と電解コンデンサ３５により平滑化され、図４−３に示すようなＤＣ電流Ｉpfc及びＤＣ電圧Ｖpfcが出力される。
【００３９】
（ＬＬＣ４０の負荷状態とスイッチング周波数の関係）
図５は、図３のＬＬＣ４０の負荷状態とスイッチング周波数ｆswの関係を示す特性図である。
【００４０】
図５において、横軸は周波数（Ｈｚ）を表し、縦軸はＬＬＣ４０の電圧利得Gain（Ｖｏ/Ｖpfc）を表している。
【００４１】
図５の（ａ）の範囲は通常動作範囲を示し、図５の（ｂ）の範囲は重負荷動作範囲を示し、図５の（ｃ）の範囲は軽負荷動作範囲を示している。
【００４２】
図３のＬＬＣ４０内のコンデンサ４４、インダクタ４５、及びトランス４６の１次側コイルにより、共振回路が構成されている。コンデンサ４４の容量をＣｒ、インダクタ４５のインダクタンス値をＬｒ、トランス４６の１次側の相互インダクタンスをＬｓとすると、この共振回路は、２つの共振周波数ｆswmin、ｆswmaxを有し、
ｆswmax＝１／２π√（Ｌｒ・Ｃｒ）
ｆswmin＝１／２π√［（Ｌｒ＋Ｌｓ）・Ｃｒ］
となる。
【００４３】
ＬＬＣ４０の動作は、負荷の状態によって、以下の（１）〜（３）の３つの動作範囲に分けることができる。
【００４４】
（１）通常動作範囲
通常動作範囲は、図５の（ａ）の範囲であり、スイッチング周波数ｆswが、ｆswmin〜ｆswmaxの範囲である。この範囲では、スイッチング周波数ｆswを高すると、ＬＬＣ４０の入出力の変換ゲインGain（Ｖｏ／Ｖpfc）の値が連続的に減少する。そのため、スイッチング周波数を高くすることで、ＤＣ電圧Ｖｏを下げる制御ができる。スイッチング周波数が、ｆsw＝ｆswmaxのとき、変換ゲインGain＝１となる。ｆswmaxがスイッチング周波数の上限値となる。
【００４５】
（２）重負荷動作範囲
重負荷動作範囲は、図５の（ｂ）の範囲であり、スイッチング周波数ｆswが、０〜ｆswminの範囲である。この範囲では、パワーＭＯＳトランジスタ４２，４３から見た負荷２１が誘導性負荷とならないため、電圧共振ではなくて電流共振となる。スイッチング周波数ｆswが低い周波数の場合は、パワーＭＯＳトランジスタ４２に電流が流れているとき、パワーＭＯＳトランジスタ４３がオンしてしまうため、パワーＭＯＳトランジスタ４２のリカバリ（逆回復）時間の間、短絡電流が流れる。パワーＭＯＳトランジスタ４２のリカバリ時間はかなり遅いため、雑音と損失が発生する。逆に、パワーＭＯＳトランジスタ４３に電流が流れているとき、パワーＭＯＳトランジスタ４２がオンしてしまうため、パワーＭＯＳトランジスタ４３のリカバリ（逆回復）時間の間、短絡電流が流れ、雑音と損失が発生する。ＬＬＣ４０のスイッチング周波数がこの範囲に入ってしまうと、急激に温度が上昇して破損等につながる。ＬＬＣ制御回路４１は、この範囲に入らないように、スイッチング周波数ｆswを制御する。
【００４６】
（３）軽負荷動作範囲
軽負荷動作範囲は、図５の（ｃ）の範囲であり、スイッチング周波数ｆswが、ｆswmax以上の範囲である。この範囲では、ＬＬＣ４０の入出力の変換ゲインGainが１以下となる。スイッチング周波数ｆswをこの範囲で更に上昇させても、ＤＣ電圧Ｖｏをほとんど下げることができず、スイッチング周波数ｆswによるＤＣ電圧Ｖｏの制御が不能となる。
【００４７】
（実施例１におけるスイッチング電源装置の軽負荷時の動作）
図６（ａ），（ｂ）は、スイッチング電源装置２０，３における軽負荷時の制御の内容を説明するための特性図であり、同図（ａ）は実施例１における負荷状態に対するＤＣ電圧Ｖpfcとスイッチング周波数ｆswの関係を示す特性図、及び同図（ｂ）は従来例における負荷状態に対するＤＣ電圧Ｖpfcとスイッチング周波数ｆswの関係を示す特性図である。
【００４８】
図３において、負荷状態検出部５０を構成する抵抗５１の両端子の電位差の電圧を測定することにより、負荷状態検出値Ｓ５０を検出できる。抵抗５１の抵抗値をR51とし、ＤＣ電流Ｉpfcの電流値をＩpfcとすると、抵抗５１の両端子の電位差の電圧は、オームの法則から、抵抗５１の抵抗値とＤＣ電流Ｉpfcの電流値の積として求める。負荷状態検出値Ｓ５０の値は、
Ｓ５０＝Ｉpfc・R51
となる。負荷状態判定部６０を構成する比較器６１は、基準電圧Ｖａと負荷状態検出値Ｓ５０とを比較し、負荷状態検出値Ｓ５０が基準電圧Ｖａ以下のとき、軽負荷であると判定し、軽負荷判定信号Ｓ６０を、分圧回路７１内のＭＯＳトランジスタ７１ｄのゲートへ出力する。ＭＯＳトランジスタ７１ｄは、ゲートに軽負荷判定信号Ｓ６０が入力されると、オフ状態となる。分圧回路７１は、軽負荷判定信号Ｓ６０が入力されると、ＭＯＳトランジスタ７１ｄがオフ状態となるため、抵抗７１ｃが切り離される。この時、ＤＣ電圧Ｖpfcを抵抗７１ａと抵抗７１ｂとで分圧した分圧電圧を、抵抗７１ａと抵抗７１ｂとの接続点から誤差増幅器７２の一方の入力端子へ出力する。誤差増幅器７２は、この分圧電圧と他方の入力端子に入力される基準電圧Ｖｄとの差が零になるような指令信号Ｓ７０を、ＰＦＣ３０内のＰＦＣ制御回路３１へ出力する。
【００４９】
分圧回路７１内の抵抗７１ａの抵抗値をR1、抵抗７１ｂの抵抗値をR2、抵抗７１ｃの抵抗値をR3とし、抵抗７１ｂと抵抗７１ｃの並列接続の合成抵抗値を(R2//R3)と表す。軽負荷でないとき、及び軽負荷時の分圧電圧は、それぞれ、
軽負荷でないときの分圧電圧＝{(R2//R3)／［R1＋(R2//R3)］}・Ｖpfc
軽負荷時の分圧電圧＝［R2/(R1＋R2)］・Ｖpfc
となる。誤差増幅器７２は、この分圧電圧と基準電圧Ｖｄとの差が零になるよう制御されるので、軽負荷でないときは、
Ｖｄ＝{(R2//R3)／［R1＋(R2//R3)］}・Ｖpfc
となるように、ＤＣ電圧Ｖpfcが制御され、結果として、ＤＣ電圧Ｖpfcは、
Ｖpfc＝{［R1＋(R2//R3)］／(R2//R3)}・Ｖｄ
となる。一方、軽負荷時には、
Ｖｄ＝［R2/(R1＋R2)］・Ｖpfc
となるように、ＤＣ電圧Ｖpfcが制御され、結果として、ＤＣ電圧Ｖpfcは、
Ｖpfc＝［(R1＋R2)/R2］・Ｖｄ
となる。［(R1＋R2)/R2］・Ｖｄの値は、
{［R1＋(R2//R3)］／(R2//R3)}・Ｖｄ
の値より所定値低い値であるので、軽負荷時には、軽負荷でないときに較べＤＣ電圧Ｖpfcの電圧を所定値低下させることになる。軽負荷時に、ＤＣ電圧Ｖpfcの電圧を所定値低下させることにより、スイッチング周波数の上昇が抑制され、図６（ａ）に示すように、スイッチング周波数ｆswが上限周波数ｆswmaxを超えない。
【００５０】
一方、図６（ｂ）に示す従来例では、ＤＣ電圧Ｖpfcを軽負荷時と通常負荷時とで、一定に保つ制御がされており、軽負荷時に、スイッチング周波数ｆswが上限周波数ｆswmaxを超えている。スイッチング周波数ｆswが上限周波数ｆswmaxを超えた場合には、ＤＣ電圧Ｖｏの制御が不能になり、電気的特性が保証されない。
【００５１】
図７は、図３における軽負荷判定結果とＤＣ電圧Ｖpfcの関係を示す図である。
この図７では、軽負荷状態検出値Ｓ５０と基準電圧Ｖａの関係、軽負荷以外と軽負荷時における軽負荷判定信号Ｓ６０の有無、ＭＯＳトランジスタ７１ｄの導通状態、及びＤＣ電圧Ｖpfcの関係を示している。
【００５２】
軽負荷以外の時には、
Ｖａ＜Ｓ５０
であり、軽負荷判定信号Ｓ６０は出力されず、ＭＯＳトランジスタ７１ｄはオン状態である。そのため、ＤＣ電圧Ｖpfcの値は、
Ｖpfc＝{［R1＋(R2//R3)］／(R2//R3)}・Ｖｄ
となる。
【００５３】
軽負荷時には、
Ｓ５０≦Ｖａ
であり、軽負荷判定信号Ｓ６０が出力され、ＭＯＳトランジスタ７１ｄはオフ状態である。従って、ＤＣ電圧Ｖpfcの値は、
Ｖpfc＝［(R1＋R2)/R2］・Ｖｄ
となる。
【００５４】
（実施例１の効果）
本実施例１によれば、基準電圧Ｖａと検出した負荷状態検出値Ｓ５０とを比較し、負荷状態検出値Ｓ５０が基準電圧Ｖａ以下であるとき、軽負荷であると判定し、ＤＣ電圧Ｖpfcを所定値低下させている。そのため、トランス４６を大きくすることなく、軽負荷軽負荷時のスイッチング周波数ｆswの上昇を抑えることができ、軽負荷時の電気的特性を保証できるスイッチング電源装置を小型・軽量で実現することができる。
【００５５】
更に、本実施例１によれば、ＰＦＣ３０の出力帰路上に設けた抵抗５１の両端子の電圧差に基づいて負荷状態検出値Ｓ５０を検出しているので、ＰＦＣ３０の出力帰路上に抵抗５１と比較器６１を設けるのみで、ＬＬＣ４０に部品を追加することなく、ＬＬＣ４０の負荷状態の検出をすることができる。
【実施例２】
【００５６】
（実施例２の構成）
図８は、本発明の実施例２におけるスイッチング電源装置の構成例を示す回路図であり、実施例１を示す図３中の要素と共通の要素には共通の符号が付されている。
【００５７】
本実施例２のスイッチング電源装置２０Ａでは、実施例１のスイッチング電源装置２０における負荷状態検出部５０、軽負荷判定部６０、及び軽負荷制御部７０内の分圧回路７１に代えて、これらとは構成の異なる負荷状態検出部５０Ａ、軽負荷判定部６０Ａ、及び軽負荷制御部７０内の分圧回路７１Ａが設けられている。
【００５８】
負荷状態検出部５０Ａは、第２のＤＣ電流Ｉｏの帰路に設けられた抵抗５２で構成されている。抵抗５２の両端子の電位差の電圧として負荷状態検出値Ｓ５０Ａを検出し、この負荷状態検出値Ｓ５０Ａを比較器６１の一方の入力端子へ出力している。
【００５９】
軽負荷判定部６０Ａは、比較器６１、抵抗６２、及び発光ダイオード６３で構成されている。比較器６１の入力端子には、基準電圧Ｖｂと負荷状態検出値Ｓ５０Ａが入力されている。比較器６１の出力側は、発光ダイオード６３のカソード側に接続され、発光ダイオード６３のアノード側が、抵抗６２を介してＤＣ電圧Ｖｏにプルアップ接続されている。
【００６０】
分圧回路７１Ａは、電解コンデンサ３５の正極側及び負極側に並列接続された抵抗７１ａ，７１ｂの直列回路と、抵抗７１ｂの両端子に並列接続された抵抗７１ｃ及びフォトトランジスタ７３の直列回路とから構成されている。軽負荷判定部６０Ａの発光ダイオード６３と分圧回路７１Ａのフォトトランジスタ７３とは、フォトカプラを構成している。その他の構成は、実施例１の構成と同様である。
【００６１】
（実施例２の動作）
比較器６１は、基準電圧Ｖｂと負荷状態検出値Ｓ５０Ａを比較し、負荷状態検出値Ｓ５０Ａが基準電圧Ｖｂより大きいときは論理レベルＬの信号を出力し、負荷状態検出値Ｓ５０Ａが基準電圧Ｖｂ以下のとき論理レベルＨの信号を出力する。
【００６２】
負荷状態検出値Ｓ５０Ａが基準電圧Ｖｂより大きいときは、発光ダイオード６３のカソードへ論理レベルＬの信号が出力されるので、発光ダイオード６３は、フォトトランジスタ７３のベースへ光信号を放出する。これにより、フォトトランジスタ７３は、オン状態となる。
【００６３】
一方、負荷状態検出値Ｓ５０Ａが基準電圧Ｖｂ以下のときは、発光ダイオード６３のカソードへ論理レベルＨの信号が出力されるので、発光ダイオード６３は、光信号を放出しない。これにより、フォトトランジスタ７３は、オフ状態となる。その他の動作については、実施例１の動作と同様である。
【００６４】
（実施例２の効果）
本実施例２によれば、実施例１の効果と同様に、トランス４６を大きくすることなく、軽負荷時のスイッチング周波数ｆswの上昇を抑えることができる。そのため、トランス４６を大きくする必要がなく、軽負荷時の電気的特性を保証できるスイッチング電源装置を小型・軽量で実現することができる。
【００６５】
更に、軽負荷判定部６０Ａから分圧回路７１Ａへの軽負荷判定結果の受け渡しを、発光ダイオード６３とフォトトランジスタ７３とからなるフォトカプラにより行っているので、ＰＦＣ３０とＬＬＣ４０との間の電気的絶縁を保持することができる。
【実施例３】
【００６６】
（実施例３の構成）
図９は、本発明の実施例３におけるスイッチング電源装置の構成例を示す回路図であり、実施例１を示す図３中の要素と共通の要素には共通の符号が付されている。
【００６７】
本実施例３のスイッチング電源装置２０Ｂは、実施例１のスイッチング電源装置２０における負荷状態検出部５０、軽負荷判定部６０、及び軽負荷制御部７０内の分圧回路７１に代えて、これらとは構成の異なる負荷状態検出部５０Ｂ、軽負荷判定部６０Ｂ、及び軽負荷制御部７０内の分圧回路７１Ａが設けられている。
【００６８】
負荷状態検出部５０Ｂは、負荷２１の両端子に直列に接続された抵抗５３及び抵抗５４により構成されている。第２のＤＣ電圧Ｖｏを抵抗５３と抵抗５４とで分圧した電圧が、抵抗５３及び抵抗５４の接続点から、負荷状態検出値Ｓ５０Ｂとして、比較器６１の一方の入力端子へ出力される。
【００６９】
軽負荷判定部６０Ｂは、比較器６１、抵抗６２、及び発光ダイオード６３とで構成されている。比較器６１の入力端子には、基準電圧Ｖｃと負荷状態検出値Ｓ５０Ｂが入力されている。比較器６１の出力側は、発光ダイオード６３のカソード側に接続され、発光ダイオード６３のアノード側が、抵抗６２を介してＤＣ電圧Ｖｏにプルアップ接続されている。
【００７０】
軽負荷制御部７０内の分圧回路７１Ａの構成は、実施例２の構成と同様である。その他の構成は、実施例１の構成と同様である。
【００７１】
（実施例３の動作）
比較器６１は、基準電圧Ｖｂと負荷状態検出値Ｓ５０Ａを比較し、負荷状態検出値Ｓ５０Ｂが基準電圧Ｖｃより大きいときは論理レベルＬの信号を出力し、負荷状態検出値Ｓ５０Ｂが基準電圧Ｖｃ以下のとき論理レベルＨの信号を出力する。
【００７２】
負荷状態検出値Ｓ５０Ｂが基準電圧Ｖｃより大きいときは、発光ダイオード６３のカソードへ論理レベルＬの信号が出力されるので、発光ダイオード６３が、フォトトランジスタ７３のベースへ光信号を放出する。これにより、フォトトランジスタ７３は、オン状態となる。
【００７３】
一方、負荷状態検出値Ｓ５０Ｂが基準電圧Ｖｃ以下のときは、発光ダイオード６３のカソードへ論理レベルＨの信号が出力されるので、発光ダイオード６３が、光信号を放出しない。これにより、フォトトランジスタ７３は、オフ状態となる。その他の動作については、実施例１の動作と同様である。
【００７４】
（実施例３の効果）
本実施例３によれば、実施例１の効果と同様に、トランス４６を大きくすることなく軽負荷時のスイッチング周波数ｆswの上昇を抑えることができるので、トランス４６を大きくする必要がない。これにより、軽負荷時の電気的特性を保証できるスイッチング電源装置を小型・軽量で実現することができる。
【００７５】
更に、実施例２の効果と同様に、軽負荷判定部６０Ａから分圧回路７１Ａへの軽負荷判定結果の受け渡しを、発光ダイオード６３とフォトトランジスタ７３とからなるフォトカプラにより行っているので、ＰＦＣ３０とＬＬＣ４０との間の電気的絶縁を保持することができる。
【００７６】
（変形例）
本発明は、上記実施例に限定されず、種々の変形が可能である。この変形例としては、例えば、次の（１）〜（４）のようなものがある。
【００７７】
（１） 実施例では、負荷状態検出値Ｓ５０を検出する構成として、ＤＣ電流が流れる抵抗符号を用いているが、電流帰路に電磁的に結合されたカプラを設けて、ＤＣ電流に基づく負荷状態検出値Ｓ５０の検出を行うことも可能である。
【００７８】
（２） 分圧回路７１は、電解コンデンサ３５の正極側及び負極側に並列接続された抵抗７１ａ，７１ｂの直列回路と、抵抗７１ｂの両端子に並列接続された抵抗７１ｃ及びＮＭＯＳ型のＭＯＳトランジスタ７１ｄの直列回路とから構成されているが、抵抗７１ａ〜７１ｃ及びＮＭＯＳ型のＭＯＳトランジスタ７１ｄの接続は、実施例に限定されない。例えば、抵抗７１ａの両端子に並列接続された抵抗７１ｃ及びＰＭＯＳ型のＭＯＳトランジスタ７１ｄの直列回路とから構成してもよい。
【００７９】
（３） 実施例では、負荷状態判定部６０と、軽負荷制御部７０をハードウェアで構成したが、負荷状態判定部６０の機能及び軽負荷制御部７０の機能をソフトウェアで実現してもよい。例えば、図示しない制御回路を設け、負荷状態検出値Ｓ５０を入力し、負荷状態検出値Ｓ５０と閾値を比較し、負荷状態検出値Ｓ５０が閾値以下の場合に、ＤＣ電圧Ｖpfcの電圧を所定値低下させる制御を、ソフトウェアにより実現してもよい。
【００８０】
（４） 比較器６１と誤差増幅器７２を１つの演算増幅器で構成してもよく、軽負荷判定部６０と軽負荷制御部７０とを一体的に形成してもよい。
【符号の説明】
【００８１】
１，１０ ＡＣ電源
２，１１ 入力部
３，２０，２０Ａ，２０Ｂ スイッチング電源装置
４，２１ 負荷
３ａ，３０ ＰＦＣ
３１ ＰＦＣ制御回路
３２，４５ インダクタ
３３，４７，４８ 整流用ダイオード
３ｂ，４０ ＬＬＣ
４１ ＬＬＣ制御回路
３４，４２，４３ ＮＭＯＳ型のパワーＭＯＳトランジスタ
３５ コンデンサ（例えば、電解コンデンサ）
４４，４７ａ，４８ａ コンデンサ
５０，５０Ａ，５０Ｂ 負荷状態検出部
５１〜５４，６２，７１ａ〜７１ｃ 抵抗
６０，６０Ａ，６０Ｂ 軽負荷判定部
６３ 発光ダイオード
７０ 軽負荷制御部
７１ｄ ＭＯＳトランジスタ
７２ 誤差増幅器
７３ フォトトランジスタ
【技術分野】
【０００１】
本発明は、力率改善回路（以下「ＰＦＣ」という。）と直列共振コンバータ（以下「ＬＬＣ」という。）とから構成されるスイッチング電源装置に係り、特に軽負荷時の制御に有効な技術に関するものである。
【背景技術】
【０００２】
図２は、従来のスイッチング電源装置の概略の構成を示すブロック図である。
交流（以下「ＡＣ」という。）電源１には、入力部２が接続されている。入力部２は、ＡＣ電源１から入力されたＡＣ電圧及びＡＣ電流を全波整流した電圧Ｖi及び電流Ｉiを、スイッチング電源装置３へ出力する回路である。スイッチング電源装置３は、ＰＦＣ３ａとＬＬＣ３ｂとを備え、電圧Ｖi及び電流Ｉiを入力し、負荷４に直流（以下「ＤＣ」という。）電圧Ｖo及びＤＣ電流Ｉoを出力するものである。
【０００３】
ＰＦＣ３ａは、入力された電圧Ｖi及び電流Ｉiをスイッチングしてその電圧Ｖｉと電流ｉの位相が一致するように制御して力率を改善し、所定のＤＣ電圧Ｖpfc、及びＤＣ電流IpfcをＬＬＣ３ｂへ出力する回路である。ＬＬＣ３ｂは、入力されるＤＣ電圧Ｖpfc及びＤＣ電流IpfcをスイッチングしてＡＣ電力に変換した後、直列共振により昇圧し、整流してＤＣ電圧Ｖo及びＤＣ電流IｏからなるＤＣ電力を負荷４へ供給する回路である。
【０００４】
このようなスイッチング電源装置３において、ＬＬＣ３ｂは、図示しない制御回路によって、軽負荷時にＤＣ電圧Ｖｏを下げるために、スイッチング周波数を高くするように制御する。そのため、軽負荷時に、ＬＬＣ３ｂのスイッチング周波数は、上限値に近づき、電気的特性が保証できなくなるという不具合がある。
【０００５】
この不具合の解決策として、ＬＬＣ３ｂ内の図示しない変圧器（以下「トランス」という。）を大きくする方法が提案されている。しかし、この方法は、トランスを大きくするため、スイッチング電源装置３の体積が大型化するという欠点がある。
【０００６】
この不具合に関連し、ＰＦＣ３ａ及びＬＬＣ３ｂを備えたスイッチング電源装置３において、負荷４の大小にかかわらず、スイッチング電源装置３の効率を高く維持する技術が、特許文献１、２に記載されている。
【０００７】
特許文献１には、スイッチング電源装置３の出力側に、図示しない電圧検出回路及び電流検出回路を設け、電流検出回路の検出電流値と電圧検出回路の検出電圧値とに基づいて、ＬＬＣ３ｂの共振条件を制御する２つのフィードバック系統を備えている。これにより、負荷状態によらず、スイッチング電源装置３の効率を最大にする技術が記載されている。
【０００８】
特許文献２には、ＬＬＣ３ｂの出力電圧の検出信号に基づき、ＬＬＣ３ｂ内の図示しない周波数制御部と、ＰＦＣ３ａ内の図示しないパルス幅制御部とを、ＬＬＣ３ｂのスイッチング周波数を抑止する方向に制御する技術が記載されている。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００５−６５３９５号公報
【特許文献２】特開２００８−２８３８１８号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
しかしながら、従来の特許文献１、２に記載されたスイッチング電源装置３では、次の（ａ）〜（ｃ）のような課題があった。
【００１１】
（ａ） 特許文献１、２に記載されたスイッチング電源装置３は、いずれも負荷４の変動に対してＰＦＣ３ａの出力電圧Ｖpfcを連続的に可変制御している。そのため、負荷４が動的に変化した場合にＤＣ電圧Ｖoが動的に変動し、負荷４に安定したＤＣ電力を供給できないという課題があった。
【００１２】
（ｂ） 特許文献１に記載されたスイッチング電源装置３では、２つのフィードバック系統を備えているので、装置構成が複雑化するという課題があった。
【００１３】
（ｃ） 特許文献２に記載されたスイッチング電源装置３では、検出信号に基づいて、周波数制御部及びパルス幅制御部を制御する必要があるので、装置構成及び制御が複雑化するという課題があった。
【００１４】
本発明は、上記課題を解決し、負荷の変動に強く、かつ、軽負荷時の電気的特性が保証された小型のスイッチング電源装置を提供することを目的とする。
【課題を解決するための手段】
【００１５】
本発明のスイッチング電源装置は、ＰＦＣと、ＬＬＣと、負荷状態検出部と、軽負荷判定部と、軽負荷制御部とを備えたことを特徴とする。
【００１６】
前記ＰＦＣは、ＡＣ電力を入力し、指令信号Ｓ７０に基づき、前記ＡＣ電力における電流と電圧の位相が一致するようにスイッチング制御して力率を改善し、所定の第１の直流電圧Ｖpfc、及び第１の直流電流Ipfcを出力する回路である。前記ＬＬＣは、出力側に負荷が接続され、前記負荷が軽くなるとスイッチング周波数ｆswが高くなるスイッチング信号により、前記第１のＤＣ電圧Ｖpfc及び前記第１のＤＣ電流Ipfcをスイッチングし、スイッチングされた前記第１のＤＣ電圧Ｖpfc及び前記第１のＤＣ電流Ipfcを直列共振により昇圧させた後、整流して第２のＤＣ電圧Ｖo及び第２のＤＣ電流Iｏを出力するものである。
【００１７】
前記負荷状態検出部５０は、前記負荷の状態を示す負荷状態検出値Ｓ５０を出力するものである。前記軽負荷判定部６０は、前記第負荷状態検出値Ｓ５０が閾値以下となり、前記スイッチング周波数ｆswが上限値ｆswmaxに近づいたときに軽負荷であると判定するものである。又、前記軽負荷制御部７０は、前記軽負荷判定部６０の判定結果Ｓ６０が軽負荷のとき、前記第１のＤＣ電圧Ｖpfcoを所定値低下させる制御を行うものである。
【発明の効果】
【００１８】
本発明のスイッチング電源装置によれば、以下の（ａ）〜（ｄ）のような効果がある。
（ａ） ＬＬＣの負荷が軽負荷状態でないときには、第１のＤＣ電圧を所定値に保つようにしたので、負荷が動的に変化した場合にも、安定なＤＣ電力を負荷に供給できる。
【００１９】
（ｂ） 負荷状態検出部が出力する負荷状態検出値が閾値以下になったときに、軽負荷であると判定して第１のＤＣ電圧を下げるようにしたので、従来例に較べて簡単な装置構成及び制御で、ＬＬＣのスイッチング周波数の上限周波数を抑えることができる。
【図面の簡単な説明】
【００２０】
【図１】図１は本発明の実施例１におけるスイッチング電源装置の概略の構成を示すブロック図である。
【図２】図２は従来のスイッチング電源装置の概略の構成を示すブロック図である。
【図３】図３は図１のスイッチング電源装置２０の構成例を示す回路図である。
【図４−１】図４−１は図３のＰＦＣ３０の動作を説明するための入力波形図である。
【図４−２】図４−２は図３のＰＦＣ３０の動作を説明するための整流前の出力波形図である。
【図４−３】図４−３は図３のＰＦＣ３０の動作を説明するための整流後の出力波形図である。
【図５】図５は図３のＬＬＣ４０の負荷状態とスイッチング周波数の関係を示す特性図である。
【図６】図６はスイッチング電源装置２０，３の負荷状態に対するＤＣ電圧Ｖpfcとスイッチング周波数ｆswの関係を示す特性図である。
【図７】図７は図３における負荷状態判定結果とＤＣ電圧Ｖpfcの関係を示す図である。
【図８】図８は本発明の実施例２におけるスイッチング電源装置の構成例を示す回路図である。
【図９】図９は本発明の実施例３におけるスイッチング電源装置の構成例を示す回路図である。
【発明を実施するための形態】
【００２１】
本発明を実施するための形態は、以下の好ましい実施例の説明を添付図面と照らし合わせて読むと、明らかになるであろう。但し、図面はもっぱら解説のためのものであって、本発明の範囲を限定するものではない。
【実施例１】
【００２２】
（実施例１の構成）
図１は、本発明の実施例１におけるスイッチング電源装置の概略の構成を示すブロック図である。
【００２３】
ＡＣ電源１０から入力部１１を介してＡＣ電力が、スイッチング電源装置２０に入力される。入力部１１は、図示しないＥＭＩ（不要輻射対策用）フィルタ、ダイオードブリッジ等により構成され、入力されるＡＣ電圧及びＡＣ電流を全波整流した電圧Ｖｉ及び電流Ｉｉをスイッチング電源装置２０へ出力する回路である。
【００２４】
スイッチング電源装置２０は、電圧Ｖi及び電流Ｉiを入力し、負荷２１へＤＣ電圧Ｖo及びＤＣ電流Ｉoを出力するものであり、ＰＦＣ３０、ＬＬＣ４０、負荷状態検出部５０、軽負荷判定部６０、及び軽負荷制御部７０を備えている。
【００２５】
ＰＦＣ３０は、ＡＣ電力を入力し、指令信号Ｓ７０に基づき、ＡＣ電力における電流と電圧の位相が一致するように、ＡＣ電力における電流及び電圧をスイッチング制御して力率を改善し、所定の第１のＤＣ電圧Ｖpfc、及び第１のＤＣ電流IpfcをＬＬＣ４０へ出力する回路である。ＰＦＣ３０は、インダクタ、スイッチ、整流用ダイオード、及び平滑用コンデンサと、そのスイッチをオンオフ制御するＰＦＣ制御回路３１等とから構成されている。
【００２６】
ＬＬＣ４０は、ＰＦＣ３０から入力されたＤＣ電圧Ｖpfc、及びＤＣ電流Ipfcをスイッチングし、スイッチングされたＤＣ電圧Ｖpfc及びＤＣ電流Ipfcを直列共振により昇圧させた後、整流して第２のＤＣ電圧Ｖo及び第２のＤＣ電流Iｏを出力する回路である。このＬＬＣ４０は、２つのスイッチ、直列共振用のコンデンサ、インダクタ、変換トランス、及び２つの整流用ダイオードと、その２つのスイッチをオンオフを制御するＬＬＣ制御回路４１等とから構成されている。
【００２７】
負荷状態検出部５０は、ＰＦＣ３０の出力するＤＣ電流Ｉpfc、ＬＬＣ４０の出力するＤＣ電流Ｉｏ又はＤＣ電圧Ｖｏに基づいて、負荷状態検出値Ｓ５０を検出する機能を有し、この出力側に、軽負荷判定部６０が接続されている。軽負荷判定部６０は、負荷状態検出値Ｓ５０を入力し、この負荷状態検出値Ｓ５０が閾値以下の場合に軽負荷と判定し、軽負荷判定信号Ｓ６０を出力するものであり、この出力側に、軽負荷制御部７０が接続されている。軽負荷制御部７０は、軽負荷判定信号Ｓ６０が入力されたとき、ＰＦＣ３０へ指令信号Ｓ７０を出力し、ＤＣ電圧Ｖpfcを所定値低下させる制御を行うものである。
【００２８】
図３は、図１のスイッチング電源装置２０の構成例を示す回路図である。
ＰＦＣ３０において、ＡＣ電力を入力する一方の入力端子３０ａは、インダクタ３２を介して整流用ダイオード３３のアノードに接続されている。インダクタ３２と整流用ダイオード３３のアノードとの接続点と、他方の入力端子３０ｂとの間には、パワーＭＯＳトランジスタ３４のドレイン・ソースが接続されている。整流用ダイオード３３のカソード側には、コンデンサ（例えば、電解コンデンサ）３５の正極側が接続されている。電解コンデンサ３５の負極側は、負荷状態検出用の抵抗５１を介して、他方の入力端子側３０ｂに接続されている。ＮＭＯＳ型のパワーＭＯＳトランジスタ３４のゲートには、ＰＦＣ制御回路３１の出力信号が入力されている。コンデンサ３５の正極側からＤＣ電圧Ｖpfc及びＤＣ電流Ｉpfcを出力し、ＬＬＣ４０の２つの入力端子４０ａ，４０ｂへ与える。
【００２９】
ＬＬＣ４０の入力端子４０ａ，４０ｂ間には、ＮＭＯＳ型のパワーＭＯＳトランジスタ４２のドレイン・ソースとＮＭＯＳ型のパワーＭＯＳトランジスタ４３のドレイン・ソースとが、直列に接続されている。パワーＭＯＳトランジスタ４２のソースとパワーＭＯＳトランジスタ４３のドレインとの接続点には、コンデンサ４４を介してインダクタ４５の一方の端子が接続されている。インダクタ４５の他方の端子には、トランス４６の１次側コイルの一方の端子が接続され、このトランス４６の１次側コイルの他方の端子が、パワーＭＯＳトランジスタ４３のソースに接続されている。
【００３０】
トランス４６の２次側コイルの両端子には、２つの整流用ダイオード４７，４８のアノードが接続されている。２つの整流用ダイオード４７，４８の両カソードは、接続されている。各整流用ダイオード４７，４８には、コンデンサ４７ａ，４８ａが各々並列に接続されている。２つの整流用ダイオード４７，４８の各カソードの接続点と、トランス４６の２次側コイルの中間タップとの間には、負荷２１が接続され、ＤＣ電圧Ｖｏ及びＤＣ電流ＩｏからなるＤＣ電力が、その負荷２１に供給される。２つのパワーＭＯＳトランジスタ４２，４３のゲートには、ＬＬＣ制御回路４１の出力信号が入力されている。
【００３１】
負荷状態検出部５０は、ＤＣ電流Ｉpfcの帰路に挿入された抵抗５１により構成されている。この負荷状態検出部５０は、ＤＣ電流Ｉpfcが流れたときの抵抗５１の両端子間の電位差の電圧を、負荷状態検出値Ｓ５０として検出する機能を有している。
【００３２】
軽負荷判定部６０は、負荷状態検出部５０と軽負荷制御部７０との間に接続され、比較器６１により構成されている。比較器６１は、負荷状態検出値Ｓ５０と基準電圧Ｖａとを入力し、Ｓ５０≦Ｖａのとき、軽負荷判定信号Ｓ６０を軽負荷制御部７０へ出力する回路である。
【００３３】
軽負荷制御部７０は、軽負荷判定部６０とＰＦＣ３０との間に接続され、分圧比可変の分圧回路７１、及び誤差増幅器７２から構成されている。分圧回路７１は、電解コンデンサ３５の正極側及び負極側に並列接続された抵抗７１ａ，７１ｂの直列回路と、抵抗７１ｂの両端子に並列接続された抵抗７１ｃ及びＮＭＯＳ型のＭＯＳトランジスタ７１ｄの直列回路とから構成されている。ＭＯＳトランジスタ７１ｄのゲートには、軽負荷判定信号Ｓ６０が入力されている。ＤＣ電圧Ｖpfcを抵抗７１ａ，７１ｂで分圧した分圧電圧が、抵抗７１ａと抵抗７１ｂの接続点から出力され、誤差増幅器７２の一方の入力端子に与えられる。誤差増幅器７２は、一方の入力端子から分圧電圧を入力すると共に、他方の入力端子から基準電圧Ｖｄを入力し、基準電圧Ｖｄと分圧電圧との差が零になるような動作をし、指令信号Ｓ７０をＰＦＣ制御回路３１へ出力する回路である。
【００３４】
（実施例１のスイッチング電源装置の動作）
図１において、ＡＣ電源１０から入力されたＡＣ電力は、入力部１１内の図示しないダイオードブリッジにより全波整流され、電圧Ｖｉ及び電流Ｉｉをスイッチング電源装置２０内のＰＦＣ３０へ出力する。ＰＦＣ３０は、指令信号に基づき、電圧Ｖｉと電流Ｉｉの位相が一致するようにスイッチング制御して力率を改善し、所定の第１の直流電圧Ｖpfc、及び第１の直流電流Ipfcを、ＬＬＣ４０へ出力する。ＬＬＣ４０は、出力側に負荷２１が接続され、この負荷２１が軽くなるとスイッチング周波数ｆswを高くするスイッチング信号により、ＤＣ電圧Ｖpfc及びＤＣ電流Ipfcをスイッチングし、スイッチングされたＤＣ電圧Ｖpfc及びＤＣ電流Ipfcを直列共振により昇圧させた後、整流して第２のＤＣ電圧Ｖo及び第２のＤＣ電流Iｏを負荷２１へ出力する。
【００３５】
図４−１，図４−２，図４−３は、図３のＰＦＣ３０の動作を説明するための波形図であり、図４−１は（ａ）電流Ｉｉ及び（ｂ）電圧Ｖｉの波形図、図４−２はインダクタ３２と整流ダイオード３３のアノードとの接続点での（ａ）電流及び（ｂ）電圧の波形図、及び図４−３は（ａ）ＤＣ電圧Ｉpfc及び（ｂ）ＤＣ電圧Ｖpfcの波形図を示している。
【００３６】
図４−１、図４−２、図４−３において、横軸は時間（ｍｓ）を表し、縦軸は電流（Ａ）及び電圧（Ｖ）を表している。ＡＣ電源１０の周波数は５０Ｈｚ又は６０Ｈｚであるが、図４−１，図４−２，図４−３では、周波数５０Ｈｚの場合であり、電圧及び電流の波形は、１０ｍｓ毎に山と谷を繰り返している。
【００３７】
図３において、入力部１１がＰＦＣ３０へ出力する電圧Ｖｉ及び電流Ｉｉは、ＡＣ電源１０の出力するＡＣ電力を全波整流した波形であり、図４−１に示すような波形となる。パワーＭＯＳトランジスタ３４をＰＦＣ制御回路３１の出力信号でオンオフ制御すると、オン状態の時に電圧及び電流が上昇し、オフ状態の時に電圧及び電流が下降する。そのため、インダクタ３２と整流用ダイオード３３のアノードの接続点の整流前の波形は、図４−２に示すような鋸歯状の波形となる。電圧Ｖｉ及び電流Ｉｉを、図４−２のような波形にスイッチング制御することにより、電圧Ｖｉと電流Ｉｉの位相をほぼ一致させ、力率を改善することができる。
【００３８】
誤差増幅器７２は、ＤＣ電圧Ｖpfcが抵抗７１ａ〜７１ｃにより分圧された分圧電圧と基準電圧Ｖｄとの差が零になるように動作する。そのため、鋸歯状の波形の電圧及び電流の波高値は、誤差増幅器７２が出力する指令信号Ｓ７０により、所定の値に調整される。
所定の波高値に調整された鋸歯状の波形の電圧及び電流は、整流用ダイオード３３と電解コンデンサ３５により平滑化され、図４−３に示すようなＤＣ電流Ｉpfc及びＤＣ電圧Ｖpfcが出力される。
【００３９】
（ＬＬＣ４０の負荷状態とスイッチング周波数の関係）
図５は、図３のＬＬＣ４０の負荷状態とスイッチング周波数ｆswの関係を示す特性図である。
【００４０】
図５において、横軸は周波数（Ｈｚ）を表し、縦軸はＬＬＣ４０の電圧利得Gain（Ｖｏ/Ｖpfc）を表している。
【００４１】
図５の（ａ）の範囲は通常動作範囲を示し、図５の（ｂ）の範囲は重負荷動作範囲を示し、図５の（ｃ）の範囲は軽負荷動作範囲を示している。
【００４２】
図３のＬＬＣ４０内のコンデンサ４４、インダクタ４５、及びトランス４６の１次側コイルにより、共振回路が構成されている。コンデンサ４４の容量をＣｒ、インダクタ４５のインダクタンス値をＬｒ、トランス４６の１次側の相互インダクタンスをＬｓとすると、この共振回路は、２つの共振周波数ｆswmin、ｆswmaxを有し、
ｆswmax＝１／２π√（Ｌｒ・Ｃｒ）
ｆswmin＝１／２π√［（Ｌｒ＋Ｌｓ）・Ｃｒ］
となる。
【００４３】
ＬＬＣ４０の動作は、負荷の状態によって、以下の（１）〜（３）の３つの動作範囲に分けることができる。
【００４４】
（１）通常動作範囲
通常動作範囲は、図５の（ａ）の範囲であり、スイッチング周波数ｆswが、ｆswmin〜ｆswmaxの範囲である。この範囲では、スイッチング周波数ｆswを高すると、ＬＬＣ４０の入出力の変換ゲインGain（Ｖｏ／Ｖpfc）の値が連続的に減少する。そのため、スイッチング周波数を高くすることで、ＤＣ電圧Ｖｏを下げる制御ができる。スイッチング周波数が、ｆsw＝ｆswmaxのとき、変換ゲインGain＝１となる。ｆswmaxがスイッチング周波数の上限値となる。
【００４５】
（２）重負荷動作範囲
重負荷動作範囲は、図５の（ｂ）の範囲であり、スイッチング周波数ｆswが、０〜ｆswminの範囲である。この範囲では、パワーＭＯＳトランジスタ４２，４３から見た負荷２１が誘導性負荷とならないため、電圧共振ではなくて電流共振となる。スイッチング周波数ｆswが低い周波数の場合は、パワーＭＯＳトランジスタ４２に電流が流れているとき、パワーＭＯＳトランジスタ４３がオンしてしまうため、パワーＭＯＳトランジスタ４２のリカバリ（逆回復）時間の間、短絡電流が流れる。パワーＭＯＳトランジスタ４２のリカバリ時間はかなり遅いため、雑音と損失が発生する。逆に、パワーＭＯＳトランジスタ４３に電流が流れているとき、パワーＭＯＳトランジスタ４２がオンしてしまうため、パワーＭＯＳトランジスタ４３のリカバリ（逆回復）時間の間、短絡電流が流れ、雑音と損失が発生する。ＬＬＣ４０のスイッチング周波数がこの範囲に入ってしまうと、急激に温度が上昇して破損等につながる。ＬＬＣ制御回路４１は、この範囲に入らないように、スイッチング周波数ｆswを制御する。
【００４６】
（３）軽負荷動作範囲
軽負荷動作範囲は、図５の（ｃ）の範囲であり、スイッチング周波数ｆswが、ｆswmax以上の範囲である。この範囲では、ＬＬＣ４０の入出力の変換ゲインGainが１以下となる。スイッチング周波数ｆswをこの範囲で更に上昇させても、ＤＣ電圧Ｖｏをほとんど下げることができず、スイッチング周波数ｆswによるＤＣ電圧Ｖｏの制御が不能となる。
【００４７】
（実施例１におけるスイッチング電源装置の軽負荷時の動作）
図６（ａ），（ｂ）は、スイッチング電源装置２０，３における軽負荷時の制御の内容を説明するための特性図であり、同図（ａ）は実施例１における負荷状態に対するＤＣ電圧Ｖpfcとスイッチング周波数ｆswの関係を示す特性図、及び同図（ｂ）は従来例における負荷状態に対するＤＣ電圧Ｖpfcとスイッチング周波数ｆswの関係を示す特性図である。
【００４８】
図３において、負荷状態検出部５０を構成する抵抗５１の両端子の電位差の電圧を測定することにより、負荷状態検出値Ｓ５０を検出できる。抵抗５１の抵抗値をR51とし、ＤＣ電流Ｉpfcの電流値をＩpfcとすると、抵抗５１の両端子の電位差の電圧は、オームの法則から、抵抗５１の抵抗値とＤＣ電流Ｉpfcの電流値の積として求める。負荷状態検出値Ｓ５０の値は、
Ｓ５０＝Ｉpfc・R51
となる。負荷状態判定部６０を構成する比較器６１は、基準電圧Ｖａと負荷状態検出値Ｓ５０とを比較し、負荷状態検出値Ｓ５０が基準電圧Ｖａ以下のとき、軽負荷であると判定し、軽負荷判定信号Ｓ６０を、分圧回路７１内のＭＯＳトランジスタ７１ｄのゲートへ出力する。ＭＯＳトランジスタ７１ｄは、ゲートに軽負荷判定信号Ｓ６０が入力されると、オフ状態となる。分圧回路７１は、軽負荷判定信号Ｓ６０が入力されると、ＭＯＳトランジスタ７１ｄがオフ状態となるため、抵抗７１ｃが切り離される。この時、ＤＣ電圧Ｖpfcを抵抗７１ａと抵抗７１ｂとで分圧した分圧電圧を、抵抗７１ａと抵抗７１ｂとの接続点から誤差増幅器７２の一方の入力端子へ出力する。誤差増幅器７２は、この分圧電圧と他方の入力端子に入力される基準電圧Ｖｄとの差が零になるような指令信号Ｓ７０を、ＰＦＣ３０内のＰＦＣ制御回路３１へ出力する。
【００４９】
分圧回路７１内の抵抗７１ａの抵抗値をR1、抵抗７１ｂの抵抗値をR2、抵抗７１ｃの抵抗値をR3とし、抵抗７１ｂと抵抗７１ｃの並列接続の合成抵抗値を(R2//R3)と表す。軽負荷でないとき、及び軽負荷時の分圧電圧は、それぞれ、
軽負荷でないときの分圧電圧＝{(R2//R3)／［R1＋(R2//R3)］}・Ｖpfc
軽負荷時の分圧電圧＝［R2/(R1＋R2)］・Ｖpfc
となる。誤差増幅器７２は、この分圧電圧と基準電圧Ｖｄとの差が零になるよう制御されるので、軽負荷でないときは、
Ｖｄ＝{(R2//R3)／［R1＋(R2//R3)］}・Ｖpfc
となるように、ＤＣ電圧Ｖpfcが制御され、結果として、ＤＣ電圧Ｖpfcは、
Ｖpfc＝{［R1＋(R2//R3)］／(R2//R3)}・Ｖｄ
となる。一方、軽負荷時には、
Ｖｄ＝［R2/(R1＋R2)］・Ｖpfc
となるように、ＤＣ電圧Ｖpfcが制御され、結果として、ＤＣ電圧Ｖpfcは、
Ｖpfc＝［(R1＋R2)/R2］・Ｖｄ
となる。［(R1＋R2)/R2］・Ｖｄの値は、
{［R1＋(R2//R3)］／(R2//R3)}・Ｖｄ
の値より所定値低い値であるので、軽負荷時には、軽負荷でないときに較べＤＣ電圧Ｖpfcの電圧を所定値低下させることになる。軽負荷時に、ＤＣ電圧Ｖpfcの電圧を所定値低下させることにより、スイッチング周波数の上昇が抑制され、図６（ａ）に示すように、スイッチング周波数ｆswが上限周波数ｆswmaxを超えない。
【００５０】
一方、図６（ｂ）に示す従来例では、ＤＣ電圧Ｖpfcを軽負荷時と通常負荷時とで、一定に保つ制御がされており、軽負荷時に、スイッチング周波数ｆswが上限周波数ｆswmaxを超えている。スイッチング周波数ｆswが上限周波数ｆswmaxを超えた場合には、ＤＣ電圧Ｖｏの制御が不能になり、電気的特性が保証されない。
【００５１】
図７は、図３における軽負荷判定結果とＤＣ電圧Ｖpfcの関係を示す図である。
この図７では、軽負荷状態検出値Ｓ５０と基準電圧Ｖａの関係、軽負荷以外と軽負荷時における軽負荷判定信号Ｓ６０の有無、ＭＯＳトランジスタ７１ｄの導通状態、及びＤＣ電圧Ｖpfcの関係を示している。
【００５２】
軽負荷以外の時には、
Ｖａ＜Ｓ５０
であり、軽負荷判定信号Ｓ６０は出力されず、ＭＯＳトランジスタ７１ｄはオン状態である。そのため、ＤＣ電圧Ｖpfcの値は、
Ｖpfc＝{［R1＋(R2//R3)］／(R2//R3)}・Ｖｄ
となる。
【００５３】
軽負荷時には、
Ｓ５０≦Ｖａ
であり、軽負荷判定信号Ｓ６０が出力され、ＭＯＳトランジスタ７１ｄはオフ状態である。従って、ＤＣ電圧Ｖpfcの値は、
Ｖpfc＝［(R1＋R2)/R2］・Ｖｄ
となる。
【００５４】
（実施例１の効果）
本実施例１によれば、基準電圧Ｖａと検出した負荷状態検出値Ｓ５０とを比較し、負荷状態検出値Ｓ５０が基準電圧Ｖａ以下であるとき、軽負荷であると判定し、ＤＣ電圧Ｖpfcを所定値低下させている。そのため、トランス４６を大きくすることなく、軽負荷軽負荷時のスイッチング周波数ｆswの上昇を抑えることができ、軽負荷時の電気的特性を保証できるスイッチング電源装置を小型・軽量で実現することができる。
【００５５】
更に、本実施例１によれば、ＰＦＣ３０の出力帰路上に設けた抵抗５１の両端子の電圧差に基づいて負荷状態検出値Ｓ５０を検出しているので、ＰＦＣ３０の出力帰路上に抵抗５１と比較器６１を設けるのみで、ＬＬＣ４０に部品を追加することなく、ＬＬＣ４０の負荷状態の検出をすることができる。
【実施例２】
【００５６】
（実施例２の構成）
図８は、本発明の実施例２におけるスイッチング電源装置の構成例を示す回路図であり、実施例１を示す図３中の要素と共通の要素には共通の符号が付されている。
【００５７】
本実施例２のスイッチング電源装置２０Ａでは、実施例１のスイッチング電源装置２０における負荷状態検出部５０、軽負荷判定部６０、及び軽負荷制御部７０内の分圧回路７１に代えて、これらとは構成の異なる負荷状態検出部５０Ａ、軽負荷判定部６０Ａ、及び軽負荷制御部７０内の分圧回路７１Ａが設けられている。
【００５８】
負荷状態検出部５０Ａは、第２のＤＣ電流Ｉｏの帰路に設けられた抵抗５２で構成されている。抵抗５２の両端子の電位差の電圧として負荷状態検出値Ｓ５０Ａを検出し、この負荷状態検出値Ｓ５０Ａを比較器６１の一方の入力端子へ出力している。
【００５９】
軽負荷判定部６０Ａは、比較器６１、抵抗６２、及び発光ダイオード６３で構成されている。比較器６１の入力端子には、基準電圧Ｖｂと負荷状態検出値Ｓ５０Ａが入力されている。比較器６１の出力側は、発光ダイオード６３のカソード側に接続され、発光ダイオード６３のアノード側が、抵抗６２を介してＤＣ電圧Ｖｏにプルアップ接続されている。
【００６０】
分圧回路７１Ａは、電解コンデンサ３５の正極側及び負極側に並列接続された抵抗７１ａ，７１ｂの直列回路と、抵抗７１ｂの両端子に並列接続された抵抗７１ｃ及びフォトトランジスタ７３の直列回路とから構成されている。軽負荷判定部６０Ａの発光ダイオード６３と分圧回路７１Ａのフォトトランジスタ７３とは、フォトカプラを構成している。その他の構成は、実施例１の構成と同様である。
【００６１】
（実施例２の動作）
比較器６１は、基準電圧Ｖｂと負荷状態検出値Ｓ５０Ａを比較し、負荷状態検出値Ｓ５０Ａが基準電圧Ｖｂより大きいときは論理レベルＬの信号を出力し、負荷状態検出値Ｓ５０Ａが基準電圧Ｖｂ以下のとき論理レベルＨの信号を出力する。
【００６２】
負荷状態検出値Ｓ５０Ａが基準電圧Ｖｂより大きいときは、発光ダイオード６３のカソードへ論理レベルＬの信号が出力されるので、発光ダイオード６３は、フォトトランジスタ７３のベースへ光信号を放出する。これにより、フォトトランジスタ７３は、オン状態となる。
【００６３】
一方、負荷状態検出値Ｓ５０Ａが基準電圧Ｖｂ以下のときは、発光ダイオード６３のカソードへ論理レベルＨの信号が出力されるので、発光ダイオード６３は、光信号を放出しない。これにより、フォトトランジスタ７３は、オフ状態となる。その他の動作については、実施例１の動作と同様である。
【００６４】
（実施例２の効果）
本実施例２によれば、実施例１の効果と同様に、トランス４６を大きくすることなく、軽負荷時のスイッチング周波数ｆswの上昇を抑えることができる。そのため、トランス４６を大きくする必要がなく、軽負荷時の電気的特性を保証できるスイッチング電源装置を小型・軽量で実現することができる。
【００６５】
更に、軽負荷判定部６０Ａから分圧回路７１Ａへの軽負荷判定結果の受け渡しを、発光ダイオード６３とフォトトランジスタ７３とからなるフォトカプラにより行っているので、ＰＦＣ３０とＬＬＣ４０との間の電気的絶縁を保持することができる。
【実施例３】
【００６６】
（実施例３の構成）
図９は、本発明の実施例３におけるスイッチング電源装置の構成例を示す回路図であり、実施例１を示す図３中の要素と共通の要素には共通の符号が付されている。
【００６７】
本実施例３のスイッチング電源装置２０Ｂは、実施例１のスイッチング電源装置２０における負荷状態検出部５０、軽負荷判定部６０、及び軽負荷制御部７０内の分圧回路７１に代えて、これらとは構成の異なる負荷状態検出部５０Ｂ、軽負荷判定部６０Ｂ、及び軽負荷制御部７０内の分圧回路７１Ａが設けられている。
【００６８】
負荷状態検出部５０Ｂは、負荷２１の両端子に直列に接続された抵抗５３及び抵抗５４により構成されている。第２のＤＣ電圧Ｖｏを抵抗５３と抵抗５４とで分圧した電圧が、抵抗５３及び抵抗５４の接続点から、負荷状態検出値Ｓ５０Ｂとして、比較器６１の一方の入力端子へ出力される。
【００６９】
軽負荷判定部６０Ｂは、比較器６１、抵抗６２、及び発光ダイオード６３とで構成されている。比較器６１の入力端子には、基準電圧Ｖｃと負荷状態検出値Ｓ５０Ｂが入力されている。比較器６１の出力側は、発光ダイオード６３のカソード側に接続され、発光ダイオード６３のアノード側が、抵抗６２を介してＤＣ電圧Ｖｏにプルアップ接続されている。
【００７０】
軽負荷制御部７０内の分圧回路７１Ａの構成は、実施例２の構成と同様である。その他の構成は、実施例１の構成と同様である。
【００７１】
（実施例３の動作）
比較器６１は、基準電圧Ｖｂと負荷状態検出値Ｓ５０Ａを比較し、負荷状態検出値Ｓ５０Ｂが基準電圧Ｖｃより大きいときは論理レベルＬの信号を出力し、負荷状態検出値Ｓ５０Ｂが基準電圧Ｖｃ以下のとき論理レベルＨの信号を出力する。
【００７２】
負荷状態検出値Ｓ５０Ｂが基準電圧Ｖｃより大きいときは、発光ダイオード６３のカソードへ論理レベルＬの信号が出力されるので、発光ダイオード６３が、フォトトランジスタ７３のベースへ光信号を放出する。これにより、フォトトランジスタ７３は、オン状態となる。
【００７３】
一方、負荷状態検出値Ｓ５０Ｂが基準電圧Ｖｃ以下のときは、発光ダイオード６３のカソードへ論理レベルＨの信号が出力されるので、発光ダイオード６３が、光信号を放出しない。これにより、フォトトランジスタ７３は、オフ状態となる。その他の動作については、実施例１の動作と同様である。
【００７４】
（実施例３の効果）
本実施例３によれば、実施例１の効果と同様に、トランス４６を大きくすることなく軽負荷時のスイッチング周波数ｆswの上昇を抑えることができるので、トランス４６を大きくする必要がない。これにより、軽負荷時の電気的特性を保証できるスイッチング電源装置を小型・軽量で実現することができる。
【００７５】
更に、実施例２の効果と同様に、軽負荷判定部６０Ａから分圧回路７１Ａへの軽負荷判定結果の受け渡しを、発光ダイオード６３とフォトトランジスタ７３とからなるフォトカプラにより行っているので、ＰＦＣ３０とＬＬＣ４０との間の電気的絶縁を保持することができる。
【００７６】
（変形例）
本発明は、上記実施例に限定されず、種々の変形が可能である。この変形例としては、例えば、次の（１）〜（４）のようなものがある。
【００７７】
（１） 実施例では、負荷状態検出値Ｓ５０を検出する構成として、ＤＣ電流が流れる抵抗符号を用いているが、電流帰路に電磁的に結合されたカプラを設けて、ＤＣ電流に基づく負荷状態検出値Ｓ５０の検出を行うことも可能である。
【００７８】
（２） 分圧回路７１は、電解コンデンサ３５の正極側及び負極側に並列接続された抵抗７１ａ，７１ｂの直列回路と、抵抗７１ｂの両端子に並列接続された抵抗７１ｃ及びＮＭＯＳ型のＭＯＳトランジスタ７１ｄの直列回路とから構成されているが、抵抗７１ａ〜７１ｃ及びＮＭＯＳ型のＭＯＳトランジスタ７１ｄの接続は、実施例に限定されない。例えば、抵抗７１ａの両端子に並列接続された抵抗７１ｃ及びＰＭＯＳ型のＭＯＳトランジスタ７１ｄの直列回路とから構成してもよい。
【００７９】
（３） 実施例では、負荷状態判定部６０と、軽負荷制御部７０をハードウェアで構成したが、負荷状態判定部６０の機能及び軽負荷制御部７０の機能をソフトウェアで実現してもよい。例えば、図示しない制御回路を設け、負荷状態検出値Ｓ５０を入力し、負荷状態検出値Ｓ５０と閾値を比較し、負荷状態検出値Ｓ５０が閾値以下の場合に、ＤＣ電圧Ｖpfcの電圧を所定値低下させる制御を、ソフトウェアにより実現してもよい。
【００８０】
（４） 比較器６１と誤差増幅器７２を１つの演算増幅器で構成してもよく、軽負荷判定部６０と軽負荷制御部７０とを一体的に形成してもよい。
【符号の説明】
【００８１】
１，１０ ＡＣ電源
２，１１ 入力部
３，２０，２０Ａ，２０Ｂ スイッチング電源装置
４，２１ 負荷
３ａ，３０ ＰＦＣ
３１ ＰＦＣ制御回路
３２，４５ インダクタ
３３，４７，４８ 整流用ダイオード
３ｂ，４０ ＬＬＣ
４１ ＬＬＣ制御回路
３４，４２，４３ ＮＭＯＳ型のパワーＭＯＳトランジスタ
３５ コンデンサ（例えば、電解コンデンサ）
４４，４７ａ，４８ａ コンデンサ
５０，５０Ａ，５０Ｂ 負荷状態検出部
５１〜５４，６２，７１ａ〜７１ｃ 抵抗
６０，６０Ａ，６０Ｂ 軽負荷判定部
６３ 発光ダイオード
７０ 軽負荷制御部
７１ｄ ＭＯＳトランジスタ
７２ 誤差増幅器
７３ フォトトランジスタ
【特許請求の範囲】
【請求項１】
交流電力を入力し、指令信号Ｓ７０に基づき、前記交流電力における電流と電圧の位相が一致するようにスイッチング制御して力率を改善し、所定の第１の直流電圧Ｖpfc、及び第１の直流電流Ipfcを出力する力率改善回路３０と、
出力側に負荷が接続された直列共振コンバータ４０であって、前記負荷が軽くなるとスイッチング周波数ｆswが高くなるスイッチング信号により、前記第１の直流電圧Ｖpfc及び前記第１の直流電流Ipfcをスイッチングし、スイッチングされた前記第１の直流電圧Ｖpfc及び前記第１の直流電流Ipfcを直列共振により昇圧させた後、整流して第２の直流電圧Ｖo及び第２の直流電流Iｏを出力する前記直列共振コンバータ４０と、
前記負荷の状態を示す負荷状態検出値Ｓ５０を出力する負荷状態検出部５０と、
前記第負荷状態検出値Ｓ５０が閾値以下となり、前記スイッチング周波数ｆswが上限値ｆswmaxに近づいたときに軽負荷であると判定する軽負荷判定部６０と、
前記軽負荷判定部６０の判定結果Ｓ６０が軽負荷のときには、前記第１の直流電圧Ｖpfcoを所定値低下させる制御を行う軽負荷制御部７０と、
を備えたことを特徴とするスイッチング電源装置２０。
【請求項２】
前記負荷状態検出部５０は、前記第１の直流電流Ｉpfcに基づいて前記負荷状態検出値Ｓ５０を出力し、
前記軽負荷判定部６０は、前記負荷状態検出値Ｓ５０が、前記閾値としての第１の閾値電圧Ｖａ以下になったときに前記軽負荷であると判定することを特徴とする請求項１記載のスイッチング電源装置２０。
【請求項３】
前記負荷状態検出部５０は、前記第２の直流電流Ｉoに基づいて前記負荷状態検出値Ｓ５０Ａを出力し、
前記軽負荷判定部６０Ａは、前記負荷状態検出値Ｓ５０Ａが、前記閾値としての第２の閾値電圧Ｖｂ以下になったときに前記軽負荷であると判定することを特徴とする請求項１記載のスイッチング電源装置２０Ａ。
【請求項４】
前記負荷状態検出部５０は、前記第２の直流電圧Ｖoに基づいて前記負荷状態検出値Ｓ５０Ｂを出力し、
前記軽負荷判定部６０Ｂは、前記負荷状態検出値Ｓ６０Ｂが、前記閾値としての第３の閾値電圧Ｖｃ以下になったときに前記軽負荷であると判定することを特徴とする請求項１記載のスイッチング電源装置２０Ｂ。
【請求項５】
前記軽負荷制御部７０は、
前記第１の直流電圧Ｖpfcを所定の分圧比で分圧し、前記判定結果Ｓ６０が前記軽負荷のときには、前記分圧比を変化させた分圧電圧を出力する分圧回路７１と、
基準電圧Ｖｄと前記分圧電圧とを入力し、前記基準電圧Ｖｄと前記分圧電圧との差が零になるような前記指令信号Ｓ７０を前記力率改善回路３０へ出力する誤差増幅器７２と、
を有することを特徴とする請求項１記載のスイッチング電源装置２０。
【請求項１】
交流電力を入力し、指令信号Ｓ７０に基づき、前記交流電力における電流と電圧の位相が一致するようにスイッチング制御して力率を改善し、所定の第１の直流電圧Ｖpfc、及び第１の直流電流Ipfcを出力する力率改善回路３０と、
出力側に負荷が接続された直列共振コンバータ４０であって、前記負荷が軽くなるとスイッチング周波数ｆswが高くなるスイッチング信号により、前記第１の直流電圧Ｖpfc及び前記第１の直流電流Ipfcをスイッチングし、スイッチングされた前記第１の直流電圧Ｖpfc及び前記第１の直流電流Ipfcを直列共振により昇圧させた後、整流して第２の直流電圧Ｖo及び第２の直流電流Iｏを出力する前記直列共振コンバータ４０と、
前記負荷の状態を示す負荷状態検出値Ｓ５０を出力する負荷状態検出部５０と、
前記第負荷状態検出値Ｓ５０が閾値以下となり、前記スイッチング周波数ｆswが上限値ｆswmaxに近づいたときに軽負荷であると判定する軽負荷判定部６０と、
前記軽負荷判定部６０の判定結果Ｓ６０が軽負荷のときには、前記第１の直流電圧Ｖpfcoを所定値低下させる制御を行う軽負荷制御部７０と、
を備えたことを特徴とするスイッチング電源装置２０。
【請求項２】
前記負荷状態検出部５０は、前記第１の直流電流Ｉpfcに基づいて前記負荷状態検出値Ｓ５０を出力し、
前記軽負荷判定部６０は、前記負荷状態検出値Ｓ５０が、前記閾値としての第１の閾値電圧Ｖａ以下になったときに前記軽負荷であると判定することを特徴とする請求項１記載のスイッチング電源装置２０。
【請求項３】
前記負荷状態検出部５０は、前記第２の直流電流Ｉoに基づいて前記負荷状態検出値Ｓ５０Ａを出力し、
前記軽負荷判定部６０Ａは、前記負荷状態検出値Ｓ５０Ａが、前記閾値としての第２の閾値電圧Ｖｂ以下になったときに前記軽負荷であると判定することを特徴とする請求項１記載のスイッチング電源装置２０Ａ。
【請求項４】
前記負荷状態検出部５０は、前記第２の直流電圧Ｖoに基づいて前記負荷状態検出値Ｓ５０Ｂを出力し、
前記軽負荷判定部６０Ｂは、前記負荷状態検出値Ｓ６０Ｂが、前記閾値としての第３の閾値電圧Ｖｃ以下になったときに前記軽負荷であると判定することを特徴とする請求項１記載のスイッチング電源装置２０Ｂ。
【請求項５】
前記軽負荷制御部７０は、
前記第１の直流電圧Ｖpfcを所定の分圧比で分圧し、前記判定結果Ｓ６０が前記軽負荷のときには、前記分圧比を変化させた分圧電圧を出力する分圧回路７１と、
基準電圧Ｖｄと前記分圧電圧とを入力し、前記基準電圧Ｖｄと前記分圧電圧との差が零になるような前記指令信号Ｓ７０を前記力率改善回路３０へ出力する誤差増幅器７２と、
を有することを特徴とする請求項１記載のスイッチング電源装置２０。
【図１】
【図２】
【図３】
【図４−１】
【図４−２】
【図４−３】
【図５】
【図６】
【図７】
【図８】
【図９】
【図２】
【図３】
【図４−１】
【図４−２】
【図４−３】
【図５】
【図６】
【図７】
【図８】
【図９】
【公開番号】特開２０１２−２４９３６３（Ｐ２０１２−２４９３６３Ａ）
【公開日】平成２４年１２月１３日（２０１２．１２．１３）
【国際特許分類】
【出願番号】特願２０１１−１１７１３０（Ｐ２０１１−１１７１３０）
【出願日】平成２３年５月２５日（２０１１．５．２５）
【出願人】（０００００２０３７）新電元工業株式会社 (776)
【Ｆターム（参考）】
【公開日】平成２４年１２月１３日（２０１２．１２．１３）
【国際特許分類】
【出願日】平成２３年５月２５日（２０１１．５．２５）
【出願人】（０００００２０３７）新電元工業株式会社 (776)
【Ｆターム（参考）】
[ Back to top ]