センサノードチップ
【課題】初期化後の待ち受け時に交流電流発生器からの電流供給が止まらない場合のLSIの破壊を防ぐ。
【解決手段】センサノードチップは、外部の振動に応じて検知信号を出力するセンサ素子部3の出力に応じて所定の閾値で出力信号を遷移させるセンサ素子信号検出回路4と、外部の振動に応じて交流電流を発生させる交流電流発生器1から出力される電荷を蓄積する蓄電回路2とを備える。蓄電回路2は、整流回路20と、電荷蓄積部21と、制御スイッチ23,24と、電荷蓄積部21の出力電圧が第1の電圧を超えたときに制御スイッチ23をオン状態にする電圧検知回路22と、電荷蓄積部21の出力電圧を制限する電圧制限回路25とから構成される。センサ素子信号検出回路4は、センサ素子部3からの検知信号に基づく電圧を閾値処理して制御スイッチ24をオン状態にする。
【解決手段】センサノードチップは、外部の振動に応じて検知信号を出力するセンサ素子部3の出力に応じて所定の閾値で出力信号を遷移させるセンサ素子信号検出回路4と、外部の振動に応じて交流電流を発生させる交流電流発生器1から出力される電荷を蓄積する蓄電回路2とを備える。蓄電回路2は、整流回路20と、電荷蓄積部21と、制御スイッチ23,24と、電荷蓄積部21の出力電圧が第1の電圧を超えたときに制御スイッチ23をオン状態にする電圧検知回路22と、電荷蓄積部21の出力電圧を制限する電圧制限回路25とから構成される。センサ素子信号検出回路4は、センサ素子部3からの検知信号に基づく電圧を閾値処理して制御スイッチ24をオン状態にする。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、センサノードチップに関するものであり、特に電池交換を必要とせずに生活環境の振動や光などから抽出したエネルギを基に、センサノードチップをナノワット級で動作させるための低電力化技術に関するものである。
【背景技術】
【0002】
各種のデータを検知するセンサに通信機能やデータ処理機能を付加して高機能なセンサノードを構成し、さらにこれらセンサノードでネットワークを構築するセンサネットワーク技術の研究が進んでいる。
このセンサネットワーク技術では、センサノードの小型化・軽量化を目的として、データを検知して受信装置へ送信するための回路構成を半導体チップで実現したセンサノードチップが注目されている。
【0003】
このようなセンサノードチップは、物や人などの様々な対象に取り付けられることで、その対象の各種状態を示すデータを検知して、無線信号により受信装置へ送信することができる。このため、受信装置で受信したこれら検知データを、インターネットなどのネットワークを介して収集することで、様々なサービスを実現することができ、いわゆるユビキタスネットワークサービスを実現することができる。例えば、装置に取り付けたセンサノードチップでその振動周波数や加速度を検知するとともに、受信装置でこれら検知データを収集して提供することにより、ネットワークを介して遠隔地で装置の動作状態を把握でき、有用な保守・整備サービスを広い範囲で提供することが可能となる。
【0004】
図26は、従来のセンサノードシステムの構成を示すブロック図である(例えば特許文献1参照)。センサノードシステム500は、センサノードチップ50と受信装置60で構成される。センサノードチップ50で検知したデータは無線電波を介して受信装置60に送信される。無線電波は、比較的微弱な無線信号であり、数十cmから数十m離れた距離を通信できる。
【0005】
センサノードチップ50は、センサ素子部51、センサ回路部52、A/D変換部53、CPU54、メモリ部55、無線部56、および電源部57により構成され、電源部57から各ブロックへ電力が供給されている。電源部57は、例えば振動エネルギーを電気エネルギーに変換する発電機構や2次電池等で構成されており、長時間の動作が実現可能なように工夫されている。
【0006】
センサ素子部51から得られた差動の電圧信号は、センサ回路52の差動増幅器AMPで増幅された後、後段のA/D変換部53でA/D変換され、CPU54によりメモリ部55へ検知データとして保存される。その後、検知データはCPU54により所定のタイミングでメモリ部55から読み出され、無線部56から無線電波により受信装置60へ送信される。
【0007】
図27は、センサ素子部およびセンサ回路部の構成を示す回路図である。センサ素子部51は、電源電位VDDと接地電位GNDとの間に逆方向で並列接続された2つの振動センサ51A,51Bから構成されている。振動センサ51Aは、外部振動により互いに逆方向に容量値が変化する2つの可変容量素子CP1,CN1の直列接続からなり、振動センサ51Bは、外部振動により互いに逆方向に容量値が変化する2つの可変容量素子CP2,CN2からなる。
【0008】
図28は、振動センサの構成例を示す図である。振動センサ51A,51Bは、MEMS(Micro Electro Mechanical System)プロセスによりシリコンチップ上に構成された微細な櫛歯構造からなり、可動電極51Mと2つの固定電極51P,51Nとを有している。
これら振動センサ51A,51Bにおいて、外部振動で可動電極51Mが振動することにより、固定電極51P,51Nとの距離が変化して、可動電極51Mと固定電極51P,51Nと間の容量CP,CNの大きさが変化する。この際、固定電極51Pと固定電極51Nとの中間に可動電極51Mが配置されているため、これら容量CP,CNは差動的に変化する。
【0009】
したがって、ノードN1を介して固定電極51Pへ電源電位VDDを印加し、ノードN2を介して固定電極51Nへ接地電位GNDを印加した場合、VDDとGNDの中間電位を中心として外部振動に応じて電圧が上下に変化する電圧信号が、可動電極51MのノードN3からセンサ回路52へ出力される。この際、振動センサ51A,51Bは、電源電位VDDと接地電位GNDとの間に逆方向で並列接続されていることから、同一外部振動に対して互いに逆位相の電圧信号がセンサ回路52へ出力される。
【0010】
また、センサノードチップ50にエネルギーを供給する電源部57の従来例を図29に示す。電源部57は、交流電流発生器81の両端子に、ショットキーダイオードのブリッジ接続による整流回路82および容量83を介して出力端子84が接続された構成である。整流回路82は、交流電流発生器81から出力される交流電流を整流し、容量83で平滑化して出力端子84に取り出された電力が負荷回路85に供給される。ここで、負荷回路85は、図26に示したセンサ素子部51、センサ回路部52、A/D変換部53、CPU54、メモリ部55および無線部56に相当する。
【0011】
交流電流発生器81は、微小な生活空間エネルギーを電気エネルギーに変換するために、その出力は電圧型ではなく電流型になっている。例えば、MEMS技術等により製作されるエレクトレットの振動を電流に変換する交流電流発生器81は、その大きさが数十μmから数mmで、大きさにより1nA程度から数μA程度の交流電流を発生する。図29に示した例は、振動エネルギーを元に交流電流発生器81が出力する交流電流から蓄電する蓄電回路となっている。このような蓄電回路については、例えば特許文献2、非特許文献1に開示されている。
【先行技術文献】
【特許文献】
【0012】
【特許文献1】特開2004−024551号公報
【特許文献2】特開2009−055769号公報
【非特許文献】
【0013】
【非特許文献1】Y.B.Jeon,et al.,“MEMS power generator with transverse mode thin film PZT”,ELSEVIER,Sensors and Actuators A 122,2005,pp.16-22
【発明の概要】
【発明が解決しようとする課題】
【0014】
従来のセンサノードチップでは、センサノードチップの電力消費がゼロの状態(例えば初期化後の待ち受け状態)で、かつ交流電流発生器からの電流供給が止まらない場合に、電源部(蓄電回路)の出力電圧が増加し続け、この出力電圧がセンサノードチップを構成するLSIの耐圧を越えてしまい、LSIを破壊してしまう可能性があった。
【0015】
本発明は、上記課題を解決するためになされたもので、電池交換を必要とせずに自然エネルギーを基にした発電で動作させることができ、かつ初期化後の待ち受け時に交流電流発生器からの電流供給が止まらない場合でもLSIを破壊することがないセンサノードチップを提供することを目的とする。
【課題を解決するための手段】
【0016】
本発明のセンサノードチップは、外部の振動に応じて検知信号を出力するセンサ素子部からの前記検知信号に応じて、所定の閾値で出力信号を遷移させるセンサ素子信号検出回路と、外部の振動に応じて交流電流を発生させる交流電流発生器から出力される電荷を蓄積し、無線電波を送信する無線部に電源を供給する蓄電回路とを備え、前記蓄電回路は、前記交流電流発生器からの出力電流を整流する整流回路と、前記整流回路から出力された電荷を蓄積する第1の電荷蓄積部と、前記第1の電荷蓄積部の出力端子と前記センサ素子信号検出回路の電源端子との間に設けられた第1の制御スイッチと、前記第1の電荷蓄積部の出力電圧が所定の第1の電圧を超えたときに前記第1の制御スイッチをオン状態にして、前記第1の電荷蓄積部から前記センサ素子信号検出回路に電源を供給する第1の電圧検知回路と、前記第1の電荷蓄積部の出力端子と前記無線部の電源端子との間に設けられた第2の制御スイッチと、前記第1の電荷蓄積部の出力電圧が所定の第2の電圧を超えないように制限する電圧制限回路とから構成され、前記センサ素子信号検出回路は、前記センサ素子部からの検知信号に基づく電圧を閾値処理して、前記第2の制御スイッチをオン状態にし、前記第1の電荷蓄積部から前記無線部に電源を供給することを特徴とするものである。
【0017】
また、本発明のセンサノードチップの1構成例(第1の実施の形態)において、前記センサ素子信号検出回路は、前記第1の制御スイッチから電源が供給され、前記センサ素子部からの検知信号に応じて固定容量素子を充電するセンサ回路と、前記第1の制御スイッチから電源が供給され、前記センサ回路の出力電圧が所定の閾値に達したときに、前記第2の制御スイッチをオン状態にして、前記第1の電荷蓄積部から前記無線部に電源を供給する閾値回路とから構成されることを特徴とするものである。
また、本発明のセンサノードチップの1構成例(第2の実施の形態)において、前記センサ素子信号検出回路は、前記第1の制御スイッチから電源が供給され、前記センサ素子部からの検知信号に応じて固定容量素子を充電するセンサ回路と、前記第1の制御スイッチから電源が供給され、前記センサ回路の出力電圧が所定の閾値に達したときに、前記第2の制御スイッチをオン状態にする制御信号を出力する閾値回路と、前記第2の制御スイッチから電源が供給され、前記センサ回路の出力電圧をデジタルデータに変換して前記無線部の信号入力端子に出力するA/D変換回路と、前記閾値回路の出力端子と前記第2の制御スイッチの制御端子との間に設けられ、前記閾値回路から出力される制御信号を遅延させる第1の遅延部とから構成され、前記蓄電回路は、さらに、前記第2の制御スイッチの出力端子と前記無線部の電源端子との間に設けられた第2の遅延部を備えることを特徴とするものである。
【0018】
また、本発明のセンサノードチップの1構成例(第3の実施の形態)において、前記センサ素子信号検出回路は、前記第1の制御スイッチから電源が供給され、前記センサ素子部からの検知信号に応じて固定容量素子を充電するセンサ回路と、前記第1の制御スイッチから電源が供給され、前記センサ回路の出力電圧が所定の閾値に達したときに、前記第2の制御スイッチをオン状態にして、前記第1の電荷蓄積部から前記無線部に電源を供給すると共に、前記センサ回路の出力電圧の傾きに相当するデジタルデータを前記無線部の信号入力端子に出力する傾き検出回路とから構成され、前記傾き検出回路は、前記センサ回路の出力電圧が所定の論理閾値に達したときに、前記第2の制御スイッチをオン状態にする制御信号を出力する第1の閾値回路と、前記センサ回路の出力を入力とし、前記第1の閾値回路よりも大きい論理閾値を有する第2の閾値回路と、前記第1、第2の閾値回路の出力を基に前記センサ回路の出力電圧の傾きを検出する傾き信号生成部と、この傾き信号生成部の出力を基に発振する発振部と、この発振部が出力するパルスの数を計数し、計数結果を示すデジタルデータを前記無線部の信号入力端子に出力するカウンタとから構成されることを特徴とするものである。
【0019】
また、記載の本発明のセンサノードチップの1構成例(第1の実施の形態)において、前記電圧制限回路は、電流を接地電位に流す負荷回路と、前記第1の電荷蓄積部の出力端子と前記負荷回路との間に設けられた第3の制御スイッチと、前記第1の電荷蓄積部の出力電圧が所定の第2の電圧を超えたときに前記第3の制御スイッチをオン状態にして、前記第1の電荷蓄積部の電荷を前記負荷回路に流す第2の電圧検知回路とから構成されることを特徴とするものである。
また、本発明のセンサノードチップの1構成例(第4の実施の形態)において、前記電圧制限回路は、直列接続された複数のダイオードから構成され、先頭のダイオードのアノード端子は前記第1の電荷蓄積部の出力端子に接続され、最後尾のダイオードのカソード端子は接地されることを特徴とするものである。
また、本発明のセンサノードチップの1構成例(第6の実施の形態)において、前記電圧制限回路は、電荷を蓄積する容量素子からなる負荷回路と、前記第1の電荷蓄積部の出力端子と前記負荷回路との間に設けられた第3の制御スイッチと、前記第1の電荷蓄積部の出力電圧が所定の第2の電圧を超えたときに前記第3の制御スイッチをオン状態にして、前記第1の電荷蓄積部の電荷を前記負荷回路に流す第2の電圧検知回路とから構成されることを特徴とするものである。
【0020】
また、本発明のセンサノードチップの1構成例(第7の実施の形態)において、前記電圧制限回路は、前記第1の電荷蓄積部の出力電圧が所定の第2の電圧を超えると出力信号を遷移させる第2の電圧検知回路と、この第2の電圧検知回路の出力の遷移回数を計数するカウンタと、直列に接続された複数の第3の制御スイッチと、前記カウンタの出力をデコードし、デコード結果に応じて前記第3の制御スイッチを制御するデコーダと、各第3の制御スイッチの出力端子と接地電位との間に設けられた複数の容量素子とから構成され、先頭の第3の制御スイッチの入力端子は前記第1の電荷蓄積部の出力端子に接続されることを特徴とするものである。
また、本発明のセンサノードチップの1構成例(第8の実施の形態)において、前記電圧制限回路は、支柱と支持部で支持された可動部と固定の電極との間に可変容量が形成され、前記電極に印加される前記第1の電荷蓄積部の出力電圧に応じて前記可変容量が変化するMEMS可変容量素子から構成されることを特徴とするものである。
【0021】
また、本発明のセンサノードチップの1構成例(第9の実施の形態)において、前記電圧制限回路は、直列に接続された複数の第3の制御スイッチと、先頭の第3の制御スイッチの入力端子および各第3の制御スイッチの出力端子と接地電位との間にそれぞれ設けられ、支柱と支持部で支持された可動部と固定の第1、第2の電極との間に第1、第2の可変容量が形成される複数のMEMS可変容量素子と、各第3の制御スイッチに対応して1つずつ設けられ、対応する第3の制御スイッチの直前に設けられた前記MEMS可変容量素子の可動部と第2電極との間に形成される第2の可変容量が所定の容量値よりも大きくなったことを検知したときに出力信号を遷移させ、対応する第3の制御スイッチをオン状態にする複数の容量閾値回路とから構成され、先頭の第3の制御スイッチの入力端子は前記第1の電荷蓄積部の出力端子に接続され、前記MEMS可変容量素子の第1の電極は前記第3の制御スイッチの入力端子または出力端子に接続され、第2の電極は前記容量閾値回路の入力端子に接続され、前記容量閾値回路の電源端子は前記第3の制御スイッチの入力端子または出力端子に接続されることを特徴とするものである。
【0022】
また、本発明のセンサノードチップの1構成例(第9の実施の形態)において、前記容量閾値回路は、一端が前記MEMS可変容量素子の第2の電極に接続され、他端が容量閾値回路の電源端子に接続された固定容量素子と、容量閾値回路の電源端子から電源が供給され、前記MEMS可変容量素子の第2の電極の電圧が所定の閾値電圧より小さくなったときに、対応する第3の制御スイッチをオン状態にする閾値回路とから構成されることを特徴とするものである。
また、本発明のセンサノードチップの1構成例(第1の実施の形態)において、前記センサ素子部は、第1の固定電極と第2の固定電極とが振動により可動する可動電極と対向して配置され、前記センサ回路は、順方向で直列接続された3つのダイオードと、一端がセンサ回路の出力端子に接続され、他端が接地電位に接続された前記固定容量素子とから構成され、第1のダイオードのアノード端子はセンサ回路の電源端子に接続され、前記第1のダイオードのカソード端子と第2のダイオードのアノード端子は前記センサ素子部の第1の固定電極に接続され、前記第2のダイオードのカソード端子と第3のダイオードのアノード端子は前記センサ素子部の第2の固定電極に接続され、前記第3のダイオードのカソード端子はセンサ回路の出力端子に接続されることを特徴とするものである。
【0023】
また、本発明のセンサノードチップの1構成例(第1、第2の実施の形態)において、前記閾値回路は、ゲート端子が前記センサ回路の出力端子に接続され、ソース端子が閾値回路の電源端子に接続され、ドレイン端子が閾値回路の出力端子に接続され、前記センサ回路の出力電圧が所定の論理閾値より低いときにオン状態となり論理閾値より高いときにオフ状態となる第1極性トランジスタと、ゲート端子が接地電位または接地電位から第2極性トランジスタの閾値電圧までの範囲で設定された固定電位に接続され、ドレイン端子が前記第1極性トランジスタのドレイン端子および閾値回路の出力端子に接続され、ソース端子が接地電位に接続された第2極性トランジスタと、前記第1極性トランジスタのドレイン端子および閾値回路の出力端子に接続され、前記第1極性トランジスタがオン状態のときの充電電流により電荷を蓄積する第2の電荷蓄積部とから構成されることを特徴とするものである。
また、本発明のセンサノードチップの1構成例(第3の実施の形態)において、前記第1、第2の閾値回路は、それぞれ、ゲート端子が前記センサ回路の出力端子に接続され、ソース端子が第1、第2の閾値回路の電源端子に接続され、ドレイン端子が第1、第2の閾値回路の出力端子に接続され、前記センサ回路の出力電圧が所定の論理閾値より低いときにオン状態となり論理閾値より高いときにオフ状態となる第1極性トランジスタと、第1の端子が前記第1極性トランジスタのドレイン端子および第1、第2の閾値回路の出力端子に接続され、第2の端子が接地電位に接続され、前記第1の端子から前記第2の端子に流れる電流を制限する電流制限部と、前記第1極性トランジスタのドレイン端子および第1、第2の閾値回路の出力端子に接続され、前記第1極性トランジスタがオン状態のときの充電電流により電荷を蓄積する第2の電荷蓄積部とから構成され、前記第2の閾値回路の電流制限部の電流値は、前記第1の閾値回路の電流制限部の電流値よりも小さいことを特徴とするものである。
【発明の効果】
【0024】
本発明によれば、センサノードチップは、センサ素子信号検出回路と、蓄電回路とを備え、蓄電回路は、整流回路と、第1の電荷蓄積部と、第1の制御スイッチと、第1の電圧検知回路と、第2の制御スイッチと、電圧制限回路とから構成される。本発明では、ナノアンペア以下の微小な交流電流発生器が出力する電流を蓄電する蓄電回路が供給するエネルギーで動作し、初期化後の待ち受け時にセンサ素子信号検出回路が電力消費しないようにすることができ、さらに第1の電荷蓄積部の出力電圧が上昇してセンサ素子信号検出回路が動作した後にセンサ素子部からの検知信号に基づく電圧が閾値に達したときに無線部に電源を供給して起動させることができる。本発明では、外部振動の検知結果に応じた送信間隔で無線電波を送信することができるため、センサ素子部からの検知信号をA/D変換して無線電波で送信する必要がなくなり、センサノードチップ内で大きな電力を消費していたA/D変換部やCPU、メモリが不要となるので、センサノードチップ全体の消費電力を効果的に低減することが可能となる。本発明のセンサノードチップを用いれば、センサノードチップの消費電力をナノワットレベルの極限まで低減することができる。したがって、センサノードチップの電源部の発電量を大きくする必要がなく、小型の交流電流発生器を使用することができ、交流電流発生器の体積を小さくすることができる。そのため、センサノードチップの小型化が達成され、いままでサイズの制約で埋め込むことができなかった物や人の部分にもセンサノードチップを埋め込むことができる。さらには、センサノードシステムを用いたユビキタスネットワークサービスの範囲を広げることができ、ユーザの利便性を高めたサービスを提供することができ、効果大である。また、本発明では、電圧制限回路を設けることにより、第1の電荷蓄積部の出力電圧を制限することができるので、初期化後の待ち受け時に交流電流発生器からの電流供給が止まらない場合であっても、センサノードチップのLSIが破壊されることがなくなる。
【0025】
また、本発明では、センサ素子信号検出回路を、センサ回路と、閾値回路とから構成することにより、外部振動の待ち受け時に無線部が電力を消費しないようにすることができ、センサノードチップの消費電力を削減することが可能となる。
【0026】
また、本発明では、センサ素子信号検出回路を、センサ回路と、閾値回路と、A/D変換回路と、第1の遅延部とから構成し、蓄電回路に第2の遅延部を設けることにより、センサノードチップからの1回の無線出力でイベント発生時の振動の大きさを受信装置側に送信することが可能となる。
【0027】
また、本発明では、センサ素子信号検出回路を、センサ回路と、傾き検出回路とから構成し、傾き検出回路を、第1の閾値回路と、第2の閾値回路と、傾き信号生成部と、発振部と、カウンタとから構成することにより、センサノードチップからの1回の無線出力でイベント発生時の振動の大きさを受信装置側に送信することが可能となる。
【0028】
また、本発明では、電圧制限回路を、電流を接地電位に流す負荷回路と、第3の制御スイッチと、第2の電圧検知回路とから構成することにより、第1の電荷蓄積部の出力電圧を制限することができる。
【0029】
また、本発明では、電圧制限回路を、直列接続された複数のダイオードから構成することにより、第1の電荷蓄積部の出力電圧を制限することができる。
【0030】
また、本発明では、電圧制限回路を、電荷を蓄積する容量素子からなる負荷回路と、第3の制御スイッチと、第2の電圧検知回路とから構成することにより、電圧制限回路のリーク電流を低減することができ、第1の電荷蓄積部に電荷を効率よく蓄積することができる。
【0031】
また、本発明では、電圧制限回路を、第2の電圧検知回路と、カウンタと、複数の第3の制御スイッチと、デコーダと、複数の容量素子とから構成することにより、第1の電荷蓄積部がフル充電された場合の無線送信回数を増加させることができる。
【0032】
また、本発明では、電圧制限回路を、MEMS可変容量素子から構成することにより、消費電力と回路面積を低減することができる。
【0033】
また、本発明では、電圧制限回路を、複数の第3の制御スイッチと、複数のMEMS可変容量素子と、複数の容量閾値回路とから構成することにより、消費電力と回路面積を低減することができ、さらに第1の電荷蓄積部がフル充電された場合の無線送信回数を増加させることができる。
【0034】
また、本発明では、容量閾値回路を、固定容量素子と、閾値回路とから構成することにより、第2の可変容量が所定の容量値よりも大きくなったことを検知することができる。
【0035】
また、本発明では、センサ回路を、順方向で直列接続された3つのダイオードと、一端がセンサ回路の出力端子に接続され、他端が接地電位に接続された固定容量素子とから構成することにより、外部振動の大きさに応じた傾きで出力電圧が上昇するセンサ回路を実現することができる。
【0036】
また、本発明では、閾値回路を、第1極性トランジスタと、第2極性トランジスタと、第2の電荷蓄積部とから構成することにより、閾値回路を流れる貫通電流をサブマイクロアンペア以下の電流に低減することができる。
【図面の簡単な説明】
【0037】
【図1】本発明の第1の実施の形態に係るセンサノードチップの構成を示すブロック図である。
【図2】本発明の第1の実施の形態において整流回路に用いるダイオードの構成を示す回路図である。
【図3】本発明の第1の実施の形態における電圧制限回路の構成を示すブロック図である。
【図4】本発明の第1の実施の形態におけるセンサ素子部およびゼロパワーセンサ回路の構成を示す回路図である。
【図5】本発明の第1の実施の形態におけるセンサ素子部に用いる振動センサの構成を示す図である。
【図6】本発明の第1の実施の形態におけるゼロパワー閾値回路の構成を示す回路図である。
【図7】本発明の第1の実施の形態におけるゼロパワーセンサ回路およびゼロパワー閾値回路の動作を示す信号波形図である。
【図8】本発明の第1の実施の形態におけるゼロパワーセンサ回路およびゼロパワー閾値回路の動作を示す信号波形図である。
【図9】本発明の第1の実施の形態における無線回路の動作を示す説明図である。
【図10】本発明の第2の実施の形態に係るセンサノードチップの構成を示すブロック図である。
【図11】本発明の第2の実施の形態に係るセンサノードチップの動作を示す信号波形図である。
【図12】本発明の第3の実施の形態に係るセンサノードチップの構成を示すブロック図である。
【図13】本発明の第3の実施の形態におけるゼロパワー傾き検出回路の構成を示すブロック図である。
【図14】本発明の第3の実施の形態における第1のゼロパワー閾値回路の構成を示す回路図である。
【図15】本発明の第3の実施の形態に係るセンサノードチップの動作を示す信号波形図である。
【図16】本発明の第4の実施の形態に係る電圧制限回路の構成を示す回路図である。
【図17】本発明の第4の実施の形態において電圧制限回路に用いるダイオードの構成を示す回路図である。
【図18】本発明の第5の実施の形態において電圧制限回路に用いるダイオードの構成を示す回路図である。
【図19】本発明の第6の実施の形態に係る電圧制限回路の構成を示すブロック図である。
【図20】本発明の第7の実施の形態に係る電圧制限回路の構成を示すブロック図である。
【図21】本発明の第8の実施の形態に係る電圧制限回路の構成を示す回路図である。
【図22】本発明の第8の実施の形態において電圧制限回路に用いるMEMS可変容量素子の構造を示す図である。
【図23】本発明の第9の実施の形態に係る電圧制限回路の構成を示すブロック図である。
【図24】本発明の第9の実施の形態において電圧制限回路に用いるMEMS可変容量素子の構造を示す図である。
【図25】本発明の第9の実施の形態において電圧制限回路に用いる容量閾値回路の構成を示すブロック図である。
【図26】従来のセンサノードシステムの構成を示すブロック図である。
【図27】従来のセンサノードチップにおけるセンサ素子部およびセンサ回路部の構成を示す回路図である。
【図28】従来のセンサノードチップにおける振動センサの構成例を示す図である。
【図29】従来のセンサノードチップにおける電源部の構成例を示す図である。
【発明を実施するための形態】
【0038】
[第1の実施の形態]
以下、本発明の実施の形態について図面を参照して説明する。図1は本発明の第1の実施の形態に係るセンサノードチップの構成を示すブロック図である。
本実施の形態のセンサノードチップは、交流電流発生器1と、蓄電回路2と、センサ素子部3と、センサ素子信号検出回路4と、無線回路5とから構成される。
【0039】
交流電流発生器1は、図29で説明したとおり、外部の振動に応じて交流電流を発生する。
蓄電回路2は、整流回路20と、電荷蓄積部21と、電圧検知回路22と、制御スイッチ23,24と、電圧制限回路25とから構成される。整流回路20は、2つのダイオードD1,D2からなる。電荷蓄積部21としては、容量素子が使用される。
【0040】
センサ素子部3は、外部の振動に応じて容量値が変化する可変容量素子を有し、容量変化に応じた検知信号を出力する。
センサ素子信号検出回路4は、ゼロパワーセンサ回路40と、ゼロパワー閾値回路41とから構成される。
【0041】
交流電流発生器1から出力される交流電流は、整流回路20で整流され、電荷蓄積部21に蓄電される。このとき、整流回路20と電荷蓄積部21との接点端子の電圧VCHは、階段状に上昇する。電圧検知回路22は、電圧VCHが所定の電圧まで上昇したか否かを検知する。電圧検知回路22は、電圧VCHが第1の閾値電圧を超えた場合、制御スイッチ23をオフ状態からオン状態にする。これにより、電荷蓄積部21から制御スイッチ23を介してセンサ素子信号検出回路4に電力が供給される。
【0042】
センサ素子信号検出回路4に電力が供給されている状態で、センサ素子部3が反応する振動が発生すると、センサ素子部3から検知信号が出力される。初期状態では、センサ素子部3から検知信号が出力されず、ゼロパワーセンサ回路40の出力電圧は接地電位となっている。これに対して、センサ素子部3から検知信号が出力されると、ゼロパワーセンサ回路40の出力電圧が上昇する。
【0043】
ゼロパワー閾値回路41は、ゼロパワーセンサ回路40の出力電圧が所定の閾値電圧に達したか否かを検出する。ゼロパワー閾値回路41は、ゼロパワーセンサ回路40の出力電圧が所定の閾値電圧に達した場合、制御スイッチ24をオフ状態からオン状態にする。これにより、無線回路5が動作し、無線回路5は、外部から振動が加えられたことを示す信号を記憶したり無線送信したりする。
【0044】
整流回路20に用いるダイオードD1,D2の具体例を図2に示す。ダイオードD1は、nMOSトランジスタQ1、pMOSトランジスタQ2の順に配置し、nMOSトランジスタQ1のソース端子とpMOSトランジスタQ2のソース端子を直結し、nMOSトランジスタQ1のゲート端子とpMOSトランジスタQ2のドレイン端子を直結し、nMOSトランジスタQ1のドレイン端子とpMOSトランジスタQ2のゲート端子を直結した構成からなる。nMOSトランジスタQ1のドレイン端子がカソードに相当し、pMOSトランジスタQ2のドレイン端子がアノードに相当する。pMOSトランジスタQ2側が高電位のときに順バイアスである。ダイオードD2も、ダイオードD1と同じ構成を有する。
【0045】
このダイオードD1,D2の特長は、ダイオードを逆バイアスにしたときに、ダイオードを構成するnMOSトランジスタQ1のゲート−ソース間電圧およびpMOSトランジスタQ2のゲート−ソース間電圧が共に逆バイアスされるため、リーク電流がショットキーダイオードの逆バイアス時に比べて非常に小さいことである。
【0046】
交流電流発生器1から正の電荷が供給される場合、交流電流発生器1の出力電位が正になる。このため、ダイオードD1のpMOSトランジスタQ2側が高電位になり、ダイオードD1が順バイアスになって電流が流れ、電荷蓄積部21に電荷が蓄積される。ダイオードD2のnMOSトランジスタQ1側が高電位になり、ダイオードD2が逆バイアスになるので、ダイオードD2には電流は流れない。
【0047】
また、交流電流発生器1から負の電荷が供給される場合、交流電流発生器1の出力電位が負になる。このため、ダイオードD1のpMOSトランジスタQ2側が低電位になり、ダイオードD1が逆バイアスになって電流が流れず、ダイオードD2および接地電位側に電流が流れる。このとき、逆バイアスのダイオードD1のリーク電流は非常に小さいので、交流電流発生器1の出力電位が正のときに蓄積される電荷が負のときに消失する電荷に比べて桁違いに大きく、電荷蓄積部21に徐々に電荷が蓄積される。こうして、図2に示したような構成を採用することにより、ダイオードD1,D2のリーク電流を低減することができ、電荷を電荷蓄積部21に効率よく蓄積することができる。
【0048】
本実施の形態では、センサ素子部3が反応する振動が発生せず、ゼロパワーセンサ回路40の出力電圧が変化しない場合、制御スイッチ24がオフ状態のままとなるので、整流回路20と電荷蓄積部21との接点端子の電圧VCHが上昇し続ける。
電圧制限回路25は、電圧VCHが第2の閾値電圧(第2の閾値電圧>第1の閾値電圧)を超えたことを検知すると、電荷蓄積部21に溜まった電荷を抜き取り、電圧VCHが第2の閾値電圧以下になるようにする。電圧制限回路25の具体例を図3に示す。
【0049】
電圧制限回路25は、電圧検知回路250と、制御スイッチ251と、負荷回路252とから構成される。
電圧検知回路250は、入力端子の電圧VCHが第2の閾値電圧を超えていることを検知したとき、制御スイッチ251をオフ状態からオン状態にし、電荷蓄積部21に溜まった電荷を負荷回路252に流し、電圧VCHが第2の閾値電圧以下に低下したとき、再び、制御スイッチ251をオフ状態とする。電圧制限回路25は、このような動作を繰り返すことで電圧VCHが第2の閾値電圧を超えないようにし、電圧VCHがセンサノードチップを構成するLSIの耐圧を超えないようにする。こうして、電圧制限回路25は、LSIの破壊を防ぐ。
【0050】
図4は、センサ素子部3およびゼロパワーセンサ回路40の構成を示す回路図である。センサ素子部3は、電源電位VDDと接地電位GNDとの間に接続された振動センサ30から構成されている。振動センサ30は、外部振動により差動的に容量値が変化する2つの可変容量素子CP,CNの直列接続からなる。
【0051】
図5は、振動センサ30の構成例を示す図である。振動センサ30は、前述した振動センサ51A,51Bと同様に、MEMSプロセスによりシリコンチップ上に構成された微細な櫛歯構造からなり、可動電極30Mと2つの固定電極30P,30Nとを有している。
【0052】
外部振動で可動電極30Mが振動することにより、固定電極30P,30Nとの距離が変化して、可動電極30Mと固定電極30P,30Nと間の容量CP,CNの大きさが変化する。この際、固定電極30Pと固定電極30Nとの中間に可動電極30Mが配置されているため、これら容量CP,CNは差動的に変化する。
本実施の形態では、ノードN3を介して可動電極30Mへ接地電位GNDを印加している。これにより、外部振動に応じて正負に電圧が差動で変化する検知信号が、固定電極30P,30NからノードN1,N2を介してそれぞれ出力される。
【0053】
ゼロパワーセンサ回路40は、図4に示すように、順方向で直列接続されたダイオードD3〜D5と固定容量素子CSとからなり、これらが電源電位VDDと接地電位GNDとの間に直列接続されている。図4の例では、MOSトランジスタでダイオードを構成しているが、PNダイオードを用いてもよい。
【0054】
ゼロパワーセンサ回路40において、ダイオードD3のアノード端子は、電源電位VDDに接続され、ダイオードD3のカソード端子とダイオードD5のアノード端子との間にダイオードD4が順方向で直列接続されている。また、ダイオードD5のカソード端子と接地電位GNDとの間に固定容量素子CSが接続されている。
【0055】
また、ゼロパワーセンサ回路40では、各ダイオード間を接続する接続ノードのうち隣り合う2つの接続ノードごとに、一方の接続ノードが可変容量素子CPのノードN1に接続され、他方の接続ノードが可変容量素子CNのノードN2に接続されている。したがって、センサ素子部3のノードN1は、ダイオードD3とダイオードD4との接続ノードに接続され、センサ素子部3のノードN2は、ダイオードD4とダイオードD5との接続ノードに接続されている。これにより、センサ素子部3のノードN1,N2から出力された逆位相の2つの検知信号BP,BNによりダイオードD3〜D5が交互に導通制御され、電源電位VDDにより固定容量素子CSが徐々に充電される。
【0056】
図6は、ゼロパワー閾値回路41の構成を示す回路図である。ゼロパワー閾値回路41は、ゲート端子が入力端子IN(ゼロパワーセンサ回路40の出力端子)に接続され、ソース端子が電源電位VDDに接続され、ドレイン端子が出力端子OUTに接続されたpMOSトランジスタQ3と、ゲート端子が固定電位端子REFに接続され、ソース端子が接地され、ドレイン端子がpMOSトランジスタQ3のドレイン端子および出力端子OUTに接続されたnMOSトランジスタQ4と、第1の端子が第1のpMOSトランジスタQ3のドレイン端子および出力端子OUTに接続され、第2の端子が接地された電荷蓄積部C1とから構成される。電荷蓄積部C1としては、容量素子が使用される。固定電位端子REFには、接地電位からnMOSトランジスタQ4の閾値電圧以下の参照電圧が入力される。
【0057】
ゼロパワーセンサ回路40の出力電圧が接地電位から上昇してゼロパワー閾値回路41の入力端子INの電圧が上昇すると、pMOSトランジスタQ3はオフ状態に近付いてくる。固定電位端子REFに入力される参照電圧により、nMOSトランジスタQ4のドレイン−ソース間電流はサブマイクロアンペア以下に設定されている。なお、サブマイクロアンペアの電流とは、100nAの電流のことを意味する。
【0058】
ゼロパワー閾値回路41の電源電位をVDD、pMOSトランジスタQ3の閾値電圧をVthとすると、入力端子INの電圧(ゼロパワーセンサ回路40の出力電圧)がVDD−Vth付近の電圧に到達したところでpMOSトランジスタQ3のソース−ドレイン間電流がnMOSトランジスタQ4のドレイン−ソース間電流よりも小さくなり、電荷蓄積部C1に充電された電荷がnMOSトランジスタQ4へ流れ始める。
【0059】
これにより、出力端子OUTの電圧が低下し、電荷蓄積部C1の容量値と電流制限部を構成するnMOSトランジスタQ4の電流値とで決まる放電時間の後、出力端子OUTは接地電位となる。こうして、ゼロパワー閾値回路41は、VDD−Vthを論理閾値とした閾値処理を行うことになる。
【0060】
図7は、ゼロパワーセンサ回路40およびゼロパワー閾値回路41の動作を示す信号波形図である。検知期間の開始時点である時刻T0において、固定容量素子CSの電圧は接地電位GNDと等しいものとする。その後、一定周波数の外部振動をセンサノードチップに与えた場合、この外部振動に応じてセンサ素子部3から出力される検知信号BP,BNの電圧が変化する。この際、1回の振動でセンサ素子部3の可変容量素子CP,CNに充電される電荷は一定であることから、電荷Q=容量C×電圧Vの関係に基づき、容量Cと電圧Vとが反比例する。
【0061】
このため、1回の振動で固定電極30Pと可動電極30Mとの距離が大きくなって可変容量素子CPの容量Cが小さくなると検知信号BPの電圧が高くなり、上記距離が小さくなって可変容量素子CPの容量Cが大きくなると検知信号BPの電圧が低くなる。また、このことは、固定電極30Nと可動電極30Mとから構成される可変容量素子CNと検知信号BNとの関係についても同様である。
【0062】
ここで、図5に示したように、可変容量素子CP,CNは対称構造をなすことから、検知信号BP,BNは、図7に示すように逆位相の信号となる。なお、検知信号BP,BNの波形については、実際には外部振動の状態に応じて曲線となるが、回路動作の説明を容易とするため、図7では、検知信号BP,BNを矩形波形で示してある。
【0063】
ゼロパワーセンサ回路40のダイオードD3〜D5は、それぞれの両端電圧差がしきい値電圧Vt以上になった時点で導通状態となる。このため、検知信号BPの電圧が電源電位VDDよりVt以上低下した時点でダイオードD3が導通し、検知信号BNの電圧が検知信号BPの電圧よりVt以上低下した時点でダイオードD4が導通し、検知信号BNの電圧が固定容量素子CSの電位すなわちセンサ出力信号SOの電圧よりVt以上上昇した時点でダイオードD5が導通する。
【0064】
このため、外部振動の繰り返しに応じて、ダイオードD3,D5とダイオードD4とが交互に導通することから、電源電位VDDからの電荷がダイオードD3〜D5を介して固定容量素子CSまで順に伝達されて充電される。
【0065】
したがって、時刻T0から時刻T1までの期間ΔT1では、ゼロパワーセンサ回路40の出力電圧、すなわちセンサ出力信号SOの電圧がゼロパワー閾値回路41の閾値電圧に達していないため、ゼロパワー閾値回路41からスイッチオフを示す制御信号が制御スイッチ24に出力される。一方、時刻T1に、センサ出力信号SOの電圧がゼロパワー閾値回路41の閾値電圧に達した時点で、ゼロパワー閾値回路41からスイッチオンを示す制御信号が制御スイッチ24に出力される。これにより、時刻T0の動作開始から期間ΔT1経過後に、無線回路5に対して電源供給が行われて、無線電波が送信されることになる。
【0066】
このように、センサ出力信号SOの電圧は、検知信号BP,BNの繰り返し回数に依存する。このため、検知信号BP,BNの繰り返し速度、すなわち外部振動の周波数や加速度の大きさに応じて、センサ出力信号SOの電圧が上昇する速度が変化する。
【0067】
図8は、ゼロパワーセンサ回路40およびゼロパワー閾値回路41の他の動作を示す信号波形図である。図8では、図7の場合よりも低い周波数の外部振動がセンサノードチップへ与えられた場合が例として示されている。この場合には、図7の場合よりも外部振動の周波数が低いため、センサ出力信号SOの電圧が上昇する速度は遅くなり、センサ出力信号SOの電圧がゼロパワー閾値回路41の閾値電圧に達するまでに、期間ΔT1より長い期間ΔT2を要している。
【0068】
この結果、無線回路5に対して、外部振動の周波数あるいは加速度の大きさに応じた間隔で、蓄電回路2から電力が供給されることになる。図9は、無線回路5の動作を示す説明図である。前述した図7および図8の動作で得られた期間ΔT1,ΔT2をパルス間隔として、無線電波が間欠的に送信される。無線電波の1回あたりの送信期間は、例えば1ms以下であることが望ましい。これにより、μWより小さいnW(ナノワット)レベルまで低電力化が可能である。
【0069】
以上、説明したように、本実施の形態のセンサノードチップは、外部振動の待ち受け時に電力を消費しないゼロパワーセンサ回路40を備えており、消費電力の大きなA/D変換回路、メモリおよびCPUを必要としないため、生活環境の振動などのエネルギーを電気エネルギーに変換する電源回路から供給される電力で動作することができる。また、本実施の形態では、電圧制限回路25を設けることにより、電荷蓄積部21の電圧VCHを制限することができるので、外部振動の待ち受け時に交流電流発生器1からの電流供給が多くなって、電荷蓄積部21の電圧VCHが上昇し過ぎ、センサノードチップを構成するLSIを破壊してしまうという問題を防ぐことができる。
【0070】
[第2の実施の形態]
次に、本発明の第2の実施の形態について説明する。図10は、本発明の第2の実施の形態に係るセンサノードチップの構成を示すブロック図である。
本実施の形態のセンサノードチップは、交流電流発生器1と、蓄電回路2aと、センサ素子部3と、センサ素子信号検出回路4aと、無線回路5aとから構成される。センサ素子信号検出回路4aは、ゼロパワーセンサ回路40と、ゼロパワー閾値回路41と、A/D変換回路42と、遅延部43とから構成される。
【0071】
本実施の形態は、センサ素子信号検出回路4aに、ゼロパワーセンサ回路40の出力電圧をデジタルデータに変換するA/D変換回路42とゼロパワー閾値回路41の出力信号を遅延させる遅延部43とを備え、蓄電回路2aの制御スイッチ24と無線回路5aとの間に遅延部26を備える点が、第1の実施の形態と異なる。さらに、本実施の形態は、無線回路5aがゼロパワーセンサ回路40の出力のデジタルデータを無線送信する点が、第1の実施の形態と異なる。
【0072】
図11は、本実施の形態のセンサノードチップの動作を示す信号波形図である。センサ素子部3からの検知信号によりゼロパワーセンサ回路40の出力電圧(センサ出力信号SO)が上昇し、ゼロパワー閾値回路41の閾値電圧に達した時点で(図11の時刻T1)、ゼロパワー閾値回路41からスイッチオンを示す制御信号が出力される。ここまでの動作は第1の実施の形態と同じである。
【0073】
本実施の形態では、遅延部43が設けられているため、ゼロパワー閾値回路41の出力信号の遷移から遅延部43の遅延時間分だけ遅れた時刻T2において制御スイッチ24がオフ状態からオン状態となる。これにより、電荷蓄積部21から制御スイッチ24を介してA/D変換回路42に電力が供給される。A/D変換回路42は、ゼロパワーセンサ回路40の出力電圧をデジタルデータに変換する。A/D変換回路42としては、逐次比較型やデルタシグマ型、パイプライン型、フラッシュ型などのA/D変換回路を用いればよい。
【0074】
本実施の形態では、A/D変換回路42と遅延部43とを設けることにより、ゼロパワー閾値回路41の出力が遷移した時刻T1から遅延部43の遅延時間の間に上昇したゼロパワーセンサ回路40の出力電圧を検出することができる。
制御スイッチ24がオン状態となった後、蓄電回路2aの遅延部26の遅延時間後に無線回路5aに電力が供給される。ここで、遅延部26の遅延時間は、遅延部43の遅延時間よりも長い時間に設定されている。したがって、無線回路5aは、A/D変換回路42から出力されたデジタルデータを無線送信する。
【0075】
本実施の形態では、ゼロパワーセンサ回路40の出力をゼロパワー閾値回路41で閾値処理し、所定の遅延時間後にA/D変換回路42を作動させ、ゼロパワーセンサ回路40の出力の傾きに相当するデジタル値に変換して無線回路5aに出力させる。第1の実施の形態では、振動の大きさを受信装置側で検知するために2回以上の無線出力が必要であったのに対し、本実施の形態では、1回の無線出力によりイベント発生時の振動の大きさを検知できるという効果がある。
【0076】
[第3の実施の形態]
次に、本発明の第3の実施の形態について説明する。図12は、本発明の第3の実施の形態に係るセンサノードチップの構成を示すブロック図である。
本実施の形態のセンサノードチップは、交流電流発生器1と、蓄電回路2と、センサ素子部3と、センサ素子信号検出回路4bと、無線回路5bとから構成される。センサ素子信号検出回路4bは、ゼロパワーセンサ回路40と、ゼロパワー傾き検出回路44とから構成される。
【0077】
本実施の形態は、センサ素子信号検出回路4bに、ゼロパワーセンサ回路40の出力を入力信号とし、無線回路5bにデジタルデータを出力するゼロパワー傾き検出回路44を備える点が、第1の実施の形態と異なる。
【0078】
ゼロパワー傾き検出回路44の具体的な構成例を図13に示す。ゼロパワー傾き検出回路44は、閾値電圧の異なる第1、第2のゼロパワー閾値回路440,441と、傾き信号生成部442と、発振許可部443と、発振部444と、カウンタ445とから構成される。
【0079】
第1のゼロパワー閾値回路440の構成を図14に示す。第1のゼロパワー閾値回路440は、ゲート端子が入力端子IN(ゼロパワーセンサ回路40の出力端子)に接続され、ソース端子が電源電位VDDに接続され、ドレイン端子が出力端子OUTに接続されたpMOSトランジスタQ5と、第1の端子がpMOSトランジスタQ5のドレイン端子および出力端子OUTに接続され、第2の端子が接地された電流制限部I1と、第1の端子がpMOSトランジスタQ5のドレイン端子および出力端子OUTに接続され、第2の端子が接地された電荷蓄積部C2とから構成される。電流制限部I1としては、サブマイクロアンペア以下の電流を流す電流源が使用され、電荷蓄積部C2としては、容量素子が使用される。
【0080】
第1のゼロパワー閾値回路440の動作を説明する。センサノードチップの初期化時に入力端子INの電圧はLowとなり、pMOSトランジスタQ5がオン状態となり、電荷蓄積部C2に電荷が充電され、出力端子OUTの電圧がHighとなる。
【0081】
センサ素子部3から検知信号が出力されゼロパワーセンサ回路40の出力電圧がLowから上昇して入力端子INの電圧が上昇すると、pMOSトランジスタQ5はオフ状態に近付いてくる。電流制限部I1の電流Ileak1をサブマイクロアンペア程度に設定した場合、第1のゼロパワー閾値回路440の電源電位をVDD、pMOSトランジスタQ5の閾値電圧をVthとすると、入力端子INの電圧(ゼロパワーセンサ回路40の出力電圧)がVDD−Vth付近の電圧に到達したところでpMOSトランジスタQ5のソース−ドレイン間電流が電流制限部I1の電流Ileak1よりも小さくなり、電荷蓄積部C2に充電された電荷が電流制限部I1へ流れ始める。
【0082】
これにより、出力端子OUTの電圧が低下し、電荷蓄積部C2の容量値と電流制限部I1の電流値とで決まる放電時間の後、出力端子OUTはLowとなる。こうして、第1のゼロパワー閾値回路440は、VDD−Vthを論理閾値とした閾値処理を行うことになる。本実施の形態では、電荷蓄積部C2に蓄積した電荷の引き抜きを電流制限部I1によりサブマイクロアンペア以下の電流Ileak1で行う。これにより、従来のシュミットトリガ回路などでは入力電圧が電源電位と接地電位との中間電位に保持された場合に数十マイクロアンペアの貫通電流が流れてしまうのに対し、本実施の形態では、貫通電流を電流制限部I1で設定したサブマイクロアンペア以下の電流に低減できるという効果がある。
【0083】
第1のゼロパワー閾値回路440では、pMOSトランジスタQ5のソース−ドレイン間電流と電流制限部I1の電流Ileak1とが一致する入力電圧が論理閾値となる。
第2のゼロパワー閾値回路441は、第1のゼロパワー閾値回路440と同様の回路構成を有するが、第2のゼロパワー閾値回路441の電流制限部の電流値Ileak2は第1のゼロパワー閾値回路440の電流制限部I1の電流値Ileak1よりも小さい。したがって、第2のゼロパワー閾値回路441の論理閾値は、第1のゼロパワー閾値回路440の論理閾値よりも大きくなる。
【0084】
第1、第2のゼロパワー閾値回路440,441の電流制限部は、ゲート端子に接地電位からnMOSトランジスタの閾値電圧までの範囲の参照電圧が入力され、ソース端子が接地され、ドレイン端子がpMOSトランジスタQ5のドレイン端子および出力端子OUTに接続されたnMOSトランジスタで実現することができる。第2のゼロパワー閾値回路441の電流制限部のnMOSトランジスタのチャネル幅を、第1のゼロパワー閾値回路440の電流制限部のnMOSトランジスタのチャネル幅よりも小さく(例えば1/10)する。
【0085】
図15は、本実施の形態のセンサノードチップの動作を示す信号波形図である。基本的な動作は第1の実施の形態と同様であるが、ゼロパワーセンサ回路40の出力が2種類の論理閾値で閾値処理され、閾値処理された時刻の差の情報を無線回路5bに出力する点が、第1の実施の形態と異なる。
【0086】
第1の実施の形態で説明したとおり、外部振動が発生するとセンサ素子部3から検知信号が出力され、外部振動の大きさに応じた傾きでゼロパワーセンサ回路40の出力電圧(センサ出力信号SOの電圧)が上昇する。
第1、第2のゼロパワー閾値回路440,441は、センサ出力信号SOの電圧が閾値電圧に達した場合はLowレベルを出力し、センサ出力信号SOの電圧が閾値電圧より低い場合はHighレベルを出力する。
【0087】
図15に示すように、第2のゼロパワー閾値回路441の閾値電圧TH2は、第1のゼロパワー閾値回路440の閾値電圧TH1よりも高い。このため、第1のゼロパワー閾値回路440が閾値処理する時刻T1よりも遅い時刻T2に第2のゼロパワー閾値回路441の閾値処理が行われる。
【0088】
傾き信号生成部442は、第1、第2のゼロパワー閾値回路440,441の出力信号を論理処理して、第1、第2のゼロパワー閾値回路440,441が閾値処理する時刻の差(すなわち、第1、第2のゼロパワー閾値回路440,441の出力信号が遷移する時刻の差)をパルス信号として出力する。
【0089】
この傾き信号生成部442の出力信号は、発振許可部443に出力される。発振許可部443は、傾き信号生成部442の出力信号がHighレベルのときに発振部444をアクティブとする。発振部444は、アクティブ状態のときに発振し、一定周期のパルスを出力する。発振部444としては、文献「R.Jacob Baker,et al.,“CMOS CIRCUIT DESIGN,LAYOUT,AND SIMULATION”,IEEE Press Series on Microelectronic Systems,p.384,2007」に記載の電流欠乏型電圧制御発振器(Current-Starved Voltage Controlled Oscillator)を用いると低電力化に効果的である。
【0090】
カウンタ445は、発振部444が出力するパルスの数を数え、計数結果を示すデジタル信号を出力する。これにより、カウンタ445は、傾き信号生成部442の出力パルス幅を計測することになる。
【0091】
無線回路5bは、カウンタ445から出力されたデジタル信号を無線送信する。このように、2種類の論理閾値のゼロパワー閾値回路440,441によりゼロパワーセンサ回路40の出力の傾きをデジタル信号に変換して無線送信することができるので、イベント発生時の振動の大きさを受信装置側で検知することができる。
【0092】
本実施の形態では、ゼロパワーセンサ回路40の出力を2種類の論理閾値のゼロパワー閾値回路440,441で閾値処理し、ゼロパワーセンサ回路40の出力の傾きに相当するパルスのパルス幅をデジタル値に変換して無線回路5bに出力させる。こうして、第2の実施の形態と同様に、1回の無線出力によりイベント発生時の振動の大きさを受信装置側で検知することが可能となる。また、本実施の形態では、消費電力の大きなA/D変換回路や遅延部を用いないため、第2の実施の形態と比べて消費電力と回路面積を低減することができる。
【0093】
[第4の実施の形態]
次に、本発明の第4の実施の形態について説明する。図16は、本発明の第4の実施の形態に係る電圧制限回路25の構成を示す回路図である。
本実施の形態の電圧制限回路25は、複数のダイオードD6で構成され、入力端子に対して順バイアスとなるように接続されている。ダイオードD6の数をN個とし、ダイオードD6の閾値電圧をVDTHとすると、電圧制限回路25の第2の閾値電圧はN×VDTHで表される。整流回路20と電荷蓄積部21との接点端子の電圧VCHがこの第2の閾値電圧を超えると、複数のダイオードD6がオン状態となり、電圧VCHは第2の閾値電圧になるように制限される。
【0094】
ダイオードD6の具体例を図17(A)、図17(B)に示す。図17(A)に示すようにダイオードD6としてpMOSトランジスタQ6を用いてもよいし、図17(B)に示すようにnMOSトランジスタQ7を用いてもよい。
【0095】
[第5の実施の形態]
次に、本発明の第5の実施の形態について説明する。本実施の形態は、第4の実施の形態で説明した電圧制限回路25を構成するダイオードD6の別の例を示すものである。
本実施の形態のダイオードD6の構成を図18に示す。ここでは、ダイオードD6を、pMOSトランジスタQ8と、nMOSトランジスタQ9とから構成している。この構成は、図2で説明したダイオードD1,D2の構成と同じである。
【0096】
本実施の形態によれば、ダイオードD6のリーク電流、すなわち電圧制限回路25のリーク電流を第4の実施の形態に比べて低減することができ、電荷蓄積部21に電荷を効率よく蓄積することができる。
【0097】
[第6の実施の形態]
次に、本発明の第6の実施の形態について説明する。図19は、本発明の第6の実施の形態に係る電圧制限回路25の構成を示すブロック図である。
本実施の形態の電圧制限回路25は、電圧検知回路250と、制御スイッチ251と、負荷回路253とから構成される。電圧検知回路250と制御スイッチ251の動作については、第1の実施の形態で説明したとおりである。
【0098】
第1の実施の形態では、抵抗からなる負荷回路252を用いているのに対し、本実施の形態では、負荷回路253として容量素子を用いている。本実施の形態では、第1の実施の形態のように抵抗性の負荷回路252を用いる場合に比べて、電圧制限回路25のリーク電流を低減することができ、電荷蓄積部21に電荷を効率よく蓄積することができる。
【0099】
[第7の実施の形態]
次に、本発明の第7の実施の形態について説明する。図20は、本発明の第7の実施の形態に係る電圧制限回路25の構成を示すブロック図である。
本実施の形態の電圧制限回路25は、電圧検知回路254と、カウンタ255と、デコーダ256と、複数の制御スイッチ257と、複数の容量素子C3とから構成される。
【0100】
本実施の形態の電圧制限回路25の動作について説明する。整流回路20と電荷蓄積部21との接点端子の電圧VCHが第2の閾値電圧を超えると、電圧検知回路254の出力信号が例えばLowからHighに遷移する。カウンタ255は、電圧検知回路254の出力信号がLowからHighに遷移する度に、デジタル値を1増加させて出力する。
デコーダ256は、カウンタ出力が1増加する度にオフ状態からオン状態に遷移させる制御スイッチ257の数を増加させていく。
【0101】
最初の制御スイッチ257がオンすると、電圧VCHが低下して、第2の閾値電圧以下になることにより、電圧検知回路254の出力信号はLowに戻る。交流電流発生器1からの電流により再び電圧VCHが増加して、第2の閾値電圧を超えると、電圧検知回路254の出力信号がLowからHighに遷移する。デコーダ256は、カウンタ255から出力されるデジタル値が増加するので、2個目の制御スイッチ257をオン状態にする。
【0102】
こうして、本実施の形態では、制御スイッチ257を順次オン状態とし、容量素子C3に電荷を蓄積していくことにより、電圧VCHが第2の閾値電圧を超えないようにする。本実施の形態では、容量素子C3に蓄積された電荷を無線回路5の動作に利用することができるので、第6の実施の形態と比較して、電荷蓄積部21がフル充電された場合の無線送信回数を増加させることができる。
【0103】
[第8の実施の形態]
次に、本発明の第8の実施の形態について説明する。図21は、本発明の第8の実施の形態に係る電圧制限回路25の構成を示す回路図である。
本実施の形態の電圧制限回路25は、一方の端子が整流回路20と電荷蓄積部21との接点端子に接続され、他方の端子が接地されたMEMS可変容量素子258から構成される。
【0104】
MEMS可変容量素子258の構造を図22に示す。MEMS可変容量素子258は、可動部2580と、電極2581と、支柱2582と、電極2581と対向するように可動部2580を支える支持部2583とから構成される。支柱2582は、接地電位に接続される。すなわち、可動部2580は、支柱2582および支持部2583を介して接地電位に接続される。
【0105】
電極2581に電圧VCHが入力されると、可動部2580と電極2581との間に静電引力が発生し、可動部2580と電極2581との間の間隔が狭くなる。可動部2580と電極2581との間の間隔は、電極2581に印加される電圧VCHが高くなるほど狭くなる。こうして、図22に示した構成は、可変容量素子として動作する。
【0106】
本実施の形態では、電圧制限回路25の入力端子の電圧VCHが高くなると、MEMS可変容量素子258の容量が大きくなるので、電圧VCHを下げることができる。また、MEMS可変容量素子258に溜まった電荷は無線回路5の動作にも利用することができる。本実施の形態では、電圧検知回路、カウンタおよびデコーダを必要としないので、第7の実施の形態と比べて消費電力と回路面積を低減することができる。
【0107】
[第9の実施の形態]
次に、本発明の第9の実施の形態について説明する。図23は、本発明の第9の実施の形態に係る電圧制限回路25の構成を示すブロック図である。
本実施の形態の電圧制限回路25は、複数のMEMS可変容量素子259と、複数の容量閾値回路260と、複数の制御スイッチ261とから構成される。
【0108】
MEMS可変容量素子259の構造を図24に示す。MEMS可変容量素子259は、可動部2590と、第1の電極2591と、第2の電極2592と、支柱2593と、第1、第2の電極2591,2592と対向するように可動部2590を支える支持部2594とから構成される。第8の実施の形態と同様に、支柱2593は、接地電位に接続される。すなわち、可動部2590は、支柱2593および支持部2594を介して接地電位に接続される。
【0109】
第2の電極2592と可動部2590との間に形成される可変容量Cv2は、第1の電極2591と可動部2590と間に形成される可変容量Cv1に対して面積比の関係で変化する。
容量閾値回路260の構成を図25に示す。容量閾値回路260は、電圧制限回路25の入力端子とMEMS可変容量素子259の第2の電極2592との間に設けられた容量素子C0と、ゼロパワー閾値回路2600とから構成される。
【0110】
ゼロパワー閾値回路2600の入力端子は、容量素子C0とMEMS可変容量素子259の第2の電極2592との接点に接続される。
電圧制限回路25の入力端子の電圧VCHが高くなると、第1、第2の電極2591,2592と可動部2590との間に形成される可変容量Cv1,Cv2が増加する。ゼロパワー閾値回路2600の入力電圧は、電圧制限回路25の入力端子の電圧VCHが容量素子C0と可変容量Cv2とで分圧された電圧である。可変容量Cv2が大きくなると、ゼロパワー閾値回路2600の入力電圧が低下する。
【0111】
ゼロパワー閾値回路2600は、入力電圧が閾値電圧より小さくなると、制御スイッチ261をオフ状態からオン状態にする。これにより、次段のMEMS可変容量素子259およびゼロパワー閾値回路2600が制御スイッチ261を介して電圧制限回路25の入力端子に接続される。このような動作が繰り返されることにより、本実施の形態では、制御スイッチ261を順次オン状態とし、MEMS可変容量素子259を接続していくことにより、電圧VCHを制限する。
【0112】
本実施の形態では、電圧検知回路、カウンタおよびデコーダを必要としないので、第7の実施の形態と比べて消費電力と回路面積を低減することができる。また、本実施の形態では、第8の実施の形態と比べて電圧制限回路25の入力端子に接続するMEMS可変容量素子259の個数が多いので、第8の実施の形態と比べてより多くの電荷を蓄積することができ、電荷蓄積部21がフル充電された場合の無線送信回数を増加させることができる。
【産業上の利用可能性】
【0113】
本発明は、電池交換を必要とせずに生活環境の振動などから抽出したエネルギを基に動作するセンサノードチップに適用することができる。
【符号の説明】
【0114】
1…交流電流発生器、2,2a…蓄電回路、3…センサ素子部、4,4a,4b…センサ素子信号検出回路、5,5a,5b…無線回路、20…整流回路、21…電荷蓄積部C2、22,250,254…電圧検知回路、23,24,251,257,261…制御スイッチ、25…電圧制限回路、26…遅延部、30…振動センサ、30M…可動電極、30P,30N…固定電極、40…ゼロパワーセンサ回路、41,440,441…ゼロパワー閾値回路、42…A/D変換回路、43…遅延部、44…ゼロパワー傾き検出回路、252,253…負荷回路、255,445…カウンタ、256…デコーダ、258,259…MEMS可変容量素子、260…容量閾値回路、442…傾き信号生成部、443…発振許可部、444…発振部、2580,2590…可動部、2581,2591,2592…電極、2582,2593…支柱、2583,2594…支持部、2600…ゼロパワー閾値回路、D1,D2,D3,D4,D5,D6…ダイオード、Q1,Q2,Q3,Q4,Q5,Q6,Q7,Q8,Q9…トランジスタ、CS,C0,C3…容量素子、CP,CN…可変容量素子、C1,C2…電荷蓄積部、I1…電流制限部。
【技術分野】
【0001】
本発明は、センサノードチップに関するものであり、特に電池交換を必要とせずに生活環境の振動や光などから抽出したエネルギを基に、センサノードチップをナノワット級で動作させるための低電力化技術に関するものである。
【背景技術】
【0002】
各種のデータを検知するセンサに通信機能やデータ処理機能を付加して高機能なセンサノードを構成し、さらにこれらセンサノードでネットワークを構築するセンサネットワーク技術の研究が進んでいる。
このセンサネットワーク技術では、センサノードの小型化・軽量化を目的として、データを検知して受信装置へ送信するための回路構成を半導体チップで実現したセンサノードチップが注目されている。
【0003】
このようなセンサノードチップは、物や人などの様々な対象に取り付けられることで、その対象の各種状態を示すデータを検知して、無線信号により受信装置へ送信することができる。このため、受信装置で受信したこれら検知データを、インターネットなどのネットワークを介して収集することで、様々なサービスを実現することができ、いわゆるユビキタスネットワークサービスを実現することができる。例えば、装置に取り付けたセンサノードチップでその振動周波数や加速度を検知するとともに、受信装置でこれら検知データを収集して提供することにより、ネットワークを介して遠隔地で装置の動作状態を把握でき、有用な保守・整備サービスを広い範囲で提供することが可能となる。
【0004】
図26は、従来のセンサノードシステムの構成を示すブロック図である(例えば特許文献1参照)。センサノードシステム500は、センサノードチップ50と受信装置60で構成される。センサノードチップ50で検知したデータは無線電波を介して受信装置60に送信される。無線電波は、比較的微弱な無線信号であり、数十cmから数十m離れた距離を通信できる。
【0005】
センサノードチップ50は、センサ素子部51、センサ回路部52、A/D変換部53、CPU54、メモリ部55、無線部56、および電源部57により構成され、電源部57から各ブロックへ電力が供給されている。電源部57は、例えば振動エネルギーを電気エネルギーに変換する発電機構や2次電池等で構成されており、長時間の動作が実現可能なように工夫されている。
【0006】
センサ素子部51から得られた差動の電圧信号は、センサ回路52の差動増幅器AMPで増幅された後、後段のA/D変換部53でA/D変換され、CPU54によりメモリ部55へ検知データとして保存される。その後、検知データはCPU54により所定のタイミングでメモリ部55から読み出され、無線部56から無線電波により受信装置60へ送信される。
【0007】
図27は、センサ素子部およびセンサ回路部の構成を示す回路図である。センサ素子部51は、電源電位VDDと接地電位GNDとの間に逆方向で並列接続された2つの振動センサ51A,51Bから構成されている。振動センサ51Aは、外部振動により互いに逆方向に容量値が変化する2つの可変容量素子CP1,CN1の直列接続からなり、振動センサ51Bは、外部振動により互いに逆方向に容量値が変化する2つの可変容量素子CP2,CN2からなる。
【0008】
図28は、振動センサの構成例を示す図である。振動センサ51A,51Bは、MEMS(Micro Electro Mechanical System)プロセスによりシリコンチップ上に構成された微細な櫛歯構造からなり、可動電極51Mと2つの固定電極51P,51Nとを有している。
これら振動センサ51A,51Bにおいて、外部振動で可動電極51Mが振動することにより、固定電極51P,51Nとの距離が変化して、可動電極51Mと固定電極51P,51Nと間の容量CP,CNの大きさが変化する。この際、固定電極51Pと固定電極51Nとの中間に可動電極51Mが配置されているため、これら容量CP,CNは差動的に変化する。
【0009】
したがって、ノードN1を介して固定電極51Pへ電源電位VDDを印加し、ノードN2を介して固定電極51Nへ接地電位GNDを印加した場合、VDDとGNDの中間電位を中心として外部振動に応じて電圧が上下に変化する電圧信号が、可動電極51MのノードN3からセンサ回路52へ出力される。この際、振動センサ51A,51Bは、電源電位VDDと接地電位GNDとの間に逆方向で並列接続されていることから、同一外部振動に対して互いに逆位相の電圧信号がセンサ回路52へ出力される。
【0010】
また、センサノードチップ50にエネルギーを供給する電源部57の従来例を図29に示す。電源部57は、交流電流発生器81の両端子に、ショットキーダイオードのブリッジ接続による整流回路82および容量83を介して出力端子84が接続された構成である。整流回路82は、交流電流発生器81から出力される交流電流を整流し、容量83で平滑化して出力端子84に取り出された電力が負荷回路85に供給される。ここで、負荷回路85は、図26に示したセンサ素子部51、センサ回路部52、A/D変換部53、CPU54、メモリ部55および無線部56に相当する。
【0011】
交流電流発生器81は、微小な生活空間エネルギーを電気エネルギーに変換するために、その出力は電圧型ではなく電流型になっている。例えば、MEMS技術等により製作されるエレクトレットの振動を電流に変換する交流電流発生器81は、その大きさが数十μmから数mmで、大きさにより1nA程度から数μA程度の交流電流を発生する。図29に示した例は、振動エネルギーを元に交流電流発生器81が出力する交流電流から蓄電する蓄電回路となっている。このような蓄電回路については、例えば特許文献2、非特許文献1に開示されている。
【先行技術文献】
【特許文献】
【0012】
【特許文献1】特開2004−024551号公報
【特許文献2】特開2009−055769号公報
【非特許文献】
【0013】
【非特許文献1】Y.B.Jeon,et al.,“MEMS power generator with transverse mode thin film PZT”,ELSEVIER,Sensors and Actuators A 122,2005,pp.16-22
【発明の概要】
【発明が解決しようとする課題】
【0014】
従来のセンサノードチップでは、センサノードチップの電力消費がゼロの状態(例えば初期化後の待ち受け状態)で、かつ交流電流発生器からの電流供給が止まらない場合に、電源部(蓄電回路)の出力電圧が増加し続け、この出力電圧がセンサノードチップを構成するLSIの耐圧を越えてしまい、LSIを破壊してしまう可能性があった。
【0015】
本発明は、上記課題を解決するためになされたもので、電池交換を必要とせずに自然エネルギーを基にした発電で動作させることができ、かつ初期化後の待ち受け時に交流電流発生器からの電流供給が止まらない場合でもLSIを破壊することがないセンサノードチップを提供することを目的とする。
【課題を解決するための手段】
【0016】
本発明のセンサノードチップは、外部の振動に応じて検知信号を出力するセンサ素子部からの前記検知信号に応じて、所定の閾値で出力信号を遷移させるセンサ素子信号検出回路と、外部の振動に応じて交流電流を発生させる交流電流発生器から出力される電荷を蓄積し、無線電波を送信する無線部に電源を供給する蓄電回路とを備え、前記蓄電回路は、前記交流電流発生器からの出力電流を整流する整流回路と、前記整流回路から出力された電荷を蓄積する第1の電荷蓄積部と、前記第1の電荷蓄積部の出力端子と前記センサ素子信号検出回路の電源端子との間に設けられた第1の制御スイッチと、前記第1の電荷蓄積部の出力電圧が所定の第1の電圧を超えたときに前記第1の制御スイッチをオン状態にして、前記第1の電荷蓄積部から前記センサ素子信号検出回路に電源を供給する第1の電圧検知回路と、前記第1の電荷蓄積部の出力端子と前記無線部の電源端子との間に設けられた第2の制御スイッチと、前記第1の電荷蓄積部の出力電圧が所定の第2の電圧を超えないように制限する電圧制限回路とから構成され、前記センサ素子信号検出回路は、前記センサ素子部からの検知信号に基づく電圧を閾値処理して、前記第2の制御スイッチをオン状態にし、前記第1の電荷蓄積部から前記無線部に電源を供給することを特徴とするものである。
【0017】
また、本発明のセンサノードチップの1構成例(第1の実施の形態)において、前記センサ素子信号検出回路は、前記第1の制御スイッチから電源が供給され、前記センサ素子部からの検知信号に応じて固定容量素子を充電するセンサ回路と、前記第1の制御スイッチから電源が供給され、前記センサ回路の出力電圧が所定の閾値に達したときに、前記第2の制御スイッチをオン状態にして、前記第1の電荷蓄積部から前記無線部に電源を供給する閾値回路とから構成されることを特徴とするものである。
また、本発明のセンサノードチップの1構成例(第2の実施の形態)において、前記センサ素子信号検出回路は、前記第1の制御スイッチから電源が供給され、前記センサ素子部からの検知信号に応じて固定容量素子を充電するセンサ回路と、前記第1の制御スイッチから電源が供給され、前記センサ回路の出力電圧が所定の閾値に達したときに、前記第2の制御スイッチをオン状態にする制御信号を出力する閾値回路と、前記第2の制御スイッチから電源が供給され、前記センサ回路の出力電圧をデジタルデータに変換して前記無線部の信号入力端子に出力するA/D変換回路と、前記閾値回路の出力端子と前記第2の制御スイッチの制御端子との間に設けられ、前記閾値回路から出力される制御信号を遅延させる第1の遅延部とから構成され、前記蓄電回路は、さらに、前記第2の制御スイッチの出力端子と前記無線部の電源端子との間に設けられた第2の遅延部を備えることを特徴とするものである。
【0018】
また、本発明のセンサノードチップの1構成例(第3の実施の形態)において、前記センサ素子信号検出回路は、前記第1の制御スイッチから電源が供給され、前記センサ素子部からの検知信号に応じて固定容量素子を充電するセンサ回路と、前記第1の制御スイッチから電源が供給され、前記センサ回路の出力電圧が所定の閾値に達したときに、前記第2の制御スイッチをオン状態にして、前記第1の電荷蓄積部から前記無線部に電源を供給すると共に、前記センサ回路の出力電圧の傾きに相当するデジタルデータを前記無線部の信号入力端子に出力する傾き検出回路とから構成され、前記傾き検出回路は、前記センサ回路の出力電圧が所定の論理閾値に達したときに、前記第2の制御スイッチをオン状態にする制御信号を出力する第1の閾値回路と、前記センサ回路の出力を入力とし、前記第1の閾値回路よりも大きい論理閾値を有する第2の閾値回路と、前記第1、第2の閾値回路の出力を基に前記センサ回路の出力電圧の傾きを検出する傾き信号生成部と、この傾き信号生成部の出力を基に発振する発振部と、この発振部が出力するパルスの数を計数し、計数結果を示すデジタルデータを前記無線部の信号入力端子に出力するカウンタとから構成されることを特徴とするものである。
【0019】
また、記載の本発明のセンサノードチップの1構成例(第1の実施の形態)において、前記電圧制限回路は、電流を接地電位に流す負荷回路と、前記第1の電荷蓄積部の出力端子と前記負荷回路との間に設けられた第3の制御スイッチと、前記第1の電荷蓄積部の出力電圧が所定の第2の電圧を超えたときに前記第3の制御スイッチをオン状態にして、前記第1の電荷蓄積部の電荷を前記負荷回路に流す第2の電圧検知回路とから構成されることを特徴とするものである。
また、本発明のセンサノードチップの1構成例(第4の実施の形態)において、前記電圧制限回路は、直列接続された複数のダイオードから構成され、先頭のダイオードのアノード端子は前記第1の電荷蓄積部の出力端子に接続され、最後尾のダイオードのカソード端子は接地されることを特徴とするものである。
また、本発明のセンサノードチップの1構成例(第6の実施の形態)において、前記電圧制限回路は、電荷を蓄積する容量素子からなる負荷回路と、前記第1の電荷蓄積部の出力端子と前記負荷回路との間に設けられた第3の制御スイッチと、前記第1の電荷蓄積部の出力電圧が所定の第2の電圧を超えたときに前記第3の制御スイッチをオン状態にして、前記第1の電荷蓄積部の電荷を前記負荷回路に流す第2の電圧検知回路とから構成されることを特徴とするものである。
【0020】
また、本発明のセンサノードチップの1構成例(第7の実施の形態)において、前記電圧制限回路は、前記第1の電荷蓄積部の出力電圧が所定の第2の電圧を超えると出力信号を遷移させる第2の電圧検知回路と、この第2の電圧検知回路の出力の遷移回数を計数するカウンタと、直列に接続された複数の第3の制御スイッチと、前記カウンタの出力をデコードし、デコード結果に応じて前記第3の制御スイッチを制御するデコーダと、各第3の制御スイッチの出力端子と接地電位との間に設けられた複数の容量素子とから構成され、先頭の第3の制御スイッチの入力端子は前記第1の電荷蓄積部の出力端子に接続されることを特徴とするものである。
また、本発明のセンサノードチップの1構成例(第8の実施の形態)において、前記電圧制限回路は、支柱と支持部で支持された可動部と固定の電極との間に可変容量が形成され、前記電極に印加される前記第1の電荷蓄積部の出力電圧に応じて前記可変容量が変化するMEMS可変容量素子から構成されることを特徴とするものである。
【0021】
また、本発明のセンサノードチップの1構成例(第9の実施の形態)において、前記電圧制限回路は、直列に接続された複数の第3の制御スイッチと、先頭の第3の制御スイッチの入力端子および各第3の制御スイッチの出力端子と接地電位との間にそれぞれ設けられ、支柱と支持部で支持された可動部と固定の第1、第2の電極との間に第1、第2の可変容量が形成される複数のMEMS可変容量素子と、各第3の制御スイッチに対応して1つずつ設けられ、対応する第3の制御スイッチの直前に設けられた前記MEMS可変容量素子の可動部と第2電極との間に形成される第2の可変容量が所定の容量値よりも大きくなったことを検知したときに出力信号を遷移させ、対応する第3の制御スイッチをオン状態にする複数の容量閾値回路とから構成され、先頭の第3の制御スイッチの入力端子は前記第1の電荷蓄積部の出力端子に接続され、前記MEMS可変容量素子の第1の電極は前記第3の制御スイッチの入力端子または出力端子に接続され、第2の電極は前記容量閾値回路の入力端子に接続され、前記容量閾値回路の電源端子は前記第3の制御スイッチの入力端子または出力端子に接続されることを特徴とするものである。
【0022】
また、本発明のセンサノードチップの1構成例(第9の実施の形態)において、前記容量閾値回路は、一端が前記MEMS可変容量素子の第2の電極に接続され、他端が容量閾値回路の電源端子に接続された固定容量素子と、容量閾値回路の電源端子から電源が供給され、前記MEMS可変容量素子の第2の電極の電圧が所定の閾値電圧より小さくなったときに、対応する第3の制御スイッチをオン状態にする閾値回路とから構成されることを特徴とするものである。
また、本発明のセンサノードチップの1構成例(第1の実施の形態)において、前記センサ素子部は、第1の固定電極と第2の固定電極とが振動により可動する可動電極と対向して配置され、前記センサ回路は、順方向で直列接続された3つのダイオードと、一端がセンサ回路の出力端子に接続され、他端が接地電位に接続された前記固定容量素子とから構成され、第1のダイオードのアノード端子はセンサ回路の電源端子に接続され、前記第1のダイオードのカソード端子と第2のダイオードのアノード端子は前記センサ素子部の第1の固定電極に接続され、前記第2のダイオードのカソード端子と第3のダイオードのアノード端子は前記センサ素子部の第2の固定電極に接続され、前記第3のダイオードのカソード端子はセンサ回路の出力端子に接続されることを特徴とするものである。
【0023】
また、本発明のセンサノードチップの1構成例(第1、第2の実施の形態)において、前記閾値回路は、ゲート端子が前記センサ回路の出力端子に接続され、ソース端子が閾値回路の電源端子に接続され、ドレイン端子が閾値回路の出力端子に接続され、前記センサ回路の出力電圧が所定の論理閾値より低いときにオン状態となり論理閾値より高いときにオフ状態となる第1極性トランジスタと、ゲート端子が接地電位または接地電位から第2極性トランジスタの閾値電圧までの範囲で設定された固定電位に接続され、ドレイン端子が前記第1極性トランジスタのドレイン端子および閾値回路の出力端子に接続され、ソース端子が接地電位に接続された第2極性トランジスタと、前記第1極性トランジスタのドレイン端子および閾値回路の出力端子に接続され、前記第1極性トランジスタがオン状態のときの充電電流により電荷を蓄積する第2の電荷蓄積部とから構成されることを特徴とするものである。
また、本発明のセンサノードチップの1構成例(第3の実施の形態)において、前記第1、第2の閾値回路は、それぞれ、ゲート端子が前記センサ回路の出力端子に接続され、ソース端子が第1、第2の閾値回路の電源端子に接続され、ドレイン端子が第1、第2の閾値回路の出力端子に接続され、前記センサ回路の出力電圧が所定の論理閾値より低いときにオン状態となり論理閾値より高いときにオフ状態となる第1極性トランジスタと、第1の端子が前記第1極性トランジスタのドレイン端子および第1、第2の閾値回路の出力端子に接続され、第2の端子が接地電位に接続され、前記第1の端子から前記第2の端子に流れる電流を制限する電流制限部と、前記第1極性トランジスタのドレイン端子および第1、第2の閾値回路の出力端子に接続され、前記第1極性トランジスタがオン状態のときの充電電流により電荷を蓄積する第2の電荷蓄積部とから構成され、前記第2の閾値回路の電流制限部の電流値は、前記第1の閾値回路の電流制限部の電流値よりも小さいことを特徴とするものである。
【発明の効果】
【0024】
本発明によれば、センサノードチップは、センサ素子信号検出回路と、蓄電回路とを備え、蓄電回路は、整流回路と、第1の電荷蓄積部と、第1の制御スイッチと、第1の電圧検知回路と、第2の制御スイッチと、電圧制限回路とから構成される。本発明では、ナノアンペア以下の微小な交流電流発生器が出力する電流を蓄電する蓄電回路が供給するエネルギーで動作し、初期化後の待ち受け時にセンサ素子信号検出回路が電力消費しないようにすることができ、さらに第1の電荷蓄積部の出力電圧が上昇してセンサ素子信号検出回路が動作した後にセンサ素子部からの検知信号に基づく電圧が閾値に達したときに無線部に電源を供給して起動させることができる。本発明では、外部振動の検知結果に応じた送信間隔で無線電波を送信することができるため、センサ素子部からの検知信号をA/D変換して無線電波で送信する必要がなくなり、センサノードチップ内で大きな電力を消費していたA/D変換部やCPU、メモリが不要となるので、センサノードチップ全体の消費電力を効果的に低減することが可能となる。本発明のセンサノードチップを用いれば、センサノードチップの消費電力をナノワットレベルの極限まで低減することができる。したがって、センサノードチップの電源部の発電量を大きくする必要がなく、小型の交流電流発生器を使用することができ、交流電流発生器の体積を小さくすることができる。そのため、センサノードチップの小型化が達成され、いままでサイズの制約で埋め込むことができなかった物や人の部分にもセンサノードチップを埋め込むことができる。さらには、センサノードシステムを用いたユビキタスネットワークサービスの範囲を広げることができ、ユーザの利便性を高めたサービスを提供することができ、効果大である。また、本発明では、電圧制限回路を設けることにより、第1の電荷蓄積部の出力電圧を制限することができるので、初期化後の待ち受け時に交流電流発生器からの電流供給が止まらない場合であっても、センサノードチップのLSIが破壊されることがなくなる。
【0025】
また、本発明では、センサ素子信号検出回路を、センサ回路と、閾値回路とから構成することにより、外部振動の待ち受け時に無線部が電力を消費しないようにすることができ、センサノードチップの消費電力を削減することが可能となる。
【0026】
また、本発明では、センサ素子信号検出回路を、センサ回路と、閾値回路と、A/D変換回路と、第1の遅延部とから構成し、蓄電回路に第2の遅延部を設けることにより、センサノードチップからの1回の無線出力でイベント発生時の振動の大きさを受信装置側に送信することが可能となる。
【0027】
また、本発明では、センサ素子信号検出回路を、センサ回路と、傾き検出回路とから構成し、傾き検出回路を、第1の閾値回路と、第2の閾値回路と、傾き信号生成部と、発振部と、カウンタとから構成することにより、センサノードチップからの1回の無線出力でイベント発生時の振動の大きさを受信装置側に送信することが可能となる。
【0028】
また、本発明では、電圧制限回路を、電流を接地電位に流す負荷回路と、第3の制御スイッチと、第2の電圧検知回路とから構成することにより、第1の電荷蓄積部の出力電圧を制限することができる。
【0029】
また、本発明では、電圧制限回路を、直列接続された複数のダイオードから構成することにより、第1の電荷蓄積部の出力電圧を制限することができる。
【0030】
また、本発明では、電圧制限回路を、電荷を蓄積する容量素子からなる負荷回路と、第3の制御スイッチと、第2の電圧検知回路とから構成することにより、電圧制限回路のリーク電流を低減することができ、第1の電荷蓄積部に電荷を効率よく蓄積することができる。
【0031】
また、本発明では、電圧制限回路を、第2の電圧検知回路と、カウンタと、複数の第3の制御スイッチと、デコーダと、複数の容量素子とから構成することにより、第1の電荷蓄積部がフル充電された場合の無線送信回数を増加させることができる。
【0032】
また、本発明では、電圧制限回路を、MEMS可変容量素子から構成することにより、消費電力と回路面積を低減することができる。
【0033】
また、本発明では、電圧制限回路を、複数の第3の制御スイッチと、複数のMEMS可変容量素子と、複数の容量閾値回路とから構成することにより、消費電力と回路面積を低減することができ、さらに第1の電荷蓄積部がフル充電された場合の無線送信回数を増加させることができる。
【0034】
また、本発明では、容量閾値回路を、固定容量素子と、閾値回路とから構成することにより、第2の可変容量が所定の容量値よりも大きくなったことを検知することができる。
【0035】
また、本発明では、センサ回路を、順方向で直列接続された3つのダイオードと、一端がセンサ回路の出力端子に接続され、他端が接地電位に接続された固定容量素子とから構成することにより、外部振動の大きさに応じた傾きで出力電圧が上昇するセンサ回路を実現することができる。
【0036】
また、本発明では、閾値回路を、第1極性トランジスタと、第2極性トランジスタと、第2の電荷蓄積部とから構成することにより、閾値回路を流れる貫通電流をサブマイクロアンペア以下の電流に低減することができる。
【図面の簡単な説明】
【0037】
【図1】本発明の第1の実施の形態に係るセンサノードチップの構成を示すブロック図である。
【図2】本発明の第1の実施の形態において整流回路に用いるダイオードの構成を示す回路図である。
【図3】本発明の第1の実施の形態における電圧制限回路の構成を示すブロック図である。
【図4】本発明の第1の実施の形態におけるセンサ素子部およびゼロパワーセンサ回路の構成を示す回路図である。
【図5】本発明の第1の実施の形態におけるセンサ素子部に用いる振動センサの構成を示す図である。
【図6】本発明の第1の実施の形態におけるゼロパワー閾値回路の構成を示す回路図である。
【図7】本発明の第1の実施の形態におけるゼロパワーセンサ回路およびゼロパワー閾値回路の動作を示す信号波形図である。
【図8】本発明の第1の実施の形態におけるゼロパワーセンサ回路およびゼロパワー閾値回路の動作を示す信号波形図である。
【図9】本発明の第1の実施の形態における無線回路の動作を示す説明図である。
【図10】本発明の第2の実施の形態に係るセンサノードチップの構成を示すブロック図である。
【図11】本発明の第2の実施の形態に係るセンサノードチップの動作を示す信号波形図である。
【図12】本発明の第3の実施の形態に係るセンサノードチップの構成を示すブロック図である。
【図13】本発明の第3の実施の形態におけるゼロパワー傾き検出回路の構成を示すブロック図である。
【図14】本発明の第3の実施の形態における第1のゼロパワー閾値回路の構成を示す回路図である。
【図15】本発明の第3の実施の形態に係るセンサノードチップの動作を示す信号波形図である。
【図16】本発明の第4の実施の形態に係る電圧制限回路の構成を示す回路図である。
【図17】本発明の第4の実施の形態において電圧制限回路に用いるダイオードの構成を示す回路図である。
【図18】本発明の第5の実施の形態において電圧制限回路に用いるダイオードの構成を示す回路図である。
【図19】本発明の第6の実施の形態に係る電圧制限回路の構成を示すブロック図である。
【図20】本発明の第7の実施の形態に係る電圧制限回路の構成を示すブロック図である。
【図21】本発明の第8の実施の形態に係る電圧制限回路の構成を示す回路図である。
【図22】本発明の第8の実施の形態において電圧制限回路に用いるMEMS可変容量素子の構造を示す図である。
【図23】本発明の第9の実施の形態に係る電圧制限回路の構成を示すブロック図である。
【図24】本発明の第9の実施の形態において電圧制限回路に用いるMEMS可変容量素子の構造を示す図である。
【図25】本発明の第9の実施の形態において電圧制限回路に用いる容量閾値回路の構成を示すブロック図である。
【図26】従来のセンサノードシステムの構成を示すブロック図である。
【図27】従来のセンサノードチップにおけるセンサ素子部およびセンサ回路部の構成を示す回路図である。
【図28】従来のセンサノードチップにおける振動センサの構成例を示す図である。
【図29】従来のセンサノードチップにおける電源部の構成例を示す図である。
【発明を実施するための形態】
【0038】
[第1の実施の形態]
以下、本発明の実施の形態について図面を参照して説明する。図1は本発明の第1の実施の形態に係るセンサノードチップの構成を示すブロック図である。
本実施の形態のセンサノードチップは、交流電流発生器1と、蓄電回路2と、センサ素子部3と、センサ素子信号検出回路4と、無線回路5とから構成される。
【0039】
交流電流発生器1は、図29で説明したとおり、外部の振動に応じて交流電流を発生する。
蓄電回路2は、整流回路20と、電荷蓄積部21と、電圧検知回路22と、制御スイッチ23,24と、電圧制限回路25とから構成される。整流回路20は、2つのダイオードD1,D2からなる。電荷蓄積部21としては、容量素子が使用される。
【0040】
センサ素子部3は、外部の振動に応じて容量値が変化する可変容量素子を有し、容量変化に応じた検知信号を出力する。
センサ素子信号検出回路4は、ゼロパワーセンサ回路40と、ゼロパワー閾値回路41とから構成される。
【0041】
交流電流発生器1から出力される交流電流は、整流回路20で整流され、電荷蓄積部21に蓄電される。このとき、整流回路20と電荷蓄積部21との接点端子の電圧VCHは、階段状に上昇する。電圧検知回路22は、電圧VCHが所定の電圧まで上昇したか否かを検知する。電圧検知回路22は、電圧VCHが第1の閾値電圧を超えた場合、制御スイッチ23をオフ状態からオン状態にする。これにより、電荷蓄積部21から制御スイッチ23を介してセンサ素子信号検出回路4に電力が供給される。
【0042】
センサ素子信号検出回路4に電力が供給されている状態で、センサ素子部3が反応する振動が発生すると、センサ素子部3から検知信号が出力される。初期状態では、センサ素子部3から検知信号が出力されず、ゼロパワーセンサ回路40の出力電圧は接地電位となっている。これに対して、センサ素子部3から検知信号が出力されると、ゼロパワーセンサ回路40の出力電圧が上昇する。
【0043】
ゼロパワー閾値回路41は、ゼロパワーセンサ回路40の出力電圧が所定の閾値電圧に達したか否かを検出する。ゼロパワー閾値回路41は、ゼロパワーセンサ回路40の出力電圧が所定の閾値電圧に達した場合、制御スイッチ24をオフ状態からオン状態にする。これにより、無線回路5が動作し、無線回路5は、外部から振動が加えられたことを示す信号を記憶したり無線送信したりする。
【0044】
整流回路20に用いるダイオードD1,D2の具体例を図2に示す。ダイオードD1は、nMOSトランジスタQ1、pMOSトランジスタQ2の順に配置し、nMOSトランジスタQ1のソース端子とpMOSトランジスタQ2のソース端子を直結し、nMOSトランジスタQ1のゲート端子とpMOSトランジスタQ2のドレイン端子を直結し、nMOSトランジスタQ1のドレイン端子とpMOSトランジスタQ2のゲート端子を直結した構成からなる。nMOSトランジスタQ1のドレイン端子がカソードに相当し、pMOSトランジスタQ2のドレイン端子がアノードに相当する。pMOSトランジスタQ2側が高電位のときに順バイアスである。ダイオードD2も、ダイオードD1と同じ構成を有する。
【0045】
このダイオードD1,D2の特長は、ダイオードを逆バイアスにしたときに、ダイオードを構成するnMOSトランジスタQ1のゲート−ソース間電圧およびpMOSトランジスタQ2のゲート−ソース間電圧が共に逆バイアスされるため、リーク電流がショットキーダイオードの逆バイアス時に比べて非常に小さいことである。
【0046】
交流電流発生器1から正の電荷が供給される場合、交流電流発生器1の出力電位が正になる。このため、ダイオードD1のpMOSトランジスタQ2側が高電位になり、ダイオードD1が順バイアスになって電流が流れ、電荷蓄積部21に電荷が蓄積される。ダイオードD2のnMOSトランジスタQ1側が高電位になり、ダイオードD2が逆バイアスになるので、ダイオードD2には電流は流れない。
【0047】
また、交流電流発生器1から負の電荷が供給される場合、交流電流発生器1の出力電位が負になる。このため、ダイオードD1のpMOSトランジスタQ2側が低電位になり、ダイオードD1が逆バイアスになって電流が流れず、ダイオードD2および接地電位側に電流が流れる。このとき、逆バイアスのダイオードD1のリーク電流は非常に小さいので、交流電流発生器1の出力電位が正のときに蓄積される電荷が負のときに消失する電荷に比べて桁違いに大きく、電荷蓄積部21に徐々に電荷が蓄積される。こうして、図2に示したような構成を採用することにより、ダイオードD1,D2のリーク電流を低減することができ、電荷を電荷蓄積部21に効率よく蓄積することができる。
【0048】
本実施の形態では、センサ素子部3が反応する振動が発生せず、ゼロパワーセンサ回路40の出力電圧が変化しない場合、制御スイッチ24がオフ状態のままとなるので、整流回路20と電荷蓄積部21との接点端子の電圧VCHが上昇し続ける。
電圧制限回路25は、電圧VCHが第2の閾値電圧(第2の閾値電圧>第1の閾値電圧)を超えたことを検知すると、電荷蓄積部21に溜まった電荷を抜き取り、電圧VCHが第2の閾値電圧以下になるようにする。電圧制限回路25の具体例を図3に示す。
【0049】
電圧制限回路25は、電圧検知回路250と、制御スイッチ251と、負荷回路252とから構成される。
電圧検知回路250は、入力端子の電圧VCHが第2の閾値電圧を超えていることを検知したとき、制御スイッチ251をオフ状態からオン状態にし、電荷蓄積部21に溜まった電荷を負荷回路252に流し、電圧VCHが第2の閾値電圧以下に低下したとき、再び、制御スイッチ251をオフ状態とする。電圧制限回路25は、このような動作を繰り返すことで電圧VCHが第2の閾値電圧を超えないようにし、電圧VCHがセンサノードチップを構成するLSIの耐圧を超えないようにする。こうして、電圧制限回路25は、LSIの破壊を防ぐ。
【0050】
図4は、センサ素子部3およびゼロパワーセンサ回路40の構成を示す回路図である。センサ素子部3は、電源電位VDDと接地電位GNDとの間に接続された振動センサ30から構成されている。振動センサ30は、外部振動により差動的に容量値が変化する2つの可変容量素子CP,CNの直列接続からなる。
【0051】
図5は、振動センサ30の構成例を示す図である。振動センサ30は、前述した振動センサ51A,51Bと同様に、MEMSプロセスによりシリコンチップ上に構成された微細な櫛歯構造からなり、可動電極30Mと2つの固定電極30P,30Nとを有している。
【0052】
外部振動で可動電極30Mが振動することにより、固定電極30P,30Nとの距離が変化して、可動電極30Mと固定電極30P,30Nと間の容量CP,CNの大きさが変化する。この際、固定電極30Pと固定電極30Nとの中間に可動電極30Mが配置されているため、これら容量CP,CNは差動的に変化する。
本実施の形態では、ノードN3を介して可動電極30Mへ接地電位GNDを印加している。これにより、外部振動に応じて正負に電圧が差動で変化する検知信号が、固定電極30P,30NからノードN1,N2を介してそれぞれ出力される。
【0053】
ゼロパワーセンサ回路40は、図4に示すように、順方向で直列接続されたダイオードD3〜D5と固定容量素子CSとからなり、これらが電源電位VDDと接地電位GNDとの間に直列接続されている。図4の例では、MOSトランジスタでダイオードを構成しているが、PNダイオードを用いてもよい。
【0054】
ゼロパワーセンサ回路40において、ダイオードD3のアノード端子は、電源電位VDDに接続され、ダイオードD3のカソード端子とダイオードD5のアノード端子との間にダイオードD4が順方向で直列接続されている。また、ダイオードD5のカソード端子と接地電位GNDとの間に固定容量素子CSが接続されている。
【0055】
また、ゼロパワーセンサ回路40では、各ダイオード間を接続する接続ノードのうち隣り合う2つの接続ノードごとに、一方の接続ノードが可変容量素子CPのノードN1に接続され、他方の接続ノードが可変容量素子CNのノードN2に接続されている。したがって、センサ素子部3のノードN1は、ダイオードD3とダイオードD4との接続ノードに接続され、センサ素子部3のノードN2は、ダイオードD4とダイオードD5との接続ノードに接続されている。これにより、センサ素子部3のノードN1,N2から出力された逆位相の2つの検知信号BP,BNによりダイオードD3〜D5が交互に導通制御され、電源電位VDDにより固定容量素子CSが徐々に充電される。
【0056】
図6は、ゼロパワー閾値回路41の構成を示す回路図である。ゼロパワー閾値回路41は、ゲート端子が入力端子IN(ゼロパワーセンサ回路40の出力端子)に接続され、ソース端子が電源電位VDDに接続され、ドレイン端子が出力端子OUTに接続されたpMOSトランジスタQ3と、ゲート端子が固定電位端子REFに接続され、ソース端子が接地され、ドレイン端子がpMOSトランジスタQ3のドレイン端子および出力端子OUTに接続されたnMOSトランジスタQ4と、第1の端子が第1のpMOSトランジスタQ3のドレイン端子および出力端子OUTに接続され、第2の端子が接地された電荷蓄積部C1とから構成される。電荷蓄積部C1としては、容量素子が使用される。固定電位端子REFには、接地電位からnMOSトランジスタQ4の閾値電圧以下の参照電圧が入力される。
【0057】
ゼロパワーセンサ回路40の出力電圧が接地電位から上昇してゼロパワー閾値回路41の入力端子INの電圧が上昇すると、pMOSトランジスタQ3はオフ状態に近付いてくる。固定電位端子REFに入力される参照電圧により、nMOSトランジスタQ4のドレイン−ソース間電流はサブマイクロアンペア以下に設定されている。なお、サブマイクロアンペアの電流とは、100nAの電流のことを意味する。
【0058】
ゼロパワー閾値回路41の電源電位をVDD、pMOSトランジスタQ3の閾値電圧をVthとすると、入力端子INの電圧(ゼロパワーセンサ回路40の出力電圧)がVDD−Vth付近の電圧に到達したところでpMOSトランジスタQ3のソース−ドレイン間電流がnMOSトランジスタQ4のドレイン−ソース間電流よりも小さくなり、電荷蓄積部C1に充電された電荷がnMOSトランジスタQ4へ流れ始める。
【0059】
これにより、出力端子OUTの電圧が低下し、電荷蓄積部C1の容量値と電流制限部を構成するnMOSトランジスタQ4の電流値とで決まる放電時間の後、出力端子OUTは接地電位となる。こうして、ゼロパワー閾値回路41は、VDD−Vthを論理閾値とした閾値処理を行うことになる。
【0060】
図7は、ゼロパワーセンサ回路40およびゼロパワー閾値回路41の動作を示す信号波形図である。検知期間の開始時点である時刻T0において、固定容量素子CSの電圧は接地電位GNDと等しいものとする。その後、一定周波数の外部振動をセンサノードチップに与えた場合、この外部振動に応じてセンサ素子部3から出力される検知信号BP,BNの電圧が変化する。この際、1回の振動でセンサ素子部3の可変容量素子CP,CNに充電される電荷は一定であることから、電荷Q=容量C×電圧Vの関係に基づき、容量Cと電圧Vとが反比例する。
【0061】
このため、1回の振動で固定電極30Pと可動電極30Mとの距離が大きくなって可変容量素子CPの容量Cが小さくなると検知信号BPの電圧が高くなり、上記距離が小さくなって可変容量素子CPの容量Cが大きくなると検知信号BPの電圧が低くなる。また、このことは、固定電極30Nと可動電極30Mとから構成される可変容量素子CNと検知信号BNとの関係についても同様である。
【0062】
ここで、図5に示したように、可変容量素子CP,CNは対称構造をなすことから、検知信号BP,BNは、図7に示すように逆位相の信号となる。なお、検知信号BP,BNの波形については、実際には外部振動の状態に応じて曲線となるが、回路動作の説明を容易とするため、図7では、検知信号BP,BNを矩形波形で示してある。
【0063】
ゼロパワーセンサ回路40のダイオードD3〜D5は、それぞれの両端電圧差がしきい値電圧Vt以上になった時点で導通状態となる。このため、検知信号BPの電圧が電源電位VDDよりVt以上低下した時点でダイオードD3が導通し、検知信号BNの電圧が検知信号BPの電圧よりVt以上低下した時点でダイオードD4が導通し、検知信号BNの電圧が固定容量素子CSの電位すなわちセンサ出力信号SOの電圧よりVt以上上昇した時点でダイオードD5が導通する。
【0064】
このため、外部振動の繰り返しに応じて、ダイオードD3,D5とダイオードD4とが交互に導通することから、電源電位VDDからの電荷がダイオードD3〜D5を介して固定容量素子CSまで順に伝達されて充電される。
【0065】
したがって、時刻T0から時刻T1までの期間ΔT1では、ゼロパワーセンサ回路40の出力電圧、すなわちセンサ出力信号SOの電圧がゼロパワー閾値回路41の閾値電圧に達していないため、ゼロパワー閾値回路41からスイッチオフを示す制御信号が制御スイッチ24に出力される。一方、時刻T1に、センサ出力信号SOの電圧がゼロパワー閾値回路41の閾値電圧に達した時点で、ゼロパワー閾値回路41からスイッチオンを示す制御信号が制御スイッチ24に出力される。これにより、時刻T0の動作開始から期間ΔT1経過後に、無線回路5に対して電源供給が行われて、無線電波が送信されることになる。
【0066】
このように、センサ出力信号SOの電圧は、検知信号BP,BNの繰り返し回数に依存する。このため、検知信号BP,BNの繰り返し速度、すなわち外部振動の周波数や加速度の大きさに応じて、センサ出力信号SOの電圧が上昇する速度が変化する。
【0067】
図8は、ゼロパワーセンサ回路40およびゼロパワー閾値回路41の他の動作を示す信号波形図である。図8では、図7の場合よりも低い周波数の外部振動がセンサノードチップへ与えられた場合が例として示されている。この場合には、図7の場合よりも外部振動の周波数が低いため、センサ出力信号SOの電圧が上昇する速度は遅くなり、センサ出力信号SOの電圧がゼロパワー閾値回路41の閾値電圧に達するまでに、期間ΔT1より長い期間ΔT2を要している。
【0068】
この結果、無線回路5に対して、外部振動の周波数あるいは加速度の大きさに応じた間隔で、蓄電回路2から電力が供給されることになる。図9は、無線回路5の動作を示す説明図である。前述した図7および図8の動作で得られた期間ΔT1,ΔT2をパルス間隔として、無線電波が間欠的に送信される。無線電波の1回あたりの送信期間は、例えば1ms以下であることが望ましい。これにより、μWより小さいnW(ナノワット)レベルまで低電力化が可能である。
【0069】
以上、説明したように、本実施の形態のセンサノードチップは、外部振動の待ち受け時に電力を消費しないゼロパワーセンサ回路40を備えており、消費電力の大きなA/D変換回路、メモリおよびCPUを必要としないため、生活環境の振動などのエネルギーを電気エネルギーに変換する電源回路から供給される電力で動作することができる。また、本実施の形態では、電圧制限回路25を設けることにより、電荷蓄積部21の電圧VCHを制限することができるので、外部振動の待ち受け時に交流電流発生器1からの電流供給が多くなって、電荷蓄積部21の電圧VCHが上昇し過ぎ、センサノードチップを構成するLSIを破壊してしまうという問題を防ぐことができる。
【0070】
[第2の実施の形態]
次に、本発明の第2の実施の形態について説明する。図10は、本発明の第2の実施の形態に係るセンサノードチップの構成を示すブロック図である。
本実施の形態のセンサノードチップは、交流電流発生器1と、蓄電回路2aと、センサ素子部3と、センサ素子信号検出回路4aと、無線回路5aとから構成される。センサ素子信号検出回路4aは、ゼロパワーセンサ回路40と、ゼロパワー閾値回路41と、A/D変換回路42と、遅延部43とから構成される。
【0071】
本実施の形態は、センサ素子信号検出回路4aに、ゼロパワーセンサ回路40の出力電圧をデジタルデータに変換するA/D変換回路42とゼロパワー閾値回路41の出力信号を遅延させる遅延部43とを備え、蓄電回路2aの制御スイッチ24と無線回路5aとの間に遅延部26を備える点が、第1の実施の形態と異なる。さらに、本実施の形態は、無線回路5aがゼロパワーセンサ回路40の出力のデジタルデータを無線送信する点が、第1の実施の形態と異なる。
【0072】
図11は、本実施の形態のセンサノードチップの動作を示す信号波形図である。センサ素子部3からの検知信号によりゼロパワーセンサ回路40の出力電圧(センサ出力信号SO)が上昇し、ゼロパワー閾値回路41の閾値電圧に達した時点で(図11の時刻T1)、ゼロパワー閾値回路41からスイッチオンを示す制御信号が出力される。ここまでの動作は第1の実施の形態と同じである。
【0073】
本実施の形態では、遅延部43が設けられているため、ゼロパワー閾値回路41の出力信号の遷移から遅延部43の遅延時間分だけ遅れた時刻T2において制御スイッチ24がオフ状態からオン状態となる。これにより、電荷蓄積部21から制御スイッチ24を介してA/D変換回路42に電力が供給される。A/D変換回路42は、ゼロパワーセンサ回路40の出力電圧をデジタルデータに変換する。A/D変換回路42としては、逐次比較型やデルタシグマ型、パイプライン型、フラッシュ型などのA/D変換回路を用いればよい。
【0074】
本実施の形態では、A/D変換回路42と遅延部43とを設けることにより、ゼロパワー閾値回路41の出力が遷移した時刻T1から遅延部43の遅延時間の間に上昇したゼロパワーセンサ回路40の出力電圧を検出することができる。
制御スイッチ24がオン状態となった後、蓄電回路2aの遅延部26の遅延時間後に無線回路5aに電力が供給される。ここで、遅延部26の遅延時間は、遅延部43の遅延時間よりも長い時間に設定されている。したがって、無線回路5aは、A/D変換回路42から出力されたデジタルデータを無線送信する。
【0075】
本実施の形態では、ゼロパワーセンサ回路40の出力をゼロパワー閾値回路41で閾値処理し、所定の遅延時間後にA/D変換回路42を作動させ、ゼロパワーセンサ回路40の出力の傾きに相当するデジタル値に変換して無線回路5aに出力させる。第1の実施の形態では、振動の大きさを受信装置側で検知するために2回以上の無線出力が必要であったのに対し、本実施の形態では、1回の無線出力によりイベント発生時の振動の大きさを検知できるという効果がある。
【0076】
[第3の実施の形態]
次に、本発明の第3の実施の形態について説明する。図12は、本発明の第3の実施の形態に係るセンサノードチップの構成を示すブロック図である。
本実施の形態のセンサノードチップは、交流電流発生器1と、蓄電回路2と、センサ素子部3と、センサ素子信号検出回路4bと、無線回路5bとから構成される。センサ素子信号検出回路4bは、ゼロパワーセンサ回路40と、ゼロパワー傾き検出回路44とから構成される。
【0077】
本実施の形態は、センサ素子信号検出回路4bに、ゼロパワーセンサ回路40の出力を入力信号とし、無線回路5bにデジタルデータを出力するゼロパワー傾き検出回路44を備える点が、第1の実施の形態と異なる。
【0078】
ゼロパワー傾き検出回路44の具体的な構成例を図13に示す。ゼロパワー傾き検出回路44は、閾値電圧の異なる第1、第2のゼロパワー閾値回路440,441と、傾き信号生成部442と、発振許可部443と、発振部444と、カウンタ445とから構成される。
【0079】
第1のゼロパワー閾値回路440の構成を図14に示す。第1のゼロパワー閾値回路440は、ゲート端子が入力端子IN(ゼロパワーセンサ回路40の出力端子)に接続され、ソース端子が電源電位VDDに接続され、ドレイン端子が出力端子OUTに接続されたpMOSトランジスタQ5と、第1の端子がpMOSトランジスタQ5のドレイン端子および出力端子OUTに接続され、第2の端子が接地された電流制限部I1と、第1の端子がpMOSトランジスタQ5のドレイン端子および出力端子OUTに接続され、第2の端子が接地された電荷蓄積部C2とから構成される。電流制限部I1としては、サブマイクロアンペア以下の電流を流す電流源が使用され、電荷蓄積部C2としては、容量素子が使用される。
【0080】
第1のゼロパワー閾値回路440の動作を説明する。センサノードチップの初期化時に入力端子INの電圧はLowとなり、pMOSトランジスタQ5がオン状態となり、電荷蓄積部C2に電荷が充電され、出力端子OUTの電圧がHighとなる。
【0081】
センサ素子部3から検知信号が出力されゼロパワーセンサ回路40の出力電圧がLowから上昇して入力端子INの電圧が上昇すると、pMOSトランジスタQ5はオフ状態に近付いてくる。電流制限部I1の電流Ileak1をサブマイクロアンペア程度に設定した場合、第1のゼロパワー閾値回路440の電源電位をVDD、pMOSトランジスタQ5の閾値電圧をVthとすると、入力端子INの電圧(ゼロパワーセンサ回路40の出力電圧)がVDD−Vth付近の電圧に到達したところでpMOSトランジスタQ5のソース−ドレイン間電流が電流制限部I1の電流Ileak1よりも小さくなり、電荷蓄積部C2に充電された電荷が電流制限部I1へ流れ始める。
【0082】
これにより、出力端子OUTの電圧が低下し、電荷蓄積部C2の容量値と電流制限部I1の電流値とで決まる放電時間の後、出力端子OUTはLowとなる。こうして、第1のゼロパワー閾値回路440は、VDD−Vthを論理閾値とした閾値処理を行うことになる。本実施の形態では、電荷蓄積部C2に蓄積した電荷の引き抜きを電流制限部I1によりサブマイクロアンペア以下の電流Ileak1で行う。これにより、従来のシュミットトリガ回路などでは入力電圧が電源電位と接地電位との中間電位に保持された場合に数十マイクロアンペアの貫通電流が流れてしまうのに対し、本実施の形態では、貫通電流を電流制限部I1で設定したサブマイクロアンペア以下の電流に低減できるという効果がある。
【0083】
第1のゼロパワー閾値回路440では、pMOSトランジスタQ5のソース−ドレイン間電流と電流制限部I1の電流Ileak1とが一致する入力電圧が論理閾値となる。
第2のゼロパワー閾値回路441は、第1のゼロパワー閾値回路440と同様の回路構成を有するが、第2のゼロパワー閾値回路441の電流制限部の電流値Ileak2は第1のゼロパワー閾値回路440の電流制限部I1の電流値Ileak1よりも小さい。したがって、第2のゼロパワー閾値回路441の論理閾値は、第1のゼロパワー閾値回路440の論理閾値よりも大きくなる。
【0084】
第1、第2のゼロパワー閾値回路440,441の電流制限部は、ゲート端子に接地電位からnMOSトランジスタの閾値電圧までの範囲の参照電圧が入力され、ソース端子が接地され、ドレイン端子がpMOSトランジスタQ5のドレイン端子および出力端子OUTに接続されたnMOSトランジスタで実現することができる。第2のゼロパワー閾値回路441の電流制限部のnMOSトランジスタのチャネル幅を、第1のゼロパワー閾値回路440の電流制限部のnMOSトランジスタのチャネル幅よりも小さく(例えば1/10)する。
【0085】
図15は、本実施の形態のセンサノードチップの動作を示す信号波形図である。基本的な動作は第1の実施の形態と同様であるが、ゼロパワーセンサ回路40の出力が2種類の論理閾値で閾値処理され、閾値処理された時刻の差の情報を無線回路5bに出力する点が、第1の実施の形態と異なる。
【0086】
第1の実施の形態で説明したとおり、外部振動が発生するとセンサ素子部3から検知信号が出力され、外部振動の大きさに応じた傾きでゼロパワーセンサ回路40の出力電圧(センサ出力信号SOの電圧)が上昇する。
第1、第2のゼロパワー閾値回路440,441は、センサ出力信号SOの電圧が閾値電圧に達した場合はLowレベルを出力し、センサ出力信号SOの電圧が閾値電圧より低い場合はHighレベルを出力する。
【0087】
図15に示すように、第2のゼロパワー閾値回路441の閾値電圧TH2は、第1のゼロパワー閾値回路440の閾値電圧TH1よりも高い。このため、第1のゼロパワー閾値回路440が閾値処理する時刻T1よりも遅い時刻T2に第2のゼロパワー閾値回路441の閾値処理が行われる。
【0088】
傾き信号生成部442は、第1、第2のゼロパワー閾値回路440,441の出力信号を論理処理して、第1、第2のゼロパワー閾値回路440,441が閾値処理する時刻の差(すなわち、第1、第2のゼロパワー閾値回路440,441の出力信号が遷移する時刻の差)をパルス信号として出力する。
【0089】
この傾き信号生成部442の出力信号は、発振許可部443に出力される。発振許可部443は、傾き信号生成部442の出力信号がHighレベルのときに発振部444をアクティブとする。発振部444は、アクティブ状態のときに発振し、一定周期のパルスを出力する。発振部444としては、文献「R.Jacob Baker,et al.,“CMOS CIRCUIT DESIGN,LAYOUT,AND SIMULATION”,IEEE Press Series on Microelectronic Systems,p.384,2007」に記載の電流欠乏型電圧制御発振器(Current-Starved Voltage Controlled Oscillator)を用いると低電力化に効果的である。
【0090】
カウンタ445は、発振部444が出力するパルスの数を数え、計数結果を示すデジタル信号を出力する。これにより、カウンタ445は、傾き信号生成部442の出力パルス幅を計測することになる。
【0091】
無線回路5bは、カウンタ445から出力されたデジタル信号を無線送信する。このように、2種類の論理閾値のゼロパワー閾値回路440,441によりゼロパワーセンサ回路40の出力の傾きをデジタル信号に変換して無線送信することができるので、イベント発生時の振動の大きさを受信装置側で検知することができる。
【0092】
本実施の形態では、ゼロパワーセンサ回路40の出力を2種類の論理閾値のゼロパワー閾値回路440,441で閾値処理し、ゼロパワーセンサ回路40の出力の傾きに相当するパルスのパルス幅をデジタル値に変換して無線回路5bに出力させる。こうして、第2の実施の形態と同様に、1回の無線出力によりイベント発生時の振動の大きさを受信装置側で検知することが可能となる。また、本実施の形態では、消費電力の大きなA/D変換回路や遅延部を用いないため、第2の実施の形態と比べて消費電力と回路面積を低減することができる。
【0093】
[第4の実施の形態]
次に、本発明の第4の実施の形態について説明する。図16は、本発明の第4の実施の形態に係る電圧制限回路25の構成を示す回路図である。
本実施の形態の電圧制限回路25は、複数のダイオードD6で構成され、入力端子に対して順バイアスとなるように接続されている。ダイオードD6の数をN個とし、ダイオードD6の閾値電圧をVDTHとすると、電圧制限回路25の第2の閾値電圧はN×VDTHで表される。整流回路20と電荷蓄積部21との接点端子の電圧VCHがこの第2の閾値電圧を超えると、複数のダイオードD6がオン状態となり、電圧VCHは第2の閾値電圧になるように制限される。
【0094】
ダイオードD6の具体例を図17(A)、図17(B)に示す。図17(A)に示すようにダイオードD6としてpMOSトランジスタQ6を用いてもよいし、図17(B)に示すようにnMOSトランジスタQ7を用いてもよい。
【0095】
[第5の実施の形態]
次に、本発明の第5の実施の形態について説明する。本実施の形態は、第4の実施の形態で説明した電圧制限回路25を構成するダイオードD6の別の例を示すものである。
本実施の形態のダイオードD6の構成を図18に示す。ここでは、ダイオードD6を、pMOSトランジスタQ8と、nMOSトランジスタQ9とから構成している。この構成は、図2で説明したダイオードD1,D2の構成と同じである。
【0096】
本実施の形態によれば、ダイオードD6のリーク電流、すなわち電圧制限回路25のリーク電流を第4の実施の形態に比べて低減することができ、電荷蓄積部21に電荷を効率よく蓄積することができる。
【0097】
[第6の実施の形態]
次に、本発明の第6の実施の形態について説明する。図19は、本発明の第6の実施の形態に係る電圧制限回路25の構成を示すブロック図である。
本実施の形態の電圧制限回路25は、電圧検知回路250と、制御スイッチ251と、負荷回路253とから構成される。電圧検知回路250と制御スイッチ251の動作については、第1の実施の形態で説明したとおりである。
【0098】
第1の実施の形態では、抵抗からなる負荷回路252を用いているのに対し、本実施の形態では、負荷回路253として容量素子を用いている。本実施の形態では、第1の実施の形態のように抵抗性の負荷回路252を用いる場合に比べて、電圧制限回路25のリーク電流を低減することができ、電荷蓄積部21に電荷を効率よく蓄積することができる。
【0099】
[第7の実施の形態]
次に、本発明の第7の実施の形態について説明する。図20は、本発明の第7の実施の形態に係る電圧制限回路25の構成を示すブロック図である。
本実施の形態の電圧制限回路25は、電圧検知回路254と、カウンタ255と、デコーダ256と、複数の制御スイッチ257と、複数の容量素子C3とから構成される。
【0100】
本実施の形態の電圧制限回路25の動作について説明する。整流回路20と電荷蓄積部21との接点端子の電圧VCHが第2の閾値電圧を超えると、電圧検知回路254の出力信号が例えばLowからHighに遷移する。カウンタ255は、電圧検知回路254の出力信号がLowからHighに遷移する度に、デジタル値を1増加させて出力する。
デコーダ256は、カウンタ出力が1増加する度にオフ状態からオン状態に遷移させる制御スイッチ257の数を増加させていく。
【0101】
最初の制御スイッチ257がオンすると、電圧VCHが低下して、第2の閾値電圧以下になることにより、電圧検知回路254の出力信号はLowに戻る。交流電流発生器1からの電流により再び電圧VCHが増加して、第2の閾値電圧を超えると、電圧検知回路254の出力信号がLowからHighに遷移する。デコーダ256は、カウンタ255から出力されるデジタル値が増加するので、2個目の制御スイッチ257をオン状態にする。
【0102】
こうして、本実施の形態では、制御スイッチ257を順次オン状態とし、容量素子C3に電荷を蓄積していくことにより、電圧VCHが第2の閾値電圧を超えないようにする。本実施の形態では、容量素子C3に蓄積された電荷を無線回路5の動作に利用することができるので、第6の実施の形態と比較して、電荷蓄積部21がフル充電された場合の無線送信回数を増加させることができる。
【0103】
[第8の実施の形態]
次に、本発明の第8の実施の形態について説明する。図21は、本発明の第8の実施の形態に係る電圧制限回路25の構成を示す回路図である。
本実施の形態の電圧制限回路25は、一方の端子が整流回路20と電荷蓄積部21との接点端子に接続され、他方の端子が接地されたMEMS可変容量素子258から構成される。
【0104】
MEMS可変容量素子258の構造を図22に示す。MEMS可変容量素子258は、可動部2580と、電極2581と、支柱2582と、電極2581と対向するように可動部2580を支える支持部2583とから構成される。支柱2582は、接地電位に接続される。すなわち、可動部2580は、支柱2582および支持部2583を介して接地電位に接続される。
【0105】
電極2581に電圧VCHが入力されると、可動部2580と電極2581との間に静電引力が発生し、可動部2580と電極2581との間の間隔が狭くなる。可動部2580と電極2581との間の間隔は、電極2581に印加される電圧VCHが高くなるほど狭くなる。こうして、図22に示した構成は、可変容量素子として動作する。
【0106】
本実施の形態では、電圧制限回路25の入力端子の電圧VCHが高くなると、MEMS可変容量素子258の容量が大きくなるので、電圧VCHを下げることができる。また、MEMS可変容量素子258に溜まった電荷は無線回路5の動作にも利用することができる。本実施の形態では、電圧検知回路、カウンタおよびデコーダを必要としないので、第7の実施の形態と比べて消費電力と回路面積を低減することができる。
【0107】
[第9の実施の形態]
次に、本発明の第9の実施の形態について説明する。図23は、本発明の第9の実施の形態に係る電圧制限回路25の構成を示すブロック図である。
本実施の形態の電圧制限回路25は、複数のMEMS可変容量素子259と、複数の容量閾値回路260と、複数の制御スイッチ261とから構成される。
【0108】
MEMS可変容量素子259の構造を図24に示す。MEMS可変容量素子259は、可動部2590と、第1の電極2591と、第2の電極2592と、支柱2593と、第1、第2の電極2591,2592と対向するように可動部2590を支える支持部2594とから構成される。第8の実施の形態と同様に、支柱2593は、接地電位に接続される。すなわち、可動部2590は、支柱2593および支持部2594を介して接地電位に接続される。
【0109】
第2の電極2592と可動部2590との間に形成される可変容量Cv2は、第1の電極2591と可動部2590と間に形成される可変容量Cv1に対して面積比の関係で変化する。
容量閾値回路260の構成を図25に示す。容量閾値回路260は、電圧制限回路25の入力端子とMEMS可変容量素子259の第2の電極2592との間に設けられた容量素子C0と、ゼロパワー閾値回路2600とから構成される。
【0110】
ゼロパワー閾値回路2600の入力端子は、容量素子C0とMEMS可変容量素子259の第2の電極2592との接点に接続される。
電圧制限回路25の入力端子の電圧VCHが高くなると、第1、第2の電極2591,2592と可動部2590との間に形成される可変容量Cv1,Cv2が増加する。ゼロパワー閾値回路2600の入力電圧は、電圧制限回路25の入力端子の電圧VCHが容量素子C0と可変容量Cv2とで分圧された電圧である。可変容量Cv2が大きくなると、ゼロパワー閾値回路2600の入力電圧が低下する。
【0111】
ゼロパワー閾値回路2600は、入力電圧が閾値電圧より小さくなると、制御スイッチ261をオフ状態からオン状態にする。これにより、次段のMEMS可変容量素子259およびゼロパワー閾値回路2600が制御スイッチ261を介して電圧制限回路25の入力端子に接続される。このような動作が繰り返されることにより、本実施の形態では、制御スイッチ261を順次オン状態とし、MEMS可変容量素子259を接続していくことにより、電圧VCHを制限する。
【0112】
本実施の形態では、電圧検知回路、カウンタおよびデコーダを必要としないので、第7の実施の形態と比べて消費電力と回路面積を低減することができる。また、本実施の形態では、第8の実施の形態と比べて電圧制限回路25の入力端子に接続するMEMS可変容量素子259の個数が多いので、第8の実施の形態と比べてより多くの電荷を蓄積することができ、電荷蓄積部21がフル充電された場合の無線送信回数を増加させることができる。
【産業上の利用可能性】
【0113】
本発明は、電池交換を必要とせずに生活環境の振動などから抽出したエネルギを基に動作するセンサノードチップに適用することができる。
【符号の説明】
【0114】
1…交流電流発生器、2,2a…蓄電回路、3…センサ素子部、4,4a,4b…センサ素子信号検出回路、5,5a,5b…無線回路、20…整流回路、21…電荷蓄積部C2、22,250,254…電圧検知回路、23,24,251,257,261…制御スイッチ、25…電圧制限回路、26…遅延部、30…振動センサ、30M…可動電極、30P,30N…固定電極、40…ゼロパワーセンサ回路、41,440,441…ゼロパワー閾値回路、42…A/D変換回路、43…遅延部、44…ゼロパワー傾き検出回路、252,253…負荷回路、255,445…カウンタ、256…デコーダ、258,259…MEMS可変容量素子、260…容量閾値回路、442…傾き信号生成部、443…発振許可部、444…発振部、2580,2590…可動部、2581,2591,2592…電極、2582,2593…支柱、2583,2594…支持部、2600…ゼロパワー閾値回路、D1,D2,D3,D4,D5,D6…ダイオード、Q1,Q2,Q3,Q4,Q5,Q6,Q7,Q8,Q9…トランジスタ、CS,C0,C3…容量素子、CP,CN…可変容量素子、C1,C2…電荷蓄積部、I1…電流制限部。
【特許請求の範囲】
【請求項1】
外部の振動に応じて検知信号を出力するセンサ素子部からの前記検知信号に応じて、所定の閾値で出力信号を遷移させるセンサ素子信号検出回路と、
外部の振動に応じて交流電流を発生させる交流電流発生器から出力される電荷を蓄積し、無線電波を送信する無線部に電源を供給する蓄電回路とを備え、
前記蓄電回路は、
前記交流電流発生器からの出力電流を整流する整流回路と、
前記整流回路から出力された電荷を蓄積する第1の電荷蓄積部と、
前記第1の電荷蓄積部の出力端子と前記センサ素子信号検出回路の電源端子との間に設けられた第1の制御スイッチと、
前記第1の電荷蓄積部の出力電圧が所定の第1の電圧を超えたときに前記第1の制御スイッチをオン状態にして、前記第1の電荷蓄積部から前記センサ素子信号検出回路に電源を供給する第1の電圧検知回路と、
前記第1の電荷蓄積部の出力端子と前記無線部の電源端子との間に設けられた第2の制御スイッチと、
前記第1の電荷蓄積部の出力電圧が所定の第2の電圧を超えないように制限する電圧制限回路とから構成され、
前記センサ素子信号検出回路は、前記センサ素子部からの検知信号に基づく電圧を閾値処理して、前記第2の制御スイッチをオン状態にし、前記第1の電荷蓄積部から前記無線部に電源を供給することを特徴とするセンサノードチップ。
【請求項2】
請求項1記載のセンサノードチップにおいて、
前記センサ素子信号検出回路は、
前記第1の制御スイッチから電源が供給され、前記センサ素子部からの検知信号に応じて固定容量素子を充電するセンサ回路と、
前記第1の制御スイッチから電源が供給され、前記センサ回路の出力電圧が所定の閾値に達したときに、前記第2の制御スイッチをオン状態にして、前記第1の電荷蓄積部から前記無線部に電源を供給する閾値回路とから構成されることを特徴とするセンサノードチップ。
【請求項3】
請求項1記載のセンサノードチップにおいて、
前記センサ素子信号検出回路は、
前記第1の制御スイッチから電源が供給され、前記センサ素子部からの検知信号に応じて固定容量素子を充電するセンサ回路と、
前記第1の制御スイッチから電源が供給され、前記センサ回路の出力電圧が所定の閾値に達したときに、前記第2の制御スイッチをオン状態にする制御信号を出力する閾値回路と、
前記第2の制御スイッチから電源が供給され、前記センサ回路の出力電圧をデジタルデータに変換して前記無線部の信号入力端子に出力するA/D変換回路と、
前記閾値回路の出力端子と前記第2の制御スイッチの制御端子との間に設けられ、前記閾値回路から出力される制御信号を遅延させる第1の遅延部とから構成され、
前記蓄電回路は、さらに、前記第2の制御スイッチの出力端子と前記無線部の電源端子との間に設けられた第2の遅延部を備えることを特徴とするセンサノードチップ。
【請求項4】
請求項1記載のセンサノードチップにおいて、
前記センサ素子信号検出回路は、
前記第1の制御スイッチから電源が供給され、前記センサ素子部からの検知信号に応じて固定容量素子を充電するセンサ回路と、
前記第1の制御スイッチから電源が供給され、前記センサ回路の出力電圧が所定の閾値に達したときに、前記第2の制御スイッチをオン状態にして、前記第1の電荷蓄積部から前記無線部に電源を供給すると共に、前記センサ回路の出力電圧の傾きに相当するデジタルデータを前記無線部の信号入力端子に出力する傾き検出回路とから構成され、
前記傾き検出回路は、
前記センサ回路の出力電圧が所定の論理閾値に達したときに、前記第2の制御スイッチをオン状態にする制御信号を出力する第1の閾値回路と、
前記センサ回路の出力を入力とし、前記第1の閾値回路よりも大きい論理閾値を有する第2の閾値回路と、
前記第1、第2の閾値回路の出力を基に前記センサ回路の出力電圧の傾きを検出する傾き信号生成部と、
この傾き信号生成部の出力を基に発振する発振部と、
この発振部が出力するパルスの数を計数し、計数結果を示すデジタルデータを前記無線部の信号入力端子に出力するカウンタとから構成されることを特徴とするセンサノードチップ。
【請求項5】
請求項1乃至4のいずれか1項に記載のセンサノードチップにおいて、
前記電圧制限回路は、
電流を接地電位に流す負荷回路と、
前記第1の電荷蓄積部の出力端子と前記負荷回路との間に設けられた第3の制御スイッチと、
前記第1の電荷蓄積部の出力電圧が所定の第2の電圧を超えたときに前記第3の制御スイッチをオン状態にして、前記第1の電荷蓄積部の電荷を前記負荷回路に流す第2の電圧検知回路とから構成されることを特徴とするセンサノードチップ。
【請求項6】
請求項1乃至4のいずれか1項に記載のセンサノードチップにおいて、
前記電圧制限回路は、直列接続された複数のダイオードから構成され、先頭のダイオードのアノード端子は前記第1の電荷蓄積部の出力端子に接続され、最後尾のダイオードのカソード端子は接地されることを特徴とするセンサノードチップ。
【請求項7】
請求項1乃至4のいずれか1項に記載のセンサノードチップにおいて、
前記電圧制限回路は、
電荷を蓄積する容量素子からなる負荷回路と、
前記第1の電荷蓄積部の出力端子と前記負荷回路との間に設けられた第3の制御スイッチと、
前記第1の電荷蓄積部の出力電圧が所定の第2の電圧を超えたときに前記第3の制御スイッチをオン状態にして、前記第1の電荷蓄積部の電荷を前記負荷回路に流す第2の電圧検知回路とから構成されることを特徴とするセンサノードチップ。
【請求項8】
請求項1乃至4のいずれか1項に記載のセンサノードチップにおいて、
前記電圧制限回路は、
前記第1の電荷蓄積部の出力電圧が所定の第2の電圧を超えると出力信号を遷移させる第2の電圧検知回路と、
この第2の電圧検知回路の出力の遷移回数を計数するカウンタと、
直列に接続された複数の第3の制御スイッチと、
前記カウンタの出力をデコードし、デコード結果に応じて前記第3の制御スイッチを制御するデコーダと、
各第3の制御スイッチの出力端子と接地電位との間に設けられた複数の容量素子とから構成され、
先頭の第3の制御スイッチの入力端子は前記第1の電荷蓄積部の出力端子に接続されることを特徴とするセンサノードチップ。
【請求項9】
請求項1乃至4のいずれか1項に記載のセンサノードチップにおいて、
前記電圧制限回路は、支柱と支持部で支持された可動部と固定の電極との間に可変容量が形成され、前記電極に印加される前記第1の電荷蓄積部の出力電圧に応じて前記可変容量が変化するMEMS可変容量素子から構成されることを特徴とするセンサノードチップ。
【請求項10】
請求項1乃至4のいずれか1項に記載のセンサノードチップにおいて、
前記電圧制限回路は、
直列に接続された複数の第3の制御スイッチと、
先頭の第3の制御スイッチの入力端子および各第3の制御スイッチの出力端子と接地電位との間にそれぞれ設けられ、支柱と支持部で支持された可動部と固定の第1、第2の電極との間に第1、第2の可変容量が形成される複数のMEMS可変容量素子と、
各第3の制御スイッチに対応して1つずつ設けられ、対応する第3の制御スイッチの直前に設けられた前記MEMS可変容量素子の可動部と第2電極との間に形成される第2の可変容量が所定の容量値よりも大きくなったことを検知したときに出力信号を遷移させ、対応する第3の制御スイッチをオン状態にする複数の容量閾値回路とから構成され、
先頭の第3の制御スイッチの入力端子は前記第1の電荷蓄積部の出力端子に接続され、前記MEMS可変容量素子の第1の電極は前記第3の制御スイッチの入力端子または出力端子に接続され、第2の電極は前記容量閾値回路の入力端子に接続され、前記容量閾値回路の電源端子は前記第3の制御スイッチの入力端子または出力端子に接続されることを特徴とするセンサノードチップ。
【請求項11】
請求項10記載のセンサノードチップにおいて、
前記容量閾値回路は、
一端が前記MEMS可変容量素子の第2の電極に接続され、他端が容量閾値回路の電源端子に接続された固定容量素子と、
容量閾値回路の電源端子から電源が供給され、前記MEMS可変容量素子の第2の電極の電圧が所定の閾値電圧より小さくなったときに、対応する第3の制御スイッチをオン状態にする閾値回路とから構成されることを特徴とするセンサノードチップ。
【請求項12】
請求項2乃至4のいずれか1項に記載のセンサノードチップにおいて、
前記センサ素子部は、第1の固定電極と第2の固定電極とが振動により可動する可動電極と対向して配置され、
前記センサ回路は、
順方向で直列接続された3つのダイオードと、
一端がセンサ回路の出力端子に接続され、他端が接地電位に接続された前記固定容量素子とから構成され、
第1のダイオードのアノード端子はセンサ回路の電源端子に接続され、前記第1のダイオードのカソード端子と第2のダイオードのアノード端子は前記センサ素子部の第1の固定電極に接続され、前記第2のダイオードのカソード端子と第3のダイオードのアノード端子は前記センサ素子部の第2の固定電極に接続され、前記第3のダイオードのカソード端子はセンサ回路の出力端子に接続されることを特徴とするセンサノードチップ。
【請求項13】
請求項2または3記載のセンサノードチップにおいて、
前記閾値回路は、
ゲート端子が前記センサ回路の出力端子に接続され、ソース端子が閾値回路の電源端子に接続され、ドレイン端子が閾値回路の出力端子に接続され、前記センサ回路の出力電圧が所定の論理閾値より低いときにオン状態となり論理閾値より高いときにオフ状態となる第1極性トランジスタと、
ゲート端子が接地電位または接地電位から第2極性トランジスタの閾値電圧までの範囲で設定された固定電位に接続され、ドレイン端子が前記第1極性トランジスタのドレイン端子および閾値回路の出力端子に接続され、ソース端子が接地電位に接続された第2極性トランジスタと、
前記第1極性トランジスタのドレイン端子および閾値回路の出力端子に接続され、前記第1極性トランジスタがオン状態のときの充電電流により電荷を蓄積する第2の電荷蓄積部とから構成されることを特徴とするセンサノードチップ。
【請求項14】
請求項4記載のセンサノードチップにおいて、
前記第1、第2の閾値回路は、
それぞれ、ゲート端子が前記センサ回路の出力端子に接続され、ソース端子が第1、第2の閾値回路の電源端子に接続され、ドレイン端子が第1、第2の閾値回路の出力端子に接続され、前記センサ回路の出力電圧が所定の論理閾値より低いときにオン状態となり論理閾値より高いときにオフ状態となる第1極性トランジスタと、
第1の端子が前記第1極性トランジスタのドレイン端子および第1、第2の閾値回路の出力端子に接続され、第2の端子が接地電位に接続され、前記第1の端子から前記第2の端子に流れる電流を制限する電流制限部と、
前記第1極性トランジスタのドレイン端子および第1、第2の閾値回路の出力端子に接続され、前記第1極性トランジスタがオン状態のときの充電電流により電荷を蓄積する第2の電荷蓄積部とから構成され、
前記第2の閾値回路の電流制限部の電流値は、前記第1の閾値回路の電流制限部の電流値よりも小さいことを特徴とするセンサノードチップ。
【請求項1】
外部の振動に応じて検知信号を出力するセンサ素子部からの前記検知信号に応じて、所定の閾値で出力信号を遷移させるセンサ素子信号検出回路と、
外部の振動に応じて交流電流を発生させる交流電流発生器から出力される電荷を蓄積し、無線電波を送信する無線部に電源を供給する蓄電回路とを備え、
前記蓄電回路は、
前記交流電流発生器からの出力電流を整流する整流回路と、
前記整流回路から出力された電荷を蓄積する第1の電荷蓄積部と、
前記第1の電荷蓄積部の出力端子と前記センサ素子信号検出回路の電源端子との間に設けられた第1の制御スイッチと、
前記第1の電荷蓄積部の出力電圧が所定の第1の電圧を超えたときに前記第1の制御スイッチをオン状態にして、前記第1の電荷蓄積部から前記センサ素子信号検出回路に電源を供給する第1の電圧検知回路と、
前記第1の電荷蓄積部の出力端子と前記無線部の電源端子との間に設けられた第2の制御スイッチと、
前記第1の電荷蓄積部の出力電圧が所定の第2の電圧を超えないように制限する電圧制限回路とから構成され、
前記センサ素子信号検出回路は、前記センサ素子部からの検知信号に基づく電圧を閾値処理して、前記第2の制御スイッチをオン状態にし、前記第1の電荷蓄積部から前記無線部に電源を供給することを特徴とするセンサノードチップ。
【請求項2】
請求項1記載のセンサノードチップにおいて、
前記センサ素子信号検出回路は、
前記第1の制御スイッチから電源が供給され、前記センサ素子部からの検知信号に応じて固定容量素子を充電するセンサ回路と、
前記第1の制御スイッチから電源が供給され、前記センサ回路の出力電圧が所定の閾値に達したときに、前記第2の制御スイッチをオン状態にして、前記第1の電荷蓄積部から前記無線部に電源を供給する閾値回路とから構成されることを特徴とするセンサノードチップ。
【請求項3】
請求項1記載のセンサノードチップにおいて、
前記センサ素子信号検出回路は、
前記第1の制御スイッチから電源が供給され、前記センサ素子部からの検知信号に応じて固定容量素子を充電するセンサ回路と、
前記第1の制御スイッチから電源が供給され、前記センサ回路の出力電圧が所定の閾値に達したときに、前記第2の制御スイッチをオン状態にする制御信号を出力する閾値回路と、
前記第2の制御スイッチから電源が供給され、前記センサ回路の出力電圧をデジタルデータに変換して前記無線部の信号入力端子に出力するA/D変換回路と、
前記閾値回路の出力端子と前記第2の制御スイッチの制御端子との間に設けられ、前記閾値回路から出力される制御信号を遅延させる第1の遅延部とから構成され、
前記蓄電回路は、さらに、前記第2の制御スイッチの出力端子と前記無線部の電源端子との間に設けられた第2の遅延部を備えることを特徴とするセンサノードチップ。
【請求項4】
請求項1記載のセンサノードチップにおいて、
前記センサ素子信号検出回路は、
前記第1の制御スイッチから電源が供給され、前記センサ素子部からの検知信号に応じて固定容量素子を充電するセンサ回路と、
前記第1の制御スイッチから電源が供給され、前記センサ回路の出力電圧が所定の閾値に達したときに、前記第2の制御スイッチをオン状態にして、前記第1の電荷蓄積部から前記無線部に電源を供給すると共に、前記センサ回路の出力電圧の傾きに相当するデジタルデータを前記無線部の信号入力端子に出力する傾き検出回路とから構成され、
前記傾き検出回路は、
前記センサ回路の出力電圧が所定の論理閾値に達したときに、前記第2の制御スイッチをオン状態にする制御信号を出力する第1の閾値回路と、
前記センサ回路の出力を入力とし、前記第1の閾値回路よりも大きい論理閾値を有する第2の閾値回路と、
前記第1、第2の閾値回路の出力を基に前記センサ回路の出力電圧の傾きを検出する傾き信号生成部と、
この傾き信号生成部の出力を基に発振する発振部と、
この発振部が出力するパルスの数を計数し、計数結果を示すデジタルデータを前記無線部の信号入力端子に出力するカウンタとから構成されることを特徴とするセンサノードチップ。
【請求項5】
請求項1乃至4のいずれか1項に記載のセンサノードチップにおいて、
前記電圧制限回路は、
電流を接地電位に流す負荷回路と、
前記第1の電荷蓄積部の出力端子と前記負荷回路との間に設けられた第3の制御スイッチと、
前記第1の電荷蓄積部の出力電圧が所定の第2の電圧を超えたときに前記第3の制御スイッチをオン状態にして、前記第1の電荷蓄積部の電荷を前記負荷回路に流す第2の電圧検知回路とから構成されることを特徴とするセンサノードチップ。
【請求項6】
請求項1乃至4のいずれか1項に記載のセンサノードチップにおいて、
前記電圧制限回路は、直列接続された複数のダイオードから構成され、先頭のダイオードのアノード端子は前記第1の電荷蓄積部の出力端子に接続され、最後尾のダイオードのカソード端子は接地されることを特徴とするセンサノードチップ。
【請求項7】
請求項1乃至4のいずれか1項に記載のセンサノードチップにおいて、
前記電圧制限回路は、
電荷を蓄積する容量素子からなる負荷回路と、
前記第1の電荷蓄積部の出力端子と前記負荷回路との間に設けられた第3の制御スイッチと、
前記第1の電荷蓄積部の出力電圧が所定の第2の電圧を超えたときに前記第3の制御スイッチをオン状態にして、前記第1の電荷蓄積部の電荷を前記負荷回路に流す第2の電圧検知回路とから構成されることを特徴とするセンサノードチップ。
【請求項8】
請求項1乃至4のいずれか1項に記載のセンサノードチップにおいて、
前記電圧制限回路は、
前記第1の電荷蓄積部の出力電圧が所定の第2の電圧を超えると出力信号を遷移させる第2の電圧検知回路と、
この第2の電圧検知回路の出力の遷移回数を計数するカウンタと、
直列に接続された複数の第3の制御スイッチと、
前記カウンタの出力をデコードし、デコード結果に応じて前記第3の制御スイッチを制御するデコーダと、
各第3の制御スイッチの出力端子と接地電位との間に設けられた複数の容量素子とから構成され、
先頭の第3の制御スイッチの入力端子は前記第1の電荷蓄積部の出力端子に接続されることを特徴とするセンサノードチップ。
【請求項9】
請求項1乃至4のいずれか1項に記載のセンサノードチップにおいて、
前記電圧制限回路は、支柱と支持部で支持された可動部と固定の電極との間に可変容量が形成され、前記電極に印加される前記第1の電荷蓄積部の出力電圧に応じて前記可変容量が変化するMEMS可変容量素子から構成されることを特徴とするセンサノードチップ。
【請求項10】
請求項1乃至4のいずれか1項に記載のセンサノードチップにおいて、
前記電圧制限回路は、
直列に接続された複数の第3の制御スイッチと、
先頭の第3の制御スイッチの入力端子および各第3の制御スイッチの出力端子と接地電位との間にそれぞれ設けられ、支柱と支持部で支持された可動部と固定の第1、第2の電極との間に第1、第2の可変容量が形成される複数のMEMS可変容量素子と、
各第3の制御スイッチに対応して1つずつ設けられ、対応する第3の制御スイッチの直前に設けられた前記MEMS可変容量素子の可動部と第2電極との間に形成される第2の可変容量が所定の容量値よりも大きくなったことを検知したときに出力信号を遷移させ、対応する第3の制御スイッチをオン状態にする複数の容量閾値回路とから構成され、
先頭の第3の制御スイッチの入力端子は前記第1の電荷蓄積部の出力端子に接続され、前記MEMS可変容量素子の第1の電極は前記第3の制御スイッチの入力端子または出力端子に接続され、第2の電極は前記容量閾値回路の入力端子に接続され、前記容量閾値回路の電源端子は前記第3の制御スイッチの入力端子または出力端子に接続されることを特徴とするセンサノードチップ。
【請求項11】
請求項10記載のセンサノードチップにおいて、
前記容量閾値回路は、
一端が前記MEMS可変容量素子の第2の電極に接続され、他端が容量閾値回路の電源端子に接続された固定容量素子と、
容量閾値回路の電源端子から電源が供給され、前記MEMS可変容量素子の第2の電極の電圧が所定の閾値電圧より小さくなったときに、対応する第3の制御スイッチをオン状態にする閾値回路とから構成されることを特徴とするセンサノードチップ。
【請求項12】
請求項2乃至4のいずれか1項に記載のセンサノードチップにおいて、
前記センサ素子部は、第1の固定電極と第2の固定電極とが振動により可動する可動電極と対向して配置され、
前記センサ回路は、
順方向で直列接続された3つのダイオードと、
一端がセンサ回路の出力端子に接続され、他端が接地電位に接続された前記固定容量素子とから構成され、
第1のダイオードのアノード端子はセンサ回路の電源端子に接続され、前記第1のダイオードのカソード端子と第2のダイオードのアノード端子は前記センサ素子部の第1の固定電極に接続され、前記第2のダイオードのカソード端子と第3のダイオードのアノード端子は前記センサ素子部の第2の固定電極に接続され、前記第3のダイオードのカソード端子はセンサ回路の出力端子に接続されることを特徴とするセンサノードチップ。
【請求項13】
請求項2または3記載のセンサノードチップにおいて、
前記閾値回路は、
ゲート端子が前記センサ回路の出力端子に接続され、ソース端子が閾値回路の電源端子に接続され、ドレイン端子が閾値回路の出力端子に接続され、前記センサ回路の出力電圧が所定の論理閾値より低いときにオン状態となり論理閾値より高いときにオフ状態となる第1極性トランジスタと、
ゲート端子が接地電位または接地電位から第2極性トランジスタの閾値電圧までの範囲で設定された固定電位に接続され、ドレイン端子が前記第1極性トランジスタのドレイン端子および閾値回路の出力端子に接続され、ソース端子が接地電位に接続された第2極性トランジスタと、
前記第1極性トランジスタのドレイン端子および閾値回路の出力端子に接続され、前記第1極性トランジスタがオン状態のときの充電電流により電荷を蓄積する第2の電荷蓄積部とから構成されることを特徴とするセンサノードチップ。
【請求項14】
請求項4記載のセンサノードチップにおいて、
前記第1、第2の閾値回路は、
それぞれ、ゲート端子が前記センサ回路の出力端子に接続され、ソース端子が第1、第2の閾値回路の電源端子に接続され、ドレイン端子が第1、第2の閾値回路の出力端子に接続され、前記センサ回路の出力電圧が所定の論理閾値より低いときにオン状態となり論理閾値より高いときにオフ状態となる第1極性トランジスタと、
第1の端子が前記第1極性トランジスタのドレイン端子および第1、第2の閾値回路の出力端子に接続され、第2の端子が接地電位に接続され、前記第1の端子から前記第2の端子に流れる電流を制限する電流制限部と、
前記第1極性トランジスタのドレイン端子および第1、第2の閾値回路の出力端子に接続され、前記第1極性トランジスタがオン状態のときの充電電流により電荷を蓄積する第2の電荷蓄積部とから構成され、
前記第2の閾値回路の電流制限部の電流値は、前記第1の閾値回路の電流制限部の電流値よりも小さいことを特徴とするセンサノードチップ。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【図27】
【図28】
【図29】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【図27】
【図28】
【図29】
【公開番号】特開2011−59991(P2011−59991A)
【公開日】平成23年3月24日(2011.3.24)
【国際特許分類】
【出願番号】特願2009−209013(P2009−209013)
【出願日】平成21年9月10日(2009.9.10)
【出願人】(000004226)日本電信電話株式会社 (13,992)
【Fターム(参考)】
【公開日】平成23年3月24日(2011.3.24)
【国際特許分類】
【出願日】平成21年9月10日(2009.9.10)
【出願人】(000004226)日本電信電話株式会社 (13,992)
【Fターム(参考)】
[ Back to top ]