センサ素子の再構成可能なアレイのためのスイッチング回路
【課題】スイッチング回路網で再構成可能なセンサ・アレイを含む装置を提供する。
【解決手段】装置は、多数のセンサ素子と、複数のバス・ライン（ＢＬ）と、一列内の一組のセンサ素子をＢＬに選択的に接続する一組のアクセス・スイッチ（ＡＣＳ）と多数組のマトリクス・スイッチ（ＭＸＳ）と制御回路とを含み、１つのＡＣＳが第１のセンサ素子に接続される。各ＭＸＳが、多数のセンサ素子の内の一組の隣接のセンサ素子に選択的に接続し、また１つのＭＸＳが、第１のセンサ素子に、且つ前記一組のセンサ素子の一員ではない第２のセンサ素子に接続される。制御回路は、第１のセンサ素子が前記１つのＡＣＳを介してＢＬに接続されるように、同時に第２のセンサ素子が前記１つのＭＸＳを介して前記１つのＡＣＳに接続されるように、選択されたスイッチング構成に従ってＡＣＳ及びＭＸＳを制御する。
【解決手段】装置は、多数のセンサ素子と、複数のバス・ライン（ＢＬ）と、一列内の一組のセンサ素子をＢＬに選択的に接続する一組のアクセス・スイッチ（ＡＣＳ）と多数組のマトリクス・スイッチ（ＭＸＳ）と制御回路とを含み、１つのＡＣＳが第１のセンサ素子に接続される。各ＭＸＳが、多数のセンサ素子の内の一組の隣接のセンサ素子に選択的に接続し、また１つのＭＸＳが、第１のセンサ素子に、且つ前記一組のセンサ素子の一員ではない第２のセンサ素子に接続される。制御回路は、第１のセンサ素子が前記１つのＡＣＳを介してＢＬに接続されるように、同時に第２のセンサ素子が前記１つのＭＸＳを介して前記１つのＡＣＳに接続されるように、選択されたスイッチング構成に従ってＡＣＳ及びＭＸＳを制御する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般的に云えば、（例えば、光学、熱、圧力、超音波）センサの再構成可能な(reconfigurable)アレイに関するものである。より具体的には、本発明は、再構成可能な微小加工(micromachined) 超音波トランスデューサ（ＭＵＴ）アレイに関するものである。ＭＵＴについての１つの特定の用途は、医学的診断用超音波撮像システムにある。別の特定の例は、鋳造品、鍛造品又はパイプラインのような部材の非破壊評価（ＮＤＥ）のためである。
【背景技術】
【０００２】
従来の超音波撮像システムは、超音波ビームを送出し且つ検査している対象物からの反射ビームを受け取るために使用される超音波トランスデューサのアレイ（配列体）を有する。このような走査は一連の測定を含み、これらの測定では、集束超音波が送出され、システムは短い時間間隔後に受信モードに切り換えられて、反射超音波を受け取り、ビーム形成し、表示のために処理する。典型的には、音響ビーム又は走査線に沿った一連の点からデータを取得するために各測定中に送信及び受信は同じ方向に集束される。受信器は、反射超音波を受信するとき走査線に沿って連続的に再集束を行う。
【０００３】
超音波撮像のため、アレイは、典型的には、一列又は複数列に配列された多数のトランスデューサを持ち、これらは送信の際に別々の電圧で駆動される。印加電圧の時間遅延（又は位相）及び振幅を選択することによって、個々のトランスデューサはそれぞれ超音波を発生するように制御することができ、それらの超音波は組み合わさって、好ましいベクトル方向に沿って進行し且つビームに沿った選択された区域に集束される正味の超音波を形成する。
【０００４】
トランスデューサ・プローブが受信モードで反射音波を受けるように用いられるとき、同じ原理が適用される。受信用トランスデューサで発生された電圧は、正味の信号が対象物内の単一の焦点区域から反射された超音波を表すように、加算される。送信モードの場合と同様に、超音波エネルギのこの集束した受信は、各々の受信用トランスデューサからの信号に別々の時間遅延（及び／又は位相シフト）及び利得を与えることによって達成される。時間遅延は、受信時の動的集束を行うために反射信号の深さの増大につれて調節される。
【０００５】
形成される画像の品質又は分解能は、一部は、トランスデューサ・アレイの送信及び受信開口をそれぞれ構成するトランスデューサの数の関数である。従って、高画像品質を得るためには、２次元及び３次元撮像用途の両方にとって多数のトランスデューサを設けることが望ましい。典型的には、超音波トランスデューサは手持ち式トランスデューサ・プローブ内に配置され、該プローブは可撓性ケーブルによって電子装置ユニットに接続され、該電子装置ユニットはトランスデューサ信号を処理して超音波画像を生成する。超音波プローブは超音波送信回路及び超音波受信回路の両方を担持することができる。
【０００６】
再構成可能な超音波アレイは、結果として得られる素子の形状を波頭の形状に合致するように作ることができるように、複数群の部分素子(subelement)を動的に接続することができる。これにより、性能を改善し、及び／又はチャンネル数を減らすことができる。このような再構成可能性(reconfigurability) は、スイッチング回路網を使用して達成することができる。
【０００７】
近年、半導体処理技術を使用することにより、微小加工超音波トランスデューサ（ＭＵＴ）として知られている種類の超音波トランスデューサが製造されており、これらは容量型（ｃＭＵＴ）又は圧電型（ｐＭＵＴ）であってよい。ＭＵＴは、受け取った超音波信号の音響振動を変調された容量（キャパシタンス）に変換する電極を持つ小さい隔膜状の装置である。送信の場合、容量性電荷が変調されて、装置の隔膜を振動させ、これにより音波を送出する。ＭＵＴの１つの利点は、それらが、「微小加工(micromachining)」の項目の下にグループ分けされる微小製造(microfabrication)プロセスのような半導体製造プロセスを使用して作ることができることである。このような微小加工プロセスの結果得られるシステムは、典型的には、微小加工電気機械システム（ＭＥＭＳ）と呼ばれている。
【０００８】
ｃＭＵＴは通常、六角形の構造であり、それを横切って広がる隔膜を有する。この隔膜は、印加されたバイアス電圧によって基板表面に近接して保持される。この既にバイアスを加えているｃＭＵＴに振動信号を印加することによって、隔膜は振動させることができ、これにより音響エネルギを放射させることができる。同様に、音響波が隔膜に入射したとき、その結果生じる振動はｃＭＵＴ上の電圧変化として検出することができる。「ｃＭＵＴセル」は、上記のような六角形「ドラム」構造の１つを表す用語である。ｃＭＵＴセルは非常に小さい構造とすることができる。典型的なセルの寸法は、六角形の平坦な縁相互間の距離が２５〜５０ミクロンである。セルの寸法は、設計された音響応答によって様々に指示される。所望の周波数応答及び感度に関して良好に動作するような一層大きいセルを作ることは可能でないことがある。
【０００９】
残念なことに、上記のような小さいセルについて個別の制御を行えるような電子装置を作ることは困難である。アレイ全体としての音響性能に関して、小さい寸法のセルは優れていて、また融通性が大きいが、制御はより大きい構造に限られている。複数のセルを一緒にグループ化して、それらを電気的に接続すれば、より大きな部分素子を生成することが可能になり、それは所望の音響応答を維持しながら個々に制御することができる。従って、部分素子は一群の電気接続されたセルであり、再構成することはできない。本書の開示の目的のために、部分素子(subelement)は、最小の独立に制御される音響ユニットである。これにより、スイッチング回路網を使用して複数の部分素子を一緒に接続することによってリング又は素子を形成することができる。そこで、素子(element) は、スイッチング回路網の状態を変えることによって再構成することが可能である。しかしながら、部分素子は、スイッチにより切り離すことのできない接続されたセルで構成されており、従って、再構成することができない。もしアレイがＰＺＴ又はその他の何らかのより普通の又は将来のトランスデューサ技術で製造されているなら、以下の分析の全てもまた有効である。
【００１０】
シリコンをベースとした超音波トランスデューサ部分素子を使用した場合の再構成可能性が米国特許出願第１０／３８３９９０号に記載されている。再構成可能性の一形態はモザイク環状アレイであり、これも該特許に記載されている。モザイク環状アレイの概念は、再構成可能な電子的スイッチング回路網を使用して複数の部分素子を一緒にグループ化することによって環状の素子を構築することを含む。その目標は、画像品質を維持し且つスライス厚さを改善しながら、ビーム形成チャンネルの数を減らすことである。システム・チャンネルを減らすため、モザイク環状アレイは、ビームをステアリングしない場合、基礎をなす２次元トランスデューサ・アレイの表面での遅延の輪郭が円形であると云う事実を利用する。換言すれば、等遅延曲線がビームの中心の周りの輪になる。遅延のこの円対称性により、共通の遅延を持つ部分素子を明確にグループ化でき、また環状アレイの概念が得られる。再構成可能性は、走査又は画像を形成するためにより大形の基礎をなす２次元トランスデューサ・アレイに沿ってビームを歩進(stepping)させるように利用することができる。再構成可能性はまた、近距離場においてより小さい活性開口により多数のチャンネルを割り当てることによって多重送信用途の場合の性能を改善するように利用することもできる。多数の他の用途でも、再構成可能性が有用であると証明することができる。
【特許文献１】米国特許第６７３６７７９号
【特許文献２】米国特許第６５５１２４８号
【発明の開示】
【発明が解決しようとする課題】
【００１１】
再構成可能な超音波アレイは、現在利用可能な電子装置により具現化することが困難であるか又は不可能であるような複雑なスイッチング回路網を必要としている。そこで、受け入れ可能な性能を提供するような簡単化したスイッチング回路網が要望される。
【課題を解決するための手段】
【００１２】
本発明は、スイッチング回路網によって再構成可能であるセンサのアレイを有する装置を対象とする。センサは、光学センサ、熱センサ、圧力センサ又は超音波トランスデューサであってよい。本書で開示する実施形態では、より大形の素子を構成するための基礎となるグリッドとして容量型微小加工超音波トランスデューサ（ｃＭＵＴ）の２次元アレイを使用する。しかしながら、本発明はｃＭＵＴ構造に制限されず、その他の従来の又は将来のトランスデューサ技術にも等しく適用できる。
【００１３】
本発明の一面は、（１）多数のセンサ素子と、（２）複数のバス・ラインと、（３）第１の列内の第１組のセンサ素子を前記複数のバス・ラインの内の第１のバス・ラインに選択的に接続するための第１組のアクセス・スイッチであって、当該第１組のアクセス・スイッチの内の第１のアクセス・スイッチが、前記第１組のセンサ素子の一員である第１のセンサ素子に接続されている、第１組のアクセス・スイッチと、（４）多数組のマトリクス・スイッチであって、当該多数組のマトリクス・スイッチの各々が、前記多数のセンサ素子の内のそれぞれのセンサ素子をそれぞれの一組の隣接のセンサ素子に選択的に接続し、また当該多数組のマトリクス・スイッチの内の第１のマトリクス・スイッチが、前記第１のセンサ素子に接続され、且つ前記第１組のセンサ素子の一員ではない第２のセンサ素子に接続されている、多数組のマトリクス・スイッチと、（５）前記第１のセンサ素子が前記第１のアクセス・スイッチを介して前記第１のバス・ラインに接続されると共に、同時に前記第２のセンサ素子が前記第１のマトリクス・スイッチを介して前記第１のアクセス・スイッチに接続されるように、選択されたスイッチング構成に従って前記アクセス・スイッチ及び前記マトリクス・スイッチを制御する制御回路と、を有する装置である。
【００１４】
本発明の別の面は、（１）複数の列に配列された多数のセンサ素子と、（２）複数のバス・ラインと、（３）複数のシステム・チャンネルと、（４）様々なバス・ラインを様々なシステム・チャンネルに選択的に接続するための多数のスイッチと、（５）第１の列内の第１組のセンサ素子を前記複数のバス・ラインの内の第１のバス・ラインに選択的に接続するための第１組のアクセス・スイッチであって、当該第１組のアクセス・スイッチの内の各アクセス・スイッチが前記第１組のセンサ素子の内のそれぞれのセンサ素子の下に配置され、また当該第１組のアクセス・スイッチの内の第１のアクセス・スイッチが、前記第１組のセンサ素子の一員である第１のセンサ素子に接続されている、第１組のアクセス・スイッチと、（６）多数組のマトリクス・スイッチであって、当該多数組のマトリクス・スイッチの各々が、前記多数のセンサ素子の内のそれぞれのセンサ素子をそれぞれの一組の隣接のセンサ素子に選択的に接続し、また当該多数組のマトリクス・スイッチの内の第１のマトリクス・スイッチが、前記第１のセンサ素子に接続され、且つ前記第１組のセンサ素子の一員ではない第２のセンサ素子に接続されている、多数組のマトリクス・スイッチと、（７）前記第１のセンサ素子が、前記第１のバス・ラインに接続される多数の交点スイッチの内の第１の交点スイッチを介して、また前記第１のバス・ラインを介して、また前記第１のアクセス・スイッチを介して、第１のシステム・チャンネルに接続されると共に、同時に前記第２のセンサ素子が前記第１のマトリクス・スイッチを介して前記第１のアクセス・スイッチに接続されるように、選択されたスイッチング構成に従って前記マルチプレクサ・スイッチ、前記アクセス・スイッチ及び前記マトリクス・スイッチを制御する制御回路と、を有する装置である。
【００１５】
本発明の更に別の面は、（１）多数のバス・ラインと、（２）各々が前記バス・ラインの内の１本に接続されている多数のアクセス・スイッチと、（３）各々が前記アクセス・スイッチのそれぞれの１つにより前記バス・ラインの１本にオン・オフ式に接続可能である多数の部分素子であって、各部分素子がそれぞれの多数のＭＵＴセル及びそれぞれの複数のマトリクス・スイッチを含み、特定の部分素子内の各ＭＵＴセルが一緒に接続されていて、オン・オフ式に切断できないようになっており、もって、各部分素子がそれぞれのマトリクス・スイッチにより各々の隣接の部分素子にオン・オフ式に接続可能である、多数の部分素子と、を有する超音波トランスデューサ・アレイである。
【００１６】
本発明の他の面は以下に開示し且つ請求する。
【００１７】
以下の説明で参照する図面では、様々な図面における同様な素子には同じ参照数字を付している。
【発明を実施するための最良の形態】
【００１８】
本発明は、スイッチング回路網によって再構成可能であるセンサ・アレイを有する装置を対象とする。例示の目的で、再構成可能なアレイを容量型微小加工超音波トランスデューサ（ｃＭＵＴ）に関して説明する。しかしながら、本書に開示する本発明の様々な面が、それらの用途において、ｃＭＵＴを用いるプローブに制限されず、むしろｐＭＵＴ又はさいの目に切った圧電セラミック・アレイさえも用いるプローブにも適用することができることを理解されたい。その場合、さいの目に切った部分素子の各々は下側に位置するスイッチング層に相互接続手段によって接続される。本発明の同じ面はまた、光学、熱又は圧力センサの再構成可能なアレイにも適用される。
【００１９】
図１について説明すると、典型的なｃＭＵＴトランスデューサ・セル２を断面で示している。このようなｃＭＵＴトランスデューサ・セルのアレイは、典型的には、高濃度にドープしたシリコン（従って、半導体）ウェーハのような基板４上に製造される。各々のｃＭＵＴトランスデューサ・セルでは、窒化シリコンで作ることのできる薄い膜又は隔膜８が基板４の上方に懸架される。膜８はその周縁部が絶縁支持体６によって支持され、絶縁支持体６は酸化シリコン又は窒化シリコンで作ることができる。膜８と基板４との間の空洞１４は空気又はガスを充填するか、或いは完全に又は部分的に真空にすることができる。典型的には、ｃＭＵＴは処理が許す限り完全に真空にする。アルミニウム合金又は他の適当な導電材料のような導電材料の膜又は層により膜８上に電極１２を形成し、また導電材料で作られた膜又は層により基板４上に電極１０を形成することができる。この代わりに、底部の電極は半導体基板４に適切なドーピングを行うことによって形成することができる。
【００２０】
空洞１４によって隔てられた２つの電極１０及び１２は容量を形成する。入射する音響信号により膜８が振動するとき、関連した電極を使用して容量の変動を検出することができ（図１に図示せず）、これにより音響信号が電気信号に変換される。逆に、ＡＣ信号が一方の電極に印加されると、電極上の電荷を変調し、これにより電極間の静電気力が変調され、静電気力は隔膜を動かして音響信号を送出させる。
【００２１】
個々のセルは丸形、矩形、六角形又はその周辺形状を持つことができる。六角形はトランスデューサ部分素子のｃＭＵＴセルの密な詰め込みを可能にする。トランスデューサ部分素子が異なるセル寸法の複合特性を持ち、これによりトランスデューサを広帯域特性にするように、ｃＭＵＴセルは異なる寸法を持つことができる。
【００２２】
残念なことに、このような小さいセルについて個別の制御を行えるような電子装置を作ることは困難である。アレイ全体としての音響性能に関して、小さい寸法のセルは優れていて、また融通性が大きいが、制御はより大きい構造に限られている。複数のセルを一緒にグループ化して、それらを電気的に接続すれば、より大きな部分素子を生成することが可能になり、それは所望の音響応答を維持しながら個々に制御することができる。スイッチング回路網を使用して複数の部分素子を一緒に接続することによってリング又は素子を形成することができる。そこで、素子は、スイッチング回路網の状態を変えることによって再構成することが可能である。しかしながら、個々の部分素子は、異なる部分素子を形成するように再構成することができない。
【００２３】
ＭＵＴセルは微小加工プロセスにおいて（介在するスイッチ無しに）複数個一緒に接続して、部分素子を形成することができる。以下の説明で、用語「音響部分素子」とはこのような一集団を記述するために使用される。これらの音響部分素子は超小型電子スイッチによって相互接続されて、このようなスイッチを、シリコン層内に又はトランスデューサ・アレイに直ぐ隣接して設けられた異なる基板上に配置することによって、より大きい素子を形成する。
【００２４】
本書で用いられるとき、用語「音響部分素子」は単一のセル、又は再構成することのできない一群の電気接続されたセルである。すなわち、部分素子は最小の独立に制御される音響ユニットである。また用語「部分素子」とは、音響部分素子と、その関連した集積電子装置とを意味する。また「素子」は、スイッチング回路網を使用して複数の部分素子を一緒に接続することによって形成される。素子はスイッチング回路網の状態を変えることによって再構成することができる。スイッチング回路網内に含まれるスイッチの少なくとも幾分かは、以下により詳しく説明するように、「関連した集積電子装置」の一部である。
【００２５】
例示の目的で、図２は７つの六角形のｃＭＵＴセル２より成る「ヒナギク形」トランスデューサ部分素子１６を示しており、中央のセルは６つのセルのリングによって取り囲まれ、またリング内の各セルは中央のセルのそれぞれの辺とリング内の隣り合うセルとに隣接している。各ｃＭＵＴセル２の頂部電極１２が、スイッチによる切断ができない接続部によって一緒に電気結合されている。六角形のアレイの場合、６つの導体が頂部電極１２から放射状に延出して、隣のｃＭＵＴセルの頂部電極にそれぞれ接続されている（但し、周縁にあるセルでは、（６つではなく）３つの他のセルに接続される）。同様に、各セル２の底部電極１０が、スイッチによる切断ができない接続部によって一緒に電気結合されていて、７倍大きい容量型トランスデューサ部分素子１６を形成する。
【００２６】
図２に見られる種類の部分素子は、半導体（例えば、シリコン）基板上に２次元アレイを形成するように配列することができる。これらの部分素子は、スイッチング回路網を使用して、環状のリングのような素子を形成するように再構成することができる。シリコンをベースとした超音波トランスデューサ部分素子を使用した場合の再構成可能性が米国特許出願第１０／３８３９９０号に記載されている。再構成可能性の一形態はモザイク環状アレイであり、これも該特許に記載されている。モザイク環状アレイの概念は、再構成可能な電子的スイッチング回路網を使用して複数の部分素子を一緒にグループ化することによって環状の素子を構築することを含む。その目標は、画像品質を維持し且つスライス厚さを改善しながら、ビーム形成チャンネルの数を減らすことである。システム・チャンネルを減らすため、モザイク環状アレイは、ビームをステアリングしない場合、基礎をなす２次元トランスデューサ・アレイの表面での遅延の輪郭が円形であると云う事実を利用する。換言すれば、等遅延曲線がビームの中心の周りの輪になる。遅延のこの円対称性により、共通の遅延を持つ部分素子を明確にグループ化できる。再構成可能性は、走査又は画像を形成するためにより大形の基礎をなす２次元トランスデューサ・アレイに沿ってビームを歩進させるように利用することができる。
【００２７】
ＭＵＴセル及び音響部分素子を使用してトランスデューサ・アレイを形成することのできる多数の方法がある。図３は、モザイク・アレイを形成する音響部分素子のモザイク細工の一例を示す。図３に示されている実施形態では、４つのほぼ環状の素子（それぞれ参照符号１８Ａ〜１８Ｄによって表す）が１素子あたりほぼ等しい面積を持つように構成されており、各素子は「ヒナギク」形音響部分素子のモザイク細工を有する（各部分素子は７つの一緒に接続されたＭＵＴセルより成る）。各場合におけるモザイク細工は複数の種類の部分素子から作ることができる。アレイ・パターンはモザイク細工である必要はなく、音響部分素子のない区域を持つことができる。例えば、音響部分素子又はセルの頂部電極接続部をアレイの下へ持ってくるためのバイア（貫通接続路）を設けてもよい。
【００２８】
部分素子の構成は、ビーム幅、サイド・ローブのレベル、又は焦点深度のような様々な音響パラメータを最適にするように変更することができる。この代わりに、音響部分素子は送信動作のための１つの開口を形成するようにグループ化し、直ちに受信動作のための別の開口へ切り換えるようにしてもよい。図３は複数のほぼ環状の素子のそれぞれの一部を示しているが、他の形状、例えば、不連続のリング、八角形のリング、円弧形に構成することができる。パターンの選択は用途の要求に依存する。
【００２９】
殆どの開口は、図３に示される環状素子のような単一のより大きい素子を形成するように相互接続された連続したグループ化された部分素子で構成される。この場合、全ての部分素子の各々をそのそれぞれのバス・ラインに直接接続することは必要ではない。所与のグループ内の限られた数の部分素子を接続し、次いで残りの部分素子を互いに接続すれば充分である。このようにして、送信信号はシステムからバス・ラインに沿って伝播して、限られた数のアクセス点に沿った素子に入る。そこから、信号は局部的な接続部を介して素子内に広がる。
【００３０】
特定の幾何学的形状が与えられると、再構成可能なアレイは音響部分素子をシステム・チャンネルにマッピングする。このマッピングは、性能を改良するように設計される。マッピングはスイッチング回路網を介して行われ、スイッチング回路網は、ｃＭＵＴセルが作成される基板の中に直接配置するのが理想的であるが、トランスデューサ基板に隣接して集積された異なる基板に設けることができる。ｃＭＵＴアレイはシリコン基板上に直接構築されるので、スイッチング電子装置はその基板に組み込むことができる。ＰＺＴ又はより伝統的な実装の場合、スイッチ回路網は別個のシリコン基板内に製造してＰＺＴアレイに取り付けるのが簡単であると考えられる。
【００３１】
図４に、ＡＳＩＣからｃＭＵＴへの接続を行う方法を例示するために共同集積化(co-integrate)されたｃＭＵＴ及びＡＳＩＣアレイの断面図を示している。図示のように、各ｃＭＵＴ部分素子３２をその対応するＣＭＯＳ部分素子（又は、セル）５０に接続するためにそれぞれ１つのバイア(via) ５６が使用される。これらのバイア５６は、信号電極６５をスイッチのＡＳＩＣ上に形成されたそれぞれの導電パッド６６に接続するものであり、音響裏当て層６２の中に埋め込むことができる。
【００３２】
また、図５に示すように、ｃＭＵＴを別個のウェーハ上に形成して、それらをＡＳＩＣスイッチ・マトリクスに別々に接続することもできる。この場合、例えば、個々のｃＭＵＴ部分素子３２をそれらの対応するスイッチ電子装置５０に接続するためにハンダ・バンプ６４及び導電パッド６６が使用される。また、異方性導電フィルム（ＡＣＦ）又は可撓性相互接続手段のような他の実装手法を用いてもよい。
【００３３】
最適な詰込み密度にするため、図６（これは、ＡＳＩＣスイッチ・マトリクスの上面図を示す）に例示されているように、ｃＭＵＴ部分素子３２及び六角形のグリッド上の関連した電子装置をタイル張りすることが有用である。この場合、ＣＭＯＳ単位スイッチ・セル５０が縦列に配置され、１つ置きの縦列がセル半分の高さだけずらして配置されている。これにより、セル寸法を適正に選択すると、図示のようにパッド６６の完全な六角形のアレイが得られる。次いで、バイア５６（これらも六角形のアレイに配置されている）が、部分素子の六角形のアレイを有する上方のトランスデューサ層への接続の基礎を形成するそれぞれのパッド（図４に示されていない）に接続される。より直接的なＡＳＩＣの具現例が図７に例示されている。この場合、ＣＭＯＳ単位スイッチ・セル５０は水平な横列及び垂直な縦列に配列されて矩形のグリッドを形成し、それらの上方の六角形の部分素子３２は六角形のグリッドを形成する。図７に示されているように、単位スイッチ・セル・パッド６６は縦横に配列されて矩形のアレイを形成していて、単位スイッチ・セル５０がそれぞれの六角形の部分素子３２に電気接続されるような接続部を生成するように依然として正しく整列している。いずれの場合も、部分素子の六角形のグリッド・パターンは、図３に示されているようなモザイク環状アレイ・ビーム・パターンの実現を可能にする。
【００３４】
典型的な動作では、再構成可能なアレイは、図３に示されているものと同様な初期開口パターンを持つようにプログラムされる。このパターンにより、ビームフォーマがアレイの前側にビームを生成することが可能になる。撮像中、図８に例示されているように、開口がアレイ６０にわたって走査され、図８では、リングが、ｔ＝１におけるリング１からｔ＝２におけるリング２へ、そして最終的にはｔ＝ＮにおけるリングＮまで移動する。ここで、ｔは時間であり、Ｎは２よりも大きい正の整数である。このようにして、ビームはアレイの前の空間内で掃引され、ビーム形成されたエコーが画像の相次ぐ線を作り上げるために使用される。再構成可能なアレイの目的は、任意の複雑なアレイ・パターンのために図８に例示された撮像動作を電子的に達成できることである。以前の超音波スキャナは電子的スキャナを行うことができるが、仰角方向におけるセンサ部分素子のきめ細かい分布の欠如及び固定した幾何学的形状のために開口の複雑さに制限がある。
【００３５】
図８に例示されているような完全に再構成可能なアレイは、具現化における多数の重要な課題を表している。センサ・アレイは何万もの部分素子に細分割される。ビーム・パターンは、部分素子をグループ化して、それらを有限数のシステム送信／受信及びビーム形成チャンネルに接続することによって、構築される。再構成可能なアレイは、モザイク環状アレイ概念を具現化するために使用されるとき、アレイを横切って電子的に平行移動させる複数のリングを形成する。平行移動における各々の新しい段階で、リング・パターン全体がアレイに再プログラムされて、新しい構成を生成する。また、形成されたときのビームの歪みを低減して、画像品質を改善するように、送信と受信との間に及び受信中に複数の間隔でリング・パターンを更新する能力を与えることが可能である。
【００３６】
典型的なシステムでは、１２８個以上のチャンネルが使用される。現在の超音波システムは、１２８個のシステム・チャンネルから固定数のトランスデューサ素子への経路を定めることのできる多重化アーキテクチャを使用する。このようにマルチプレクサ回路網の慎重な設計を使用して、限られた量の電子装置により標準的な走査パターンを生成することが可能である。しかしながら、殆どの場合、走査パターンは固定されていて、回路網の制約により再構成可能ではない。完全に再構成可能なアレイはこのような制約に影響されないが、それを具現化するためには非常に密度の高いスイッチング・マトリクスを必要とする。
【００３７】
図８に例示されているように、再構成可能なアレイの基本的な性質は、任意の部分素子を任意のシステム・チャンネルに任意に接続できることを必要とする。例えば、開口が第１の場所から次の場所へ走査されるとき、部分素子Ｓ２が最初は内部リング（図示せず）の一部になければならず、次いでリング２の一部でなければならない。これは、部分素子を、第１のシステム・チャンネルに接続されている状態から異なるシステム・チャンネルに接続される状態へ短い期間内に切り換えなければならないことを意味する。このことは、一般に、走査動作中のアレイ内の多数の部分素子に当てはまる。
【００３８】
この要件を具現化する最も簡単な方法は、各部分素子が全てのシステム・チャンネルの各々にアクセスできるように全てのシステム・チャンネルをアレイ全体にわたって分布させることであると考えられる。このアーキテクチャを図９に例示する。この場合、例示のために５つのシステム・チャンネルのみを示している。各システム・チャンネルは、どの部分素子によってどのシステム・チャンネルを捕捉するかを選択する局部スイッチにより全ての部分素子に接続される。
【００３９】
マトリクス電子装置がトランスデューサ・アレイの背後に直接設けられているシステムでは、各部分素子のスイッチング電子装置のためのスペース（収容場所）が部分素子の大きさ（サイズ）まで狭められる。典型的な超音波システムでは、この大きさは数百ミクロン程度であるが、それより小さいこともある。スイッチの大きさはそのオン時抵抗に反比例するので、スイッチを多くするとオン時抵抗が高くなり、或いはスイッチを少なくするとオン時抵抗が小さくなると云う、二律背反に直面する。しかしながら、スイッチを可能な限り小さくした極端な場合でも、現在の半導体技術では、１６個よりも多数のスイッチを割り当てられたスペース内に容易に嵌め込むことができないことは直ぐに明らかである。図９の完全装填のアーキテクチャは、実際のアレイではさらに多数のスイッチが含まれているので、現在の技術状態では解決困難であると思われる。
【００４０】
将来の技術の進歩により同じスペース内により多くのスイッチを集積することが完全に実現できるかもしれないが、超音波の進歩が画像品質の改善のために短くする必要のあるイメージャの波長に関係しているので、割り当てられるセルの大きさが小さくされる傾向がある。更に、ディジタル制御及び送信／受信回路のような更に多くの構成部品がこの同じ限られた区域内に入れられようとしている。従って、上記の完全装填のアーキテクチャは、その単純さのために魅力があるが、直ちに支持できる又は実施できるものではない。
【００４１】
上述の相互接続の問題に対するより良い解決策は、各部分素子内のスイッチの数を制限し、同時に再構成可能なアレイに必要とされる融通性を提供することである。これは、図１０に例示されているように、限られた数のバス・ラインを使用すると共に、これらを再構成可能にすることによって達成することができる。この場合、マルチプレクサ７０がどのシステム・チャンネル３８（ＣＨ．１〜ＣＨ．Ｎ）にどのバス・ライン７４を接続すべきかを任意に選択し、その際、各列（横列）の部分素子３２には単一のバス・ラインのみが作用する。各部分素子のｃＭＵＴセル２（図には、各部分素子に１つのｃＭＵＴセルしか示していない）がそれぞれのアクセス・スイッチ３０によってバス・ラインに接続される。このアーキテクチャの重要な特徴は、多くのスイッチがアレイの外側に配置され、従ってトランスデューサの幾何学的形状によって制約されないことである。このアーキテクチャを使用して、どの部分素子列をどのシステム・チャンネルに接続するのか相次いで選択することによって、アレイにわたって１次元パターンを走査することができる。このアーキテクチャに対する更なる改善を図１１に例示する。この場合、部分素子３２の各列に複数のバス・ライン７４，７６が通される。各部分素子３２のｃＭＵＴセル２はアクセス・スイッチ３０’を介してバス・ライン７４に、又はアクセス・スイッチ３０を介してバス・ライン７６に接続することができる。このアーキテクチャは、同じ列内の異なるシステム・チャンネル上の素子をグループ化することが可能であるので、水平方向に融通性を与える。
【００４２】
上記アーキテクチャに対する更なる改善は、殆どの開口が、単一のより大きい素子を形成するように相互接続された連続したグループ化された部分素子で構成されること、に気が付くことによって行うことができる。この場合、全ての部分素子の各々をそのそれぞれのバス・ラインに直接接続することは必要ではない。所与のグループ内の限られた数の部分素子を接続し、次いで残りの部分素子を互いに接続すれば充分である。このようにして、送信信号はシステムからバス・ラインに沿って伝播して、限られた数のアクセス点に沿って素子に入る。そこから、信号は局部的な接続部を介して素子内に広がる。このアーキテクチャは図１２に例示されている。この場合、部分素子３２は、それら部分素子の列に関連したバス・ラインにアクセス・スイッチ３０を介して接続することができ、また隣接した列に関連したバス・ラインにマトリクス・スイッチ３６を介して接続することができる。マトリクス・スイッチ３６は１つの部分素子を隣接の部分素子に接続する。
【００４３】
図１３に示す本発明の一実施形態では、上述の改善の全てを取り入れる。この場合、アクセス・スイッチ３０は所与の部分素子３２をバス３４の内の列バス・ラインに接続するために使用される。このアーキテクチャはモザイク環状アレイに直接に適用可能である。このような装置では、本アーキテクチャを使用して複数のリングを形成することができる。その場合、各リングは１つ以上のアクセス・スイッチを使用して１つのシステム・チャンネルに接続され、各アクセス・スイッチは１つのバス・ラインに接続され、該バス・ラインは１つのシステム・チャンネルに接続される。
【００４４】
アクセス・スイッチは、所与の数のバス・ラインについて必要とされる数を減らすために、図１３に示されているように食違い配置(stagger) される（これについては、以下に更に説明する）。また、バス・ラインに対するアクセス・スイッチの順序をランダムにして（図示せず）、繰返しパターンに起因するアーティファクトを低減することができる。各部分素子内に２つ以上のアクセス・スイッチを使用することにより、アレイの融通性を改善することができる。このようなアーキテクチャでは、融通性と１つの部分素子あたりのアクセス・スイッチの数との間で、その数がバス・ライン及びシステム・チャンネルの数よりも未だかなり少ない場合に、妥協点が見いだされる。また、各素子内に１つのバス・ラインあたり２つ以上のアクセス・スイッチを使用することも可能である。これは、機能していないアクセス・スイッチを冗長なアクセス・スイッチにより側路することが可能であるので、装置の歩留まりを改善すると考えられる。
【００４５】
列バス・ラインは、図１３に示されるように交点スイッチング・マトリクスを使用してシステム・チャンネルに接続される。粗い交点スイッチを使用することも可能であり、その場合、必要とされるマルチプレクサの数が少なくなる。このようなアーキテクチャはスペースを使用する効率をよくするが、全てのバス・ラインを適切に接続することが確実にできるようにスイッチ構成の慎重な選択が必要となろう。図１２示されているように、１つの列あたり複数のバス・ラインを使用することができる。バス・ラインの数を多くすると、マルチプレクサの数が増え且つアレイ内の経路形成区域が増大するが、アレイの融通性が改善される。列をスキップすること、又は異なる列に異なる数のバス・ラインを使用することが可能である。例えば、区域（面積）を節約するために、全ての各対の隣り合う部分素子列の間で一群のバス・ラインを共用することは有利であることがある。
【００４６】
これまで水平のバス・ラインのみについて説明してきたが、アレイ内に垂直及び水平に延在するバス・ラインの両方を配置することも可能である。バス・ラインは、図１４に例示されるように垂直に配置できる（バス・ライン７２，７４，７６参照）。図１５に見られるように、一組のバス・ライン８２を水平に配置することができ、また別の一組のバス・ライン８４を垂直に配置することができる。この場合、各部分素子又は一群の部分素子は、１つのアクセス・スイッチを介して垂直のバス・ラインに接続可能であり、更に異なるアクセス・スイッチを介して水平のバス・ラインに接続可能である。しかしながら、バス・ラインが両方向に延在している場合、バス・ラインのために利用可能な電子的地域が乏しく且つより多くのバス・ラインが必要であると共に、１つの部分素子内に唯一つのアクセス・スイッチがあるので、各部分素子のアクセス・スイッチは水平なバス・ライン又は垂直なバス・ラインのいずれかに接続することができ、両方には接続できない。最後に、バス・ラインは図１６に例示されているように斜めに配置することができる。これらライン７６，８０は、六角形のアレイの２つの自然軸に沿ってそれぞれ延在し、従って、部分素子のアドレス指定を簡単化する。
【００４７】
アクセス・スイッチ及び列バス・ラインの数は、大きさの制約及び用途によって決定される。単なる開示の目的で模範的な一具体的例（図１３に示す）について説明すると、各部分素子３２について単一のアクセス・スイッチ３０、アレイの各列について４本の列バス・ライン３４ａ〜３４ｄを設けている。別の種類のスイッチはマトリクス・スイッチ３６であり、これは１つの部分素子の接続点４２（図１７参照）を近隣の部分素子の接続点に接続するために使用される。これにより、一音響部分素子を、近隣の音響部分素子に関連した集積電子装置を介してシステム・チャンネルに接続することが可能になる。これはまた、音響部分素子がアクセス・スイッチを介して直接にシステム・チャンネルに接続されない場合でも、該音響部分素子がシステム・チャンネルに接続できることを意味する。図１３は１つの部分素子あたり３つのマトリクス・スイッチを示しているが、面積を節約するためにそれより少ない数にすることも可能であり、或いはオン時抵抗の低い、従って面積のより大きいスイッチを設けることも可能である。更に、マトリクス・スイッチは所与のアレイについて既知の不良の部分素子を迂回するために使用することができる。最後に、六角形の部分素子を図示しているが、矩形の部分素子もまた可能である。
【００４８】
図１７に関して説明すると、各々の部分素子はその音響部分素子３２に関連した電子装置内の共通接続点４２に接続される。この共通接続点４２は各部分素子内の８つの構成部品に電気接続される。共通接続点４２は音響部分素子又はトランスデューサ３２を、その部分素子のためのアクセス・スイッチ３０に、またその部分素子に関連した３つのマトリクス・スイッチ３６に、また接続線４６を介して３つの近隣の部分素子に関連した３つのマトリクス・スイッチに接続する。マトリクス・スイッチを通った信号は、近隣の部分素子の共通接続点に接続される。
【００４９】
図１３は、特定の部分素子についてスイッチング回路網がどのように働くことができるのかを表している。これは単なる模範的な構成である。バス３４は、４本の列バス・ライン３４ａ〜３４ｄを含んでいて、部分素子３２の列の下に延在する。図１３は、この列において３つの部分素子のみを示しているが、この列内の他の部分素子が示されていないことを理解されたい。バス３４の列バス・ラインは、列の端部において多重化スイッチ４０によってステム・チャンネル・バス３８のシステム・チャンネル・バス・ラインに多重化される。これらの多重化スイッチ４０は交点スイッチング・マトリクスを形成する。図１３に見られるように、各々の列バス・ライン３４ａ〜３４ｄはバス３８のシステム・チャンネル・バス・ラインの任意の１つに接続することができ、そのためには、適切な多重化スイッチ４０をターンオンすると共に、特定の列バス・ラインを他のシステム・チャンネル・バス・ラインに接続する多重化スイッチをターンオフする。これらの多重化電子装置は側部へ離して置くことができ、従って、大きさによって制約を受けることはない。図１３は完全装填の交点スイッチを示している。しかしながら、全てのバス・ラインを全てのシステム・チャンネルに接続できるようにスイッチを設ける必要がない場合には、所与のバス・ラインに一部のシステム・チャンネルのみを接続できるように粗い交点スイッチを使用することができ、この場合、図１３に示したスイッチ４０の内の幾分かのみが存在することになる。
【００５０】
アクセス・スイッチは、部分素子をバス・ラインに直接アクセスさせるものであるので、この名称が付けられている。図１３に示した模範的な具現例では、各々の部分素子について６つの他のスイッチ接続部がある。これらの接続部はマトリクス・スイッチ３６の形態を取っている。マトリクス・スイッチは部分素子を近隣の部分素子に接続することを可能にする。この六角形のパターンでは各々の部分素子について近隣の部分素子への６つの接続部があるが、各部分素子内には３つのスイッチのみがあり、他の３つの接続部は近隣の部分素子内のスイッチによって制御される。従って、各部分素子内には全部で４つのスイッチ及び関連したディジタル論理装置が存在する。これは単なる１つの模範的な具現例である。バス・ラインの数、アクセス・スイッチの数、並びにマトリクス・スイッチの数及びトポロジイは全て異なることができるが、全体の概念は変わらない。
【００５１】
図１８は、音響部分素子（図示せず）の下に組み立てられ且つ該音響部分素子に（接続点４２を介して）電気接続される代表的な単位スイッチ・セルの構成部品の幾つかを示す。単位スイッチ・セルは、図４に示された種類の金属パッド６６を介して音響部分素子に電気的に結合することができる。単位スイッチ・セルは、接続点４２をバス・ライン３４に接続するアクセス・スイッチ３０、及び３つのマトリクス・スイッチ３６を有する。これらのスイッチは、現在のスイッチ状態を記憶するためのスイッチ状態メモリを持つ種類のスイッチである。単位スイッチ・セルは更に、アクセス・スイッチ３０及び３つのマトリクス・スイッチ３６の将来のスイッチ状態を表すデータを記憶するための複数のラッチ８８（それらの内の１つのみを図示する）を有する。将来のスイッチ状態データは、複数のバス・ライン（図１８には１つのバス・ラインのみを図示している）を有するディジタル・データ・バス４５を介して受け取る。複数のバス・ライン（この場合も１つのバス・ラインのみを図示している）を有する制御バス４４を介して受け取った書き込み信号に応答して、データ・バス４５上の将来のスイッチ状態データはラッチ８８に書き込まれる。次のサイクル中に制御バス４４を介して受け取った読出し信号に応答して、スイッチ状態データはラッチから読み出されて（図示していない論理装置によって）制御信号に変換され、これらの制御信号は対応してスイッチの状態を変更する。これらの新しいスイッチ状態は、スイッチのスイッチ状態メモリに記憶される。ラッチ８８並びにスイッチ３０及び３６は、電力線路９０を介して電源電圧を受け取る。
【００５２】
アクセス・スイッチ及びマトリクス・スイッチは別々のパッケージにした構成部品とすることができるが、これらのスイッチは、ＭＵＴアレイを製造すべき同じ半導体基板内に製造することが可能である。これらのスイッチは、米国特許出願第１０／２４８９６８号（発明の名称「超音波トランスデューサ・アレイ用の集積高電圧スイッチング回路」）に開示されている種類の高電圧スイッチング回路を含むことができる。各スイッチは、バイポーラ動作可能である背中合わせに接続された（ソ−ス電極が一緒に接続されている）２つのＤＭＯＳ−ＦＥＴを有する。両方のＦＥＴがターンオンされたときは常に電流がスイッチ端子を通って流れる。スイッチの状態はそれぞれのスイッチ制御回路によって制御される。スイッチ制御回路の状態はプログラミング回路からの出力によって規定される。プログラミング回路は、本書に開示したアルゴリズムを使用して導き出された最適化したスイッチング構成に従ってスイッチ制御回路をプログラムする。走査制御装置が、最適化したスイッチング構成をプログラミング回路にロード(load)する。ＣＭＯＳ高電圧スイッチの使用は好ましい一実施形態であるが、本発明は、低電圧スイッチ、ＭＥＭＳスイッチ、開発中の他の将来のスイッチ技術のような他のスイッチング技術に直接に適用可能である。
【００５３】
図１９は、音響部分素子３２が共通接続点４２を介してアクセス・スイッチ３０に接続されることを示している。接続点４２に接続する他の６本の線は図示していない。この例では、アクセス・スイッチ３０は、前述の一対の背中合わせのＤＭＯＳ−ＦＥＴを有する。制御回路５２が、プログラミング回路５４から送られた制御信号の関数としてスイッチ３０をターンオン又はターンオフする。アクセス・スイッチ３０がターンオンされたとき、音響部分素子３２（すなわち、相互接続されたｃＭＵＴセルの部分アレイ）が列バス・ライン３４ａに接続される。この構成では、各音響部分素子に関連した電子装置は、１つのアクセス・スイッチ、３つのマトリクス・スイッチ、これらの４つのスイッチの各々についてのそれぞれの制御回路、及び３つの近隣の部分素子（図示せず）のマトリクス・スイッチに共通接続点を接続するそれぞれの導体を有する。
【００５４】
部分素子から列バス・ラインへ進む信号は電気的受信信号である。この場合、受信信号は、音波がトランスデューサと相互作用する時に音響部分素子によって発生される電気応答信号である。超音波システムによって発生される電気パルスである送信信号は、列バス・ラインからマトリクス・スイッチへ進む。所与のチャンネルでは、この電気的励起パルスはシステム・チャンネル・バス・ラインを通って列バス・ラインへ進む。そして、該信号は列バス・ラインからアクセス・スイッチを介して音響部分素子へ進み、またマトリクス・スイッチを介して他の部分素子へ進む。
【００５５】
音響部分素子の背後に収まるスイッチの数は限られている。スイッチの大きさがそのスイッチのオン時抵抗を決定し、スイッチが小さくなればなるほど、オン時抵抗は益々大きくなる。スイッチングによって惹起される遅延及び歪みは、スイッチのオン時抵抗が増大するにつれて増大する。これは、音響部分素子の背後のスイッチの数とそれらのスイッチによって導入される遅延との間に二律背反があることを意味する。その二律背反に対する１つの解決策は、出来る限り融通性を保ちながら、スイッチの数を或る小さい数まで低減することである。この低減を達成するには、マトリクス・スイッチを使用して、音響部分素子が他の部分素子を介してシステム・チャンネルに接続されるようにし、且つアクセス・スイッチの数を或る小さい数に制限する。
【００５６】
アクセス・スイッチをシステム・チャンネルに接続するバス・ラインもまた電子装置の層の中にスペースを取るので、バス・ラインの数を最小限にすることも有益である。同じ列内の音響部分素子に直接に接続することのできる独自のチャンネルの数は、バス・ラインの数によって決定される。しかしながら、マトリクス・スイッチが１つの列内の部分素子を他の列内の部分素子に接続できるようにするので、１つの列内のチャンネルの数はマトリクス・スイッチによって増大する。これにより、多数のチャンネルを使用可能に維持しながら、バス・ラインの数を小さく保つことができる。勿論、バス・ラインの数をより多くすると融通性が増大するが、より大きいスペースが必要になる。
【００５７】
マトリクス・スイッチを使用することは、各部分素子の背後のアクセス・スイッチの数を減少させ得ることを意味する。極端な場合には、各部分素子についてアクセス・スイッチは１つのみである。しかしながら、２本以上のバス・ラインがある場合、どのバス・ラインに各アクセス・スイッチを接続すべきか決定しなければならない。１つの解決策は、接続部を食い違い配置にして、バス・ラインが一列内のＮ個の部分素子毎に繰り返して接続されるようにすることである。ここで、Ｎは、以下に説明するように最小信号歪みの要件によって決定される数である。図１３を参照すると、列内の各部分素子３２が列バス３４内の１つの列バス・ラインにそれぞれのアクセス・スイッチ３０を介して接続されている。この食違い配置にした接続部のパターンは、４つの部分素子毎に繰り返えされる。食違い配置はより少ないアクセス・スイッチでバス・ラインをより多くすることを可能にし、またマトリクス・スイッチを組み合わせると、各部分素子にどのシステム・チャンネルを接続できるかに関して融通性を大きくすることができる。勿論、１つのセルあたり２つ以上のアクセス・スイッチを設けると、接続部の融通性は増大するが、スイッチをより小形にする必要があり、それに伴ってオン時抵抗がより高くなる。
【００５８】
一般的に云えば、パターンを繰り返すための列の数Ｎは、適切な信号保全性を維持しながら、一緒に接続できるマトリクス・スイッチの最大数によって決定される。この数は、マトリクス・スイッチの抵抗とｃＭＵＴの容量とがＲＣ遅延線を形成し、遅延の時定数が直列のタップの数Ｎにつれて指数関数的に変化することの理解から生じる。複数の列バス・ライン上のアクセス・スイッチの食い違い配置は、遅延線の制約内で、支持することのできる素子の数を増大させることを可能にする。図２０に例示されているように、それぞれ１個の部分素子の幅を持つ複数のリング（その一部を点線の円弧で表す）が密に詰め込まれている場合に、設計についての最悪の場合が生じる。最悪の場合は、この設計におけるバス・ライン７４，７６が水平に延在しているので、リングの垂直な部分により生じる。リングの水平な部分では、バス・ラインがリングに平行に延在しているとき全て同じになることから、各部分素子に１つずつアクセス・スイッチを使用することが可能である。しかしながら、垂直な部分では、部分素子３２の各列が、異なるシステム・チャンネルに接続されている異なるバス・ラインに関連している。従って、この区域において垂直に隔たって配置された部分素子を、マトリクス・スイッチ３６（太い短い線で表してある）を使用して支持することができるだけである。図２０では、１つの列あたり２本のバス・ラインがあり、アクセス・スイッチ３０（黒い点で表してある）のパターンは４列ごとに繰り返す。各列では、２つのリングが、２つのアクセス・スイッチと、マトリクス・スイッチによりグループ化されたそれらの関連した一連の部分素子とによって支持されている。パターンは４列ごとに繰り返すので、この特定のアーキテクチャは最大で２×４＝８個のリングを支持する。一般的に、各列にＭ本のバス・ライン、及び各一連の部分素子についてＮ個のタップを持つアレイの場合、最大でＫ＝Ｍ×Ｎ個のシステム・チャンネルを支持することができる。勿論、リングの殆どの部分は完全に水平でも完全に垂直でもない。従って、システム設計者の課題は、アーキテクチャの制約の下で開口内の全ての点でアレイ構成を最適化することである。
【００５９】
本書で開示した再構成可能性の特定の具現化では、電子装置によって課せられる制約がある。システムについてのスイッチング構成を規制する一組の規則がある。この厳しい規則に加えて、音響部分素子と接続点との間の距離を短くすることのような指導原理がある。規則は従わなくてはならず、指導原理は性能を改善するために用いることができる。規則は以下の通りである。
【００６０】
［１］各列は「ｎ」本の列バス・ラインを持つ。本書で開示した例では、ｎ＝４である。これは、列全体で、アクセス・スイッチが接続できる４本のみのシステム・チャンネル・バス・ラインがあることを意味する。
【００６１】
［２］列内の各部分素子はｎ本の列バス・ラインの内の１本のみに接続する。これは、部分素子内に１つのアクセス・スイッチのみがあるということから生じる。これはまた、所与の部分素子が単一のシステム・チャンネルにのみ直接に接続できることを意味し、そのチャンネルはシステム・チャンネル・バス・ラインと列バス・ラインとの間のマルチプレクサによって決定される。
【００６２】
［３］各列バス・ラインは単一のシステム・チャンネル・バス・ラインに接続される。システム・チャンネル・バス・ラインは列バス・ラインに対して多重化されるが、この接続は所与の構成について変更できない。
【００６３】
［４］列バス・ラインが所与のアクセス・スイッチに接続されるパターンが、その列について繰り返えされる。本書で述べた事例では、パターンは４つの部分素子毎に繰り返えされる。
【００６４】
［５］所与の回路具現化のため、同じ列バス・ラインに接続されるアクセス・スイッチの合計数は小さい有限数である。後で説明する特定の場合では、限界値は４である。これは、列バス・ラインの限られた大きさによって課せられた電流引き込み限界から生じる。限界値はシミュレーションに基づくものであり、列バス・ラインの大きさを増大させることによって大きくすることができ、従って、電流引き込みをより大きくすることが可能であるが、これは部分素子をより大きくする必要があるかもしれない。
【００６５】
スイッチング回路網構成を決定するには、どのアクセス・スイッチがオンであるか決定し、及び列バス・ラインとシステム・チャンネル・バス・ラインとの間のマルチプレクサ（図１３に部分的に示されている一群のマルチプレクサ・スイッチ４０を意味する）がどのように設定されるかを決定することを必要とする。一旦所望のパターンが判ると、マトリクス・スイッチの状態は決定するのが容易である。マトリクス・スイッチは、そのスイッチが接続される近隣の部分素子が同じシステム・チャンネル上にあるべきか否かを単に決定することによって設定される。そこで作業は、システム・チャンネルを多重化された列バス・ラインに接続するための方法を決定することである。一旦これが判ると、アクセス・スイッチはまた割り当てるのが容易になる。
【００６６】
線形走査を形成するために、モザイク環状アレイのアクティブな開口を下側に位置する２次元アレイにわたって歩進させることが必要である。この歩進(stepping)は、スイッチング回路網を再構成することを必要とする。この歩進を行うことのできる幾つかの方法がある。アレイの分解能及び手近な用途の要件によって決定されるような所要のビーム間隔が、部分素子１個分ずつの歩進を許容できるようなものである場合、アルゴリズムにより導き出した同じスイッチ構成を各ビームについて使用することができる。この場合、スイッチング構成は単純に、各ビームについて１個又は数個の部分素子にわたって歩進させる。再プログラミング、及び再構成するためにシステムによって使用され電力を最小にするために、スイッチ状態を１つの部分素子から隣の部分素子へ直接伝達して、外部でアレイ全体を再プログラミングすることを避けることが可能である。しかしながら、アクセス及びマトリクス・スイッチ・パターンを平行移動させることに加えて、列バス・ラインをシステム・チャンネル・バス・ラインに接続するマルチプレクサはまた変更しなければならない。列バス・ラインの方向にビームを部分素子全部の増分で歩進させるとき、この変更は単にチャンネルの回転（ローテーション；rotation）である。例えば、それぞれＡ、Ｂ、Ｃ及びＤで表した４つのシステム・チャンネルが特定の構成についての特定の列の４つの列バス・ラインに接続される場合、スイッチング・パターンが次のビーム位置へ走査されるとき、システム・チャンネル／列マルチプレクサの状態は、システム・チャンネルが４つの列バス・ラインの間で回転するように、例えば、システム・チャンネルＢ、Ｃ、Ｄ及びＡがこの順序で同じ４つの列バス・ラインにそれぞれ接続されるように、調節しなければならない。この代わりに、システム・チャンネルと列バス・ラインとの間の多重化を変更するよりもむしろ、システムのビームフォーマは幾何学的形状の変更を直接考慮し、従って、４つのチャンネルの遅延を調節して新しい遅延を考慮することができる。
【００６７】
前に述べたように、動きが部分素子の整数倍であるように環状リングが歩進させられる場合、各ビームについて最適化し直す必要はない（但し、下側に位置するスイッチ・マトリクスが下側の２次元アレイ全体にわたって一様な電気的特性を持っていると仮定する）。しかしながら、線の間隔を部分素子１個分よりも密にするようなビーム密度が希望される場合がある。この場合、ビームの中心を部分素子１個の分数の増分で歩進させ、例えば、開口のフル・ステップの間にハーフ・ステップだけビームを実効的にステアリングするように開口を変形して、イメージャの分解能を高くする。このような場合には、最適化は単純に平行移動せず、各々の分数的歩進(fractional step) について最適化を遂行しなければならない。しかしながら、これらの分数的歩進構成は、線形走査を形成するために下側に位置する２次元アレイにわたって環状アレイを歩進させるにつれて、再び生じることがある。このような場合には、どこで同じ分数的歩進が要求されても、最適化は同じであり且つ再使用することができる。そこで、分数的歩進の場合でも、少数の最適化が必要とされる。このような場合、プログラミング時間及び電力消費を節約するために、特定の構成について全てのビームを発射し、その構成をアレイにわたって粗いビーム間隔で歩進させることが可能であることがある。この場合、１つの部分素子から近隣の部分素子へ直接的に構成を通すことが可能である。粗い走査が完了した後、古い構成からの分数的歩進を表す新しい構成をプログラムして、アレイにわたって歩進させることができる。これは、各分数的歩進について繰り返すことができる。各構成からの結果として生じる粗い間隔のビームは走査変換器によってインターリーブして、所望の微細なビーム間隔にすることができる。また、異なる構成からのビームを混合するとき、ビーム形成用利得の相違を保証するためにビーム毎に利得を調節し、且つそれらの構成からの線を混合することが必要なことがあることに留意されたい。
【００６８】
上記の面は次のように要約することができる。
【００６９】
（ａ）整数の部分素子を歩進させるとき、スイッチ状態は、ディジタル・バスを介してプログラムすることを必要とせずに部分素子から近隣へ直接に通すことができる。
【００７０】
（ｂ）分数の部分素子を歩進させるとき、各異なる構成についてのビームは、部分素子から近隣への直接的な通信方式を使用して粗いビーム間隔で独立に歩進させることができ、またその結果の粗いビームの組は、完全な分解能が得られるように前記走査変換器によってインターリーブすることができる。
【００７１】
（ｃ）整数の部分素子を歩進させるとき、列バス・ラインとシステム・チャンネルとの間のマルチプレクサは、きちんと規定されたやり方で、すなわち、それらのチャンネルの回転によって、変更される。これは制御を簡単化することができる。
【００７２】
（ｄ）整数の部分素子を歩進させるとき、列バス・ラインとシステム・チャンネルとの間のマルチプレクサを変更することは、実際に必要ではない。システム・ビームフォーマがその状態を知っている場合、それは新しい幾何学的形状を考慮するために所与のチャンネルについての遅延を変更することができる。しかしながら、これはより巧妙なシステム・ビームフォーマを必要とし、これらの再構成可能なプローブを現在の機械上で動作させることができない。
【００７３】
センサ素子をバス・ラインに接続するためにアクセス及びマトリクス・スイッチを取り入れることにより、融通性が大きくなる。本発明の様々な実施形態によれば、下記の特徴の１つ以上を用いることができる。
【００７４】
（１）アクセス・スイッチは、所与の数のバス・ラインについて必要とされるアクセス・スイッチの数を減らすために、食違い配置することができる。
【００７５】
（２）食違い配置パターン内の１つの部分素子のために単一のアクセス・スイッチを使用することができる。
【００７６】
（３）バス・ラインに対するアクセス・スイッチのマッピングの順序をランダムにして、繰返しパターンに起因するアーティファクトを低減することができる。
【００７７】
（４）各部分素子内に２つ以上のアクセス・スイッチを使用することができるが、バス・ライン及びシステム・チャンネルの数よりも未だ少ない数とする。
【００７８】
（５）バス・ラインは、交点スイッチング・マトリクスを使用してシステム・チャンネルに接続することができる。
【００７９】
（６）粗い交点スイッチを使用して、バス・ラインをシステム・チャンネルに接続することができる。
【００８０】
（７）スイッチは、マトリクス・スイッチ接続部の長い列の両端にそれぞれの異なるアクセス・スイッチが確実に接続されているように、構成することができる。これらのアクセス・スイッチは、遅延を減らすために同じバス・ラインに接続される。
【００８１】
（８）その中に一組のマトリクス・スイッチ及び限られた数のアクセス・スイッチがあるスイッチング構成を用いることができる。マトリクス・スイッチは隣接する部分素子を動的に接続する。アクセス・スイッチは、システム・チャンネルに多重化されるバス・ラインに接続する。
【００８２】
本発明の様々な実施形態によれば、下記の付加的な特徴の１つ以上がシステムに存在することができる。
【００８３】
（１）１つのバス・ラインあたり１つのアクセス・スイッチが各部分素子に使用される。
【００８４】
（２）一列あたり複数のバス・ラインを使用することができる。
【００８５】
（３）バス・ラインはアレイ内で垂直及び水平の両方向に配置することができる。一実施形態によれば、一組のバス・ラインが水平方向に配置され、且つ別の一組が垂直方向に配置され、各部分素子又は各群の部分素子がアクセス・スイッチを介して垂直なバス・ラインに接続可能であり、また異なるアクセス・スイッチを介して水平なバス・ラインに接続可能である。しかしながら、バス・ラインが両方向に延在している場合、バス・ラインのために利用可能な電子的地域が乏しく且つより多くのバス・ラインが必要であると共に、１つの部分素子内に唯一つのアクセス・スイッチがあるので、各部分素子のアクセス・スイッチは水平なバス・ライン又は垂直なバス・ラインのいずれかに接続することができ、両方には接続できない。これはまた、所与のバス・ラインについてオンにすることのできるスイッチの数が電流の流れ及びラインの大きさによって制限されるときに影響を持つ。
【００８６】
（４）アクセス・スイッチは、リング（又は他の形状）の両方の縁から等距離に配置して、リング内部の遅延が最小になるように選択することができる。「リングの縁」は、再構成可能性が環状アレイを近似するために使用される場合を表す。この場合、部分素子を接続することによって模倣しようとする或る所望の環状アレイ又はリング構造がある。リングの縁は、近似しようとするリングの境界近くの部分素子を表す。すなわち、それは、部分素子を接続することによって形成されるより大きい素子の縁である。アクセス・スイッチは、全て一方の側ではなく、素子の両側にあるように選択される。形状はリングである必要はなく、他の形状を用いることができ、また部分素子を接続することによって近似される形状の両方の縁にアクセス・スイッチを設けるのが最良であると考えられる。
【００８７】
（５）１つのバス・ラインあたり２つ以上のアクセス・スイッチを各部分素子に使用することができる。この冗長な接続は装置の歩留まりを改善する。
【００８８】
（６）送信と受信との間に及び受信中に複数の間隔でリング・パターンを更新する能力を与えることができる。
【００８９】
（７）複数の部分素子よりなる１つのリング全体に対して単一のアクセス・スイッチを接続することができ、各部分素子はマトリクス・スイッチによって一緒に接続する。
【００９０】
（８）１つのリング全体に対して複数のアクセス・スイッチを接続することができ、前記リングのそれぞれの一部分を形成するためにアクセス・スイッチを持つ部分素子の間にマトリクス・スイッチが設けられる。
【００９１】
（９）１つのリング全体に対して複数のアクセス・スイッチを接続することができ、スイッチは、スイッチ相互の間の部分素子についての信号遅延を低減するためにリングに沿って等距離の間隔をおいて分布させる。
【００９２】
（１０）複数のリングを形成することができる。その場合、各リングは１つ以上のアクセス・スイッチを使用して１つのシステム・チャンネルに接続され、各アクセス・スイッチは１つのバス・ラインに接続され、該バス・ラインは１つのシステム・チャンネルに接続される。
【００９３】
（１１）複数の冗長なマトリクス・スイッチ接続を用いて、単一のリングを形成することにより、直列抵抗を減少させて、遅延を小さくすることができる。
【００９４】
（１２）マトリクス・スイッチは所与のアレイについて既知の不良の部分素子を迂回するために使用することができる。
【００９５】
（１３）遅延を最小にするためにアクセス・スイッチの配置を選択しながら、リング以外のパターンを形成することができる。
【００９６】
（１４）平行移動における各々の新しい段階で最小遅延アルゴリズムを繰り返し使用することによって、移動するビームを生成するように、１つのリング・パターン全体を平行移動させることができる。
【００９７】
（１５）素子の中心は、素子の形状を変えることによって部分素子１個よりも小さい増分で歩進させることができる。
【００９８】
スイッチング電子装置は、ＣＭＯＳ又はＢｉＣＭＯＳ、又はＳＯＩ、又はＭＥＭＳ、或いは未だ確認されていないスイッチング技術を使用して、構築することができる。
【００９９】
本発明を模範的な実施形態に関して説明したが、当業者には、本発明の範囲から逸脱することなく、様々な変更を為すことができ、且つ構成要素を等価物と置換することができることが理解されよう。更に、本発明の範囲から逸脱することなく、特定の状況又は材料を本発明の教示に適合させるように多数の修正をなすことができる。従って、本発明は、発明を実施するための最良の又は唯一の形態として開示した特定の実施形態に制限されず、本発明は特許請求の範囲内に入る全ての実施形態を含むものである。
【図面の簡単な説明】
【０１００】
【図１】典型的なｃＭＵＴセルの断面図である。
【図２】スイッチを介在することなく頂部電極同士及び底部電極同士をそれぞれ一緒に接続した７つの六角形ＭＵＴセルから形成された、米国特許出願第１０／３８３９９０号に記載されているような「ヒナギク」形部分素子を示す斜視図である。
【図３】米国特許出願第１０／３８３９９０号に記載されているように、各素子がモザイク細工の「ヒナギク」形部分素子より成り且つ１素子あたりの面積をほぼ等しくするように構成された４つの環状素子を有するモザイク・アレイの一部を示す平面図である。
【図４】共同集積化されたｃＭＵＴ及び特定用途向け集積回路（ＡＳＩＣ）アレイの断面図である。
【図５】ＡＳＩＣスイッチ・マトリクスに接続されたｃＭＵＴウェーファの断面図である。
【図６】関連した単位スイッチ・セルの六角形アレイの上に配置したｃＭＵＴ部分素子の六角形アレイの平面図である。
【図７】関連した単位スイッチ・セルの矩形アレイの上に配置したｃＭＵＴ部分素子の六角形アレイの平面図である。
【図８】アレイを横切る環状トランスデューサ素子の平行移動の様子を示す略図である。
【図９】各トランスデューサ部分素子が全てのシステム・チャンネルの各々にアクセスできるように全てのシステム・チャンネルをアレイ全体にわたって分布させるアーキテクチャを示す略図である。
【図１０】部分素子の１列あたり１つのバス・ラインを設けることによって各部分素子内のスイッチの数が制限され、それらのバス・ラインがマルチプレクサを介してシステム・チャンネルに接続されるようにしたアーキテクチャを示す略図である。
【図１１】部分素子の１列あたり複数のバス・ラインを設け、同じ列内の異なるシステム・チャンネル上の部分素子をグループ化することができるようにしたアーキテクチャを示す略図である。
【図１２】第１列内の部分素子のマトリクス・スイッチを介して第２列内の隣接する部分素子のアクセス・スイッチに接続することによって、第１列内の部分素子を第２列の部分素子のためのバス・ラインに接続できるようにした、本発明の一実施形態によるアーキテクチャを示す略図である。
【図１３】ｃＭＵＴアレイの特定の列内の特定の部分素子を多数のシステム・チャンネル・バス・ラインの内の任意の１つに接続できるようにした、本発明の別の実施形態によるアーキテクチャを示す略図である。
【図１４】アクセス・スイッチ（黒い点で表す）を介してそれぞれの縦列の部分素子に接続された複数のバス・ラインを持つ部分素子の六角形アレイを示す略図である。
【図１５】幾つかの部分素子がそれぞれのアクセス・スイッチ（黒い点で表す）を介して垂直及び水平のバス・ラインに接続されている、部分素子の六角形アレイを示す略図である。
【図１６】バス・ラインを六角形アレイの自然軸に沿って斜めに配置し、アクセス・スイッチを黒い点で表した、部分素子の六角形アレイを示す略図である。
【図１７】図１３に示した実施形態に従って特定の音響部分素子に関連した電子回路内の共通接続点への接続を示す略図である。
【図１８】音響部分素子（図示せず）の下側に構築され且つ該音響部分素子に電気接続される代表的な単位スイッチ・セルの構成部品を示す略図である。
【図１９】米国特許出願第１０／２４８９６８号に記載されているような、アクセス・スイッチと該アクセス・スイッチの状態を制御するための回路とを示す概略回路図である。
【図２０】密に詰め込んだ、単一の部分素子の幅を持つ多数のリング（その一部を点線の円弧で表す）と共に使用するためのアクセス・スイッチ（黒い点で表す）及びマトリクス・スイッチ（太く短い線で表す）の配列を示す略図である。
【符号の説明】
【０１０１】
２ ｃＭＵＴトランスデューサ・セル
４ 基板
６ 絶縁支持体
８ 膜
１０ 電極
１２ 電極
１４ 空洞
１６ トランスデューサ部分素子
１８Ａ、１８Ｂ、１８Ｃ、１８Ｄ 環状の素子
３０ アクセス・スイッチ
３０’ アクセス・スイッチ
３２ ｃＭＵＴ部分素子
３４ バス
３４ａ〜３４ｄ 列バス・ライン
３６ マトリクス・スイッチ
３８ システム・チャンネル
４０ 接続点
４２ 共通接続点
４６ 接続線
５０ ＣＭＯＳセル
５６ バイア
６０ アレイ
６２ 音響裏当て層
６４ ハンダ・バンプ
６５ 信号電極
６６ 導電パッド
７０ マルチプレクサ
７２ バス・ライン
７４ バス・ライン
７６ バス・ライン
８０ バス・ライン
８２ バス・ライン
８４ バス・ライン
【技術分野】
【０００１】
本発明は、一般的に云えば、（例えば、光学、熱、圧力、超音波）センサの再構成可能な(reconfigurable)アレイに関するものである。より具体的には、本発明は、再構成可能な微小加工(micromachined) 超音波トランスデューサ（ＭＵＴ）アレイに関するものである。ＭＵＴについての１つの特定の用途は、医学的診断用超音波撮像システムにある。別の特定の例は、鋳造品、鍛造品又はパイプラインのような部材の非破壊評価（ＮＤＥ）のためである。
【背景技術】
【０００２】
従来の超音波撮像システムは、超音波ビームを送出し且つ検査している対象物からの反射ビームを受け取るために使用される超音波トランスデューサのアレイ（配列体）を有する。このような走査は一連の測定を含み、これらの測定では、集束超音波が送出され、システムは短い時間間隔後に受信モードに切り換えられて、反射超音波を受け取り、ビーム形成し、表示のために処理する。典型的には、音響ビーム又は走査線に沿った一連の点からデータを取得するために各測定中に送信及び受信は同じ方向に集束される。受信器は、反射超音波を受信するとき走査線に沿って連続的に再集束を行う。
【０００３】
超音波撮像のため、アレイは、典型的には、一列又は複数列に配列された多数のトランスデューサを持ち、これらは送信の際に別々の電圧で駆動される。印加電圧の時間遅延（又は位相）及び振幅を選択することによって、個々のトランスデューサはそれぞれ超音波を発生するように制御することができ、それらの超音波は組み合わさって、好ましいベクトル方向に沿って進行し且つビームに沿った選択された区域に集束される正味の超音波を形成する。
【０００４】
トランスデューサ・プローブが受信モードで反射音波を受けるように用いられるとき、同じ原理が適用される。受信用トランスデューサで発生された電圧は、正味の信号が対象物内の単一の焦点区域から反射された超音波を表すように、加算される。送信モードの場合と同様に、超音波エネルギのこの集束した受信は、各々の受信用トランスデューサからの信号に別々の時間遅延（及び／又は位相シフト）及び利得を与えることによって達成される。時間遅延は、受信時の動的集束を行うために反射信号の深さの増大につれて調節される。
【０００５】
形成される画像の品質又は分解能は、一部は、トランスデューサ・アレイの送信及び受信開口をそれぞれ構成するトランスデューサの数の関数である。従って、高画像品質を得るためには、２次元及び３次元撮像用途の両方にとって多数のトランスデューサを設けることが望ましい。典型的には、超音波トランスデューサは手持ち式トランスデューサ・プローブ内に配置され、該プローブは可撓性ケーブルによって電子装置ユニットに接続され、該電子装置ユニットはトランスデューサ信号を処理して超音波画像を生成する。超音波プローブは超音波送信回路及び超音波受信回路の両方を担持することができる。
【０００６】
再構成可能な超音波アレイは、結果として得られる素子の形状を波頭の形状に合致するように作ることができるように、複数群の部分素子(subelement)を動的に接続することができる。これにより、性能を改善し、及び／又はチャンネル数を減らすことができる。このような再構成可能性(reconfigurability) は、スイッチング回路網を使用して達成することができる。
【０００７】
近年、半導体処理技術を使用することにより、微小加工超音波トランスデューサ（ＭＵＴ）として知られている種類の超音波トランスデューサが製造されており、これらは容量型（ｃＭＵＴ）又は圧電型（ｐＭＵＴ）であってよい。ＭＵＴは、受け取った超音波信号の音響振動を変調された容量（キャパシタンス）に変換する電極を持つ小さい隔膜状の装置である。送信の場合、容量性電荷が変調されて、装置の隔膜を振動させ、これにより音波を送出する。ＭＵＴの１つの利点は、それらが、「微小加工(micromachining)」の項目の下にグループ分けされる微小製造(microfabrication)プロセスのような半導体製造プロセスを使用して作ることができることである。このような微小加工プロセスの結果得られるシステムは、典型的には、微小加工電気機械システム（ＭＥＭＳ）と呼ばれている。
【０００８】
ｃＭＵＴは通常、六角形の構造であり、それを横切って広がる隔膜を有する。この隔膜は、印加されたバイアス電圧によって基板表面に近接して保持される。この既にバイアスを加えているｃＭＵＴに振動信号を印加することによって、隔膜は振動させることができ、これにより音響エネルギを放射させることができる。同様に、音響波が隔膜に入射したとき、その結果生じる振動はｃＭＵＴ上の電圧変化として検出することができる。「ｃＭＵＴセル」は、上記のような六角形「ドラム」構造の１つを表す用語である。ｃＭＵＴセルは非常に小さい構造とすることができる。典型的なセルの寸法は、六角形の平坦な縁相互間の距離が２５〜５０ミクロンである。セルの寸法は、設計された音響応答によって様々に指示される。所望の周波数応答及び感度に関して良好に動作するような一層大きいセルを作ることは可能でないことがある。
【０００９】
残念なことに、上記のような小さいセルについて個別の制御を行えるような電子装置を作ることは困難である。アレイ全体としての音響性能に関して、小さい寸法のセルは優れていて、また融通性が大きいが、制御はより大きい構造に限られている。複数のセルを一緒にグループ化して、それらを電気的に接続すれば、より大きな部分素子を生成することが可能になり、それは所望の音響応答を維持しながら個々に制御することができる。従って、部分素子は一群の電気接続されたセルであり、再構成することはできない。本書の開示の目的のために、部分素子(subelement)は、最小の独立に制御される音響ユニットである。これにより、スイッチング回路網を使用して複数の部分素子を一緒に接続することによってリング又は素子を形成することができる。そこで、素子(element) は、スイッチング回路網の状態を変えることによって再構成することが可能である。しかしながら、部分素子は、スイッチにより切り離すことのできない接続されたセルで構成されており、従って、再構成することができない。もしアレイがＰＺＴ又はその他の何らかのより普通の又は将来のトランスデューサ技術で製造されているなら、以下の分析の全てもまた有効である。
【００１０】
シリコンをベースとした超音波トランスデューサ部分素子を使用した場合の再構成可能性が米国特許出願第１０／３８３９９０号に記載されている。再構成可能性の一形態はモザイク環状アレイであり、これも該特許に記載されている。モザイク環状アレイの概念は、再構成可能な電子的スイッチング回路網を使用して複数の部分素子を一緒にグループ化することによって環状の素子を構築することを含む。その目標は、画像品質を維持し且つスライス厚さを改善しながら、ビーム形成チャンネルの数を減らすことである。システム・チャンネルを減らすため、モザイク環状アレイは、ビームをステアリングしない場合、基礎をなす２次元トランスデューサ・アレイの表面での遅延の輪郭が円形であると云う事実を利用する。換言すれば、等遅延曲線がビームの中心の周りの輪になる。遅延のこの円対称性により、共通の遅延を持つ部分素子を明確にグループ化でき、また環状アレイの概念が得られる。再構成可能性は、走査又は画像を形成するためにより大形の基礎をなす２次元トランスデューサ・アレイに沿ってビームを歩進(stepping)させるように利用することができる。再構成可能性はまた、近距離場においてより小さい活性開口により多数のチャンネルを割り当てることによって多重送信用途の場合の性能を改善するように利用することもできる。多数の他の用途でも、再構成可能性が有用であると証明することができる。
【特許文献１】米国特許第６７３６７７９号
【特許文献２】米国特許第６５５１２４８号
【発明の開示】
【発明が解決しようとする課題】
【００１１】
再構成可能な超音波アレイは、現在利用可能な電子装置により具現化することが困難であるか又は不可能であるような複雑なスイッチング回路網を必要としている。そこで、受け入れ可能な性能を提供するような簡単化したスイッチング回路網が要望される。
【課題を解決するための手段】
【００１２】
本発明は、スイッチング回路網によって再構成可能であるセンサのアレイを有する装置を対象とする。センサは、光学センサ、熱センサ、圧力センサ又は超音波トランスデューサであってよい。本書で開示する実施形態では、より大形の素子を構成するための基礎となるグリッドとして容量型微小加工超音波トランスデューサ（ｃＭＵＴ）の２次元アレイを使用する。しかしながら、本発明はｃＭＵＴ構造に制限されず、その他の従来の又は将来のトランスデューサ技術にも等しく適用できる。
【００１３】
本発明の一面は、（１）多数のセンサ素子と、（２）複数のバス・ラインと、（３）第１の列内の第１組のセンサ素子を前記複数のバス・ラインの内の第１のバス・ラインに選択的に接続するための第１組のアクセス・スイッチであって、当該第１組のアクセス・スイッチの内の第１のアクセス・スイッチが、前記第１組のセンサ素子の一員である第１のセンサ素子に接続されている、第１組のアクセス・スイッチと、（４）多数組のマトリクス・スイッチであって、当該多数組のマトリクス・スイッチの各々が、前記多数のセンサ素子の内のそれぞれのセンサ素子をそれぞれの一組の隣接のセンサ素子に選択的に接続し、また当該多数組のマトリクス・スイッチの内の第１のマトリクス・スイッチが、前記第１のセンサ素子に接続され、且つ前記第１組のセンサ素子の一員ではない第２のセンサ素子に接続されている、多数組のマトリクス・スイッチと、（５）前記第１のセンサ素子が前記第１のアクセス・スイッチを介して前記第１のバス・ラインに接続されると共に、同時に前記第２のセンサ素子が前記第１のマトリクス・スイッチを介して前記第１のアクセス・スイッチに接続されるように、選択されたスイッチング構成に従って前記アクセス・スイッチ及び前記マトリクス・スイッチを制御する制御回路と、を有する装置である。
【００１４】
本発明の別の面は、（１）複数の列に配列された多数のセンサ素子と、（２）複数のバス・ラインと、（３）複数のシステム・チャンネルと、（４）様々なバス・ラインを様々なシステム・チャンネルに選択的に接続するための多数のスイッチと、（５）第１の列内の第１組のセンサ素子を前記複数のバス・ラインの内の第１のバス・ラインに選択的に接続するための第１組のアクセス・スイッチであって、当該第１組のアクセス・スイッチの内の各アクセス・スイッチが前記第１組のセンサ素子の内のそれぞれのセンサ素子の下に配置され、また当該第１組のアクセス・スイッチの内の第１のアクセス・スイッチが、前記第１組のセンサ素子の一員である第１のセンサ素子に接続されている、第１組のアクセス・スイッチと、（６）多数組のマトリクス・スイッチであって、当該多数組のマトリクス・スイッチの各々が、前記多数のセンサ素子の内のそれぞれのセンサ素子をそれぞれの一組の隣接のセンサ素子に選択的に接続し、また当該多数組のマトリクス・スイッチの内の第１のマトリクス・スイッチが、前記第１のセンサ素子に接続され、且つ前記第１組のセンサ素子の一員ではない第２のセンサ素子に接続されている、多数組のマトリクス・スイッチと、（７）前記第１のセンサ素子が、前記第１のバス・ラインに接続される多数の交点スイッチの内の第１の交点スイッチを介して、また前記第１のバス・ラインを介して、また前記第１のアクセス・スイッチを介して、第１のシステム・チャンネルに接続されると共に、同時に前記第２のセンサ素子が前記第１のマトリクス・スイッチを介して前記第１のアクセス・スイッチに接続されるように、選択されたスイッチング構成に従って前記マルチプレクサ・スイッチ、前記アクセス・スイッチ及び前記マトリクス・スイッチを制御する制御回路と、を有する装置である。
【００１５】
本発明の更に別の面は、（１）多数のバス・ラインと、（２）各々が前記バス・ラインの内の１本に接続されている多数のアクセス・スイッチと、（３）各々が前記アクセス・スイッチのそれぞれの１つにより前記バス・ラインの１本にオン・オフ式に接続可能である多数の部分素子であって、各部分素子がそれぞれの多数のＭＵＴセル及びそれぞれの複数のマトリクス・スイッチを含み、特定の部分素子内の各ＭＵＴセルが一緒に接続されていて、オン・オフ式に切断できないようになっており、もって、各部分素子がそれぞれのマトリクス・スイッチにより各々の隣接の部分素子にオン・オフ式に接続可能である、多数の部分素子と、を有する超音波トランスデューサ・アレイである。
【００１６】
本発明の他の面は以下に開示し且つ請求する。
【００１７】
以下の説明で参照する図面では、様々な図面における同様な素子には同じ参照数字を付している。
【発明を実施するための最良の形態】
【００１８】
本発明は、スイッチング回路網によって再構成可能であるセンサ・アレイを有する装置を対象とする。例示の目的で、再構成可能なアレイを容量型微小加工超音波トランスデューサ（ｃＭＵＴ）に関して説明する。しかしながら、本書に開示する本発明の様々な面が、それらの用途において、ｃＭＵＴを用いるプローブに制限されず、むしろｐＭＵＴ又はさいの目に切った圧電セラミック・アレイさえも用いるプローブにも適用することができることを理解されたい。その場合、さいの目に切った部分素子の各々は下側に位置するスイッチング層に相互接続手段によって接続される。本発明の同じ面はまた、光学、熱又は圧力センサの再構成可能なアレイにも適用される。
【００１９】
図１について説明すると、典型的なｃＭＵＴトランスデューサ・セル２を断面で示している。このようなｃＭＵＴトランスデューサ・セルのアレイは、典型的には、高濃度にドープしたシリコン（従って、半導体）ウェーハのような基板４上に製造される。各々のｃＭＵＴトランスデューサ・セルでは、窒化シリコンで作ることのできる薄い膜又は隔膜８が基板４の上方に懸架される。膜８はその周縁部が絶縁支持体６によって支持され、絶縁支持体６は酸化シリコン又は窒化シリコンで作ることができる。膜８と基板４との間の空洞１４は空気又はガスを充填するか、或いは完全に又は部分的に真空にすることができる。典型的には、ｃＭＵＴは処理が許す限り完全に真空にする。アルミニウム合金又は他の適当な導電材料のような導電材料の膜又は層により膜８上に電極１２を形成し、また導電材料で作られた膜又は層により基板４上に電極１０を形成することができる。この代わりに、底部の電極は半導体基板４に適切なドーピングを行うことによって形成することができる。
【００２０】
空洞１４によって隔てられた２つの電極１０及び１２は容量を形成する。入射する音響信号により膜８が振動するとき、関連した電極を使用して容量の変動を検出することができ（図１に図示せず）、これにより音響信号が電気信号に変換される。逆に、ＡＣ信号が一方の電極に印加されると、電極上の電荷を変調し、これにより電極間の静電気力が変調され、静電気力は隔膜を動かして音響信号を送出させる。
【００２１】
個々のセルは丸形、矩形、六角形又はその周辺形状を持つことができる。六角形はトランスデューサ部分素子のｃＭＵＴセルの密な詰め込みを可能にする。トランスデューサ部分素子が異なるセル寸法の複合特性を持ち、これによりトランスデューサを広帯域特性にするように、ｃＭＵＴセルは異なる寸法を持つことができる。
【００２２】
残念なことに、このような小さいセルについて個別の制御を行えるような電子装置を作ることは困難である。アレイ全体としての音響性能に関して、小さい寸法のセルは優れていて、また融通性が大きいが、制御はより大きい構造に限られている。複数のセルを一緒にグループ化して、それらを電気的に接続すれば、より大きな部分素子を生成することが可能になり、それは所望の音響応答を維持しながら個々に制御することができる。スイッチング回路網を使用して複数の部分素子を一緒に接続することによってリング又は素子を形成することができる。そこで、素子は、スイッチング回路網の状態を変えることによって再構成することが可能である。しかしながら、個々の部分素子は、異なる部分素子を形成するように再構成することができない。
【００２３】
ＭＵＴセルは微小加工プロセスにおいて（介在するスイッチ無しに）複数個一緒に接続して、部分素子を形成することができる。以下の説明で、用語「音響部分素子」とはこのような一集団を記述するために使用される。これらの音響部分素子は超小型電子スイッチによって相互接続されて、このようなスイッチを、シリコン層内に又はトランスデューサ・アレイに直ぐ隣接して設けられた異なる基板上に配置することによって、より大きい素子を形成する。
【００２４】
本書で用いられるとき、用語「音響部分素子」は単一のセル、又は再構成することのできない一群の電気接続されたセルである。すなわち、部分素子は最小の独立に制御される音響ユニットである。また用語「部分素子」とは、音響部分素子と、その関連した集積電子装置とを意味する。また「素子」は、スイッチング回路網を使用して複数の部分素子を一緒に接続することによって形成される。素子はスイッチング回路網の状態を変えることによって再構成することができる。スイッチング回路網内に含まれるスイッチの少なくとも幾分かは、以下により詳しく説明するように、「関連した集積電子装置」の一部である。
【００２５】
例示の目的で、図２は７つの六角形のｃＭＵＴセル２より成る「ヒナギク形」トランスデューサ部分素子１６を示しており、中央のセルは６つのセルのリングによって取り囲まれ、またリング内の各セルは中央のセルのそれぞれの辺とリング内の隣り合うセルとに隣接している。各ｃＭＵＴセル２の頂部電極１２が、スイッチによる切断ができない接続部によって一緒に電気結合されている。六角形のアレイの場合、６つの導体が頂部電極１２から放射状に延出して、隣のｃＭＵＴセルの頂部電極にそれぞれ接続されている（但し、周縁にあるセルでは、（６つではなく）３つの他のセルに接続される）。同様に、各セル２の底部電極１０が、スイッチによる切断ができない接続部によって一緒に電気結合されていて、７倍大きい容量型トランスデューサ部分素子１６を形成する。
【００２６】
図２に見られる種類の部分素子は、半導体（例えば、シリコン）基板上に２次元アレイを形成するように配列することができる。これらの部分素子は、スイッチング回路網を使用して、環状のリングのような素子を形成するように再構成することができる。シリコンをベースとした超音波トランスデューサ部分素子を使用した場合の再構成可能性が米国特許出願第１０／３８３９９０号に記載されている。再構成可能性の一形態はモザイク環状アレイであり、これも該特許に記載されている。モザイク環状アレイの概念は、再構成可能な電子的スイッチング回路網を使用して複数の部分素子を一緒にグループ化することによって環状の素子を構築することを含む。その目標は、画像品質を維持し且つスライス厚さを改善しながら、ビーム形成チャンネルの数を減らすことである。システム・チャンネルを減らすため、モザイク環状アレイは、ビームをステアリングしない場合、基礎をなす２次元トランスデューサ・アレイの表面での遅延の輪郭が円形であると云う事実を利用する。換言すれば、等遅延曲線がビームの中心の周りの輪になる。遅延のこの円対称性により、共通の遅延を持つ部分素子を明確にグループ化できる。再構成可能性は、走査又は画像を形成するためにより大形の基礎をなす２次元トランスデューサ・アレイに沿ってビームを歩進させるように利用することができる。
【００２７】
ＭＵＴセル及び音響部分素子を使用してトランスデューサ・アレイを形成することのできる多数の方法がある。図３は、モザイク・アレイを形成する音響部分素子のモザイク細工の一例を示す。図３に示されている実施形態では、４つのほぼ環状の素子（それぞれ参照符号１８Ａ〜１８Ｄによって表す）が１素子あたりほぼ等しい面積を持つように構成されており、各素子は「ヒナギク」形音響部分素子のモザイク細工を有する（各部分素子は７つの一緒に接続されたＭＵＴセルより成る）。各場合におけるモザイク細工は複数の種類の部分素子から作ることができる。アレイ・パターンはモザイク細工である必要はなく、音響部分素子のない区域を持つことができる。例えば、音響部分素子又はセルの頂部電極接続部をアレイの下へ持ってくるためのバイア（貫通接続路）を設けてもよい。
【００２８】
部分素子の構成は、ビーム幅、サイド・ローブのレベル、又は焦点深度のような様々な音響パラメータを最適にするように変更することができる。この代わりに、音響部分素子は送信動作のための１つの開口を形成するようにグループ化し、直ちに受信動作のための別の開口へ切り換えるようにしてもよい。図３は複数のほぼ環状の素子のそれぞれの一部を示しているが、他の形状、例えば、不連続のリング、八角形のリング、円弧形に構成することができる。パターンの選択は用途の要求に依存する。
【００２９】
殆どの開口は、図３に示される環状素子のような単一のより大きい素子を形成するように相互接続された連続したグループ化された部分素子で構成される。この場合、全ての部分素子の各々をそのそれぞれのバス・ラインに直接接続することは必要ではない。所与のグループ内の限られた数の部分素子を接続し、次いで残りの部分素子を互いに接続すれば充分である。このようにして、送信信号はシステムからバス・ラインに沿って伝播して、限られた数のアクセス点に沿った素子に入る。そこから、信号は局部的な接続部を介して素子内に広がる。
【００３０】
特定の幾何学的形状が与えられると、再構成可能なアレイは音響部分素子をシステム・チャンネルにマッピングする。このマッピングは、性能を改良するように設計される。マッピングはスイッチング回路網を介して行われ、スイッチング回路網は、ｃＭＵＴセルが作成される基板の中に直接配置するのが理想的であるが、トランスデューサ基板に隣接して集積された異なる基板に設けることができる。ｃＭＵＴアレイはシリコン基板上に直接構築されるので、スイッチング電子装置はその基板に組み込むことができる。ＰＺＴ又はより伝統的な実装の場合、スイッチ回路網は別個のシリコン基板内に製造してＰＺＴアレイに取り付けるのが簡単であると考えられる。
【００３１】
図４に、ＡＳＩＣからｃＭＵＴへの接続を行う方法を例示するために共同集積化(co-integrate)されたｃＭＵＴ及びＡＳＩＣアレイの断面図を示している。図示のように、各ｃＭＵＴ部分素子３２をその対応するＣＭＯＳ部分素子（又は、セル）５０に接続するためにそれぞれ１つのバイア(via) ５６が使用される。これらのバイア５６は、信号電極６５をスイッチのＡＳＩＣ上に形成されたそれぞれの導電パッド６６に接続するものであり、音響裏当て層６２の中に埋め込むことができる。
【００３２】
また、図５に示すように、ｃＭＵＴを別個のウェーハ上に形成して、それらをＡＳＩＣスイッチ・マトリクスに別々に接続することもできる。この場合、例えば、個々のｃＭＵＴ部分素子３２をそれらの対応するスイッチ電子装置５０に接続するためにハンダ・バンプ６４及び導電パッド６６が使用される。また、異方性導電フィルム（ＡＣＦ）又は可撓性相互接続手段のような他の実装手法を用いてもよい。
【００３３】
最適な詰込み密度にするため、図６（これは、ＡＳＩＣスイッチ・マトリクスの上面図を示す）に例示されているように、ｃＭＵＴ部分素子３２及び六角形のグリッド上の関連した電子装置をタイル張りすることが有用である。この場合、ＣＭＯＳ単位スイッチ・セル５０が縦列に配置され、１つ置きの縦列がセル半分の高さだけずらして配置されている。これにより、セル寸法を適正に選択すると、図示のようにパッド６６の完全な六角形のアレイが得られる。次いで、バイア５６（これらも六角形のアレイに配置されている）が、部分素子の六角形のアレイを有する上方のトランスデューサ層への接続の基礎を形成するそれぞれのパッド（図４に示されていない）に接続される。より直接的なＡＳＩＣの具現例が図７に例示されている。この場合、ＣＭＯＳ単位スイッチ・セル５０は水平な横列及び垂直な縦列に配列されて矩形のグリッドを形成し、それらの上方の六角形の部分素子３２は六角形のグリッドを形成する。図７に示されているように、単位スイッチ・セル・パッド６６は縦横に配列されて矩形のアレイを形成していて、単位スイッチ・セル５０がそれぞれの六角形の部分素子３２に電気接続されるような接続部を生成するように依然として正しく整列している。いずれの場合も、部分素子の六角形のグリッド・パターンは、図３に示されているようなモザイク環状アレイ・ビーム・パターンの実現を可能にする。
【００３４】
典型的な動作では、再構成可能なアレイは、図３に示されているものと同様な初期開口パターンを持つようにプログラムされる。このパターンにより、ビームフォーマがアレイの前側にビームを生成することが可能になる。撮像中、図８に例示されているように、開口がアレイ６０にわたって走査され、図８では、リングが、ｔ＝１におけるリング１からｔ＝２におけるリング２へ、そして最終的にはｔ＝ＮにおけるリングＮまで移動する。ここで、ｔは時間であり、Ｎは２よりも大きい正の整数である。このようにして、ビームはアレイの前の空間内で掃引され、ビーム形成されたエコーが画像の相次ぐ線を作り上げるために使用される。再構成可能なアレイの目的は、任意の複雑なアレイ・パターンのために図８に例示された撮像動作を電子的に達成できることである。以前の超音波スキャナは電子的スキャナを行うことができるが、仰角方向におけるセンサ部分素子のきめ細かい分布の欠如及び固定した幾何学的形状のために開口の複雑さに制限がある。
【００３５】
図８に例示されているような完全に再構成可能なアレイは、具現化における多数の重要な課題を表している。センサ・アレイは何万もの部分素子に細分割される。ビーム・パターンは、部分素子をグループ化して、それらを有限数のシステム送信／受信及びビーム形成チャンネルに接続することによって、構築される。再構成可能なアレイは、モザイク環状アレイ概念を具現化するために使用されるとき、アレイを横切って電子的に平行移動させる複数のリングを形成する。平行移動における各々の新しい段階で、リング・パターン全体がアレイに再プログラムされて、新しい構成を生成する。また、形成されたときのビームの歪みを低減して、画像品質を改善するように、送信と受信との間に及び受信中に複数の間隔でリング・パターンを更新する能力を与えることが可能である。
【００３６】
典型的なシステムでは、１２８個以上のチャンネルが使用される。現在の超音波システムは、１２８個のシステム・チャンネルから固定数のトランスデューサ素子への経路を定めることのできる多重化アーキテクチャを使用する。このようにマルチプレクサ回路網の慎重な設計を使用して、限られた量の電子装置により標準的な走査パターンを生成することが可能である。しかしながら、殆どの場合、走査パターンは固定されていて、回路網の制約により再構成可能ではない。完全に再構成可能なアレイはこのような制約に影響されないが、それを具現化するためには非常に密度の高いスイッチング・マトリクスを必要とする。
【００３７】
図８に例示されているように、再構成可能なアレイの基本的な性質は、任意の部分素子を任意のシステム・チャンネルに任意に接続できることを必要とする。例えば、開口が第１の場所から次の場所へ走査されるとき、部分素子Ｓ２が最初は内部リング（図示せず）の一部になければならず、次いでリング２の一部でなければならない。これは、部分素子を、第１のシステム・チャンネルに接続されている状態から異なるシステム・チャンネルに接続される状態へ短い期間内に切り換えなければならないことを意味する。このことは、一般に、走査動作中のアレイ内の多数の部分素子に当てはまる。
【００３８】
この要件を具現化する最も簡単な方法は、各部分素子が全てのシステム・チャンネルの各々にアクセスできるように全てのシステム・チャンネルをアレイ全体にわたって分布させることであると考えられる。このアーキテクチャを図９に例示する。この場合、例示のために５つのシステム・チャンネルのみを示している。各システム・チャンネルは、どの部分素子によってどのシステム・チャンネルを捕捉するかを選択する局部スイッチにより全ての部分素子に接続される。
【００３９】
マトリクス電子装置がトランスデューサ・アレイの背後に直接設けられているシステムでは、各部分素子のスイッチング電子装置のためのスペース（収容場所）が部分素子の大きさ（サイズ）まで狭められる。典型的な超音波システムでは、この大きさは数百ミクロン程度であるが、それより小さいこともある。スイッチの大きさはそのオン時抵抗に反比例するので、スイッチを多くするとオン時抵抗が高くなり、或いはスイッチを少なくするとオン時抵抗が小さくなると云う、二律背反に直面する。しかしながら、スイッチを可能な限り小さくした極端な場合でも、現在の半導体技術では、１６個よりも多数のスイッチを割り当てられたスペース内に容易に嵌め込むことができないことは直ぐに明らかである。図９の完全装填のアーキテクチャは、実際のアレイではさらに多数のスイッチが含まれているので、現在の技術状態では解決困難であると思われる。
【００４０】
将来の技術の進歩により同じスペース内により多くのスイッチを集積することが完全に実現できるかもしれないが、超音波の進歩が画像品質の改善のために短くする必要のあるイメージャの波長に関係しているので、割り当てられるセルの大きさが小さくされる傾向がある。更に、ディジタル制御及び送信／受信回路のような更に多くの構成部品がこの同じ限られた区域内に入れられようとしている。従って、上記の完全装填のアーキテクチャは、その単純さのために魅力があるが、直ちに支持できる又は実施できるものではない。
【００４１】
上述の相互接続の問題に対するより良い解決策は、各部分素子内のスイッチの数を制限し、同時に再構成可能なアレイに必要とされる融通性を提供することである。これは、図１０に例示されているように、限られた数のバス・ラインを使用すると共に、これらを再構成可能にすることによって達成することができる。この場合、マルチプレクサ７０がどのシステム・チャンネル３８（ＣＨ．１〜ＣＨ．Ｎ）にどのバス・ライン７４を接続すべきかを任意に選択し、その際、各列（横列）の部分素子３２には単一のバス・ラインのみが作用する。各部分素子のｃＭＵＴセル２（図には、各部分素子に１つのｃＭＵＴセルしか示していない）がそれぞれのアクセス・スイッチ３０によってバス・ラインに接続される。このアーキテクチャの重要な特徴は、多くのスイッチがアレイの外側に配置され、従ってトランスデューサの幾何学的形状によって制約されないことである。このアーキテクチャを使用して、どの部分素子列をどのシステム・チャンネルに接続するのか相次いで選択することによって、アレイにわたって１次元パターンを走査することができる。このアーキテクチャに対する更なる改善を図１１に例示する。この場合、部分素子３２の各列に複数のバス・ライン７４，７６が通される。各部分素子３２のｃＭＵＴセル２はアクセス・スイッチ３０’を介してバス・ライン７４に、又はアクセス・スイッチ３０を介してバス・ライン７６に接続することができる。このアーキテクチャは、同じ列内の異なるシステム・チャンネル上の素子をグループ化することが可能であるので、水平方向に融通性を与える。
【００４２】
上記アーキテクチャに対する更なる改善は、殆どの開口が、単一のより大きい素子を形成するように相互接続された連続したグループ化された部分素子で構成されること、に気が付くことによって行うことができる。この場合、全ての部分素子の各々をそのそれぞれのバス・ラインに直接接続することは必要ではない。所与のグループ内の限られた数の部分素子を接続し、次いで残りの部分素子を互いに接続すれば充分である。このようにして、送信信号はシステムからバス・ラインに沿って伝播して、限られた数のアクセス点に沿って素子に入る。そこから、信号は局部的な接続部を介して素子内に広がる。このアーキテクチャは図１２に例示されている。この場合、部分素子３２は、それら部分素子の列に関連したバス・ラインにアクセス・スイッチ３０を介して接続することができ、また隣接した列に関連したバス・ラインにマトリクス・スイッチ３６を介して接続することができる。マトリクス・スイッチ３６は１つの部分素子を隣接の部分素子に接続する。
【００４３】
図１３に示す本発明の一実施形態では、上述の改善の全てを取り入れる。この場合、アクセス・スイッチ３０は所与の部分素子３２をバス３４の内の列バス・ラインに接続するために使用される。このアーキテクチャはモザイク環状アレイに直接に適用可能である。このような装置では、本アーキテクチャを使用して複数のリングを形成することができる。その場合、各リングは１つ以上のアクセス・スイッチを使用して１つのシステム・チャンネルに接続され、各アクセス・スイッチは１つのバス・ラインに接続され、該バス・ラインは１つのシステム・チャンネルに接続される。
【００４４】
アクセス・スイッチは、所与の数のバス・ラインについて必要とされる数を減らすために、図１３に示されているように食違い配置(stagger) される（これについては、以下に更に説明する）。また、バス・ラインに対するアクセス・スイッチの順序をランダムにして（図示せず）、繰返しパターンに起因するアーティファクトを低減することができる。各部分素子内に２つ以上のアクセス・スイッチを使用することにより、アレイの融通性を改善することができる。このようなアーキテクチャでは、融通性と１つの部分素子あたりのアクセス・スイッチの数との間で、その数がバス・ライン及びシステム・チャンネルの数よりも未だかなり少ない場合に、妥協点が見いだされる。また、各素子内に１つのバス・ラインあたり２つ以上のアクセス・スイッチを使用することも可能である。これは、機能していないアクセス・スイッチを冗長なアクセス・スイッチにより側路することが可能であるので、装置の歩留まりを改善すると考えられる。
【００４５】
列バス・ラインは、図１３に示されるように交点スイッチング・マトリクスを使用してシステム・チャンネルに接続される。粗い交点スイッチを使用することも可能であり、その場合、必要とされるマルチプレクサの数が少なくなる。このようなアーキテクチャはスペースを使用する効率をよくするが、全てのバス・ラインを適切に接続することが確実にできるようにスイッチ構成の慎重な選択が必要となろう。図１２示されているように、１つの列あたり複数のバス・ラインを使用することができる。バス・ラインの数を多くすると、マルチプレクサの数が増え且つアレイ内の経路形成区域が増大するが、アレイの融通性が改善される。列をスキップすること、又は異なる列に異なる数のバス・ラインを使用することが可能である。例えば、区域（面積）を節約するために、全ての各対の隣り合う部分素子列の間で一群のバス・ラインを共用することは有利であることがある。
【００４６】
これまで水平のバス・ラインのみについて説明してきたが、アレイ内に垂直及び水平に延在するバス・ラインの両方を配置することも可能である。バス・ラインは、図１４に例示されるように垂直に配置できる（バス・ライン７２，７４，７６参照）。図１５に見られるように、一組のバス・ライン８２を水平に配置することができ、また別の一組のバス・ライン８４を垂直に配置することができる。この場合、各部分素子又は一群の部分素子は、１つのアクセス・スイッチを介して垂直のバス・ラインに接続可能であり、更に異なるアクセス・スイッチを介して水平のバス・ラインに接続可能である。しかしながら、バス・ラインが両方向に延在している場合、バス・ラインのために利用可能な電子的地域が乏しく且つより多くのバス・ラインが必要であると共に、１つの部分素子内に唯一つのアクセス・スイッチがあるので、各部分素子のアクセス・スイッチは水平なバス・ライン又は垂直なバス・ラインのいずれかに接続することができ、両方には接続できない。最後に、バス・ラインは図１６に例示されているように斜めに配置することができる。これらライン７６，８０は、六角形のアレイの２つの自然軸に沿ってそれぞれ延在し、従って、部分素子のアドレス指定を簡単化する。
【００４７】
アクセス・スイッチ及び列バス・ラインの数は、大きさの制約及び用途によって決定される。単なる開示の目的で模範的な一具体的例（図１３に示す）について説明すると、各部分素子３２について単一のアクセス・スイッチ３０、アレイの各列について４本の列バス・ライン３４ａ〜３４ｄを設けている。別の種類のスイッチはマトリクス・スイッチ３６であり、これは１つの部分素子の接続点４２（図１７参照）を近隣の部分素子の接続点に接続するために使用される。これにより、一音響部分素子を、近隣の音響部分素子に関連した集積電子装置を介してシステム・チャンネルに接続することが可能になる。これはまた、音響部分素子がアクセス・スイッチを介して直接にシステム・チャンネルに接続されない場合でも、該音響部分素子がシステム・チャンネルに接続できることを意味する。図１３は１つの部分素子あたり３つのマトリクス・スイッチを示しているが、面積を節約するためにそれより少ない数にすることも可能であり、或いはオン時抵抗の低い、従って面積のより大きいスイッチを設けることも可能である。更に、マトリクス・スイッチは所与のアレイについて既知の不良の部分素子を迂回するために使用することができる。最後に、六角形の部分素子を図示しているが、矩形の部分素子もまた可能である。
【００４８】
図１７に関して説明すると、各々の部分素子はその音響部分素子３２に関連した電子装置内の共通接続点４２に接続される。この共通接続点４２は各部分素子内の８つの構成部品に電気接続される。共通接続点４２は音響部分素子又はトランスデューサ３２を、その部分素子のためのアクセス・スイッチ３０に、またその部分素子に関連した３つのマトリクス・スイッチ３６に、また接続線４６を介して３つの近隣の部分素子に関連した３つのマトリクス・スイッチに接続する。マトリクス・スイッチを通った信号は、近隣の部分素子の共通接続点に接続される。
【００４９】
図１３は、特定の部分素子についてスイッチング回路網がどのように働くことができるのかを表している。これは単なる模範的な構成である。バス３４は、４本の列バス・ライン３４ａ〜３４ｄを含んでいて、部分素子３２の列の下に延在する。図１３は、この列において３つの部分素子のみを示しているが、この列内の他の部分素子が示されていないことを理解されたい。バス３４の列バス・ラインは、列の端部において多重化スイッチ４０によってステム・チャンネル・バス３８のシステム・チャンネル・バス・ラインに多重化される。これらの多重化スイッチ４０は交点スイッチング・マトリクスを形成する。図１３に見られるように、各々の列バス・ライン３４ａ〜３４ｄはバス３８のシステム・チャンネル・バス・ラインの任意の１つに接続することができ、そのためには、適切な多重化スイッチ４０をターンオンすると共に、特定の列バス・ラインを他のシステム・チャンネル・バス・ラインに接続する多重化スイッチをターンオフする。これらの多重化電子装置は側部へ離して置くことができ、従って、大きさによって制約を受けることはない。図１３は完全装填の交点スイッチを示している。しかしながら、全てのバス・ラインを全てのシステム・チャンネルに接続できるようにスイッチを設ける必要がない場合には、所与のバス・ラインに一部のシステム・チャンネルのみを接続できるように粗い交点スイッチを使用することができ、この場合、図１３に示したスイッチ４０の内の幾分かのみが存在することになる。
【００５０】
アクセス・スイッチは、部分素子をバス・ラインに直接アクセスさせるものであるので、この名称が付けられている。図１３に示した模範的な具現例では、各々の部分素子について６つの他のスイッチ接続部がある。これらの接続部はマトリクス・スイッチ３６の形態を取っている。マトリクス・スイッチは部分素子を近隣の部分素子に接続することを可能にする。この六角形のパターンでは各々の部分素子について近隣の部分素子への６つの接続部があるが、各部分素子内には３つのスイッチのみがあり、他の３つの接続部は近隣の部分素子内のスイッチによって制御される。従って、各部分素子内には全部で４つのスイッチ及び関連したディジタル論理装置が存在する。これは単なる１つの模範的な具現例である。バス・ラインの数、アクセス・スイッチの数、並びにマトリクス・スイッチの数及びトポロジイは全て異なることができるが、全体の概念は変わらない。
【００５１】
図１８は、音響部分素子（図示せず）の下に組み立てられ且つ該音響部分素子に（接続点４２を介して）電気接続される代表的な単位スイッチ・セルの構成部品の幾つかを示す。単位スイッチ・セルは、図４に示された種類の金属パッド６６を介して音響部分素子に電気的に結合することができる。単位スイッチ・セルは、接続点４２をバス・ライン３４に接続するアクセス・スイッチ３０、及び３つのマトリクス・スイッチ３６を有する。これらのスイッチは、現在のスイッチ状態を記憶するためのスイッチ状態メモリを持つ種類のスイッチである。単位スイッチ・セルは更に、アクセス・スイッチ３０及び３つのマトリクス・スイッチ３６の将来のスイッチ状態を表すデータを記憶するための複数のラッチ８８（それらの内の１つのみを図示する）を有する。将来のスイッチ状態データは、複数のバス・ライン（図１８には１つのバス・ラインのみを図示している）を有するディジタル・データ・バス４５を介して受け取る。複数のバス・ライン（この場合も１つのバス・ラインのみを図示している）を有する制御バス４４を介して受け取った書き込み信号に応答して、データ・バス４５上の将来のスイッチ状態データはラッチ８８に書き込まれる。次のサイクル中に制御バス４４を介して受け取った読出し信号に応答して、スイッチ状態データはラッチから読み出されて（図示していない論理装置によって）制御信号に変換され、これらの制御信号は対応してスイッチの状態を変更する。これらの新しいスイッチ状態は、スイッチのスイッチ状態メモリに記憶される。ラッチ８８並びにスイッチ３０及び３６は、電力線路９０を介して電源電圧を受け取る。
【００５２】
アクセス・スイッチ及びマトリクス・スイッチは別々のパッケージにした構成部品とすることができるが、これらのスイッチは、ＭＵＴアレイを製造すべき同じ半導体基板内に製造することが可能である。これらのスイッチは、米国特許出願第１０／２４８９６８号（発明の名称「超音波トランスデューサ・アレイ用の集積高電圧スイッチング回路」）に開示されている種類の高電圧スイッチング回路を含むことができる。各スイッチは、バイポーラ動作可能である背中合わせに接続された（ソ−ス電極が一緒に接続されている）２つのＤＭＯＳ−ＦＥＴを有する。両方のＦＥＴがターンオンされたときは常に電流がスイッチ端子を通って流れる。スイッチの状態はそれぞれのスイッチ制御回路によって制御される。スイッチ制御回路の状態はプログラミング回路からの出力によって規定される。プログラミング回路は、本書に開示したアルゴリズムを使用して導き出された最適化したスイッチング構成に従ってスイッチ制御回路をプログラムする。走査制御装置が、最適化したスイッチング構成をプログラミング回路にロード(load)する。ＣＭＯＳ高電圧スイッチの使用は好ましい一実施形態であるが、本発明は、低電圧スイッチ、ＭＥＭＳスイッチ、開発中の他の将来のスイッチ技術のような他のスイッチング技術に直接に適用可能である。
【００５３】
図１９は、音響部分素子３２が共通接続点４２を介してアクセス・スイッチ３０に接続されることを示している。接続点４２に接続する他の６本の線は図示していない。この例では、アクセス・スイッチ３０は、前述の一対の背中合わせのＤＭＯＳ−ＦＥＴを有する。制御回路５２が、プログラミング回路５４から送られた制御信号の関数としてスイッチ３０をターンオン又はターンオフする。アクセス・スイッチ３０がターンオンされたとき、音響部分素子３２（すなわち、相互接続されたｃＭＵＴセルの部分アレイ）が列バス・ライン３４ａに接続される。この構成では、各音響部分素子に関連した電子装置は、１つのアクセス・スイッチ、３つのマトリクス・スイッチ、これらの４つのスイッチの各々についてのそれぞれの制御回路、及び３つの近隣の部分素子（図示せず）のマトリクス・スイッチに共通接続点を接続するそれぞれの導体を有する。
【００５４】
部分素子から列バス・ラインへ進む信号は電気的受信信号である。この場合、受信信号は、音波がトランスデューサと相互作用する時に音響部分素子によって発生される電気応答信号である。超音波システムによって発生される電気パルスである送信信号は、列バス・ラインからマトリクス・スイッチへ進む。所与のチャンネルでは、この電気的励起パルスはシステム・チャンネル・バス・ラインを通って列バス・ラインへ進む。そして、該信号は列バス・ラインからアクセス・スイッチを介して音響部分素子へ進み、またマトリクス・スイッチを介して他の部分素子へ進む。
【００５５】
音響部分素子の背後に収まるスイッチの数は限られている。スイッチの大きさがそのスイッチのオン時抵抗を決定し、スイッチが小さくなればなるほど、オン時抵抗は益々大きくなる。スイッチングによって惹起される遅延及び歪みは、スイッチのオン時抵抗が増大するにつれて増大する。これは、音響部分素子の背後のスイッチの数とそれらのスイッチによって導入される遅延との間に二律背反があることを意味する。その二律背反に対する１つの解決策は、出来る限り融通性を保ちながら、スイッチの数を或る小さい数まで低減することである。この低減を達成するには、マトリクス・スイッチを使用して、音響部分素子が他の部分素子を介してシステム・チャンネルに接続されるようにし、且つアクセス・スイッチの数を或る小さい数に制限する。
【００５６】
アクセス・スイッチをシステム・チャンネルに接続するバス・ラインもまた電子装置の層の中にスペースを取るので、バス・ラインの数を最小限にすることも有益である。同じ列内の音響部分素子に直接に接続することのできる独自のチャンネルの数は、バス・ラインの数によって決定される。しかしながら、マトリクス・スイッチが１つの列内の部分素子を他の列内の部分素子に接続できるようにするので、１つの列内のチャンネルの数はマトリクス・スイッチによって増大する。これにより、多数のチャンネルを使用可能に維持しながら、バス・ラインの数を小さく保つことができる。勿論、バス・ラインの数をより多くすると融通性が増大するが、より大きいスペースが必要になる。
【００５７】
マトリクス・スイッチを使用することは、各部分素子の背後のアクセス・スイッチの数を減少させ得ることを意味する。極端な場合には、各部分素子についてアクセス・スイッチは１つのみである。しかしながら、２本以上のバス・ラインがある場合、どのバス・ラインに各アクセス・スイッチを接続すべきか決定しなければならない。１つの解決策は、接続部を食い違い配置にして、バス・ラインが一列内のＮ個の部分素子毎に繰り返して接続されるようにすることである。ここで、Ｎは、以下に説明するように最小信号歪みの要件によって決定される数である。図１３を参照すると、列内の各部分素子３２が列バス３４内の１つの列バス・ラインにそれぞれのアクセス・スイッチ３０を介して接続されている。この食違い配置にした接続部のパターンは、４つの部分素子毎に繰り返えされる。食違い配置はより少ないアクセス・スイッチでバス・ラインをより多くすることを可能にし、またマトリクス・スイッチを組み合わせると、各部分素子にどのシステム・チャンネルを接続できるかに関して融通性を大きくすることができる。勿論、１つのセルあたり２つ以上のアクセス・スイッチを設けると、接続部の融通性は増大するが、スイッチをより小形にする必要があり、それに伴ってオン時抵抗がより高くなる。
【００５８】
一般的に云えば、パターンを繰り返すための列の数Ｎは、適切な信号保全性を維持しながら、一緒に接続できるマトリクス・スイッチの最大数によって決定される。この数は、マトリクス・スイッチの抵抗とｃＭＵＴの容量とがＲＣ遅延線を形成し、遅延の時定数が直列のタップの数Ｎにつれて指数関数的に変化することの理解から生じる。複数の列バス・ライン上のアクセス・スイッチの食い違い配置は、遅延線の制約内で、支持することのできる素子の数を増大させることを可能にする。図２０に例示されているように、それぞれ１個の部分素子の幅を持つ複数のリング（その一部を点線の円弧で表す）が密に詰め込まれている場合に、設計についての最悪の場合が生じる。最悪の場合は、この設計におけるバス・ライン７４，７６が水平に延在しているので、リングの垂直な部分により生じる。リングの水平な部分では、バス・ラインがリングに平行に延在しているとき全て同じになることから、各部分素子に１つずつアクセス・スイッチを使用することが可能である。しかしながら、垂直な部分では、部分素子３２の各列が、異なるシステム・チャンネルに接続されている異なるバス・ラインに関連している。従って、この区域において垂直に隔たって配置された部分素子を、マトリクス・スイッチ３６（太い短い線で表してある）を使用して支持することができるだけである。図２０では、１つの列あたり２本のバス・ラインがあり、アクセス・スイッチ３０（黒い点で表してある）のパターンは４列ごとに繰り返す。各列では、２つのリングが、２つのアクセス・スイッチと、マトリクス・スイッチによりグループ化されたそれらの関連した一連の部分素子とによって支持されている。パターンは４列ごとに繰り返すので、この特定のアーキテクチャは最大で２×４＝８個のリングを支持する。一般的に、各列にＭ本のバス・ライン、及び各一連の部分素子についてＮ個のタップを持つアレイの場合、最大でＫ＝Ｍ×Ｎ個のシステム・チャンネルを支持することができる。勿論、リングの殆どの部分は完全に水平でも完全に垂直でもない。従って、システム設計者の課題は、アーキテクチャの制約の下で開口内の全ての点でアレイ構成を最適化することである。
【００５９】
本書で開示した再構成可能性の特定の具現化では、電子装置によって課せられる制約がある。システムについてのスイッチング構成を規制する一組の規則がある。この厳しい規則に加えて、音響部分素子と接続点との間の距離を短くすることのような指導原理がある。規則は従わなくてはならず、指導原理は性能を改善するために用いることができる。規則は以下の通りである。
【００６０】
［１］各列は「ｎ」本の列バス・ラインを持つ。本書で開示した例では、ｎ＝４である。これは、列全体で、アクセス・スイッチが接続できる４本のみのシステム・チャンネル・バス・ラインがあることを意味する。
【００６１】
［２］列内の各部分素子はｎ本の列バス・ラインの内の１本のみに接続する。これは、部分素子内に１つのアクセス・スイッチのみがあるということから生じる。これはまた、所与の部分素子が単一のシステム・チャンネルにのみ直接に接続できることを意味し、そのチャンネルはシステム・チャンネル・バス・ラインと列バス・ラインとの間のマルチプレクサによって決定される。
【００６２】
［３］各列バス・ラインは単一のシステム・チャンネル・バス・ラインに接続される。システム・チャンネル・バス・ラインは列バス・ラインに対して多重化されるが、この接続は所与の構成について変更できない。
【００６３】
［４］列バス・ラインが所与のアクセス・スイッチに接続されるパターンが、その列について繰り返えされる。本書で述べた事例では、パターンは４つの部分素子毎に繰り返えされる。
【００６４】
［５］所与の回路具現化のため、同じ列バス・ラインに接続されるアクセス・スイッチの合計数は小さい有限数である。後で説明する特定の場合では、限界値は４である。これは、列バス・ラインの限られた大きさによって課せられた電流引き込み限界から生じる。限界値はシミュレーションに基づくものであり、列バス・ラインの大きさを増大させることによって大きくすることができ、従って、電流引き込みをより大きくすることが可能であるが、これは部分素子をより大きくする必要があるかもしれない。
【００６５】
スイッチング回路網構成を決定するには、どのアクセス・スイッチがオンであるか決定し、及び列バス・ラインとシステム・チャンネル・バス・ラインとの間のマルチプレクサ（図１３に部分的に示されている一群のマルチプレクサ・スイッチ４０を意味する）がどのように設定されるかを決定することを必要とする。一旦所望のパターンが判ると、マトリクス・スイッチの状態は決定するのが容易である。マトリクス・スイッチは、そのスイッチが接続される近隣の部分素子が同じシステム・チャンネル上にあるべきか否かを単に決定することによって設定される。そこで作業は、システム・チャンネルを多重化された列バス・ラインに接続するための方法を決定することである。一旦これが判ると、アクセス・スイッチはまた割り当てるのが容易になる。
【００６６】
線形走査を形成するために、モザイク環状アレイのアクティブな開口を下側に位置する２次元アレイにわたって歩進させることが必要である。この歩進(stepping)は、スイッチング回路網を再構成することを必要とする。この歩進を行うことのできる幾つかの方法がある。アレイの分解能及び手近な用途の要件によって決定されるような所要のビーム間隔が、部分素子１個分ずつの歩進を許容できるようなものである場合、アルゴリズムにより導き出した同じスイッチ構成を各ビームについて使用することができる。この場合、スイッチング構成は単純に、各ビームについて１個又は数個の部分素子にわたって歩進させる。再プログラミング、及び再構成するためにシステムによって使用され電力を最小にするために、スイッチ状態を１つの部分素子から隣の部分素子へ直接伝達して、外部でアレイ全体を再プログラミングすることを避けることが可能である。しかしながら、アクセス及びマトリクス・スイッチ・パターンを平行移動させることに加えて、列バス・ラインをシステム・チャンネル・バス・ラインに接続するマルチプレクサはまた変更しなければならない。列バス・ラインの方向にビームを部分素子全部の増分で歩進させるとき、この変更は単にチャンネルの回転（ローテーション；rotation）である。例えば、それぞれＡ、Ｂ、Ｃ及びＤで表した４つのシステム・チャンネルが特定の構成についての特定の列の４つの列バス・ラインに接続される場合、スイッチング・パターンが次のビーム位置へ走査されるとき、システム・チャンネル／列マルチプレクサの状態は、システム・チャンネルが４つの列バス・ラインの間で回転するように、例えば、システム・チャンネルＢ、Ｃ、Ｄ及びＡがこの順序で同じ４つの列バス・ラインにそれぞれ接続されるように、調節しなければならない。この代わりに、システム・チャンネルと列バス・ラインとの間の多重化を変更するよりもむしろ、システムのビームフォーマは幾何学的形状の変更を直接考慮し、従って、４つのチャンネルの遅延を調節して新しい遅延を考慮することができる。
【００６７】
前に述べたように、動きが部分素子の整数倍であるように環状リングが歩進させられる場合、各ビームについて最適化し直す必要はない（但し、下側に位置するスイッチ・マトリクスが下側の２次元アレイ全体にわたって一様な電気的特性を持っていると仮定する）。しかしながら、線の間隔を部分素子１個分よりも密にするようなビーム密度が希望される場合がある。この場合、ビームの中心を部分素子１個の分数の増分で歩進させ、例えば、開口のフル・ステップの間にハーフ・ステップだけビームを実効的にステアリングするように開口を変形して、イメージャの分解能を高くする。このような場合には、最適化は単純に平行移動せず、各々の分数的歩進(fractional step) について最適化を遂行しなければならない。しかしながら、これらの分数的歩進構成は、線形走査を形成するために下側に位置する２次元アレイにわたって環状アレイを歩進させるにつれて、再び生じることがある。このような場合には、どこで同じ分数的歩進が要求されても、最適化は同じであり且つ再使用することができる。そこで、分数的歩進の場合でも、少数の最適化が必要とされる。このような場合、プログラミング時間及び電力消費を節約するために、特定の構成について全てのビームを発射し、その構成をアレイにわたって粗いビーム間隔で歩進させることが可能であることがある。この場合、１つの部分素子から近隣の部分素子へ直接的に構成を通すことが可能である。粗い走査が完了した後、古い構成からの分数的歩進を表す新しい構成をプログラムして、アレイにわたって歩進させることができる。これは、各分数的歩進について繰り返すことができる。各構成からの結果として生じる粗い間隔のビームは走査変換器によってインターリーブして、所望の微細なビーム間隔にすることができる。また、異なる構成からのビームを混合するとき、ビーム形成用利得の相違を保証するためにビーム毎に利得を調節し、且つそれらの構成からの線を混合することが必要なことがあることに留意されたい。
【００６８】
上記の面は次のように要約することができる。
【００６９】
（ａ）整数の部分素子を歩進させるとき、スイッチ状態は、ディジタル・バスを介してプログラムすることを必要とせずに部分素子から近隣へ直接に通すことができる。
【００７０】
（ｂ）分数の部分素子を歩進させるとき、各異なる構成についてのビームは、部分素子から近隣への直接的な通信方式を使用して粗いビーム間隔で独立に歩進させることができ、またその結果の粗いビームの組は、完全な分解能が得られるように前記走査変換器によってインターリーブすることができる。
【００７１】
（ｃ）整数の部分素子を歩進させるとき、列バス・ラインとシステム・チャンネルとの間のマルチプレクサは、きちんと規定されたやり方で、すなわち、それらのチャンネルの回転によって、変更される。これは制御を簡単化することができる。
【００７２】
（ｄ）整数の部分素子を歩進させるとき、列バス・ラインとシステム・チャンネルとの間のマルチプレクサを変更することは、実際に必要ではない。システム・ビームフォーマがその状態を知っている場合、それは新しい幾何学的形状を考慮するために所与のチャンネルについての遅延を変更することができる。しかしながら、これはより巧妙なシステム・ビームフォーマを必要とし、これらの再構成可能なプローブを現在の機械上で動作させることができない。
【００７３】
センサ素子をバス・ラインに接続するためにアクセス及びマトリクス・スイッチを取り入れることにより、融通性が大きくなる。本発明の様々な実施形態によれば、下記の特徴の１つ以上を用いることができる。
【００７４】
（１）アクセス・スイッチは、所与の数のバス・ラインについて必要とされるアクセス・スイッチの数を減らすために、食違い配置することができる。
【００７５】
（２）食違い配置パターン内の１つの部分素子のために単一のアクセス・スイッチを使用することができる。
【００７６】
（３）バス・ラインに対するアクセス・スイッチのマッピングの順序をランダムにして、繰返しパターンに起因するアーティファクトを低減することができる。
【００７７】
（４）各部分素子内に２つ以上のアクセス・スイッチを使用することができるが、バス・ライン及びシステム・チャンネルの数よりも未だ少ない数とする。
【００７８】
（５）バス・ラインは、交点スイッチング・マトリクスを使用してシステム・チャンネルに接続することができる。
【００７９】
（６）粗い交点スイッチを使用して、バス・ラインをシステム・チャンネルに接続することができる。
【００８０】
（７）スイッチは、マトリクス・スイッチ接続部の長い列の両端にそれぞれの異なるアクセス・スイッチが確実に接続されているように、構成することができる。これらのアクセス・スイッチは、遅延を減らすために同じバス・ラインに接続される。
【００８１】
（８）その中に一組のマトリクス・スイッチ及び限られた数のアクセス・スイッチがあるスイッチング構成を用いることができる。マトリクス・スイッチは隣接する部分素子を動的に接続する。アクセス・スイッチは、システム・チャンネルに多重化されるバス・ラインに接続する。
【００８２】
本発明の様々な実施形態によれば、下記の付加的な特徴の１つ以上がシステムに存在することができる。
【００８３】
（１）１つのバス・ラインあたり１つのアクセス・スイッチが各部分素子に使用される。
【００８４】
（２）一列あたり複数のバス・ラインを使用することができる。
【００８５】
（３）バス・ラインはアレイ内で垂直及び水平の両方向に配置することができる。一実施形態によれば、一組のバス・ラインが水平方向に配置され、且つ別の一組が垂直方向に配置され、各部分素子又は各群の部分素子がアクセス・スイッチを介して垂直なバス・ラインに接続可能であり、また異なるアクセス・スイッチを介して水平なバス・ラインに接続可能である。しかしながら、バス・ラインが両方向に延在している場合、バス・ラインのために利用可能な電子的地域が乏しく且つより多くのバス・ラインが必要であると共に、１つの部分素子内に唯一つのアクセス・スイッチがあるので、各部分素子のアクセス・スイッチは水平なバス・ライン又は垂直なバス・ラインのいずれかに接続することができ、両方には接続できない。これはまた、所与のバス・ラインについてオンにすることのできるスイッチの数が電流の流れ及びラインの大きさによって制限されるときに影響を持つ。
【００８６】
（４）アクセス・スイッチは、リング（又は他の形状）の両方の縁から等距離に配置して、リング内部の遅延が最小になるように選択することができる。「リングの縁」は、再構成可能性が環状アレイを近似するために使用される場合を表す。この場合、部分素子を接続することによって模倣しようとする或る所望の環状アレイ又はリング構造がある。リングの縁は、近似しようとするリングの境界近くの部分素子を表す。すなわち、それは、部分素子を接続することによって形成されるより大きい素子の縁である。アクセス・スイッチは、全て一方の側ではなく、素子の両側にあるように選択される。形状はリングである必要はなく、他の形状を用いることができ、また部分素子を接続することによって近似される形状の両方の縁にアクセス・スイッチを設けるのが最良であると考えられる。
【００８７】
（５）１つのバス・ラインあたり２つ以上のアクセス・スイッチを各部分素子に使用することができる。この冗長な接続は装置の歩留まりを改善する。
【００８８】
（６）送信と受信との間に及び受信中に複数の間隔でリング・パターンを更新する能力を与えることができる。
【００８９】
（７）複数の部分素子よりなる１つのリング全体に対して単一のアクセス・スイッチを接続することができ、各部分素子はマトリクス・スイッチによって一緒に接続する。
【００９０】
（８）１つのリング全体に対して複数のアクセス・スイッチを接続することができ、前記リングのそれぞれの一部分を形成するためにアクセス・スイッチを持つ部分素子の間にマトリクス・スイッチが設けられる。
【００９１】
（９）１つのリング全体に対して複数のアクセス・スイッチを接続することができ、スイッチは、スイッチ相互の間の部分素子についての信号遅延を低減するためにリングに沿って等距離の間隔をおいて分布させる。
【００９２】
（１０）複数のリングを形成することができる。その場合、各リングは１つ以上のアクセス・スイッチを使用して１つのシステム・チャンネルに接続され、各アクセス・スイッチは１つのバス・ラインに接続され、該バス・ラインは１つのシステム・チャンネルに接続される。
【００９３】
（１１）複数の冗長なマトリクス・スイッチ接続を用いて、単一のリングを形成することにより、直列抵抗を減少させて、遅延を小さくすることができる。
【００９４】
（１２）マトリクス・スイッチは所与のアレイについて既知の不良の部分素子を迂回するために使用することができる。
【００９５】
（１３）遅延を最小にするためにアクセス・スイッチの配置を選択しながら、リング以外のパターンを形成することができる。
【００９６】
（１４）平行移動における各々の新しい段階で最小遅延アルゴリズムを繰り返し使用することによって、移動するビームを生成するように、１つのリング・パターン全体を平行移動させることができる。
【００９７】
（１５）素子の中心は、素子の形状を変えることによって部分素子１個よりも小さい増分で歩進させることができる。
【００９８】
スイッチング電子装置は、ＣＭＯＳ又はＢｉＣＭＯＳ、又はＳＯＩ、又はＭＥＭＳ、或いは未だ確認されていないスイッチング技術を使用して、構築することができる。
【００９９】
本発明を模範的な実施形態に関して説明したが、当業者には、本発明の範囲から逸脱することなく、様々な変更を為すことができ、且つ構成要素を等価物と置換することができることが理解されよう。更に、本発明の範囲から逸脱することなく、特定の状況又は材料を本発明の教示に適合させるように多数の修正をなすことができる。従って、本発明は、発明を実施するための最良の又は唯一の形態として開示した特定の実施形態に制限されず、本発明は特許請求の範囲内に入る全ての実施形態を含むものである。
【図面の簡単な説明】
【０１００】
【図１】典型的なｃＭＵＴセルの断面図である。
【図２】スイッチを介在することなく頂部電極同士及び底部電極同士をそれぞれ一緒に接続した７つの六角形ＭＵＴセルから形成された、米国特許出願第１０／３８３９９０号に記載されているような「ヒナギク」形部分素子を示す斜視図である。
【図３】米国特許出願第１０／３８３９９０号に記載されているように、各素子がモザイク細工の「ヒナギク」形部分素子より成り且つ１素子あたりの面積をほぼ等しくするように構成された４つの環状素子を有するモザイク・アレイの一部を示す平面図である。
【図４】共同集積化されたｃＭＵＴ及び特定用途向け集積回路（ＡＳＩＣ）アレイの断面図である。
【図５】ＡＳＩＣスイッチ・マトリクスに接続されたｃＭＵＴウェーファの断面図である。
【図６】関連した単位スイッチ・セルの六角形アレイの上に配置したｃＭＵＴ部分素子の六角形アレイの平面図である。
【図７】関連した単位スイッチ・セルの矩形アレイの上に配置したｃＭＵＴ部分素子の六角形アレイの平面図である。
【図８】アレイを横切る環状トランスデューサ素子の平行移動の様子を示す略図である。
【図９】各トランスデューサ部分素子が全てのシステム・チャンネルの各々にアクセスできるように全てのシステム・チャンネルをアレイ全体にわたって分布させるアーキテクチャを示す略図である。
【図１０】部分素子の１列あたり１つのバス・ラインを設けることによって各部分素子内のスイッチの数が制限され、それらのバス・ラインがマルチプレクサを介してシステム・チャンネルに接続されるようにしたアーキテクチャを示す略図である。
【図１１】部分素子の１列あたり複数のバス・ラインを設け、同じ列内の異なるシステム・チャンネル上の部分素子をグループ化することができるようにしたアーキテクチャを示す略図である。
【図１２】第１列内の部分素子のマトリクス・スイッチを介して第２列内の隣接する部分素子のアクセス・スイッチに接続することによって、第１列内の部分素子を第２列の部分素子のためのバス・ラインに接続できるようにした、本発明の一実施形態によるアーキテクチャを示す略図である。
【図１３】ｃＭＵＴアレイの特定の列内の特定の部分素子を多数のシステム・チャンネル・バス・ラインの内の任意の１つに接続できるようにした、本発明の別の実施形態によるアーキテクチャを示す略図である。
【図１４】アクセス・スイッチ（黒い点で表す）を介してそれぞれの縦列の部分素子に接続された複数のバス・ラインを持つ部分素子の六角形アレイを示す略図である。
【図１５】幾つかの部分素子がそれぞれのアクセス・スイッチ（黒い点で表す）を介して垂直及び水平のバス・ラインに接続されている、部分素子の六角形アレイを示す略図である。
【図１６】バス・ラインを六角形アレイの自然軸に沿って斜めに配置し、アクセス・スイッチを黒い点で表した、部分素子の六角形アレイを示す略図である。
【図１７】図１３に示した実施形態に従って特定の音響部分素子に関連した電子回路内の共通接続点への接続を示す略図である。
【図１８】音響部分素子（図示せず）の下側に構築され且つ該音響部分素子に電気接続される代表的な単位スイッチ・セルの構成部品を示す略図である。
【図１９】米国特許出願第１０／２４８９６８号に記載されているような、アクセス・スイッチと該アクセス・スイッチの状態を制御するための回路とを示す概略回路図である。
【図２０】密に詰め込んだ、単一の部分素子の幅を持つ多数のリング（その一部を点線の円弧で表す）と共に使用するためのアクセス・スイッチ（黒い点で表す）及びマトリクス・スイッチ（太く短い線で表す）の配列を示す略図である。
【符号の説明】
【０１０１】
２ ｃＭＵＴトランスデューサ・セル
４ 基板
６ 絶縁支持体
８ 膜
１０ 電極
１２ 電極
１４ 空洞
１６ トランスデューサ部分素子
１８Ａ、１８Ｂ、１８Ｃ、１８Ｄ 環状の素子
３０ アクセス・スイッチ
３０’ アクセス・スイッチ
３２ ｃＭＵＴ部分素子
３４ バス
３４ａ〜３４ｄ 列バス・ライン
３６ マトリクス・スイッチ
３８ システム・チャンネル
４０ 接続点
４２ 共通接続点
４６ 接続線
５０ ＣＭＯＳセル
５６ バイア
６０ アレイ
６２ 音響裏当て層
６４ ハンダ・バンプ
６５ 信号電極
６６ 導電パッド
７０ マルチプレクサ
７２ バス・ライン
７４ バス・ライン
７６ バス・ライン
８０ バス・ライン
８２ バス・ライン
８４ バス・ライン
【特許請求の範囲】
【請求項１】
複数の列に配列された多数のセンサ素子と、
複数のバス・ラインと、
複数のシステム・チャンネルと、
様々なバス・ラインを様々なシステム・チャンネルに選択的に接続するための多数のマルチプレクサ・スイッチと、
第１の列内の第１組のセンサ素子を前記複数のバス・ラインの内の第１のバス・ラインに選択的に接続するための第１組のアクセス・スイッチであって、当該第１組のアクセス・スイッチの内の各アクセス・スイッチが前記第１組のセンサ素子の内のそれぞれのセンサ素子の下に配置され、また当該第１組のアクセス・スイッチの内の第１のアクセス・スイッチが、前記第１組のセンサ素子の一員である第１のセンサ素子に接続されている、第１組のアクセス・スイッチと、
多数組のマトリクス・スイッチであって、当該多数組のマトリクス・スイッチの各々が、前記多数のセンサ素子の内のそれぞれのセンサ素子をそれぞれの一組の隣接のセンサ素子に選択的に接続し、また当該多数組のマトリクス・スイッチの内の第１のマトリクス・スイッチが、前記第１のセンサ素子に接続され、且つ前記第１組のセンサ素子の一員ではない第２のセンサ素子に接続されている、多数組のマトリクス・スイッチと、
前記第１のセンサ素子が、前記第１のバス・ラインに接続される前記多数のマルチプレクサ・スイッチの内の第１のマルチプレクサ・スイッチを介して、また前記第１のバス・ラインを介して、また前記第１のアクセス・スイッチを介して、第１のシステム・チャンネルに接続されると共に、同時に前記第２のセンサ素子が前記第１のマトリクス・スイッチを介して前記第１のアクセス・スイッチに接続されるように、選択されたスイッチング構成に従って前記マルチプレクサ・スイッチ、前記アクセス・スイッチ及び前記マトリクス・スイッチを制御する制御回路と、
を有する装置。
【請求項２】
前記装置は更に、前記第１の列内の第２組のセンサ素子を前記複数のバス・ラインの内の第２のバス・ラインに選択的に接続するための第２組のアクセス・スイッチを含んでおり、前記第２組のアクセス・スイッチの内の各アクセス・スイッチが前記第２組のセンサ素子の内のそれぞれのセンサ素子の下に配置され、また前記第２組のアクセス・スイッチの内の第２のアクセス・スイッチが前記第２組のセンサ素子の一員である第３のセンサ素子に接続され且つ該第３のセンサ素子の下に配置されており、また前記多数組のマトリクス・スイッチの内の第２のマトリクス・スイッチが、前記第３のセンサ素子に接続され、且つ前記第２組のセンサ素子の一員ではない第４のセンサ素子に接続されており、ここで、前記制御回路は、前記第３のセンサ素子が、前記第２のバス・ラインに接続される前記多数のマルチプレクサ・スイッチの内の第２のマルチプレクサ・スイッチを介して、また前記第２のバス・ラインを介して、また前記第２のアクセス・スイッチを介して、第２のシステム・チャンネルに接続されると共に、同時に前記第４のセンサ素子が前記第２のマトリクス・スイッチを介して前記第２のアクセス・スイッチに接続されるように、前記選択されたスイッチング構成に従って前記マルチプレクサ・スイッチ、前記アクセス・スイッチ及び前記マトリクス・スイッチを制御する、請求項１記載の装置。
【請求項３】
前記装置は更に、前記第１の列内の第２組のセンサ素子を前記第１のバス・ラインに選択的に接続するための第２組のアクセス・スイッチを含んでおり、前記第２組のアクセス・スイッチの内の各アクセス・スイッチが前記第２組のセンサ素子の内のそれぞれのセンサ素子の下に配置され、また前記第２組のアクセス・スイッチの内の第２のアクセス・スイッチが前記第２組のセンサ素子の一員である第３のセンサ素子に接続され且つ該第３のセンサ素子の下に配置されており、また前記多数組のマトリクス・スイッチの内の第２のマトリクス・スイッチが、前記第３のセンサ素子に接続され、且つ前記第２組のセンサ素子の一員ではない第４のセンサ素子に接続されており、ここで、前記制御回路は、前記第３のセンサ素子が、前記第１のバス・ラインに接続される前記多数のマルチプレクサ・スイッチの内の第２のマルチプレクサ・スイッチを介して、また前記第１のバス・ラインを介して、また前記第２のアクセス・スイッチを介して、前記第１のシステム・チャンネルに接続されると共に、同時に前記第４のセンサ素子が前記第２のマトリクス・スイッチを介して前記第２のアクセス・スイッチに接続されるように、前記選択されたスイッチング構成に従って前記マルチプレクサ・スイッチ、前記アクセス・スイッチ及び前記マトリクス・スイッチを制御する、請求項１記載の装置。
【請求項４】
前記センサ素子の各々はそれぞれの多数の微小加工超音波トランスデューサ（ＭＵＴ）セルを有し、各ＭＵＴセルは頂部電極及び底部電極を含んでおり、この場合、任意の特定の部分素子を形成する一群のＭＵＴセルの頂部電極が一緒に接続されていて、互いからオン・オフ式に切断可能ではなく、また同じ一群のＭＵＴセルの底部電極が一緒に接続されていて、互いからオン・オフ式に切断可能ではない、請求項１記載の装置。
【請求項５】
前記装置は半導体基板を含み、前記アクセス・スイッチ及び前記マトリクス・スイッチが前記半導体基板内又は上に製造されており、また前記センサ素子が前記半導体基板内又は上に製造されている、請求項１記載の装置。
【請求項６】
前記装置は一緒に積層状に形成された第１及び第２の半導体基板を含み、前記アクセス・スイッチ及び前記マトリクス・スイッチが前記第１の半導体基板内又は上に製造されており、また前記センサ素子が前記第２の半導体基板内又は上に製造されている、請求項１記載の装置。
【請求項７】
前記制御回路は、送信時の開口が受信時の開口とは異なるように前記スイッチを制御する、請求項１記載の装置。
【請求項８】
前記制御回路は、オンに切り換えられた前記センサ素子が大体環状のリングを形成するように前記スイッチを制御する、請求項１記載の装置。
【請求項９】
前記第１組及び第２組の前記アクセス・スイッチは、所与の数のバス・ラインについて必要とされるアクセス・スイッチの数を減らすために食い違い配置にされている、請求項２記載の装置。
【請求項１０】
前記第１の列内の各センサ素子はそれに関連した唯一つのそれぞれのアクセス・スイッチを持ち、前記アクセス・スイッチの各々が、前記第１の列のセンサ素子に関連した一組のバス・ラインの内の唯一つのそれぞれのバス・ラインに接続されている、請求項２記載の装置。
【請求項１１】
アクセス・スイッチ対バス・ラインのマッピングにランダムな順序を使用して、パターンの繰返しに起因するアーティファクトを低減するようにした、請求項２記載の装置。
【請求項１２】
前記第１の列内の各センサ素子はそれに関連したそれぞれの一組のＮ個のアクセス・スイッチを持ち、前記一組のアクセス・スイッチが、前記第１の列のセンサ素子に関連した一組のバス・ラインの内のそれぞれのバス・ラインに接続されており、この場合、前記第１の列のセンサ素子に関連した前記一組のバス・ラインのバス・ライン数がＮよりも大きいか又はＮに等しい、請求項２記載の装置。
【請求項１３】
前記マルチプレクサ・スイッチは、各バス・ラインを各システム・チャンネルに選択的に接続できるようにする交点スイッチング・マトリクスを形成する、請求項１記載の装置。
【請求項１４】
前記マルチプレクサ・スイッチは粗い交点スイッチング・マトリクスを形成する、請求項１記載の装置。
【請求項１５】
前記制御回路は、マトリクス・スイッチ接続部の長い列の両端にそれぞれの異なるアクセス・スイッチが確実に接続されているように、前記アクセス及びマトリクス・スイッチを制御し、これらのアクセス・スイッチは、遅延を減らすために同じバス・ラインに接続される、請求項１記載の装置。
【請求項１６】
前記複数のバス・ラインは一組の水平なバス・ライン及び一組の垂直なバス・ラインを含んでいる、請求項１記載の装置。
【請求項１７】
前記制御回路が前記アクセス・スイッチを制御することにより、アクセス・スイッチが、選択されたセンサ素子によって形成されたリング（又は他の形状）の両方の縁から等距離に位置して、前記リング（又は他の形状）の内部の遅延を最小にするように選択される、請求項１記載の装置。
【請求項１８】
各素子内に１つのバス・ラインあたり２つ以上のアクセス・スイッチを使用することにより、歩留まりを改善するための冗長な接続部を設ける、請求項１記載の装置。
【請求項１９】
前記制御回路は、開口が受信中に複数の間隔で異なるように、前記スイッチを制御する、請求項１記載の装置。
【請求項２０】
前記制御回路は、複数のセンサ素子より成る１つのリング全体に対して単一のアクセス・スイッチが接続され、そして該リング内の各センサ素子がマトリクス・スイッチによって一緒に接続されるように、前記スイッチを制御する、請求項１記載の装置。
【請求項２１】
前記制御回路は、複数のセンサ素子より成る１つのリング全体に対して複数のアクセス・スイッチが接続され、そして前記リングのそれぞれの一部分を形成するためにアクセス・スイッチを持つ部分素子の間にマトリクス・スイッチが設けられるように、前記スイッチを制御する、請求項１記載の装置。
【請求項２２】
前記制御回路は、複数のセンサ素子より成る１つのリング全体に対して複数のアクセス・スイッチが接続され、そして前記アクセス・スイッチが、スイッチ相互の間の部分素子についての信号遅延を低減するために前記リングに沿って等距離の間隔をおいて分布するように、前記スイッチを制御する、請求項１記載の装置。
【請求項２３】
前記制御回路は、センサ素子の複数のリングが形成され、各リングは１つ以上のアクセス・スイッチを使用して単一のシステム・チャンネルに接続され、各アクセス・スイッチが１つのバス・ラインに接続され、該バス・ラインが１つのシステム・チャンネルに接続されるように、前記スイッチを制御する、請求項１記載の装置。
【請求項２４】
前記制御回路は、複数の冗長なマトリクス・スイッチ接続を用いて、単一のリングを形成することにより、直列抵抗を減少させて、遅延を小さくするように、前記スイッチを制御する、請求項１記載の装置。
【請求項２５】
前記制御回路は、選択されたマトリクス・スイッチが既知の不良の部分素子を迂回するために使用されるように、前記スイッチを制御する、請求項１記載の装置。
【請求項２６】
前記制御回路は、遅延を最小にするためにアクセス・スイッチの配置を選択しながら、オンに切り換えられたセンサ素子がリング以外のパターンを形成するように、前記スイッチを制御する、請求項１記載の装置。
【請求項２７】
前記制御回路は、平行移動における各々の新しい段階で最小遅延アルゴリズムを繰り返し使用することによって、移動するビームを生成するために、複数のセンサ素子より成る１つのリング・パターン全体を平行移動させることができるように、前記スイッチを制御する、請求項１記載の装置。
【請求項２８】
前記制御回路は、素子の形状を変えることによって部分素子１個よりも小さい増分で素子の中心を歩進させることができるように、前記スイッチを制御する、請求項１記載の装置。
【請求項２９】
前記制御回路は、整数の部分素子を歩進させるとき、バス・ラインを介してプログラムすることを必要とせずにスイッチ状態を部分素子から近隣へ直接に通すことができるように、前記スイッチを制御する、請求項１記載の装置。
【請求項３０】
前記装置は更に走査変換器を含み、前記制御回路は、分数の部分素子を歩進させるとき、部分素子から近隣への直接的な通信方式を使用して粗いビーム間隔で各異なる構成についてのビームを独立に歩進させることができ、またその結果の粗いビームの組を、完全な分解能が得られるように前記走査変換器によってインターリーブすることができるように、前記スイッチを制御する、請求項１記載の装置。
【請求項３１】
前記制御回路は、整数の部分素子を歩進させるとき、列バス・ラインとシステム・チャンネルとの間のマルチプレクサ・スイッチがそれらのチャンネルの回転によって変更されるように、前記スイッチを制御する、請求項１記載の装置。
【請求項３２】
前記装置は更にシステム・ビームフォーマを含んでおり、前記制御回路は、整数の部分素子を歩進させるとき、列バス・ラインとシステム・チャンネルとの間のマルチプレクサ・スイッチの状態よりもむしろ前記システム・ビームフォーマが前記歩進を考慮するために所与のチャンネルについての遅延を変更するように、前記スイッチを制御する、請求項１記載の装置。
【請求項３３】
多数のバス・ラインと、
各々が前記バス・ラインの１つに接続されている多数のアクセス・スイッチと、
各々が前記アクセス・スイッチのそれぞれの１つを介して前記バス・ラインの１つにオン・オフ式に接続可能である多数の部分素子であって、各部分素子がそれぞれの多数のＭＵＴセル及びそれぞれの複数のマトリクス・スイッチを有し、特定の部分素子内の各ＭＵＴセルが一緒に接続されていると共に、オン・オフ式に切断可能ではない、多数の部分素子と、を有し、
各部分素子がそれぞれのマトリクス・スイッチを介して各々の隣接の部分素子にオン・オフ式に接続可能であること、
を特徴とする超音波トランスデューサ・アレイ。
【請求項３４】
選択された部分素子は、前記選択された部分素子を近隣の部分素子に接続するマトリクス・スイッチを介して、且つ近隣の部分素子を選択されたバス・ラインに接続するアクセス・スイッチを介して、選択されたバス・ラインにオン・オフ式に接続することができる、請求項３３記載のアレイ。
【請求項３５】
更に、それぞれの素子を形成するように選択された部分素子を相互接続するためのプログラミング手段を含んでいる請求項３３記載のアレイ。
【請求項３６】
前記それぞれの素子は、電子的に形成された環状アレイの複数の同心の環帯を形成する、請求項３５記載のアレイ。
【請求項３７】
前記電子的に形成された環状アレイは、電子制御の下に、前記トランスデューサ・アレイ全体にわたって動かさられる、請求項３６記載のアレイ。
【請求項３８】
多数のセンサ素子と、
複数のバス・ラインと、
複数のシステム・チャンネルと、
第１の列内の第１組のセンサ素子を前記複数のバス・ラインの内の第１のバス・ラインに選択的に接続するための第１組のアクセス・スイッチであって、当該第１組のアクセス・スイッチの内の第１のアクセス・スイッチが、前記第１組のセンサ素子の一員である第１のセンサ素子に接続されている、第１組のアクセス・スイッチと、
多数組のマトリクス・スイッチであって、当該多数組のマトリクス・スイッチの各々が、前記多数のセンサ素子の内のそれぞれのセンサ素子をそれぞれの一組の隣接のセンサ素子に選択的に接続し、また当該多数組のマトリクス・スイッチの内の第１のマトリクス・スイッチが、前記第１のセンサ素子に接続され、且つ前記第１組のセンサ素子の一員ではない第２のセンサ素子に接続されている、多数組のマトリクス・スイッチと、
前記第１のセンサ素子が前記第１のアクセス・スイッチを介して前記第１のバス・ラインに接続され、同時に前記第２のセンサ素子が前記第１のマトリクス・スイッチを介して前記第１のアクセス・スイッチに接続されるように、選択されたスイッチング構成に従って前記アクセス・スイッチ及び前記マトリクス・スイッチを制御する制御回路と、
を有する装置。
【請求項３９】
前記センサ素子の各々はそれぞれの多数の微小加工超音波トランスデューサ（ＭＵＴ）セルを有し、各ＭＵＴセルは頂部電極及び底部電極を含んでおり、この場合、任意の特定の部分素子を形成する一群のＭＵＴセルの頂部電極が一緒に接続されていて、互いからオン・オフ式に切断可能ではなく、また同じ一群のＭＵＴセルの底部電極が一緒に接続されていて、互いからオン・オフ式に切断可能ではない、請求項３８記載の装置。
【請求項１】
複数の列に配列された多数のセンサ素子と、
複数のバス・ラインと、
複数のシステム・チャンネルと、
様々なバス・ラインを様々なシステム・チャンネルに選択的に接続するための多数のマルチプレクサ・スイッチと、
第１の列内の第１組のセンサ素子を前記複数のバス・ラインの内の第１のバス・ラインに選択的に接続するための第１組のアクセス・スイッチであって、当該第１組のアクセス・スイッチの内の各アクセス・スイッチが前記第１組のセンサ素子の内のそれぞれのセンサ素子の下に配置され、また当該第１組のアクセス・スイッチの内の第１のアクセス・スイッチが、前記第１組のセンサ素子の一員である第１のセンサ素子に接続されている、第１組のアクセス・スイッチと、
多数組のマトリクス・スイッチであって、当該多数組のマトリクス・スイッチの各々が、前記多数のセンサ素子の内のそれぞれのセンサ素子をそれぞれの一組の隣接のセンサ素子に選択的に接続し、また当該多数組のマトリクス・スイッチの内の第１のマトリクス・スイッチが、前記第１のセンサ素子に接続され、且つ前記第１組のセンサ素子の一員ではない第２のセンサ素子に接続されている、多数組のマトリクス・スイッチと、
前記第１のセンサ素子が、前記第１のバス・ラインに接続される前記多数のマルチプレクサ・スイッチの内の第１のマルチプレクサ・スイッチを介して、また前記第１のバス・ラインを介して、また前記第１のアクセス・スイッチを介して、第１のシステム・チャンネルに接続されると共に、同時に前記第２のセンサ素子が前記第１のマトリクス・スイッチを介して前記第１のアクセス・スイッチに接続されるように、選択されたスイッチング構成に従って前記マルチプレクサ・スイッチ、前記アクセス・スイッチ及び前記マトリクス・スイッチを制御する制御回路と、
を有する装置。
【請求項２】
前記装置は更に、前記第１の列内の第２組のセンサ素子を前記複数のバス・ラインの内の第２のバス・ラインに選択的に接続するための第２組のアクセス・スイッチを含んでおり、前記第２組のアクセス・スイッチの内の各アクセス・スイッチが前記第２組のセンサ素子の内のそれぞれのセンサ素子の下に配置され、また前記第２組のアクセス・スイッチの内の第２のアクセス・スイッチが前記第２組のセンサ素子の一員である第３のセンサ素子に接続され且つ該第３のセンサ素子の下に配置されており、また前記多数組のマトリクス・スイッチの内の第２のマトリクス・スイッチが、前記第３のセンサ素子に接続され、且つ前記第２組のセンサ素子の一員ではない第４のセンサ素子に接続されており、ここで、前記制御回路は、前記第３のセンサ素子が、前記第２のバス・ラインに接続される前記多数のマルチプレクサ・スイッチの内の第２のマルチプレクサ・スイッチを介して、また前記第２のバス・ラインを介して、また前記第２のアクセス・スイッチを介して、第２のシステム・チャンネルに接続されると共に、同時に前記第４のセンサ素子が前記第２のマトリクス・スイッチを介して前記第２のアクセス・スイッチに接続されるように、前記選択されたスイッチング構成に従って前記マルチプレクサ・スイッチ、前記アクセス・スイッチ及び前記マトリクス・スイッチを制御する、請求項１記載の装置。
【請求項３】
前記装置は更に、前記第１の列内の第２組のセンサ素子を前記第１のバス・ラインに選択的に接続するための第２組のアクセス・スイッチを含んでおり、前記第２組のアクセス・スイッチの内の各アクセス・スイッチが前記第２組のセンサ素子の内のそれぞれのセンサ素子の下に配置され、また前記第２組のアクセス・スイッチの内の第２のアクセス・スイッチが前記第２組のセンサ素子の一員である第３のセンサ素子に接続され且つ該第３のセンサ素子の下に配置されており、また前記多数組のマトリクス・スイッチの内の第２のマトリクス・スイッチが、前記第３のセンサ素子に接続され、且つ前記第２組のセンサ素子の一員ではない第４のセンサ素子に接続されており、ここで、前記制御回路は、前記第３のセンサ素子が、前記第１のバス・ラインに接続される前記多数のマルチプレクサ・スイッチの内の第２のマルチプレクサ・スイッチを介して、また前記第１のバス・ラインを介して、また前記第２のアクセス・スイッチを介して、前記第１のシステム・チャンネルに接続されると共に、同時に前記第４のセンサ素子が前記第２のマトリクス・スイッチを介して前記第２のアクセス・スイッチに接続されるように、前記選択されたスイッチング構成に従って前記マルチプレクサ・スイッチ、前記アクセス・スイッチ及び前記マトリクス・スイッチを制御する、請求項１記載の装置。
【請求項４】
前記センサ素子の各々はそれぞれの多数の微小加工超音波トランスデューサ（ＭＵＴ）セルを有し、各ＭＵＴセルは頂部電極及び底部電極を含んでおり、この場合、任意の特定の部分素子を形成する一群のＭＵＴセルの頂部電極が一緒に接続されていて、互いからオン・オフ式に切断可能ではなく、また同じ一群のＭＵＴセルの底部電極が一緒に接続されていて、互いからオン・オフ式に切断可能ではない、請求項１記載の装置。
【請求項５】
前記装置は半導体基板を含み、前記アクセス・スイッチ及び前記マトリクス・スイッチが前記半導体基板内又は上に製造されており、また前記センサ素子が前記半導体基板内又は上に製造されている、請求項１記載の装置。
【請求項６】
前記装置は一緒に積層状に形成された第１及び第２の半導体基板を含み、前記アクセス・スイッチ及び前記マトリクス・スイッチが前記第１の半導体基板内又は上に製造されており、また前記センサ素子が前記第２の半導体基板内又は上に製造されている、請求項１記載の装置。
【請求項７】
前記制御回路は、送信時の開口が受信時の開口とは異なるように前記スイッチを制御する、請求項１記載の装置。
【請求項８】
前記制御回路は、オンに切り換えられた前記センサ素子が大体環状のリングを形成するように前記スイッチを制御する、請求項１記載の装置。
【請求項９】
前記第１組及び第２組の前記アクセス・スイッチは、所与の数のバス・ラインについて必要とされるアクセス・スイッチの数を減らすために食い違い配置にされている、請求項２記載の装置。
【請求項１０】
前記第１の列内の各センサ素子はそれに関連した唯一つのそれぞれのアクセス・スイッチを持ち、前記アクセス・スイッチの各々が、前記第１の列のセンサ素子に関連した一組のバス・ラインの内の唯一つのそれぞれのバス・ラインに接続されている、請求項２記載の装置。
【請求項１１】
アクセス・スイッチ対バス・ラインのマッピングにランダムな順序を使用して、パターンの繰返しに起因するアーティファクトを低減するようにした、請求項２記載の装置。
【請求項１２】
前記第１の列内の各センサ素子はそれに関連したそれぞれの一組のＮ個のアクセス・スイッチを持ち、前記一組のアクセス・スイッチが、前記第１の列のセンサ素子に関連した一組のバス・ラインの内のそれぞれのバス・ラインに接続されており、この場合、前記第１の列のセンサ素子に関連した前記一組のバス・ラインのバス・ライン数がＮよりも大きいか又はＮに等しい、請求項２記載の装置。
【請求項１３】
前記マルチプレクサ・スイッチは、各バス・ラインを各システム・チャンネルに選択的に接続できるようにする交点スイッチング・マトリクスを形成する、請求項１記載の装置。
【請求項１４】
前記マルチプレクサ・スイッチは粗い交点スイッチング・マトリクスを形成する、請求項１記載の装置。
【請求項１５】
前記制御回路は、マトリクス・スイッチ接続部の長い列の両端にそれぞれの異なるアクセス・スイッチが確実に接続されているように、前記アクセス及びマトリクス・スイッチを制御し、これらのアクセス・スイッチは、遅延を減らすために同じバス・ラインに接続される、請求項１記載の装置。
【請求項１６】
前記複数のバス・ラインは一組の水平なバス・ライン及び一組の垂直なバス・ラインを含んでいる、請求項１記載の装置。
【請求項１７】
前記制御回路が前記アクセス・スイッチを制御することにより、アクセス・スイッチが、選択されたセンサ素子によって形成されたリング（又は他の形状）の両方の縁から等距離に位置して、前記リング（又は他の形状）の内部の遅延を最小にするように選択される、請求項１記載の装置。
【請求項１８】
各素子内に１つのバス・ラインあたり２つ以上のアクセス・スイッチを使用することにより、歩留まりを改善するための冗長な接続部を設ける、請求項１記載の装置。
【請求項１９】
前記制御回路は、開口が受信中に複数の間隔で異なるように、前記スイッチを制御する、請求項１記載の装置。
【請求項２０】
前記制御回路は、複数のセンサ素子より成る１つのリング全体に対して単一のアクセス・スイッチが接続され、そして該リング内の各センサ素子がマトリクス・スイッチによって一緒に接続されるように、前記スイッチを制御する、請求項１記載の装置。
【請求項２１】
前記制御回路は、複数のセンサ素子より成る１つのリング全体に対して複数のアクセス・スイッチが接続され、そして前記リングのそれぞれの一部分を形成するためにアクセス・スイッチを持つ部分素子の間にマトリクス・スイッチが設けられるように、前記スイッチを制御する、請求項１記載の装置。
【請求項２２】
前記制御回路は、複数のセンサ素子より成る１つのリング全体に対して複数のアクセス・スイッチが接続され、そして前記アクセス・スイッチが、スイッチ相互の間の部分素子についての信号遅延を低減するために前記リングに沿って等距離の間隔をおいて分布するように、前記スイッチを制御する、請求項１記載の装置。
【請求項２３】
前記制御回路は、センサ素子の複数のリングが形成され、各リングは１つ以上のアクセス・スイッチを使用して単一のシステム・チャンネルに接続され、各アクセス・スイッチが１つのバス・ラインに接続され、該バス・ラインが１つのシステム・チャンネルに接続されるように、前記スイッチを制御する、請求項１記載の装置。
【請求項２４】
前記制御回路は、複数の冗長なマトリクス・スイッチ接続を用いて、単一のリングを形成することにより、直列抵抗を減少させて、遅延を小さくするように、前記スイッチを制御する、請求項１記載の装置。
【請求項２５】
前記制御回路は、選択されたマトリクス・スイッチが既知の不良の部分素子を迂回するために使用されるように、前記スイッチを制御する、請求項１記載の装置。
【請求項２６】
前記制御回路は、遅延を最小にするためにアクセス・スイッチの配置を選択しながら、オンに切り換えられたセンサ素子がリング以外のパターンを形成するように、前記スイッチを制御する、請求項１記載の装置。
【請求項２７】
前記制御回路は、平行移動における各々の新しい段階で最小遅延アルゴリズムを繰り返し使用することによって、移動するビームを生成するために、複数のセンサ素子より成る１つのリング・パターン全体を平行移動させることができるように、前記スイッチを制御する、請求項１記載の装置。
【請求項２８】
前記制御回路は、素子の形状を変えることによって部分素子１個よりも小さい増分で素子の中心を歩進させることができるように、前記スイッチを制御する、請求項１記載の装置。
【請求項２９】
前記制御回路は、整数の部分素子を歩進させるとき、バス・ラインを介してプログラムすることを必要とせずにスイッチ状態を部分素子から近隣へ直接に通すことができるように、前記スイッチを制御する、請求項１記載の装置。
【請求項３０】
前記装置は更に走査変換器を含み、前記制御回路は、分数の部分素子を歩進させるとき、部分素子から近隣への直接的な通信方式を使用して粗いビーム間隔で各異なる構成についてのビームを独立に歩進させることができ、またその結果の粗いビームの組を、完全な分解能が得られるように前記走査変換器によってインターリーブすることができるように、前記スイッチを制御する、請求項１記載の装置。
【請求項３１】
前記制御回路は、整数の部分素子を歩進させるとき、列バス・ラインとシステム・チャンネルとの間のマルチプレクサ・スイッチがそれらのチャンネルの回転によって変更されるように、前記スイッチを制御する、請求項１記載の装置。
【請求項３２】
前記装置は更にシステム・ビームフォーマを含んでおり、前記制御回路は、整数の部分素子を歩進させるとき、列バス・ラインとシステム・チャンネルとの間のマルチプレクサ・スイッチの状態よりもむしろ前記システム・ビームフォーマが前記歩進を考慮するために所与のチャンネルについての遅延を変更するように、前記スイッチを制御する、請求項１記載の装置。
【請求項３３】
多数のバス・ラインと、
各々が前記バス・ラインの１つに接続されている多数のアクセス・スイッチと、
各々が前記アクセス・スイッチのそれぞれの１つを介して前記バス・ラインの１つにオン・オフ式に接続可能である多数の部分素子であって、各部分素子がそれぞれの多数のＭＵＴセル及びそれぞれの複数のマトリクス・スイッチを有し、特定の部分素子内の各ＭＵＴセルが一緒に接続されていると共に、オン・オフ式に切断可能ではない、多数の部分素子と、を有し、
各部分素子がそれぞれのマトリクス・スイッチを介して各々の隣接の部分素子にオン・オフ式に接続可能であること、
を特徴とする超音波トランスデューサ・アレイ。
【請求項３４】
選択された部分素子は、前記選択された部分素子を近隣の部分素子に接続するマトリクス・スイッチを介して、且つ近隣の部分素子を選択されたバス・ラインに接続するアクセス・スイッチを介して、選択されたバス・ラインにオン・オフ式に接続することができる、請求項３３記載のアレイ。
【請求項３５】
更に、それぞれの素子を形成するように選択された部分素子を相互接続するためのプログラミング手段を含んでいる請求項３３記載のアレイ。
【請求項３６】
前記それぞれの素子は、電子的に形成された環状アレイの複数の同心の環帯を形成する、請求項３５記載のアレイ。
【請求項３７】
前記電子的に形成された環状アレイは、電子制御の下に、前記トランスデューサ・アレイ全体にわたって動かさられる、請求項３６記載のアレイ。
【請求項３８】
多数のセンサ素子と、
複数のバス・ラインと、
複数のシステム・チャンネルと、
第１の列内の第１組のセンサ素子を前記複数のバス・ラインの内の第１のバス・ラインに選択的に接続するための第１組のアクセス・スイッチであって、当該第１組のアクセス・スイッチの内の第１のアクセス・スイッチが、前記第１組のセンサ素子の一員である第１のセンサ素子に接続されている、第１組のアクセス・スイッチと、
多数組のマトリクス・スイッチであって、当該多数組のマトリクス・スイッチの各々が、前記多数のセンサ素子の内のそれぞれのセンサ素子をそれぞれの一組の隣接のセンサ素子に選択的に接続し、また当該多数組のマトリクス・スイッチの内の第１のマトリクス・スイッチが、前記第１のセンサ素子に接続され、且つ前記第１組のセンサ素子の一員ではない第２のセンサ素子に接続されている、多数組のマトリクス・スイッチと、
前記第１のセンサ素子が前記第１のアクセス・スイッチを介して前記第１のバス・ラインに接続され、同時に前記第２のセンサ素子が前記第１のマトリクス・スイッチを介して前記第１のアクセス・スイッチに接続されるように、選択されたスイッチング構成に従って前記アクセス・スイッチ及び前記マトリクス・スイッチを制御する制御回路と、
を有する装置。
【請求項３９】
前記センサ素子の各々はそれぞれの多数の微小加工超音波トランスデューサ（ＭＵＴ）セルを有し、各ＭＵＴセルは頂部電極及び底部電極を含んでおり、この場合、任意の特定の部分素子を形成する一群のＭＵＴセルの頂部電極が一緒に接続されていて、互いからオン・オフ式に切断可能ではなく、また同じ一群のＭＵＴセルの底部電極が一緒に接続されていて、互いからオン・オフ式に切断可能ではない、請求項３８記載の装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【公表番号】特表２００８−５１８５５３（Ｐ２００８−５１８５５３Ａ）
【公表日】平成２０年５月２９日（２００８．５．２９）
【国際特許分類】
【出願番号】特願２００７−５３８８９７（Ｐ２００７−５３８８９７）
【出願日】平成１７年８月２５日（２００５．８．２５）
【国際出願番号】ＰＣＴ／ＵＳ２００５／０３０２３６
【国際公開番号】ＷＯ２００７／００５０３６
【国際公開日】平成１９年１月１１日（２００７．１．１１）
【出願人】（３９００４１５４２）ゼネラル・エレクトリック・カンパニイ (6,332)
【氏名又は名称原語表記】ＧＥＮＥＲＡＬ ＥＬＥＣＴＲＩＣ ＣＯＭＰＡＮＹ
【Ｆターム（参考）】
【公表日】平成２０年５月２９日（２００８．５．２９）
【国際特許分類】
【出願日】平成１７年８月２５日（２００５．８．２５）
【国際出願番号】ＰＣＴ／ＵＳ２００５／０３０２３６
【国際公開番号】ＷＯ２００７／００５０３６
【国際公開日】平成１９年１月１１日（２００７．１．１１）
【出願人】（３９００４１５４２）ゼネラル・エレクトリック・カンパニイ (6,332)
【氏名又は名称原語表記】ＧＥＮＥＲＡＬ ＥＬＥＣＴＲＩＣ ＣＯＭＰＡＮＹ
【Ｆターム（参考）】
[ Back to top ]