センサ
【課題】全体のシステムを複雑にすることなく、微小信号がより高速に検出できるようにする。
【解決手段】第１細線チャネル１０１ａより構成される第１電界効果トランジスタ１０１と、第２細線チャネル１０２ａより構成される第２電界効果トランジスタ１０２と、第１細線チャネル１０１ａの一方に接続するとともに第２細線チャネル１０２ａに容量を介して接続する電荷蓄積部１０３と、第１細線チャネル１０１ａの他方に接続する電子溜め部１０４と、第１電界効果トランジスタ１０１のゲート電極および電子溜め部１０４に対する電荷注入制御電圧を制御して電子溜め部１０４から電荷蓄積部１０３への電荷の注入を制御する蓄積電荷制御部１０５と、第２電界効果トランジスタ１０２に流れる電流値の、蓄積電荷制御部１０５による制御の前後における変化を検出する電流検出部１０６とを備える。
【解決手段】第１細線チャネル１０１ａより構成される第１電界効果トランジスタ１０１と、第２細線チャネル１０２ａより構成される第２電界効果トランジスタ１０２と、第１細線チャネル１０１ａの一方に接続するとともに第２細線チャネル１０２ａに容量を介して接続する電荷蓄積部１０３と、第１細線チャネル１０１ａの他方に接続する電子溜め部１０４と、第１電界効果トランジスタ１０１のゲート電極および電子溜め部１０４に対する電荷注入制御電圧を制御して電子溜め部１０４から電荷蓄積部１０３への電荷の注入を制御する蓄積電荷制御部１０５と、第２電界効果トランジスタ１０２に流れる電流値の、蓄積電荷制御部１０５による制御の前後における変化を検出する電流検出部１０６とを備える。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、微小信号を高速に検出するセンサに関するものである。
【背景技術】
【０００２】
電気的なセンサでは、電圧、電流、電荷などの電気信号を増幅することで動作する素子が用いられている。代表的な素子としてトランジスタがあり、トランジスタに様々な現象や物質、他素子を組み合わせることで、光やガス、圧力など多くのものが検出できるため多くの場面で利用されている。
【０００３】
このようなセンサの重要な性能として、検出可能な信号検出分解能および最小信号値がある。分解能はノイズに埋もれないで検出できる信号の変化量である。また、最小信号値は、分解能の絶対値である。信号が小さくなるほどノイズの影響が大きくなるため、性能を上げる方法として一般的に検出値を平均化している。この平均化のための平均時間や数が多いほど性能を向上できるが、測定時間が長くなるという問題が発生する。近年のトランジスタの微細化技術や回路設計技術を利用することで分解能は単一電子レベルまで向上し検出可能最小信号値も改善されているが、上述しように、ノイズの影響により測定速度には限界があった。
【０００４】
この問題を解決する手段として、確率共鳴現象の利用がある。例えば、図６Ａに示すような矩形波信号を検出する場合を例にする。この信号よりも大きなノイズがある場合、通常、信号を検出することは困難である。しかし、閾値となる基準信号を導入し、矩形波信号とノイズをあわせた信号が閾値よりも大きなときに、出力信号を出す閾値回路を用意する。このとき、閾値とノイズの大きさを調整することにより、本来検出したい信号と同等の信号を出力することが可能となる現象が確率共鳴である。この現象により通常では検出できない小さな信号やノイズに埋もれた信号を検出することが可能となる。
【０００５】
閾値とノイズ、および入力と出力信号の相関値の関係を図６Ｂに示す。相関値は、いかに似ているかを示す値で大きいほど似ていることを示す値である。図６Ｂから分かるように、ノイズを最適化する必要があり、同様のことが閾値の設定にも言える。これを解決する方法として、図６Ｃに示すように、閾値回路を複数個並べ、各々の閾値回路に個別のノイズを印加し、全閾値回路の出力を合計するネットワーク・システムがある。この方法により、入力信号と出力信号の相関値を改善できるだけでなく、ノイズや閾値の調整が容易になる（図６Ｄ）。この効果は閾値回路が多いほど大きい（非特許文献１参照）
【０００６】
上述では、入力信号として矩形波を考えたが、任意の信号でも同様の現象を利用できる。また、出力信号として単一電子、ノイズとしてショットノイズを利用することでも、上述同様のことが実現できる（非特許文献２参照）。これらのような確率共鳴を利用することで、微小信号を検出できるだけでなく、ノイズに埋もれた信号を高速に検出できるようになる。
【先行技術文献】
【非特許文献】
【０００７】
【非特許文献１】J.J.Collins et al. , "Stochastic resonance without tuning", NATURE, vol.378, pp236-238, 1995.
【非特許文献２】K.Nishiguchi et al. , "Single-electron stochastic resonance using Si nano-wire transistors",22th International Microprocesses and Nanotechnology Conference, pp.470-471, 2009.
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、上述した技術では、確率共鳴現象を効果的に利用するために、複数の回路および出力信号を合計する回路が必要となり、全体のシステムが複雑となるという問題がある。また、検出する信号の周波数帯域をカバーするノイズを外部から印加する必要があるため、特に高周波帯域は技術的に困難な場合もある。このため、例えば、より高速な検出のために高周波帯域の信号を用いている場合、信号検出に確率共鳴現象が利用できなくなる。
【０００９】
本発明は、以上のような問題点を解消するためになされたものであり、全体のシステムを複雑にすることなく、微小信号がより高速に検出できるようにすることを目的とする。
【課題を解決するための手段】
【００１０】
本発明に係るセンサは、第１細線チャネルより構成される第１電界効果トランジスタと、第２細線チャネルより構成される第２電界効果トランジスタと、第１細線チャネルの一方に接続するとともに第２細線チャネルに容量を介して接続する電荷蓄積部と、第１細線チャネルの他方に接続する電子溜め部と、第１電界効果トランジスタのゲート電極および電子溜め部に対する電荷注入制御電圧を制御して電子溜め部から電荷蓄積部への電荷の注入を制御する蓄積電荷制御手段と、電荷蓄積部への電荷の注入による電界をゲート電圧として動作する第２電界効果トランジスタに流れる電流値の、蓄積電荷制御手段による制御の前後における変化を検出する電流検出手段と、蓄積電荷制御手段の制御により電荷蓄積部へ注入された電荷の数を、電流検出手段が検出した電流値の変化により算出する電荷数算出手段と、この電荷数算出手段が算出した電荷の数より電子溜め部および第１電界効果トランジスタのゲート電極のいずれかに入力された信号の変化を導出する信号検出手段とを備える。
【００１１】
上記センサにおいて、信号検出手段は、予め求めてある電子溜め部および第１電界効果トランジスタのゲート電極のいずれかに入力された信号の変化と蓄積電荷制御手段の制御により電荷蓄積部へ注入された電荷の数との関係を用い、信号の変化を導出するようにすればよい。
【００１２】
上記センサにおいて、電子溜め部，第１電界効果トランジスタ，電荷蓄積部，および第２電界効果トランジスタより構成された複数のユニットを備え、複数のユニットは、各々の第２電界効果トランジスタが直列に接続され、蓄積電荷制御手段は、複数の第１電界効果トランジスタのゲート電極および複数の電子溜め部に対する電荷注入制御電圧を共通に制御し、電流検出手段は、直列に接続された複数の第２電界効果トランジスタに流れる電流値の変化を検出し、電荷数算出手段は、電流検出手段が検出した電流値の変化により複数の電荷蓄積部へ注入された電荷の数の合計を算出し、信号検出手段は、電荷数算出手段が算出した合計の電荷の数より複数の電子溜め部および複数の第１電界効果トランジスタのゲート電極のいずれかに入力された信号の変化を導出するようにしてもよい。
【００１３】
上記センサにおいて、電流検出手段が電流値の変化を検出した後で、電荷蓄積部に注入された電荷を電子溜め部に放出させる放出制御電圧を電荷蓄積部に印加する放出制御電圧印加手段を備えるようにしてもよい。また、第２電界効果トランジスタのゲート電極に、電荷蓄積部への電荷の注入による電界印加とは異なるトランジスタ動作制御電圧を印加するトランジスタ動作制御電圧印加手段を備えるようにしてもよい。
【発明の効果】
【００１４】
以上説明したことにより、本発明によれば、全体のシステムを複雑にすることなく、微小信号がより高速に検出できるようになるという優れた効果が得られる。
【図面の簡単な説明】
【００１５】
【図１Ａ】図１Ａは、本発明の実施の形態１におけるセンサの構成を示す構成図である。
【図１Ｂ】図１Ｂは、本発明の実施の形態１におけるセンサの一部構成を示す構成図である。
【図１Ｃ】図１Ｃは、本発明の実施の形態１におけるセンサの構成を示す平面図である。
【図１Ｄ】図１Ｄは、本発明の実施の形態１におけるセンサの構成を示す断面である。
【図１Ｅ】図１Ｅは、本発明の実施の形態１におけるセンサの構成を示す断面である。
【図２】図２は、本発明の実施の形態１におけるセンサの動作を説明するための説明図である。
【図３Ａ】図３Ａは、本発明の実施の形態１におけるセンサの動作を説明するための説明図である。
【図３Ｂ】図３Ｂは、本発明の実施の形態１におけるセンサの動作を説明するための説明図である。
【図４Ａ】図４Ａは、本発明の実施の形態１におけるセンサの動作を説明するための説明図である。
【図４Ｂ】図４Ｂは、本発明の実施の形態１におけるセンサの動作を説明するための説明図である。
【図４Ｃ】図４Ｃは、本発明の実施の形態１におけるセンサの動作を説明するための説明図である。
【図４Ｄ】図４Ｄは、本発明の実施の形態１におけるセンサの動作を説明するための説明図である。
【図５Ａ】図５Ａは、本発明の実施の形態２におけるセンサの動作を説明するための説明図である。
【図５Ｂ】図５Ｂは、本発明の実施の形態２におけるセンサの動作を説明するための説明図である。
【図６Ａ】図６Ａは、矩形波信号を検出する構成を説明するための構成図である。
【図６Ｂ】図６Ｂは、矩形波信号の検出における、閾値とノイズ、および入力と出力信号の相関値の関係を示す説明図である。
【図６Ｃ】図６Ｃは、複数の閾値回路を並列に接続し、また、各閾値回路に個別のノイズを印加し、全ての閾値回路の出力の合計する構成としたセンサの構成を示す構成図である。
【図６Ｄ】図６Ｄは、閾値回路の数と信号−出力の相関値との関係を示す説明図である。
【発明を実施するための形態】
【００１６】
以下、本発明の実施の形態について図を参照して説明する。
【００１７】
［実施の形態１］
はじめに、本発明の実施の形態１について説明する。図１Ａは、本発明の実施の形態におけるセンサの構成を示す構成図である。このセンサは、まず、第１細線チャネル１０１ａより構成される第１電界効果トランジスタ１０１と、第２細線チャネル１０２ａより構成される第２電界効果トランジスタ１０２と、第１細線チャネル１０１ａの一方に接続するとともに第２細線チャネル１０２ａに容量を介して接続する電荷蓄積部１０３と、第１細線チャネル１０１ａの他方に接続する電子溜め部１０４とを備える。
【００１８】
また、このセンサは、第１電界効果トランジスタ１０１のゲート電極および電子溜め部１０４に対する電荷注入制御電圧（Ｖes，Ｖcg1）を制御して電子溜め部１０４から電荷蓄積部１０３への電荷の注入を制御する蓄積電荷制御部１０５と、電荷蓄積部１０３への電荷の注入による電界をゲート電圧として動作する第２電界効果トランジスタ１０２に流れる電流値の、蓄積電荷制御部１０５による制御の前後における変化を検出する電流検出部１０６と、蓄積電荷制御部１０５の制御で電荷蓄積部１０３へ注入された電荷の数を、電流検出部１０６が検出した電流値の変化により算出する電荷数算出部１０７と、電荷数算出部１０７が算出した電荷の数より電子溜め部１０４に入力された信号の変化を導出する信号検出部１０８とを備える。信号検出部１０８は、導出した信号の変化を出力信号として出力する。
【００１９】
本実施の形態におけるセンサによれば、電子溜め部１０４に信号が入力され、蓄積電荷制御部１０５の制御により、電子溜め部１０４から電荷蓄積部１０３へ電荷が注入される状態とすると、電荷蓄積部１０３には、入力された信号に対応する電荷（例えば電子）が注入されるようになる。このとき、蓄積電荷制御部１０５による制御で、電荷が注入される平均的な時間は正確に制御できる。これに対し、電荷の注入自体はポアソン過程に従うので、注入されている個々の電荷の注入（移動）の間隔は、ランダムとなる。言い換えると、この電荷の伝導（注入）は、ショットノイズに相当する。従って、電荷蓄積部１０３への電荷の注入は、確率共鳴を利用したものとなる。
【００２０】
以上のようにして電荷蓄積部１０３に電荷が注入されると、第２電界効果トランジスタ１０２のソース・ドレイン間に流れる電流Ｉdが変化する。この電流変化を電流検出部１０６で検出し、検出した電流変化により電荷数算出部１０７が、電荷蓄積部１０３に蓄積された電荷の数を算出する。電荷蓄積部１０３に注入される電荷の数と第２電界効果トランジスタ１０２に流れる電流の関係とを予め把握しておけば、上述した電流変化により電荷の数が算出できる。なお、第２電界効果トランジスタ１０２のゲート電極に、バイアスとして印加するゲート電圧により、電荷蓄積部１０３に注入される電荷の数と第２電界効果トランジスタ１０２に流れる電流の関係とを調整することができる。
【００２１】
ここで、上述したように電荷蓄積部１０３に蓄積される電荷の数は、電子溜め部１０４に入力された信号に対応して変化する。この対応関係（相関）を予め把握し、信号検出部１０８に記憶させておけば、信号検出部１０８では、記憶されている対応関係を用い、電荷数算出部１０７が算出した電荷の数より入力された信号の変化が導出できる。
【００２２】
ところで、図１Ｂに示すように、放出制御電圧Ｖcg2を電荷蓄積部１０３に印加する制御電極（放出制御電圧印加手段）１１１を備えるようにしてもよい。放出制御電圧Ｖcg2は、電流検出部１０６が電流値の変化を検出した後で、電荷蓄積部１０３に注入された電荷を電子溜め部１０４の側に放出させるための制御電圧である。また、第２電界効果トランジスタ１０２のゲート電極に、電荷蓄積部１０３への電荷の注入による電界印加とは異なるトランジスタ動作制御電圧Ｖcg3を印加する制御電極（トランジスタ動作制御電圧印加手段）１１２を備えるようにしてもよい。
【００２３】
図１Ｂを用いて説明した回路構成は、例えば、図１Ｃ，図１Ｄ，および図１Ｅに示すように形成すればよい。図１Ｃは平面図、図１Ｄ，図１Ｅは断面図である。
【００２４】
上記回路構成は、例えば、よく知られたＳＯＩ(Silicon on insulator)基板を利用して形成可能である。ＳＯＩ基板は、基部１２１と、基部１２１の上に配置する埋め込み絶縁層１２２と、埋め込み絶縁層１２２の上に配置されるＳＯＩ層１２３とを備える。まず、ＳＯＩ層１２３をパターニングすることで、第１細線チャネル１０１ａ，第２細線チャネル１０２ａ，ソース部１０２ｂ，ドレイン部１０２ｃ，および電子溜め部１０４などを形成すればよい。第１細線チャネル１０１ａは、一端に電子溜め部１０４が接続した状態に一体に形成すればよい。また、第１細線チャネル１０１ａの他端の側に、所定の距離離間して第２細線チャネル１０２ａが配置されるようにすればよい。
【００２５】
また、ＳＯＩ層１２３に形成した上記各部分の上に、層間絶縁層１２４を形成し、層間絶縁層１２４の上に、制御電極１１１および制御電極１１３を形成すればよい。制御電極１１３は、第１細線チャネル１０１のゲート電極となる。制御電極１１１および制御電極１１３は、例えば、第１細線チャネル１０１ａの延在方向とは垂直な方向に延在する形状とすればよい。例えば、層間絶縁層１２４の上に形成した電極材料膜を、公知のリソグラフィー技術およびエッチング技術により加工することで、制御電極１１１および制御電極１１３が形成できる。
【００２６】
また、制御電極１１１および制御電極１１３の上に層間絶縁層１２５を形成し、この上に、制御電極１１２を形成すればよい。なお、制御電極１１２は、層間絶縁層１２５の上に形成する必要はない。例えば、層間絶縁層１２４の上で、第２細線チャネル１０２ａに容量接続するように制御電極１１２を配置してもよい。
【００２７】
上述したように形成した制御電極１１３と第１細線チャネル１０１ａとの交差する箇所から電子溜め部１０４との接続部分までの領域で、第１電界効果トランジスタ１０１が構成される。また、第１細線チャネル１０１ａの他端の部分をゲート電極とし第２細線チャネル１０２ａをチャネルとして第２電界効果トランジスタ１０２が構成される。
【００２８】
第１細線チャネル１０１ａおよび第２細線チャネル１０２ａの設計寸法は、断面形状が縦横１０ｎｍ程度となっていればよい。また、制御電極１１３より第２電界効果トランジスタ１０２の側に延在している第１細線チャネル１０１ａの長さは、数１０ｎｍ〜数１００ｎｍ程度とすればよい。また、制御電極１１１および制御電極１１３の断面形状は、縦横１０ｎｍ程度とすればよい。
【００２９】
また、例えば、図１Ｅの断面図に示すように、第１細線チャネル１０１ａを跨ぐように制御電極１１１を形成してもよい。このようにすることで、第１電界効果トランジスタ１０１による電子溜め部１０４と電荷蓄積部１０３との間の素電荷の動きの制御を効果的に行うことが可能となる。
【００３０】
また、第２細線チャネル１０２ａは、断面の縦横が数１０ｎｍであればよい。また、ソース部１０２ｂおよびドレイン部１０２ｃの間の第２細線チャネル１０２ａの長さは、数１０ｎｍ〜数１００ｎｍであればよい。また、第１細線チャネル１０１ａの他端（電荷蓄積部１０３）と、第２細線チャネル１０２ａとの間隔は、数ｎｍ〜数１０ｎｍが望ましい。
【００３１】
次に、第２電界効果トランジスタ１０２を利用した電荷蓄積部１０３に蓄積される電荷の検出方法を説明する。以下では、電子の検出を例に説明する。電子は後述の方法で電子溜めとなる電子溜め部１０４から電荷蓄積部１０３に、第１電界効果トランジスタ１０１を通って蓄積される。これに伴い、第２電界効果トランジスタ１０２のソース・ドレイン間の電流Ｉdの特性は、図２に示すように、制御電極１１２による制御電圧Ｖcg3に対し、正の方向に電荷量に応じてシフトする。
【００３２】
このとき、Ｖcg3を固定して電流Ｉdをモニタすると、電子数に応じて電流が変わるので、電荷蓄積部１０３内の電子数を検出することができる。また、図２から明らかなように、制御電極１１２に印加する電圧Ｖcg3で、注入された電子数と第２電界効果トランジスタ１０２を流れる検出電流Ｉdの関係を調整することができる。正確に電子数を検出するには、第２電界効果トランジスタ１０２のトランスコンダクタンス（Ｉd／Ｖcg3の微分値）が大きくなるＶcg3に設定すればよい。制御電極１１２を用いずに、第２細線チャネル１０２ａの形状やドープする不純物の濃度によって、第２電界効果トランジスタ１０２のトランスコンダクタンス調整することもできる。
【００３３】
次に、本発明の中核である単一電子を電荷蓄積部１０３に注入する原理を説明する。前述したように、電荷蓄積部１０３は、第１電界効果トランジスタ１０１に接続された構造となる。第１電界効果トランジスタ１０１のゲート電極となる制御電極１１３を用いて第１電界効果トランジスタ１０１をオフの状態にすると、制御電極１１３下部の第１細線チャネル０１ａには図３Ａの各図に示すようにエネルギーバリアが形成される。これにより、電荷蓄積部１０３と電子溜め部１０４とが電気的に切断された状態となる。
【００３４】
電荷蓄積部１０３のエネルギーは、容量的に接続された制御電極１１１に印加する電圧で制御することができる。例えば、制御電極１１１に所定の電圧を印加して電荷蓄積部１０３のエネルギーを電子溜め部１０４のエネルギーより下げることで、図３Ａの（ｂ）に示すように、電子が電子溜め部１０４から電荷蓄積部１０３に注入される。このとき、電子溜め部１０４と制御電極１１３で形成したエネルギーバリアのエネルギー差つまりＶes−Ｖcg1により電子が注入される平均的な時間間隔は正確に制御できる。一方、電子注入自体はポアソン過程に従うので、個々の電子注入時間間隔は常にランダムとなる。換言すると、この電子伝導はショットノイズに相当する。
【００３５】
これらを示す結果の一例を図３Ｂに示す。なお、図３Ｂにおいて、実線は、例えば、上述したエネルギーバリアを低くして電子が注入され易い状態とした場合の電流変化を示し、点線は、エネルギーバリアを高くして電子が注入され難い状態とした場合の電流変化を示している。図３Ｂに示すように、いずれの状態においても、電流Ｉdが、１つの電子（１ｅ）の段差で、δｔの間隔で階段状に変化している。δｔが、１つの電子が電荷蓄積部１０３に移動するタイミングを示している。なお、電荷蓄積部１０３に蓄積された電子は、制御電極１１１で電荷蓄積部１０３のエネルギーを上昇させることで電子溜め部１０４の側に放出できる。
【００３６】
次に、信号を検出する方法をより詳細に説明する。図４Ａおよび図４Ｂに示すように、ステップ（ｉ）の電荷蓄積部１０３に電子がない状態から、蓄積電荷制御部１０５の制御により、ステップ（ｉｉ）でＶesにより電子溜め部１０４のエネルギーを高くし、ステップ（ｉｉｉ）でＶcg1の印加により電子溜め部１０４と電荷蓄積部１０３の間のエネルギーバリアを下げ、電子溜め部１０４より電荷蓄積部１０３に電子が注入される状態とする。「エネルギーバリアを下げる」とは、第１電界効果トランジスタ１０１をオン状態にすることである。このとき、注入される電子数の平均値は、図４Ｃに示すように、Ｖes-L−Ｖcg1-Hにより制御できる。なお、Ｖes-Lは、電子溜め部１０４のエネルギーを低い状態とする電圧であり、Ｖcg1-Hは、第１電界効果トランジスタ１０１をオン状態とする電圧である。
【００３７】
次に、再度、第１電界効果トランジスタ１０１をオフ状態とするＶcg1の印加によりエネルギーバリアを上昇させると電子注入が止まる[ステップ（ｉｖ）]。図４Ｂの中の拡大図に示すように、ステップ（ｉｉ）における電流Ｉdとステップ（ｉｖ）における電流Ｉdとの差から、電荷蓄積部１０３内の電子数を導出する。続いて、ステップ（ｖ）で、制御電極１１１に対するＶcg2の印加により電荷蓄積部１０３の電子を放出し、初期状態のステップ（ｉ）に戻す。
【００３８】
ステップ（ｉｉ）における電流Ｉdとステップ（ｉｖ）における電流Ｉdとの差から電荷蓄積部１０３の電子数を導出することにより、次に示す２つの利点が得られる。第１の利点は、個々の電子注入速度が非常に速くＩdの測定速度が追いつかない場合でも、最終的に電荷蓄積部１０３に注入された電子数を導出できる点である。また、第２の利点は、ステップ（ｖ）で電荷蓄積部１０３に存在する電子を全て放出できない場合でも、ステップ（ｉｉｉ）で注入された電子数を導出できる点である。
【００３９】
図４Ｂに示す各電圧波形は、次のように決定することができる。まず、Ｖes-H＞Ｖes-Lとすることが望ましいがＶes-H＝Ｖes-Lとしても良い。Ｖcg2-H＞Ｖcg2-L、およびＶcg1-H＞Ｖcg1-Lが必須である。Ｖcg2-HおよびＶes-Lは、ステップ（ｉｉｉ）において、電荷蓄積部１０３のエネルギーが電子溜め部１０４のエネルギーより低くなる条件ではなくてはならない。Ｖcg2-LおよびＶcg1-Lは、ステップ（ｖ）において電荷蓄積部１０３のエネルギーがエネルギーバリアより高くなる条件とすることが望ましい。Ｖes-LおよびＶcg1-Lは、ステップ（ｉｉ）およびステップ（ｉｖ）において、電子が電荷蓄積部１０３に注入されない条件としなければならない。ｔ2とｔ4はＩdが測定できる時間間隔であれば良い。ｔ5は電荷蓄積部１０３から電子を放出することが出来る時間間隔であれば良く、Ｖcg1-H−Ｖcg1-Lを大きくすることにより短くすることが可能である。ｔ1は、制限するパラメータはなくゼロとしても良い。
【００４０】
検出したい入力信号はＶes-Lとして電子溜め部１０４に印加する。例えば、電子溜め部１０４にフォトダイオードを接続することで、所謂ＭＯＳ型のイメージセンサとして利用できる。また、前述のようにＶes-H＝Ｖes-Lとすると回路は簡素化できる。これにより、ショットノイズを利用した確率共鳴現象により微小な入力信号を検出できるようになる。また、Ｖcg1-Hを制御することによって、図４Ｄに示すように入力信号と出力信号の相関値を上げることが可能となる。図４Ｄに示すように、Ｖcg1-Hを−１．６５Ｖ程度とすることで、いずれのｔ3においても、より高い相関値が得られるようになる。なお、図４Ｄに示すように、Ｖcg1-Hを高くする過程で、相関値が極大値を示す状態となっており、この結果より、電荷蓄積部１０３への電荷（電子）の注入において、確率共鳴現象が得られていることがわかる。
【００４１】
また、電荷蓄積部１０３への電子注入頻度が変わらないほどｔ３が小さい場合、ステップ（ｉｉｉ）の入力信号の変化量は、電荷蓄積部１０３に注入される電子数の合計を出力として考えることができる。このように、本実施の形態によれば、図６Ｃを用いて説明した構成のように、複数の素子（閾値回路）を接続して出力を合計したことと同様の効果が得られる。これは、複数の素子で行っていた並列処理を、１つの素子に時分割で信号を入力することに相当する。また、ショットノイズを利用して確率共鳴現象を実現しているため高速動作が可能となる。これは、ショットノイズが広い周波数帯域に渡るフラットなノイズスペクトラムを保証するためである。
【００４２】
［実施の形態２］
次に、本発明の実施の形態２について説明する。この実施の形態２では、次に示すように、信号の検出を行う。なお、センサの構成は、前述した実施の形態１と同様である。
【００４３】
図５Ａおよび図５Ｂに示すように、ステップ（ｉ）の電荷蓄積部１０３に電子がない状態から、蓄積電荷制御部１０５の制御により、ステップ（ｉｉ）でＶcg1により電子溜め部１０４と電荷蓄積部１０３の間のエネルギーバリアを下げ 、ステップ（ｉｉｉ）で電子溜め部１０４のエネルギーをＶesで上げ、電子溜め部１０４より電荷蓄積部１０３に電子が注入される状態とする。このとき、注入される電子数の平均値は図４Ｃに示したように、Ｖes-L−Ｖcg1-Hにより制御できる。次に、ステップ（ｉｖ）で、電子溜め部１０４のエネルギーをＶesで下げると、電荷蓄積部１０３への電子注入が止まる。
【００４４】
以上のように操作するなかで、ステップ（ｉｉ）での電流Ｉdとステップ（ｉｖ）での電流Ｉdとの差から、電荷蓄積部１０３内の電子数を導出する。続いて、ステップ（ｖ）で、電荷蓄積部１０３の電子を放出して初期状態のステップ（ｉ）に戻す。ステップ（ｉｉ）での電流Ｉdとステップ（ｉｖ）での電流Ｉdとの差から電荷蓄積部１０３の電子数を導出することにより、前述した実施の形態と同様の利点が得られる。
【００４５】
第１の利点は、個々の電子注入速度が非常に速くＩdの測定速度が追いつかない場合でも、最終的に電荷蓄積部１０３に注入された電子数を導出できる点である。また、第２の利点は、ステップ（ｖ）で電荷蓄積部１０３に存在する電子を全て放出できない場合でも、ステップ（ｉｉｉ）で注入された電子数を導出できる点である。
【００４６】
本実施の形態において、図５Ｂに示す各電圧は次のように決定すればよい。Ｖes-H＞Ｖes-LかつＶcg2-H＞Ｖcg2-Lが、重要となる。Ｖcg1-H＞Ｖcg1-Lであることが望ましいが、Ｖcg1-H＝Ｖcg1-Lでも良い。Ｖcg2-HおよびＶes-Lはステップ（ｉｉｉ）において、電荷蓄積部１０３のエネルギーが電子溜め部１０４のエネルギーより低いことが重要である。Ｖcg2-LおよびＶcg1-Lは、ステップ（ｖ）において電荷蓄積部１０３のエネルギーが、エネルギーバリア（第１電界効果トランジスタ１０１）より高くなる条件とすることが望ましい。Ｖes-HおよびＶcg1-Hは、ステップ（ｉｉ）およびステップ（ｉｖ）において、電子が電荷蓄積部１０３に注入されない条件とすることが重要となる。
【００４７】
ｔ2およびｔ4は、Ｉdが測定できる時間間隔であれば良い。ｔ5は、電荷蓄積部１０３から電子を放出することができる時間間隔であれば良く、Ｖcg1-H−Ｖcg1-Lを大きくすることにより短くすることが可能である。ｔ1は、制限するパラメータはなくゼロとしても良い。
【００４８】
検出したい入力信号は、Ｖcg1-Hとして第１電界効果トランジスタ１０１のゲート電極に印加する。これにより入力インピーダンスを無限大とすることができ、ショットノイズを利用した確率共鳴現象により、微小な入力信号を検出できるようになる。なお、上述したように電荷蓄積部１０３に蓄積される電荷の数は、第１電界効果トランジスタ１０１のゲート電極に入力された信号に対応して変化する。この対応関係（相関）を予め把握し、信号検出部１０８に記憶させておけば、信号検出部１０８では、記憶されている対応関係を用い、電荷数算出部１０７が算出した電荷の数より入力された信号の変化が導出できる。また、Ｖes-Lを制御することによって、図４Ｄを用いた説明と同様に、入力信号と出力信号の相関値を上げることができる。
【００４９】
また、電荷蓄積部１０３への電子注入頻度が変わらないほどｔ３が小さい場合、ステップ（ｉｉｉ）の入力信号の変化量は、電荷蓄積部１０３に注入される電子数の合計を出力として考えることができる。このように、本実施の形態においても、図６Ｃを用いて説明した構成のように、複数の素子（閾値回路）を接続して出力を合計したことと同様の効果が得られる。これは、複数の素子で行っていた並列処理を、１つの素子に時分割で信号を入力することに相当する。また、ショットノイズを利用して確率共鳴現象を実現しているため高速動作が可能となる。これは、ショットノイズが広い周波数帯域に渡るフラットなノイズスペクトラムを保証するためである。
【００５０】
なお、本発明は以上に説明した実施の形態に限定されるものではなく、本発明の技術的思想内で、当分野において通常の知識を有する者により、種々の組み合わせおよび多くの変形が実施可能であることは明白である。例えば、上述した各実施の形態において、ステップ（ｉｉｉ）の時間ｔ3を長くすることで、図４Ｄに示すように、入力信号と出力信号との相関値をより高くすることができる。これは、図６Ｃを用いた説明における閾値回路の数を増加することに相当するためである。
【００５１】
また、電子溜め部１０４，第１電界効果トランジスタ１０１，電荷蓄積部１０３，および第２電界効果トランジスタ１０２より構成された複数のユニットを備え、複数のユニットは、各々の第２電界効果トランジスタ１０２を直列に接続し、蓄積電荷制御部１０５は、複数の第１電界効果トランジスタ１０１のゲート電極および複数の電子溜め部１０４に対する電荷注入制御電圧を共通に制御し、電流検出部１０６は、直列に接続された複数の第２電界効果トランジスタ１０２に流れる電流値の変化を検出し、電荷数算出部１０７は、電流検出部１０６が検出した電流値の変化により複数の電荷蓄積部１０３へ注入された電荷の数の合計を算出し、信号検出部１０８は、電荷数算出部１０７が算出した合計の電荷の数より、複数の電子溜め部１０４および複数の第１電界効果トランジスタ１０１のゲート電極に入力された信号の変化を導出するようにしてもよい。入力信号は、複数の電子溜め部１０４もしくは複数の第１電界効果トランジスタ１０１のゲート電極に、共通に入力される。
【００５２】
このようにすることで、より高速に微小な入力信号を検出することができるようになる。なお、この構成の場合、素子の数は増加するが、図６Ｃを用いて説明したシステムに比較し、外部より個々のユニットに独立したノイズを印加する必要が無く、全体として簡略化が可能となる。
【００５３】
また、上述では、主に、電荷として電子の場合について説明したが、これに限るものではなく、電荷として正孔を用いるようにしてもよい。正孔を用いる場合、各々の制御電圧として印加する電圧の正負を反転させればよい。
【００５４】
以上に説明したように、本発明のセンサによれば、電界効果トランジスタが有するショットノイズを用いた確率共鳴現象により、シンプルな素子構造で、高速に微小な信号を検出することが可能となる。
【符号の説明】
【００５５】
１０１…第１電界効果トランジスタ、１０１ａ…第１細線チャネル、１０２…第２電界効果トランジスタ、１０２ａ…第２細線チャネル、１０３…電荷蓄積部、１０４…電子溜め部、１０５…蓄積電荷制御部、１０６…電流検出部、１０７…電荷数算出部、１０８…信号検出部。
【技術分野】
【０００１】
本発明は、微小信号を高速に検出するセンサに関するものである。
【背景技術】
【０００２】
電気的なセンサでは、電圧、電流、電荷などの電気信号を増幅することで動作する素子が用いられている。代表的な素子としてトランジスタがあり、トランジスタに様々な現象や物質、他素子を組み合わせることで、光やガス、圧力など多くのものが検出できるため多くの場面で利用されている。
【０００３】
このようなセンサの重要な性能として、検出可能な信号検出分解能および最小信号値がある。分解能はノイズに埋もれないで検出できる信号の変化量である。また、最小信号値は、分解能の絶対値である。信号が小さくなるほどノイズの影響が大きくなるため、性能を上げる方法として一般的に検出値を平均化している。この平均化のための平均時間や数が多いほど性能を向上できるが、測定時間が長くなるという問題が発生する。近年のトランジスタの微細化技術や回路設計技術を利用することで分解能は単一電子レベルまで向上し検出可能最小信号値も改善されているが、上述しように、ノイズの影響により測定速度には限界があった。
【０００４】
この問題を解決する手段として、確率共鳴現象の利用がある。例えば、図６Ａに示すような矩形波信号を検出する場合を例にする。この信号よりも大きなノイズがある場合、通常、信号を検出することは困難である。しかし、閾値となる基準信号を導入し、矩形波信号とノイズをあわせた信号が閾値よりも大きなときに、出力信号を出す閾値回路を用意する。このとき、閾値とノイズの大きさを調整することにより、本来検出したい信号と同等の信号を出力することが可能となる現象が確率共鳴である。この現象により通常では検出できない小さな信号やノイズに埋もれた信号を検出することが可能となる。
【０００５】
閾値とノイズ、および入力と出力信号の相関値の関係を図６Ｂに示す。相関値は、いかに似ているかを示す値で大きいほど似ていることを示す値である。図６Ｂから分かるように、ノイズを最適化する必要があり、同様のことが閾値の設定にも言える。これを解決する方法として、図６Ｃに示すように、閾値回路を複数個並べ、各々の閾値回路に個別のノイズを印加し、全閾値回路の出力を合計するネットワーク・システムがある。この方法により、入力信号と出力信号の相関値を改善できるだけでなく、ノイズや閾値の調整が容易になる（図６Ｄ）。この効果は閾値回路が多いほど大きい（非特許文献１参照）
【０００６】
上述では、入力信号として矩形波を考えたが、任意の信号でも同様の現象を利用できる。また、出力信号として単一電子、ノイズとしてショットノイズを利用することでも、上述同様のことが実現できる（非特許文献２参照）。これらのような確率共鳴を利用することで、微小信号を検出できるだけでなく、ノイズに埋もれた信号を高速に検出できるようになる。
【先行技術文献】
【非特許文献】
【０００７】
【非特許文献１】J.J.Collins et al. , "Stochastic resonance without tuning", NATURE, vol.378, pp236-238, 1995.
【非特許文献２】K.Nishiguchi et al. , "Single-electron stochastic resonance using Si nano-wire transistors",22th International Microprocesses and Nanotechnology Conference, pp.470-471, 2009.
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、上述した技術では、確率共鳴現象を効果的に利用するために、複数の回路および出力信号を合計する回路が必要となり、全体のシステムが複雑となるという問題がある。また、検出する信号の周波数帯域をカバーするノイズを外部から印加する必要があるため、特に高周波帯域は技術的に困難な場合もある。このため、例えば、より高速な検出のために高周波帯域の信号を用いている場合、信号検出に確率共鳴現象が利用できなくなる。
【０００９】
本発明は、以上のような問題点を解消するためになされたものであり、全体のシステムを複雑にすることなく、微小信号がより高速に検出できるようにすることを目的とする。
【課題を解決するための手段】
【００１０】
本発明に係るセンサは、第１細線チャネルより構成される第１電界効果トランジスタと、第２細線チャネルより構成される第２電界効果トランジスタと、第１細線チャネルの一方に接続するとともに第２細線チャネルに容量を介して接続する電荷蓄積部と、第１細線チャネルの他方に接続する電子溜め部と、第１電界効果トランジスタのゲート電極および電子溜め部に対する電荷注入制御電圧を制御して電子溜め部から電荷蓄積部への電荷の注入を制御する蓄積電荷制御手段と、電荷蓄積部への電荷の注入による電界をゲート電圧として動作する第２電界効果トランジスタに流れる電流値の、蓄積電荷制御手段による制御の前後における変化を検出する電流検出手段と、蓄積電荷制御手段の制御により電荷蓄積部へ注入された電荷の数を、電流検出手段が検出した電流値の変化により算出する電荷数算出手段と、この電荷数算出手段が算出した電荷の数より電子溜め部および第１電界効果トランジスタのゲート電極のいずれかに入力された信号の変化を導出する信号検出手段とを備える。
【００１１】
上記センサにおいて、信号検出手段は、予め求めてある電子溜め部および第１電界効果トランジスタのゲート電極のいずれかに入力された信号の変化と蓄積電荷制御手段の制御により電荷蓄積部へ注入された電荷の数との関係を用い、信号の変化を導出するようにすればよい。
【００１２】
上記センサにおいて、電子溜め部，第１電界効果トランジスタ，電荷蓄積部，および第２電界効果トランジスタより構成された複数のユニットを備え、複数のユニットは、各々の第２電界効果トランジスタが直列に接続され、蓄積電荷制御手段は、複数の第１電界効果トランジスタのゲート電極および複数の電子溜め部に対する電荷注入制御電圧を共通に制御し、電流検出手段は、直列に接続された複数の第２電界効果トランジスタに流れる電流値の変化を検出し、電荷数算出手段は、電流検出手段が検出した電流値の変化により複数の電荷蓄積部へ注入された電荷の数の合計を算出し、信号検出手段は、電荷数算出手段が算出した合計の電荷の数より複数の電子溜め部および複数の第１電界効果トランジスタのゲート電極のいずれかに入力された信号の変化を導出するようにしてもよい。
【００１３】
上記センサにおいて、電流検出手段が電流値の変化を検出した後で、電荷蓄積部に注入された電荷を電子溜め部に放出させる放出制御電圧を電荷蓄積部に印加する放出制御電圧印加手段を備えるようにしてもよい。また、第２電界効果トランジスタのゲート電極に、電荷蓄積部への電荷の注入による電界印加とは異なるトランジスタ動作制御電圧を印加するトランジスタ動作制御電圧印加手段を備えるようにしてもよい。
【発明の効果】
【００１４】
以上説明したことにより、本発明によれば、全体のシステムを複雑にすることなく、微小信号がより高速に検出できるようになるという優れた効果が得られる。
【図面の簡単な説明】
【００１５】
【図１Ａ】図１Ａは、本発明の実施の形態１におけるセンサの構成を示す構成図である。
【図１Ｂ】図１Ｂは、本発明の実施の形態１におけるセンサの一部構成を示す構成図である。
【図１Ｃ】図１Ｃは、本発明の実施の形態１におけるセンサの構成を示す平面図である。
【図１Ｄ】図１Ｄは、本発明の実施の形態１におけるセンサの構成を示す断面である。
【図１Ｅ】図１Ｅは、本発明の実施の形態１におけるセンサの構成を示す断面である。
【図２】図２は、本発明の実施の形態１におけるセンサの動作を説明するための説明図である。
【図３Ａ】図３Ａは、本発明の実施の形態１におけるセンサの動作を説明するための説明図である。
【図３Ｂ】図３Ｂは、本発明の実施の形態１におけるセンサの動作を説明するための説明図である。
【図４Ａ】図４Ａは、本発明の実施の形態１におけるセンサの動作を説明するための説明図である。
【図４Ｂ】図４Ｂは、本発明の実施の形態１におけるセンサの動作を説明するための説明図である。
【図４Ｃ】図４Ｃは、本発明の実施の形態１におけるセンサの動作を説明するための説明図である。
【図４Ｄ】図４Ｄは、本発明の実施の形態１におけるセンサの動作を説明するための説明図である。
【図５Ａ】図５Ａは、本発明の実施の形態２におけるセンサの動作を説明するための説明図である。
【図５Ｂ】図５Ｂは、本発明の実施の形態２におけるセンサの動作を説明するための説明図である。
【図６Ａ】図６Ａは、矩形波信号を検出する構成を説明するための構成図である。
【図６Ｂ】図６Ｂは、矩形波信号の検出における、閾値とノイズ、および入力と出力信号の相関値の関係を示す説明図である。
【図６Ｃ】図６Ｃは、複数の閾値回路を並列に接続し、また、各閾値回路に個別のノイズを印加し、全ての閾値回路の出力の合計する構成としたセンサの構成を示す構成図である。
【図６Ｄ】図６Ｄは、閾値回路の数と信号−出力の相関値との関係を示す説明図である。
【発明を実施するための形態】
【００１６】
以下、本発明の実施の形態について図を参照して説明する。
【００１７】
［実施の形態１］
はじめに、本発明の実施の形態１について説明する。図１Ａは、本発明の実施の形態におけるセンサの構成を示す構成図である。このセンサは、まず、第１細線チャネル１０１ａより構成される第１電界効果トランジスタ１０１と、第２細線チャネル１０２ａより構成される第２電界効果トランジスタ１０２と、第１細線チャネル１０１ａの一方に接続するとともに第２細線チャネル１０２ａに容量を介して接続する電荷蓄積部１０３と、第１細線チャネル１０１ａの他方に接続する電子溜め部１０４とを備える。
【００１８】
また、このセンサは、第１電界効果トランジスタ１０１のゲート電極および電子溜め部１０４に対する電荷注入制御電圧（Ｖes，Ｖcg1）を制御して電子溜め部１０４から電荷蓄積部１０３への電荷の注入を制御する蓄積電荷制御部１０５と、電荷蓄積部１０３への電荷の注入による電界をゲート電圧として動作する第２電界効果トランジスタ１０２に流れる電流値の、蓄積電荷制御部１０５による制御の前後における変化を検出する電流検出部１０６と、蓄積電荷制御部１０５の制御で電荷蓄積部１０３へ注入された電荷の数を、電流検出部１０６が検出した電流値の変化により算出する電荷数算出部１０７と、電荷数算出部１０７が算出した電荷の数より電子溜め部１０４に入力された信号の変化を導出する信号検出部１０８とを備える。信号検出部１０８は、導出した信号の変化を出力信号として出力する。
【００１９】
本実施の形態におけるセンサによれば、電子溜め部１０４に信号が入力され、蓄積電荷制御部１０５の制御により、電子溜め部１０４から電荷蓄積部１０３へ電荷が注入される状態とすると、電荷蓄積部１０３には、入力された信号に対応する電荷（例えば電子）が注入されるようになる。このとき、蓄積電荷制御部１０５による制御で、電荷が注入される平均的な時間は正確に制御できる。これに対し、電荷の注入自体はポアソン過程に従うので、注入されている個々の電荷の注入（移動）の間隔は、ランダムとなる。言い換えると、この電荷の伝導（注入）は、ショットノイズに相当する。従って、電荷蓄積部１０３への電荷の注入は、確率共鳴を利用したものとなる。
【００２０】
以上のようにして電荷蓄積部１０３に電荷が注入されると、第２電界効果トランジスタ１０２のソース・ドレイン間に流れる電流Ｉdが変化する。この電流変化を電流検出部１０６で検出し、検出した電流変化により電荷数算出部１０７が、電荷蓄積部１０３に蓄積された電荷の数を算出する。電荷蓄積部１０３に注入される電荷の数と第２電界効果トランジスタ１０２に流れる電流の関係とを予め把握しておけば、上述した電流変化により電荷の数が算出できる。なお、第２電界効果トランジスタ１０２のゲート電極に、バイアスとして印加するゲート電圧により、電荷蓄積部１０３に注入される電荷の数と第２電界効果トランジスタ１０２に流れる電流の関係とを調整することができる。
【００２１】
ここで、上述したように電荷蓄積部１０３に蓄積される電荷の数は、電子溜め部１０４に入力された信号に対応して変化する。この対応関係（相関）を予め把握し、信号検出部１０８に記憶させておけば、信号検出部１０８では、記憶されている対応関係を用い、電荷数算出部１０７が算出した電荷の数より入力された信号の変化が導出できる。
【００２２】
ところで、図１Ｂに示すように、放出制御電圧Ｖcg2を電荷蓄積部１０３に印加する制御電極（放出制御電圧印加手段）１１１を備えるようにしてもよい。放出制御電圧Ｖcg2は、電流検出部１０６が電流値の変化を検出した後で、電荷蓄積部１０３に注入された電荷を電子溜め部１０４の側に放出させるための制御電圧である。また、第２電界効果トランジスタ１０２のゲート電極に、電荷蓄積部１０３への電荷の注入による電界印加とは異なるトランジスタ動作制御電圧Ｖcg3を印加する制御電極（トランジスタ動作制御電圧印加手段）１１２を備えるようにしてもよい。
【００２３】
図１Ｂを用いて説明した回路構成は、例えば、図１Ｃ，図１Ｄ，および図１Ｅに示すように形成すればよい。図１Ｃは平面図、図１Ｄ，図１Ｅは断面図である。
【００２４】
上記回路構成は、例えば、よく知られたＳＯＩ(Silicon on insulator)基板を利用して形成可能である。ＳＯＩ基板は、基部１２１と、基部１２１の上に配置する埋め込み絶縁層１２２と、埋め込み絶縁層１２２の上に配置されるＳＯＩ層１２３とを備える。まず、ＳＯＩ層１２３をパターニングすることで、第１細線チャネル１０１ａ，第２細線チャネル１０２ａ，ソース部１０２ｂ，ドレイン部１０２ｃ，および電子溜め部１０４などを形成すればよい。第１細線チャネル１０１ａは、一端に電子溜め部１０４が接続した状態に一体に形成すればよい。また、第１細線チャネル１０１ａの他端の側に、所定の距離離間して第２細線チャネル１０２ａが配置されるようにすればよい。
【００２５】
また、ＳＯＩ層１２３に形成した上記各部分の上に、層間絶縁層１２４を形成し、層間絶縁層１２４の上に、制御電極１１１および制御電極１１３を形成すればよい。制御電極１１３は、第１細線チャネル１０１のゲート電極となる。制御電極１１１および制御電極１１３は、例えば、第１細線チャネル１０１ａの延在方向とは垂直な方向に延在する形状とすればよい。例えば、層間絶縁層１２４の上に形成した電極材料膜を、公知のリソグラフィー技術およびエッチング技術により加工することで、制御電極１１１および制御電極１１３が形成できる。
【００２６】
また、制御電極１１１および制御電極１１３の上に層間絶縁層１２５を形成し、この上に、制御電極１１２を形成すればよい。なお、制御電極１１２は、層間絶縁層１２５の上に形成する必要はない。例えば、層間絶縁層１２４の上で、第２細線チャネル１０２ａに容量接続するように制御電極１１２を配置してもよい。
【００２７】
上述したように形成した制御電極１１３と第１細線チャネル１０１ａとの交差する箇所から電子溜め部１０４との接続部分までの領域で、第１電界効果トランジスタ１０１が構成される。また、第１細線チャネル１０１ａの他端の部分をゲート電極とし第２細線チャネル１０２ａをチャネルとして第２電界効果トランジスタ１０２が構成される。
【００２８】
第１細線チャネル１０１ａおよび第２細線チャネル１０２ａの設計寸法は、断面形状が縦横１０ｎｍ程度となっていればよい。また、制御電極１１３より第２電界効果トランジスタ１０２の側に延在している第１細線チャネル１０１ａの長さは、数１０ｎｍ〜数１００ｎｍ程度とすればよい。また、制御電極１１１および制御電極１１３の断面形状は、縦横１０ｎｍ程度とすればよい。
【００２９】
また、例えば、図１Ｅの断面図に示すように、第１細線チャネル１０１ａを跨ぐように制御電極１１１を形成してもよい。このようにすることで、第１電界効果トランジスタ１０１による電子溜め部１０４と電荷蓄積部１０３との間の素電荷の動きの制御を効果的に行うことが可能となる。
【００３０】
また、第２細線チャネル１０２ａは、断面の縦横が数１０ｎｍであればよい。また、ソース部１０２ｂおよびドレイン部１０２ｃの間の第２細線チャネル１０２ａの長さは、数１０ｎｍ〜数１００ｎｍであればよい。また、第１細線チャネル１０１ａの他端（電荷蓄積部１０３）と、第２細線チャネル１０２ａとの間隔は、数ｎｍ〜数１０ｎｍが望ましい。
【００３１】
次に、第２電界効果トランジスタ１０２を利用した電荷蓄積部１０３に蓄積される電荷の検出方法を説明する。以下では、電子の検出を例に説明する。電子は後述の方法で電子溜めとなる電子溜め部１０４から電荷蓄積部１０３に、第１電界効果トランジスタ１０１を通って蓄積される。これに伴い、第２電界効果トランジスタ１０２のソース・ドレイン間の電流Ｉdの特性は、図２に示すように、制御電極１１２による制御電圧Ｖcg3に対し、正の方向に電荷量に応じてシフトする。
【００３２】
このとき、Ｖcg3を固定して電流Ｉdをモニタすると、電子数に応じて電流が変わるので、電荷蓄積部１０３内の電子数を検出することができる。また、図２から明らかなように、制御電極１１２に印加する電圧Ｖcg3で、注入された電子数と第２電界効果トランジスタ１０２を流れる検出電流Ｉdの関係を調整することができる。正確に電子数を検出するには、第２電界効果トランジスタ１０２のトランスコンダクタンス（Ｉd／Ｖcg3の微分値）が大きくなるＶcg3に設定すればよい。制御電極１１２を用いずに、第２細線チャネル１０２ａの形状やドープする不純物の濃度によって、第２電界効果トランジスタ１０２のトランスコンダクタンス調整することもできる。
【００３３】
次に、本発明の中核である単一電子を電荷蓄積部１０３に注入する原理を説明する。前述したように、電荷蓄積部１０３は、第１電界効果トランジスタ１０１に接続された構造となる。第１電界効果トランジスタ１０１のゲート電極となる制御電極１１３を用いて第１電界効果トランジスタ１０１をオフの状態にすると、制御電極１１３下部の第１細線チャネル０１ａには図３Ａの各図に示すようにエネルギーバリアが形成される。これにより、電荷蓄積部１０３と電子溜め部１０４とが電気的に切断された状態となる。
【００３４】
電荷蓄積部１０３のエネルギーは、容量的に接続された制御電極１１１に印加する電圧で制御することができる。例えば、制御電極１１１に所定の電圧を印加して電荷蓄積部１０３のエネルギーを電子溜め部１０４のエネルギーより下げることで、図３Ａの（ｂ）に示すように、電子が電子溜め部１０４から電荷蓄積部１０３に注入される。このとき、電子溜め部１０４と制御電極１１３で形成したエネルギーバリアのエネルギー差つまりＶes−Ｖcg1により電子が注入される平均的な時間間隔は正確に制御できる。一方、電子注入自体はポアソン過程に従うので、個々の電子注入時間間隔は常にランダムとなる。換言すると、この電子伝導はショットノイズに相当する。
【００３５】
これらを示す結果の一例を図３Ｂに示す。なお、図３Ｂにおいて、実線は、例えば、上述したエネルギーバリアを低くして電子が注入され易い状態とした場合の電流変化を示し、点線は、エネルギーバリアを高くして電子が注入され難い状態とした場合の電流変化を示している。図３Ｂに示すように、いずれの状態においても、電流Ｉdが、１つの電子（１ｅ）の段差で、δｔの間隔で階段状に変化している。δｔが、１つの電子が電荷蓄積部１０３に移動するタイミングを示している。なお、電荷蓄積部１０３に蓄積された電子は、制御電極１１１で電荷蓄積部１０３のエネルギーを上昇させることで電子溜め部１０４の側に放出できる。
【００３６】
次に、信号を検出する方法をより詳細に説明する。図４Ａおよび図４Ｂに示すように、ステップ（ｉ）の電荷蓄積部１０３に電子がない状態から、蓄積電荷制御部１０５の制御により、ステップ（ｉｉ）でＶesにより電子溜め部１０４のエネルギーを高くし、ステップ（ｉｉｉ）でＶcg1の印加により電子溜め部１０４と電荷蓄積部１０３の間のエネルギーバリアを下げ、電子溜め部１０４より電荷蓄積部１０３に電子が注入される状態とする。「エネルギーバリアを下げる」とは、第１電界効果トランジスタ１０１をオン状態にすることである。このとき、注入される電子数の平均値は、図４Ｃに示すように、Ｖes-L−Ｖcg1-Hにより制御できる。なお、Ｖes-Lは、電子溜め部１０４のエネルギーを低い状態とする電圧であり、Ｖcg1-Hは、第１電界効果トランジスタ１０１をオン状態とする電圧である。
【００３７】
次に、再度、第１電界効果トランジスタ１０１をオフ状態とするＶcg1の印加によりエネルギーバリアを上昇させると電子注入が止まる[ステップ（ｉｖ）]。図４Ｂの中の拡大図に示すように、ステップ（ｉｉ）における電流Ｉdとステップ（ｉｖ）における電流Ｉdとの差から、電荷蓄積部１０３内の電子数を導出する。続いて、ステップ（ｖ）で、制御電極１１１に対するＶcg2の印加により電荷蓄積部１０３の電子を放出し、初期状態のステップ（ｉ）に戻す。
【００３８】
ステップ（ｉｉ）における電流Ｉdとステップ（ｉｖ）における電流Ｉdとの差から電荷蓄積部１０３の電子数を導出することにより、次に示す２つの利点が得られる。第１の利点は、個々の電子注入速度が非常に速くＩdの測定速度が追いつかない場合でも、最終的に電荷蓄積部１０３に注入された電子数を導出できる点である。また、第２の利点は、ステップ（ｖ）で電荷蓄積部１０３に存在する電子を全て放出できない場合でも、ステップ（ｉｉｉ）で注入された電子数を導出できる点である。
【００３９】
図４Ｂに示す各電圧波形は、次のように決定することができる。まず、Ｖes-H＞Ｖes-Lとすることが望ましいがＶes-H＝Ｖes-Lとしても良い。Ｖcg2-H＞Ｖcg2-L、およびＶcg1-H＞Ｖcg1-Lが必須である。Ｖcg2-HおよびＶes-Lは、ステップ（ｉｉｉ）において、電荷蓄積部１０３のエネルギーが電子溜め部１０４のエネルギーより低くなる条件ではなくてはならない。Ｖcg2-LおよびＶcg1-Lは、ステップ（ｖ）において電荷蓄積部１０３のエネルギーがエネルギーバリアより高くなる条件とすることが望ましい。Ｖes-LおよびＶcg1-Lは、ステップ（ｉｉ）およびステップ（ｉｖ）において、電子が電荷蓄積部１０３に注入されない条件としなければならない。ｔ2とｔ4はＩdが測定できる時間間隔であれば良い。ｔ5は電荷蓄積部１０３から電子を放出することが出来る時間間隔であれば良く、Ｖcg1-H−Ｖcg1-Lを大きくすることにより短くすることが可能である。ｔ1は、制限するパラメータはなくゼロとしても良い。
【００４０】
検出したい入力信号はＶes-Lとして電子溜め部１０４に印加する。例えば、電子溜め部１０４にフォトダイオードを接続することで、所謂ＭＯＳ型のイメージセンサとして利用できる。また、前述のようにＶes-H＝Ｖes-Lとすると回路は簡素化できる。これにより、ショットノイズを利用した確率共鳴現象により微小な入力信号を検出できるようになる。また、Ｖcg1-Hを制御することによって、図４Ｄに示すように入力信号と出力信号の相関値を上げることが可能となる。図４Ｄに示すように、Ｖcg1-Hを−１．６５Ｖ程度とすることで、いずれのｔ3においても、より高い相関値が得られるようになる。なお、図４Ｄに示すように、Ｖcg1-Hを高くする過程で、相関値が極大値を示す状態となっており、この結果より、電荷蓄積部１０３への電荷（電子）の注入において、確率共鳴現象が得られていることがわかる。
【００４１】
また、電荷蓄積部１０３への電子注入頻度が変わらないほどｔ３が小さい場合、ステップ（ｉｉｉ）の入力信号の変化量は、電荷蓄積部１０３に注入される電子数の合計を出力として考えることができる。このように、本実施の形態によれば、図６Ｃを用いて説明した構成のように、複数の素子（閾値回路）を接続して出力を合計したことと同様の効果が得られる。これは、複数の素子で行っていた並列処理を、１つの素子に時分割で信号を入力することに相当する。また、ショットノイズを利用して確率共鳴現象を実現しているため高速動作が可能となる。これは、ショットノイズが広い周波数帯域に渡るフラットなノイズスペクトラムを保証するためである。
【００４２】
［実施の形態２］
次に、本発明の実施の形態２について説明する。この実施の形態２では、次に示すように、信号の検出を行う。なお、センサの構成は、前述した実施の形態１と同様である。
【００４３】
図５Ａおよび図５Ｂに示すように、ステップ（ｉ）の電荷蓄積部１０３に電子がない状態から、蓄積電荷制御部１０５の制御により、ステップ（ｉｉ）でＶcg1により電子溜め部１０４と電荷蓄積部１０３の間のエネルギーバリアを下げ 、ステップ（ｉｉｉ）で電子溜め部１０４のエネルギーをＶesで上げ、電子溜め部１０４より電荷蓄積部１０３に電子が注入される状態とする。このとき、注入される電子数の平均値は図４Ｃに示したように、Ｖes-L−Ｖcg1-Hにより制御できる。次に、ステップ（ｉｖ）で、電子溜め部１０４のエネルギーをＶesで下げると、電荷蓄積部１０３への電子注入が止まる。
【００４４】
以上のように操作するなかで、ステップ（ｉｉ）での電流Ｉdとステップ（ｉｖ）での電流Ｉdとの差から、電荷蓄積部１０３内の電子数を導出する。続いて、ステップ（ｖ）で、電荷蓄積部１０３の電子を放出して初期状態のステップ（ｉ）に戻す。ステップ（ｉｉ）での電流Ｉdとステップ（ｉｖ）での電流Ｉdとの差から電荷蓄積部１０３の電子数を導出することにより、前述した実施の形態と同様の利点が得られる。
【００４５】
第１の利点は、個々の電子注入速度が非常に速くＩdの測定速度が追いつかない場合でも、最終的に電荷蓄積部１０３に注入された電子数を導出できる点である。また、第２の利点は、ステップ（ｖ）で電荷蓄積部１０３に存在する電子を全て放出できない場合でも、ステップ（ｉｉｉ）で注入された電子数を導出できる点である。
【００４６】
本実施の形態において、図５Ｂに示す各電圧は次のように決定すればよい。Ｖes-H＞Ｖes-LかつＶcg2-H＞Ｖcg2-Lが、重要となる。Ｖcg1-H＞Ｖcg1-Lであることが望ましいが、Ｖcg1-H＝Ｖcg1-Lでも良い。Ｖcg2-HおよびＶes-Lはステップ（ｉｉｉ）において、電荷蓄積部１０３のエネルギーが電子溜め部１０４のエネルギーより低いことが重要である。Ｖcg2-LおよびＶcg1-Lは、ステップ（ｖ）において電荷蓄積部１０３のエネルギーが、エネルギーバリア（第１電界効果トランジスタ１０１）より高くなる条件とすることが望ましい。Ｖes-HおよびＶcg1-Hは、ステップ（ｉｉ）およびステップ（ｉｖ）において、電子が電荷蓄積部１０３に注入されない条件とすることが重要となる。
【００４７】
ｔ2およびｔ4は、Ｉdが測定できる時間間隔であれば良い。ｔ5は、電荷蓄積部１０３から電子を放出することができる時間間隔であれば良く、Ｖcg1-H−Ｖcg1-Lを大きくすることにより短くすることが可能である。ｔ1は、制限するパラメータはなくゼロとしても良い。
【００４８】
検出したい入力信号は、Ｖcg1-Hとして第１電界効果トランジスタ１０１のゲート電極に印加する。これにより入力インピーダンスを無限大とすることができ、ショットノイズを利用した確率共鳴現象により、微小な入力信号を検出できるようになる。なお、上述したように電荷蓄積部１０３に蓄積される電荷の数は、第１電界効果トランジスタ１０１のゲート電極に入力された信号に対応して変化する。この対応関係（相関）を予め把握し、信号検出部１０８に記憶させておけば、信号検出部１０８では、記憶されている対応関係を用い、電荷数算出部１０７が算出した電荷の数より入力された信号の変化が導出できる。また、Ｖes-Lを制御することによって、図４Ｄを用いた説明と同様に、入力信号と出力信号の相関値を上げることができる。
【００４９】
また、電荷蓄積部１０３への電子注入頻度が変わらないほどｔ３が小さい場合、ステップ（ｉｉｉ）の入力信号の変化量は、電荷蓄積部１０３に注入される電子数の合計を出力として考えることができる。このように、本実施の形態においても、図６Ｃを用いて説明した構成のように、複数の素子（閾値回路）を接続して出力を合計したことと同様の効果が得られる。これは、複数の素子で行っていた並列処理を、１つの素子に時分割で信号を入力することに相当する。また、ショットノイズを利用して確率共鳴現象を実現しているため高速動作が可能となる。これは、ショットノイズが広い周波数帯域に渡るフラットなノイズスペクトラムを保証するためである。
【００５０】
なお、本発明は以上に説明した実施の形態に限定されるものではなく、本発明の技術的思想内で、当分野において通常の知識を有する者により、種々の組み合わせおよび多くの変形が実施可能であることは明白である。例えば、上述した各実施の形態において、ステップ（ｉｉｉ）の時間ｔ3を長くすることで、図４Ｄに示すように、入力信号と出力信号との相関値をより高くすることができる。これは、図６Ｃを用いた説明における閾値回路の数を増加することに相当するためである。
【００５１】
また、電子溜め部１０４，第１電界効果トランジスタ１０１，電荷蓄積部１０３，および第２電界効果トランジスタ１０２より構成された複数のユニットを備え、複数のユニットは、各々の第２電界効果トランジスタ１０２を直列に接続し、蓄積電荷制御部１０５は、複数の第１電界効果トランジスタ１０１のゲート電極および複数の電子溜め部１０４に対する電荷注入制御電圧を共通に制御し、電流検出部１０６は、直列に接続された複数の第２電界効果トランジスタ１０２に流れる電流値の変化を検出し、電荷数算出部１０７は、電流検出部１０６が検出した電流値の変化により複数の電荷蓄積部１０３へ注入された電荷の数の合計を算出し、信号検出部１０８は、電荷数算出部１０７が算出した合計の電荷の数より、複数の電子溜め部１０４および複数の第１電界効果トランジスタ１０１のゲート電極に入力された信号の変化を導出するようにしてもよい。入力信号は、複数の電子溜め部１０４もしくは複数の第１電界効果トランジスタ１０１のゲート電極に、共通に入力される。
【００５２】
このようにすることで、より高速に微小な入力信号を検出することができるようになる。なお、この構成の場合、素子の数は増加するが、図６Ｃを用いて説明したシステムに比較し、外部より個々のユニットに独立したノイズを印加する必要が無く、全体として簡略化が可能となる。
【００５３】
また、上述では、主に、電荷として電子の場合について説明したが、これに限るものではなく、電荷として正孔を用いるようにしてもよい。正孔を用いる場合、各々の制御電圧として印加する電圧の正負を反転させればよい。
【００５４】
以上に説明したように、本発明のセンサによれば、電界効果トランジスタが有するショットノイズを用いた確率共鳴現象により、シンプルな素子構造で、高速に微小な信号を検出することが可能となる。
【符号の説明】
【００５５】
１０１…第１電界効果トランジスタ、１０１ａ…第１細線チャネル、１０２…第２電界効果トランジスタ、１０２ａ…第２細線チャネル、１０３…電荷蓄積部、１０４…電子溜め部、１０５…蓄積電荷制御部、１０６…電流検出部、１０７…電荷数算出部、１０８…信号検出部。
【特許請求の範囲】
【請求項１】
第１細線チャネルより構成される第１電界効果トランジスタと、
第２細線チャネルより構成される第２電界効果トランジスタと、
前記第１細線チャネルの一方に接続するとともに前記第２細線チャネルに容量を介して接続する電荷蓄積部と、
前記第１細線チャネルの他方に接続する電子溜め部と、
前記第１電界効果トランジスタのゲート電極および前記電子溜め部に対する電荷注入制御電圧を制御して前記電子溜め部から前記電荷蓄積部への電荷の注入を制御する蓄積電荷制御手段と、
前記電荷蓄積部への電荷の注入による電界をゲート電圧として動作する前記第２電界効果トランジスタに流れる電流値の、前記蓄積電荷制御手段による前記制御の前後における変化を検出する電流検出手段と、
前記蓄積電荷制御手段の制御により前記電荷蓄積部へ注入された電荷の数を、前記電流検出手段が検出した電流値の変化により算出する電荷数算出手段と、
この電荷数算出手段が算出した電荷の数より前記電子溜め部および前記第１電界効果トランジスタのゲート電極のいずれかに入力された信号の変化を導出する信号検出手段と
を備えることを特徴とするセンサ。
【請求項２】
請求項１記載のセンサにおいて、
前記信号検出手段は、予め求めてある前記電子溜め部および前記第１電界効果トランジスタのゲート電極のいずれかに入力された信号の変化と前記蓄積電荷制御手段の制御により前記電荷蓄積部へ注入された電荷の数との関係を用い、前記信号の変化を導出する
ことを特徴とするセンサ。
【請求項３】
請求項１または２記載のセンサにおいて、
前記電子溜め部，前記第１電界効果トランジスタ，前記電荷蓄積部，および前記第２電界効果トランジスタより構成された複数のユニットを備え、
複数の前記ユニットは、各々の前記第２電界効果トランジスタが直列に接続され、
前記蓄積電荷制御手段は、複数の前記第１電界効果トランジスタのゲート電極および複数の前記電子溜め部に対する電荷注入制御電圧を共通に制御し、
前記電流検出手段は、直列に接続された複数の前記第２電界効果トランジスタに流れる電流値の変化を検出し、
前記電荷数算出手段は、前記電流検出手段が検出した電流値の変化により複数の前記電荷蓄積部へ注入された電荷の数の合計を算出し、
前記信号検出手段は、前記電荷数算出手段が算出した合計の電荷の数より複数の前記電子溜め部および複数の前記第１電界効果トランジスタのゲート電極のいずれかに入力された信号の変化を導出する
ことを特徴とするセンサ。
【請求項４】
請求項１〜３のいずれか１項に記載のセンサにおいて、
前記電流検出手段が前記電流値の変化を検出した後で、前記電荷蓄積部に注入された電荷を前記電子溜め部に放出させる放出制御電圧を前記電荷蓄積部に印加する放出制御電圧印加手段を備えることを特徴とするセンサ。
【請求項５】
請求項１〜４のいずれか１項に記載のセンサにおいて、
前記第２電界効果トランジスタのゲート電極に、前記電荷蓄積部への電荷の注入による電界印加とは異なるトランジスタ動作制御電圧を印加するトランジスタ動作制御電圧印加手段を備えることを特徴とするセンサ。
【請求項１】
第１細線チャネルより構成される第１電界効果トランジスタと、
第２細線チャネルより構成される第２電界効果トランジスタと、
前記第１細線チャネルの一方に接続するとともに前記第２細線チャネルに容量を介して接続する電荷蓄積部と、
前記第１細線チャネルの他方に接続する電子溜め部と、
前記第１電界効果トランジスタのゲート電極および前記電子溜め部に対する電荷注入制御電圧を制御して前記電子溜め部から前記電荷蓄積部への電荷の注入を制御する蓄積電荷制御手段と、
前記電荷蓄積部への電荷の注入による電界をゲート電圧として動作する前記第２電界効果トランジスタに流れる電流値の、前記蓄積電荷制御手段による前記制御の前後における変化を検出する電流検出手段と、
前記蓄積電荷制御手段の制御により前記電荷蓄積部へ注入された電荷の数を、前記電流検出手段が検出した電流値の変化により算出する電荷数算出手段と、
この電荷数算出手段が算出した電荷の数より前記電子溜め部および前記第１電界効果トランジスタのゲート電極のいずれかに入力された信号の変化を導出する信号検出手段と
を備えることを特徴とするセンサ。
【請求項２】
請求項１記載のセンサにおいて、
前記信号検出手段は、予め求めてある前記電子溜め部および前記第１電界効果トランジスタのゲート電極のいずれかに入力された信号の変化と前記蓄積電荷制御手段の制御により前記電荷蓄積部へ注入された電荷の数との関係を用い、前記信号の変化を導出する
ことを特徴とするセンサ。
【請求項３】
請求項１または２記載のセンサにおいて、
前記電子溜め部，前記第１電界効果トランジスタ，前記電荷蓄積部，および前記第２電界効果トランジスタより構成された複数のユニットを備え、
複数の前記ユニットは、各々の前記第２電界効果トランジスタが直列に接続され、
前記蓄積電荷制御手段は、複数の前記第１電界効果トランジスタのゲート電極および複数の前記電子溜め部に対する電荷注入制御電圧を共通に制御し、
前記電流検出手段は、直列に接続された複数の前記第２電界効果トランジスタに流れる電流値の変化を検出し、
前記電荷数算出手段は、前記電流検出手段が検出した電流値の変化により複数の前記電荷蓄積部へ注入された電荷の数の合計を算出し、
前記信号検出手段は、前記電荷数算出手段が算出した合計の電荷の数より複数の前記電子溜め部および複数の前記第１電界効果トランジスタのゲート電極のいずれかに入力された信号の変化を導出する
ことを特徴とするセンサ。
【請求項４】
請求項１〜３のいずれか１項に記載のセンサにおいて、
前記電流検出手段が前記電流値の変化を検出した後で、前記電荷蓄積部に注入された電荷を前記電子溜め部に放出させる放出制御電圧を前記電荷蓄積部に印加する放出制御電圧印加手段を備えることを特徴とするセンサ。
【請求項５】
請求項１〜４のいずれか１項に記載のセンサにおいて、
前記第２電界効果トランジスタのゲート電極に、前記電荷蓄積部への電荷の注入による電界印加とは異なるトランジスタ動作制御電圧を印加するトランジスタ動作制御電圧印加手段を備えることを特徴とするセンサ。
【図１Ａ】
【図１Ｂ】
【図１Ｃ】
【図１Ｄ】
【図１Ｅ】
【図２】
【図３Ｂ】
【図４Ｃ】
【図４Ｄ】
【図５Ｂ】
【図６Ａ】
【図６Ｂ】
【図６Ｃ】
【図６Ｄ】
【図３Ａ】
【図４Ａ】
【図４Ｂ】
【図５Ａ】
【図１Ｂ】
【図１Ｃ】
【図１Ｄ】
【図１Ｅ】
【図２】
【図３Ｂ】
【図４Ｃ】
【図４Ｄ】
【図５Ｂ】
【図６Ａ】
【図６Ｂ】
【図６Ｃ】
【図６Ｄ】
【図３Ａ】
【図４Ａ】
【図４Ｂ】
【図５Ａ】
【公開番号】特開２０１２−４２２１６（Ｐ２０１２−４２２１６Ａ）
【公開日】平成２４年３月１日（２０１２．３．１）
【国際特許分類】
【出願番号】特願２０１０−１８０７９８（Ｐ２０１０−１８０７９８）
【出願日】平成２２年８月１２日（２０１０．８．１２）
【出願人】（０００００４２２６）日本電信電話株式会社 (13,992)
【Ｆターム（参考）】
【公開日】平成２４年３月１日（２０１２．３．１）
【国際特許分類】
【出願日】平成２２年８月１２日（２０１０．８．１２）
【出願人】（０００００４２２６）日本電信電話株式会社 (13,992)
【Ｆターム（参考）】
[ Back to top ]