ディスプレイ駆動装置
【課題】ディスプレイ駆動装置、さらに詳細には、平板ディスプレイ駆動装置を提供する。
【解決手段】本発明によるディスプレイ駆動装置は、出力駆動用バッファアンプに使用される電源電圧より減少した入力電圧を受け取って基準電圧を生成し、M(Mは、正の整数)ビットのデータ信号に対応する基準電圧を選択するデジタル/アナログ変換部、及びデジタル/アナログ変換部から選択された基準電圧を増幅する増幅部を備える。本発明によるディスプレイ駆動装置は、ディスプレイ駆動装置の回路面積及び電力消費を最小化することができる。
【解決手段】本発明によるディスプレイ駆動装置は、出力駆動用バッファアンプに使用される電源電圧より減少した入力電圧を受け取って基準電圧を生成し、M(Mは、正の整数)ビットのデータ信号に対応する基準電圧を選択するデジタル/アナログ変換部、及びデジタル/アナログ変換部から選択された基準電圧を増幅する増幅部を備える。本発明によるディスプレイ駆動装置は、ディスプレイ駆動装置の回路面積及び電力消費を最小化することができる。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、ディスプレイ駆動装置に関し、さらに詳細には、平板ディスプレイ駆動装置に関する。
【背景技術】
【0002】
一般に、平板ディスプレイ(Flat Panel Display:FPD)装置とは、数センチメートルからミリメートル程度の厚さを有する薄型のデジタル映像表示装置を意味する。平板ディスプレイ装置には、アクティブマトリクス型液晶表示装置(Active−Matrix Liquid Crystal Display:AMLCD)及びアクティブマトリクス型有機発光素子ディスプレイ(Active−Matrix Organic Light Emitting Diode:AMOLED)などがある。
【0003】
図1は、一般的なディスプレイ装置の構成を示すブロック図である。
【0004】
ディスプレイパネルのピクセル回路104は、ディスプレイドライバー集積回路により駆動される。ディスプレイドライバー集積回路は、カラムドライバー集積回路102及びロードライバー集積回路103で構成される。ディスプレイドライバー集積回路は、ロードライバー集積回路103によりピクセル回路104の行を順次選択し、カラムドライバー集積回路102により各ピクセルに表現される階調(Gray Scale)に該当する電圧又は電流を供給する。また、カラムドライバー集積回路102及びロードライバー集積回路103の信号は、タイミングコントローラ101により制御される。ディスプレイ装置の駆動のための電源は、直流−直流変換器100から供給される。
【0005】
図2は、図1に示すカラムドライバー集積回路102の構成を示すブロック図である。
【0006】
カラムドライバー集積回路102は、シフトレジスタ200、第1ラッチ部201及び第2ラッチ部202、デジタル/アナログ変換器203及び出力部205を備える。また、基準電圧を生成してカラムドライバー集積回路102に供給する基準電圧源207を備える。
【0007】
第1ラッチ部201から入力RGB信号のデジタルビットの個数Nによって各チャネルに出力される基準電圧の出力個数は2N個と決まる。ドットインバージョン(Dot inversion)方式を適用する場合に、ピクセル回路のうち、奇数ラインのデジタル/アナログ変換器は、2N個の正極性ガンマ基準電圧の中から一つの電圧を選択するようになり、奇数ラインと隣接した偶数ラインのデジタル/アナログ変換器は、2N個の負極性ガンマ基準電圧の中から一つの電圧を選択するようになる。
【0008】
基準電圧源207は、抵抗列を用いて複数の基準電圧を生成する。ここで、抵抗列は、カラムドライバー集積回路102当たり一個ずつ存在するようになる。抵抗列により生成された基準電圧をデータ信号に対応するアナログ信号に変換するデジタル/アナログ変換器203は、チャネル当たり一個ずつ存在する。したがって、抵抗列部分を除いたデジタル/アナログ変換器203の部分は、カラムドライバー集積回路102当たり数百個ずつ存在するので、ディスプレイ駆動装置の面積を決定する重要な要素となる。
【0009】
図3及び図4は、従来のディスプレイ駆動装置を示す図である。
【0010】
図3に示すディスプレイ駆動装置は、レベルシフタ310、デコーダ320、基準電圧源300、デジタル/アナログ変換器330及び出力部340を備える。
【0011】
基準電圧源300は、出力駆動用バッファアンプに使用される電源電圧を受け取り、抵抗列を用いて基準電圧を生成する。抵抗列により生成された基準電圧は、0V〜12V又は0V〜18Vの値を有する。このように生成された基準電圧は、デジタル/アナログ変換器330に設置されたトランジスタにそれぞれ供給される。ここで、トランジスタは、デコーダ320から出力されたデータ信号に対応する基準電圧を選択するようになる。すなわち、基準電圧は、デコーダ320から出力されたデータ信号に応じて、トランジスタのスイッチング動作により選択される。一方、デコーダ302は、0V〜3.3V(又は5V)範囲のデジタル電圧のレベルを有するデータ信号をラッチ部から受け取る。したがって、デジタル/アナログ変換器330に設置されたトランジスタが約0V〜12Vの範囲を有する基準電圧を制御するためには、デコーダ302で処理されるデジタル電圧のレベルを増幅させなければならない。これにより、デコーダ302の前端に設置されたレベルシフタ310により、デコーダ302でデータ信号を処理するための電圧レベルを出力駆動用バッファアンプに使用される電源電圧のレベルに増幅させるようになる。ここで、デコーダ302及びデジタル/アナログ変換器330が12V〜18V程度の高いレベルの電圧を処理するためには、デコーダ302及びデジタル/アナログ変換器330の内部に設置された複数のトランジスタの最小の大きさが増加されなければならない。このようにトランジスタの大きさが増加することにより、デコーダ302及びデジタル/アナログ変換器330の面積増加は不可避となる。
【0012】
図4は、従来のディスプレイ駆動装置を示す図である。
【0013】
図4のディスプレイ駆動装置は、デコーダ410、レベルシフタ420、基準電圧源400、デジタル/アナログ変換器430及び出力部440を備える。図4のディスプレイ駆動装置は、図3を参照して説明されたディスプレイ駆動装置の駆動方式と同様である。しかしながら、図3とは異なり、デコーダ410の次段にレベルシフタ420が設置されている。デコーダ410は、0V又は3.3Vの電圧レベルを有するデータ信号を処理して、レベルシフタ420に出力する。
【0014】
レベルシフタ420は、低い電圧レベルのデータ信号をデジタル/アナログ変換器430のトランジスタがスイッチング動作を行うことができるように増幅する機能を果たす。これにより、デコーダ410に設置されたトランジスタは、低い電圧レベルのデータ信号を処理するから、その大きさを減少させることができる。しかしながら、デジタル/アナログ変換器430に設置されたトランジスタは、レベルシフタ420により高い電圧レベルに増幅されたデータ信号を用いて基準電圧を制御するため、デジタル/アナログ変換器430に設置されたトランジスタの大きさは減少しない。また、レベルシフタ420は、デコーダ410から出力されるデータ信号を受け取るから、データ信号の個数分だけ設置されなければならない。例えば、8ビットデコーダから出力されるデータ信号を受け取る場合には、28=256個のレベルシフタ420が設置されなければならない。さらに設置されたレベルシフタ420により、ディスプレイ駆動装置の面積は増加するようになる。したがって、ディスプレイ駆動装置においてレベルシフタ420が占める面積の増加とデコーダサイズの減少とは、トレードオフ(Trade−off)関係を有することによって、結局、ディスプレイ駆動装置の面積を増加させるようになる。
【非特許文献1】「An 8−bit Digital Data Driver for Color TFT−LCDs」F.Kato,M.Yotsuyanagi,M.Ishida SID 96 DIGEST VOL 27,1996,247〜250頁
【発明の開示】
【発明が解決しようとする課題】
【0015】
本発明は、上述の問題点に鑑みてなされたもので、その目的は、回路面積及び電力消費を最小化させることができるディスプレイ駆動装置を提供することにある。
【課題を解決するための手段】
【0016】
本発明によるディスプレイ駆動装置は、出力駆動用バッファアンプに使用される電源電圧より減少した入力電圧を受け取って複数の基準電圧を生成し、M(Mは、正の整数)ビットのデータ信号に対応する基準電圧を選択するデジタル/アナログ変換部と、デジタル/アナログ変換部で選択された基準電圧を増幅する増幅部と、を備える。
【0017】
デジタル/アナログ変換部は、抵抗列を用いて複数の基準電圧を生成する基準電圧源と、Mビットのデータ信号を出力するデコーダと、デコーダから出力されたMビットのデータ信号に対応する基準電圧を選択する選択スイッチ部と、を備えることが好ましい。
【0018】
増幅部は、デジタル/アナログ変換部から選択された基準電圧が一端に印加される第1スイッチと、一端が第1スイッチの他端に接続された第2スイッチと、一端が第2スイッチの一端と接続された第1キャパシタと、一端が第1キャパシタの他端に接続された第3スイッチと、一端が第3スイッチの一端に接続された第2キャパシタと、一端が第2キャパシタの他端に接続され、他端が第3スイッチの他端に接続された第4スイッチと、一端が第4スイッチの一端に接続された第5スイッチと、反転端子が第1キャパシタの他端に接続され、出力端が第4スイッチの他端に接続された出力バッファと、を備えることが好ましい。
【0019】
第5スイッチの他端及び出力バッファの非反転端子には、電源電圧の半分である第1電圧が印加されることが好ましい。第1及び第2スイッチに互いに逆相である第1制御信号及び第2制御信号がそれぞれ交差して印加され、第3及び第5スイッチに第1制御信号が印加され、第4スイッチに第2制御信号が印加されて第1及び第2キャパシタが充/放電されることが好ましい。
【0020】
増幅部は、デジタル/アナログ変換部から電源電圧の1/K(Kは、1以上の整数)倍である入力電圧を受け取って、選択された基準電圧をK倍増幅することが好ましい。
【0021】
増幅部は、デジタル/アナログ変換部から電源電圧の1/K(Kは、1以上の整数)倍である入力電圧を受け取って、選択された基準電圧をK/2倍増幅して、第1電圧と減算又は加算することが好ましい。
【0022】
一端が第2キャパシタの一端と接続された第3キャパシタと、一端が第3キャパシタの他端と接続された第6スイッチと、一端が第3キャパシタの他端と接続された第7スイッチと、を備える第1電圧付加回路をさらに備えることが好ましい。
【0023】
第6及び第7スイッチに第1制御信号及び第2制御信号がそれぞれ交差して印加され、第6スイッチの他端にMビットにN(Nは、正の整数)ビットが加算された(M+N)ビットデータ信号のうち、下位Nビットデータ信号に対応する第2電圧が印加されることが好ましい。
【0024】
増幅部は、デジタル/アナログ変換部から選択された基準電圧が一端に印加される第8スイッチと、一端が第8スイッチの他端と接続された第9スイッチと、一端が第9スイッチの一端と接続された第4キャパシタと、一端が第4キャパシタの他端と接続された第10スイッチと、一端が第10スイッチの一端と接続された第5キャパシタと、一端が第5キャパシタの他端と接続され、他端が第10スイッチの他端と接続された第11スイッチと、一端が第11スイッチの一端と接続された第12スイッチと、反転端子が第4キャパシタの他端と接続され、非反転端子及び反転端子で感知された電圧の大きさを比較して比較信号を出力する比較器と、比較信号に応じて第4及び第5キャパシタに流れる電流の方向を制御する電流電源部と、を備えることが好ましい。
【0025】
電流電源部は、比較器の比較信号に応じて、電流電源部から第4及び第5キャパシタ方向に電流を出力する第1電流電源と、第4及び第5キャパシタから電流電源部の方向に電流を出力する第2電流電源と、を備えることが好ましい。
【0026】
第12スイッチの他端及び比較器の非反転端子には、電源電圧の半分である第3電圧が印加されることが好ましい。
【0027】
第8及び第9スイッチに互いに逆相である第3制御信号及び第4制御信号がそれぞれ交差して印加され、第10及び第12スイッチに第3制御信号が印加され、第11スイッチに第4制御信号が印加されて第4及び第5キャパシタが充/放電されることが好ましい。
【0028】
増幅部は、デジタル/アナログ変換部から電源電圧の1/K(Kは、1以上の整数)倍である入力電圧を受け取って、選択された基準電圧をK倍増幅することが好ましい。
【0029】
増幅部は、デジタル/アナログ変換部から電源電圧の1/K(Kは、1以上の整数)倍である入力電圧を受け取って、選択された基準電圧をK/2倍増幅して、第3電圧と減算又は加算することが好ましい。
【0030】
一端が第5キャパシタの一端と接続された第6キャパシタと、一端が第6キャパシタの他端と接続された第13スイッチと、一端が第6キャパシタの他端と接続された第14スイッチと、を備える第2電圧付加回路をさらに備えることが好ましい。
【0031】
第13及び第14スイッチに第3制御信号及び第4制御信号がそれぞれ交差して印加され、第13スイッチの他端にMビットにN(Nは、正の整数)ビットが加算された(M+N)ビットデータ信号のうち、下位Nビットデータ信号に対応する第4電圧が印加されることが好ましい。
【0032】
増幅部は、デジタル/アナログ変換部から選択された基準電圧が一端に印加される第15スイッチと、一端が第15スイッチの他端と接続された第16スイッチと、一端が第16スイッチの一端と接続された第7キャパシタと、一端が第7キャパシタの他端と接続された第17スイッチと、第17スイッチと並列接続した第8キャパシタと、反転端子が第17スイッチの一端と接続され、出力端が第17スイッチの他端と接続された出力バッファと、を備えることが好ましい。
【0033】
第15スイッチ及び第17スイッチには、第5制御信号が印加され、第16スイッチには、第5制御信号の位相と反対である第6制御信号が印加されることが好ましい。
【0034】
第16スイッチ及び第17スイッチには、第5制御信号が印加され、第15スイッチには、第6制御信号が印加されることが好ましい。
【0035】
出力バッファの非反転端子に電源電圧の半分である第4電圧が印加されることが好ましい。
【0036】
第4電圧が印加される場合に、増幅部は、デジタル/アナログ変換部から電源電圧の1/K(Kは、1以上の整数)倍である入力電圧を受け取って、選択された基準電圧をK/2倍増幅して、第4電圧と減算又は加算して出力することが好ましい。
【発明の効果】
【0037】
本発明によるディスプレイ駆動装置は、低いレベルの電圧で駆動されることによって、ディスプレイ駆動装置の回路面積及び電力消費を最小化させることができるという効果がある。
【発明を実施するための最良の形態】
【0038】
以下、添付された図面を参照して、好ましい実施の形態によるディスプレイ駆動装置について詳細に説明する。
【0039】
図5〜図8は、本発明の第1の実施の形態によるディスプレイ駆動装置を概略的に示す図である。
【0040】
図5に示すように、本発明の第1の実施の形態によるディスプレイ駆動装置は、出力駆動用バッファアンプに使用される電源電圧より減少した入力電圧を受け取って基準電圧を生成し、M(Mは、正の整数)ビットのデータ信号に対応する基準電圧を選択するデジタル/アナログ変換部500及びデジタル/アナログ変換部500から選択された基準電圧を増幅する増幅部540を備える。
【0041】
デジタル/アナログ変換部500は、抵抗列を用いて基準電圧を生成する基準電圧源510を備える。ここで、抵抗列に印加される入力電圧は、電源電圧より1/K倍減少した値を有する。例えば、約12V〜18Vの値を有する電源電圧は、約3V〜4.5V以下に減少させて使用できる。減少した電源電圧を受け取った基準電圧源510は、抵抗列を用いて複数の基準電圧を生成する。基準電圧源510から生成された基準電圧VREF*は、選択スイッチ部530に印加される。選択スイッチ部530には、基準電圧VREF*をそれぞれ選択する複数のスイッチを備えることができる。一方、デジタル/アナログ変換部500は、Mビットのデータ信号を出力するデコーダ520を備える。デコーダ520は、選択スイッチ部530に設置されたそれぞれのスイッチにMビットのデータ信号を出力する。デコーダ520は、0V又は3.3V(又は5V)のデジタル電圧で処理された2M個のデータ信号を選択スイッチ部530に出力する。これにより、選択スイッチ部530は、デコーダ520から出力された2M個のデータ信号に対応する一つの基準電圧を選択するようになる。選択スイッチ部530から選択された基準電圧VREF*は、増幅部540に印加される。
【0042】
図6に示すように、本発明の第1の実施の形態による増幅部540は、選択スイッチ部530から選択された基準電圧VREF*が印加される第1スイッチM1、一端が第1スイッチM1の他端に接続された第2スイッチM2、一端が第2スイッチM2の一端と接続された第1キャパシタC1、一端が第1キャパシタC1の他端に接続された第3スイッチM3、一端が第3スイッチM3の一端に接続された第2キャパシタC2、一端が第2キャパシタC2の他端に接続され、他端が第3スイッチM3の他端に接続された第4スイッチM4、一端が第4スイッチM4の一端に接続された第5スイッチM5、及び反転端子が第1キャパシタC1の他端に接続され、出力端が第4スイッチM4の他端に接続された出力バッファ541を備える。ここで、第5スイッチM5の他端及び出力バッファ541の非反転端子に電源電圧(約12V〜18V)の半分である第1電圧V1が印加される。例えば、第1電圧V1は、6V〜9Vでありうる。また、第1スイッチM1及び第2スイッチM2に互いに逆相である第1制御信号Φ1及び第2制御信号Φ2がそれぞれ交差して印加される。例えば、第1スイッチM1に第1制御信号Φ1が印加され、第2スイッチM2に第2制御信号Φ2が印加された後、第1スイッチM1に第2制御信号Φ2が印加され、第2スイッチM2に第1制御信号Φ1が印加されうる。第3スイッチM3及び第5スイッチM5には、第1制御信号Φ1が印加され、第4スイッチには、第2制御信号Φ2が印加される。ここで、第1制御信号Φ1及び第2制御信号Φ2は、増幅部540に設置された各スイッチのオン/オフ動作を制御する機能を果たすことができる。
【0043】
以下、添付された図面を参照して、第1の実施の形態による増幅部540の駆動方式について説明する。
【0044】
第1に、第1スイッチM1、第3スイッチM3及び第5スイッチM5に第1制御信号Φ1が印加され、第2スイッチM2及び第4スイッチM4に第2制御信号Φ2が印加される場合について説明する。
【0045】
<ケース1>
第1制御信号Φ1は、ハイ(High)状態であり、第2制御信号Φ2は、ロー(Low)状態である場合に、第1スイッチM1はターンオンし、第2スイッチM2はターンオフする。これにより、選択スイッチ部530から選択された基準電圧VREF*は、第1キャパシタC1の一端に充電される。第1キャパシタC1の他端は、出力バッファ541の反転端子に接続される。これにより、第1キャパシタC1の他端には、出力バッファ541の反転端子と出力端との間のフィードバック経路上に設置された第3スイッチM3のオンにより、第1電圧V1及びオフセット電圧Voffsetが加算された電圧が充電される。したがって、第1キャパシタC1に充電された電圧は、数1のように整理できる。
【0046】
【数1】
【0047】
数1のVC1は、第1キャパシタC1に充電された電圧、VREF*は、基準電圧、V1は、第1電圧V1、Voffsetは、出力バッファ541のオフセット電圧Voffsetを意味する。第1キャパシタC1に充電された電荷量QC1は、数2のように整理できる。
【0048】
【数2】
【0049】
数2のQC1は、第1キャパシタC1で充電された電荷量、C1は、第1キャパシタC1の静電容量を意味する。一方、第2キャパシタC2の一端は、出力バッファ541の反転端子に接続されるので、第1電圧V1にオフセット電圧Voffsetが加算された電圧が充電される。第2キャパシタC2の他端には、第5スイッチM5のターンオンにより第1電圧V1が充電される。ここで、第4スイッチM4は、ロー状態の第2制御信号Φ2を受け取ることによってオフ状態となる。したがって、第2キャパシタC2に充電された電圧は、数3のように整理できる。
【0050】
【数3】
【0051】
数3のVC2は、第2キャパシタC2に充電された電圧、V1は、第1電圧、及びVoffsetは、出力バッファ541のオフセット電圧Voffsetを意味する。したがって、第2キャパシタC2には、出力バッファ541のオフセット電圧Voffsetが充電されうる。第2キャパシタC2に充電された電荷量は、数4のように整理できる。
【0052】
【数4】
【0053】
数4のQC2は、第2キャパシタC2に充電された電荷量、C2は、第2キャパシタC2の静電容量を意味する。
【0054】
<ケース2>
第1制御信号Φ1は、ロー状態になり、第2制御信号Φ2は、ハイ状態になると、第1スイッチM1はターンオフし、第2スイッチM2はターンオンする。ここで、第2スイッチM2の他端は、図6に示すように、接地(0V)されている。したがって、第1キャパシタC1の一端には、接地電圧(0V)が充電されうる。第1キャパシタC1の他端は、出力バッファ541の反転端子に接続されるので、第1電圧V1に出力バッファ541のオフセット電圧Voffsetが加算された電圧が充電される。これにより、第1キャパシタC1に充電された電圧は、数5のように整理できる。
【0055】
【数5】
【0056】
数5のVC1´は、第1キャパシタC1に充電された電圧、V1は、第1電圧V1、Voffsetは、出力バッファ541のオフセット電圧Voffsetを意味する。第1キャパシタC1に充電された電荷量QC1´は、数6のように整理できる。
【0057】
【数6】
【0058】
数6のQC1´は、第1キャパシタC1で充電された電荷量、C1は、第1キャパシタC1の静電容量を意味する。第5スイッチM5は、第1制御信号Φ1がロー状態になりつつターンオフする。しかしながら、第4スイッチM4は、ハイ状態である第2制御信号Φ2を受け取るので、オン状態となる。このとき、第2キャパシタC2の他端から感知される電圧は、出力バッファ541の出力端から出力される出力電圧になる。ここで、出力電圧は、第1出力電圧Vchannel1と表記する。第2キャパシタC2の一端は、出力バッファ541の反転端子に接続されるので、第1電圧V1にオフセット電圧Voffsetが加算された電圧が充電される。したがって、第2キャパシタC2に充電された電圧は、数7のように整理できる。
【0059】
【数7】
【0060】
数7のVC2´は、第2キャパシタC2で充電された電圧、Vchannel1は、増幅部540から出力される第1出力電圧Vchannel1を意味する。第2キャパシタC2に充電された電荷量QC2´は、数8のように整理できる。
【0061】
【数8】
【0062】
数8のQC2´は、第2キャパシタC2で充電された電荷量、C2は、第2キャパシタC2の静電容量を意味する。第1制御信号Φ1及び第2制御信号Φ2の状態に応じて、第1キャパシタC1及び第2キャパシタC2に充電された総電荷量は、数9のように整理できる。
【0063】
【数9】
【0064】
数9において左側のQC1+QC2の式は、<ケース1>によって、第1キャパシタC1及び第2キャパシタC2に充電された総電荷量を表す。右側のQC1´+QC2´の式は、<ケース2>によって、第1キャパシタC1及び第2キャパシタC2に充電された総電荷量を表す。したがって、数9は、数2、数4、数6及び数8を用いて、数10のように整理できる。
【0065】
【数10】
【0066】
数10は、第1出力電圧Vchannel1に関して、数11のように整理できる。
【0067】
【数11】
【0068】
数11を参照すると、基準電圧VREF*は、第1及び第2キャパシタC1、C2の静電容量の設定に応じて増幅されうる。したがって、第5スイッチM5に第1電圧V1が印加される場合に、第1キャパシタC1の静電容量を第2キャパシタC2の静電容量よりK/2倍大きく設定する。これにより、<ケース1>及び<ケース2>を行った増幅部540は、基準電圧VREF*をK/2倍だけ増幅し、該増幅された基準電圧と第1電圧V1とが加算された第1出力電圧Vchannel1を出力するようになる。一方、第1電圧V1が0Vである場合に、増幅部540は、第1キャパシタC1の静電容量を第2キャパシタC2の静電容量よりK倍だけ大きく設定することによって、基準電圧VREF*がK倍だけ増幅された第1出力電圧Vchannel1を出力することができる。
【0069】
第2に、第2スイッチM2、第3スイッチM3及び第5スイッチM5に第1制御信号Φ1が印加され、第1スイッチM1及び第4スイッチM4に第2制御信号Φ2が印加される場合である。ここで、第5スイッチM5の他端及び出力バッファ541の非反転端子に印加される第1電圧V1が負極ガンマ(Negative Gamma)である場合には、第1制御信号Φ1を受け取る第2スイッチM2、第3スイッチM3及び第5スイッチM5と、第2制御信号Φ2を受け取る第1スイッチM1及び第4スイッチM4を備える増幅部をさらに設置することができる。
【0070】
<ケース3>
第1制御信号Φ1がハイ状態で、第2制御信号Φ2がロー状態である場合に、第1スイッチM1はターンオフし、第2スイッチM2はターンオンする。ここで、第2スイッチM2の他端は接地されるので、第1キャパシタC1の一端に接地電圧(0V)が充電されうる。これにより、第1キャパシタC1の他端には、第3スイッチM3のターンオンにより第1電圧V1及びオフセット電圧Voffsetが加算された電圧が充電される。したがって、第1キャパシタC1に充電された電圧は、数12のように整理できる。
【0071】
【数12】
【0072】
数12のVC1は、第1キャパシタC1に充電された電圧、V1は、第1電圧V1、Voffsetは、出力バッファ541のオフセット電圧Voffsetを意味する。第1キャパシタC1に充電された電荷量QC1は、数13のように整理できる。
【0073】
【数13】
【0074】
数13のQC1は、第1キャパシタC1で充電された電荷量、C1は、第1キャパシタC1の静電容量を意味する。また、第2キャパシタC2の一端は、出力バッファ541の反転端子に接続されるので、第1電圧V1にオフセット電圧Voffsetが加算された電圧が充電されうる。第2キャパシタC2の他端には、第5スイッチM5のターンオンにより第1電圧V1が充電されうる。ここで、第4スイッチM4は、ロー状態の第2制御信号Φ2を受け取るので、ターンオフする。これにより、第2キャパシタC2に充電された電圧は、数14のように整理できる。
【0075】
【数14】
【0076】
第2キャパシタC2に充電された電荷量QC2は、数15のように整理できる。
【0077】
【数15】
【0078】
数15のQC2は、第2キャパシタC2に充電された電荷量、C2は、第2キャパシタC2の静電容量を意味する。
【0079】
<ケース4>
第1制御信号Φ1は、ロー状態になり、第2制御信号Φ2は、ハイ状態になる場合に、第1スイッチM1はターンオンし、第2スイッチM2はターンオフする。これにより、選択スイッチ部530から選択された基準電圧VREF*は、第1キャパシタC1の一端に充電される。第1キャパシタC1の他端は、出力バッファ541の反転端子に接続されるので、第1電圧V1に出力バッファ541のオフセット電圧Voffsetが加算された電圧が充電されうる。これにより、第1キャパシタC1に充電された電圧は、数16のように整理できる。
【0080】
【数16】
【0081】
数16のVC1´は、第1キャパシタC1に充電された電圧を意味する。第1キャパシタC1に充電された電荷量QC1は、数17のように整理できる。
【0082】
【数17】
【0083】
数17のQC1´は、第1キャパシタC1で充電された電荷量、C1は、第1キャパシタC1の静電容量を意味する。また、第2キャパシタC2の一端は、出力バッファ541の反転端子に接続されるので、第1電圧V1にオフセット電圧Voffsetが加算された電圧が充電されうる。第2キャパシタC2の他端と接続された第5スイッチM5は、ロー状態である第1制御信号Φ1を受け取るので、ターンオフする。第4スイッチM4は、ハイ状態である第2制御信号Φ2を受け取るので、ターンオンする。これにより、第2キャパシタC2の他端には、出力バッファ541の出力電圧が感知される。ここで、出力電圧は、第2出力電圧Vchannel2と表記できる。第2キャパシタC2の一端は、出力バッファ541の反転端子に接続されるので、第1電圧V1にオフセット電圧Voffsetが加算された電圧が充電される。したがって、第2キャパシタC2に充電された電圧は、数18のように整理できる。
【0084】
【数18】
【0085】
数18のVC2´は、第2キャパシタC2に充電された電圧を意味する。第2キャパシタC2に充電された電荷量QC2´は、数19のように整理できる。
【0086】
【数19】
【0087】
数19のQC2´は、第2キャパシタC2で充電された電荷量、C2は、第2キャパシタC2の静電容量を意味する。第1制御信号Φ1及び第2制御信号Φ2の状態に応じて、第1キャパシタC1及び第2キャパシタC2の充電された総電荷量は、数20のように整理できる。
【0088】
【数20】
【0089】
数20において左側のQC1+QC2の式は、<ケース3>を行った第1キャパシタC1及び第2キャパシタC2の総電荷量を意味する。右側のQC1´+QC2´の式は、<ケース4>を行った第1キャパシタC1及び第2キャパシタC2に充電された総電荷量を表す。したがって、数20は、数13、数15、数17及び数18を用いて、数21のように整理できる。
【0090】
【数21】
【0091】
数21を第2出力電圧Vchannel2に関して整理すると、数22のとおりである。
【0092】
【数22】
【0093】
数22を参照すると、基準電圧VREF*は、第1キャパシタC1及び第2キャパシタC2の静電容量の設定に応じて増幅されうる。したがって、第5スイッチM5に第1電圧V1を印加して使用する場合に、第1キャパシタC1の静電容量を第2キャパシタC2の静電容量よりK/2倍大きく設定できる。これにより、増幅部540は、基準電圧VREF*をK/2倍だけ増幅し、該増幅された基準電圧と第1電圧V1が減算された第2出力電圧Vchannel2を出力するようになる。
【0094】
したがって、本発明のディスプレイ駆動装置は、低いレベルの電圧で駆動されるが、増幅部540の増幅機能により出力駆動用バッファアンプに使用される電源電圧のレベルで駆動されるディスプレイ駆動装置と同様に駆動されうる。これにより、デジタル/アナログ変換部500に備えられたデコーダ520及び選択スイッチ部530の数多くの回路素子は、低いレベルの電圧で駆動されるので、各素子の大きさを減少させうるようになる。一方、デジタル/アナログ変換部500及び増幅部540は、低い入力の電圧レベルを増幅するレベルシフタの機能を行うようになる。これにより、本発明のディスプレイ駆動装置は、レベルシフタ無しで駆動できることによって、全体的な回路面積をさらに減少させうるようになる。
【0095】
図7は、増幅部540に設置された第1電圧付加回路550を示す図である。
【0096】
図7に示すように、第1電圧付加回路550は、一端が第2キャパシタC2の一端に接続された第3キャパシタC3、一端が第3キャパシタC3の他端に接続された第6スイッチM6、及び一端が第3キャパシタC3の他端に接続された第7スイッチM7を備える。ここで、第6スイッチM6及び第7スイッチM7には、第1制御信号Φ1及び第2制御信号Φ2がそれぞれ交差して印加される。例えば、第6スイッチM6に第1制御信号Φ1が印加され、第7スイッチM7に第2制御信号Φ2が印加された後、第6スイッチM6に第2制御信号Φ2が印加され、第7スイッチM7に第1制御信号Φ1が印加されうる。第6スイッチM6の他端にMビットにN(Nは、正の整数)ビットが加算された(M+N)ビットデータ信号のうち、下位Nビットデータ信号に対応する第2電圧V2が印加されることが好ましい。
【0097】
以下、第1制御信号Φ1及び第2制御信号Φ2の状態に応じる第1電圧付加回路550及び増幅部540の駆動方式について説明する。
【0098】
第1に、第6スイッチM6に第1制御信号Φ1が印加され、第7スイッチM6に第2制御信号Φ2が印加される場合である。
【0099】
<ケース1−1>
第1制御信号Φ1がハイ状態で、第2制御信号Φ2がロー状態である場合に、第6スイッチM6はターンオンし、第7スイッチM7はターンオフする。これにより、第6スイッチM6の他端に印加された第2電圧V2が第3キャパシタC3の他端に充電される。第3キャパシタC3の一端は、出力バッファ541の反転端子に接続されるので、第1電圧V1にオフセット電圧Voffsetが加算された電圧が充電される。したがって、第3キャパシタC3に充電された電圧は、数23のように整理できる。
【0100】
【数23】
【0101】
数23のVC3は、第3キャパシタC3に充電された電圧を意味する。また、第3キャパシタC3に充電された電荷量QC3は、数24のように整理できる。
【0102】
【数24】
【0103】
数24のQC3は、第3キャパシタC3に充電された電荷量、C3は、第3キャパシタC3の静電容量を意味する。
【0104】
<ケース2−1>
第1制御信号Φ1がロー状態になり、第2制御信号Φ2がハイ状態になる場合に、第6スイッチM6はターンオフし、第7スイッチM7はターンオンする。ここで、第7スイッチM7の他端は、図7に示すように接地されている。第7スイッチM7の一端は、第1電圧V1にオフセット電圧Voffsetが加算された電圧が充電される。したがって、第3キャパシタC3で充電された電圧は、数25のように整理できる。
【0105】
【数25】
【0106】
数25のVC3´は、第3キャパシタC3で充電された電圧を意味する。第3キャパシタC3に充電された電荷量QC3´は、数26のように整理できる。
【0107】
【数26】
【0108】
数26のQC3´は、第3キャパシタC3の電荷量、C3は、第3キャパシタC3の静電容量を意味する。第1制御信号Φ1及び第2制御信号Φ2の状態変化に応じる第1、第2及び第3キャパシタC1、C2、C3の総電荷量は、数27のように整理できる。
【0109】
【数27】
【0110】
数27において左側のQC1+QC2+QC3の式は、<ケース1>と同時に<ケース1−1>を行った後、第1、第2及び第3キャパシタC1、C2、C3に充電された総電荷量を意味する。また、右側のQC1´+QC2´+QC3´の式は、<ケース2>と同時に<ケース2−1>を行った後、第1、第2及び第3キャパシタC1、C2、C3に充電された総電荷量を意味する。したがって、数9、数24及び数26を用いて、数27は、数28のように整理できる。
【0111】
【数28】
【0112】
数28の第3出力電圧Vchannel3は、<ケース1>、<ケース1−1>、<ケース2>及び<ケース2−1>を行った後、出力バッファ541の出力端で感知される出力電圧を意味する。数28は、第3出力電圧Vchannel3に関して数29のように整理できる。
【0113】
【数29】
【0114】
数29を参照すると、増幅部540は、第1出力電圧Vchannel1に第2電圧V2が加算された第3出力電圧Vchannel3を出力する。第2電圧V2の大きさは、第2キャパシタC2及び第3キャパシタC3の静電容量の設定に応じて調節できる。したがって、第1電圧付加回路550がさらに設置された増幅部540は、第1出力電圧Vchannel1及びMビットにN(Nは、正の整数)ビットが加算された(M+N)ビットデータ信号のうち、下位Nビットデータ信号に対応する第2電圧V2が加算された第3出力電圧Vchannel3を出力するようになる。
【0115】
第2に、第6スイッチM6に第2制御信号Φ2が印加され、第7スイッチM7に第1制御信号Φ1が印加される場合である。
【0116】
<ケース3−1>
第1制御信号Φ1がハイ状態で、第2制御信号Φ1がロー状態である場合に、第6スイッチM6はオフし、第7スイッチM7はオンする。ここで、第7スイッチM7の他端は、図7に示すように接地されている。第3キャパシタC3の一端は、出力バッファ541の反転端子に接続されるので、第1電圧V1にオフセット電圧Voffsetが加算された電圧が充電される。したがって、第3キャパシタC3の充電された電圧は、数30のように整理できる。
【0117】
【数30】
【0118】
数30のVC3は、第3キャパシタC3に充電された電圧を意味する。第3キャパシタC3に充電された電荷量QC3は、数31のように整理できる。
【0119】
【数31】
【0120】
数31のQC3は、第3キャパシタC3に充電された電荷量、C3は、第3キャパシタC3の静電容量を意味する。
【0121】
<ケース4−1>
第1制御信号Φ1は、ロー状態になり、第2制御信号Φ2は、ハイ状態になる場合に、第6スイッチM6はターンオンし、第7スイッチM7はターンオフする。これにより、第6スイッチM6の他端に印加される第2電圧V2は、第3キャパシタC3の他端に充電される。第3キャパシタC3の一端は、出力バッファ541の反転端子に接続されるので、第1電圧V1にオフセット電圧Voffsetが加算された電圧が充電される。したがって、第3キャパシタC3の充電された電圧は、数32のように整理できる。
【0122】
【数32】
【0123】
数32のVC3´は、第3キャパシタC3に充電された電圧を意味する。第3キャパシタC3に充電された電荷量QC3´は、数33のように整理できる。
【0124】
【数33】
【0125】
数33のQC3´は、第3キャパシタC3に充電された電荷量、C3は、第3キャパシタC3の静電容量を意味する。したがって、第1キャパシタC1、第2キャパシタC2及び第3キャパシタC3の総電荷量は、数34のように整理できる。
【0126】
【数34】
【0127】
数34において左側のQC1+QC2+QC3の式は、<ケース3>と同時に<ケース3−1>を行った後、第1、第2及び第3キャパシタC1、C2、C3に充電された総電荷量を意味する。右側のQC1´+QC2´+QC3´の式は、<ケース4>と同時に<ケース4−1>を行った後、第1、第2及び第3キャパシタC1、C2、C3に充電された総電荷量を意味する。したがって、数20、数31及び数33を用いて、数34は、数35のように整理できる。
【0128】
【数35】
【0129】
数35の第4出力電圧Vchannel4は、<ケース3>、<ケース3−1>、<ケース4>及び<ケース4−1>を行った後、出力バッファ541の出力端で感知される出力電圧を意味する。数35は、第4出力電圧Vchannel4に関して数36のように整理できる。
【0130】
【数36】
【0131】
数36を参照すると、増幅部540は、第2出力電圧Vchannel2から第2電圧V2が減算された第4出力電圧Vchannel4を出力する。ここで、第2電圧V2の大きさは、第2キャパシタC2及び第3キャパシタC3の静電容量の設定に応じて調節されうる。したがって、第1電圧付加回路550がさらに設置された増幅部540は、第2出力電圧Vchannel2から(M+N)ビットデータ信号のうち、下位Nビットデータ信号に対応する第2電圧V2が減算された第4出力電圧Vchannel3を出力する。したがって、第1電圧付加回路550及び増幅部540は、2M個のデータ信号に対応する出力電圧のレベルをNビット分だけより分割できるようになる。これにより、デコーダ520及び選択スイッチ530の面積の最小化を維持し、かつディスプレイ駆動装置の解像度を増加させることができる。
【0132】
以下、添付された図面を参照して、第2の実施の形態によるディスプレイ駆動装置の増幅部について説明する。
【0133】
図8は、本発明の第2の実施の形態による増幅部を示す図である。
【0134】
図8に示すように、増幅部540は、デジタル/アナログ変換部600から選択された基準電圧が一端に印加される第8スイッチM8、一端が第8スイッチM8の他端に接続された第9スイッチM9、一端が第9スイッチM9の一端と接続された第4キャパシタC4、一端が第4キャパシタC4の他端に接続された第10スイッチM10、一端が第10スイッチM10の一端に接続された第5キャパシタC5、一端が第5キャパシタC5の他端に接続され、他端が第10スイッチM10の他端に接続された第11スイッチM11、一端が第11スイッチM11の一端に接続された第12スイッチM12、反転端子が第4キャパシタC4の他端に接続され、非反転端子及び反転端子で感知された電圧の大きさを比較して比較信号を出力する比較器565、及び比較信号に応じて第4キャパシタC4及び第5キャパシタC5に流れる電流の方向を制御する電流電源部570を備える。ここで、電流電源部570は、比較器565の比較信号に応じて、電流電源部570から第4及び第5キャパシタC4、C5の方向へ電流を出力する第1電流電源571、及び第4キャパシタC4及び第5キャパシタC5から電流電源部570の方向へ電流を出力する第2電流電源573を備える。ここで、比較器565は、反転端子と非反転端子で感知される電圧の大きさを比較して、電流電源部570に比較信号を出力する。出力された比較信号は、第1電流電源571又は第2電流電源573を駆動させるようになる。例えば、比較器565の非反転端子で感知される電圧が反転端子で感知される電圧より大きい場合に、第1電流電源571が駆動されて、第5キャパシタC5から第4キャパシタC4の方向へ電流が流れるようになる。これに対し、反転端子で感知される電圧の大きさが大きい場合には、第2電流電源573が駆動されて、第4キャパシタC4から第5キャパシタC5の方向へ電流が流れるようになる。また、反転端子及び非反転端子に感知される電圧の大きさが同じな場合に、電流電源部50はオフ状態となる。第12スイッチM12の他端及び出力バッファ541の非反転端子に電源電圧(約12V〜18V)の半分である第3電圧V3が印加されることが好ましい。また、第8及び第9スイッチM8、M9に互いに逆相である第3制御信号Φ3及び第4制御信号Φ4がそれぞれ交差して印加される。例えば、第8スイッチM8に第3制御信号Φ3が印加され、第9スイッチM9に第4制御信号Φ4が印加された後、第8スイッチM8に第4制御信号Φ4が印加され、第9スイッチM9に第3制御信号Φ3が印加されうる。第10及び第12スイッチM10、M12に第3制御信号Φ3が印加され、第11スイッチM11に第4制御信号Φ4が印加される。
【0135】
以下、第3及び第4制御信号Φ3、Φ4に応じる増幅部の駆動方式について説明する。
【0136】
第1に、第8スイッチM8、第10スイッチM10及び第12スイッチM12に第3制御信号Φ3が印加され、第9スイッチM9及び第11スイッチM11に第4制御信号Φ4が印加される場合である。
【0137】
<ケース5>
第3制御信号Φ3がハイ状態であり、第4制御信号Φ4がロー状態である場合に、第8スイッチM8はターンオンし、第9スイッチM9はターンオフする。これにより、選択スイッチ部530から選択された基準電圧VREF*は、第4キャパシタC4の一端に充電される。第4キャパシタC4の他端は、比較器565の反転端子に接続される。また、第4キャパシタC4の他端には、比較器565の反転端子と出力端との間のフィードバック経路上に設置された第10スイッチM10のオンにより、第3電圧V3及びオフセット電圧Voffsetが加算された電圧が充電される。第5キャパシタC5の一端は、比較器565の反転端子に接続されるので、第3電圧V3及びオフセット電圧Voffsetが加算された電圧が充電されうる。第3電圧V3が印加される第12スイッチM12は、第3制御信号Φ3によりターンオンして、第5キャパシタC5の他端に第3電圧V3を充電させるようになる。このとき、電流電源部570はオフする。
【0138】
<ケース6>
第3制御信号Φ3は、ロー状態になり、第4制御信号Φ4がハイ状態になると、第8スイッチM8はターンオフし、第9スイッチM9はターンオンする。ここで、第9スイッチM9の他端は接地されうる。これにより、第4キャパシタC4の一端に充電された基準電圧VREF*は、接地電圧(0V)で放電され、第4キャパシタC4の他端の電圧も基準電圧VREF*だけ減少するようになる。これにより、比較器565の反転端子で感知される電圧の大きさは、第3電圧V3に固定された非反転端子で感知される電圧より低く感知される。したがって、比較器565は、第1電流電源571を駆動させる比較信号を出力するようになる。第1電流電源571から出力された電流は、ハイ状態の第4制御信号Φ4を受け取った第11スイッチM11のオンにより、第5キャパシタC5から第4キャパシタC4の方向へ流れるようになる。第1電流電源571から出力された電流により、第4キャパシタC4及び第5キャパシタC5に電圧が充電され始める。以後、第4キャパシタC4の他端の電圧が比較器の非反転端子の電圧程度に増加されると、電流電源部570はオフする。結局、第4キャパシタC4の他端には、減少した基準電圧VREF*だけの電圧が充電される。ここで、第4キャパシタC4の両端の電圧変化は、数37のように表すことができる。
【0139】
【数37】
【0140】
数37の△VC4は、第4キャパシタC4の両端の電圧変化量、C4は、第4キャパシタC4の静電容量、及びIは、第4キャパシタC4に流れる電流を意味する。第4キャパシタC4の両端の電圧変化量は、第4キャパシタC4に充電された電圧△VC4を意味する。充電された電圧△VC4は、第4キャパシタC4の静電容量に反比例する。図8に示すように、第4及び第5キャパシタC4、C5は、直列に接続されているから、各キャパシタに流れる電流Iの量は同一である。第4キャパシタC4の静電容量を第5キャパシタC5の静電容量よりK倍大きく設定する場合に、第4キャパシタC4には、基準電圧VREF*だけ充電され、第5キャパシタC5には、K倍増幅された基準電圧を充電するようになる。したがって、第5キャパシタC5の電圧変化は、数38のように整理できる。
【0141】
【数38】
【0142】
数38を参照すると、第5キャパシタC5に充電された電圧△VC5は、第4キャパシタC4の電圧変化量△VC4よりK倍大きい。すなわち、第5キャパシタC5には、基準電圧VREF*がK倍増幅されて充電されうる。これに対し、第12スイッチM12の他端に第3電圧V3を印加する場合には、第4キャパシタC4の静電容量を第5キャパシタC5の静電容量よりK/2倍大きく設定する。これにより、増幅部540は、基準電圧VREF*をK/2倍だけ増幅し、第3電圧V3から増幅された基準電圧が加算された第5出力電圧を出力するようになる。したがって、第3電圧V3を印加しない場合に、第4キャパシタC4の静電容量を第5キャパシタC5の静電容量よりK倍大きく設定することによって、基準電圧VREF*がK倍だけ増幅された第5出力電圧を出力できるようになる。
【0143】
第2に、第9スイッチM9、第10スイッチM10及び第12スイッチM12に第3制御信号Φ3が印加され、第8スイッチM8及び第11スイッチM11に第4制御信号Φ4が印加される場合である。
【0144】
<ケース7>
第3制御信号Φ3がハイ状態で、第4制御信号Φ4がロー状態である場合に、第8スイッチM8はターンオフし、第9スイッチM9はターンオンする。これにより、第4キャパシタC4の一端には、接地電圧(0V)が充電される。第4キャパシタC4の他端は、比較器565の反転端子と出力端との間のフィードバック経路上に設置された第10スイッチM10のオンにより、第3電圧V3及びオフセット電圧Voffsetが加算された電圧が充電される。第5キャパシタC5の一端は、比較器565の反転端子に接続されるので、第3電圧V3及びオフセット電圧Voffsetが加算された電圧が充電される。第3電圧V3が印加される第12スイッチM12は、第3制御信号Φ3によりターンオンして、第5キャパシタC5の他端に第3電圧V3を充電させるようになる。このとき、電流電源部570はオフ状態である。
【0145】
<ケース8>
第3制御信号Φ3は、ロー状態になり、第4制御信号Φ4がハイ状態になると、第8スイッチM8はターンオンし、第9スイッチM9はターンオフする。これにより、第4キャパシタC4の一端には、選択スイッチ部530から選択された基準電圧VREF*が充電される。第4キャパシタC4の他端には、第3電圧V3及びオフセット電圧Voffsetに基準電圧VREF*だけ加算された電圧が充電される。したがって、第4キャパシタC4の他端で感知される電圧は、第3電圧V3を供給される非反転端子で感知される電圧より高い。これにより、比較器565は、第2電流電源573を駆動させる比較信号を出力する。第2電流電源573により第4キャパシタC4及び第5キャパシタC5から電流電源部570へ電流が流れるようになる。第4キャパシタC4の一端から他端へ電流が流れるにことにより、他端の電圧が減少し始める。第4キャパシタC4の一端の電圧が基準電圧VREF*に固定されており、非反転端子で感知される電圧が減少する。比較器565の反転端子の電圧が非反転端子の電圧と同一になると、第2電流電源573はオフ状態になる。したがって、第2電流電源57により第4キャパシタC4の総電圧は減少する。第4キャパシタC4で減少した電圧の変化量は、数39のように表すことができる。
【0146】
【数39】
【0147】
数39の−△VC4´は、第4キャパシタC4で電圧の減少量を意味する。
【0148】
電圧の減少量−△VC4´は、第4キャパシタC4の静電容量に反比例する。図8に示すように、第4キャパシタC4及び第5キャパシタC5は、直列に接続されているから、各キャパシタに流れる電流Iの量は同一である。ここで、第4キャパシタC4の静電容量を第5キャパシタC5の静電容量よりK倍大きく設定する場合に、第4キャパシタC4が基準電圧VREF*だけを放電する間に、第5キャパシタC5には、K倍増幅された電圧を放電するようになる。したがって、第5キャパシタC5の放電された電圧は、数40のように整理できる。
【0149】
【数40】
【0150】
数40を参照すると、第5キャパシタC5の電圧減少量−△VC5は、第4キャパシタC4の電圧減少量−△VC4よりK倍大きい。すなわち、第5キャパシタC5には、基準電圧VREF*がK倍増幅された基準電圧Vだけの電圧が放電されうる。さらに他の方法で、第12スイッチM12の他端に第3電圧V3が印加される場合に、第4キャパシタC4の静電容量を第5キャパシタC5の静電容量よりK/2倍大きく設定する。これにより、増幅部540は、第3電圧V3からK/2倍増幅された基準電圧が減算された第6出力電圧を出力するようになる。
【0151】
図9は、増幅部540でさらに設置された第2電圧付加回路580を示す図である。
【0152】
図9に示すように、第2電圧付加回路580は、一端が第5キャパシタC5の一端に接続された第6キャパシタC6、一端が第6キャパシタC6の他端に接続された第13スイッチM13、及び一端が第6キャパシタC6の他端に接続された第14スイッチM14を備える。ここで、第13スイッチM13及び第14スイッチM14に第3制御信号Φ3及び第4制御信号Φ4が交差して印加される。例えば、第13スイッチM13に第3制御信号Φ3が印加され、第14スイッチM14に第4制御信号Φ4が印加された後、第13スイッチM13に第4制御信号Φ4が印加され、第14スイッチM14に第3制御信号Φ3が印加されうる。第13スイッチM13の他端に(M+N)ビットデータ信号のうち、下位Nビットデータ信号に対応する第4電圧V4が印加される。
【0153】
以下、第3制御信号Φ3及び第4制御信号Φ4の状態に応じる第2電圧付加回路580及び増幅部540の駆動方式について説明する。
【0154】
第1に、第13スイッチM13に第3制御信号Φ3が印加され、第14スイッチM14に第4制御信号Φ4が印加される場合である。
【0155】
<ケース5−1>
第3制御信号Φ3は、ハイ状態で、第4制御信号Φ4は、ロー状態である場合に、第13スイッチM13はターンオンし、第14スイッチM14はターンオフする。これにより、第13スイッチM13の他端に印加される第4電圧V4は、第6キャパシタC6の他端に充電される。第6キャパシタC6の一端には、第3電圧V3にオフセット電圧Voffsetが加算された電圧が充電される。
【0156】
<ケース6−1>
第3制御信号Φ3は、ロー状態になり、第4制御信号Φ4は、ハイ状態になると、第13スイッチM13はターンオフし、第14スイッチM14はターンオンする。これと同時に、第2電圧付加回路580は、<ケース6>を行う比較器565により第1電流電源571が駆動される。これにより、第6キャパシタC6の他端には、第14スイッチM14のオンにより第4電圧V4だけ放電される。結局、第6キャパシタC6の総電圧は、第4電圧V4だけ減少するから、第1電流電源571により第6キャパシタC6を再度第4電圧V4だけ充電する過程において、第5キャパシタC5の総電圧も第4電圧V4だけ増加させるようになる。したがって、増幅部540は、第5出力電圧に第4電圧V4が加算された第7出力電圧を出力するようになる。
【0157】
第2に、第13スイッチM13に第4制御信号Φ4が印加され、第14スイッチM14に第3制御信号Φ3が印加される場合である。
【0158】
<ケース7−1>
第3制御信号Φ3がハイ状態で、第4制御信号Φ4がロー状態である場合に、第13スイッチM13はターンオフし、第14スイッチM14はターンオンする。これにより、第6キャパシタC6の他端には、接地電圧(0V)が充電され、一端には、第3電圧V3にオフセット電圧Voffsetが加算された電圧が充電される。
【0159】
<ケース8−1>
第3制御信号Φ3がハイ状態になり、第4制御信号Φ4がロー状態になると、第13スイッチM13はターンオンし、第14スイッチM14はターンオフする。これと同時に、第2電圧付加回路580は、<ケース8>を行う比較器565により第2電流電源573が駆動される。第6キャパシタC6の他端には、第13スイッチM13のオンにより第4電圧V4だけが充電される。結局、第6キャパシタC6の総電圧は、第4電圧V4だけ増加されるから、比較器565により第2電流電源573が駆動されて、第6キャパシタC6を再度第4電圧電源V4だけ放電する過程において直列に接続された第5キャパシタC5の総電圧も、第4電圧V4だけ減少する。したがって、増幅部540は、第6出力電圧から第4電圧V4が減算された第8出力電圧を出力するようになる。
【0160】
以下、添付された図面を参照して、本発明の第3の実施の形態によるディスプレイ駆動装置の増幅部について説明する。
【0161】
図10及び図11は、本発明の第3の実施の形態による増幅部を示す図である。
【0162】
図10に示すように、増幅部540は、第15スイッチM15、第16スイッチM16、第17スイッチM17、第7キャパシタC7、第8キャパシタC8及び出力バッファ580を備える。第15スイッチM15の一端には、デジタル/アナログ変換部500から選択された基準電圧が印加される。第16スイッチM16の一端は、第15スイッチM15の他端と接続される。第7キャパシタC7の一端は、第15スイッチM15の他端及び第16スイッチM16の一端と接続される。第17スイッチM17の一端は、第7キャパシタC7の他端と接続される。第8キャパシタC8は、第17スイッチM17と並列接続される。すなわち、第8キャパシタC8の一端は、第17スイッチM17の一端と接続され、他端は、第17スイッチM17の他端と接続される。出力バッファ580は、反転端子が第17スイッチM17の一端と接続され、出力端子が第17スイッチM17の他端と接続されるように設置される。出力バッファの非反転端子に電源電圧の半分である第4電圧が印加される。
【0163】
以下、第5及び第6制御信号Φ5、Φ6に応じる増幅部の駆動方式について説明する。
【0164】
第1に、図10を参照して、正極性の階調電圧を出力する増幅部の駆動方式について説明する。
【0165】
図10に示すように、第15スイッチM15及び第17スイッチM17には、第5制御信号Φ5が印加され、第16スイッチM16には、第6制御信号Φ6が印加される。ここで、第5制御信号Φ5及び第6制御信号Φ6は、互いに反対の位相を有することができる。
【0166】
まず、第5制御信号Φ5がハイ状態で、第6制御信号Φ6がロー状態である場合に、第15スイッチM15及び第17スイッチM17がターンオンする。これにより、第7キャパシタC7には、選択スイッチ部530から選択された基準電圧VREF*に対応する電荷が充電される。以後、第5制御信号Φ5がロー状態になり、第6制御信号Φ6がハイ状態に変わるようになると、第7キャパシタC7に充電された電荷は、第8キャパシタC8に移動するようになる。このとき、増幅部540は、第15スイッチM15がターンオフすることによって、デジタル/アナログ変換部500との接続が遮断されうる。したがって、出力バッファ580から出力される出力値を次の式のように表すことができる。
【0167】
【数41】
【0168】
数41を参照すると、基準電圧VREF*は、第7キャパシタC7及び第8キャパシタC8の静電容量の設定に応じて増幅されうる。これにより、増幅部540は、デジタル/アナログ変換部から電源電圧の1/K倍である入力電圧を受け取って、選択された基準電圧をK/2倍増幅し、該増幅された基準電圧と第4電圧44とが加算された正極性の階調電圧Vpos.outを出力できるようになる。
【0169】
第2に、図11を参照して、負極性の階調電圧を出力する増幅部の駆動方式について説明する。図11に示すように、第16スイッチM16及び第17スイッチM17には、第5制御信号Φ5が印加され、第15スイッチM15には、第6制御信号Φ6が印加される。ここで、第5制御信号Φ5及び第6制御信号Φ6は、互いに反対の位相を有することができる。
【0170】
まず、第5制御信号Φ5がハイ状態で、第6制御信号Φ6がロー状態である場合に、第15スイッチM15はターンオフし、第16スイッチM16及び第17スイッチM17はターンオンする。これにより、増幅部540は、デジタル/アナログ変換部500と電気的に接続が切れた状態となる。以後、第5制御信号Φ5がロー状態になり、第6制御信号Φ6がハイ状態に変わるようになると、第15スイッチM15はターンオンして、第7キャパシタC7及び第8キャパシタC8を介して電荷が移動するようになる。これにより、出力バッファ580から出力される出力値を次の式のように表すことができる。
【0171】
【数42】
【0172】
数42を参照すると、基準電圧VREF*は、第7キャパシタC7及び第8キャパシタC8の静電容量の設定に応じて増幅されうる。これによって、増幅部540は、デジタル/アナログ変換部500から電源電圧の1/K倍である入力電圧を受け取って、選択された基準電圧をK/2倍増幅できるようになる。したがって、増幅部540は、第4電圧44から増幅された基準電圧が減算された負極性の階調電圧Vneg.outを出力できるようになる。
【0173】
本発明によるディスプレイ駆動装置は、低いレベルの電圧で駆動されることによって、電力消費を最小化させることができる。また、本発明によるディスプレイ駆動装置は、一つの回路を介して正極性の階調電圧と負極性の階調電圧をすべて出力し、レベルシフタ無しで駆動できることによって、回路面積を最小化させることができる。
【図面の簡単な説明】
【0174】
【図1】本発明に適用される一般的なディスプレイ装置の構成を示すブロック図である。
【図2】本発明に適用される一般的なディスプレイ装置の構成を示すブロック図である。
【図3】従来のディスプレイ駆動装置を示す図である。
【図4】従来のディスプレイ駆動装置を示す図である。
【図5】本発明の第1の実施の形態によるディスプレイ駆動装置を示す図である。
【図6】本発明の第1の実施の形態によるディスプレイ駆動装置を示す図である。
【図7】本発明の第1の実施の形態によるディスプレイ駆動装置を示す図である。
【図8】本発明の第2の実施の形態によるディスプレイ駆動装置を示す図である。
【図9】本発明の第2の実施の形態によるディスプレイ駆動装置を示す図である。
【図10】本発明の第3の実施の形態によるディスプレイ駆動装置を示す図である。
【図11】本発明の第3の実施の形態によるディスプレイ駆動装置を示す図である。
【符号の説明】
【0175】
500 デジタル/アナログ変換部
510 基準電圧源
520 デコーダ
530 選択スイッチ部
540 増幅部
541、580 出力バッファ
550 第1電圧付加回路
558 第2電圧付加回路
565 比較器
570 電流電源部
【技術分野】
【0001】
本発明は、ディスプレイ駆動装置に関し、さらに詳細には、平板ディスプレイ駆動装置に関する。
【背景技術】
【0002】
一般に、平板ディスプレイ(Flat Panel Display:FPD)装置とは、数センチメートルからミリメートル程度の厚さを有する薄型のデジタル映像表示装置を意味する。平板ディスプレイ装置には、アクティブマトリクス型液晶表示装置(Active−Matrix Liquid Crystal Display:AMLCD)及びアクティブマトリクス型有機発光素子ディスプレイ(Active−Matrix Organic Light Emitting Diode:AMOLED)などがある。
【0003】
図1は、一般的なディスプレイ装置の構成を示すブロック図である。
【0004】
ディスプレイパネルのピクセル回路104は、ディスプレイドライバー集積回路により駆動される。ディスプレイドライバー集積回路は、カラムドライバー集積回路102及びロードライバー集積回路103で構成される。ディスプレイドライバー集積回路は、ロードライバー集積回路103によりピクセル回路104の行を順次選択し、カラムドライバー集積回路102により各ピクセルに表現される階調(Gray Scale)に該当する電圧又は電流を供給する。また、カラムドライバー集積回路102及びロードライバー集積回路103の信号は、タイミングコントローラ101により制御される。ディスプレイ装置の駆動のための電源は、直流−直流変換器100から供給される。
【0005】
図2は、図1に示すカラムドライバー集積回路102の構成を示すブロック図である。
【0006】
カラムドライバー集積回路102は、シフトレジスタ200、第1ラッチ部201及び第2ラッチ部202、デジタル/アナログ変換器203及び出力部205を備える。また、基準電圧を生成してカラムドライバー集積回路102に供給する基準電圧源207を備える。
【0007】
第1ラッチ部201から入力RGB信号のデジタルビットの個数Nによって各チャネルに出力される基準電圧の出力個数は2N個と決まる。ドットインバージョン(Dot inversion)方式を適用する場合に、ピクセル回路のうち、奇数ラインのデジタル/アナログ変換器は、2N個の正極性ガンマ基準電圧の中から一つの電圧を選択するようになり、奇数ラインと隣接した偶数ラインのデジタル/アナログ変換器は、2N個の負極性ガンマ基準電圧の中から一つの電圧を選択するようになる。
【0008】
基準電圧源207は、抵抗列を用いて複数の基準電圧を生成する。ここで、抵抗列は、カラムドライバー集積回路102当たり一個ずつ存在するようになる。抵抗列により生成された基準電圧をデータ信号に対応するアナログ信号に変換するデジタル/アナログ変換器203は、チャネル当たり一個ずつ存在する。したがって、抵抗列部分を除いたデジタル/アナログ変換器203の部分は、カラムドライバー集積回路102当たり数百個ずつ存在するので、ディスプレイ駆動装置の面積を決定する重要な要素となる。
【0009】
図3及び図4は、従来のディスプレイ駆動装置を示す図である。
【0010】
図3に示すディスプレイ駆動装置は、レベルシフタ310、デコーダ320、基準電圧源300、デジタル/アナログ変換器330及び出力部340を備える。
【0011】
基準電圧源300は、出力駆動用バッファアンプに使用される電源電圧を受け取り、抵抗列を用いて基準電圧を生成する。抵抗列により生成された基準電圧は、0V〜12V又は0V〜18Vの値を有する。このように生成された基準電圧は、デジタル/アナログ変換器330に設置されたトランジスタにそれぞれ供給される。ここで、トランジスタは、デコーダ320から出力されたデータ信号に対応する基準電圧を選択するようになる。すなわち、基準電圧は、デコーダ320から出力されたデータ信号に応じて、トランジスタのスイッチング動作により選択される。一方、デコーダ302は、0V〜3.3V(又は5V)範囲のデジタル電圧のレベルを有するデータ信号をラッチ部から受け取る。したがって、デジタル/アナログ変換器330に設置されたトランジスタが約0V〜12Vの範囲を有する基準電圧を制御するためには、デコーダ302で処理されるデジタル電圧のレベルを増幅させなければならない。これにより、デコーダ302の前端に設置されたレベルシフタ310により、デコーダ302でデータ信号を処理するための電圧レベルを出力駆動用バッファアンプに使用される電源電圧のレベルに増幅させるようになる。ここで、デコーダ302及びデジタル/アナログ変換器330が12V〜18V程度の高いレベルの電圧を処理するためには、デコーダ302及びデジタル/アナログ変換器330の内部に設置された複数のトランジスタの最小の大きさが増加されなければならない。このようにトランジスタの大きさが増加することにより、デコーダ302及びデジタル/アナログ変換器330の面積増加は不可避となる。
【0012】
図4は、従来のディスプレイ駆動装置を示す図である。
【0013】
図4のディスプレイ駆動装置は、デコーダ410、レベルシフタ420、基準電圧源400、デジタル/アナログ変換器430及び出力部440を備える。図4のディスプレイ駆動装置は、図3を参照して説明されたディスプレイ駆動装置の駆動方式と同様である。しかしながら、図3とは異なり、デコーダ410の次段にレベルシフタ420が設置されている。デコーダ410は、0V又は3.3Vの電圧レベルを有するデータ信号を処理して、レベルシフタ420に出力する。
【0014】
レベルシフタ420は、低い電圧レベルのデータ信号をデジタル/アナログ変換器430のトランジスタがスイッチング動作を行うことができるように増幅する機能を果たす。これにより、デコーダ410に設置されたトランジスタは、低い電圧レベルのデータ信号を処理するから、その大きさを減少させることができる。しかしながら、デジタル/アナログ変換器430に設置されたトランジスタは、レベルシフタ420により高い電圧レベルに増幅されたデータ信号を用いて基準電圧を制御するため、デジタル/アナログ変換器430に設置されたトランジスタの大きさは減少しない。また、レベルシフタ420は、デコーダ410から出力されるデータ信号を受け取るから、データ信号の個数分だけ設置されなければならない。例えば、8ビットデコーダから出力されるデータ信号を受け取る場合には、28=256個のレベルシフタ420が設置されなければならない。さらに設置されたレベルシフタ420により、ディスプレイ駆動装置の面積は増加するようになる。したがって、ディスプレイ駆動装置においてレベルシフタ420が占める面積の増加とデコーダサイズの減少とは、トレードオフ(Trade−off)関係を有することによって、結局、ディスプレイ駆動装置の面積を増加させるようになる。
【非特許文献1】「An 8−bit Digital Data Driver for Color TFT−LCDs」F.Kato,M.Yotsuyanagi,M.Ishida SID 96 DIGEST VOL 27,1996,247〜250頁
【発明の開示】
【発明が解決しようとする課題】
【0015】
本発明は、上述の問題点に鑑みてなされたもので、その目的は、回路面積及び電力消費を最小化させることができるディスプレイ駆動装置を提供することにある。
【課題を解決するための手段】
【0016】
本発明によるディスプレイ駆動装置は、出力駆動用バッファアンプに使用される電源電圧より減少した入力電圧を受け取って複数の基準電圧を生成し、M(Mは、正の整数)ビットのデータ信号に対応する基準電圧を選択するデジタル/アナログ変換部と、デジタル/アナログ変換部で選択された基準電圧を増幅する増幅部と、を備える。
【0017】
デジタル/アナログ変換部は、抵抗列を用いて複数の基準電圧を生成する基準電圧源と、Mビットのデータ信号を出力するデコーダと、デコーダから出力されたMビットのデータ信号に対応する基準電圧を選択する選択スイッチ部と、を備えることが好ましい。
【0018】
増幅部は、デジタル/アナログ変換部から選択された基準電圧が一端に印加される第1スイッチと、一端が第1スイッチの他端に接続された第2スイッチと、一端が第2スイッチの一端と接続された第1キャパシタと、一端が第1キャパシタの他端に接続された第3スイッチと、一端が第3スイッチの一端に接続された第2キャパシタと、一端が第2キャパシタの他端に接続され、他端が第3スイッチの他端に接続された第4スイッチと、一端が第4スイッチの一端に接続された第5スイッチと、反転端子が第1キャパシタの他端に接続され、出力端が第4スイッチの他端に接続された出力バッファと、を備えることが好ましい。
【0019】
第5スイッチの他端及び出力バッファの非反転端子には、電源電圧の半分である第1電圧が印加されることが好ましい。第1及び第2スイッチに互いに逆相である第1制御信号及び第2制御信号がそれぞれ交差して印加され、第3及び第5スイッチに第1制御信号が印加され、第4スイッチに第2制御信号が印加されて第1及び第2キャパシタが充/放電されることが好ましい。
【0020】
増幅部は、デジタル/アナログ変換部から電源電圧の1/K(Kは、1以上の整数)倍である入力電圧を受け取って、選択された基準電圧をK倍増幅することが好ましい。
【0021】
増幅部は、デジタル/アナログ変換部から電源電圧の1/K(Kは、1以上の整数)倍である入力電圧を受け取って、選択された基準電圧をK/2倍増幅して、第1電圧と減算又は加算することが好ましい。
【0022】
一端が第2キャパシタの一端と接続された第3キャパシタと、一端が第3キャパシタの他端と接続された第6スイッチと、一端が第3キャパシタの他端と接続された第7スイッチと、を備える第1電圧付加回路をさらに備えることが好ましい。
【0023】
第6及び第7スイッチに第1制御信号及び第2制御信号がそれぞれ交差して印加され、第6スイッチの他端にMビットにN(Nは、正の整数)ビットが加算された(M+N)ビットデータ信号のうち、下位Nビットデータ信号に対応する第2電圧が印加されることが好ましい。
【0024】
増幅部は、デジタル/アナログ変換部から選択された基準電圧が一端に印加される第8スイッチと、一端が第8スイッチの他端と接続された第9スイッチと、一端が第9スイッチの一端と接続された第4キャパシタと、一端が第4キャパシタの他端と接続された第10スイッチと、一端が第10スイッチの一端と接続された第5キャパシタと、一端が第5キャパシタの他端と接続され、他端が第10スイッチの他端と接続された第11スイッチと、一端が第11スイッチの一端と接続された第12スイッチと、反転端子が第4キャパシタの他端と接続され、非反転端子及び反転端子で感知された電圧の大きさを比較して比較信号を出力する比較器と、比較信号に応じて第4及び第5キャパシタに流れる電流の方向を制御する電流電源部と、を備えることが好ましい。
【0025】
電流電源部は、比較器の比較信号に応じて、電流電源部から第4及び第5キャパシタ方向に電流を出力する第1電流電源と、第4及び第5キャパシタから電流電源部の方向に電流を出力する第2電流電源と、を備えることが好ましい。
【0026】
第12スイッチの他端及び比較器の非反転端子には、電源電圧の半分である第3電圧が印加されることが好ましい。
【0027】
第8及び第9スイッチに互いに逆相である第3制御信号及び第4制御信号がそれぞれ交差して印加され、第10及び第12スイッチに第3制御信号が印加され、第11スイッチに第4制御信号が印加されて第4及び第5キャパシタが充/放電されることが好ましい。
【0028】
増幅部は、デジタル/アナログ変換部から電源電圧の1/K(Kは、1以上の整数)倍である入力電圧を受け取って、選択された基準電圧をK倍増幅することが好ましい。
【0029】
増幅部は、デジタル/アナログ変換部から電源電圧の1/K(Kは、1以上の整数)倍である入力電圧を受け取って、選択された基準電圧をK/2倍増幅して、第3電圧と減算又は加算することが好ましい。
【0030】
一端が第5キャパシタの一端と接続された第6キャパシタと、一端が第6キャパシタの他端と接続された第13スイッチと、一端が第6キャパシタの他端と接続された第14スイッチと、を備える第2電圧付加回路をさらに備えることが好ましい。
【0031】
第13及び第14スイッチに第3制御信号及び第4制御信号がそれぞれ交差して印加され、第13スイッチの他端にMビットにN(Nは、正の整数)ビットが加算された(M+N)ビットデータ信号のうち、下位Nビットデータ信号に対応する第4電圧が印加されることが好ましい。
【0032】
増幅部は、デジタル/アナログ変換部から選択された基準電圧が一端に印加される第15スイッチと、一端が第15スイッチの他端と接続された第16スイッチと、一端が第16スイッチの一端と接続された第7キャパシタと、一端が第7キャパシタの他端と接続された第17スイッチと、第17スイッチと並列接続した第8キャパシタと、反転端子が第17スイッチの一端と接続され、出力端が第17スイッチの他端と接続された出力バッファと、を備えることが好ましい。
【0033】
第15スイッチ及び第17スイッチには、第5制御信号が印加され、第16スイッチには、第5制御信号の位相と反対である第6制御信号が印加されることが好ましい。
【0034】
第16スイッチ及び第17スイッチには、第5制御信号が印加され、第15スイッチには、第6制御信号が印加されることが好ましい。
【0035】
出力バッファの非反転端子に電源電圧の半分である第4電圧が印加されることが好ましい。
【0036】
第4電圧が印加される場合に、増幅部は、デジタル/アナログ変換部から電源電圧の1/K(Kは、1以上の整数)倍である入力電圧を受け取って、選択された基準電圧をK/2倍増幅して、第4電圧と減算又は加算して出力することが好ましい。
【発明の効果】
【0037】
本発明によるディスプレイ駆動装置は、低いレベルの電圧で駆動されることによって、ディスプレイ駆動装置の回路面積及び電力消費を最小化させることができるという効果がある。
【発明を実施するための最良の形態】
【0038】
以下、添付された図面を参照して、好ましい実施の形態によるディスプレイ駆動装置について詳細に説明する。
【0039】
図5〜図8は、本発明の第1の実施の形態によるディスプレイ駆動装置を概略的に示す図である。
【0040】
図5に示すように、本発明の第1の実施の形態によるディスプレイ駆動装置は、出力駆動用バッファアンプに使用される電源電圧より減少した入力電圧を受け取って基準電圧を生成し、M(Mは、正の整数)ビットのデータ信号に対応する基準電圧を選択するデジタル/アナログ変換部500及びデジタル/アナログ変換部500から選択された基準電圧を増幅する増幅部540を備える。
【0041】
デジタル/アナログ変換部500は、抵抗列を用いて基準電圧を生成する基準電圧源510を備える。ここで、抵抗列に印加される入力電圧は、電源電圧より1/K倍減少した値を有する。例えば、約12V〜18Vの値を有する電源電圧は、約3V〜4.5V以下に減少させて使用できる。減少した電源電圧を受け取った基準電圧源510は、抵抗列を用いて複数の基準電圧を生成する。基準電圧源510から生成された基準電圧VREF*は、選択スイッチ部530に印加される。選択スイッチ部530には、基準電圧VREF*をそれぞれ選択する複数のスイッチを備えることができる。一方、デジタル/アナログ変換部500は、Mビットのデータ信号を出力するデコーダ520を備える。デコーダ520は、選択スイッチ部530に設置されたそれぞれのスイッチにMビットのデータ信号を出力する。デコーダ520は、0V又は3.3V(又は5V)のデジタル電圧で処理された2M個のデータ信号を選択スイッチ部530に出力する。これにより、選択スイッチ部530は、デコーダ520から出力された2M個のデータ信号に対応する一つの基準電圧を選択するようになる。選択スイッチ部530から選択された基準電圧VREF*は、増幅部540に印加される。
【0042】
図6に示すように、本発明の第1の実施の形態による増幅部540は、選択スイッチ部530から選択された基準電圧VREF*が印加される第1スイッチM1、一端が第1スイッチM1の他端に接続された第2スイッチM2、一端が第2スイッチM2の一端と接続された第1キャパシタC1、一端が第1キャパシタC1の他端に接続された第3スイッチM3、一端が第3スイッチM3の一端に接続された第2キャパシタC2、一端が第2キャパシタC2の他端に接続され、他端が第3スイッチM3の他端に接続された第4スイッチM4、一端が第4スイッチM4の一端に接続された第5スイッチM5、及び反転端子が第1キャパシタC1の他端に接続され、出力端が第4スイッチM4の他端に接続された出力バッファ541を備える。ここで、第5スイッチM5の他端及び出力バッファ541の非反転端子に電源電圧(約12V〜18V)の半分である第1電圧V1が印加される。例えば、第1電圧V1は、6V〜9Vでありうる。また、第1スイッチM1及び第2スイッチM2に互いに逆相である第1制御信号Φ1及び第2制御信号Φ2がそれぞれ交差して印加される。例えば、第1スイッチM1に第1制御信号Φ1が印加され、第2スイッチM2に第2制御信号Φ2が印加された後、第1スイッチM1に第2制御信号Φ2が印加され、第2スイッチM2に第1制御信号Φ1が印加されうる。第3スイッチM3及び第5スイッチM5には、第1制御信号Φ1が印加され、第4スイッチには、第2制御信号Φ2が印加される。ここで、第1制御信号Φ1及び第2制御信号Φ2は、増幅部540に設置された各スイッチのオン/オフ動作を制御する機能を果たすことができる。
【0043】
以下、添付された図面を参照して、第1の実施の形態による増幅部540の駆動方式について説明する。
【0044】
第1に、第1スイッチM1、第3スイッチM3及び第5スイッチM5に第1制御信号Φ1が印加され、第2スイッチM2及び第4スイッチM4に第2制御信号Φ2が印加される場合について説明する。
【0045】
<ケース1>
第1制御信号Φ1は、ハイ(High)状態であり、第2制御信号Φ2は、ロー(Low)状態である場合に、第1スイッチM1はターンオンし、第2スイッチM2はターンオフする。これにより、選択スイッチ部530から選択された基準電圧VREF*は、第1キャパシタC1の一端に充電される。第1キャパシタC1の他端は、出力バッファ541の反転端子に接続される。これにより、第1キャパシタC1の他端には、出力バッファ541の反転端子と出力端との間のフィードバック経路上に設置された第3スイッチM3のオンにより、第1電圧V1及びオフセット電圧Voffsetが加算された電圧が充電される。したがって、第1キャパシタC1に充電された電圧は、数1のように整理できる。
【0046】
【数1】
【0047】
数1のVC1は、第1キャパシタC1に充電された電圧、VREF*は、基準電圧、V1は、第1電圧V1、Voffsetは、出力バッファ541のオフセット電圧Voffsetを意味する。第1キャパシタC1に充電された電荷量QC1は、数2のように整理できる。
【0048】
【数2】
【0049】
数2のQC1は、第1キャパシタC1で充電された電荷量、C1は、第1キャパシタC1の静電容量を意味する。一方、第2キャパシタC2の一端は、出力バッファ541の反転端子に接続されるので、第1電圧V1にオフセット電圧Voffsetが加算された電圧が充電される。第2キャパシタC2の他端には、第5スイッチM5のターンオンにより第1電圧V1が充電される。ここで、第4スイッチM4は、ロー状態の第2制御信号Φ2を受け取ることによってオフ状態となる。したがって、第2キャパシタC2に充電された電圧は、数3のように整理できる。
【0050】
【数3】
【0051】
数3のVC2は、第2キャパシタC2に充電された電圧、V1は、第1電圧、及びVoffsetは、出力バッファ541のオフセット電圧Voffsetを意味する。したがって、第2キャパシタC2には、出力バッファ541のオフセット電圧Voffsetが充電されうる。第2キャパシタC2に充電された電荷量は、数4のように整理できる。
【0052】
【数4】
【0053】
数4のQC2は、第2キャパシタC2に充電された電荷量、C2は、第2キャパシタC2の静電容量を意味する。
【0054】
<ケース2>
第1制御信号Φ1は、ロー状態になり、第2制御信号Φ2は、ハイ状態になると、第1スイッチM1はターンオフし、第2スイッチM2はターンオンする。ここで、第2スイッチM2の他端は、図6に示すように、接地(0V)されている。したがって、第1キャパシタC1の一端には、接地電圧(0V)が充電されうる。第1キャパシタC1の他端は、出力バッファ541の反転端子に接続されるので、第1電圧V1に出力バッファ541のオフセット電圧Voffsetが加算された電圧が充電される。これにより、第1キャパシタC1に充電された電圧は、数5のように整理できる。
【0055】
【数5】
【0056】
数5のVC1´は、第1キャパシタC1に充電された電圧、V1は、第1電圧V1、Voffsetは、出力バッファ541のオフセット電圧Voffsetを意味する。第1キャパシタC1に充電された電荷量QC1´は、数6のように整理できる。
【0057】
【数6】
【0058】
数6のQC1´は、第1キャパシタC1で充電された電荷量、C1は、第1キャパシタC1の静電容量を意味する。第5スイッチM5は、第1制御信号Φ1がロー状態になりつつターンオフする。しかしながら、第4スイッチM4は、ハイ状態である第2制御信号Φ2を受け取るので、オン状態となる。このとき、第2キャパシタC2の他端から感知される電圧は、出力バッファ541の出力端から出力される出力電圧になる。ここで、出力電圧は、第1出力電圧Vchannel1と表記する。第2キャパシタC2の一端は、出力バッファ541の反転端子に接続されるので、第1電圧V1にオフセット電圧Voffsetが加算された電圧が充電される。したがって、第2キャパシタC2に充電された電圧は、数7のように整理できる。
【0059】
【数7】
【0060】
数7のVC2´は、第2キャパシタC2で充電された電圧、Vchannel1は、増幅部540から出力される第1出力電圧Vchannel1を意味する。第2キャパシタC2に充電された電荷量QC2´は、数8のように整理できる。
【0061】
【数8】
【0062】
数8のQC2´は、第2キャパシタC2で充電された電荷量、C2は、第2キャパシタC2の静電容量を意味する。第1制御信号Φ1及び第2制御信号Φ2の状態に応じて、第1キャパシタC1及び第2キャパシタC2に充電された総電荷量は、数9のように整理できる。
【0063】
【数9】
【0064】
数9において左側のQC1+QC2の式は、<ケース1>によって、第1キャパシタC1及び第2キャパシタC2に充電された総電荷量を表す。右側のQC1´+QC2´の式は、<ケース2>によって、第1キャパシタC1及び第2キャパシタC2に充電された総電荷量を表す。したがって、数9は、数2、数4、数6及び数8を用いて、数10のように整理できる。
【0065】
【数10】
【0066】
数10は、第1出力電圧Vchannel1に関して、数11のように整理できる。
【0067】
【数11】
【0068】
数11を参照すると、基準電圧VREF*は、第1及び第2キャパシタC1、C2の静電容量の設定に応じて増幅されうる。したがって、第5スイッチM5に第1電圧V1が印加される場合に、第1キャパシタC1の静電容量を第2キャパシタC2の静電容量よりK/2倍大きく設定する。これにより、<ケース1>及び<ケース2>を行った増幅部540は、基準電圧VREF*をK/2倍だけ増幅し、該増幅された基準電圧と第1電圧V1とが加算された第1出力電圧Vchannel1を出力するようになる。一方、第1電圧V1が0Vである場合に、増幅部540は、第1キャパシタC1の静電容量を第2キャパシタC2の静電容量よりK倍だけ大きく設定することによって、基準電圧VREF*がK倍だけ増幅された第1出力電圧Vchannel1を出力することができる。
【0069】
第2に、第2スイッチM2、第3スイッチM3及び第5スイッチM5に第1制御信号Φ1が印加され、第1スイッチM1及び第4スイッチM4に第2制御信号Φ2が印加される場合である。ここで、第5スイッチM5の他端及び出力バッファ541の非反転端子に印加される第1電圧V1が負極ガンマ(Negative Gamma)である場合には、第1制御信号Φ1を受け取る第2スイッチM2、第3スイッチM3及び第5スイッチM5と、第2制御信号Φ2を受け取る第1スイッチM1及び第4スイッチM4を備える増幅部をさらに設置することができる。
【0070】
<ケース3>
第1制御信号Φ1がハイ状態で、第2制御信号Φ2がロー状態である場合に、第1スイッチM1はターンオフし、第2スイッチM2はターンオンする。ここで、第2スイッチM2の他端は接地されるので、第1キャパシタC1の一端に接地電圧(0V)が充電されうる。これにより、第1キャパシタC1の他端には、第3スイッチM3のターンオンにより第1電圧V1及びオフセット電圧Voffsetが加算された電圧が充電される。したがって、第1キャパシタC1に充電された電圧は、数12のように整理できる。
【0071】
【数12】
【0072】
数12のVC1は、第1キャパシタC1に充電された電圧、V1は、第1電圧V1、Voffsetは、出力バッファ541のオフセット電圧Voffsetを意味する。第1キャパシタC1に充電された電荷量QC1は、数13のように整理できる。
【0073】
【数13】
【0074】
数13のQC1は、第1キャパシタC1で充電された電荷量、C1は、第1キャパシタC1の静電容量を意味する。また、第2キャパシタC2の一端は、出力バッファ541の反転端子に接続されるので、第1電圧V1にオフセット電圧Voffsetが加算された電圧が充電されうる。第2キャパシタC2の他端には、第5スイッチM5のターンオンにより第1電圧V1が充電されうる。ここで、第4スイッチM4は、ロー状態の第2制御信号Φ2を受け取るので、ターンオフする。これにより、第2キャパシタC2に充電された電圧は、数14のように整理できる。
【0075】
【数14】
【0076】
第2キャパシタC2に充電された電荷量QC2は、数15のように整理できる。
【0077】
【数15】
【0078】
数15のQC2は、第2キャパシタC2に充電された電荷量、C2は、第2キャパシタC2の静電容量を意味する。
【0079】
<ケース4>
第1制御信号Φ1は、ロー状態になり、第2制御信号Φ2は、ハイ状態になる場合に、第1スイッチM1はターンオンし、第2スイッチM2はターンオフする。これにより、選択スイッチ部530から選択された基準電圧VREF*は、第1キャパシタC1の一端に充電される。第1キャパシタC1の他端は、出力バッファ541の反転端子に接続されるので、第1電圧V1に出力バッファ541のオフセット電圧Voffsetが加算された電圧が充電されうる。これにより、第1キャパシタC1に充電された電圧は、数16のように整理できる。
【0080】
【数16】
【0081】
数16のVC1´は、第1キャパシタC1に充電された電圧を意味する。第1キャパシタC1に充電された電荷量QC1は、数17のように整理できる。
【0082】
【数17】
【0083】
数17のQC1´は、第1キャパシタC1で充電された電荷量、C1は、第1キャパシタC1の静電容量を意味する。また、第2キャパシタC2の一端は、出力バッファ541の反転端子に接続されるので、第1電圧V1にオフセット電圧Voffsetが加算された電圧が充電されうる。第2キャパシタC2の他端と接続された第5スイッチM5は、ロー状態である第1制御信号Φ1を受け取るので、ターンオフする。第4スイッチM4は、ハイ状態である第2制御信号Φ2を受け取るので、ターンオンする。これにより、第2キャパシタC2の他端には、出力バッファ541の出力電圧が感知される。ここで、出力電圧は、第2出力電圧Vchannel2と表記できる。第2キャパシタC2の一端は、出力バッファ541の反転端子に接続されるので、第1電圧V1にオフセット電圧Voffsetが加算された電圧が充電される。したがって、第2キャパシタC2に充電された電圧は、数18のように整理できる。
【0084】
【数18】
【0085】
数18のVC2´は、第2キャパシタC2に充電された電圧を意味する。第2キャパシタC2に充電された電荷量QC2´は、数19のように整理できる。
【0086】
【数19】
【0087】
数19のQC2´は、第2キャパシタC2で充電された電荷量、C2は、第2キャパシタC2の静電容量を意味する。第1制御信号Φ1及び第2制御信号Φ2の状態に応じて、第1キャパシタC1及び第2キャパシタC2の充電された総電荷量は、数20のように整理できる。
【0088】
【数20】
【0089】
数20において左側のQC1+QC2の式は、<ケース3>を行った第1キャパシタC1及び第2キャパシタC2の総電荷量を意味する。右側のQC1´+QC2´の式は、<ケース4>を行った第1キャパシタC1及び第2キャパシタC2に充電された総電荷量を表す。したがって、数20は、数13、数15、数17及び数18を用いて、数21のように整理できる。
【0090】
【数21】
【0091】
数21を第2出力電圧Vchannel2に関して整理すると、数22のとおりである。
【0092】
【数22】
【0093】
数22を参照すると、基準電圧VREF*は、第1キャパシタC1及び第2キャパシタC2の静電容量の設定に応じて増幅されうる。したがって、第5スイッチM5に第1電圧V1を印加して使用する場合に、第1キャパシタC1の静電容量を第2キャパシタC2の静電容量よりK/2倍大きく設定できる。これにより、増幅部540は、基準電圧VREF*をK/2倍だけ増幅し、該増幅された基準電圧と第1電圧V1が減算された第2出力電圧Vchannel2を出力するようになる。
【0094】
したがって、本発明のディスプレイ駆動装置は、低いレベルの電圧で駆動されるが、増幅部540の増幅機能により出力駆動用バッファアンプに使用される電源電圧のレベルで駆動されるディスプレイ駆動装置と同様に駆動されうる。これにより、デジタル/アナログ変換部500に備えられたデコーダ520及び選択スイッチ部530の数多くの回路素子は、低いレベルの電圧で駆動されるので、各素子の大きさを減少させうるようになる。一方、デジタル/アナログ変換部500及び増幅部540は、低い入力の電圧レベルを増幅するレベルシフタの機能を行うようになる。これにより、本発明のディスプレイ駆動装置は、レベルシフタ無しで駆動できることによって、全体的な回路面積をさらに減少させうるようになる。
【0095】
図7は、増幅部540に設置された第1電圧付加回路550を示す図である。
【0096】
図7に示すように、第1電圧付加回路550は、一端が第2キャパシタC2の一端に接続された第3キャパシタC3、一端が第3キャパシタC3の他端に接続された第6スイッチM6、及び一端が第3キャパシタC3の他端に接続された第7スイッチM7を備える。ここで、第6スイッチM6及び第7スイッチM7には、第1制御信号Φ1及び第2制御信号Φ2がそれぞれ交差して印加される。例えば、第6スイッチM6に第1制御信号Φ1が印加され、第7スイッチM7に第2制御信号Φ2が印加された後、第6スイッチM6に第2制御信号Φ2が印加され、第7スイッチM7に第1制御信号Φ1が印加されうる。第6スイッチM6の他端にMビットにN(Nは、正の整数)ビットが加算された(M+N)ビットデータ信号のうち、下位Nビットデータ信号に対応する第2電圧V2が印加されることが好ましい。
【0097】
以下、第1制御信号Φ1及び第2制御信号Φ2の状態に応じる第1電圧付加回路550及び増幅部540の駆動方式について説明する。
【0098】
第1に、第6スイッチM6に第1制御信号Φ1が印加され、第7スイッチM6に第2制御信号Φ2が印加される場合である。
【0099】
<ケース1−1>
第1制御信号Φ1がハイ状態で、第2制御信号Φ2がロー状態である場合に、第6スイッチM6はターンオンし、第7スイッチM7はターンオフする。これにより、第6スイッチM6の他端に印加された第2電圧V2が第3キャパシタC3の他端に充電される。第3キャパシタC3の一端は、出力バッファ541の反転端子に接続されるので、第1電圧V1にオフセット電圧Voffsetが加算された電圧が充電される。したがって、第3キャパシタC3に充電された電圧は、数23のように整理できる。
【0100】
【数23】
【0101】
数23のVC3は、第3キャパシタC3に充電された電圧を意味する。また、第3キャパシタC3に充電された電荷量QC3は、数24のように整理できる。
【0102】
【数24】
【0103】
数24のQC3は、第3キャパシタC3に充電された電荷量、C3は、第3キャパシタC3の静電容量を意味する。
【0104】
<ケース2−1>
第1制御信号Φ1がロー状態になり、第2制御信号Φ2がハイ状態になる場合に、第6スイッチM6はターンオフし、第7スイッチM7はターンオンする。ここで、第7スイッチM7の他端は、図7に示すように接地されている。第7スイッチM7の一端は、第1電圧V1にオフセット電圧Voffsetが加算された電圧が充電される。したがって、第3キャパシタC3で充電された電圧は、数25のように整理できる。
【0105】
【数25】
【0106】
数25のVC3´は、第3キャパシタC3で充電された電圧を意味する。第3キャパシタC3に充電された電荷量QC3´は、数26のように整理できる。
【0107】
【数26】
【0108】
数26のQC3´は、第3キャパシタC3の電荷量、C3は、第3キャパシタC3の静電容量を意味する。第1制御信号Φ1及び第2制御信号Φ2の状態変化に応じる第1、第2及び第3キャパシタC1、C2、C3の総電荷量は、数27のように整理できる。
【0109】
【数27】
【0110】
数27において左側のQC1+QC2+QC3の式は、<ケース1>と同時に<ケース1−1>を行った後、第1、第2及び第3キャパシタC1、C2、C3に充電された総電荷量を意味する。また、右側のQC1´+QC2´+QC3´の式は、<ケース2>と同時に<ケース2−1>を行った後、第1、第2及び第3キャパシタC1、C2、C3に充電された総電荷量を意味する。したがって、数9、数24及び数26を用いて、数27は、数28のように整理できる。
【0111】
【数28】
【0112】
数28の第3出力電圧Vchannel3は、<ケース1>、<ケース1−1>、<ケース2>及び<ケース2−1>を行った後、出力バッファ541の出力端で感知される出力電圧を意味する。数28は、第3出力電圧Vchannel3に関して数29のように整理できる。
【0113】
【数29】
【0114】
数29を参照すると、増幅部540は、第1出力電圧Vchannel1に第2電圧V2が加算された第3出力電圧Vchannel3を出力する。第2電圧V2の大きさは、第2キャパシタC2及び第3キャパシタC3の静電容量の設定に応じて調節できる。したがって、第1電圧付加回路550がさらに設置された増幅部540は、第1出力電圧Vchannel1及びMビットにN(Nは、正の整数)ビットが加算された(M+N)ビットデータ信号のうち、下位Nビットデータ信号に対応する第2電圧V2が加算された第3出力電圧Vchannel3を出力するようになる。
【0115】
第2に、第6スイッチM6に第2制御信号Φ2が印加され、第7スイッチM7に第1制御信号Φ1が印加される場合である。
【0116】
<ケース3−1>
第1制御信号Φ1がハイ状態で、第2制御信号Φ1がロー状態である場合に、第6スイッチM6はオフし、第7スイッチM7はオンする。ここで、第7スイッチM7の他端は、図7に示すように接地されている。第3キャパシタC3の一端は、出力バッファ541の反転端子に接続されるので、第1電圧V1にオフセット電圧Voffsetが加算された電圧が充電される。したがって、第3キャパシタC3の充電された電圧は、数30のように整理できる。
【0117】
【数30】
【0118】
数30のVC3は、第3キャパシタC3に充電された電圧を意味する。第3キャパシタC3に充電された電荷量QC3は、数31のように整理できる。
【0119】
【数31】
【0120】
数31のQC3は、第3キャパシタC3に充電された電荷量、C3は、第3キャパシタC3の静電容量を意味する。
【0121】
<ケース4−1>
第1制御信号Φ1は、ロー状態になり、第2制御信号Φ2は、ハイ状態になる場合に、第6スイッチM6はターンオンし、第7スイッチM7はターンオフする。これにより、第6スイッチM6の他端に印加される第2電圧V2は、第3キャパシタC3の他端に充電される。第3キャパシタC3の一端は、出力バッファ541の反転端子に接続されるので、第1電圧V1にオフセット電圧Voffsetが加算された電圧が充電される。したがって、第3キャパシタC3の充電された電圧は、数32のように整理できる。
【0122】
【数32】
【0123】
数32のVC3´は、第3キャパシタC3に充電された電圧を意味する。第3キャパシタC3に充電された電荷量QC3´は、数33のように整理できる。
【0124】
【数33】
【0125】
数33のQC3´は、第3キャパシタC3に充電された電荷量、C3は、第3キャパシタC3の静電容量を意味する。したがって、第1キャパシタC1、第2キャパシタC2及び第3キャパシタC3の総電荷量は、数34のように整理できる。
【0126】
【数34】
【0127】
数34において左側のQC1+QC2+QC3の式は、<ケース3>と同時に<ケース3−1>を行った後、第1、第2及び第3キャパシタC1、C2、C3に充電された総電荷量を意味する。右側のQC1´+QC2´+QC3´の式は、<ケース4>と同時に<ケース4−1>を行った後、第1、第2及び第3キャパシタC1、C2、C3に充電された総電荷量を意味する。したがって、数20、数31及び数33を用いて、数34は、数35のように整理できる。
【0128】
【数35】
【0129】
数35の第4出力電圧Vchannel4は、<ケース3>、<ケース3−1>、<ケース4>及び<ケース4−1>を行った後、出力バッファ541の出力端で感知される出力電圧を意味する。数35は、第4出力電圧Vchannel4に関して数36のように整理できる。
【0130】
【数36】
【0131】
数36を参照すると、増幅部540は、第2出力電圧Vchannel2から第2電圧V2が減算された第4出力電圧Vchannel4を出力する。ここで、第2電圧V2の大きさは、第2キャパシタC2及び第3キャパシタC3の静電容量の設定に応じて調節されうる。したがって、第1電圧付加回路550がさらに設置された増幅部540は、第2出力電圧Vchannel2から(M+N)ビットデータ信号のうち、下位Nビットデータ信号に対応する第2電圧V2が減算された第4出力電圧Vchannel3を出力する。したがって、第1電圧付加回路550及び増幅部540は、2M個のデータ信号に対応する出力電圧のレベルをNビット分だけより分割できるようになる。これにより、デコーダ520及び選択スイッチ530の面積の最小化を維持し、かつディスプレイ駆動装置の解像度を増加させることができる。
【0132】
以下、添付された図面を参照して、第2の実施の形態によるディスプレイ駆動装置の増幅部について説明する。
【0133】
図8は、本発明の第2の実施の形態による増幅部を示す図である。
【0134】
図8に示すように、増幅部540は、デジタル/アナログ変換部600から選択された基準電圧が一端に印加される第8スイッチM8、一端が第8スイッチM8の他端に接続された第9スイッチM9、一端が第9スイッチM9の一端と接続された第4キャパシタC4、一端が第4キャパシタC4の他端に接続された第10スイッチM10、一端が第10スイッチM10の一端に接続された第5キャパシタC5、一端が第5キャパシタC5の他端に接続され、他端が第10スイッチM10の他端に接続された第11スイッチM11、一端が第11スイッチM11の一端に接続された第12スイッチM12、反転端子が第4キャパシタC4の他端に接続され、非反転端子及び反転端子で感知された電圧の大きさを比較して比較信号を出力する比較器565、及び比較信号に応じて第4キャパシタC4及び第5キャパシタC5に流れる電流の方向を制御する電流電源部570を備える。ここで、電流電源部570は、比較器565の比較信号に応じて、電流電源部570から第4及び第5キャパシタC4、C5の方向へ電流を出力する第1電流電源571、及び第4キャパシタC4及び第5キャパシタC5から電流電源部570の方向へ電流を出力する第2電流電源573を備える。ここで、比較器565は、反転端子と非反転端子で感知される電圧の大きさを比較して、電流電源部570に比較信号を出力する。出力された比較信号は、第1電流電源571又は第2電流電源573を駆動させるようになる。例えば、比較器565の非反転端子で感知される電圧が反転端子で感知される電圧より大きい場合に、第1電流電源571が駆動されて、第5キャパシタC5から第4キャパシタC4の方向へ電流が流れるようになる。これに対し、反転端子で感知される電圧の大きさが大きい場合には、第2電流電源573が駆動されて、第4キャパシタC4から第5キャパシタC5の方向へ電流が流れるようになる。また、反転端子及び非反転端子に感知される電圧の大きさが同じな場合に、電流電源部50はオフ状態となる。第12スイッチM12の他端及び出力バッファ541の非反転端子に電源電圧(約12V〜18V)の半分である第3電圧V3が印加されることが好ましい。また、第8及び第9スイッチM8、M9に互いに逆相である第3制御信号Φ3及び第4制御信号Φ4がそれぞれ交差して印加される。例えば、第8スイッチM8に第3制御信号Φ3が印加され、第9スイッチM9に第4制御信号Φ4が印加された後、第8スイッチM8に第4制御信号Φ4が印加され、第9スイッチM9に第3制御信号Φ3が印加されうる。第10及び第12スイッチM10、M12に第3制御信号Φ3が印加され、第11スイッチM11に第4制御信号Φ4が印加される。
【0135】
以下、第3及び第4制御信号Φ3、Φ4に応じる増幅部の駆動方式について説明する。
【0136】
第1に、第8スイッチM8、第10スイッチM10及び第12スイッチM12に第3制御信号Φ3が印加され、第9スイッチM9及び第11スイッチM11に第4制御信号Φ4が印加される場合である。
【0137】
<ケース5>
第3制御信号Φ3がハイ状態であり、第4制御信号Φ4がロー状態である場合に、第8スイッチM8はターンオンし、第9スイッチM9はターンオフする。これにより、選択スイッチ部530から選択された基準電圧VREF*は、第4キャパシタC4の一端に充電される。第4キャパシタC4の他端は、比較器565の反転端子に接続される。また、第4キャパシタC4の他端には、比較器565の反転端子と出力端との間のフィードバック経路上に設置された第10スイッチM10のオンにより、第3電圧V3及びオフセット電圧Voffsetが加算された電圧が充電される。第5キャパシタC5の一端は、比較器565の反転端子に接続されるので、第3電圧V3及びオフセット電圧Voffsetが加算された電圧が充電されうる。第3電圧V3が印加される第12スイッチM12は、第3制御信号Φ3によりターンオンして、第5キャパシタC5の他端に第3電圧V3を充電させるようになる。このとき、電流電源部570はオフする。
【0138】
<ケース6>
第3制御信号Φ3は、ロー状態になり、第4制御信号Φ4がハイ状態になると、第8スイッチM8はターンオフし、第9スイッチM9はターンオンする。ここで、第9スイッチM9の他端は接地されうる。これにより、第4キャパシタC4の一端に充電された基準電圧VREF*は、接地電圧(0V)で放電され、第4キャパシタC4の他端の電圧も基準電圧VREF*だけ減少するようになる。これにより、比較器565の反転端子で感知される電圧の大きさは、第3電圧V3に固定された非反転端子で感知される電圧より低く感知される。したがって、比較器565は、第1電流電源571を駆動させる比較信号を出力するようになる。第1電流電源571から出力された電流は、ハイ状態の第4制御信号Φ4を受け取った第11スイッチM11のオンにより、第5キャパシタC5から第4キャパシタC4の方向へ流れるようになる。第1電流電源571から出力された電流により、第4キャパシタC4及び第5キャパシタC5に電圧が充電され始める。以後、第4キャパシタC4の他端の電圧が比較器の非反転端子の電圧程度に増加されると、電流電源部570はオフする。結局、第4キャパシタC4の他端には、減少した基準電圧VREF*だけの電圧が充電される。ここで、第4キャパシタC4の両端の電圧変化は、数37のように表すことができる。
【0139】
【数37】
【0140】
数37の△VC4は、第4キャパシタC4の両端の電圧変化量、C4は、第4キャパシタC4の静電容量、及びIは、第4キャパシタC4に流れる電流を意味する。第4キャパシタC4の両端の電圧変化量は、第4キャパシタC4に充電された電圧△VC4を意味する。充電された電圧△VC4は、第4キャパシタC4の静電容量に反比例する。図8に示すように、第4及び第5キャパシタC4、C5は、直列に接続されているから、各キャパシタに流れる電流Iの量は同一である。第4キャパシタC4の静電容量を第5キャパシタC5の静電容量よりK倍大きく設定する場合に、第4キャパシタC4には、基準電圧VREF*だけ充電され、第5キャパシタC5には、K倍増幅された基準電圧を充電するようになる。したがって、第5キャパシタC5の電圧変化は、数38のように整理できる。
【0141】
【数38】
【0142】
数38を参照すると、第5キャパシタC5に充電された電圧△VC5は、第4キャパシタC4の電圧変化量△VC4よりK倍大きい。すなわち、第5キャパシタC5には、基準電圧VREF*がK倍増幅されて充電されうる。これに対し、第12スイッチM12の他端に第3電圧V3を印加する場合には、第4キャパシタC4の静電容量を第5キャパシタC5の静電容量よりK/2倍大きく設定する。これにより、増幅部540は、基準電圧VREF*をK/2倍だけ増幅し、第3電圧V3から増幅された基準電圧が加算された第5出力電圧を出力するようになる。したがって、第3電圧V3を印加しない場合に、第4キャパシタC4の静電容量を第5キャパシタC5の静電容量よりK倍大きく設定することによって、基準電圧VREF*がK倍だけ増幅された第5出力電圧を出力できるようになる。
【0143】
第2に、第9スイッチM9、第10スイッチM10及び第12スイッチM12に第3制御信号Φ3が印加され、第8スイッチM8及び第11スイッチM11に第4制御信号Φ4が印加される場合である。
【0144】
<ケース7>
第3制御信号Φ3がハイ状態で、第4制御信号Φ4がロー状態である場合に、第8スイッチM8はターンオフし、第9スイッチM9はターンオンする。これにより、第4キャパシタC4の一端には、接地電圧(0V)が充電される。第4キャパシタC4の他端は、比較器565の反転端子と出力端との間のフィードバック経路上に設置された第10スイッチM10のオンにより、第3電圧V3及びオフセット電圧Voffsetが加算された電圧が充電される。第5キャパシタC5の一端は、比較器565の反転端子に接続されるので、第3電圧V3及びオフセット電圧Voffsetが加算された電圧が充電される。第3電圧V3が印加される第12スイッチM12は、第3制御信号Φ3によりターンオンして、第5キャパシタC5の他端に第3電圧V3を充電させるようになる。このとき、電流電源部570はオフ状態である。
【0145】
<ケース8>
第3制御信号Φ3は、ロー状態になり、第4制御信号Φ4がハイ状態になると、第8スイッチM8はターンオンし、第9スイッチM9はターンオフする。これにより、第4キャパシタC4の一端には、選択スイッチ部530から選択された基準電圧VREF*が充電される。第4キャパシタC4の他端には、第3電圧V3及びオフセット電圧Voffsetに基準電圧VREF*だけ加算された電圧が充電される。したがって、第4キャパシタC4の他端で感知される電圧は、第3電圧V3を供給される非反転端子で感知される電圧より高い。これにより、比較器565は、第2電流電源573を駆動させる比較信号を出力する。第2電流電源573により第4キャパシタC4及び第5キャパシタC5から電流電源部570へ電流が流れるようになる。第4キャパシタC4の一端から他端へ電流が流れるにことにより、他端の電圧が減少し始める。第4キャパシタC4の一端の電圧が基準電圧VREF*に固定されており、非反転端子で感知される電圧が減少する。比較器565の反転端子の電圧が非反転端子の電圧と同一になると、第2電流電源573はオフ状態になる。したがって、第2電流電源57により第4キャパシタC4の総電圧は減少する。第4キャパシタC4で減少した電圧の変化量は、数39のように表すことができる。
【0146】
【数39】
【0147】
数39の−△VC4´は、第4キャパシタC4で電圧の減少量を意味する。
【0148】
電圧の減少量−△VC4´は、第4キャパシタC4の静電容量に反比例する。図8に示すように、第4キャパシタC4及び第5キャパシタC5は、直列に接続されているから、各キャパシタに流れる電流Iの量は同一である。ここで、第4キャパシタC4の静電容量を第5キャパシタC5の静電容量よりK倍大きく設定する場合に、第4キャパシタC4が基準電圧VREF*だけを放電する間に、第5キャパシタC5には、K倍増幅された電圧を放電するようになる。したがって、第5キャパシタC5の放電された電圧は、数40のように整理できる。
【0149】
【数40】
【0150】
数40を参照すると、第5キャパシタC5の電圧減少量−△VC5は、第4キャパシタC4の電圧減少量−△VC4よりK倍大きい。すなわち、第5キャパシタC5には、基準電圧VREF*がK倍増幅された基準電圧Vだけの電圧が放電されうる。さらに他の方法で、第12スイッチM12の他端に第3電圧V3が印加される場合に、第4キャパシタC4の静電容量を第5キャパシタC5の静電容量よりK/2倍大きく設定する。これにより、増幅部540は、第3電圧V3からK/2倍増幅された基準電圧が減算された第6出力電圧を出力するようになる。
【0151】
図9は、増幅部540でさらに設置された第2電圧付加回路580を示す図である。
【0152】
図9に示すように、第2電圧付加回路580は、一端が第5キャパシタC5の一端に接続された第6キャパシタC6、一端が第6キャパシタC6の他端に接続された第13スイッチM13、及び一端が第6キャパシタC6の他端に接続された第14スイッチM14を備える。ここで、第13スイッチM13及び第14スイッチM14に第3制御信号Φ3及び第4制御信号Φ4が交差して印加される。例えば、第13スイッチM13に第3制御信号Φ3が印加され、第14スイッチM14に第4制御信号Φ4が印加された後、第13スイッチM13に第4制御信号Φ4が印加され、第14スイッチM14に第3制御信号Φ3が印加されうる。第13スイッチM13の他端に(M+N)ビットデータ信号のうち、下位Nビットデータ信号に対応する第4電圧V4が印加される。
【0153】
以下、第3制御信号Φ3及び第4制御信号Φ4の状態に応じる第2電圧付加回路580及び増幅部540の駆動方式について説明する。
【0154】
第1に、第13スイッチM13に第3制御信号Φ3が印加され、第14スイッチM14に第4制御信号Φ4が印加される場合である。
【0155】
<ケース5−1>
第3制御信号Φ3は、ハイ状態で、第4制御信号Φ4は、ロー状態である場合に、第13スイッチM13はターンオンし、第14スイッチM14はターンオフする。これにより、第13スイッチM13の他端に印加される第4電圧V4は、第6キャパシタC6の他端に充電される。第6キャパシタC6の一端には、第3電圧V3にオフセット電圧Voffsetが加算された電圧が充電される。
【0156】
<ケース6−1>
第3制御信号Φ3は、ロー状態になり、第4制御信号Φ4は、ハイ状態になると、第13スイッチM13はターンオフし、第14スイッチM14はターンオンする。これと同時に、第2電圧付加回路580は、<ケース6>を行う比較器565により第1電流電源571が駆動される。これにより、第6キャパシタC6の他端には、第14スイッチM14のオンにより第4電圧V4だけ放電される。結局、第6キャパシタC6の総電圧は、第4電圧V4だけ減少するから、第1電流電源571により第6キャパシタC6を再度第4電圧V4だけ充電する過程において、第5キャパシタC5の総電圧も第4電圧V4だけ増加させるようになる。したがって、増幅部540は、第5出力電圧に第4電圧V4が加算された第7出力電圧を出力するようになる。
【0157】
第2に、第13スイッチM13に第4制御信号Φ4が印加され、第14スイッチM14に第3制御信号Φ3が印加される場合である。
【0158】
<ケース7−1>
第3制御信号Φ3がハイ状態で、第4制御信号Φ4がロー状態である場合に、第13スイッチM13はターンオフし、第14スイッチM14はターンオンする。これにより、第6キャパシタC6の他端には、接地電圧(0V)が充電され、一端には、第3電圧V3にオフセット電圧Voffsetが加算された電圧が充電される。
【0159】
<ケース8−1>
第3制御信号Φ3がハイ状態になり、第4制御信号Φ4がロー状態になると、第13スイッチM13はターンオンし、第14スイッチM14はターンオフする。これと同時に、第2電圧付加回路580は、<ケース8>を行う比較器565により第2電流電源573が駆動される。第6キャパシタC6の他端には、第13スイッチM13のオンにより第4電圧V4だけが充電される。結局、第6キャパシタC6の総電圧は、第4電圧V4だけ増加されるから、比較器565により第2電流電源573が駆動されて、第6キャパシタC6を再度第4電圧電源V4だけ放電する過程において直列に接続された第5キャパシタC5の総電圧も、第4電圧V4だけ減少する。したがって、増幅部540は、第6出力電圧から第4電圧V4が減算された第8出力電圧を出力するようになる。
【0160】
以下、添付された図面を参照して、本発明の第3の実施の形態によるディスプレイ駆動装置の増幅部について説明する。
【0161】
図10及び図11は、本発明の第3の実施の形態による増幅部を示す図である。
【0162】
図10に示すように、増幅部540は、第15スイッチM15、第16スイッチM16、第17スイッチM17、第7キャパシタC7、第8キャパシタC8及び出力バッファ580を備える。第15スイッチM15の一端には、デジタル/アナログ変換部500から選択された基準電圧が印加される。第16スイッチM16の一端は、第15スイッチM15の他端と接続される。第7キャパシタC7の一端は、第15スイッチM15の他端及び第16スイッチM16の一端と接続される。第17スイッチM17の一端は、第7キャパシタC7の他端と接続される。第8キャパシタC8は、第17スイッチM17と並列接続される。すなわち、第8キャパシタC8の一端は、第17スイッチM17の一端と接続され、他端は、第17スイッチM17の他端と接続される。出力バッファ580は、反転端子が第17スイッチM17の一端と接続され、出力端子が第17スイッチM17の他端と接続されるように設置される。出力バッファの非反転端子に電源電圧の半分である第4電圧が印加される。
【0163】
以下、第5及び第6制御信号Φ5、Φ6に応じる増幅部の駆動方式について説明する。
【0164】
第1に、図10を参照して、正極性の階調電圧を出力する増幅部の駆動方式について説明する。
【0165】
図10に示すように、第15スイッチM15及び第17スイッチM17には、第5制御信号Φ5が印加され、第16スイッチM16には、第6制御信号Φ6が印加される。ここで、第5制御信号Φ5及び第6制御信号Φ6は、互いに反対の位相を有することができる。
【0166】
まず、第5制御信号Φ5がハイ状態で、第6制御信号Φ6がロー状態である場合に、第15スイッチM15及び第17スイッチM17がターンオンする。これにより、第7キャパシタC7には、選択スイッチ部530から選択された基準電圧VREF*に対応する電荷が充電される。以後、第5制御信号Φ5がロー状態になり、第6制御信号Φ6がハイ状態に変わるようになると、第7キャパシタC7に充電された電荷は、第8キャパシタC8に移動するようになる。このとき、増幅部540は、第15スイッチM15がターンオフすることによって、デジタル/アナログ変換部500との接続が遮断されうる。したがって、出力バッファ580から出力される出力値を次の式のように表すことができる。
【0167】
【数41】
【0168】
数41を参照すると、基準電圧VREF*は、第7キャパシタC7及び第8キャパシタC8の静電容量の設定に応じて増幅されうる。これにより、増幅部540は、デジタル/アナログ変換部から電源電圧の1/K倍である入力電圧を受け取って、選択された基準電圧をK/2倍増幅し、該増幅された基準電圧と第4電圧44とが加算された正極性の階調電圧Vpos.outを出力できるようになる。
【0169】
第2に、図11を参照して、負極性の階調電圧を出力する増幅部の駆動方式について説明する。図11に示すように、第16スイッチM16及び第17スイッチM17には、第5制御信号Φ5が印加され、第15スイッチM15には、第6制御信号Φ6が印加される。ここで、第5制御信号Φ5及び第6制御信号Φ6は、互いに反対の位相を有することができる。
【0170】
まず、第5制御信号Φ5がハイ状態で、第6制御信号Φ6がロー状態である場合に、第15スイッチM15はターンオフし、第16スイッチM16及び第17スイッチM17はターンオンする。これにより、増幅部540は、デジタル/アナログ変換部500と電気的に接続が切れた状態となる。以後、第5制御信号Φ5がロー状態になり、第6制御信号Φ6がハイ状態に変わるようになると、第15スイッチM15はターンオンして、第7キャパシタC7及び第8キャパシタC8を介して電荷が移動するようになる。これにより、出力バッファ580から出力される出力値を次の式のように表すことができる。
【0171】
【数42】
【0172】
数42を参照すると、基準電圧VREF*は、第7キャパシタC7及び第8キャパシタC8の静電容量の設定に応じて増幅されうる。これによって、増幅部540は、デジタル/アナログ変換部500から電源電圧の1/K倍である入力電圧を受け取って、選択された基準電圧をK/2倍増幅できるようになる。したがって、増幅部540は、第4電圧44から増幅された基準電圧が減算された負極性の階調電圧Vneg.outを出力できるようになる。
【0173】
本発明によるディスプレイ駆動装置は、低いレベルの電圧で駆動されることによって、電力消費を最小化させることができる。また、本発明によるディスプレイ駆動装置は、一つの回路を介して正極性の階調電圧と負極性の階調電圧をすべて出力し、レベルシフタ無しで駆動できることによって、回路面積を最小化させることができる。
【図面の簡単な説明】
【0174】
【図1】本発明に適用される一般的なディスプレイ装置の構成を示すブロック図である。
【図2】本発明に適用される一般的なディスプレイ装置の構成を示すブロック図である。
【図3】従来のディスプレイ駆動装置を示す図である。
【図4】従来のディスプレイ駆動装置を示す図である。
【図5】本発明の第1の実施の形態によるディスプレイ駆動装置を示す図である。
【図6】本発明の第1の実施の形態によるディスプレイ駆動装置を示す図である。
【図7】本発明の第1の実施の形態によるディスプレイ駆動装置を示す図である。
【図8】本発明の第2の実施の形態によるディスプレイ駆動装置を示す図である。
【図9】本発明の第2の実施の形態によるディスプレイ駆動装置を示す図である。
【図10】本発明の第3の実施の形態によるディスプレイ駆動装置を示す図である。
【図11】本発明の第3の実施の形態によるディスプレイ駆動装置を示す図である。
【符号の説明】
【0175】
500 デジタル/アナログ変換部
510 基準電圧源
520 デコーダ
530 選択スイッチ部
540 増幅部
541、580 出力バッファ
550 第1電圧付加回路
558 第2電圧付加回路
565 比較器
570 電流電源部
【特許請求の範囲】
【請求項1】
出力駆動用バッファアンプに使用される電源電圧より減少した入力電圧を受け取って複数の基準電圧を生成し、M(Mは、正の整数)ビットのデータ信号に対応する前記基準電圧を選択するデジタル/アナログ変換部と、
前記デジタル/アナログ変換部で前記選択された基準電圧を増幅する増幅部と、を備える、ディスプレイ駆動装置。
【請求項2】
前記デジタル/アナログ変換部は、
抵抗列を用いて前記複数の基準電圧を生成する基準電圧源と、
前記Mビットのデータ信号を出力するデコーダと、
前記デコーダから出力された前記Mビットのデータ信号に対応する前記基準電圧を選択する選択スイッチ部と、
を備える、請求項1に記載のディスプレイ駆動装置。
【請求項3】
前記増幅部は、
前記デジタル/アナログ変換部から選択された基準電圧が一端に印加される第1スイッチと、
一端が前記第1スイッチの他端に接続された第2スイッチと、
一端が前記第2スイッチの一端と接続された第1キャパシタと、
一端が前記第1キャパシタの他端に接続された第3スイッチと、
一端が前記第3スイッチの一端に接続された第2キャパシタと、
一端が前記第2キャパシタの他端に接続され、他端が前記第3スイッチの他端に接続された第4スイッチと、
一端が前記第4スイッチの一端に接続された第5スイッチと、
反転端子が前記第1キャパシタの他端に接続され、出力端が前記第4スイッチの他端に接続された出力バッファと、
を備える、請求項1に記載のディスプレイ駆動装置。
【請求項4】
前記第5スイッチの他端及び前記出力バッファの非反転端子には、前記電源電圧の半分である第1電圧が印加される、請求項3に記載のディスプレイ駆動装置。
【請求項5】
前記第1及び第2スイッチには互いに逆相である第1制御信号及び第2制御信号がそれぞれ交差して印加され、前記第3及び第5スイッチには前記第1制御信号が印加され、前記第4スイッチには前記第2制御信号が印加されて前記第1及び第2キャパシタが充/放電される、請求項3に記載のディスプレイ駆動装置。
【請求項6】
前記増幅部は、前記デジタル/アナログ変換部から前記電源電圧の1/K(Kは、1以上の整数)倍である前記入力電圧を受け取って、選択された前記基準電圧を前記K倍増幅する、請求項3に記載のディスプレイ駆動装置。
【請求項7】
前記増幅部は、前記デジタル/アナログ変換部から前記電源電圧の1/K(Kは、1以上の整数)倍である前記入力電圧を受け取って、選択された前記基準電圧を前記K/2倍増幅して、前記第1電圧と減算又は加算する、請求項4に記載のディスプレイ駆動装置。
【請求項8】
一端が前記第2キャパシタの一端と接続された第3キャパシタと、
一端が前記第3キャパシタの他端と接続された第6スイッチと、
一端が前記第3キャパシタの他端と接続された第7スイッチと、を備える第1電圧付加回路をさらに備える、請求項5に記載のディスプレイ駆動装置。
【請求項9】
前記第6及び第7スイッチには前記第1制御信号及び第2制御信号がそれぞれ交差して印加され、前記第6スイッチの他端にはMビットにN(Nは、正の整数)ビットが加算された(M+N)ビットデータ信号のうち、下位Nビットデータ信号に対応する第2電圧が印加される、請求項8に記載のディスプレイ駆動装置。
【請求項10】
前記増幅部は、
前記デジタル/アナログ変換部から選択された基準電圧が一端に印加される第8スイッチと、
一端が前記第8スイッチの他端と接続された第9スイッチと、
一端が前記第9スイッチの一端と接続された第4キャパシタと、
一端が前記第4キャパシタの他端と接続された第10スイッチと、
一端が前記第10スイッチの一端と接続された第5キャパシタと、
一端が前記第5キャパシタの他端と接続され、他端が前記第10スイッチの他端と接続された第11スイッチと、
一端が前記第11スイッチの一端と接続された第12スイッチと、
反転端子が前記第4キャパシタの他端と接続され、非反転端子及び前記反転端子で感知された電圧の大きさを比較して比較信号を出力する比較器と、
前記比較信号に応じて前記第4及び第5キャパシタに流れる電流の方向を制御する電流電源部と、を備える、請求項1に記載のディスプレイ駆動装置。
【請求項11】
前記電流電源部は、前記比較器の比較信号に応じて、
前記電流電源部から前記第4及び第5キャパシタ方向に電流を出力する第1電流電源と、
前記第4及び第5キャパシタから前記電流電源部の方向に電流を出力する第2電流電源と、を備える、請求項10に記載のディスプレイ駆動装置。
【請求項12】
前記第12スイッチの他端及び前記比較器の非反転端子には、前記電源電圧の半分である第3電圧が印加される、請求項10に記載のディスプレイ駆動装置。
【請求項13】
前記第8及び第9スイッチには互いに逆相である第3制御信号及び第4制御信号がそれぞれ交差して印加され、前記第10及び第12スイッチには前記第3制御信号が印加され、前記第11スイッチに前記第4制御信号が印加されて前記第4及び第5キャパシタが充/放電される、請求項10に記載のディスプレイ駆動装置。
【請求項14】
前記増幅部は、前記デジタル/アナログ変換部から前記電源電圧の1/K(Kは、1以上の整数)倍である前記入力電圧を受け取って、選択された前記基準電圧を前記K倍増幅する、請求項10に記載のディスプレイ駆動装置。
【請求項15】
前記増幅部は、前記デジタル/アナログ変換部から前記電源電圧の1/K(Kは、1以上の整数)倍である前記入力電圧を受け取って、選択された前記基準電圧を前記K/2倍増幅して、前記第3電圧と減算又は加算する、請求項12に記載のディスプレイ駆動装置。
【請求項16】
一端が前記第5キャパシタの一端と接続された第6キャパシタと、
一端が前記第6キャパシタの他端と接続された第13スイッチと、
一端が前記第6キャパシタの他端と接続された第14スイッチと、を備える第2電圧付加回路をさらに備える、請求項13に記載のディスプレイ駆動装置。
【請求項17】
前記第13及び第14スイッチに前記第3制御信号及び第4制御信号がそれぞれ交差して印加され、前記第13スイッチの他端に前記MビットにN(Nは、正の整数)ビットが加算された(M+N)ビットデータ信号のうち、下位Nビットデータ信号に対応する第4電圧が印加される、請求項16に記載のディスプレイ駆動装置。
【請求項18】
前記増幅部は、
前記デジタル/アナログ変換部から選択された基準電圧が一端に印加される第15スイッチと、
一端が前記第15スイッチの他端と接続された第16スイッチと、
一端が前記第16スイッチの一端と接続された第7キャパシタと、
一端が前記第7キャパシタの他端と接続された第17スイッチと、
前記第17スイッチと並列接続した第8キャパシタと、
反転端子が前記第17スイッチの一端と接続され、出力端が前記第17スイッチの他端と接続された出力バッファと、を備える、請求項1に記載のディスプレイ駆動装置。
【請求項19】
前記第15スイッチ及び前記第17スイッチには、第5制御信号が印加され、前記第16スイッチには、前記第5制御信号の位相と反対である第6制御信号が印加される、請求項18に記載のディスプレイ駆動装置。
【請求項20】
前記第16スイッチ及び前記第17スイッチには、前記第5制御信号が印加され、前記第15スイッチには、前記第6制御信号が印加される、請求項19に記載のディスプレイ駆動装置。
【請求項21】
前記出力バッファの非反転端子に前記電源電圧の半分である第4電圧が印加される、請求項18に記載のディスプレイ駆動装置。
【請求項22】
前記第4電圧が印加される場合に、
前記増幅部は、前記デジタル/アナログ変換部から前記電源電圧の1/K(Kは、1以上の整数)倍である前記入力電圧を受け取って、前記選択された基準電圧をK/2倍増幅して、前記第4電圧と減算し又は加算して出力する、請求項21に記載のディスプレイ駆動装置。
【請求項1】
出力駆動用バッファアンプに使用される電源電圧より減少した入力電圧を受け取って複数の基準電圧を生成し、M(Mは、正の整数)ビットのデータ信号に対応する前記基準電圧を選択するデジタル/アナログ変換部と、
前記デジタル/アナログ変換部で前記選択された基準電圧を増幅する増幅部と、を備える、ディスプレイ駆動装置。
【請求項2】
前記デジタル/アナログ変換部は、
抵抗列を用いて前記複数の基準電圧を生成する基準電圧源と、
前記Mビットのデータ信号を出力するデコーダと、
前記デコーダから出力された前記Mビットのデータ信号に対応する前記基準電圧を選択する選択スイッチ部と、
を備える、請求項1に記載のディスプレイ駆動装置。
【請求項3】
前記増幅部は、
前記デジタル/アナログ変換部から選択された基準電圧が一端に印加される第1スイッチと、
一端が前記第1スイッチの他端に接続された第2スイッチと、
一端が前記第2スイッチの一端と接続された第1キャパシタと、
一端が前記第1キャパシタの他端に接続された第3スイッチと、
一端が前記第3スイッチの一端に接続された第2キャパシタと、
一端が前記第2キャパシタの他端に接続され、他端が前記第3スイッチの他端に接続された第4スイッチと、
一端が前記第4スイッチの一端に接続された第5スイッチと、
反転端子が前記第1キャパシタの他端に接続され、出力端が前記第4スイッチの他端に接続された出力バッファと、
を備える、請求項1に記載のディスプレイ駆動装置。
【請求項4】
前記第5スイッチの他端及び前記出力バッファの非反転端子には、前記電源電圧の半分である第1電圧が印加される、請求項3に記載のディスプレイ駆動装置。
【請求項5】
前記第1及び第2スイッチには互いに逆相である第1制御信号及び第2制御信号がそれぞれ交差して印加され、前記第3及び第5スイッチには前記第1制御信号が印加され、前記第4スイッチには前記第2制御信号が印加されて前記第1及び第2キャパシタが充/放電される、請求項3に記載のディスプレイ駆動装置。
【請求項6】
前記増幅部は、前記デジタル/アナログ変換部から前記電源電圧の1/K(Kは、1以上の整数)倍である前記入力電圧を受け取って、選択された前記基準電圧を前記K倍増幅する、請求項3に記載のディスプレイ駆動装置。
【請求項7】
前記増幅部は、前記デジタル/アナログ変換部から前記電源電圧の1/K(Kは、1以上の整数)倍である前記入力電圧を受け取って、選択された前記基準電圧を前記K/2倍増幅して、前記第1電圧と減算又は加算する、請求項4に記載のディスプレイ駆動装置。
【請求項8】
一端が前記第2キャパシタの一端と接続された第3キャパシタと、
一端が前記第3キャパシタの他端と接続された第6スイッチと、
一端が前記第3キャパシタの他端と接続された第7スイッチと、を備える第1電圧付加回路をさらに備える、請求項5に記載のディスプレイ駆動装置。
【請求項9】
前記第6及び第7スイッチには前記第1制御信号及び第2制御信号がそれぞれ交差して印加され、前記第6スイッチの他端にはMビットにN(Nは、正の整数)ビットが加算された(M+N)ビットデータ信号のうち、下位Nビットデータ信号に対応する第2電圧が印加される、請求項8に記載のディスプレイ駆動装置。
【請求項10】
前記増幅部は、
前記デジタル/アナログ変換部から選択された基準電圧が一端に印加される第8スイッチと、
一端が前記第8スイッチの他端と接続された第9スイッチと、
一端が前記第9スイッチの一端と接続された第4キャパシタと、
一端が前記第4キャパシタの他端と接続された第10スイッチと、
一端が前記第10スイッチの一端と接続された第5キャパシタと、
一端が前記第5キャパシタの他端と接続され、他端が前記第10スイッチの他端と接続された第11スイッチと、
一端が前記第11スイッチの一端と接続された第12スイッチと、
反転端子が前記第4キャパシタの他端と接続され、非反転端子及び前記反転端子で感知された電圧の大きさを比較して比較信号を出力する比較器と、
前記比較信号に応じて前記第4及び第5キャパシタに流れる電流の方向を制御する電流電源部と、を備える、請求項1に記載のディスプレイ駆動装置。
【請求項11】
前記電流電源部は、前記比較器の比較信号に応じて、
前記電流電源部から前記第4及び第5キャパシタ方向に電流を出力する第1電流電源と、
前記第4及び第5キャパシタから前記電流電源部の方向に電流を出力する第2電流電源と、を備える、請求項10に記載のディスプレイ駆動装置。
【請求項12】
前記第12スイッチの他端及び前記比較器の非反転端子には、前記電源電圧の半分である第3電圧が印加される、請求項10に記載のディスプレイ駆動装置。
【請求項13】
前記第8及び第9スイッチには互いに逆相である第3制御信号及び第4制御信号がそれぞれ交差して印加され、前記第10及び第12スイッチには前記第3制御信号が印加され、前記第11スイッチに前記第4制御信号が印加されて前記第4及び第5キャパシタが充/放電される、請求項10に記載のディスプレイ駆動装置。
【請求項14】
前記増幅部は、前記デジタル/アナログ変換部から前記電源電圧の1/K(Kは、1以上の整数)倍である前記入力電圧を受け取って、選択された前記基準電圧を前記K倍増幅する、請求項10に記載のディスプレイ駆動装置。
【請求項15】
前記増幅部は、前記デジタル/アナログ変換部から前記電源電圧の1/K(Kは、1以上の整数)倍である前記入力電圧を受け取って、選択された前記基準電圧を前記K/2倍増幅して、前記第3電圧と減算又は加算する、請求項12に記載のディスプレイ駆動装置。
【請求項16】
一端が前記第5キャパシタの一端と接続された第6キャパシタと、
一端が前記第6キャパシタの他端と接続された第13スイッチと、
一端が前記第6キャパシタの他端と接続された第14スイッチと、を備える第2電圧付加回路をさらに備える、請求項13に記載のディスプレイ駆動装置。
【請求項17】
前記第13及び第14スイッチに前記第3制御信号及び第4制御信号がそれぞれ交差して印加され、前記第13スイッチの他端に前記MビットにN(Nは、正の整数)ビットが加算された(M+N)ビットデータ信号のうち、下位Nビットデータ信号に対応する第4電圧が印加される、請求項16に記載のディスプレイ駆動装置。
【請求項18】
前記増幅部は、
前記デジタル/アナログ変換部から選択された基準電圧が一端に印加される第15スイッチと、
一端が前記第15スイッチの他端と接続された第16スイッチと、
一端が前記第16スイッチの一端と接続された第7キャパシタと、
一端が前記第7キャパシタの他端と接続された第17スイッチと、
前記第17スイッチと並列接続した第8キャパシタと、
反転端子が前記第17スイッチの一端と接続され、出力端が前記第17スイッチの他端と接続された出力バッファと、を備える、請求項1に記載のディスプレイ駆動装置。
【請求項19】
前記第15スイッチ及び前記第17スイッチには、第5制御信号が印加され、前記第16スイッチには、前記第5制御信号の位相と反対である第6制御信号が印加される、請求項18に記載のディスプレイ駆動装置。
【請求項20】
前記第16スイッチ及び前記第17スイッチには、前記第5制御信号が印加され、前記第15スイッチには、前記第6制御信号が印加される、請求項19に記載のディスプレイ駆動装置。
【請求項21】
前記出力バッファの非反転端子に前記電源電圧の半分である第4電圧が印加される、請求項18に記載のディスプレイ駆動装置。
【請求項22】
前記第4電圧が印加される場合に、
前記増幅部は、前記デジタル/アナログ変換部から前記電源電圧の1/K(Kは、1以上の整数)倍である前記入力電圧を受け取って、前記選択された基準電圧をK/2倍増幅して、前記第4電圧と減算し又は加算して出力する、請求項21に記載のディスプレイ駆動装置。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【公開番号】特開2009−48173(P2009−48173A)
【公開日】平成21年3月5日(2009.3.5)
【国際特許分類】
【出願番号】特願2008−150771(P2008−150771)
【出願日】平成20年6月9日(2008.6.9)
【出願人】(592127149)韓国科学技術院 (129)
【氏名又は名称原語表記】KOREA ADVANCED INSTITUTE OF SCIENCE AND TECHNOLOGY
【住所又は居所原語表記】373−1,Gusung−dong,Yuseong−ku,Daejeon 305−701 KR
【Fターム(参考)】
【公開日】平成21年3月5日(2009.3.5)
【国際特許分類】
【出願日】平成20年6月9日(2008.6.9)
【出願人】(592127149)韓国科学技術院 (129)
【氏名又は名称原語表記】KOREA ADVANCED INSTITUTE OF SCIENCE AND TECHNOLOGY
【住所又は居所原語表記】373−1,Gusung−dong,Yuseong−ku,Daejeon 305−701 KR
【Fターム(参考)】
[ Back to top ]