【課題】ＣＯＭ分割駆動を行う際に、共通電極が異常な電位となるのを回避することができる液晶表示装置及び電子機器を提供する。
【解決手段】画素を構成する共通電極１０８が複数に分割されており、複数の共通電極１０８にそれぞれ対応して設けられた単位制御回路Ｐを有する共通電極駆動回路（制御回路）４０を備える。単位制御回路Ｐは、ラッチ回路Ｑと選択回路Ｒとを含んで構成され、選択回路Ｒは、極性信号ＰＯＬに応じて電圧ＶＣＯＭＬ又は電圧ＶＣＯＭＨを共通電極１０８に供給する電圧供給状態と、共通電極１０８を電気的に切り離したＨｉ−Ｚ状態（ハイ・インピーダンス状態）とする電圧遮断状態とを切り替え可能に構成する。 （もっと読む）

【課題】安価に高い表示品位を実現することができる電気光学装置の駆動回路及び電気光学装置、並びに当該回路又は装置を備える電子機器を提供する。
【解決手段】電気光学装置１は、複数行の走査線Ｙ１〜Ｙｎを所定の順番で選択して走査信号を印加する走査線主駆動回路４０と、走査線Ｙ１〜Ｙｎの各々に設けられて走査線主駆動回路４０によって走査線Ｙ１〜Ｙｎのうちの一の走査線が選択される前後に選択される他の走査線に印加される走査信号によって動作し、走査線主駆動回路４０によって一の走査線が選択されて走査信号が印加される期間に、走査信号を整形するための補助信号を一の走査線に印加する走査線補助駆動回路５０とを備える。 （もっと読む）

【課題】低電圧動作が可能でありながら、中間電源電圧の供給の有無に関わらず動作可能である表示パネルドライバを提供する。
【解決手段】データ線ドライバ３が、出力アンプ回路１４と出力端子１６Ａ、１６Ｂとを具備する。出力アンプ回路１４は、電源電圧ＶＤＤと電圧ＶＭＬとの供給を受けて、正の駆動電圧を出力する正専用出力段２４Ａと、電源電圧と接地電圧の間の駆動電圧を出力可能な正負共用出力段２８とを備えている。正専用出力段２４Ａのプルダウン出力トランジスタは、ディプレッション型であり、正負共用出力段２８のプルダウン出力トランジスタは、エンハンスメント型である。電圧ＶＭＬがＶＤＤ／２に設定されたときは、正専用出力段２４Ａが正の駆動電圧を出力端子１６Ａ又は１６Ｂに出力する。電圧ＶＭＬが接地電圧ＶＳＳに設定されたときは、正負共用出力段２８が正の駆動電圧を出力端子１６Ａ又は１６Ｂに出力する。 （もっと読む）

【課題】階調電圧の下限電圧をグランド電圧にできる集積回路装置、電気光学装置及び電子機器等を提供すること。
【解決手段】集積回路装置は、階調電圧生成回路１６０と、ドライバー回路１００−１〜１００−ｋと、を含み、階調電圧生成回路１６０は、高電圧側電源電圧ＶＤＤＲＷとグランド電圧ＶＳＳとの間を電圧分割して階調電圧ＶＧ１〜ＶＧｉを生成し、ドライバー回路１００−１〜１００−ｋは、第１のキャパシターＣＩ１〜ＣＩｋと第２のキャパシターＣＦ１〜ＣＦｋとを有するデータ線駆動回路１４０−１〜１４０−ｋを有し、データ線駆動回路１４０−１〜１４０−ｋは、第１のキャパシターＣＩ１〜ＣＩｋと第２のキャパシターＣＦ１〜ＣＦｋとの容量比に応じた増幅率の反転増幅を行って、下限電圧がグランド電圧ＶＳＳより高くなる出力範囲のデータ電圧Ｖ１〜Ｖｋを出力する。 （もっと読む）

【課題】画像信号線駆動回路の消費電力を削減可能な表示装置等を提供する。
【解決手段】液晶表示装置は複数の画像信号線駆動回路を含んでいる。複数の画像信号線駆動回路のそれぞれは、タイミングコントローラ３１０と、画像データ抽出回路３５０と、画像データ抽出回路３５０によって抽出された画像データをラッチするデータラッチ回路３６０とを含んでいる。画像データ抽出回路３５０は、画像データＲＧＢｄａｔａのうちから、その画像信号線駆動回路に対して予め割り当てられた所定数の画像信号線に対応する部分のデータを抽出する。画像データ抽出回路３５０は、画像データの抽出期間以外の期間では、一定電位の信号をデータラッチ回路３６０へ供給する。 （もっと読む）

【課題】製品の小型化を図ることができ、製品コストを抑制することができ、低消費電力化を図ることができる液晶表示装置を提供する。
【解決手段】液晶表示装置は、複数の信号線並びに複数の画素を有したアレイ基板と、対向基板と、液晶層と、を具備した液晶表示パネルと、それぞれＮ本の信号線に接続され、入力される映像信号をＮ本の信号線の何れかに選択的に与える複数の切替え素子群を含んだ切替え回路と、複数の切替え素子群に接続され、それぞれ複数の切替え素子群に映像信号を与えるドライバ回路８１と、ドライバ回路に接続され、ドライバ回路が複数の切替え素子群に映像信号を与えるタイミングを制御するコントロール回路８２と、を備えている。ドライバ回路８１及びコントロール回路８２は、多結晶化された同一のシリコンチップ８０に形成されている。 （もっと読む）

【課題】ガンマ回路３１のプッシュプルアンプにおける貫通電流を抑止する。
【解決手段】ガンマ回路３１において、プッシュプルアンプ１０に代えて、互いに隣接した基準電位を入力し、入力した基準電位と同一の電位の出力電圧を出力するＮトップ型レギュレータ４０−４〜４０−１と、Ｐトップ型レギュレータ５０−３〜５０−０とを設けた。その結果、階調電位の出力端子ＶＨ０〜ＶＨ６３及びＶＬ０〜ＶＬ６３に接続される負荷が“Ｌ”になっても“Ｈ”になっても互いに隣接するＮトップ型レギュレータ４０とＰトップ型レギュレータ５０とは、相補的に動作してプッシュプルアンプ１０と同等に動作することができる。更に、プッシュプルアンプ１０で発生した貫通電流がほとんど発生しなくなりためガンマ回路３１の消費電流を大幅に削減することができる。 （もっと読む）

【課題】表示ムラを防止できる集積回路装置、電気光学装置及び電子機器等を提供すること。
【解決手段】集積回路装置は、データ線駆動回路１００−ｉと、パターン出力回路１３０と、順番設定回路１４０と、を含み、マルチプレクスされたデータ信号がデマルチプレクスされることで得られた複数のデータ信号が1水平走査期間において画素Ｐ１ｉ〜Ｐｐｉに供給され、パターン出力回路１３０が、１または複数のフレーム毎に、画素Ｐ１ｉ〜Ｐｐｉの駆動順番のローテーションパターンであるローテーションパターンＰＴ１〜ＰＴＭのいずれかを出力ローテーションパターンＱＰＴとして出力し、順番設定回路１４０が、出力ローテーションパターンＱＰＴに基づいて、画素Ｐ１ｉ〜Ｐｐｉの駆動順番を設定する。 （もっと読む）

【課題】表示ムラを防止できる集積回路装置、電気光学装置及び電子機器を提供すること。
【解決手段】集積回路装置は、データ線駆動回路２００−ｉと、位置オフセット用レジスター２３０と、位置オフセット用加算回路２１０−ｉと、を含み、マルチプレクスされたデータ信号がデマルチプレクスされることで得られた複数のデータ信号が、1水平走査期間において第１〜第ｐの画素に供給され、位置オフセット用レジスター２３０が、位置オフセット用設定値ＯＧ１と、位置オフセット用設定値ＯＧｐとを少なくとも記憶し、位置オフセット用加算回路２１０−ｉが、画像データＧＤ１ｉに対して、位置オフセット用設定値ＯＧ１に基づく位置オフセット補正値を加算する処理と、画像データＧＤｐｉに対して、位置オフセット用設定値ＯＧｐに基づく位置オフセット補正値を加算する処理とを少なくとも行う。 （もっと読む）

【課題】同一導電型のトランジスタのみを用いて構成可能な初期化信号の生成回路（初期リセット信号生成回路）を提供する。
【解決手段】シフトレジスタの初期化のための初期リセット信号ＩＲＳを生成する初期リセット信号生成回路１１０は、プルアップ回路１１とプルダウン回路１２とから成る。プルアップ回路１１は、電源の投入に応じて初期リセット信号ＩＲＳを活性化させる。プルダウン回路１２は、シフトレジスタの動作を開始させるためのスタート信号ＳＴの活性化に応じて初期リセット信号ＩＲＳを非活性化する。 （もっと読む）

【課題】表示ムラを防止できる集積回路装置、電気光学装置及び電子機器を提供すること。
【解決手段】集積回路装置は、データ線駆動回路２００−ｉと、マルチプレクスされたデータ信号がデマルチプレクスされた複数のデータ信号が１水平走査期間において第１〜第ｐの画素に供給されるときに、第１〜第ｐの画素の駆動順番に依存して生じる順番オフセットに対応する順番オフセット用設定値ＯＪ１〜ＯＪｐを記憶する順番オフセット用レジスター２７０と、第１〜第ｐの画素の駆動順番を設定する順番設定回路２５０と、順番オフセット用加算回路２６０−ｉと、を含み、データ線駆動回路２００−ｉが、第ｑの画素を第ｒ番目に駆動するときに、順番オフセット用加算回路２６０−ｉが、画像データＧＤｑｉに対して、順番オフセット用設定値ＯＪｒに基づく順番オフセット用補正値を加算する処理を行う。 （もっと読む）

【課題】表示部に縦線の異常表示が現れることない上に、アンプ回路が同じタイミングで動作するときに発生するノイズを削減できること。
【解決手段】本発明のドライバ（３０）は、制御信号に応じて出力階調電圧を表示部（１０）に出力する複数のアンプ回路（３６−１〜３６−Ｎ）と、制御回路（４０）と、遅延部（４１、４２、４３）と、を具備している。制御回路（４０）は、制御信号として第１制御信号（ＣＴＲ１）を出力する。遅延部（４１、４２、４３）は、第１制御信号（ＣＴＲ１）を複数のアンプ回路のうちの半数のアンプ回路である第１アンプ回路群の各々に順番に出力し、第１制御信号（ＣＴＲ１）を任意の遅延時間遅延させた第２制御信号（ＣＴＲ２）を第１アンプ回路群以外の第２アンプ回路群の各々に順番に出力する。 （もっと読む）

【課題】黒輝度、白輝度の最適化、フリッカ発生の抑止、リップル抑制を可能とする表示装置および電子機器を提供する。
【解決手段】比較出力部１２５Ｂは、出力電位と比較回路との検出結果を保存するメモリを有し複数回の比較結果をメモリに格納可能に構成され、格納結果を参照し出力値が目標値付近であることを判定し、判定が行われると出力系回路を一部停止させて出力電位をある一定期間中、容量すなわち平滑化キャパシタＣ１２３に保持した電荷のみで駆動させ、ソースフォロワーの前段を停止させ、平滑化キャパシタＣ１２３だけで電位を保持させ、キャパシタＣ１２３に溜まった電荷でソースフォロワーを駆動させる。 （もっと読む）

【課題】表示装置の高階調化に対応して、階調電圧回路と駆動部とを結ぶ配線数を十分に少なくすることが困難となっている。
【解決手段】互いに異なる複数の基準電圧を生成する階調電圧回路１、基準電圧のいずれかを第１選択電圧として選択するとともに、第１選択電圧とは異なる基準電圧のいずれかを第２選択電圧として選択する第１選択回路２、第１選択電圧に基づいて出力端から出力電圧を出力する増幅器５、第１選択電圧及び第２選択電圧に基づいて生成した調整電圧を用いて前記出力電圧の電位を調整する出力電圧調整回路５０Ａ、を備える。出力電圧調整回路５０Ａが、増幅器５から出力される出力電圧の電位を調整する。よって、階調電圧回路にて生成される基準電圧の数を減らすことができ、階調電圧回路１と第１選択回路２とを結ぶ配線数を減らせる。結果として、駆動回路のチップ面積を小さくできる。 （もっと読む）

【課題】様々な解像度の表示パネルに対応したマルチチャンネルシフトレジスタを用いた表示ドライバのデータ線駆動装置において、データ線を分割し、低消費電力化を図る。
【解決手段】データ線をＤＬ１、ＤＬ２に分割し、第一のシフトレジスタ（Ｓ１〜Ｓ６）のシフトパルスによりデータ線ＤＬ１のデータをラッチする第一の表示ラッチ部（Ｌ１〜Ｌ６）と、第二のシフトレジスタ（Ｓ７〜Ｓ１２）のシフトパルスによりデータ線ＤＬ２のデータをラッチする第二の表示ラッチ部（Ｌ７〜Ｌ１２）と、第一のシフトレジスタのシフトしたシフトパルスを第二のシフトレジスタに伝える第三のシフトレジスタ２１と、第一のシフトレジスタから第三のシフトレジスタへの接続と、第三のシフトレジスタから第二のシフトレジスタへの接続を切り替えるセレクタ回路を設け、第三のシフトレジスタを用いてデータ線の駆動開始と駆動停止を制御する。 （もっと読む）

【課題】ＤＡＣ遅延時間の影響を受けずに高速駆動を実現すること。
【解決手段】本発明の表示装置によれば、１出力にＹ個（Ｙは２以上の整数）のＤＡＣ１３とＹ個のアンプ１４とＹ個のスイッチ１５とを備え、Ｍ個の保持部１１、Ｍ個のスイッチ１２をＹ個のグループに分けている。そこで、スイッチ１５は、時分割タイミング（信号２２）に同期することにより、アンプ１４の出力の切り替えを行う。また、スイッチ１５の切り替わりタイミングの周期をＴとしたとき、ＤＡＣ１３が表示データ５１を入力するタイミングは、時分割タイミングより位相をＴ／Ｙ進めて、周期（Ｙ×Ｔ）としている。即ち、ＤＡＣ１３が、Ｙクロック分の信号２１により表示データ５１を入力した場合、表示データ５１に応じた階調電圧５２は、信号２１のＹクロック目にアンプ１４から出力される。これにより、ＤＡＣ遅延時間の影響を受けずに高速駆動を実現することができる。 （もっと読む）

【課題】パネル非駆動時に対向電極を確実にディスチャージさせる。
【解決手段】対向電極電位を供給する駆動回路は、外部電源電位ＶＤＤ２に基づいて内部電源電位ＶＬＤＯ２を生成する内部電源電位生成回路と、出力線をディスチャージする第１ディスチャージ手段（Ｔｒ３、Ｒ）と、極性反転信号に基づいて電位ＶＣＯＭＨ、ＶＣＯＭＬを交互出力するスイッチング回路３２０と、スリープモードへの移行当初のディスチャージ期間に、ＶＣＯＭ供給線３０３が基準電位ＶＳＳとなるように、ディスチャージする第２ディスチャージ手段（ＭＶ１、ＭＶ２）と、少なくともディスチャージ期間内からディスチャージ期間経過後に亘ってＶＣＯＭ供給線の電位を保持する第１基準電位保持手段（ＨＶ１，ＨＶ２，Ｒ１）とを有し、第１ディスチャージ手段は、ディスチャージ期間に第２ディスチャージ手段によってディスチャージされるようにディスチャージ動作を遅らせる。 （もっと読む）

【課題】 簡易な構造を有する異常検知可能な集積回路装置等を提供する。
【解決手段】 集積回路装置１０は、異常を検出する少なくとも１つの検出回路３６と、制御データを保持する複数の制御保持回路３０と、を含む。前記少なくとも１つの検出回路３６は、基準データを保持する基準保持回路３７と、前記基準データと実質的に等しい等価データを保持する等価保持回路３８と、前記基準データと前記等価データとを比較する比較回路３９とを有する。前記少なくとも１つの検出回路３６は、前記比較回路３９の比較結果に基づき、前記基準データが異常であるか否かを表す検出信号を生成する。前記基準データが異常である場合、前記少なくとも１つの検出回路３６は、前記検出信号として異常信号を出力する。前記基準保持回路３７に保持される前記基準データは、前記比較回路３９の比較動作のみに使用される。 （もっと読む）

【課題】 動作速度の向上を図ることができる表示パネルの駆動電圧出力回路を提供する。
【解決手段】 ソースドライバの低圧側及び高圧側の電圧フォロワ各々は、差動入力段と、制御段と、出力段と、を備え、制御段は第１及び第２トランジスタの差動入力段の非反転入力の第１電位と反転入力の第２電位とが供給され、高圧側電源電位の供給端子と前記低圧側電源電位の供給端子との間にプッシュプル接続された互いに異なるチャンネルの第３及び第４トランジスタを有し、第３トランジスタの制御端に第１電位を供給し、第４トランジスタの制御端に第１電位と第２電位との差に応じた第３電位を供給して第３及び第４トランジスタの被制御端の接続点から制御電位を出力し、出力段は直列に接続された同一チャンネルの第５及び第６トランジスタからなり、第５トランジスタの制御端に第１電位を供給し、第６トランジスタの制御端に制御電位を供給し、第５及び第６トランジスタの被制御端の接続点が出力端子となる。 （もっと読む）

【課題】回路のレイアウト面積を小さくすることができるオペアンプ及び表示パネルの駆動装置を提供する。
【解決手段】ソースアンプ１２１は、差動回路３００、カレントミラー回路２１０、出力回路２１２を含んで構成されている。差動回路３００は、高耐圧のＮＭＯＳトランジスタＮ１１Ａ、Ｎ１１Ｂがカレントミラー回路２１０と並列接続された差動対Ｎ１１と、ＮＭＯＳトランジスタＮ１３と、を含んで構成されている。シンクアンプは、差動回路３０２、カレントミラー回路２１６、及び出力回路２１８を含んで構成されている。差動回路３０２は、高耐圧のＰＭＯＳトランジスタＰ１２Ａ、Ｐ１２Ｂがカレントミラー回路２１６と並列接続された差動対Ｐ１２と、ＰＭＯＳトランジスタＰ１５と、を含んで構成されている。 （もっと読む）