表示装置および駆動装置
【課題】画像信号線駆動回路の消費電力を削減可能な表示装置等を提供する。
【解決手段】液晶表示装置は複数の画像信号線駆動回路を含んでいる。複数の画像信号線駆動回路のそれぞれは、タイミングコントローラ３１０と、画像データ抽出回路３５０と、画像データ抽出回路３５０によって抽出された画像データをラッチするデータラッチ回路３６０とを含んでいる。画像データ抽出回路３５０は、画像データＲＧＢｄａｔａのうちから、その画像信号線駆動回路に対して予め割り当てられた所定数の画像信号線に対応する部分のデータを抽出する。画像データ抽出回路３５０は、画像データの抽出期間以外の期間では、一定電位の信号をデータラッチ回路３６０へ供給する。
【解決手段】液晶表示装置は複数の画像信号線駆動回路を含んでいる。複数の画像信号線駆動回路のそれぞれは、タイミングコントローラ３１０と、画像データ抽出回路３５０と、画像データ抽出回路３５０によって抽出された画像データをラッチするデータラッチ回路３６０とを含んでいる。画像データ抽出回路３５０は、画像データＲＧＢｄａｔａのうちから、その画像信号線駆動回路に対して予め割り当てられた所定数の画像信号線に対応する部分のデータを抽出する。画像データ抽出回路３５０は、画像データの抽出期間以外の期間では、一定電位の信号をデータラッチ回路３６０へ供給する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば液晶表示装置等の表示装置に係り、また、表示装置に用いられる駆動装置に係る。
【背景技術】
【０００２】
液晶表示装置は、昨今では、家庭用ＴＶから産業用ディスプレイまで幅広い分野で使用されている。
【０００３】
液晶表示装置の構成は、液晶パネルと、液晶パネルを駆動する駆動装置とに大別される。従来の駆動装置は、複数の画像信号線駆動回路と、複数の走査線駆動回路と、これらの駆動回路を駆動する制御回路としてのタイミングコントローラとを含んでいる。かかる従来構成では、タイミングコントローラは、画像信号線駆動回路および走査線駆動回路の外部に設けられている。
【０００４】
各画像信号線駆動回路は液晶パネルの画像信号線を駆動するための集積回路であり、当該集積回路を複数個用いて液晶パネルの全ての画像信号線を駆動する。同様に、各走査線駆動回路は液晶パネルの走査線を駆動するための集積回路であり、当該集積回路を複数個用いて液晶パネルの全ての走査線を駆動する。
【０００５】
タイミングコントローラは、画像データと、画像信号線駆動回路および走査線駆動回路を制御する際の基準となる制御基準信号と、処理を行う際の基準となるドットクロック（ＤＣＬＫ）とを受け取る。上記の制御基準信号には、液晶パネルの水平方向の同期を取るための基準信号として用いられる水平同期信号（ＨＤ）、液晶パネルの垂直方向の同期を取るための基準信号として用いられる垂直同期信号（ＶＤ）、画像データが有効である期間を示すデータイネーブル信号（ＤＥＮＡ）等が含まれる。
【０００６】
タイミングコントローラは、入力された上記各種信号等を用いて、画像信号線駆動回路および走査線駆動回路を駆動するための駆動信号を生成する。
【０００７】
画像信号線駆動回路用の駆動信号には、タイミングコントローラへ入力された画像データに基づいて生成された赤（Ｒ）、緑（Ｇ）および青（Ｂ）のデジタル信号から成る画像データ（数ビット幅のバス構成を有する）が含まれる。
【０００８】
また、画像信号線駆動回路用の駆動信号には、画像信号線駆動回路での各種処理を行う際の基準となるクロック（ＣＬＫＨ）、画像データの水平方向の始まりを示すスタートパルス（ＳＴＨ）、液晶駆動の極性を反転するための極性反転信号（ＰＯＬ）、画像データを画像信号線駆動回路の出力側である液晶パネルの画像信号線に伝えるためのラッチパルス（ＬＰ）等の制御信号が含まれる。
【０００９】
走査線駆動回路用の駆動信号には、走査線駆動回路での各種処理を行う際の基準となるクロック（ＣＬＫＶ）、画像データの垂直方向の始まりを示すスタートパルス（ＳＴＶ）等の制御信号が含まれる。
【００１０】
画像信号線駆動回路用および走査線駆動回路用の上記制御信号は、タイミングコントローラへ入力された、水平同期信号（ＨＤ）、垂直同期信号（ＶＤ）、データイネーブル信号（ＤＥＮＡ）を基準にしてドットクロック（ＤＣＬＫ）を使って生成される。
【００１１】
画像信号線駆動回路は、走査線駆動回路によって選択された走査線の各画素に対して、当該各画素の画像データに対応した所定の電圧（階調電圧）を印加する。走査線駆動回路が走査線を順次選択することにより、画像全体の表示が行われる。
【００１２】
上記の従来構成に対して、タイミングコントローラを画像信号線駆動回路に搭載した（内蔵した）複合化駆動回路が開発されている。かかる複合化駆動回路によれば、タイミングコントローラ用の回路基板が不要になるので、部材コストを削減することができる。その結果、液晶表示装置の低価格化を図ることができる。
【００１３】
タイミングコントローラ内蔵型の画像信号線駆動回路は液晶表示装置に複数個設けられる。しかし、タイミングコントローラ自体は１つあれば足りる。このため、複数の画像信号線駆動回路のうちの１つをマスタモードで用い、残りの画像信号線駆動回路をスレーブモードで用いる。より具体的は、マスタモードの画像信号線駆動回路は自身のタイミングコントローラに基づいて動作し、スレーブモードの画像信号線駆動回路はマスタモードの画像信号線駆動回路のタイミングコントローラから制御信号を受けて動作する。この場合、スレーブモードの画像信号線駆動回路のタイミングコントローラを停止させることによって、消費電力を低減することができる。
【先行技術文献】
【特許文献】
【００１４】
【特許文献１】特開２００３−２１６１２７号公報
【特許文献２】特開平１０−６２７４６号公報
【発明の概要】
【発明が解決しようとする課題】
【００１５】
一般に、画像信号線駆動回路は、画像データをラッチするためのデータラッチ回路を有している。
【００１６】
画像信号線駆動回路が複数設けられた構成では、各画像信号線駆動回路には自身に割り当てられていない画像信号線の画像データも入力される。そのような不要な画像データの入力期間中であっても、データラッチ回路を構成するトランジスタはスイッチング動作を繰り返しており、電力を消費している。
【００１７】
本発明は、上記の不要な画像データの入力期間中における消費電力を削減可能な表示装置および駆動装置を提供することを目的とする。
【課題を解決するための手段】
【００１８】
本発明に係る表示装置は、その一態様として、複数の画像信号線を含む表示パネルと、それぞれが前記複数の画像信号線のうちで予め割り当てられた所定数の画像信号線を駆動する複数の画像信号線駆動回路と、前記複数の画像信号線駆動回路に画像データを供給する画像データ供給線とを備え、前記複数の画像信号線駆動回路のそれぞれは当該複数の画像信号線駆動回路を制御するための制御信号を生成する制御信号生成機能を有したタイミングコントローラを搭載しており、前記複数の画像信号線駆動回路のうちの１つが前記制御信号生成機能を動作させるマスタモードで使用されるとともに、前記複数の画像信号線駆動回路のうちの残りは前記制御信号生成機能を動作させないスレーブモードで使用され、前記複数の画像信号線駆動回路のそれぞれは、前記画像データのうちから前記予め割り当てられた所定数の画像信号線に対応する部分の画像データを抽出する画像データ抽出回路と、前記画像データ抽出回路によって抽出された前記画像データをラッチするデータラッチ回路とを含み、前記画像データ抽出回路は、前記画像データの抽出期間以外の期間では、一定電位の信号を前記データラッチ回路へ供給する。
【発明の効果】
【００１９】
本発明に係る表示装置の上記一態様によれば、画像データ抽出期間以外の期間では、データラッチ回路へ低電位レベルの信号が入力される。このため、画像データ抽出期間以外の期間では、データラッチ回路のトランジスタのスイッチング動作を停止させることが可能である。したがって、画像信号線駆動回路の省電力化を図り、その結果、表示装置の省電力化を図ることができる。
【図面の簡単な説明】
【００２０】
【図１】本発明の実施の形態１に係る液晶表示装置を概説するブロック図である。
【図２】実施の形態１について液晶表示装置の液晶パネルを概説する平面図である。
【図３】実施の形態１について液晶パネルの画素を概説する回路図である。
【図４】本発明の実施の形態１に係る画像信号線駆動回路を概説するブロック図である（マスタモード）。
【図５】本発明の実施の形態１に係る画像信号線駆動回路を概説するブロック図である（スレーブモード）。
【図６】本発明の実施の形態１に係る画像信号線駆動回路を概説するブロック図である。
【図７】本発明の実施の形態１に係る画像信号線駆動回路の動作を概説するタイミングチャートである。
【図８】本発明の実施の形態１に係る液晶表示装置の動作を概説するタイミングチャートである。
【図９】本発明の実施の形態２に係る液晶表示装置を概説するブロック図である。
【発明を実施するための形態】
【００２１】
以下に、本発明の実施の形態を図面を参照しながら説明する。実施の形態では、本発明に係る表示装置として、カラー表示が可能な液晶表示装置（透過型、反射型または半透過型のいずれであっても構わない）を例示する。但し、本発明に係る表示装置は、これに限定されるものではない。例えば、単色表示（白黒に限らない）の液晶表示装置、液晶表示装置以外の表示装置（例えば有機ＥＬ（Electro-Luminescent）または無機ＥＬを利用した表示装置等）にも、以下に説明する構成等は当てはまる。また、本発明に係る駆動装置は、液晶パネルに限らず各種の表示パネルに適用可能である。
【００２２】
実施の形態１．
図１に、本発明の実施の形態１に係る液晶表示装置１を概説するブロック図を示す。図１の例では、液晶表示装置１は、液晶パネル１００と、当該液晶パネル１００を駆動する駆動装置２００とを含んでいる。
【００２３】
図２に液晶パネル１００の概略的な平面図を示す。図２に例示するように、液晶パネル１００は、画素配置領域１０１と、当該領域１０１を取り囲む周辺領域１０２とに大別される。周辺領域は額縁領域とも称される。なお、液晶パネル１００、画素配置領域１０１および周辺領域１０２の形状、寸法等は図示の例に限定されるものではない。液晶パネル１００は、複数の画素ＰＸと、複数の画像信号線１３０と、複数の走査線１４０とを有している。図２に例示するように、各画素ＰＸは、複数の画像信号線１３０のうちのいずれか１本と、複数の走査線１４０のうちのいずれか１本とに接続されている。
【００２４】
画素ＰＸは、画素配置領域１０１内に面状に分散配置されて、画像（文字等も含む）が表示される表示画面を構成する。図２の例では、画素ＰＸは、画素配置領域１０１内において、行方向（図面において左右方向）と列方向（図面において上下方向）とのいずれの方向にも整列している。すなわち、複数の画素ＰＸがマトリクス状に配列されている。なお、複数の画素ＰＸをいわゆるデルタ状に配列することも可能である。
【００２５】
画像信号線１３０は、画素ＰＸに、その画素ＰＸの画像データ（より具体的には階調データ）に応じた電圧値を有する電圧（階調電圧）を印加するための配線である。なお、画像信号線はデータ線等と称される場合もある。図２の例では、各画像信号線１３０は列方向に延在しており、かかる画像信号線１３０の複数本が行方向に配列されている。各画像信号線１３０は画素配置領域１０１と周辺領域１０２とに渡って延在している。図２には、全ての画像信号線１３０が周辺領域１０２のうちの１つの辺部（図面では下辺部）内まで延在している場合を例示している。
【００２６】
走査線１４０は、階調電圧を印加する画素ＰＸを選択するための配線である。かかる画素ＰＸの選択は、複数の走査線１４０を順次選択する、換言すれば走査することにより行われる。なお、走査線は画素選択線、ゲート線、アドレス線等と称される場合もある。図２の例では、各走査線１４０は行方向に延在しており、かかる走査線１４０の複数本が列方向に配列されている。各走査線１４０は画素配置領域１０１と周辺領域１０２とに渡って延在している。図２には、全ての走査線１４０が周辺領域１０２のうちの１つの辺部（図面では左辺部）内まで延在している場合を例示している。
【００２７】
上記のように、各画素ＰＸは、複数の画像信号線１３０のうちのいずれか１本と、複数の走査線１４０のうちのいずれか１本とに接続されている。このため、各画像信号線１３０には、異なる走査線１４０に接続された複数の画素ＰＸ（全ての画素ＰＸのうちの一部の画素ＰＸである）が接続されている。また、各走査線１４０には、異なる画像信号線１３０に接続された複数の画素ＰＸ（全ての画素ＰＸのうちの一部の画素ＰＸである）が接続されている。この場合、画像信号線１３０と走査線１４０との組合せにより、各画素ＰＸを特定することが可能である。
【００２８】
図３に画素ＰＸを概説する回路図を示す。図３に例示の画素ＰＸは、薄膜トランジスタ（ＴＦＴ）１１１と、基本セル１１２と、保持容量１１３とを有している。
【００２９】
ＴＦＴ１１１のゲートは走査線１４０に接続され、ＴＦＴ１１１のソースは画像信号線１３０に接続され、ＴＦＴ１１１のドレインは基本セル１１２に接続されている。なお、ＴＦＴの構造上、上記のソースがドレインと称され、上記のドレインがソースと称される場合もある。ＴＦＴ１１１に代えて他のスイッチング素子を用いることも可能である。
【００３０】
基本セル１１２は、画素ＰＸの基本単位となる構造体であり、画素ＰＸごとに設けられＴＦＴ１１１のドレインに接続された画素電極と、各画素ＰＸに共通の電位を供給するための共通電極と、液晶層とを含んで構成される。なお、画素電極と共通電極とは、例えばＴＮ（Twisted Nematic）モード等では液晶層を介して対向する別々の基板に設けられる。これに対し、例えばＩＰＳ（In Plane Switching）モード、ＦＦＳ（Fringe Field Switching）モード等では液晶パネル１００の同じ基板に設けられる。
【００３１】
保持容量１１３の一方の電極はＴＦＴ１１１のドレインに接続されている。保持容量１１３の他方の電極は所定の電位、例えば共通電極に印加される共通電位に接続されている。なお、保持容量１１３を有さない画素構成を採用することも可能である。保持容量は補助容量とも称される。
【００３２】
かかる構造の画素ＰＸの場合、走査線１４０への電圧印加によりＴＦＴ１１１のゲートがオンになると、そのときの画像信号線１３０の電圧（画像データに対応する）が画素電極へ供給される。このとき生じる画素電極と共通電極との間の電界によって、液晶層中の液晶分子の配向状態が変化し、当該画素ＰＸの表示輝度が変化する。画素電極の電位は保持容量１１３によって保持される。
【００３３】
各画素ＰＸの表示色は例えば基本セル１１２にカラーフィルタを設けることによって規定される。このとき、例えば近接する赤（Ｒ）、緑（Ｇ）および青（Ｂ）の各表示色用の画素ＰＸの集合体（すなわち画素群）によって、カラー表示のための１単位が構成される。
【００３４】
図１に戻り、図１に例示の駆動装置２００は、複数の（ここでは４個が例示される）の画像信号線駆動回路３０１〜３０４と、複数の（ここでは２個が例示される）の走査線駆動回路４０１，４０２と、各種の配線５０１〜５１３とを含んでいる。なお、図示を省略しているが、駆動装置２００は、駆動回路３０１〜３０４，４０１，４０２で利用する各種電圧を供給する電源回路を含んでいる。
【００３５】
画像信号線駆動回路３０１〜３０４はいずれも、画像信号線１３０を駆動する、すなわち画像信号線１３０に階調電圧を印加するための回路である。ここでは、各画像信号線駆動回路３０１〜３０４は、いわゆる集積回路（ＩＣ）で構成されている。
【００３６】
各画像信号線駆動回路３０１〜３０４は、階調電圧を出力するための複数の出力端部を有している。画像信号線駆動回路３０１〜３０４のそれぞれには、複数の画像信号線１３０（全ての画像信号線１３０のうちの一部である）が予め割り当てられている。各画像信号線駆動回路３０１〜３０４の上記複数の出力端部は、各駆動回路３０１〜３０４に対して割り当てられた上記の複数の画像信号線１３０にそれぞれ接続されている。これにより、各画像信号線駆動回路３０１〜３０４によって、予め割り当てられた所定数の画像信号線１３０が駆動される。
【００３７】
なお、各画像信号線駆動回路３０１〜３０４の上記出力端部は、画像信号線１３０のうちで液晶パネル１００の周辺領域１０２へ引き出された部分と、ガラス上にて直に接続されたり、フレキシブルなテープなどの部材（ＴＣＰ：Tape Carrier Package／ＣＯＦ：Chip on Film）を介して接続される。
【００３８】
ここでは、各画像信号線駆動回路３０１〜３０４に対して同じ本数の画像信号線１３０が割り当てられ、また、割り当てられる画像信号線１３０は連続して並んでいる場合を例示する。より具体的には、画像信号線１３０の総本数が、Ｍを自然数として（４×Ｍ）本とした場合、図１の平面視において左から数えて第１本目から第Ｍ本目までの画像信号線１３０が画像信号線駆動回路３０１に割り当てられている。同様に、第（Ｍ＋１）本目から第（２×Ｍ）本目までの画像信号線１３０が画像信号線駆動回路３０２に割り当てられ、第（２×Ｍ＋１）本目から第（３×Ｍ）本目までの画像信号線１３０が画像信号線駆動回路３０３に割り当てられ、第（３×Ｍ＋１）本目から第（４×Ｍ）本目までの画像信号線１３０が画像信号線駆動回路３０４に割り当てられている。
【００３９】
走査線駆動回路４０１，４０２はいずれも走査線１４０を駆動する、すなわち走査線１４０に走査電圧（走査線選択電圧等とも称される）を印加するための回路である。ここでは、各走査線駆動回路４０１，４０２は、いわゆる集積回路（ＩＣ）で構成されている。
【００４０】
各走査線駆動回路４０１，４０２は、走査電圧を出力するための複数の出力端を有している。走査線駆動回路４０１，４０２と走査線１４０との接続形態は、画像信号線駆動回路３０１〜３０４と画像信号線１３０との上記の接続形態と同様である。これにより、各走査線駆動回路４０１，４０２によって、各駆動回路４０１，４０２に対して予め割り当てられた所定数の走査線１４０が駆動される。
【００４１】
ここで、図４および図５に画像信号線駆動回路３０１〜３０４を概説するブロック図を示す。なお、図４および図５には同じ構成が例示されており、画像信号線駆動回路３０１〜３０４が後述するマスタモードの画像信号線駆動回路３００ＭＳＴとして利用される場合を図４に例示し、後述するスレーブモードの画像信号線駆動回路３００ＳＬＶとして利用される場合を図５に例示している。
【００４２】
画像信号線駆動回路３０１〜３０４はそれぞれがタイミングコントローラ３１０を搭載、換言すれば内蔵している。なお、タイミングコントローラ３１０は、基本的には、従来の駆動装置では画像信号線駆動回路の外部に設けられていた既存のタイミングコントローラ（外付けのタイミングコントローラと称することにする）と同様の機能を有している。
【００４３】
タイミングコントローラ３１０は、表示画像に関する信号を受け取り、当該入力信号を予め規定された所定の処理に適用することによって駆動回路３０１〜３０４，４０１，４０２を駆動するための信号を生成し、生成された駆動信号を出力するように構成された制御回路である。
【００４４】
タイミングコントローラ３１０へ入力される表示画像に関する信号には、例えば、表示する画像のデータＲＧＢｄａｔａと、表示画像に関する制御基準信号Ｓ０とが含まれる。表示画像に関する制御基準信号Ｓ０には、例えば、液晶パネル１００の水平方向の同期を取るための基準信号として用いられる水平同期信号ＨＤ、液晶パネル１００の垂直方向の同期を取るための基準信号として用いられる垂直同期信号ＶＤ、画像データＲＧＢｄａｔａが有効である期間を示すデータイネーブル信号ＤＥＮＡ等が含まれる。
【００４５】
なお、上記の画像データＲＧＢｄａｔａ、水平同期信号ＨＤ、垂直同期信号ＶＤ、データイネーブル信号ＤＥＮＡ等の表示画像信号は、例えば駆動装置２００の外部に設けられたテレビチューナ、ビデオ、パーソナルコンピュータ等の表示画像信号供給装置（図示せず）から供給される。
【００４６】
タイミングコントローラ３１０には、上記の所定処理を実行する際の基準（例えば、処理動作やパルス生成のタイミングの基準）として利用するドットクロックＤＣＬＫが入力される。なお、ドットクロックＤＣＬＫは、駆動装置２００の外部または内部に設けられたクロック生成回路（図示せず）から供給される。
【００４７】
タイミングコントローラ３１０から出力される駆動信号には、画像信号線駆動回路３０１〜３０４を駆動するための信号と、走査線駆動回路４０１，４０２を駆動するための信号とが含まれる。
【００４８】
画像信号線駆動回路３０１〜３０４用の駆動信号には、例えば、画像データＲＧＢｄａｔａ（説明を簡単にするために入力信号の画像データと同じ符号を用いることにする）と、画像信号線駆動回路３０１〜３０４用の制御信号Ｓ１とが含まれる。
【００４９】
画像信号線駆動回路３０１〜３０４から出力される画像データＲＧＢｄａｔａは、例えば、入力された画像データＲＧＢｄａｔａに対して、上記の所定処理の一部として予め規定された各種のデータ処理が施されたものである。予め規定された画像データ処理として、例えば、入力された画像データＲＧＢｄａｔａを、画像信号線１３０の駆動に適した形式のデータに変換する処理が挙げられる。より具体的には、例えば赤（Ｒ）、緑（Ｇ）および青（Ｂ）用の各画素ＰＸを２５６階調で駆動する場合、入力された画像データＲＧＢｄａｔａを表示色それぞれについて８ビット幅のバス構成を有した階調データに変換する処理が例示される。なお、入力された画像データＲＧＢｄａｔａを、データ処理を行わずに出力する構成を採用することも可能である。
【００５０】
画像信号線駆動回路３０１〜３０４用の制御信号Ｓ１には、例えば、スタートパルスＳＴＨ、ラッチパルスＬＰ等が含まれる。スタートパルスＳＴＨは、画像データＲＧＢｄａｔａの水平方向の開始タイミングを示す信号である。スタートパルスＳＴＨは、例えば、水平同期信号ＨＤに同期させて、ドットクロックＤＣＬＫから生成される。ラッチパルスＬＰは、全ての画像信号線１３０についてラッチされた画像データＲＧＢｄａｔａを、画像信号線駆動回路３０１〜３０４から液晶パネル１００の画像信号線１３０へ伝送するタイミングを与える信号である。
【００５１】
なお、ここでは詳細な説明は省略するが、画像信号線駆動回路３０１〜３０４用の制御信号Ｓ１は、例えば、液晶駆動の極性を反転するための極性反転信号（ＰＯＬ。図示略）等をさらに含むことが可能である。
【００５２】
走査線駆動回路４０１，４０２用の駆動信号には、例えば、走査線駆動回路４０１，４０２で信号処理を行う際の基準となるクロックＣＬＫＶ、画像データＲＧＢｄａｔａの垂直方向の開始タイミングを示すスタートパルスＳＴＶ等の制御信号Ｓ２が含まれる。
【００５３】
タイミングコントローラ３１０における上記所定処理には、既存の外付けのタイミングコントローラで採用されている各種の処理手法を採用することが可能である。このため、ここでは、タイミングコントローラ３１０での上記所定処理については詳細な説明を省略する。
【００５４】
タイミングコントローラ３１０が行う上記所定処理には、上記のように、駆動回路３０１〜３０４，４０１，４０２用の制御信号Ｓ１，Ｓ２を生成する制御信号生成処理が含まれる。すなわち、タイミングコントローラ３１０は、駆動回路３０１〜３０４，４０１，４０２用の制御信号Ｓ１，Ｓ２を生成する制御信号生成機能（換言すれば制御信号生成回路）を有している。
【００５５】
また、タイミングコントローラ３１０が行う上記所定処理には、画像データＲＧＢｄａｔａに対する画像データ処理が含まれる場合もある。すなわち、タイミングコントローラ３１０は、画像データＲＧＢｄａｔａに対する画像データ処理機能（換言すれば画像データ処理回路）を有する場合もある。
【００５６】
上記のように画像信号線駆動回路３０１〜３０４のいずれもタイミングコントローラ３１０を有しているが、画像信号線駆動回路３０１〜３０４のうちの１つがタイミングコントローラ３１０の制御信号生成機能を動作させるマスタモード（図４参照）で使用され、残りの画像信号線駆動回路は制御信号生成機能を動作させないスレーブモード（図５参照）で使用される。なお、タイミングコントローラ３１０が画像データ処理機能を有する場合、当該画像データ処理機能はマスタおよびスレーブの両モードで動作させる。なお、図５では、スレーブモードに応じて、タイミングコントローラ３１０から出力されない信号を破線で図示している。ここでは、画像信号線駆動回路３０１（図１参照）がマスタモードで使用される場合を例示する。
【００５７】
マスタモードとスレーブモードとの設定は、画像信号線駆動回路３０１〜３０４の外部から入力するモード設定信号Ｓ３００によって可能である。例えば、マスタモードでは、高電位レベル（以下、ＨｉｇｈレベルまたはＨレベルと称する）のモード設定信号Ｓ３００によってオン状態になるスイッチ（図示せず）を介して給電を行うことにより、制御信号生成回路を動作させる。逆に、スレーブモードでは、低電位レベル（以下、ＬｏｗレベルまたはＬレベルと称する）のモード設定信号Ｓ３００によって上記スイッチをオフ状態にすることにより、制御信号生成回路への給電を遮断する。
【００５８】
モード設定信号Ｓ３００のレベル設定は、例えば、Ｈレベルの電圧供給源（例えば不図示の電源回路）から画像信号線駆動回路３０１〜３０４へ至るモード設定信号線５０１の途中に、ディップスイッチ等（図示略）を挿入し、当該スイッチのオン／オフ状態を設定することにより可能である。なお、図１の例では、モード設定信号線５０１は各画像信号線駆動回路３０１〜３０４用の合計４本の配線から成る。かかる構成例によれば、ディップスイッチのオン／オフ状態の切り替えによって、画像信号線駆動回路３０１〜３０４についてのマスタモードとスレーブモードとの変更を容易に行うことができる。また、かかる変更を製品完成後においても容易に行うことができる。
【００５９】
各画像信号線駆動回路３０１〜３０４は、ドットクロックＤＣＬＫ用の入力端部を有し、当該入力端部はドットクロック供給線５０２に接続されている。ドットクロックＤＣＬＫは、上記のようにタイミングコントローラ３１０で利用される他、駆動回路３０１〜３０４内の種々の箇所で利用される。なお、図４および図５では、図面の煩雑化を避けるため、タイミングコントローラ３１０以外の箇所に対するドットクロックＤＣＬＫの供給形態は図示を省略している。
【００６０】
また、各画像信号線駆動回路３０１〜３０４は、画像データＲＧＢｄａｔａ用、水平同期信号ＨＤ用、垂直同期信号ＶＤ用およびデータイネーブル信号ＤＥＮＡ用の入力端部を有している。これらの入力端部は、画像データ供給線５０３と、水平同期信号線５０４と、垂直同期信号線５０５と、データイネーブル信号線５０６とにそれぞれ接続されている。なお、かかる例では、水平同期信号線５０４と、垂直同期信号線５０５と、データイネーブル信号線５０６とを含む配線群によって、制御基準信号Ｓ０（水平同期信号ＨＤ、垂直同期信号ＶＤおよびデータイネーブル信号ＤＥＮＡ）を伝達する制御基準信号線６００が構成されている。
【００６１】
図１に図示されるように、液晶表示装置１では、上記配線５０２〜５０６はいずれも、画像信号線駆動回路３０１〜３０４を並列的に接続する形態で以て、各画像信号線駆動回路３０１〜３０４に接続されている。このため、液晶表示装置１では、ドットクロックＤＣＬＫと、画像データＲＧＢｄａｔａと、水平同期信号ＨＤと、垂直同期信号ＶＤと、データイネーブル信号ＤＥＮＡとが、各画像信号線駆動回路３０１〜３０４へ並列的に、換言すれば同時に供給される。
【００６２】
また、各画像信号線駆動回路３０１〜３０４は、スタートパルスＳＴＨを回路外部から取り込むための入力端部と、タイミングコントローラ３１０で生成されたスタートパルスＳＴＨを回路外部へ出力するための第１の出力端部と、シフトレジスタ３４０（後述する）の最終段から出力されたスタートパルスＳＴＨを回路外部へ出力するための第２の出力端部とを有している。
【００６３】
図１の例では、駆動回路３０１の第２のスタートパルス用出力端部がスタートパルス伝送線５０７を介して駆動回路３０２のスタートパルス用入力端部に接続されている。また、駆動回路３０２の第２のスタートパルス用出力端部がスタートパルス伝送線５０８を介して駆動回路３０３のスタートパルス用入力端部に接続されている。また、駆動回路３０３の第２のスタートパルス用出力端部がスタートパルス伝送線５０９を介して駆動回路３０４のスタートパルス用入力端部に接続されている。
【００６４】
また、図面の煩雑化を避けるために図１では図示を省略しているが、各画像信号線駆動回路３０１〜３０４の第１のスタートパルス用出力端部は画像信号線駆動回路３０１のスタートパルス用入力端部に接続されている。
【００６５】
かかる接続形態によれば、画像信号線駆動回路３０１〜３０４のいずれがマスタモードに選定されても、マスタモードの画像信号線駆動回路３００ＭＳＴで生成されたスタートパルスＳＴＨは、駆動回路３０１へ入力され、その後、後段の駆動回路３０２〜３０４へ順次伝達される。
【００６６】
各画像信号線駆動回路３０１〜３０４は、ラッチパルスＬＰを回路外部から取り込むための入力端部と、タイミングコントローラ３１０で生成されたラッチパルスＬＰを回路外部へ出力するための出力端部とを有している。なお、図４および図５では外部入力されたラッチパルスＬＰの駆動回路３０１〜３０４内での供給形態は図示を省略しているが、上記のようにラッチパルスＬＰは駆動回路３０１〜３０４から画像信号線１３０への電圧印加タイミングを与える。
【００６７】
図１の例では、駆動回路３０１のラッチパルス用出力端部がラッチパルス伝送線５１０を介して駆動回路３０２〜３０４のラッチパルス用入力端部に接続されている。図１では省略しているが、ラッチパルス伝送線５１０は、駆動回路３０１のラッチパルス用出力端部は自身のラッチパルス用入力端部にも接続されている。なお、図１では省略しているが、残りの各駆動回路３０２〜３０４のラッチパルス用出力端部も全ての駆動回路３０１〜３０４の入力端部に接続されている。
【００６８】
かかる接続形態によれば、画像信号線駆動回路３０１〜３０４のいずれがマスタモードに選定されても、マスタモードの画像信号線駆動回路３００ＭＳＴで生成されたラッチパルスＬＰが、全ての駆動回路３０１〜３０４へ同時に伝達される。
【００６９】
各画像信号線駆動回路３０１〜３０４は、クロックＣＬＫＶ用の出力端部を有している。各画像信号線駆動回路３０１〜３０４の当該出力端部はクロック伝送線５１１に接続されている。クロック伝送線５１１は、走査線駆動回路４０１，４０２を並列的に接続する形態で以て、各走査線駆動回路４０１，４０２に接続されている。図１の例では、図面の煩雑化を避けるため、マスタモードの画像信号線駆動回路３００ＭＳＴとして例示される駆動回路３０１と、走査線駆動回路４０１，４０２とを接続するクロック伝送線５１１のみを図示している。
【００７０】
各画像信号線駆動回路３０１〜３０４は、スタートパルスＳＴＶ用の出力端部を有している。各画像信号線駆動回路３０１〜３０４の当該出力端部はスタートパルス伝送線５１２に接続されている。図１の例では、スタートパルス伝送線５１２は走査線駆動回路４０１に接続され、２つの走査線駆動回路４０１，４０２が別のスタートパルス伝送線５１３を介して接続されている。かかる接続形態によれば、走査線駆動回路４０１から走査線駆動回路４０２へスタートパルスＳＴＶが伝達される。なお、図１の例では、図面の煩雑化を避けるため、マスタモードの画像信号線駆動回路３００ＭＳＴとして例示される駆動回路３０１と、走査線駆動回路４０１とを接続するスタートパルス伝送線５１２のみを図示している。
【００７１】
なお、上記の各種の出力端部は、接続相手となる配線の形態に応じて１つまたは複数の出力端子で構成される。上記の各種の入力端部についても同様である。
【００７２】
走査線駆動回路４０１は、例えば、入力されたスタートパルスＳＴＶを、不図示のシフトレジスタへ入力し、クロックＣＬＫＶに従ってシフトレジスタ内を転送させる。かかるパルス転送に従って、シフトレジスタ内の各段に割り当てられた走査線１４０が順次駆動される。走査線駆動回路４０１においてスタートパルスＳＴＶがシフトレジスタの最終段から出力されると、当該スタートパルスＳＴＶは伝送線５１３を介して走査線駆動回路４０２へ入力される。走査線駆動回路４０２によっても、同様に、スタートパルスＳＴＶを利用した走査線１４０の順次駆動が行われる。
【００７３】
走査線１４０の走査に同期して、画像信号線駆動回路３０１〜３０４が、選択された走査線１４０に接続されている各画素ＰＸに対して所定の電圧を、後述のようにして印加する。これにより、画像全体の表示が行われる。
【００７４】
以下に、図６ないし図８も参照しながら、画像信号線駆動回路３０１〜３０４をさらに説明する。なお、図６は、図４および図５中の構成の一部を概説するブロック図である。図７および図８は画像信号線駆動回路３０１〜３０４の動作を概説するタイミングチャートである。
【００７５】
各画像信号線駆動回路３０１〜３０４は、図４および図５の例では、シフトレジスタ３４０と、画像データ抽出回路３５０と、データラッチ回路３６０とを含んでいる。
【００７６】
シフトレジスタ３４０は、既存のシフトレジスタを適用可能である。シフトレジスタ３４０にはドットクロックＤＣＬＫとスタートパルスＳＴＨとが入力される。なお、図４および図５の構成例の場合、いずれの画像信号線駆動回路３０１〜３０４においても、シフトレジスタ３４０には外部入力されたスタートパルスＳＴＨが供給される。これは、画像信号線駆動回路３０１〜３０４の上記例示によれば、マスタモードの画像信号線駆動回路３００ＭＳＴであっても、タイミングコントローラ３１０が生成したスタートパルスＳＴＨを一度、当該回路３００ＭＳＴの外部へ出力しているからである。
【００７７】
図６に例示するように、ドットクロックＤＣＬＫはシフトレジスタ３４０を構成する複数のラッチ回路３４１のそれぞれに入力される。ここでは、ラッチ回路３４１の個数が、その画像信号線駆動回路に割り当てられた画像信号線１３０の本数と同数である場合を例示する。スタートパルスＳＴＨは第１段目のラッチ回路３４１に入力される。
【００７８】
これにより、シフトレジスタ３４０は、ドットクロックＤＣＬＫに同期して、スタートパルスＳＴＨを順次、次段のラッチ回路３４１へ転送する。各段のラッチ回路３４１の出力はデータラッチ回路３６０へ供給される。最終段のラッチ回路３４１から出力されたスタートパルスＳＴＨは、駆動回路外部へ出力されて、次段のスレーブモードの画像信号線駆動回路３００ＳＬＶへ転送される。
【００７９】
画像データ抽出回路３５０は、画像データＲＧＢｄａｔａを受け取り、当該画像データＲＧＢｄａｔａ中から所望部分のデータを抽出し、当該抽出した画像データＲＧＢｄａｔａを出力する回路である。抽出する画像データＲＧＢｄａｔａは、入力された画像データＲＧＢｄａｔａのうちで、予め割り当てられた画像信号線１３０（図１参照）を駆動するために必要な部分のデータである。画像データ抽出回路３５０から出力された画像データＲＧＢｄａｔａは、データラッチ回路３６０へ供給される。
【００８０】
なお、図４および図５の例では画像データＲＧＢｄａｔａがタイミングコントローラ３１０から画像データ抽出回路３５０へ供給される。これに対し、例えばタイミングコントローラ３１０が画像データＲＧＢｄａｔａを利用しない構成の場合、画像データＲＧＢｄａｔａは画像信号線駆動回路３０１〜３０４の画像データ用入力端部から画像データ抽出回路３５０へ直接、入力される。
【００８１】
画像データ抽出回路３５０は、図６の例では、カウンタ３５１と、ＡＮＤ回路（論理積回路）３５２とによって構成されている。
【００８２】
カウンタ３５１は、スタートパルスＳＴＨを受け取り、スタートパルスＳＴＨをトリガにしてカウント動作を開始し、所定の終了値に到達するまでカウント動作を継続する。なお、図４および図５の構成例の場合、シフトレジスタ３４０について説明したのと同様に、いずれの画像信号線駆動回路３０１〜３０４においても、カウンタ３５１には外部入力されたスタートパルスＳＴＨが供給される。
【００８３】
カウント動作に際し、カウンタ３５１は、ドットクロックＤＣＬＫを受け取り、当該ドットクロックＤＣＬＫに同期してカウント動作を行う。ここでは、カウンタ３５１のカウント終了値は、その画像信号線駆動回路に割り当てられた画像信号線１３０の本数と同じ値に予め設定される場合を例示する。この場合、カウンタ３５１は、当該割り当てられた画像信号線１３０の本数とドットクロックＤＣＬＫの１周期の時間とを積算して得られる時間、すなわち割り当てられた画像信号線１３０の本数に応じて決まる時間をカウントすることになる。
【００８４】
カウンタ３５１は、カウント動作中は、Ｈレベル状態の信号を画像データ抽出イネーブル信号ＥＮとして出力する（図７および図８参照）。なお、画像データ抽出イネーブル信号ＥＮは、カウンタ３５１がカウント動作を休止している間、Ｌレベル状態にある。イネーブル信号ＥＮはＡＮＤ回路３５２へ供給される。
【００８５】
ＡＮＤ回路３５２は、画像データ抽出イネーブル信号ＥＮと画像データＲＧＢｄａｔａとを入力信号として受け取る。画像データ抽出イネーブル信号ＥＮの上記波形に鑑みれば、ＡＮＤ回路３５２は、当該イネーブル信号ＥＮがＨレベルの期間のみ、入力された画像データＲＧＢｄａｔａを出力信号として通過させる。逆に、イネーブル信号ＥＮがＬレベルの期間中は、画像データＲＧＢｄａｔａはＡＮＤ回路３５２によってデータマスクされて出力されず、ＡＮＤ回路３５２からの出力はＬレベルが継続する。ＡＮＤ回路３５２からの出力信号はデータラッチ回路３６０へ供給される。
【００８６】
これにより、図６に例示の画像データ抽出回路３５０は、入力された画像データＲＧＢｄａｔａ中から、所望の部分のデータを抽出することが可能である。
【００８７】
データラッチ回路３６０は、既存のデータラッチ回路を適用可能である。データラッチ回路３６０は、画像データ抽出回路３５０からの出力信号をラッチの対象となる入力信号として受け取るとともに、シフトレジスタ３４０内をシフトするスタートパルスＳＴＨをラッチのタイミングを与える制御信号（いわゆるラッチ信号）として受け取る。図６に示すように、画像データ抽出回路３５０の出力信号はデータラッチ回路３６０を構成する複数のラッチ回路３６１のそれぞれに入力される。シフトレジスタ３４０の各段のラッチ回路３４１の出力信号は、データラッチ回路３６０の対応する段のラッチ回路３６１へ入力される。すなわち、ｍを自然数として、データラッチ回路３６０の第ｍ段目のラッチ回路３６１にはシフトレジスタ３４０の第ｍ段目のラッチ回路３４１の出力信号が入力される。
【００８８】
これにより、データラッチ回路３６０の各段のラッチ回路３６１は、シフトレジスタ３４０の対応するラッチ回路３４１がスタートパルスＳＴＨを出力するのに同期して、画像データ抽出回路３５０の出力信号の出力信号をラッチする。
【００８９】
図６の例では、データラッチ回路３６０のラッチ回路３６１の個数は、その画像信号線駆動回路に割り当てられた画像信号線１３０の本数と同数である。すなわち、各ラッチ回路３６１は、１本の画像信号線１３０を駆動するのに必要なデータを取り込む回路構成を有している。例えば画像データＲＧＢｄａｔａが各表示色について８ビット幅の場合、図６に例示の各ラッチ回路３６１は８ビット分のデータを同時にラッチする回路構成を有している。
【００９０】
データラッチ回路３６０が取り込んだ各画像信号線１３０についての画像データ（すなわち階調データ）ＲＧＢｄａｔａは、例えば、不図示のＤ／Ａコンバータでアナログ階調電圧に変換され、不図示の出力バッファを介して、対応する画像信号線１３０へ出力される。出力バッファからの出力タイミングはラッチパルスＬＰによって規定され、当該ラッチパルスＬＰは画像信号線駆動回路３０１〜３０４に同時に供給される。
【００９１】
なお、図７の例では、ドットクロックＤＣＬＫの１周期ごとに、シフトレジスタ３４０でのスタートパルスＳＴＨのシフト動作と、カウンタ３５１でのカウント動作と、データラッチ回路３６０でのラッチ動作とが行われる。
【００９２】
上記の構成によれば、画像データ抽出回路３５０は、画像データＲＧＢｄａｔａの抽出期間以外の期間では、データラッチ回路３６０へＬレベルの信号を継続的に供給する。このため、画像データ抽出期間以外の期間では、データラッチ回路３６０を構成するトランジスタのスイッチング動作を休止させることが可能である。したがって、画像信号線駆動回路３０１〜３０４の省電力化を図り、その結果、駆動装置２００、さらには液晶表示装置１の省電力化を図ることができる。
【００９３】
また、上記例示の画像データ抽出回路３５０によれば、画像信号線駆動回路で一般的に利用されるスタートパルスＳＴＨを流用するとともに、一般的なカウンタ３５１およびＡＮＤ回路３５２が適用されている。このため、画像データ抽出回路３５０を簡略な構成で実現することができる。
【００９４】
ここで、画像データ抽出回路３５０のデータ抽出機能は他の回路構成によっても実現可能であり、同様の効果を得ることができる。
【００９５】
例えば、カウンタ３５１を上記波形を反転した波形を有する信号ＥＮを出力するように構成するとともに、ＡＮＤ回路３５２に代えてＯＲ回路（論理和回路）を設けた回路構成が挙げられる。かかる例によれば、画像データ抽出期間以外の期間では、カウンタ３５１からＯＲ回路へＨレベルの信号が入力されるので、データラッチ回路３６０にはＨレベルの信号が継続的に供給される。これにより、データラッチ回路３６０を構成するトランジスタのスイッチング動作を休止させることが可能である。
【００９６】
かかる例示にも鑑みると、上記のＡＮＤ回路３５２およびＯＲ回路は、次のような機能または動作を実行する論理回路の一例である。すなわち、当該論理回路は、カウンタ３５２が出力する画像データ抽出制御信号（上記では画像データ抽出イネーブル信号ＥＮが例示される）が第１電位を示す場合は、受け取った画像データＲＧＢｄａｔａをデータラッチ回路３６０へ供給する。これに対し、当該論理回路は、上記画像データ抽出制御信号が第１電位とは異なる第２電位を示す場合は、一定電位の信号（上記ではレベルまたはＨレベルの信号が例示される）をデータラッチ回路へ供給する。
【００９７】
実施の形態２．
図９に、本発明の実施の形態２に係る液晶表示装置１Ｂを概説するブロック図を示す。図９に例示の液晶表示装置１Ｂは、実施の形態１に係る液晶表示装置１（図１参照）において駆動装置２００を駆動装置２００Ｂに代えた構成を有している。駆動装置２００Ｂは、画像信号線駆動回路３０１〜３０４のうちの１つが固定的にマスタモードで使用される点およびこれに伴う配線形態を除いて、実施の形態１に係る駆動装置２００と同様の構成を有している。
【００９８】
図９の例では、画像信号線駆動回路３０１が固定的にマスタモードで使用される。この場合、制御基準信号Ｓ０を供給するための制御基準信号線６００は、マスタモードの画像信号線駆動回路３０１に接続されているが、スレーブモードの画像信号線駆動回路３０２〜３０４には接続されていない。
【００９９】
このため、全ての画像信号線駆動回路３０１〜３０４に制御基準信号線６００が接続されている実施の形態１に係る構成に比べて、配線数が低減する。このため、配線配置領域を小さくすることができ、その結果、小型の駆動装置２００Ｂおよび液晶表示装置１Ｂを得ることができる。また、配線数の低減により、配線部材のコストを削減することができ、駆動装置２００Ｂおよび液晶表示装置１Ｂの低価格化を図ることができる。また、配線数の低減により、配線によるノイズの輻射および受信を低減することができ、駆動装置２００Ｂおよび液晶表示装置１Ｂの安定動作を図ることができる。
【０１００】
また、走査線駆動回路４０１，４０２の駆動信号ＣＬＫＶ，ＳＴＶ用の配線５１１，５１２もマスタモードの画像信号線駆動回路３０１にのみ接続されていれば良い。かかる配線形態についても上記の効果を得ることができる。
【０１０１】
画像信号線駆動回路３０２〜３０４をマスタモードで使用する場合も同様の効果が得られる。
【０１０２】
変形例．
実施の形態１，２では、液晶パネル１００と画像信号線駆動回路３０１〜３０４とがフレキシブルなテープなどの部材（ＴＣＰ：Tape Carrier Package／ＣＯＦ：Chip on Film）を介して接続される場合を例示した。これに対し、例えば、画像信号線駆動回路３０１〜３０４が形成された半導体チップを、チップ・オン・グラス（ＣＯＧ：Chip On Glass）形態で液晶パネル１００の基板上に実装してもよい。あるいは、画像信号線駆動回路３０１〜３０４を液晶パネル１００の基板上に、画素ＰＸ用のＴＦＴ１１１（図３参照）等とともに形成することも可能である。この場合、実施の形態２の構成によれば、配線数の低減により、液晶パネル１００の小型化等を図ることができる。
【符号の説明】
【０１０３】
１，１Ｂ 液晶表示装置（表示装置）、１００ 液晶表示パネル（表示パネル）、１３０ 画像信号線、２００，２００Ｂ 駆動装置、３００ＭＳＴ マスタモードの画像信号線駆動回路、３００ＳＬＶ スレーブモードの画像信号線駆動回路、３０１〜３０４ 画像信号線駆動回路、３１０ タイミングコントローラ、３５０ 画像データ抽出回路、３５１ カウンタ、３５２ ＡＮＤ回路（論理回路）、３６０ データラッチ回路、５０３ 画像データ供給線、６００ 制御基準信号線、ＥＮ 画像データ抽出イネーブル信号（画像データ抽出制御信号）、ＲＧＢｄａｔａ 画像データ、Ｓ０ 制御基準信号、Ｓ１ 制御信号、ＳＴＨ スタートパルス。
【技術分野】
【０００１】
本発明は、例えば液晶表示装置等の表示装置に係り、また、表示装置に用いられる駆動装置に係る。
【背景技術】
【０００２】
液晶表示装置は、昨今では、家庭用ＴＶから産業用ディスプレイまで幅広い分野で使用されている。
【０００３】
液晶表示装置の構成は、液晶パネルと、液晶パネルを駆動する駆動装置とに大別される。従来の駆動装置は、複数の画像信号線駆動回路と、複数の走査線駆動回路と、これらの駆動回路を駆動する制御回路としてのタイミングコントローラとを含んでいる。かかる従来構成では、タイミングコントローラは、画像信号線駆動回路および走査線駆動回路の外部に設けられている。
【０００４】
各画像信号線駆動回路は液晶パネルの画像信号線を駆動するための集積回路であり、当該集積回路を複数個用いて液晶パネルの全ての画像信号線を駆動する。同様に、各走査線駆動回路は液晶パネルの走査線を駆動するための集積回路であり、当該集積回路を複数個用いて液晶パネルの全ての走査線を駆動する。
【０００５】
タイミングコントローラは、画像データと、画像信号線駆動回路および走査線駆動回路を制御する際の基準となる制御基準信号と、処理を行う際の基準となるドットクロック（ＤＣＬＫ）とを受け取る。上記の制御基準信号には、液晶パネルの水平方向の同期を取るための基準信号として用いられる水平同期信号（ＨＤ）、液晶パネルの垂直方向の同期を取るための基準信号として用いられる垂直同期信号（ＶＤ）、画像データが有効である期間を示すデータイネーブル信号（ＤＥＮＡ）等が含まれる。
【０００６】
タイミングコントローラは、入力された上記各種信号等を用いて、画像信号線駆動回路および走査線駆動回路を駆動するための駆動信号を生成する。
【０００７】
画像信号線駆動回路用の駆動信号には、タイミングコントローラへ入力された画像データに基づいて生成された赤（Ｒ）、緑（Ｇ）および青（Ｂ）のデジタル信号から成る画像データ（数ビット幅のバス構成を有する）が含まれる。
【０００８】
また、画像信号線駆動回路用の駆動信号には、画像信号線駆動回路での各種処理を行う際の基準となるクロック（ＣＬＫＨ）、画像データの水平方向の始まりを示すスタートパルス（ＳＴＨ）、液晶駆動の極性を反転するための極性反転信号（ＰＯＬ）、画像データを画像信号線駆動回路の出力側である液晶パネルの画像信号線に伝えるためのラッチパルス（ＬＰ）等の制御信号が含まれる。
【０００９】
走査線駆動回路用の駆動信号には、走査線駆動回路での各種処理を行う際の基準となるクロック（ＣＬＫＶ）、画像データの垂直方向の始まりを示すスタートパルス（ＳＴＶ）等の制御信号が含まれる。
【００１０】
画像信号線駆動回路用および走査線駆動回路用の上記制御信号は、タイミングコントローラへ入力された、水平同期信号（ＨＤ）、垂直同期信号（ＶＤ）、データイネーブル信号（ＤＥＮＡ）を基準にしてドットクロック（ＤＣＬＫ）を使って生成される。
【００１１】
画像信号線駆動回路は、走査線駆動回路によって選択された走査線の各画素に対して、当該各画素の画像データに対応した所定の電圧（階調電圧）を印加する。走査線駆動回路が走査線を順次選択することにより、画像全体の表示が行われる。
【００１２】
上記の従来構成に対して、タイミングコントローラを画像信号線駆動回路に搭載した（内蔵した）複合化駆動回路が開発されている。かかる複合化駆動回路によれば、タイミングコントローラ用の回路基板が不要になるので、部材コストを削減することができる。その結果、液晶表示装置の低価格化を図ることができる。
【００１３】
タイミングコントローラ内蔵型の画像信号線駆動回路は液晶表示装置に複数個設けられる。しかし、タイミングコントローラ自体は１つあれば足りる。このため、複数の画像信号線駆動回路のうちの１つをマスタモードで用い、残りの画像信号線駆動回路をスレーブモードで用いる。より具体的は、マスタモードの画像信号線駆動回路は自身のタイミングコントローラに基づいて動作し、スレーブモードの画像信号線駆動回路はマスタモードの画像信号線駆動回路のタイミングコントローラから制御信号を受けて動作する。この場合、スレーブモードの画像信号線駆動回路のタイミングコントローラを停止させることによって、消費電力を低減することができる。
【先行技術文献】
【特許文献】
【００１４】
【特許文献１】特開２００３−２１６１２７号公報
【特許文献２】特開平１０−６２７４６号公報
【発明の概要】
【発明が解決しようとする課題】
【００１５】
一般に、画像信号線駆動回路は、画像データをラッチするためのデータラッチ回路を有している。
【００１６】
画像信号線駆動回路が複数設けられた構成では、各画像信号線駆動回路には自身に割り当てられていない画像信号線の画像データも入力される。そのような不要な画像データの入力期間中であっても、データラッチ回路を構成するトランジスタはスイッチング動作を繰り返しており、電力を消費している。
【００１７】
本発明は、上記の不要な画像データの入力期間中における消費電力を削減可能な表示装置および駆動装置を提供することを目的とする。
【課題を解決するための手段】
【００１８】
本発明に係る表示装置は、その一態様として、複数の画像信号線を含む表示パネルと、それぞれが前記複数の画像信号線のうちで予め割り当てられた所定数の画像信号線を駆動する複数の画像信号線駆動回路と、前記複数の画像信号線駆動回路に画像データを供給する画像データ供給線とを備え、前記複数の画像信号線駆動回路のそれぞれは当該複数の画像信号線駆動回路を制御するための制御信号を生成する制御信号生成機能を有したタイミングコントローラを搭載しており、前記複数の画像信号線駆動回路のうちの１つが前記制御信号生成機能を動作させるマスタモードで使用されるとともに、前記複数の画像信号線駆動回路のうちの残りは前記制御信号生成機能を動作させないスレーブモードで使用され、前記複数の画像信号線駆動回路のそれぞれは、前記画像データのうちから前記予め割り当てられた所定数の画像信号線に対応する部分の画像データを抽出する画像データ抽出回路と、前記画像データ抽出回路によって抽出された前記画像データをラッチするデータラッチ回路とを含み、前記画像データ抽出回路は、前記画像データの抽出期間以外の期間では、一定電位の信号を前記データラッチ回路へ供給する。
【発明の効果】
【００１９】
本発明に係る表示装置の上記一態様によれば、画像データ抽出期間以外の期間では、データラッチ回路へ低電位レベルの信号が入力される。このため、画像データ抽出期間以外の期間では、データラッチ回路のトランジスタのスイッチング動作を停止させることが可能である。したがって、画像信号線駆動回路の省電力化を図り、その結果、表示装置の省電力化を図ることができる。
【図面の簡単な説明】
【００２０】
【図１】本発明の実施の形態１に係る液晶表示装置を概説するブロック図である。
【図２】実施の形態１について液晶表示装置の液晶パネルを概説する平面図である。
【図３】実施の形態１について液晶パネルの画素を概説する回路図である。
【図４】本発明の実施の形態１に係る画像信号線駆動回路を概説するブロック図である（マスタモード）。
【図５】本発明の実施の形態１に係る画像信号線駆動回路を概説するブロック図である（スレーブモード）。
【図６】本発明の実施の形態１に係る画像信号線駆動回路を概説するブロック図である。
【図７】本発明の実施の形態１に係る画像信号線駆動回路の動作を概説するタイミングチャートである。
【図８】本発明の実施の形態１に係る液晶表示装置の動作を概説するタイミングチャートである。
【図９】本発明の実施の形態２に係る液晶表示装置を概説するブロック図である。
【発明を実施するための形態】
【００２１】
以下に、本発明の実施の形態を図面を参照しながら説明する。実施の形態では、本発明に係る表示装置として、カラー表示が可能な液晶表示装置（透過型、反射型または半透過型のいずれであっても構わない）を例示する。但し、本発明に係る表示装置は、これに限定されるものではない。例えば、単色表示（白黒に限らない）の液晶表示装置、液晶表示装置以外の表示装置（例えば有機ＥＬ（Electro-Luminescent）または無機ＥＬを利用した表示装置等）にも、以下に説明する構成等は当てはまる。また、本発明に係る駆動装置は、液晶パネルに限らず各種の表示パネルに適用可能である。
【００２２】
実施の形態１．
図１に、本発明の実施の形態１に係る液晶表示装置１を概説するブロック図を示す。図１の例では、液晶表示装置１は、液晶パネル１００と、当該液晶パネル１００を駆動する駆動装置２００とを含んでいる。
【００２３】
図２に液晶パネル１００の概略的な平面図を示す。図２に例示するように、液晶パネル１００は、画素配置領域１０１と、当該領域１０１を取り囲む周辺領域１０２とに大別される。周辺領域は額縁領域とも称される。なお、液晶パネル１００、画素配置領域１０１および周辺領域１０２の形状、寸法等は図示の例に限定されるものではない。液晶パネル１００は、複数の画素ＰＸと、複数の画像信号線１３０と、複数の走査線１４０とを有している。図２に例示するように、各画素ＰＸは、複数の画像信号線１３０のうちのいずれか１本と、複数の走査線１４０のうちのいずれか１本とに接続されている。
【００２４】
画素ＰＸは、画素配置領域１０１内に面状に分散配置されて、画像（文字等も含む）が表示される表示画面を構成する。図２の例では、画素ＰＸは、画素配置領域１０１内において、行方向（図面において左右方向）と列方向（図面において上下方向）とのいずれの方向にも整列している。すなわち、複数の画素ＰＸがマトリクス状に配列されている。なお、複数の画素ＰＸをいわゆるデルタ状に配列することも可能である。
【００２５】
画像信号線１３０は、画素ＰＸに、その画素ＰＸの画像データ（より具体的には階調データ）に応じた電圧値を有する電圧（階調電圧）を印加するための配線である。なお、画像信号線はデータ線等と称される場合もある。図２の例では、各画像信号線１３０は列方向に延在しており、かかる画像信号線１３０の複数本が行方向に配列されている。各画像信号線１３０は画素配置領域１０１と周辺領域１０２とに渡って延在している。図２には、全ての画像信号線１３０が周辺領域１０２のうちの１つの辺部（図面では下辺部）内まで延在している場合を例示している。
【００２６】
走査線１４０は、階調電圧を印加する画素ＰＸを選択するための配線である。かかる画素ＰＸの選択は、複数の走査線１４０を順次選択する、換言すれば走査することにより行われる。なお、走査線は画素選択線、ゲート線、アドレス線等と称される場合もある。図２の例では、各走査線１４０は行方向に延在しており、かかる走査線１４０の複数本が列方向に配列されている。各走査線１４０は画素配置領域１０１と周辺領域１０２とに渡って延在している。図２には、全ての走査線１４０が周辺領域１０２のうちの１つの辺部（図面では左辺部）内まで延在している場合を例示している。
【００２７】
上記のように、各画素ＰＸは、複数の画像信号線１３０のうちのいずれか１本と、複数の走査線１４０のうちのいずれか１本とに接続されている。このため、各画像信号線１３０には、異なる走査線１４０に接続された複数の画素ＰＸ（全ての画素ＰＸのうちの一部の画素ＰＸである）が接続されている。また、各走査線１４０には、異なる画像信号線１３０に接続された複数の画素ＰＸ（全ての画素ＰＸのうちの一部の画素ＰＸである）が接続されている。この場合、画像信号線１３０と走査線１４０との組合せにより、各画素ＰＸを特定することが可能である。
【００２８】
図３に画素ＰＸを概説する回路図を示す。図３に例示の画素ＰＸは、薄膜トランジスタ（ＴＦＴ）１１１と、基本セル１１２と、保持容量１１３とを有している。
【００２９】
ＴＦＴ１１１のゲートは走査線１４０に接続され、ＴＦＴ１１１のソースは画像信号線１３０に接続され、ＴＦＴ１１１のドレインは基本セル１１２に接続されている。なお、ＴＦＴの構造上、上記のソースがドレインと称され、上記のドレインがソースと称される場合もある。ＴＦＴ１１１に代えて他のスイッチング素子を用いることも可能である。
【００３０】
基本セル１１２は、画素ＰＸの基本単位となる構造体であり、画素ＰＸごとに設けられＴＦＴ１１１のドレインに接続された画素電極と、各画素ＰＸに共通の電位を供給するための共通電極と、液晶層とを含んで構成される。なお、画素電極と共通電極とは、例えばＴＮ（Twisted Nematic）モード等では液晶層を介して対向する別々の基板に設けられる。これに対し、例えばＩＰＳ（In Plane Switching）モード、ＦＦＳ（Fringe Field Switching）モード等では液晶パネル１００の同じ基板に設けられる。
【００３１】
保持容量１１３の一方の電極はＴＦＴ１１１のドレインに接続されている。保持容量１１３の他方の電極は所定の電位、例えば共通電極に印加される共通電位に接続されている。なお、保持容量１１３を有さない画素構成を採用することも可能である。保持容量は補助容量とも称される。
【００３２】
かかる構造の画素ＰＸの場合、走査線１４０への電圧印加によりＴＦＴ１１１のゲートがオンになると、そのときの画像信号線１３０の電圧（画像データに対応する）が画素電極へ供給される。このとき生じる画素電極と共通電極との間の電界によって、液晶層中の液晶分子の配向状態が変化し、当該画素ＰＸの表示輝度が変化する。画素電極の電位は保持容量１１３によって保持される。
【００３３】
各画素ＰＸの表示色は例えば基本セル１１２にカラーフィルタを設けることによって規定される。このとき、例えば近接する赤（Ｒ）、緑（Ｇ）および青（Ｂ）の各表示色用の画素ＰＸの集合体（すなわち画素群）によって、カラー表示のための１単位が構成される。
【００３４】
図１に戻り、図１に例示の駆動装置２００は、複数の（ここでは４個が例示される）の画像信号線駆動回路３０１〜３０４と、複数の（ここでは２個が例示される）の走査線駆動回路４０１，４０２と、各種の配線５０１〜５１３とを含んでいる。なお、図示を省略しているが、駆動装置２００は、駆動回路３０１〜３０４，４０１，４０２で利用する各種電圧を供給する電源回路を含んでいる。
【００３５】
画像信号線駆動回路３０１〜３０４はいずれも、画像信号線１３０を駆動する、すなわち画像信号線１３０に階調電圧を印加するための回路である。ここでは、各画像信号線駆動回路３０１〜３０４は、いわゆる集積回路（ＩＣ）で構成されている。
【００３６】
各画像信号線駆動回路３０１〜３０４は、階調電圧を出力するための複数の出力端部を有している。画像信号線駆動回路３０１〜３０４のそれぞれには、複数の画像信号線１３０（全ての画像信号線１３０のうちの一部である）が予め割り当てられている。各画像信号線駆動回路３０１〜３０４の上記複数の出力端部は、各駆動回路３０１〜３０４に対して割り当てられた上記の複数の画像信号線１３０にそれぞれ接続されている。これにより、各画像信号線駆動回路３０１〜３０４によって、予め割り当てられた所定数の画像信号線１３０が駆動される。
【００３７】
なお、各画像信号線駆動回路３０１〜３０４の上記出力端部は、画像信号線１３０のうちで液晶パネル１００の周辺領域１０２へ引き出された部分と、ガラス上にて直に接続されたり、フレキシブルなテープなどの部材（ＴＣＰ：Tape Carrier Package／ＣＯＦ：Chip on Film）を介して接続される。
【００３８】
ここでは、各画像信号線駆動回路３０１〜３０４に対して同じ本数の画像信号線１３０が割り当てられ、また、割り当てられる画像信号線１３０は連続して並んでいる場合を例示する。より具体的には、画像信号線１３０の総本数が、Ｍを自然数として（４×Ｍ）本とした場合、図１の平面視において左から数えて第１本目から第Ｍ本目までの画像信号線１３０が画像信号線駆動回路３０１に割り当てられている。同様に、第（Ｍ＋１）本目から第（２×Ｍ）本目までの画像信号線１３０が画像信号線駆動回路３０２に割り当てられ、第（２×Ｍ＋１）本目から第（３×Ｍ）本目までの画像信号線１３０が画像信号線駆動回路３０３に割り当てられ、第（３×Ｍ＋１）本目から第（４×Ｍ）本目までの画像信号線１３０が画像信号線駆動回路３０４に割り当てられている。
【００３９】
走査線駆動回路４０１，４０２はいずれも走査線１４０を駆動する、すなわち走査線１４０に走査電圧（走査線選択電圧等とも称される）を印加するための回路である。ここでは、各走査線駆動回路４０１，４０２は、いわゆる集積回路（ＩＣ）で構成されている。
【００４０】
各走査線駆動回路４０１，４０２は、走査電圧を出力するための複数の出力端を有している。走査線駆動回路４０１，４０２と走査線１４０との接続形態は、画像信号線駆動回路３０１〜３０４と画像信号線１３０との上記の接続形態と同様である。これにより、各走査線駆動回路４０１，４０２によって、各駆動回路４０１，４０２に対して予め割り当てられた所定数の走査線１４０が駆動される。
【００４１】
ここで、図４および図５に画像信号線駆動回路３０１〜３０４を概説するブロック図を示す。なお、図４および図５には同じ構成が例示されており、画像信号線駆動回路３０１〜３０４が後述するマスタモードの画像信号線駆動回路３００ＭＳＴとして利用される場合を図４に例示し、後述するスレーブモードの画像信号線駆動回路３００ＳＬＶとして利用される場合を図５に例示している。
【００４２】
画像信号線駆動回路３０１〜３０４はそれぞれがタイミングコントローラ３１０を搭載、換言すれば内蔵している。なお、タイミングコントローラ３１０は、基本的には、従来の駆動装置では画像信号線駆動回路の外部に設けられていた既存のタイミングコントローラ（外付けのタイミングコントローラと称することにする）と同様の機能を有している。
【００４３】
タイミングコントローラ３１０は、表示画像に関する信号を受け取り、当該入力信号を予め規定された所定の処理に適用することによって駆動回路３０１〜３０４，４０１，４０２を駆動するための信号を生成し、生成された駆動信号を出力するように構成された制御回路である。
【００４４】
タイミングコントローラ３１０へ入力される表示画像に関する信号には、例えば、表示する画像のデータＲＧＢｄａｔａと、表示画像に関する制御基準信号Ｓ０とが含まれる。表示画像に関する制御基準信号Ｓ０には、例えば、液晶パネル１００の水平方向の同期を取るための基準信号として用いられる水平同期信号ＨＤ、液晶パネル１００の垂直方向の同期を取るための基準信号として用いられる垂直同期信号ＶＤ、画像データＲＧＢｄａｔａが有効である期間を示すデータイネーブル信号ＤＥＮＡ等が含まれる。
【００４５】
なお、上記の画像データＲＧＢｄａｔａ、水平同期信号ＨＤ、垂直同期信号ＶＤ、データイネーブル信号ＤＥＮＡ等の表示画像信号は、例えば駆動装置２００の外部に設けられたテレビチューナ、ビデオ、パーソナルコンピュータ等の表示画像信号供給装置（図示せず）から供給される。
【００４６】
タイミングコントローラ３１０には、上記の所定処理を実行する際の基準（例えば、処理動作やパルス生成のタイミングの基準）として利用するドットクロックＤＣＬＫが入力される。なお、ドットクロックＤＣＬＫは、駆動装置２００の外部または内部に設けられたクロック生成回路（図示せず）から供給される。
【００４７】
タイミングコントローラ３１０から出力される駆動信号には、画像信号線駆動回路３０１〜３０４を駆動するための信号と、走査線駆動回路４０１，４０２を駆動するための信号とが含まれる。
【００４８】
画像信号線駆動回路３０１〜３０４用の駆動信号には、例えば、画像データＲＧＢｄａｔａ（説明を簡単にするために入力信号の画像データと同じ符号を用いることにする）と、画像信号線駆動回路３０１〜３０４用の制御信号Ｓ１とが含まれる。
【００４９】
画像信号線駆動回路３０１〜３０４から出力される画像データＲＧＢｄａｔａは、例えば、入力された画像データＲＧＢｄａｔａに対して、上記の所定処理の一部として予め規定された各種のデータ処理が施されたものである。予め規定された画像データ処理として、例えば、入力された画像データＲＧＢｄａｔａを、画像信号線１３０の駆動に適した形式のデータに変換する処理が挙げられる。より具体的には、例えば赤（Ｒ）、緑（Ｇ）および青（Ｂ）用の各画素ＰＸを２５６階調で駆動する場合、入力された画像データＲＧＢｄａｔａを表示色それぞれについて８ビット幅のバス構成を有した階調データに変換する処理が例示される。なお、入力された画像データＲＧＢｄａｔａを、データ処理を行わずに出力する構成を採用することも可能である。
【００５０】
画像信号線駆動回路３０１〜３０４用の制御信号Ｓ１には、例えば、スタートパルスＳＴＨ、ラッチパルスＬＰ等が含まれる。スタートパルスＳＴＨは、画像データＲＧＢｄａｔａの水平方向の開始タイミングを示す信号である。スタートパルスＳＴＨは、例えば、水平同期信号ＨＤに同期させて、ドットクロックＤＣＬＫから生成される。ラッチパルスＬＰは、全ての画像信号線１３０についてラッチされた画像データＲＧＢｄａｔａを、画像信号線駆動回路３０１〜３０４から液晶パネル１００の画像信号線１３０へ伝送するタイミングを与える信号である。
【００５１】
なお、ここでは詳細な説明は省略するが、画像信号線駆動回路３０１〜３０４用の制御信号Ｓ１は、例えば、液晶駆動の極性を反転するための極性反転信号（ＰＯＬ。図示略）等をさらに含むことが可能である。
【００５２】
走査線駆動回路４０１，４０２用の駆動信号には、例えば、走査線駆動回路４０１，４０２で信号処理を行う際の基準となるクロックＣＬＫＶ、画像データＲＧＢｄａｔａの垂直方向の開始タイミングを示すスタートパルスＳＴＶ等の制御信号Ｓ２が含まれる。
【００５３】
タイミングコントローラ３１０における上記所定処理には、既存の外付けのタイミングコントローラで採用されている各種の処理手法を採用することが可能である。このため、ここでは、タイミングコントローラ３１０での上記所定処理については詳細な説明を省略する。
【００５４】
タイミングコントローラ３１０が行う上記所定処理には、上記のように、駆動回路３０１〜３０４，４０１，４０２用の制御信号Ｓ１，Ｓ２を生成する制御信号生成処理が含まれる。すなわち、タイミングコントローラ３１０は、駆動回路３０１〜３０４，４０１，４０２用の制御信号Ｓ１，Ｓ２を生成する制御信号生成機能（換言すれば制御信号生成回路）を有している。
【００５５】
また、タイミングコントローラ３１０が行う上記所定処理には、画像データＲＧＢｄａｔａに対する画像データ処理が含まれる場合もある。すなわち、タイミングコントローラ３１０は、画像データＲＧＢｄａｔａに対する画像データ処理機能（換言すれば画像データ処理回路）を有する場合もある。
【００５６】
上記のように画像信号線駆動回路３０１〜３０４のいずれもタイミングコントローラ３１０を有しているが、画像信号線駆動回路３０１〜３０４のうちの１つがタイミングコントローラ３１０の制御信号生成機能を動作させるマスタモード（図４参照）で使用され、残りの画像信号線駆動回路は制御信号生成機能を動作させないスレーブモード（図５参照）で使用される。なお、タイミングコントローラ３１０が画像データ処理機能を有する場合、当該画像データ処理機能はマスタおよびスレーブの両モードで動作させる。なお、図５では、スレーブモードに応じて、タイミングコントローラ３１０から出力されない信号を破線で図示している。ここでは、画像信号線駆動回路３０１（図１参照）がマスタモードで使用される場合を例示する。
【００５７】
マスタモードとスレーブモードとの設定は、画像信号線駆動回路３０１〜３０４の外部から入力するモード設定信号Ｓ３００によって可能である。例えば、マスタモードでは、高電位レベル（以下、ＨｉｇｈレベルまたはＨレベルと称する）のモード設定信号Ｓ３００によってオン状態になるスイッチ（図示せず）を介して給電を行うことにより、制御信号生成回路を動作させる。逆に、スレーブモードでは、低電位レベル（以下、ＬｏｗレベルまたはＬレベルと称する）のモード設定信号Ｓ３００によって上記スイッチをオフ状態にすることにより、制御信号生成回路への給電を遮断する。
【００５８】
モード設定信号Ｓ３００のレベル設定は、例えば、Ｈレベルの電圧供給源（例えば不図示の電源回路）から画像信号線駆動回路３０１〜３０４へ至るモード設定信号線５０１の途中に、ディップスイッチ等（図示略）を挿入し、当該スイッチのオン／オフ状態を設定することにより可能である。なお、図１の例では、モード設定信号線５０１は各画像信号線駆動回路３０１〜３０４用の合計４本の配線から成る。かかる構成例によれば、ディップスイッチのオン／オフ状態の切り替えによって、画像信号線駆動回路３０１〜３０４についてのマスタモードとスレーブモードとの変更を容易に行うことができる。また、かかる変更を製品完成後においても容易に行うことができる。
【００５９】
各画像信号線駆動回路３０１〜３０４は、ドットクロックＤＣＬＫ用の入力端部を有し、当該入力端部はドットクロック供給線５０２に接続されている。ドットクロックＤＣＬＫは、上記のようにタイミングコントローラ３１０で利用される他、駆動回路３０１〜３０４内の種々の箇所で利用される。なお、図４および図５では、図面の煩雑化を避けるため、タイミングコントローラ３１０以外の箇所に対するドットクロックＤＣＬＫの供給形態は図示を省略している。
【００６０】
また、各画像信号線駆動回路３０１〜３０４は、画像データＲＧＢｄａｔａ用、水平同期信号ＨＤ用、垂直同期信号ＶＤ用およびデータイネーブル信号ＤＥＮＡ用の入力端部を有している。これらの入力端部は、画像データ供給線５０３と、水平同期信号線５０４と、垂直同期信号線５０５と、データイネーブル信号線５０６とにそれぞれ接続されている。なお、かかる例では、水平同期信号線５０４と、垂直同期信号線５０５と、データイネーブル信号線５０６とを含む配線群によって、制御基準信号Ｓ０（水平同期信号ＨＤ、垂直同期信号ＶＤおよびデータイネーブル信号ＤＥＮＡ）を伝達する制御基準信号線６００が構成されている。
【００６１】
図１に図示されるように、液晶表示装置１では、上記配線５０２〜５０６はいずれも、画像信号線駆動回路３０１〜３０４を並列的に接続する形態で以て、各画像信号線駆動回路３０１〜３０４に接続されている。このため、液晶表示装置１では、ドットクロックＤＣＬＫと、画像データＲＧＢｄａｔａと、水平同期信号ＨＤと、垂直同期信号ＶＤと、データイネーブル信号ＤＥＮＡとが、各画像信号線駆動回路３０１〜３０４へ並列的に、換言すれば同時に供給される。
【００６２】
また、各画像信号線駆動回路３０１〜３０４は、スタートパルスＳＴＨを回路外部から取り込むための入力端部と、タイミングコントローラ３１０で生成されたスタートパルスＳＴＨを回路外部へ出力するための第１の出力端部と、シフトレジスタ３４０（後述する）の最終段から出力されたスタートパルスＳＴＨを回路外部へ出力するための第２の出力端部とを有している。
【００６３】
図１の例では、駆動回路３０１の第２のスタートパルス用出力端部がスタートパルス伝送線５０７を介して駆動回路３０２のスタートパルス用入力端部に接続されている。また、駆動回路３０２の第２のスタートパルス用出力端部がスタートパルス伝送線５０８を介して駆動回路３０３のスタートパルス用入力端部に接続されている。また、駆動回路３０３の第２のスタートパルス用出力端部がスタートパルス伝送線５０９を介して駆動回路３０４のスタートパルス用入力端部に接続されている。
【００６４】
また、図面の煩雑化を避けるために図１では図示を省略しているが、各画像信号線駆動回路３０１〜３０４の第１のスタートパルス用出力端部は画像信号線駆動回路３０１のスタートパルス用入力端部に接続されている。
【００６５】
かかる接続形態によれば、画像信号線駆動回路３０１〜３０４のいずれがマスタモードに選定されても、マスタモードの画像信号線駆動回路３００ＭＳＴで生成されたスタートパルスＳＴＨは、駆動回路３０１へ入力され、その後、後段の駆動回路３０２〜３０４へ順次伝達される。
【００６６】
各画像信号線駆動回路３０１〜３０４は、ラッチパルスＬＰを回路外部から取り込むための入力端部と、タイミングコントローラ３１０で生成されたラッチパルスＬＰを回路外部へ出力するための出力端部とを有している。なお、図４および図５では外部入力されたラッチパルスＬＰの駆動回路３０１〜３０４内での供給形態は図示を省略しているが、上記のようにラッチパルスＬＰは駆動回路３０１〜３０４から画像信号線１３０への電圧印加タイミングを与える。
【００６７】
図１の例では、駆動回路３０１のラッチパルス用出力端部がラッチパルス伝送線５１０を介して駆動回路３０２〜３０４のラッチパルス用入力端部に接続されている。図１では省略しているが、ラッチパルス伝送線５１０は、駆動回路３０１のラッチパルス用出力端部は自身のラッチパルス用入力端部にも接続されている。なお、図１では省略しているが、残りの各駆動回路３０２〜３０４のラッチパルス用出力端部も全ての駆動回路３０１〜３０４の入力端部に接続されている。
【００６８】
かかる接続形態によれば、画像信号線駆動回路３０１〜３０４のいずれがマスタモードに選定されても、マスタモードの画像信号線駆動回路３００ＭＳＴで生成されたラッチパルスＬＰが、全ての駆動回路３０１〜３０４へ同時に伝達される。
【００６９】
各画像信号線駆動回路３０１〜３０４は、クロックＣＬＫＶ用の出力端部を有している。各画像信号線駆動回路３０１〜３０４の当該出力端部はクロック伝送線５１１に接続されている。クロック伝送線５１１は、走査線駆動回路４０１，４０２を並列的に接続する形態で以て、各走査線駆動回路４０１，４０２に接続されている。図１の例では、図面の煩雑化を避けるため、マスタモードの画像信号線駆動回路３００ＭＳＴとして例示される駆動回路３０１と、走査線駆動回路４０１，４０２とを接続するクロック伝送線５１１のみを図示している。
【００７０】
各画像信号線駆動回路３０１〜３０４は、スタートパルスＳＴＶ用の出力端部を有している。各画像信号線駆動回路３０１〜３０４の当該出力端部はスタートパルス伝送線５１２に接続されている。図１の例では、スタートパルス伝送線５１２は走査線駆動回路４０１に接続され、２つの走査線駆動回路４０１，４０２が別のスタートパルス伝送線５１３を介して接続されている。かかる接続形態によれば、走査線駆動回路４０１から走査線駆動回路４０２へスタートパルスＳＴＶが伝達される。なお、図１の例では、図面の煩雑化を避けるため、マスタモードの画像信号線駆動回路３００ＭＳＴとして例示される駆動回路３０１と、走査線駆動回路４０１とを接続するスタートパルス伝送線５１２のみを図示している。
【００７１】
なお、上記の各種の出力端部は、接続相手となる配線の形態に応じて１つまたは複数の出力端子で構成される。上記の各種の入力端部についても同様である。
【００７２】
走査線駆動回路４０１は、例えば、入力されたスタートパルスＳＴＶを、不図示のシフトレジスタへ入力し、クロックＣＬＫＶに従ってシフトレジスタ内を転送させる。かかるパルス転送に従って、シフトレジスタ内の各段に割り当てられた走査線１４０が順次駆動される。走査線駆動回路４０１においてスタートパルスＳＴＶがシフトレジスタの最終段から出力されると、当該スタートパルスＳＴＶは伝送線５１３を介して走査線駆動回路４０２へ入力される。走査線駆動回路４０２によっても、同様に、スタートパルスＳＴＶを利用した走査線１４０の順次駆動が行われる。
【００７３】
走査線１４０の走査に同期して、画像信号線駆動回路３０１〜３０４が、選択された走査線１４０に接続されている各画素ＰＸに対して所定の電圧を、後述のようにして印加する。これにより、画像全体の表示が行われる。
【００７４】
以下に、図６ないし図８も参照しながら、画像信号線駆動回路３０１〜３０４をさらに説明する。なお、図６は、図４および図５中の構成の一部を概説するブロック図である。図７および図８は画像信号線駆動回路３０１〜３０４の動作を概説するタイミングチャートである。
【００７５】
各画像信号線駆動回路３０１〜３０４は、図４および図５の例では、シフトレジスタ３４０と、画像データ抽出回路３５０と、データラッチ回路３６０とを含んでいる。
【００７６】
シフトレジスタ３４０は、既存のシフトレジスタを適用可能である。シフトレジスタ３４０にはドットクロックＤＣＬＫとスタートパルスＳＴＨとが入力される。なお、図４および図５の構成例の場合、いずれの画像信号線駆動回路３０１〜３０４においても、シフトレジスタ３４０には外部入力されたスタートパルスＳＴＨが供給される。これは、画像信号線駆動回路３０１〜３０４の上記例示によれば、マスタモードの画像信号線駆動回路３００ＭＳＴであっても、タイミングコントローラ３１０が生成したスタートパルスＳＴＨを一度、当該回路３００ＭＳＴの外部へ出力しているからである。
【００７７】
図６に例示するように、ドットクロックＤＣＬＫはシフトレジスタ３４０を構成する複数のラッチ回路３４１のそれぞれに入力される。ここでは、ラッチ回路３４１の個数が、その画像信号線駆動回路に割り当てられた画像信号線１３０の本数と同数である場合を例示する。スタートパルスＳＴＨは第１段目のラッチ回路３４１に入力される。
【００７８】
これにより、シフトレジスタ３４０は、ドットクロックＤＣＬＫに同期して、スタートパルスＳＴＨを順次、次段のラッチ回路３４１へ転送する。各段のラッチ回路３４１の出力はデータラッチ回路３６０へ供給される。最終段のラッチ回路３４１から出力されたスタートパルスＳＴＨは、駆動回路外部へ出力されて、次段のスレーブモードの画像信号線駆動回路３００ＳＬＶへ転送される。
【００７９】
画像データ抽出回路３５０は、画像データＲＧＢｄａｔａを受け取り、当該画像データＲＧＢｄａｔａ中から所望部分のデータを抽出し、当該抽出した画像データＲＧＢｄａｔａを出力する回路である。抽出する画像データＲＧＢｄａｔａは、入力された画像データＲＧＢｄａｔａのうちで、予め割り当てられた画像信号線１３０（図１参照）を駆動するために必要な部分のデータである。画像データ抽出回路３５０から出力された画像データＲＧＢｄａｔａは、データラッチ回路３６０へ供給される。
【００８０】
なお、図４および図５の例では画像データＲＧＢｄａｔａがタイミングコントローラ３１０から画像データ抽出回路３５０へ供給される。これに対し、例えばタイミングコントローラ３１０が画像データＲＧＢｄａｔａを利用しない構成の場合、画像データＲＧＢｄａｔａは画像信号線駆動回路３０１〜３０４の画像データ用入力端部から画像データ抽出回路３５０へ直接、入力される。
【００８１】
画像データ抽出回路３５０は、図６の例では、カウンタ３５１と、ＡＮＤ回路（論理積回路）３５２とによって構成されている。
【００８２】
カウンタ３５１は、スタートパルスＳＴＨを受け取り、スタートパルスＳＴＨをトリガにしてカウント動作を開始し、所定の終了値に到達するまでカウント動作を継続する。なお、図４および図５の構成例の場合、シフトレジスタ３４０について説明したのと同様に、いずれの画像信号線駆動回路３０１〜３０４においても、カウンタ３５１には外部入力されたスタートパルスＳＴＨが供給される。
【００８３】
カウント動作に際し、カウンタ３５１は、ドットクロックＤＣＬＫを受け取り、当該ドットクロックＤＣＬＫに同期してカウント動作を行う。ここでは、カウンタ３５１のカウント終了値は、その画像信号線駆動回路に割り当てられた画像信号線１３０の本数と同じ値に予め設定される場合を例示する。この場合、カウンタ３５１は、当該割り当てられた画像信号線１３０の本数とドットクロックＤＣＬＫの１周期の時間とを積算して得られる時間、すなわち割り当てられた画像信号線１３０の本数に応じて決まる時間をカウントすることになる。
【００８４】
カウンタ３５１は、カウント動作中は、Ｈレベル状態の信号を画像データ抽出イネーブル信号ＥＮとして出力する（図７および図８参照）。なお、画像データ抽出イネーブル信号ＥＮは、カウンタ３５１がカウント動作を休止している間、Ｌレベル状態にある。イネーブル信号ＥＮはＡＮＤ回路３５２へ供給される。
【００８５】
ＡＮＤ回路３５２は、画像データ抽出イネーブル信号ＥＮと画像データＲＧＢｄａｔａとを入力信号として受け取る。画像データ抽出イネーブル信号ＥＮの上記波形に鑑みれば、ＡＮＤ回路３５２は、当該イネーブル信号ＥＮがＨレベルの期間のみ、入力された画像データＲＧＢｄａｔａを出力信号として通過させる。逆に、イネーブル信号ＥＮがＬレベルの期間中は、画像データＲＧＢｄａｔａはＡＮＤ回路３５２によってデータマスクされて出力されず、ＡＮＤ回路３５２からの出力はＬレベルが継続する。ＡＮＤ回路３５２からの出力信号はデータラッチ回路３６０へ供給される。
【００８６】
これにより、図６に例示の画像データ抽出回路３５０は、入力された画像データＲＧＢｄａｔａ中から、所望の部分のデータを抽出することが可能である。
【００８７】
データラッチ回路３６０は、既存のデータラッチ回路を適用可能である。データラッチ回路３６０は、画像データ抽出回路３５０からの出力信号をラッチの対象となる入力信号として受け取るとともに、シフトレジスタ３４０内をシフトするスタートパルスＳＴＨをラッチのタイミングを与える制御信号（いわゆるラッチ信号）として受け取る。図６に示すように、画像データ抽出回路３５０の出力信号はデータラッチ回路３６０を構成する複数のラッチ回路３６１のそれぞれに入力される。シフトレジスタ３４０の各段のラッチ回路３４１の出力信号は、データラッチ回路３６０の対応する段のラッチ回路３６１へ入力される。すなわち、ｍを自然数として、データラッチ回路３６０の第ｍ段目のラッチ回路３６１にはシフトレジスタ３４０の第ｍ段目のラッチ回路３４１の出力信号が入力される。
【００８８】
これにより、データラッチ回路３６０の各段のラッチ回路３６１は、シフトレジスタ３４０の対応するラッチ回路３４１がスタートパルスＳＴＨを出力するのに同期して、画像データ抽出回路３５０の出力信号の出力信号をラッチする。
【００８９】
図６の例では、データラッチ回路３６０のラッチ回路３６１の個数は、その画像信号線駆動回路に割り当てられた画像信号線１３０の本数と同数である。すなわち、各ラッチ回路３６１は、１本の画像信号線１３０を駆動するのに必要なデータを取り込む回路構成を有している。例えば画像データＲＧＢｄａｔａが各表示色について８ビット幅の場合、図６に例示の各ラッチ回路３６１は８ビット分のデータを同時にラッチする回路構成を有している。
【００９０】
データラッチ回路３６０が取り込んだ各画像信号線１３０についての画像データ（すなわち階調データ）ＲＧＢｄａｔａは、例えば、不図示のＤ／Ａコンバータでアナログ階調電圧に変換され、不図示の出力バッファを介して、対応する画像信号線１３０へ出力される。出力バッファからの出力タイミングはラッチパルスＬＰによって規定され、当該ラッチパルスＬＰは画像信号線駆動回路３０１〜３０４に同時に供給される。
【００９１】
なお、図７の例では、ドットクロックＤＣＬＫの１周期ごとに、シフトレジスタ３４０でのスタートパルスＳＴＨのシフト動作と、カウンタ３５１でのカウント動作と、データラッチ回路３６０でのラッチ動作とが行われる。
【００９２】
上記の構成によれば、画像データ抽出回路３５０は、画像データＲＧＢｄａｔａの抽出期間以外の期間では、データラッチ回路３６０へＬレベルの信号を継続的に供給する。このため、画像データ抽出期間以外の期間では、データラッチ回路３６０を構成するトランジスタのスイッチング動作を休止させることが可能である。したがって、画像信号線駆動回路３０１〜３０４の省電力化を図り、その結果、駆動装置２００、さらには液晶表示装置１の省電力化を図ることができる。
【００９３】
また、上記例示の画像データ抽出回路３５０によれば、画像信号線駆動回路で一般的に利用されるスタートパルスＳＴＨを流用するとともに、一般的なカウンタ３５１およびＡＮＤ回路３５２が適用されている。このため、画像データ抽出回路３５０を簡略な構成で実現することができる。
【００９４】
ここで、画像データ抽出回路３５０のデータ抽出機能は他の回路構成によっても実現可能であり、同様の効果を得ることができる。
【００９５】
例えば、カウンタ３５１を上記波形を反転した波形を有する信号ＥＮを出力するように構成するとともに、ＡＮＤ回路３５２に代えてＯＲ回路（論理和回路）を設けた回路構成が挙げられる。かかる例によれば、画像データ抽出期間以外の期間では、カウンタ３５１からＯＲ回路へＨレベルの信号が入力されるので、データラッチ回路３６０にはＨレベルの信号が継続的に供給される。これにより、データラッチ回路３６０を構成するトランジスタのスイッチング動作を休止させることが可能である。
【００９６】
かかる例示にも鑑みると、上記のＡＮＤ回路３５２およびＯＲ回路は、次のような機能または動作を実行する論理回路の一例である。すなわち、当該論理回路は、カウンタ３５２が出力する画像データ抽出制御信号（上記では画像データ抽出イネーブル信号ＥＮが例示される）が第１電位を示す場合は、受け取った画像データＲＧＢｄａｔａをデータラッチ回路３６０へ供給する。これに対し、当該論理回路は、上記画像データ抽出制御信号が第１電位とは異なる第２電位を示す場合は、一定電位の信号（上記ではレベルまたはＨレベルの信号が例示される）をデータラッチ回路へ供給する。
【００９７】
実施の形態２．
図９に、本発明の実施の形態２に係る液晶表示装置１Ｂを概説するブロック図を示す。図９に例示の液晶表示装置１Ｂは、実施の形態１に係る液晶表示装置１（図１参照）において駆動装置２００を駆動装置２００Ｂに代えた構成を有している。駆動装置２００Ｂは、画像信号線駆動回路３０１〜３０４のうちの１つが固定的にマスタモードで使用される点およびこれに伴う配線形態を除いて、実施の形態１に係る駆動装置２００と同様の構成を有している。
【００９８】
図９の例では、画像信号線駆動回路３０１が固定的にマスタモードで使用される。この場合、制御基準信号Ｓ０を供給するための制御基準信号線６００は、マスタモードの画像信号線駆動回路３０１に接続されているが、スレーブモードの画像信号線駆動回路３０２〜３０４には接続されていない。
【００９９】
このため、全ての画像信号線駆動回路３０１〜３０４に制御基準信号線６００が接続されている実施の形態１に係る構成に比べて、配線数が低減する。このため、配線配置領域を小さくすることができ、その結果、小型の駆動装置２００Ｂおよび液晶表示装置１Ｂを得ることができる。また、配線数の低減により、配線部材のコストを削減することができ、駆動装置２００Ｂおよび液晶表示装置１Ｂの低価格化を図ることができる。また、配線数の低減により、配線によるノイズの輻射および受信を低減することができ、駆動装置２００Ｂおよび液晶表示装置１Ｂの安定動作を図ることができる。
【０１００】
また、走査線駆動回路４０１，４０２の駆動信号ＣＬＫＶ，ＳＴＶ用の配線５１１，５１２もマスタモードの画像信号線駆動回路３０１にのみ接続されていれば良い。かかる配線形態についても上記の効果を得ることができる。
【０１０１】
画像信号線駆動回路３０２〜３０４をマスタモードで使用する場合も同様の効果が得られる。
【０１０２】
変形例．
実施の形態１，２では、液晶パネル１００と画像信号線駆動回路３０１〜３０４とがフレキシブルなテープなどの部材（ＴＣＰ：Tape Carrier Package／ＣＯＦ：Chip on Film）を介して接続される場合を例示した。これに対し、例えば、画像信号線駆動回路３０１〜３０４が形成された半導体チップを、チップ・オン・グラス（ＣＯＧ：Chip On Glass）形態で液晶パネル１００の基板上に実装してもよい。あるいは、画像信号線駆動回路３０１〜３０４を液晶パネル１００の基板上に、画素ＰＸ用のＴＦＴ１１１（図３参照）等とともに形成することも可能である。この場合、実施の形態２の構成によれば、配線数の低減により、液晶パネル１００の小型化等を図ることができる。
【符号の説明】
【０１０３】
１，１Ｂ 液晶表示装置（表示装置）、１００ 液晶表示パネル（表示パネル）、１３０ 画像信号線、２００，２００Ｂ 駆動装置、３００ＭＳＴ マスタモードの画像信号線駆動回路、３００ＳＬＶ スレーブモードの画像信号線駆動回路、３０１〜３０４ 画像信号線駆動回路、３１０ タイミングコントローラ、３５０ 画像データ抽出回路、３５１ カウンタ、３５２ ＡＮＤ回路（論理回路）、３６０ データラッチ回路、５０３ 画像データ供給線、６００ 制御基準信号線、ＥＮ 画像データ抽出イネーブル信号（画像データ抽出制御信号）、ＲＧＢｄａｔａ 画像データ、Ｓ０ 制御基準信号、Ｓ１ 制御信号、ＳＴＨ スタートパルス。
【特許請求の範囲】
【請求項１】
複数の画像信号線を含む表示パネルと、
それぞれが前記複数の画像信号線のうちで予め割り当てられた所定数の画像信号線を駆動する複数の画像信号線駆動回路と、
前記複数の画像信号線駆動回路に画像データを供給する画像データ供給線と
を備え、
前記複数の画像信号線駆動回路のそれぞれは当該複数の画像信号線駆動回路を制御するための制御信号を生成する制御信号生成機能を有したタイミングコントローラを搭載しており、前記複数の画像信号線駆動回路のうちの１つが前記制御信号生成機能を動作させるマスタモードで使用されるとともに、前記複数の画像信号線駆動回路のうちの残りは前記制御信号生成機能を動作させないスレーブモードで使用され、
前記複数の画像信号線駆動回路のそれぞれは、
前記画像データのうちから前記予め割り当てられた所定数の画像信号線に対応する部分の画像データを抽出する画像データ抽出回路と、
前記画像データ抽出回路によって抽出された前記画像データをラッチするデータラッチ回路と
を含み、
前記画像データ抽出回路は、前記画像データの抽出期間以外の期間では、一定電位の信号を前記データラッチ回路へ供給する、
表示装置。
【請求項２】
請求項１に記載の表示装置であって、
前記タイミングコントローラが前記制御信号を生成する際に利用する制御基準信号を供給する制御基準信号線をさらに備え、
前記制御基準信号線は、前記マスタモードの画像信号線駆動回路に接続されているが、前記スレーブモードの画像信号線駆動回路には接続されていない、
表示装置。
【請求項３】
請求項１または２に記載の表示装置であって、
前記画像データ抽出回路は、
前記画像データの水平方向の開始タイミングを示すスタートパルスを受け取り、当該スタートパルスの受け取りから前記所定数の画像信号線の本数に応じて決まる所定時間をカウントし、カウント動作中は第１電位を示す一方でカウント休止中は第２電位を示す画像データ抽出制御信号を出力する、カウンタと、
前記画像データと前記画像データ抽出制御信号とを受け取り、前記画像データ抽出制御信号が前記第１電位の場合は受け取った前記画像データを前記データラッチ回路へ供給し、前記画像データ抽出制御信号が前記第２電位の場合は前記一定電位の信号を前記データラッチ回路へ供給する、論理回路と
を有する、表示装置。
【請求項４】
複数の画像信号線を含む表示パネルを駆動する駆動装置であって、
それぞれが前記複数の画像信号線のうちで予め割り当てられた所定数の画像信号線を駆動する複数の画像信号線駆動回路と、
前記複数の画像信号線駆動回路に画像データを供給する画像データ供給線と
を備え、
前記複数の画像信号線駆動回路のそれぞれは当該複数の画像信号線駆動回路を制御するための制御信号を生成する制御信号生成機能を有したタイミングコントローラを搭載しており、前記複数の画像信号線駆動回路のうちの１つが前記制御信号生成機能を動作させるマスタモードで使用されるとともに、前記複数の画像信号線駆動回路のうちの残りは前記制御信号生成機能を動作させないスレーブモードで使用され、
前記複数の画像信号線駆動回路のそれぞれは、
前記画像データのうちから前記予め割り当てられた所定数の画像信号線に対応する部分の画像データを抽出する画像データ抽出回路と、
前記画像データ抽出回路によって抽出された前記画像データをラッチするデータラッチ回路と
を含み、
前記画像データ抽出回路は、前記画像データの抽出期間以外の期間では、一定電位の信号を前記データラッチ回路へ供給する、
駆動装置。
【請求項５】
請求項４に記載の駆動装置であって、
前記タイミングコントローラが前記制御信号を生成する際に利用する制御基準信号を供給する制御基準信号線をさらに備え、
前記制御基準信号線は、前記マスタモードの画像信号線駆動回路に接続されているが、前記スレーブモードの画像信号線駆動回路には接続されていない、
駆動装置。
【請求項６】
請求項４または５に記載の駆動装置であって、
前記画像データ抽出回路は、
前記画像データの水平方向の開始タイミングを示すスタートパルスを受け取り、当該スタートパルスの受け取りから前記所定数の画像信号線の本数に応じて決まる所定時間をカウントし、カウント動作中は第１電位を示す一方でカウント休止中は第２電位を示す画像データ抽出制御信号を出力する、カウンタと、
前記画像データと前記画像データ抽出制御信号とを受け取り、前記画像データ抽出制御信号が前記第１電位の場合は受け取った前記画像データを前記データラッチ回路へ供給し、前記画像データ抽出制御信号が前記第２電位の場合は前記一定電位の信号を前記データラッチ回路へ供給する、論理回路と
を有する、
駆動装置。
【請求項１】
複数の画像信号線を含む表示パネルと、
それぞれが前記複数の画像信号線のうちで予め割り当てられた所定数の画像信号線を駆動する複数の画像信号線駆動回路と、
前記複数の画像信号線駆動回路に画像データを供給する画像データ供給線と
を備え、
前記複数の画像信号線駆動回路のそれぞれは当該複数の画像信号線駆動回路を制御するための制御信号を生成する制御信号生成機能を有したタイミングコントローラを搭載しており、前記複数の画像信号線駆動回路のうちの１つが前記制御信号生成機能を動作させるマスタモードで使用されるとともに、前記複数の画像信号線駆動回路のうちの残りは前記制御信号生成機能を動作させないスレーブモードで使用され、
前記複数の画像信号線駆動回路のそれぞれは、
前記画像データのうちから前記予め割り当てられた所定数の画像信号線に対応する部分の画像データを抽出する画像データ抽出回路と、
前記画像データ抽出回路によって抽出された前記画像データをラッチするデータラッチ回路と
を含み、
前記画像データ抽出回路は、前記画像データの抽出期間以外の期間では、一定電位の信号を前記データラッチ回路へ供給する、
表示装置。
【請求項２】
請求項１に記載の表示装置であって、
前記タイミングコントローラが前記制御信号を生成する際に利用する制御基準信号を供給する制御基準信号線をさらに備え、
前記制御基準信号線は、前記マスタモードの画像信号線駆動回路に接続されているが、前記スレーブモードの画像信号線駆動回路には接続されていない、
表示装置。
【請求項３】
請求項１または２に記載の表示装置であって、
前記画像データ抽出回路は、
前記画像データの水平方向の開始タイミングを示すスタートパルスを受け取り、当該スタートパルスの受け取りから前記所定数の画像信号線の本数に応じて決まる所定時間をカウントし、カウント動作中は第１電位を示す一方でカウント休止中は第２電位を示す画像データ抽出制御信号を出力する、カウンタと、
前記画像データと前記画像データ抽出制御信号とを受け取り、前記画像データ抽出制御信号が前記第１電位の場合は受け取った前記画像データを前記データラッチ回路へ供給し、前記画像データ抽出制御信号が前記第２電位の場合は前記一定電位の信号を前記データラッチ回路へ供給する、論理回路と
を有する、表示装置。
【請求項４】
複数の画像信号線を含む表示パネルを駆動する駆動装置であって、
それぞれが前記複数の画像信号線のうちで予め割り当てられた所定数の画像信号線を駆動する複数の画像信号線駆動回路と、
前記複数の画像信号線駆動回路に画像データを供給する画像データ供給線と
を備え、
前記複数の画像信号線駆動回路のそれぞれは当該複数の画像信号線駆動回路を制御するための制御信号を生成する制御信号生成機能を有したタイミングコントローラを搭載しており、前記複数の画像信号線駆動回路のうちの１つが前記制御信号生成機能を動作させるマスタモードで使用されるとともに、前記複数の画像信号線駆動回路のうちの残りは前記制御信号生成機能を動作させないスレーブモードで使用され、
前記複数の画像信号線駆動回路のそれぞれは、
前記画像データのうちから前記予め割り当てられた所定数の画像信号線に対応する部分の画像データを抽出する画像データ抽出回路と、
前記画像データ抽出回路によって抽出された前記画像データをラッチするデータラッチ回路と
を含み、
前記画像データ抽出回路は、前記画像データの抽出期間以外の期間では、一定電位の信号を前記データラッチ回路へ供給する、
駆動装置。
【請求項５】
請求項４に記載の駆動装置であって、
前記タイミングコントローラが前記制御信号を生成する際に利用する制御基準信号を供給する制御基準信号線をさらに備え、
前記制御基準信号線は、前記マスタモードの画像信号線駆動回路に接続されているが、前記スレーブモードの画像信号線駆動回路には接続されていない、
駆動装置。
【請求項６】
請求項４または５に記載の駆動装置であって、
前記画像データ抽出回路は、
前記画像データの水平方向の開始タイミングを示すスタートパルスを受け取り、当該スタートパルスの受け取りから前記所定数の画像信号線の本数に応じて決まる所定時間をカウントし、カウント動作中は第１電位を示す一方でカウント休止中は第２電位を示す画像データ抽出制御信号を出力する、カウンタと、
前記画像データと前記画像データ抽出制御信号とを受け取り、前記画像データ抽出制御信号が前記第１電位の場合は受け取った前記画像データを前記データラッチ回路へ供給し、前記画像データ抽出制御信号が前記第２電位の場合は前記一定電位の信号を前記データラッチ回路へ供給する、論理回路と
を有する、
駆動装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【公開番号】特開２０１０−１９０９３２（Ｐ２０１０−１９０９３２Ａ）
【公開日】平成２２年９月２日（２０１０．９．２）
【国際特許分類】
【出願番号】特願２００９−３２２３５（Ｐ２００９−３２２３５）
【出願日】平成２１年２月１６日（２００９．２．１６）
【出願人】（０００００６０１３）三菱電機株式会社 (33,312)
【Ｆターム（参考）】
【公開日】平成２２年９月２日（２０１０．９．２）
【国際特許分類】
【出願日】平成２１年２月１６日（２００９．２．１６）
【出願人】（０００００６０１３）三菱電機株式会社 (33,312)
【Ｆターム（参考）】
[ Back to top ]