ナノギャップ電極及びその製造方法
【課題】導電性膜を作製してから、導電性膜に通電しナノギャップを作製するプロセスを行うことなく、エレクトロマイグレーション時の大幅な印加電流の低減とプロセス時間の短縮することができるナノギャップ電極の製造方法を提供する。
【解決手段】絶縁体基板７０上に金属電極８０，８１を形成し、この金属電極間にエレクトロマイグレーションを誘発する電圧又は電流を印加しながら、絶縁体基板上に導電性材料を堆積して、ナノスケールのギャップを有する導電性細線を形成する。
【解決手段】絶縁体基板７０上に金属電極８０，８１を形成し、この金属電極間にエレクトロマイグレーションを誘発する電圧又は電流を印加しながら、絶縁体基板上に導電性材料を堆積して、ナノスケールのギャップを有する導電性細線を形成する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子デバイス、光デバイス、バイオデバイスにおけるナノ構造デバイス、特にナノギャップ電極を備えたナノ構造デバイスに関し、エレクトロマイグレーション法を使用したナノ構造デバイス及びその製造方法に関する。
【背景技術】
【０００２】
近年、ナノスケール幅の間隙を有する電極構造（通称、ナノギャップ電極）の研究が盛んに行われている。そして、電子デバイス（特許文献１）、光デバイス（特許文献２、非特許文献１）、バイオデバイス（特許文献３、４）など幅広い分野で応用できるとして期待されている。
【０００３】
このようなナノギャップ電極を備えたデバイスの特性は、ギャップ幅に大きく依存し、ギャップ幅が小さければ小さいほど、その効果は大きく、数ｎｍ以下と言う極めて小さいギャップ幅でのみ効果を発揮する。そのため、数ｎｍという、原子（例えば、金原子の大きさは約０．３ｎｍ）が数個〜数十個程度の大きさの幅のナノギャップ構造（または断絶構造とも言う）が必要とされる。
【０００４】
しかし、上記のようなナノギャップ構造（断絶構造）は、一般の微細加工精度（２０１１年時点、約３５ｎｍ)を大きく上回る精度で加工しなければならないため、通常の微細加工技術だけではこのような構造を形成することはできない。したがって、通常の微細加工技術に加えて、プラスアルファのプロセスが必要とされる。そして、近年、このような追加のプロセスに関して、様々な研究開発が行われている。
【０００５】
例えば、電子ビームリソグラフィーを用いて、精密にナノギャップ幅を制御する手法（非特許文献２）、メッキ法を用いて、液相で精密な間隔のナノギャップを作製する方法（非特許文献３）、分子をテンプレートに用いて、分子サイズのナノギャップを精密に作製する手法（非特許文献４）が、提案されている。
【０００６】
また、過電流を流すことによって、エレクトロマイグレーションを発生させ、ナノワイヤーからナノギャップ構造を作製する方法（非特許文献５）が提案されている。このエレクトロマイグレーションを用いる手法は、ギャップ幅を２ｎｍ以下と小さく設定できるので、特に有効な手段であることが知られている。
当初は、エレクトロマイグレーションを用いる手法は、再現性が悪いことが問題であったが、その再現性を大いに改善する方法（非特許文献６、特許文献５）も報告され、非常に有効な手法となっている。
【０００７】
エレクトロマイグレーションを用いた手法は、事前に微細加工を用いて作製した導電性微細配線に、過電流を印加することによって配線を破断する手法である。しかし、その手法を荒っぽく行うと、破断面で大きく融解したような構造となり、破断による断絶構造が、目的とする数ｎｍから大きくなってしまう。そのため、なるべくその過程をマイルドにすることにより、導電性細細線上にナノスケールの断絶構造を作製する。
その後このマイルドな断絶構造を得るために様々な研究が行われ、前述の再現性を大いに改善する方法フィードバックエレクトロマイグレーション法（以下FB-EM法）(非特許文献６)が提案された。
【０００８】
具体的には、通常のエレクトロマイグレーションは、過電流印加によって導電性細線構造に欠陥が形成され、その欠陥が成長することで最終的に細線の破断が達成されるものである。この時、欠陥発生は電流密度に依存する現象と報告されており、一定の電流を印加した状態では欠陥の成長過程で細線の断面積が小さくなり、一方、断面積が減少した分、印加した電流密度が増加していく傾向となる。
【０００９】
さらに、このマイルドな断絶構造を得るために様々な研究が行われており、前述の再現性を大きく改善する方法、すなわちフィードバックエレクトロマイグレーション法（ＦＢ−ＥＭ法）が提案されている。これについて詳細に説明するため、図１〜３にＦＢ−ＥＭ法におけるナノギャップ形成の概念図を示す。
【００１０】
図３における（ａ）〜（ｄ）は、ＦＢ−ＥＭによる変形の過程を示す概念図である。電極２０側を陽極、２１側を陰極もしくはグランドと設定した時、予め作製した導電性の細線部３０に電子が２１から２０に向かって流れる。この電子の流れによる電流密度が、材料固有の値に達すると導電性細線３０の変形が始まる。
【００１１】
図３の点Ｂにおける電極高さがエレクトロマイグレーションのプロセスによって導電性原子もしくはクラスター３３が物質移動し、（ａ）から（ｂ）に向かって小さくなっていることを反映している。言い換えれば、電極高さが小さくなったため、点Ｂ付近における断面積が小さくなっていることを示している。
【００１２】
電流密度は断面積に反比例し、一定電流下で断面積が減少すると電流密度は増加することを意味する。断面積がそのまま小さくなり続けると、細線の局部に必要以上の電流密度が集中する。その結果、細線が過熱され、温度が細線材料の融点を超えたとき溶断、すなわち荒っぽい破断が発生する。そのため細線が溶解したような、目的の数ｎｍを超えた大きな破断構造となり、ナノギャップ構造は得られない。
【００１３】
ＦＢ−ＥＭ法では、この溶断現象を回避するため、印加電流を注意深くモニターし、細線断面積の変化の兆候を捉えた瞬間に印加電流値を下げ、印加電流密度を調整する。この様に調整を行うことで溶断の発生を防ぎ、マイルドなエレクトロマイグレーションによって、最終的に図３（ｄ）のような数ｎｍのナノギャップ構造の製造の再現性を改善している（非特許文献６）。
【００１４】
このようなＦＢ−ＥＭ法は、ナノギャップ構造（もしくは断絶構造）作製手法として非常に優れた手法である。しかしながら、本手法を使って、ナノギャップ電極を大量生産することは非常に難しい。その理由として、以下、二つの問題がある。
【００１５】
第一に、破断に必要な電流が大きいことである。具体的には電流値は電流密度に依存し、例えば金の細線を破断する場合、構造などで若干ばらつきがあるが、電流密度は０．７〜３．１×１０１２Ａ／ｍ２であると言われている（非特許文献６）。すなわち、必要な電流値は細線の断面積に依存しており、例えば、４５×４５ｎｍの細線を破断するためには１〜３ｍＡ程度の集積回路に対して非常に大きな電流値を必要とする。
【００１６】
第二に、ＦＢ−EM法は測定電流値をモニターしながら電圧をコントロールする必要があり、ナノギャップ構造一つあたり数分間必要となる。そのため、集積化構造のような大量の素子数を必要とするプロセスには、不向きであるといわざるを得ない。
【００１７】
特許文献５では、ＦＢ−ＥＭ法の印加電圧を直流電圧からパルス電圧に変更することにより、ナノギャップ構造をエレクトロマイグレーションで作製するプロセスの低電力化が図られている。しかし、この手法においてもパルス印加時に発生する瞬間電流量は測定電流のモニターを行う必要があるため、プロセス時間は必然的に長くならざるを得ない。そのため、この手法によっても、集積化構造のような大量の素子数を必要とするプロセスには不向きである。
【先行技術文献】
【特許文献】
【００１８】
【特許文献１】特許第４６０４１７６号
【特許文献２】特開２０１０−０５０４３１号公報
【特許文献３】特開２００７−２７８９０６号公報
【特許文献４】特開２００８−０３２３９３号公報
【特許文献５】特開２００８−２３５５９６号公報
【非特許文献】
【００１９】
【非特許文献１】K. Ueno et al., J. Phys. Chem. Lett. 1, 657 (2010).
【非特許文献２】M. S. M. Saifullah et al., Nanotechnology 13, 659 (2002).
【非特許文献３】A. F. Morpurgo et al., Appl. Phys. Lett. 74, 2084 (1999).
【非特許文献４】H. Tanaka et al., Jpn. J. Appl. Phys. 43, L950 (2004).
【非特許文献５】H. Park et al., Appl. Phys. Lett. 75, 301 (1999).
【非特許文献６】D. Strachan et al. Appl. Phys. Lett. 86, 043109 (2005).
【発明の概要】
【発明が解決しようとする課題】
【００２０】
一般にナノギャップ構造は、数ｎｍという原子数個〜数十個程度の微小な間隙を形成する必要があることから、通常の微細加工精度を大きく上回る精度で加工しなければならず、そのため、通常の微細加工技術に加えてプラスアルファの微細加工をしなければならないという問題が生じる。
【００２１】
この問題を解決するには、事前に微細加工を用いて作製した導電性微細配線に過電流を印加することにより配線を破断するエレクトロマイグレーション法が知られている。しかし、この方法は配線を破断するのに非常に大きな電流を必要とし、また、研究用の数個単位での作製には極めて有効な手段であるが、ウエハ単位にナノギャップ構造を大量に作製することは極めて困難という問題がある。
【００２２】
本発明は上記問題を鑑みて、従来のエレクトロマイグレーション法を改善し、一度に多くのナノギャップ構造を低電流かつプロセス時間を大幅に短縮して作製する方法を提供することを課題とする。
【課題を解決するための手段】
【００２３】
上記の課題を解決するために、本発明者らは鋭意研究を行った結果、低電流かつプロセス時間を大幅に短縮できるナノギャップ構造の作製方法を見出した。すなわち、本願発明は、下記の発明を提供するものである。
【００２４】
１）絶縁体基板上に金属電極を形成し、この金属電極間にエレクトロマイグレーションを誘発する電圧又は電流を印加しながら、絶縁体基板上に導電性材料を堆積して、ナノスケールのギャップを有する導電性細線を形成することを特徴とするナノギャップ電極の製造方法、を提供する。
【００２５】
２）１ｎｍ〜５０ｎｍのギャップを形成することを特徴とする上記１）記載のナノギャップ電極の製造方法。
【００２６】
３）１ｎｍ〜１０ｎｍのギャップを形成することを特徴とする上記１）記載のナノギャップ電極の製造方法。
【００２７】
４）抵抗加熱蒸着法、電子ビーム蒸着法、スパッタ蒸着法、パルスレーザ蒸着法、イオンビームデポジション法、イオンプレーティング法、分子線エピタキシー法、化学気相成長法により、導電性材料を堆積させることを特徴とする上記１）〜３）のいずれか一に記載のナノギャップ電極の製造方法。
【００２８】
５）導電性物質の微粒子構造を濃縮させる方法により、導電性材料を堆積させることを特徴とする上記１）〜３）のいずれか一に記載のナノギャップ電極の製造方法。
【００２９】
６）金属、合金、導電性有機分子、金属化合物、半導体、カーボン系材料からなる導電性材料を堆積させることを特徴とする上記１）〜５）のいずれか一に記載のナノギャップ電極の製造方法。
【００３０】
７）一定電圧、パルス電圧、電圧高さ又はパルス電圧波高さを変動した電圧、を金属電極間に印加することを特徴とする上記１）〜６）のいずれか一に記載のナノギャップ電極の製造方法。
【００３１】
８）一定電流、パルス電流、電流の大きさ又はパルス電流高さを変動した電流、を金属電極間に印加することを特徴とする上記１）〜６）のいずれか一に記載のナノギャップ電極の製造方法。
【００３２】
９）方形波、三角波、バースト波、矩形波、サイン波のパルス電圧又はパルス電流を印加することを特徴とする上記７）又は８）記載のナノギャップ電極の製造方法。
【００３３】
１０）印加電圧、印加電流、印加波形状により、ナノギャップ電極の抵抗を制御することを特徴とする上記１）〜９）のいずれか一に記載のナノギャップ電極の製造方法。
【００３４】
１１）上記１）〜１０）のいずれか一に記載の製造方法により得られたナノギャップ電極。
【００３５】
１２）上記１１）記載のナノギャップ電極を備えた電子デバイス。
【発明の効果】
【００３６】
これまで、エレクトロマイグレーション法を用いたナノギャップ構造（もしくは断絶構造）作製法では、導電性膜作製を行ってから、導電性膜に通電しナノギャップを作製するプロセスを行う必要があったが、本願発明に示すように、この二つのプロセスを同時に行うことにより、エレクトロマイグレーション時の大幅な印加電流の低減とプロセス時間の短縮を実現することが可能となる優れた効果が得られた。
これにより、エレクトロマイグレーション法によるナノギャップ形成を一度に大量かつ大面積に作製することができる。また、このエレクトロマイグレーション現象の利用は、導電性材料の、ほぼ全てにおいて共通に発生するため、その適応材料は非常に広いという特徴を有する。さらに、通電時の印加電圧もしくは電流の大きさ印加波形状により、ナノギャップ部分の抵抗を制御することが可能となり、これにより任意のギャップ幅の電極作製が可能となる大きな効果を有する。
【図面の簡単な説明】
【００３７】
【図１】ＦＢ−ＥＭ法適応前の導電性細線の構造の平面図（概念図）である
【図２】ＦＢ−ＥＭ法適応後のナノギャップ構造の平面図 (概念図)である。
【図３】ＦＢ−ＭＥ法適応時のナノギャップ構造の形成過程の概念図 (図２のＡ部の側面図）である。
【図４】通常の導電性材料堆積後の導電性細線構造の平面図 (概念図)である。
【図５】通常の導電性材料堆積時に形成される導電性細線の形成過程の概念図(図４のＡ部の側面図)である。
【図６】導電性材料堆積時にエレクトロマイグレーション法を適応してり形成されたナノギャップ構造の平面図（概念図)である。
【図７】導電性材料堆積時にエレクトロマイグレーション法を適応して形成されたナノギャップ構造の形成過程の概念図（図６のＡ部の側面図）である。
【図８】実施例１の各部の配置略図（平面図）である。
【図９】実施例１の各部の配置略図及び金蒸着方向（図８のＡ部の側面図）である。
【図１０】電圧を印加しながら金原子を真空蒸着した時の電気抵抗の径時変化である。
【図１１】図１１の直後に測定した構造の電圧電流特性である。
【図１２】実施例１で作製したナノギャップ構造の電子顕微鏡画像である。
【図１３】実施例２のナノギャップ構造の要部の概念図(平面図)である。
【図１４】実施例２の導電性材料堆積時にエレクトロマイグレーション法を適応して形成されたナノギャップ構造の形成過程の概念図（図１３のＡ部の側面図）である。
【発明を実施するための形態】
【００３８】
従来の一般的な、エレクトロマイグレーション法を適用せずに、絶縁体基板（４０）上に導電性細線（６０）を作製したときの概念図を図４に示す。この細線構造（６０）を作るためには絶縁体レジスト構造、有機物レジスト構造やメタルマスクマスク構造で、（６０）直上を除く、他の部分をマスキングする必要がある。
【００３９】
また、この時の導電性材料堆積時の細線（６０）の形成過程の径時変化を図５に示す。導電性材料が堆積される方向（６１）から降り積もった導電性材料が最終的に図５（ｄ）のような金属電極（５０）と（５１）を架橋した、細線構造（６０）となることを示している。なお、方向（６１）は基板に対して垂直方向を簡単のため図示しているが、方向が垂直であるとは限らない。
【００４０】
本発明の製造方法を用いて形成したナノギャップ構造を図６に示す。ナノギャップは１ｎｍ〜５０ｎｍの範囲にあり、好適には１ｎｍ〜１０ｎｍとすることができる。
また、導電性材料が堆積される過程を図７に示す。導電性材料としては、導電性を有するものであれば特に制限はないが、好ましくは、金属、合金、有機分子、金属化合物、半導体、カーボン系材料を使用することができる。
【００４１】
図７のように、金属電極（８０）と（８１）の間にエレクトロマイグレーション可能な電圧もしくは電流を印加する。この時、図７の（ａ）や（ｂ）のような電極間が電気的に断絶されている堆積初期過程では、印加電圧の影響はないが、図７（ｃ）のように電気的に架橋若しくはそれに近い状況になると、最終的に架橋もしくはそれに近い構造を形成した部位の点Ｂ付近において、導電性原子もしくはクラスター９３に電流密度が集中し、エレクトロマイグレーションによる変形が発生する。
【００４２】
その結果、図７（ｄ）のような電極８０と８１が、再び電気的に断絶される構造となる。その後、堆積が進むと、図（ｅ）のようにさらに堆積が進むと、また点Ｂ付近において、架橋もしくはそれに近い構造になる。しかし、ここでまた点Ｂ付近の導電性原子もしくはクラスター（９３）において、エレクトロマイグレーションによる変形が発生し、図７（ｆ）のような断絶構造に再び変化する。
【００４３】
これと同様に、エレクトロマイグレーションによる変形は導電性材料の堆積物が図７（ｃ）、（ｅ）、（ｇ）のような架橋もしくはそれに近い構造になるたびに発生し、堆積のスピードがエレクトロマイグレーションで変形するスピードよりある程度遅ければ、その瞬間ごとにエレクトロマイグレーションが発生し（ｄ）、（ｆ）、（ｈ）のような断絶構造に順次変化する。これを継続すると、堆積終了後、最終的に図７（ｈ）のような導電性細線部が（９１）と（９２）とに断絶されたナノギャップ構造が形成される。
【００４４】
このように導電性材料の堆積時にエレクトロマイグレーション工程を組み入れると、二つの工程が同時に実施できるだけでなく、図７（ｃ）、（ｅ）、（ｇ）のようにエレクトロマイグレーションを行うときの断面積を、図３（ａ）のようなある程度大きな断面積と比べ、架橋もしくはそれに近い構造が形成された瞬間という、大幅に小さな断面積でエレクトロマイグレーションが発生する。すなわち、この面積の減少分印加しなければならない電流量およびプロセス時間を大幅に軽減することができる。
【００４５】
エレクトロマイグレーションが発生する部分は、架橋部もしくはそれに近い構造になった部分点Ｂ部が形成された瞬間、電極（８０）と（８１）の間の抵抗が小さくなり、自動的にそのＢ部分に電流が集中され、エレクトロマイグレーションが発生する。さらに、前述のような堆積スピードの条件を満たす範囲であれば、大面積化・大量の並列化も可能である。
【００４６】
本発明のナノギャップ電極の製造に際しては、抵抗加熱蒸着法、電子ビーム蒸着法、スパッタ蒸着法、パルスレーザ蒸着法、イオンビームデポジション法、イオンプレーティング法、分子線エピタキシー法、化学気相成長法により、または、電性物質の微粒子構造を濃縮させる方法により、導電性材料を堆積させることができる。
【００４７】
また、ナノギャップ電極の製造において、金属電極間に印加する、一定電圧、パルス電圧、電圧高さ又はパルス電圧波高さを変動した電圧、または、一定電流、パルス電流、電流の大きさ又はパルス電流高さを変動した電流、さらには、方形波、三角波、バースト波、矩形波、サイン波のパルス電圧又はパルス電流を調整することにより、ギャップ構造の間隔（図７（ｄ）におけるＧの大きさ）、すなわち、ナノギャップ電極の抵抗を自由に制御することができる。
【００４８】
以上のように、本発明によるナノギャップ形成技術においては、導電性材料堆積中にエレクトロマイグレーション工程を取り入れることにより、堆積後に、エレクトロマイグレーション法を適応する時に比べて、大幅な印加電流の軽減・プロセス時間の軽減が可能となる。さらに基板全面にこの手法を取り入れることで同時に複数のナノギャップ構造（断絶構造）を作製でき、大量生産も可能となる
【実施例】
【００４９】
以下、実施例および比較例に基づいて説明する。なお、本実施例はあくまで一例であり、この例によって何ら制限されるものではない。すなわち、本発明は特許請求の範囲によってのみ制限されるものであり、本発明に含まれる実施例以外の種々の変形を包含するものである。
【００５０】
（実施例１、比較例１）
図８、９のように、絶縁体ポリガラス（１００）上に銅電極（１１０）、（１１１）が設置されている市販のプリント基板に、上から１ｍｍ程度のスリットを持った絶縁体の有機物テープ（１２０）を貼る。スリット幅は約１ｍｍとし、プリント基板に配置された、向かい合う二つの銅配線（１１０）、（１１１）を露出させるように配置する。このテープは、導電性細線構造６０を形成させるためのマスキング構造に相当する。
【００５１】
この基板に対して、真空蒸着で金原子３０nmを真空蒸着で堆積させ、金属細線構造を作製する。蒸着は約１８００秒かけておこなった。またこの時、銅電極間には実施例１として１０Ｖの電圧を印加し、比較例１として０．１Ｖの電圧を印加した。ここで０．１Ｖはエレクトロマイグレーションを起こすには十分小さな、そして１０Ｖはエレクトロマイグレーションを起こすには十分大きな値として設定した。試料の抵抗の径時変化を図１０に示す。
【００５２】
比較例１として、０．１Ｖを印加した場合（破線）、図１０に示すように、金属蒸着が継続するにしたがって抵抗が小さくなっていることが分かる。さらに詳しく現象を見ると、領域Ａの状態では抵抗の変化がほとんどない。この範囲では図５（ａ）のように、電極上の金原子の配置がかなりまばらであり、抵抗の変化として現れないことを意味している。
【００５３】
その後、領域Ｂにおいて、図５（ｂ）のようにある程度蒸着された金が表面上で成長し、電極（１１０）、（１１１）間にトンネル抵抗が抵抗として検出されていることを意味する。トンネル抵抗は図５（ｂ）のようなアイランド構造が形成されているとき、アイランド成長に伴ったアイランド間隔減少に合わせ指数関数的に変化することが知られる。そのため、領域Ｂにおける指数関数的な抵抗変化は、このトンネル抵抗変化を反映しているものと考えられる。
【００５４】
その後、領域Ｃにおいて、図５（ｃ）のように、電極（１１０）と（１１１）は蒸着された金細線によって電気的に接続される。この時の抵抗は（１１０）・（１１１）間に金属架橋構造が形成されているので、いわゆるオームの法則に従った抵抗となる。
そのため、さらに金属蒸着を進めると、図５（ｃ）から（ｄ）のように金細線の断面積が増加に反比例して、抵抗が減少する。そのため領域Ｃにおいては金原子蒸着の継続に合わせ、領域Ｂほどの大幅な変化ではないにしろ抵抗の減少が継続し、オームの法則に従った抵抗変化が現れている。
このように、比較例１の印加電圧０．１Ｖの場合、図５における細線の形成過程を反映した挙動を抵抗変化として表していると考えられる。
【００５５】
次に、実施例１として、１０Ｖを印加した場合（実線）、領域Ａ及びＢの途中までは０．１Ｖと同様の抵抗変化の挙動を示している。しかし、点Ｄにおいてスパイク状の大きな抵抗変化を示している。この変化は、図７における（ｃ）から（ｄ）への変化を示している。このようにＤ前の領域Ｂでは０．１Ｖのときと同様の指数関数的な抵抗変化を示し、点Ｄを境に抵抗変化量が鈍化しているが、これは図５のような通常の金原子堆積とは違った挙動であることを示している。
【００５６】
そして、抵抗値は領域Ｃにおいて、量子化抵抗である１２．９ｋΩ（金属原子が単原子架橋した時の抵抗値）以上の抵抗値である約７０ｋΩほどで抵抗がほぼ一定値になっている。この結果も０．１Ｖ時と大きく違った結果となっており、１０Ｖの印加によって図７のようなエレクトロマイグレーションによる変形のため、架橋構造が形勢できず、抵抗変化の形態が０．１Ｖ時と大きく異なったと考えられる。
【００５７】
図１１にそのプロセス後のそれぞれの電圧電流特性を示す。ここで０．１Ｖを印加したケースは電流値を1／１０とした。この結果０．１Ｖ時は明らかな金属抵抗であるが、１０Ｖ印加時も量子化抵抗である１２．９ｋΩ（金属原子が単原子架橋した時の抵抗値）以上の抵抗値を示し、トンネル抵抗であることが分かる。また、図１２に示す電子顕微鏡画像からもナノギャップ構造（断絶構造）を確認でき、本発明手法によりナノギャップ構造（断絶構造）が形成できていることが分かる。
【００５８】
さらに、図１０から１０Ｖ印加時に流れる最大電流値は約０．４ｍＡ程度であることがわかる。ここでもし以前のＦＢ−ＥＭ法を使ってナノギャップ構造（断絶構造）を形成させるとすると、必要な電流値は、断面積の高さが３０ｎｍ、幅が１ｍｍのため数十Ａと算出され、約１万分の１程度に電流値を軽減できたこととなる。
【００５９】
（実施例２）
図１３及び図１４に示すように、絶縁体の段差構造（１４１）をもつ絶縁体基板（１４０）上に金属電極（１５０）・（１５１）を有した試料に対して、銅電子細線構造（１６１）・（１６２）部を導電性材料の堆積によって作製する。
【００６０】
電極（１５０）・（１５１）間にエレクトロマイグレーション可能な電圧もしくは電流を印加し、１６４の堆積方向で導電性材料を堆積させると、結果的に図１４（ｇ）のようにナノギャップ構造が形成される。ここで、（１６４）の堆積方向は基板に対して垂直と例示してあるが、必ずしも方向は垂直と限らない。
【００６１】
このように加工を施した絶縁基板を用いるメリットとしては、ナノギャップ構造の形成される箇所を電極１５０の近傍に限定して作製できる点である。図７では、ナノギャップの位置は導電性細線上のいずれかとなりある程度ランダムとなる。
【産業上の利用可能性】
【００６２】
本発明は、エレクトロマイグレーション時の大幅な印加電流の低減と、プロセス時間の短縮を可能とする。したがって、本発明の製造方法を使用すれば、エレクトロマイグレーション法によるナノギャップ形成を一度に大量かつ大面積に作製することが可能となる。さらに、エレクトロマイグレーション現象は、多くの導電性材料において共通に発生するため、幅広い材料に適用が可能である。このような方法で製造したナノギャップ電極は、特に、電子デバイス、光デバイス、バイオデバイスにおける電極として有用である。
【符号の説明】
【００６３】
３３、９５、１６６ ナノギャップ部
１０、４０、７０、１４０ 絶縁体基板
１４１ 絶縁体基板段差部
２０、２１、５０、５１、８０、８１、１５０、１５１ 金属電極部
３０、３１、３２、６０、９１、９２、１６１、１６２ 導電性細線部
３４、９３、１６５ エレクトロマイグレーションにより物質移動している導電性原子もしくはクラスター
６１、９４、１６４ 導電性材料を堆積させる方向
１００ ポリガラス基板
１１０、１１１ 銅電極
１２０ 幅１ｍｍのスリット構造を有した絶縁性テープ
１３０ 電圧源
１３１ 電流計
１３２ 金蒸着方向
【技術分野】
【０００１】
本発明は、電子デバイス、光デバイス、バイオデバイスにおけるナノ構造デバイス、特にナノギャップ電極を備えたナノ構造デバイスに関し、エレクトロマイグレーション法を使用したナノ構造デバイス及びその製造方法に関する。
【背景技術】
【０００２】
近年、ナノスケール幅の間隙を有する電極構造（通称、ナノギャップ電極）の研究が盛んに行われている。そして、電子デバイス（特許文献１）、光デバイス（特許文献２、非特許文献１）、バイオデバイス（特許文献３、４）など幅広い分野で応用できるとして期待されている。
【０００３】
このようなナノギャップ電極を備えたデバイスの特性は、ギャップ幅に大きく依存し、ギャップ幅が小さければ小さいほど、その効果は大きく、数ｎｍ以下と言う極めて小さいギャップ幅でのみ効果を発揮する。そのため、数ｎｍという、原子（例えば、金原子の大きさは約０．３ｎｍ）が数個〜数十個程度の大きさの幅のナノギャップ構造（または断絶構造とも言う）が必要とされる。
【０００４】
しかし、上記のようなナノギャップ構造（断絶構造）は、一般の微細加工精度（２０１１年時点、約３５ｎｍ)を大きく上回る精度で加工しなければならないため、通常の微細加工技術だけではこのような構造を形成することはできない。したがって、通常の微細加工技術に加えて、プラスアルファのプロセスが必要とされる。そして、近年、このような追加のプロセスに関して、様々な研究開発が行われている。
【０００５】
例えば、電子ビームリソグラフィーを用いて、精密にナノギャップ幅を制御する手法（非特許文献２）、メッキ法を用いて、液相で精密な間隔のナノギャップを作製する方法（非特許文献３）、分子をテンプレートに用いて、分子サイズのナノギャップを精密に作製する手法（非特許文献４）が、提案されている。
【０００６】
また、過電流を流すことによって、エレクトロマイグレーションを発生させ、ナノワイヤーからナノギャップ構造を作製する方法（非特許文献５）が提案されている。このエレクトロマイグレーションを用いる手法は、ギャップ幅を２ｎｍ以下と小さく設定できるので、特に有効な手段であることが知られている。
当初は、エレクトロマイグレーションを用いる手法は、再現性が悪いことが問題であったが、その再現性を大いに改善する方法（非特許文献６、特許文献５）も報告され、非常に有効な手法となっている。
【０００７】
エレクトロマイグレーションを用いた手法は、事前に微細加工を用いて作製した導電性微細配線に、過電流を印加することによって配線を破断する手法である。しかし、その手法を荒っぽく行うと、破断面で大きく融解したような構造となり、破断による断絶構造が、目的とする数ｎｍから大きくなってしまう。そのため、なるべくその過程をマイルドにすることにより、導電性細細線上にナノスケールの断絶構造を作製する。
その後このマイルドな断絶構造を得るために様々な研究が行われ、前述の再現性を大いに改善する方法フィードバックエレクトロマイグレーション法（以下FB-EM法）(非特許文献６)が提案された。
【０００８】
具体的には、通常のエレクトロマイグレーションは、過電流印加によって導電性細線構造に欠陥が形成され、その欠陥が成長することで最終的に細線の破断が達成されるものである。この時、欠陥発生は電流密度に依存する現象と報告されており、一定の電流を印加した状態では欠陥の成長過程で細線の断面積が小さくなり、一方、断面積が減少した分、印加した電流密度が増加していく傾向となる。
【０００９】
さらに、このマイルドな断絶構造を得るために様々な研究が行われており、前述の再現性を大きく改善する方法、すなわちフィードバックエレクトロマイグレーション法（ＦＢ−ＥＭ法）が提案されている。これについて詳細に説明するため、図１〜３にＦＢ−ＥＭ法におけるナノギャップ形成の概念図を示す。
【００１０】
図３における（ａ）〜（ｄ）は、ＦＢ−ＥＭによる変形の過程を示す概念図である。電極２０側を陽極、２１側を陰極もしくはグランドと設定した時、予め作製した導電性の細線部３０に電子が２１から２０に向かって流れる。この電子の流れによる電流密度が、材料固有の値に達すると導電性細線３０の変形が始まる。
【００１１】
図３の点Ｂにおける電極高さがエレクトロマイグレーションのプロセスによって導電性原子もしくはクラスター３３が物質移動し、（ａ）から（ｂ）に向かって小さくなっていることを反映している。言い換えれば、電極高さが小さくなったため、点Ｂ付近における断面積が小さくなっていることを示している。
【００１２】
電流密度は断面積に反比例し、一定電流下で断面積が減少すると電流密度は増加することを意味する。断面積がそのまま小さくなり続けると、細線の局部に必要以上の電流密度が集中する。その結果、細線が過熱され、温度が細線材料の融点を超えたとき溶断、すなわち荒っぽい破断が発生する。そのため細線が溶解したような、目的の数ｎｍを超えた大きな破断構造となり、ナノギャップ構造は得られない。
【００１３】
ＦＢ−ＥＭ法では、この溶断現象を回避するため、印加電流を注意深くモニターし、細線断面積の変化の兆候を捉えた瞬間に印加電流値を下げ、印加電流密度を調整する。この様に調整を行うことで溶断の発生を防ぎ、マイルドなエレクトロマイグレーションによって、最終的に図３（ｄ）のような数ｎｍのナノギャップ構造の製造の再現性を改善している（非特許文献６）。
【００１４】
このようなＦＢ−ＥＭ法は、ナノギャップ構造（もしくは断絶構造）作製手法として非常に優れた手法である。しかしながら、本手法を使って、ナノギャップ電極を大量生産することは非常に難しい。その理由として、以下、二つの問題がある。
【００１５】
第一に、破断に必要な電流が大きいことである。具体的には電流値は電流密度に依存し、例えば金の細線を破断する場合、構造などで若干ばらつきがあるが、電流密度は０．７〜３．１×１０１２Ａ／ｍ２であると言われている（非特許文献６）。すなわち、必要な電流値は細線の断面積に依存しており、例えば、４５×４５ｎｍの細線を破断するためには１〜３ｍＡ程度の集積回路に対して非常に大きな電流値を必要とする。
【００１６】
第二に、ＦＢ−EM法は測定電流値をモニターしながら電圧をコントロールする必要があり、ナノギャップ構造一つあたり数分間必要となる。そのため、集積化構造のような大量の素子数を必要とするプロセスには、不向きであるといわざるを得ない。
【００１７】
特許文献５では、ＦＢ−ＥＭ法の印加電圧を直流電圧からパルス電圧に変更することにより、ナノギャップ構造をエレクトロマイグレーションで作製するプロセスの低電力化が図られている。しかし、この手法においてもパルス印加時に発生する瞬間電流量は測定電流のモニターを行う必要があるため、プロセス時間は必然的に長くならざるを得ない。そのため、この手法によっても、集積化構造のような大量の素子数を必要とするプロセスには不向きである。
【先行技術文献】
【特許文献】
【００１８】
【特許文献１】特許第４６０４１７６号
【特許文献２】特開２０１０−０５０４３１号公報
【特許文献３】特開２００７−２７８９０６号公報
【特許文献４】特開２００８−０３２３９３号公報
【特許文献５】特開２００８−２３５５９６号公報
【非特許文献】
【００１９】
【非特許文献１】K. Ueno et al., J. Phys. Chem. Lett. 1, 657 (2010).
【非特許文献２】M. S. M. Saifullah et al., Nanotechnology 13, 659 (2002).
【非特許文献３】A. F. Morpurgo et al., Appl. Phys. Lett. 74, 2084 (1999).
【非特許文献４】H. Tanaka et al., Jpn. J. Appl. Phys. 43, L950 (2004).
【非特許文献５】H. Park et al., Appl. Phys. Lett. 75, 301 (1999).
【非特許文献６】D. Strachan et al. Appl. Phys. Lett. 86, 043109 (2005).
【発明の概要】
【発明が解決しようとする課題】
【００２０】
一般にナノギャップ構造は、数ｎｍという原子数個〜数十個程度の微小な間隙を形成する必要があることから、通常の微細加工精度を大きく上回る精度で加工しなければならず、そのため、通常の微細加工技術に加えてプラスアルファの微細加工をしなければならないという問題が生じる。
【００２１】
この問題を解決するには、事前に微細加工を用いて作製した導電性微細配線に過電流を印加することにより配線を破断するエレクトロマイグレーション法が知られている。しかし、この方法は配線を破断するのに非常に大きな電流を必要とし、また、研究用の数個単位での作製には極めて有効な手段であるが、ウエハ単位にナノギャップ構造を大量に作製することは極めて困難という問題がある。
【００２２】
本発明は上記問題を鑑みて、従来のエレクトロマイグレーション法を改善し、一度に多くのナノギャップ構造を低電流かつプロセス時間を大幅に短縮して作製する方法を提供することを課題とする。
【課題を解決するための手段】
【００２３】
上記の課題を解決するために、本発明者らは鋭意研究を行った結果、低電流かつプロセス時間を大幅に短縮できるナノギャップ構造の作製方法を見出した。すなわち、本願発明は、下記の発明を提供するものである。
【００２４】
１）絶縁体基板上に金属電極を形成し、この金属電極間にエレクトロマイグレーションを誘発する電圧又は電流を印加しながら、絶縁体基板上に導電性材料を堆積して、ナノスケールのギャップを有する導電性細線を形成することを特徴とするナノギャップ電極の製造方法、を提供する。
【００２５】
２）１ｎｍ〜５０ｎｍのギャップを形成することを特徴とする上記１）記載のナノギャップ電極の製造方法。
【００２６】
３）１ｎｍ〜１０ｎｍのギャップを形成することを特徴とする上記１）記載のナノギャップ電極の製造方法。
【００２７】
４）抵抗加熱蒸着法、電子ビーム蒸着法、スパッタ蒸着法、パルスレーザ蒸着法、イオンビームデポジション法、イオンプレーティング法、分子線エピタキシー法、化学気相成長法により、導電性材料を堆積させることを特徴とする上記１）〜３）のいずれか一に記載のナノギャップ電極の製造方法。
【００２８】
５）導電性物質の微粒子構造を濃縮させる方法により、導電性材料を堆積させることを特徴とする上記１）〜３）のいずれか一に記載のナノギャップ電極の製造方法。
【００２９】
６）金属、合金、導電性有機分子、金属化合物、半導体、カーボン系材料からなる導電性材料を堆積させることを特徴とする上記１）〜５）のいずれか一に記載のナノギャップ電極の製造方法。
【００３０】
７）一定電圧、パルス電圧、電圧高さ又はパルス電圧波高さを変動した電圧、を金属電極間に印加することを特徴とする上記１）〜６）のいずれか一に記載のナノギャップ電極の製造方法。
【００３１】
８）一定電流、パルス電流、電流の大きさ又はパルス電流高さを変動した電流、を金属電極間に印加することを特徴とする上記１）〜６）のいずれか一に記載のナノギャップ電極の製造方法。
【００３２】
９）方形波、三角波、バースト波、矩形波、サイン波のパルス電圧又はパルス電流を印加することを特徴とする上記７）又は８）記載のナノギャップ電極の製造方法。
【００３３】
１０）印加電圧、印加電流、印加波形状により、ナノギャップ電極の抵抗を制御することを特徴とする上記１）〜９）のいずれか一に記載のナノギャップ電極の製造方法。
【００３４】
１１）上記１）〜１０）のいずれか一に記載の製造方法により得られたナノギャップ電極。
【００３５】
１２）上記１１）記載のナノギャップ電極を備えた電子デバイス。
【発明の効果】
【００３６】
これまで、エレクトロマイグレーション法を用いたナノギャップ構造（もしくは断絶構造）作製法では、導電性膜作製を行ってから、導電性膜に通電しナノギャップを作製するプロセスを行う必要があったが、本願発明に示すように、この二つのプロセスを同時に行うことにより、エレクトロマイグレーション時の大幅な印加電流の低減とプロセス時間の短縮を実現することが可能となる優れた効果が得られた。
これにより、エレクトロマイグレーション法によるナノギャップ形成を一度に大量かつ大面積に作製することができる。また、このエレクトロマイグレーション現象の利用は、導電性材料の、ほぼ全てにおいて共通に発生するため、その適応材料は非常に広いという特徴を有する。さらに、通電時の印加電圧もしくは電流の大きさ印加波形状により、ナノギャップ部分の抵抗を制御することが可能となり、これにより任意のギャップ幅の電極作製が可能となる大きな効果を有する。
【図面の簡単な説明】
【００３７】
【図１】ＦＢ−ＥＭ法適応前の導電性細線の構造の平面図（概念図）である
【図２】ＦＢ−ＥＭ法適応後のナノギャップ構造の平面図 (概念図)である。
【図３】ＦＢ−ＭＥ法適応時のナノギャップ構造の形成過程の概念図 (図２のＡ部の側面図）である。
【図４】通常の導電性材料堆積後の導電性細線構造の平面図 (概念図)である。
【図５】通常の導電性材料堆積時に形成される導電性細線の形成過程の概念図(図４のＡ部の側面図)である。
【図６】導電性材料堆積時にエレクトロマイグレーション法を適応してり形成されたナノギャップ構造の平面図（概念図)である。
【図７】導電性材料堆積時にエレクトロマイグレーション法を適応して形成されたナノギャップ構造の形成過程の概念図（図６のＡ部の側面図）である。
【図８】実施例１の各部の配置略図（平面図）である。
【図９】実施例１の各部の配置略図及び金蒸着方向（図８のＡ部の側面図）である。
【図１０】電圧を印加しながら金原子を真空蒸着した時の電気抵抗の径時変化である。
【図１１】図１１の直後に測定した構造の電圧電流特性である。
【図１２】実施例１で作製したナノギャップ構造の電子顕微鏡画像である。
【図１３】実施例２のナノギャップ構造の要部の概念図(平面図)である。
【図１４】実施例２の導電性材料堆積時にエレクトロマイグレーション法を適応して形成されたナノギャップ構造の形成過程の概念図（図１３のＡ部の側面図）である。
【発明を実施するための形態】
【００３８】
従来の一般的な、エレクトロマイグレーション法を適用せずに、絶縁体基板（４０）上に導電性細線（６０）を作製したときの概念図を図４に示す。この細線構造（６０）を作るためには絶縁体レジスト構造、有機物レジスト構造やメタルマスクマスク構造で、（６０）直上を除く、他の部分をマスキングする必要がある。
【００３９】
また、この時の導電性材料堆積時の細線（６０）の形成過程の径時変化を図５に示す。導電性材料が堆積される方向（６１）から降り積もった導電性材料が最終的に図５（ｄ）のような金属電極（５０）と（５１）を架橋した、細線構造（６０）となることを示している。なお、方向（６１）は基板に対して垂直方向を簡単のため図示しているが、方向が垂直であるとは限らない。
【００４０】
本発明の製造方法を用いて形成したナノギャップ構造を図６に示す。ナノギャップは１ｎｍ〜５０ｎｍの範囲にあり、好適には１ｎｍ〜１０ｎｍとすることができる。
また、導電性材料が堆積される過程を図７に示す。導電性材料としては、導電性を有するものであれば特に制限はないが、好ましくは、金属、合金、有機分子、金属化合物、半導体、カーボン系材料を使用することができる。
【００４１】
図７のように、金属電極（８０）と（８１）の間にエレクトロマイグレーション可能な電圧もしくは電流を印加する。この時、図７の（ａ）や（ｂ）のような電極間が電気的に断絶されている堆積初期過程では、印加電圧の影響はないが、図７（ｃ）のように電気的に架橋若しくはそれに近い状況になると、最終的に架橋もしくはそれに近い構造を形成した部位の点Ｂ付近において、導電性原子もしくはクラスター９３に電流密度が集中し、エレクトロマイグレーションによる変形が発生する。
【００４２】
その結果、図７（ｄ）のような電極８０と８１が、再び電気的に断絶される構造となる。その後、堆積が進むと、図（ｅ）のようにさらに堆積が進むと、また点Ｂ付近において、架橋もしくはそれに近い構造になる。しかし、ここでまた点Ｂ付近の導電性原子もしくはクラスター（９３）において、エレクトロマイグレーションによる変形が発生し、図７（ｆ）のような断絶構造に再び変化する。
【００４３】
これと同様に、エレクトロマイグレーションによる変形は導電性材料の堆積物が図７（ｃ）、（ｅ）、（ｇ）のような架橋もしくはそれに近い構造になるたびに発生し、堆積のスピードがエレクトロマイグレーションで変形するスピードよりある程度遅ければ、その瞬間ごとにエレクトロマイグレーションが発生し（ｄ）、（ｆ）、（ｈ）のような断絶構造に順次変化する。これを継続すると、堆積終了後、最終的に図７（ｈ）のような導電性細線部が（９１）と（９２）とに断絶されたナノギャップ構造が形成される。
【００４４】
このように導電性材料の堆積時にエレクトロマイグレーション工程を組み入れると、二つの工程が同時に実施できるだけでなく、図７（ｃ）、（ｅ）、（ｇ）のようにエレクトロマイグレーションを行うときの断面積を、図３（ａ）のようなある程度大きな断面積と比べ、架橋もしくはそれに近い構造が形成された瞬間という、大幅に小さな断面積でエレクトロマイグレーションが発生する。すなわち、この面積の減少分印加しなければならない電流量およびプロセス時間を大幅に軽減することができる。
【００４５】
エレクトロマイグレーションが発生する部分は、架橋部もしくはそれに近い構造になった部分点Ｂ部が形成された瞬間、電極（８０）と（８１）の間の抵抗が小さくなり、自動的にそのＢ部分に電流が集中され、エレクトロマイグレーションが発生する。さらに、前述のような堆積スピードの条件を満たす範囲であれば、大面積化・大量の並列化も可能である。
【００４６】
本発明のナノギャップ電極の製造に際しては、抵抗加熱蒸着法、電子ビーム蒸着法、スパッタ蒸着法、パルスレーザ蒸着法、イオンビームデポジション法、イオンプレーティング法、分子線エピタキシー法、化学気相成長法により、または、電性物質の微粒子構造を濃縮させる方法により、導電性材料を堆積させることができる。
【００４７】
また、ナノギャップ電極の製造において、金属電極間に印加する、一定電圧、パルス電圧、電圧高さ又はパルス電圧波高さを変動した電圧、または、一定電流、パルス電流、電流の大きさ又はパルス電流高さを変動した電流、さらには、方形波、三角波、バースト波、矩形波、サイン波のパルス電圧又はパルス電流を調整することにより、ギャップ構造の間隔（図７（ｄ）におけるＧの大きさ）、すなわち、ナノギャップ電極の抵抗を自由に制御することができる。
【００４８】
以上のように、本発明によるナノギャップ形成技術においては、導電性材料堆積中にエレクトロマイグレーション工程を取り入れることにより、堆積後に、エレクトロマイグレーション法を適応する時に比べて、大幅な印加電流の軽減・プロセス時間の軽減が可能となる。さらに基板全面にこの手法を取り入れることで同時に複数のナノギャップ構造（断絶構造）を作製でき、大量生産も可能となる
【実施例】
【００４９】
以下、実施例および比較例に基づいて説明する。なお、本実施例はあくまで一例であり、この例によって何ら制限されるものではない。すなわち、本発明は特許請求の範囲によってのみ制限されるものであり、本発明に含まれる実施例以外の種々の変形を包含するものである。
【００５０】
（実施例１、比較例１）
図８、９のように、絶縁体ポリガラス（１００）上に銅電極（１１０）、（１１１）が設置されている市販のプリント基板に、上から１ｍｍ程度のスリットを持った絶縁体の有機物テープ（１２０）を貼る。スリット幅は約１ｍｍとし、プリント基板に配置された、向かい合う二つの銅配線（１１０）、（１１１）を露出させるように配置する。このテープは、導電性細線構造６０を形成させるためのマスキング構造に相当する。
【００５１】
この基板に対して、真空蒸着で金原子３０nmを真空蒸着で堆積させ、金属細線構造を作製する。蒸着は約１８００秒かけておこなった。またこの時、銅電極間には実施例１として１０Ｖの電圧を印加し、比較例１として０．１Ｖの電圧を印加した。ここで０．１Ｖはエレクトロマイグレーションを起こすには十分小さな、そして１０Ｖはエレクトロマイグレーションを起こすには十分大きな値として設定した。試料の抵抗の径時変化を図１０に示す。
【００５２】
比較例１として、０．１Ｖを印加した場合（破線）、図１０に示すように、金属蒸着が継続するにしたがって抵抗が小さくなっていることが分かる。さらに詳しく現象を見ると、領域Ａの状態では抵抗の変化がほとんどない。この範囲では図５（ａ）のように、電極上の金原子の配置がかなりまばらであり、抵抗の変化として現れないことを意味している。
【００５３】
その後、領域Ｂにおいて、図５（ｂ）のようにある程度蒸着された金が表面上で成長し、電極（１１０）、（１１１）間にトンネル抵抗が抵抗として検出されていることを意味する。トンネル抵抗は図５（ｂ）のようなアイランド構造が形成されているとき、アイランド成長に伴ったアイランド間隔減少に合わせ指数関数的に変化することが知られる。そのため、領域Ｂにおける指数関数的な抵抗変化は、このトンネル抵抗変化を反映しているものと考えられる。
【００５４】
その後、領域Ｃにおいて、図５（ｃ）のように、電極（１１０）と（１１１）は蒸着された金細線によって電気的に接続される。この時の抵抗は（１１０）・（１１１）間に金属架橋構造が形成されているので、いわゆるオームの法則に従った抵抗となる。
そのため、さらに金属蒸着を進めると、図５（ｃ）から（ｄ）のように金細線の断面積が増加に反比例して、抵抗が減少する。そのため領域Ｃにおいては金原子蒸着の継続に合わせ、領域Ｂほどの大幅な変化ではないにしろ抵抗の減少が継続し、オームの法則に従った抵抗変化が現れている。
このように、比較例１の印加電圧０．１Ｖの場合、図５における細線の形成過程を反映した挙動を抵抗変化として表していると考えられる。
【００５５】
次に、実施例１として、１０Ｖを印加した場合（実線）、領域Ａ及びＢの途中までは０．１Ｖと同様の抵抗変化の挙動を示している。しかし、点Ｄにおいてスパイク状の大きな抵抗変化を示している。この変化は、図７における（ｃ）から（ｄ）への変化を示している。このようにＤ前の領域Ｂでは０．１Ｖのときと同様の指数関数的な抵抗変化を示し、点Ｄを境に抵抗変化量が鈍化しているが、これは図５のような通常の金原子堆積とは違った挙動であることを示している。
【００５６】
そして、抵抗値は領域Ｃにおいて、量子化抵抗である１２．９ｋΩ（金属原子が単原子架橋した時の抵抗値）以上の抵抗値である約７０ｋΩほどで抵抗がほぼ一定値になっている。この結果も０．１Ｖ時と大きく違った結果となっており、１０Ｖの印加によって図７のようなエレクトロマイグレーションによる変形のため、架橋構造が形勢できず、抵抗変化の形態が０．１Ｖ時と大きく異なったと考えられる。
【００５７】
図１１にそのプロセス後のそれぞれの電圧電流特性を示す。ここで０．１Ｖを印加したケースは電流値を1／１０とした。この結果０．１Ｖ時は明らかな金属抵抗であるが、１０Ｖ印加時も量子化抵抗である１２．９ｋΩ（金属原子が単原子架橋した時の抵抗値）以上の抵抗値を示し、トンネル抵抗であることが分かる。また、図１２に示す電子顕微鏡画像からもナノギャップ構造（断絶構造）を確認でき、本発明手法によりナノギャップ構造（断絶構造）が形成できていることが分かる。
【００５８】
さらに、図１０から１０Ｖ印加時に流れる最大電流値は約０．４ｍＡ程度であることがわかる。ここでもし以前のＦＢ−ＥＭ法を使ってナノギャップ構造（断絶構造）を形成させるとすると、必要な電流値は、断面積の高さが３０ｎｍ、幅が１ｍｍのため数十Ａと算出され、約１万分の１程度に電流値を軽減できたこととなる。
【００５９】
（実施例２）
図１３及び図１４に示すように、絶縁体の段差構造（１４１）をもつ絶縁体基板（１４０）上に金属電極（１５０）・（１５１）を有した試料に対して、銅電子細線構造（１６１）・（１６２）部を導電性材料の堆積によって作製する。
【００６０】
電極（１５０）・（１５１）間にエレクトロマイグレーション可能な電圧もしくは電流を印加し、１６４の堆積方向で導電性材料を堆積させると、結果的に図１４（ｇ）のようにナノギャップ構造が形成される。ここで、（１６４）の堆積方向は基板に対して垂直と例示してあるが、必ずしも方向は垂直と限らない。
【００６１】
このように加工を施した絶縁基板を用いるメリットとしては、ナノギャップ構造の形成される箇所を電極１５０の近傍に限定して作製できる点である。図７では、ナノギャップの位置は導電性細線上のいずれかとなりある程度ランダムとなる。
【産業上の利用可能性】
【００６２】
本発明は、エレクトロマイグレーション時の大幅な印加電流の低減と、プロセス時間の短縮を可能とする。したがって、本発明の製造方法を使用すれば、エレクトロマイグレーション法によるナノギャップ形成を一度に大量かつ大面積に作製することが可能となる。さらに、エレクトロマイグレーション現象は、多くの導電性材料において共通に発生するため、幅広い材料に適用が可能である。このような方法で製造したナノギャップ電極は、特に、電子デバイス、光デバイス、バイオデバイスにおける電極として有用である。
【符号の説明】
【００６３】
３３、９５、１６６ ナノギャップ部
１０、４０、７０、１４０ 絶縁体基板
１４１ 絶縁体基板段差部
２０、２１、５０、５１、８０、８１、１５０、１５１ 金属電極部
３０、３１、３２、６０、９１、９２、１６１、１６２ 導電性細線部
３４、９３、１６５ エレクトロマイグレーションにより物質移動している導電性原子もしくはクラスター
６１、９４、１６４ 導電性材料を堆積させる方向
１００ ポリガラス基板
１１０、１１１ 銅電極
１２０ 幅１ｍｍのスリット構造を有した絶縁性テープ
１３０ 電圧源
１３１ 電流計
１３２ 金蒸着方向
【特許請求の範囲】
【請求項１】
絶縁体基板上に金属電極を形成し、この金属電極間にエレクトロマイグレーションを誘発する電圧又は電流を印加しながら、絶縁体基板上に導電性材料を堆積して、ナノスケールのギャップを有する導電性細線を形成することを特徴とするナノギャップ電極の製造方法。
【請求項２】
５０ｎｍ以下のギャップを形成することを特徴とする請求項１記載のナノギャップ電極の製造方法。
【請求項３】
１０ｎｍ以下のギャップを形成することを特徴とする請求項１記載のナノギャップ電極の製造方法
【請求項４】
抵抗加熱蒸着法、電子ビーム蒸着法、スパッタ蒸着法、パルスレーザ蒸着法、イオンビームデポジション法、イオンプレーティング法、分子線エピタキシー法、化学気相成長法により、導電性材料を堆積させることを特徴とする請求項１〜３のいずれか一項に記載のナノギャップ電極の製造方法。
【請求項５】
導電性物質の微粒子構造を濃縮させる方法により、導電性材料を堆積させることを特徴とする請求項１〜３のいずれか一項に記載のナノギャップ電極の製造方法。
【請求項６】
金属、合金、導電性有機分子、金属化合物、半導体、カーボン系材料からなる導電性材料を堆積させることを特徴とする請求項１〜５のいずれか一項に記載のナノギャップ電極の製造方法。
【請求項７】
一定電圧、パルス電圧、電圧高さ又はパルス電圧波高さを変動した電圧、を金属電極間に印加することを特徴とする請求項１〜６のいずれか一項に記載のナノギャップ電極の製造方法。
【請求項８】
一定電流、パルス電流、電流の大きさ又はパルス電流高さを変動した電流、を金属電極間に印加することを特徴とする請求項１〜６のいずれか一項に記載のナノギャップ電極の製造方法。
【請求項９】
方形波、三角波、バースト波、矩形波、サイン波のパルス電圧又はパルス電流を印加することを特徴とする請求項７又は８記載のナノギャップ電極の製造方法。
【請求項１０】
印加電圧、印加電流、印加波形状により、ナノギャップ電極の抵抗を制御することを特徴とする請求項１〜９のいずれか一項に記載のナノギャップ電極の製造方法。
【請求項１１】
請求項１〜１０のいずれか一項に記載の製造方法により得られたナノギャップ電極。
【請求項１２】
請求項１１記載のナノギャップ電極を備えた電子デバイス。
【請求項１】
絶縁体基板上に金属電極を形成し、この金属電極間にエレクトロマイグレーションを誘発する電圧又は電流を印加しながら、絶縁体基板上に導電性材料を堆積して、ナノスケールのギャップを有する導電性細線を形成することを特徴とするナノギャップ電極の製造方法。
【請求項２】
５０ｎｍ以下のギャップを形成することを特徴とする請求項１記載のナノギャップ電極の製造方法。
【請求項３】
１０ｎｍ以下のギャップを形成することを特徴とする請求項１記載のナノギャップ電極の製造方法
【請求項４】
抵抗加熱蒸着法、電子ビーム蒸着法、スパッタ蒸着法、パルスレーザ蒸着法、イオンビームデポジション法、イオンプレーティング法、分子線エピタキシー法、化学気相成長法により、導電性材料を堆積させることを特徴とする請求項１〜３のいずれか一項に記載のナノギャップ電極の製造方法。
【請求項５】
導電性物質の微粒子構造を濃縮させる方法により、導電性材料を堆積させることを特徴とする請求項１〜３のいずれか一項に記載のナノギャップ電極の製造方法。
【請求項６】
金属、合金、導電性有機分子、金属化合物、半導体、カーボン系材料からなる導電性材料を堆積させることを特徴とする請求項１〜５のいずれか一項に記載のナノギャップ電極の製造方法。
【請求項７】
一定電圧、パルス電圧、電圧高さ又はパルス電圧波高さを変動した電圧、を金属電極間に印加することを特徴とする請求項１〜６のいずれか一項に記載のナノギャップ電極の製造方法。
【請求項８】
一定電流、パルス電流、電流の大きさ又はパルス電流高さを変動した電流、を金属電極間に印加することを特徴とする請求項１〜６のいずれか一項に記載のナノギャップ電極の製造方法。
【請求項９】
方形波、三角波、バースト波、矩形波、サイン波のパルス電圧又はパルス電流を印加することを特徴とする請求項７又は８記載のナノギャップ電極の製造方法。
【請求項１０】
印加電圧、印加電流、印加波形状により、ナノギャップ電極の抵抗を制御することを特徴とする請求項１〜９のいずれか一項に記載のナノギャップ電極の製造方法。
【請求項１１】
請求項１〜１０のいずれか一項に記載の製造方法により得られたナノギャップ電極。
【請求項１２】
請求項１１記載のナノギャップ電極を備えた電子デバイス。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【公開番号】特開２０１３−４５９１３（Ｐ２０１３−４５９１３Ａ）
【公開日】平成２５年３月４日（２０１３．３．４）
【国際特許分類】
【出願番号】特願２０１１−１８３２３７（Ｐ２０１１−１８３２３７）
【出願日】平成２３年８月２５日（２０１１．８．２５）
【出願人】（３０１０２１５３３）独立行政法人産業技術総合研究所 (6,529)
【出願人】（５０４２０３５７２）国立大学法人茨城大学 (99)
【Ｆターム（参考）】
【公開日】平成２５年３月４日（２０１３．３．４）
【国際特許分類】
【出願日】平成２３年８月２５日（２０１１．８．２５）
【出願人】（３０１０２１５３３）独立行政法人産業技術総合研究所 (6,529)
【出願人】（５０４２０３５７２）国立大学法人茨城大学 (99)
【Ｆターム（参考）】
[ Back to top ]