バッファ回路、増幅回路、および、試験装置
【課題】出力信号の信号レベルを、設定されるクランプ電圧に応じて精度よく制御するバッファ回路を実現する。
【解決手段】入力信号に応じた信号を出力するバッファ回路であって、入力信号をベース端子に受け取る第1受信トランジスタと、エミッタ端子およびコレクタ端子が第1受信トランジスタの対応する端子に接続され、バッファ回路が出力する信号レベルを制限する第1クランプ電圧をベース端子に受け取る、第1受信トランジスタと同一極性の第1クランプトランジスタと、第1受信トランジスタおよび第1クランプトランジスタに対して共通に設けられ、第1受信トランジスタおよび第1クランプトランジスタに流れるエミッタ電流の総量を規定する第1電流規定部とを備え、第1受信トランジスタのエミッタ電圧に応じた出力信号を出力するバッファ回路を提供する。
【解決手段】入力信号に応じた信号を出力するバッファ回路であって、入力信号をベース端子に受け取る第1受信トランジスタと、エミッタ端子およびコレクタ端子が第1受信トランジスタの対応する端子に接続され、バッファ回路が出力する信号レベルを制限する第1クランプ電圧をベース端子に受け取る、第1受信トランジスタと同一極性の第1クランプトランジスタと、第1受信トランジスタおよび第1クランプトランジスタに対して共通に設けられ、第1受信トランジスタおよび第1クランプトランジスタに流れるエミッタ電流の総量を規定する第1電流規定部とを備え、第1受信トランジスタのエミッタ電圧に応じた出力信号を出力するバッファ回路を提供する。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、バッファ回路、増幅回路、および試験装置に関する。特に本発明は、信号レベルを所定の範囲に制限した出力信号を生成するバッファ回路、当該バッファ回路を用いた増幅回路、および当該増幅回路を用いた試験装置に関する。
【背景技術】
【0002】
信号のレベルを制限する回路として、例えば信号伝送路と接地電位との間に、順方向のダイオードおよび逆方向のダイオードを設けた回路が知られている。また、信号伝送路には抵抗が形成される。このような回路により、信号のレベルを、ダイオードの順方向および逆方向の閾電圧で規定される範囲内に制限することができる。また、信号レベルの制限範囲は、各ダイオードに直列に電圧源を設けること等により調整できる。なお、関連する先行技術文献として、下記の特許文献がある。
【特許文献1】米国特許第5955908号明細書
【特許文献2】米国特許第6870426号明細書
【発明の開示】
【発明が解決しようとする課題】
【0003】
しかし、上述したクランプ回路では、入力インピーダンスおよび出力インピーダンスが、信号伝送路に形成される抵抗によって定まる。このため、入力インピーダンスを十分高く、または出力インピーダンスを十分低くすることが困難である。
【0004】
また、上述したクランプ回路を通過する信号の周波数帯域は、信号伝送路の抵抗およびダイオードの接合容量で定まる時定数に応じて制限される。このため、高周波信号の信号レベルを制限することが困難である。
【0005】
また、バッファ回路または増幅回路と、上述したクランプ回路を組み合わせることにより、バッファ回路または増幅回路が出力する信号レベルを制限することが考えられる。しかし、当該クランプ回路を用いたバッファ回路および増幅回路においても、上述した課題と同様の課題が生じてしまう。
【0006】
そこで本発明は、上記の課題を解決することのできるバッファ回路、増幅回路、および、試験装置を提供することを目的とする。この目的は特許請求の範囲における独立項に記載の特徴の組み合わせにより達成される。また従属項は本発明の更なる有利な具体例を規定する。
【課題を解決するための手段】
【0007】
上記課題を解決するために、本発明の第1の形態においては、入力信号に応じた信号を出力するバッファ回路であって、入力信号をベース端子に受け取る第1受信トランジスタと、エミッタ端子およびコレクタ端子が第1受信トランジスタの対応する端子に接続され、バッファ回路が出力する信号レベルを制限する第1クランプ電圧をベース端子に受け取る、第1受信トランジスタと同一極性の第1クランプトランジスタと、第1受信トランジスタおよび第1クランプトランジスタに対して共通に設けられ、第1受信トランジスタおよび第1クランプトランジスタに流れるエミッタ電流の総量を規定する第1電流規定部とを備え、第1受信トランジスタのエミッタ電圧に応じた出力信号を出力するバッファ回路を提供する。
【0008】
本発明の第2の形態においては、入力信号を増幅して出力する増幅回路であって、入力信号の信号レベルを、与えられるクランプ電圧に応じて制限するバッファ回路と、バッファ回路が出力する信号を増幅して出力する増幅器とを備え、バッファ回路は、第1の形態のバッファ回路である増幅回路を提供する。
【0009】
本発明の第3の形態においては、被試験デバイスを試験する試験装置であって、被試験デバイスが出力する信号を増幅する増幅回路と、増幅回路が出力する信号を測定する測定部と、測定部における測定結果に基づいて、被試験デバイスの良否を判定する判定部とを備え、増幅回路は、第2の形態の増幅回路である試験装置を提供する。
【0010】
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではなく、これらの特徴群のサブコンビネーションもまた、発明となりうる。
【発明を実施するための最良の形態】
【0011】
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではなく、また実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
【0012】
図1は、本発明の一つの実施形態に係るバッファ回路100の構成の一例を示す図である。バッファ回路100は、入力信号に応じた出力信号を出力する。また、バッファ回路100は、与えられるクランプ電圧に応じて、出力信号の信号レベルVoutを制限する。
【0013】
バッファ回路100は、第1差動対10−1、第2差動対10−2、第1出力トランジスタ20−1、第2出力トランジスタ20−2、第1動作バイアス抵抗22−1、第2動作バイアス抵抗22−2、入力端子24、出力端子26、第1クランプ端子28−1、および、第2クランプ端子28−2を備える。なお、以下において説明するトランジスタはバイポーラトランジスタであってよく、MOSトランジスタであってもよい。MOSトランジスタを用いる場合、以下の説明におけるベースをMOSトランジスタのゲートに対応させ、エミッタをMOSトランジスタのソースに対応させ、コレクタをMOSトランジスタのドレインに対応させてよい。
【0014】
第1差動対10−1は、入力端子24を介して入力信号を受け取り、第1クランプ端子28−1を介して第1クランプ電圧V1を受け取る。第1クランプ電圧V1は、バッファ回路100が出力する出力信号の信号レベルを制限する電圧である。例えば第1クランプ電圧V1は、出力信号の信号レベルVoutの上限値を規定する電圧であってよい。また、第1差動対10−1には、H側電源電圧VpおよびL側電源電圧Vmが与えられる。
【0015】
第1差動対10−1は、第1電流規定部16−1、第1受信トランジスタ12−1、および、第1クランプトランジスタ14−1を有する。第1受信トランジスタ12−1および第1クランプトランジスタ14−1は同一極性のトランジスタであり、対応する端子が接続される。つまり、エミッタ端子同士が接続され、また、コレクタ端子同士が接続される。また、第1受信トランジスタ12−1および第1クランプトランジスタ14−1はPNP型のバイポーラトランジスタであってよく、P型のMOSトランジスタであってもよい。
【0016】
第1電流規定部16−1は、第1受信トランジスタ12−1および第1クランプトランジスタ14−1に対して共通に設けられ、第1受信トランジスタ12−1および第1クランプトランジスタ14−1に流れるエミッタ電流の総量を規定する。本例における第1電流規定部16−1は、H側電源電圧Vpの配線と、第1受信トランジスタ12−1のエミッタ端子および第1クランプトランジスタ14−1のエミッタ端子との間に設けられた定電流源であってよく、抵抗であってもよい。
【0017】
第1受信トランジスタ12−1のコレクタ端子、および、第1クランプトランジスタ14−1のコレクタ端子は、L側電源電圧Vmの配線に接続される。このような構成により、第1受信トランジスタ12−1および第1クランプトランジスタ14−1は差動対として動作する。
【0018】
第1受信トランジスタ12−1のベース端子には、入力信号が与えられる。また、第1クランプトランジスタ14−1のベース端子には、第1クランプ電圧V1が与えられる。上述したように、第1受信トランジスタ12−1および第1クランプトランジスタ14−1はPNP型の差動対として動作する。また、第1受信トランジスタ12−1および第1クランプトランジスタ14−1は、ベースエミッタ間電圧がより大きいトランジスタがオン状態となる。
【0019】
例えば、入力信号の信号レベルVinが、第1クランプ電圧V1より小さい場合、第1受信トランジスタ12−1のベースエミッタ間電圧がより大きくなるので、第1受信トランジスタ12−1がオン状態となり、第1クランプトランジスタ14−1がオフ状態となる。この場合、第1受信トランジスタ12−1は、入力信号の信号レベルVinに応じた信号を、接続点18−1に出力する。より具体的には、エミッタ端子の接続点18−1における信号レベルは、Vin+Vbe(12)となる(ただしVbe(12)は、第1受信トランジスタ12−1のベースエミッタ間電圧)。
【0020】
また、入力信号の信号レベルVinが、第1クランプ電圧V1より大きい場合、第1クランプトランジスタ14−1のベースエミッタ電圧がより大きくなるので、第1クランプトランジスタ14−1がオン状態となり、第1受信トランジスタ12−1がオフ状態となる。第1クランプトランジスタ14−1は、第1クランプ電圧V1に応じた信号レベルを有する信号を、接続点18−1に出力する。より具体的には、エミッタ端子の接続点18−1における信号レベルは、V1+Vbe(14)となる(ただしVbe(14)は、第1クランプトランジスタ14−1のベースエミッタ間電圧)。
【0021】
バッファ回路100は、エミッタ端子の接続点18−1における電圧に応じた出力信号を出力する。上述したように、エミッタ端子の接続点18−1における電圧は、第1クランプ電圧V1に応じて制限されるので、出力信号の信号レベルVoutも、第1クランプ電圧V1により制限される。
【0022】
第1出力トランジスタ20−1は、第1受信トランジスタ12−1および第1クランプトランジスタ14−1とは異なる極性のトランジスタであり、ベース端子が接続点18−1に接続され、ベース端子に受け取る信号に応じた出力信号を、エミッタ端子から出力する。第1出力トランジスタ20−1は、NPN型のバイポーラトランジスタであってよい。
【0023】
第1出力トランジスタ20−1のエミッタ端子は、出力端子26に接続される。第1出力トランジスタ20−1のエミッタ端子における信号レベルは、ベース端子に受け取る信号レベルから、ベースエミッタ間電圧を減算したレベルとなる。
【0024】
つまり、入力信号の信号レベルVinが、第1クランプ電圧V1より小さい場合、第1出力トランジスタ20−1のエミッタ端子における信号レベルは、Vin+Vbe(12)−Vbe(20)となる(ただし、Vbe(20)は、第1出力トランジスタ20−1のベースエミッタ間電圧)。また、入力信号の信号レベルVinが、第1クランプ電圧V1より大きい場合、第1出力トランジスタ20−1のエミッタ端子における信号レベルは、V1+Vbe(14)−Vbe(20)となる。
【0025】
ここで、第1受信トランジスタ12−1、第1クランプトランジスタ14−1、および、第1出力トランジスタ20−1におけるベースエミッタ間電圧がそれぞれ略等しいとする。この場合、入力信号の信号レベルVinが、第1クランプ電圧V1より小さい場合の第1出力トランジスタ20−1のエミッタ端子における信号レベルはVinとなり、入力信号の信号レベルVinが、第1クランプ電圧V1より大きい場合の第1出力トランジスタ20−1のエミッタ端子における信号レベルはV1となる。
【0026】
このような構成により、出力信号の信号レベルの上限値を、第1クランプ電圧V1に精度よく制限することができる。また、伝送路と接地電位との間にダイオードを設けないので、伝送路と接地電位間の容量を小さくすることができ、高周波の信号を処理することができる。また、入出力段にトランジスタを用いるので、入力インピーダンスを十分小さくし、且つ出力インピーダンスを十分大きくすることができる。
【0027】
第2差動対10−2および第2出力トランジスタ20−2の動作は、第1差動対10−1および第1出力トランジスタ20−1の動作と同様であってよい。第2差動対10−2は、入力端子24を介して入力信号を受け取り、第2クランプ端子28−2を介して第2クランプ電圧V2を受け取る。第2クランプ電圧V2は、バッファ回路100が出力する出力信号の信号レベルVoutを制限する電圧である。例えば第2クランプ電圧V2は、出力信号の信号レベルVoutの下限値を規定する電圧であってよい。また、第2差動対10−2には、H側電源電圧VpおよびL側電源電圧Vmが与えられる。
【0028】
第2差動対10−2は、第2電流規定部16−2、第2受信トランジスタ12−2、および、第2クランプトランジスタ14−2を有する。第2受信トランジスタ12−2は、第1受信トランジスタ12−1と並列に設けられる。また、第1受信トランジスタ12−1および第2クランプトランジスタ14−2は、第1受信トランジスタ12−1および第1クランプトランジスタ14−1とは異なる極性のトランジスタであり、対応する端子が接続される。第2受信トランジスタ12−2および第2クランプトランジスタ14−2はNPN型のバイポーラトランジスタであってよい。
【0029】
第2電流規定部16−2は、第2受信トランジスタ12−2および第2クランプトランジスタ14−2に対して共通に設けられ、第2受信トランジスタ12−2および第2クランプトランジスタ14−2に流れるエミッタ電流の総量を規定する。本例における第2電流規定部16−2は、L側電源電圧Vmの配線と、第2受信トランジスタ12−2のエミッタ端子および第2クランプトランジスタ14−2のエミッタ端子との間に設けられた定電流源であってよく、抵抗であってもよい。
【0030】
第2受信トランジスタ12−2のコレクタ端子、および、第2クランプトランジスタ14−2のコレクタ端子は、H側電源電圧Vpの配線に接続される。このような構成により、第2受信トランジスタ12−2および第2クランプトランジスタ14−2は差動対として動作する。
【0031】
第2受信トランジスタ12−2のベース端子には、入力信号が与えられる。また、第2クランプトランジスタ14−2のベース端子には、第2クランプ電圧V2が与えられる。上述したように、第2受信トランジスタ12−2および第2クランプトランジスタ14−2はNPN型の差動対として動作する。また、第2受信トランジスタ12−2および第2クランプトランジスタ14−2は、ベースエミッタ間電圧がより大きいトランジスタがオン状態となり、より小さいトランジスタがオフ状態となる。
【0032】
例えば、入力信号の信号レベルVinが、第2クランプ電圧V2より大きい場合、第2受信トランジスタ12−2のベースエミッタ間電圧がより大きくなるので、第2受信トランジスタ12−2がオン状態となり、第2クランプトランジスタ14−2がオフ状態となる。この場合、エミッタ端子の接続点18−2における信号レベルは、Vin−Vbe(12)となる(ただしVbe(12)は、第2受信トランジスタ12−2のベースエミッタ間電圧)。
【0033】
また、入力信号の信号レベルVinが、第2クランプ電圧V2より小さい場合、第2クランプトランジスタ14−2のベースエミッタ間電圧がより大きくなるので、第2クランプトランジスタ14−2がオン状態となり、第2受信トランジスタ12−2がオフ状態となる。この場合、エミッタ端子の接続点18−2における信号レベルは、V1−Vbe(14)となる(ただしVbe(14)は、第2クランプトランジスタ14−2のベースエミッタ間電圧)。
【0034】
第2出力トランジスタ20−2は、第2受信トランジスタ12−2および第2クランプトランジスタ14−2とは異なる極性のトランジスタであり、ベース端子が接続点18−2に接続され、ベース端子に受け取る信号に応じた出力信号を、エミッタ端子から出力する。第2出力トランジスタ20−2は、PNP型のバイポーラトランジスタであってよい。
【0035】
第2出力トランジスタ20−2のエミッタ端子は、第1出力トランジスタ20−1のエミッタ端子と接続され、当該接続点は出力端子26に接続される。第2出力トランジスタ20−2のエミッタ端子における信号レベルは、ベース端子に受け取る信号レベルから、ベースエミッタ間電圧を加算したレベルとなる。
【0036】
つまり、入力信号の信号レベルVinが、第1クランプ電圧V1より大きい場合、第1出力トランジスタ20−1のエミッタ端子における信号レベルは、Vin−Vbe(12)+Vbe(20)となる(ただし、Vbe(20)は、第2出力トランジスタ20−2のベースエミッタ間電圧)。また、入力信号の信号レベルVinが、第2クランプ電圧V2より小さい場合、第2出力トランジスタ20−2のエミッタ端子における信号レベルは、V1−Vbe(14)+Vbe(20)となる。
【0037】
ここで、第2受信トランジスタ12−2、第2クランプトランジスタ14−2、および、第2出力トランジスタ20−2におけるベースエミッタ間電圧がそれぞれ略等しいとする。この場合、入力信号の信号レベルVinが、第2クランプ電圧V2より大きい場合の第2出力トランジスタ20−2のエミッタ端子における信号レベルはVinとなり、入力信号の信号レベルVinが、第2クランプ電圧V2より小さい場合の第2出力トランジスタ20−2のエミッタ端子における信号レベルはV2となる。このような構成により、出力信号の信号レベルVoutの下限値を、第2クランプ電圧V2に精度よく制限することができる。
【0038】
図2は、バッファ回路100の動作の一例を説明する図である。図2においては、入力信号Vin、接続点18−1における信号、接続点18−2における信号、第1出力トランジスタ20−1のエミッタ端子30−1における信号、および、第2出力トランジスタ20−2のエミッタ端子30−2における信号の、それぞれの波形の一例を示す。
【0039】
図2に示すように、第1期間(〜T0)、第3期間(T1〜T2)、第5期間(T3〜)における入力信号の信号レベルVinは、第1クランプ電圧V1より小さく、且つ第2クランプ電圧V2より大きい。また、第2期間(T0〜T1)における入力信号の信号レベルVinは、第1クランプ電圧V1より大きい。また、第4期間(T2〜T3)における入力信号の信号レベルVinは、第2クランプ電圧V2より小さい。
【0040】
上述したように、第1、第3、第5の期間では、第1受信トランジスタ12−1、および、第2受信トランジスタ12−2がオン状態となり、第1クランプトランジスタ14−1、および、第2クランプトランジスタ14−2がオフ状態となる。このため、接続点18−1における信号レベルはVin+Vbe(Vbeは、各トランジスタで共通するベースエミッタ間電圧)となり、接続点18−2における信号レベルはVin−Vbeとなる。また、第1出力トランジスタ20−1、および、第2出力トランジスタ20−2がオン状態となるので、エミッタ端子30−1およびエミッタ端子30−2における信号レベルは、共にVinとなる。つまり、バッファ回路100は、入力信号の信号レベルVinが、クランプ電圧で規定される範囲内(V2〜V1)の場合に、入力信号を通過させる。
【0041】
また、第2期間では、第1クランプトランジスタ14−1、および、第2受信トランジスタ12−2がオン状態となり、第1受信トランジスタ12−1、および、第2クランプトランジスタ14−2がオフ状態となる。このため、接続点18−1における信号レベルはV1+Vbeにクランプされ、接続点18−2における信号レベルはVin−Vbeとなる。
【0042】
また第2期間では、Vout−Vbe(20−2)<Vin−Vbe(12−2)となるので、第2出力トランジスタ20−2はオフ状態となり、第1出力トランジスタ20−1はオン状態となる。このため、エミッタ端子30−1における信号レベルはV1となり、エミッタ端子30−2における信号レベルは、エミッタ端子30−1の信号レベルにより定まる。
【0043】
ただし、第2出力トランジスタ20−2がオフ状態となるので、第1出力トランジスタ20−1のバイアス電流を、第2出力トランジスタ20−2を介して供給することができない。このため、バッファ回路100は、第1動作バイアス抵抗22−1を、第1出力トランジスタ20−1のエミッタ端子と、第2クランプトランジスタ14−2のベース端子との間に設ける。これにより、第1出力トランジスタ20−1のバイアス電流を、第2クランプ端子28−2から供給することができる。
【0044】
同様に第4期間では、第1受信トランジスタ12−1、第2クランプトランジスタ14−2、および、第2出力トランジスタ20−2がオン状態となり、第1クランプトランジスタ14−1、第2受信トランジスタ12−2、および、第1出力トランジスタ20−1がオフ状態となる。このため、エミッタ端子30−2における信号レベルはV2となり、エミッタ端子30−1における信号レベルは、エミッタ端子30−2の信号レベルにより定まる。
【0045】
またバッファ回路100は、第4期間において第2出力トランジスタ20−2にバイアス電流を供給すべく、第2出力トランジスタ20−2のエミッタ端子と、第1クランプトランジスタ14−1のベース端子との間に設けられた第2動作バイアス抵抗22−2を有する。これにより、第2出力トランジスタ20−2のバイアス電流を、第1クランプ端子28−1から供給することができる。以上のように、バッファ回路100によれば、出力信号の信号レベルVoutを、設定されるクランプ電圧で精度よく制限することができる。
【0046】
図3は、バッファ回路100の他の構成例を示す図である。本例におけるバッファ回路100は、図1および図2に関連して説明したバッファ回路100の構成に加え、受信側抵抗32および2つの第1ダイオード(34−1、34−2)を更に備える。他の構成は、図1および図2において説明したバッファ回路100と同一であってよい。
【0047】
受信側抵抗32は、入力信号を受け取る入力端子24と、第1受信トランジスタ12−1のベース端子および第2受信トランジスタ12−2のベース端子との間に設けられる。例えば受信側抵抗32は、第1受信トランジスタ12−1のベース端子および第2受信トランジスタのベース端子の接続点に一端が接続され、入力端子24に他端が接続される。
【0048】
第1ダイオード34−1は、第1受信トランジスタ12−1のベース端子と、第1クランプトランジスタ14−1のベース端子との間に設けられる。例えば第1ダイオード34−1は、第1受信トランジスタ12−1のベース端子から、第1クランプトランジスタ14−1のベース端子に向かう方向が順方向となるように設けられる。
【0049】
このような構成により、第1受信トランジスタ12−1のベース端子に入力される信号を、第1ダイオード34−1の順方向電圧に応じて制限することができる。これにより、第1受信トランジスタ12−1が飽和領域で動作することを防ぎ、第1受信トランジスタ12−1のベース領域における電荷蓄積を防止することができる。このため、第1受信トランジスタ12−1を高速に動作させることができる。
【0050】
また、受信側抵抗32を設けることにより、入力端子24から流れる電流を抑制することができる。また、入力信号の信号レベルVinを、受信側抵抗32で降圧させてクランプ電圧と比較するので、クランプ電圧により制限される入力信号の信号レベルの範囲を拡大することができる。
【0051】
第1ダイオード34−2は、第2受信トランジスタ12−2のベース端子と、第2クランプトランジスタ14−2のベース端子との間に設けられる。例えば第1ダイオード34−2は、第2受信トランジスタ12−2のベース端子から、第2クランプトランジスタ14−2のベース端子に向かう方向が逆方向となるように設けられる。このような構成により、第2受信トランジスタ12−2を高速に動作させることができる。
【0052】
図4は、バッファ回路100の他の構成例を示す図である。本例におけるバッファ回路100は、図3に関連して説明したバッファ回路100の構成に加え、2つのクランプ側抵抗(38−1、38−2)および2つの第2ダイオード(36−1、36−2)を更に備える。他の構成は、図3において説明したバッファ回路100と同一であってよい。
【0053】
クランプ側抵抗38−1は、第1クランプトランジスタ14−1のベース端子と、第1クランプ電圧V1を受け取る第1クランプ端子28−1との間に設けられる。例えばクランプ側抵抗38−1は、第1クランプトランジスタ14−1のベース端子および第1ダイオード34−1の接続点に一端が接続され、第1クランプ端子28−1に他端が接続される。
【0054】
第2ダイオード36−1は、第1受信トランジスタ12−1のベース端子と、第1クランプトランジスタ14−1のベース端子との間に、第1ダイオード34−1と並列に設けられ、且つ第1ダイオード34−1と異なる極性を有する。例えば第2ダイオード36−1は、第1受信トランジスタ12−1のベース端子から、第1クランプトランジスタ14−1のベース端子に向かう方向が逆方向となるように設けられる。
【0055】
このような構成により、第1クランプトランジスタ14−1のベース端子に入力される電圧を、第2ダイオード36−1の逆方向電圧に応じて制限することができる。これにより、第1クランプトランジスタ14−1が飽和領域で動作することを防ぎ、第1クランプトランジスタ14−1を高速に動作させることができる。また、クランプ側抵抗38−1を設けることにより、第1クランプ端子28−1から流れる電流を抑制することができる。また、クランプ電圧により制限される入力信号の信号レベルの範囲を拡大することができる。
【0056】
クランプ側抵抗38−2は、第2クランプトランジスタ14−2のベース端子と、第2クランプ電圧V1を受け取る第2クランプ端子28−2との間に設けられる。例えばクランプ側抵抗38−2は、第2クランプトランジスタ14−2のベース端子および第1ダイオード34−2の接続点に一端が接続され、第2クランプ端子28−2に他端が接続される。
【0057】
第2ダイオード36−2は、第2受信トランジスタ12−2のベース端子と、第2クランプトランジスタ14−2のベース端子との間に、第1ダイオード34−2と並列に設けられ、且つ第1ダイオード34−2と異なる極性を有する。例えば第2ダイオード36−2は、第2受信トランジスタ12−2のベース端子から、第2クランプトランジスタ14−2のベース端子に向かう方向が順方向となるように設けられる。
【0058】
このような構成により、第2クランプトランジスタ14−2のベース端子に入力される電圧を、第2ダイオード36−2の順方向電圧に応じて制限することができる。これにより、第2クランプトランジスタ14−2を高速に動作させることができる。また、クランプ側抵抗38−2を設けることにより、第2クランプ端子28−2から流れる電流を抑制することができる。また、クランプ電圧により制限される入力信号の信号レベルの範囲を拡大することができる。
【0059】
図5は、バッファ回路100の他の構成例を示す図である。本例におけるバッファ回路100は、図1から図4に関連して説明したいずれかのバッファ回路100の構成に加え、第1スイッチ40−1および第2スイッチ40−2を更に備える。図5においては、図1に示したバッファ回路100の構成に、第1スイッチ40−1および第2スイッチ40−2を付加した構成を示す。
【0060】
第1スイッチ40−1は、第1差動対10−1にH側電源電圧Vpを印加する配線と、第2クランプトランジスタ14−2に第2クランプ電圧V2を印加する配線との間に設けられ、両配線を電気的に接続するか否かを切り替える。また第2スイッチ40−2は、第2差動対10−2にL側電源電圧Vmを印加する配線と、第1クランプトランジスタ14−1に第1クランプ電圧V1を印加する配線との間に設けられ、両配線を電気的に接続するか否かを切り替える。
【0061】
バッファ回路100は、入力信号に応じた出力信号を生成する場合に、第1スイッチ40−1および第2スイッチ40−2をオフ状態に制御してよい。また、入力信号に応じた出力信号を生成しない場合に、第1スイッチ40−1および第2スイッチ40−2をオン状態に制御してよい。バッファ回路100は、入力信号に応じた出力信号を生成するか否かに基づいて第1スイッチ40−1および第2スイッチ40−2を制御するスイッチ制御部を更に備えてよい。
【0062】
また、スイッチ制御部は、第1スイッチ40−1および第2スイッチ40−2に代えて、第1電流規定部16−1および第2電流規定部16−2に電流を流させるか否かを制御してもよい。この場合、バッファ回路100は、第1スイッチ40−1および第2スイッチ40−2を備えなくてよい。例えばスイッチ制御部は、入力信号に応じた出力信号を生成する場合に、第1電流規定部16−1および第2電流規定部16−2に所定の電流を流させてよい。また、入力信号に応じた出力信号を生成しない場合に、第1電流規定部16−1および第2電流規定部16−2が流す電流量を略ゼロとしてよい。このような構成により、バッファ回路100に出力信号を生成させるか否かを制御することができる。
【0063】
図6は、バッファ回路100の他の構成例を示す図である。本例におけるバッファ回路100は、図1から図5に関連して説明したいずれかのバッファ回路100の構成に加え、出力バッファ42を更に備える。図6においては、図1に示したバッファ回路100の構成に、出力バッファ42を付加した構成を示す。
【0064】
出力バッファ42は、第1出力トランジスタ20−1および第2出力トランジスタ20−2の接続点における信号を受け取り、当該信号に応じた信号を出力する。図1から図5に示したバッファ回路100においては、クランプ動作時に第1出力トランジスタ20−1および第2出力トランジスタ20−2のいずれかがオフ状態となる。このためクランプ動作時において、正電圧を出力してシンク電流を生成する場合、または負電圧を出力してソース電流を生成する場合に、バッファ回路100の出力インピーダンスが高くなってしまう。
【0065】
本例のバッファ回路100は、出力バッファ42として、上述した動作においても出力インピーダンスが小さいバッファを用いる。これにより、上述した動作時においても、バッファ回路100の出力インピーダンスを小さくすることができる。
【0066】
図7は、バッファ回路100の他の構成例を示す図である。本例におけるバッファ回路100は、図1から図6に関連して説明したいずれかのバッファ回路100の構成に対して、第1動作バイアス抵抗22−1および第2動作バイアス抵抗22−2に代えて、電流供給部60を備える。
【0067】
電流供給部60は、クランプ動作時における第1出力トランジスタ20−1および第2出力トランジスタ20−2の動作バイアス電流を生成する。電流供給部60は、第1動作バイアストランジスタ50−1、第2動作バイアストランジスタ50−2、第1制御トランジスタ46−1、第2制御トランジスタ46−2、第1制御電流源48−1、および、第2制御電流源48−2を有する。
【0068】
第1動作バイアストランジスタ50−1は、例えばPNP型のトランジスタであり、エミッタ端子が第1出力トランジスタ20−1のエミッタ端子に接続され、コレクタ端子がL側電源電圧Vmの配線に接続され、ベース端子が第1制御トランジスタ46−1のエミッタ端子に接続される。第1動作バイアストランジスタ50−1のベース端子には、第1制御トランジスタ46−1から、V1−Vbe(46−1)の一定電圧を受け取る。
【0069】
また、第1動作バイアストランジスタ50−1のエミッタ端子には、第1出力トランジスタ20−1のエミッタ電圧があたえられるので、第1差動対10−1が第1クランプ電圧V1に応じてクランプ動作していない場合、Vout=Vinのエミッタ電圧が与えられる。このとき、Vout<V1であるので、第1動作バイアストランジスタ50−1には十分なベースエミッタ間電圧が印加されずオフ状態となる。
【0070】
また、第1差動対10−1が第1クランプ電圧V1に応じてクランプ動作している場合、第1動作バイアストランジスタ50−1のエミッタ端子には、Vout=V1のエミッタ電圧が与えられる。この場合、第1動作バイアストランジスタ50−1には十分なベースエミッタ間電圧が印加されてオン状態となる。この場合、上述したように、第2出力トランジスタ20−2はオフ状態となるが、第1動作バイアストランジスタ50−1を介して、第1出力トランジスタ20−1に動作バイアス電流を供給することができる。第1動作バイアストランジスタ50−1のコレクタ端子には動作バイアス電流を生成する電流源が接続されてよい。
【0071】
第2動作バイアストランジスタ50−2は、例えばNPN型のトランジスタであり、エミッタ端子が第2出力トランジスタ20−1のエミッタ端子に接続され、コレクタ端子がH側電源電圧Vpの配線に接続され、ベース端子が第2制御トランジスタ46−2のエミッタ端子に接続される。第2動作バイアストランジスタ50−2も、第1動作バイアストランジスタ50−1と同様の動作により、第1出力トランジスタ20−1がオフ状態となる場合においてオン状態となり、第2出力トランジスタ20−2に動作バイアス電流を供給する。第2動作バイアストランジスタ50−2のコレクタ端子には動作バイアス電流を生成する電流源が接続されてよい。
【0072】
第1制御トランジスタ46−1は、例えばNPN型のトランジスタであり、エミッタ端子が第1動作バイアストランジスタ50−1のベース端子に接続され、コレクタ端子がH側電源電圧Vpの配線に接続され、ベース端子が第1クランプ端子28−1に接続される。上述したように、第1制御トランジスタ46−1は、第1出力トランジスタ20−1のエミッタ電圧が第1クランプ電圧V1となったときに、第1動作バイアストランジスタ50−1がオン状態となるように、第1動作バイアストランジスタ50−1のベース端子に、第1クランプ電圧V1からベースエミッタ電圧を減じた一定の電圧を供給する。また、第1制御電流源48−1は、第1制御トランジスタ46−1の動作バイアス電流を生成する。
【0073】
第2制御トランジスタ46−2は、例えばPNP型のトランジスタであり、エミッタ端子が第2動作バイアストランジスタ50−2のベース端子に接続され、コレクタ端子がL側電源電圧Vmの配線に接続され、ベース端子が第2クランプ端子28−2に接続される。上述したように、第2制御トランジスタ46−2は、第2出力トランジスタ20−2のエミッタ電圧が第2クランプ電圧V2となったときに、第2動作バイアストランジスタ50−2がオン状態となるように、第2動作バイアストランジスタ50−2のベース端子に、第2クランプ電圧V2にベースエミッタ電圧を加えた一定の電圧を供給する。また、第2制御電流源48−2は、第2制御トランジスタ46−2の動作バイアス電流を生成する。
【0074】
このような構成により、動作バイアス抵抗22を用いずに、クランプ動作時における出力トランジスタ20の動作バイアス電流を生成することができる。このため、クランプ動作時における、バッファ回路100の出力インピーダンスを下げることができる。また、第1制御トランジスタ46−1および第2制御トランジスタ46−2は、クランプ電圧にベースエミッタ間電圧を加減算した一定の電圧を生成する素子であるので、それぞれのトランジスタに応じた極性のダイオードに置き換えてもよい。
【0075】
図8は、バッファ回路100の他の構成例を示す図である。本例におけるバッファ回路100は、図1から図6に関連して説明したいずれかのバッファ回路100の構成に対して、第1動作バイアス抵抗22−1および第2動作バイアス抵抗22−2に代えて、共通動作バイアス抵抗44を備える。
【0076】
共通動作バイアス抵抗44は、第1出力トランジスタ20−1のエミッタ端子、および第2出力トランジスタ20−2のエミッタ端子を、第1クランプ電圧V1および第2クランプ電圧V2の間の電位に接続する。第1クランプ電圧V1および第2クランプ電圧V2の間の電位は、第1クランプ電圧V1および第2クランプ電圧V2の中点電圧であってよい。
【0077】
例えばV1=−V2である場合、共通動作バイアス抵抗44は、第1出力トランジスタ20−1のエミッタ端子、および第2出力トランジスタ20−2のエミッタ端子を、接地電位に接続してよい。このような構成によっても、クランプ動作時に、第1出力トランジスタ20−1および第2出力トランジスタ20−2に対して動作バイアス電流を供給できる。
【0078】
図9は、本発明の一つの実施形態に係る、増幅回路200の構成の一例を示す図である。増幅回路200は、入力信号を増幅して出力する回路であって、バッファ回路100および増幅器110を備える。
【0079】
バッファ回路100は、図1から図8において説明したいずれかのバッファ回路100であってよい。バッファ回路100には、入力信号が入力され、H側電源電圧Vp、L側電源電圧Vm、第1クランプ電圧V1、および、第2クランプ電圧V2が与えられる。
【0080】
増幅器110は、バッファ回路100が出力する信号を増幅して出力する。例えば増幅器110は、差動増幅回路であって、正入力端子にバッファ回路100の出力信号を受け取る。また、負入力端子は抵抗114を介して接地電位に接続され、増幅器110の出力端子は、抵抗112を介して負入力端子に接続される。また、増幅器110には、H側電源電圧VpおよびL側電源電圧Vmが与えられる。増幅器110は、与えられる電源電圧の範囲内で、抵抗112および抵抗114の抵抗比に応じた増幅率で、バッファ回路100の出力信号を増幅してよい。
【0081】
バッファ回路100は、増幅器110が許容する入力電圧範囲に応じて、出力信号の信号レベルを制限してよい。また、増幅回路200は、電源電圧を所定の分圧比で分圧することにより、バッファ回路100に与えられるクランプ電圧を生成してよい。このような構成により、増幅器110の入力電圧範囲に応じて、入力信号の信号レベルを精度よく制限することができる。このため、入力信号を精度よく増幅することができる。
【0082】
また、増幅器110は演算増幅器であってよい。この場合、バッファ回路100は、演算増幅器の非反転入力に接続されてよい。また、バッファ回路100および増幅器110の組み合わせで、一つの増幅器として機能させてよい。
【0083】
図10は、本発明の一つの実施形態に係る、試験装置300の構成の一例を示す図である。試験装置300は、半導体回路等の被試験デバイス500を試験する装置であって、パターン発生部310、波形成形部320、増幅回路200、測定部330、および、判定部340を備える。
【0084】
パターン発生部310は、被試験デバイス500に入力する試験信号の論理パターン、制御信号のパターン等の試験パターンを生成する。波形成形部320は、パターン発生部310から受け取った試験パターンに基づいて試験信号を成形して被試験デバイス500に入力する。
【0085】
増幅回路200は、被試験デバイス500が試験信号に応じて出力する被測定信号を増幅する。例えば増幅回路200は、被測定信号の振幅を、測定部330の特性に応じて増幅してよい。増幅回路200は、図9に関連して説明した増幅回路200であってよい。
【0086】
測定部330は、増幅回路200が増幅した被測定信号を測定する。例えば測定部330は、被測定信号の信号レベルと、所定の閾値とを比較することにより、被測定信号を2値の信号に変換してよい。増幅回路200は、当該閾値に応じた増幅率で被測定信号を増幅してよい。そして測定部330は、被測定信号をビットレートに応じてサンプリングすることにより、被測定信号の論理値パターンを検出してよい。
【0087】
判定部340は、測定部330における測定結果に基づいて、被試験デバイス500の良否を判定する。例えば判定部340は、測定部330が検出した論理値パターンと、与えられる期待値パターンとを比較することにより、被試験デバイス500の良否を判定してよい。当該期待値パターンは、パターン発生部310が、試験パターンに基づいて生成してよい。
【0088】
試験装置300によれば、増幅回路200において精度よく被測定信号を増幅することができるので、被測定信号の論理パターンを精度よく検出することができる。このため、被試験デバイス500を精度よく試験することができる。また、増幅器110および測定部330への入力信号のレベルを、所定の範囲内に精度よく制限できるので、増幅器110等が飽和領域で動作することを防ぎ、増幅器110等を精度よく動作させることができる。また、増幅器110等の破損を防ぐことができる。
【0089】
図11は、本発明の一つの実施形態に係る、試験装置400の構成の一例を示す図である。試験装置400は,電荷結合素子(CCD)等の被試験デバイス600を試験する装置であって、増幅回路200、測定部410、および、判定部420を備える。試験装置400は、例えばCCD等の被試験デバイス600に対して、所定の条件で予め定められた画像を撮像させた場合の、被試験デバイス600が出力する信号に基づいて被試験デバイス600の良否を判定してよい。
【0090】
増幅回路200は、被試験デバイス600が出力する被測定信号を増幅する。例えば増幅回路200は、被測定信号の振幅を、測定部410の特性に応じて増幅してよい。増幅回路200は、図9に関連して説明した増幅回路200であってよい。
【0091】
測定部410は、増幅回路200が出力する被測定信号を測定する。例えば測定部410は、ADコンバータを用いて、被測定信号の波形を測定してよい。判定部420は、測定部410における測定結果に基づいて、被試験デバイス600の良否を判定する。例えば判定部420は、測定部410が測定した被測定信号の電気特性、周波数特性等が、所定の仕様を満たすか否かにより、被試験デバイス600の良否を判定してよい。
【0092】
試験装置400によれば、増幅回路200において精度よく被測定信号を増幅することができるので、被測定信号を精度よく測定することができる。このため、被試験デバイス600を精度よく試験することができる。
【0093】
以上、発明の一つの側面を実施の形態を用いて説明したが、発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更又は改良を加えることができる。その様な変更又は改良を加えた形態も発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
【0094】
上記説明から明らかなように、本発明の実施形態によれば、出力信号の信号レベルを、設定されるクランプ電圧に応じて精度よく制御するバッファ回路を実現することができる。また、当該バッファ回路を用いた増幅回路、試験装置等を実現することができる。
【図面の簡単な説明】
【0095】
【図1】本発明の一つの実施形態に係るバッファ回路100の構成の一例を示す図である。
【図2】バッファ回路100の動作の一例を説明する図である。
【図3】バッファ回路100の他の構成例を示す図である。
【図4】バッファ回路100の他の構成例を示す図である。
【図5】バッファ回路100の他の構成例を示す図である。
【図6】バッファ回路100の他の構成例を示す図である。
【図7】バッファ回路100の他の構成例を示す図である。
【図8】バッファ回路100の他の構成例を示す図である。
【図9】本発明の一つの実施形態に係る、増幅回路200の構成の一例を示す図である。
【図10】本発明の一つの実施形態に係る、試験装置300の構成の一例を示す図である。
【図11】本発明の一つの実施形態に係る、試験装置400の構成の一例を示す図である。
【符号の説明】
【0096】
10・・・第1差動対、12・・・受信トランジスタ、14・・・クランプトランジスタ、16・・・電流規定部、18・・・接続点、20・・・出力トランジスタ、22・・・動作バイアス抵抗、24・・・入力端子、26・・・出力端子、28・・・クランプ端子、30・・・エミッタ端子、32・・・受信側抵抗、34・・・第1ダイオード、36・・・第2ダイオード、38・・・クランプ側抵抗、40・・・スイッチ、42・・・出力バッファ、44・・・共通動作バイアス抵抗、46・・・制御トランジスタ、48・・・制御電流源、50・・・動作バイアストランジスタ、60・・・電流供給部、100・・・バッファ回路、110・・・増幅器、112・・・抵抗、114・・・抵抗、200・・・増幅回路、300・・・試験装置、310・・・パターン発生部、320・・・波形成形部、330・・・測定部、340・・・判定部、400・・・試験装置、410・・・測定部、420・・・判定部、500・・・被試験デバイス、600・・・被試験デバイス
【技術分野】
【0001】
本発明は、バッファ回路、増幅回路、および試験装置に関する。特に本発明は、信号レベルを所定の範囲に制限した出力信号を生成するバッファ回路、当該バッファ回路を用いた増幅回路、および当該増幅回路を用いた試験装置に関する。
【背景技術】
【0002】
信号のレベルを制限する回路として、例えば信号伝送路と接地電位との間に、順方向のダイオードおよび逆方向のダイオードを設けた回路が知られている。また、信号伝送路には抵抗が形成される。このような回路により、信号のレベルを、ダイオードの順方向および逆方向の閾電圧で規定される範囲内に制限することができる。また、信号レベルの制限範囲は、各ダイオードに直列に電圧源を設けること等により調整できる。なお、関連する先行技術文献として、下記の特許文献がある。
【特許文献1】米国特許第5955908号明細書
【特許文献2】米国特許第6870426号明細書
【発明の開示】
【発明が解決しようとする課題】
【0003】
しかし、上述したクランプ回路では、入力インピーダンスおよび出力インピーダンスが、信号伝送路に形成される抵抗によって定まる。このため、入力インピーダンスを十分高く、または出力インピーダンスを十分低くすることが困難である。
【0004】
また、上述したクランプ回路を通過する信号の周波数帯域は、信号伝送路の抵抗およびダイオードの接合容量で定まる時定数に応じて制限される。このため、高周波信号の信号レベルを制限することが困難である。
【0005】
また、バッファ回路または増幅回路と、上述したクランプ回路を組み合わせることにより、バッファ回路または増幅回路が出力する信号レベルを制限することが考えられる。しかし、当該クランプ回路を用いたバッファ回路および増幅回路においても、上述した課題と同様の課題が生じてしまう。
【0006】
そこで本発明は、上記の課題を解決することのできるバッファ回路、増幅回路、および、試験装置を提供することを目的とする。この目的は特許請求の範囲における独立項に記載の特徴の組み合わせにより達成される。また従属項は本発明の更なる有利な具体例を規定する。
【課題を解決するための手段】
【0007】
上記課題を解決するために、本発明の第1の形態においては、入力信号に応じた信号を出力するバッファ回路であって、入力信号をベース端子に受け取る第1受信トランジスタと、エミッタ端子およびコレクタ端子が第1受信トランジスタの対応する端子に接続され、バッファ回路が出力する信号レベルを制限する第1クランプ電圧をベース端子に受け取る、第1受信トランジスタと同一極性の第1クランプトランジスタと、第1受信トランジスタおよび第1クランプトランジスタに対して共通に設けられ、第1受信トランジスタおよび第1クランプトランジスタに流れるエミッタ電流の総量を規定する第1電流規定部とを備え、第1受信トランジスタのエミッタ電圧に応じた出力信号を出力するバッファ回路を提供する。
【0008】
本発明の第2の形態においては、入力信号を増幅して出力する増幅回路であって、入力信号の信号レベルを、与えられるクランプ電圧に応じて制限するバッファ回路と、バッファ回路が出力する信号を増幅して出力する増幅器とを備え、バッファ回路は、第1の形態のバッファ回路である増幅回路を提供する。
【0009】
本発明の第3の形態においては、被試験デバイスを試験する試験装置であって、被試験デバイスが出力する信号を増幅する増幅回路と、増幅回路が出力する信号を測定する測定部と、測定部における測定結果に基づいて、被試験デバイスの良否を判定する判定部とを備え、増幅回路は、第2の形態の増幅回路である試験装置を提供する。
【0010】
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではなく、これらの特徴群のサブコンビネーションもまた、発明となりうる。
【発明を実施するための最良の形態】
【0011】
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではなく、また実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
【0012】
図1は、本発明の一つの実施形態に係るバッファ回路100の構成の一例を示す図である。バッファ回路100は、入力信号に応じた出力信号を出力する。また、バッファ回路100は、与えられるクランプ電圧に応じて、出力信号の信号レベルVoutを制限する。
【0013】
バッファ回路100は、第1差動対10−1、第2差動対10−2、第1出力トランジスタ20−1、第2出力トランジスタ20−2、第1動作バイアス抵抗22−1、第2動作バイアス抵抗22−2、入力端子24、出力端子26、第1クランプ端子28−1、および、第2クランプ端子28−2を備える。なお、以下において説明するトランジスタはバイポーラトランジスタであってよく、MOSトランジスタであってもよい。MOSトランジスタを用いる場合、以下の説明におけるベースをMOSトランジスタのゲートに対応させ、エミッタをMOSトランジスタのソースに対応させ、コレクタをMOSトランジスタのドレインに対応させてよい。
【0014】
第1差動対10−1は、入力端子24を介して入力信号を受け取り、第1クランプ端子28−1を介して第1クランプ電圧V1を受け取る。第1クランプ電圧V1は、バッファ回路100が出力する出力信号の信号レベルを制限する電圧である。例えば第1クランプ電圧V1は、出力信号の信号レベルVoutの上限値を規定する電圧であってよい。また、第1差動対10−1には、H側電源電圧VpおよびL側電源電圧Vmが与えられる。
【0015】
第1差動対10−1は、第1電流規定部16−1、第1受信トランジスタ12−1、および、第1クランプトランジスタ14−1を有する。第1受信トランジスタ12−1および第1クランプトランジスタ14−1は同一極性のトランジスタであり、対応する端子が接続される。つまり、エミッタ端子同士が接続され、また、コレクタ端子同士が接続される。また、第1受信トランジスタ12−1および第1クランプトランジスタ14−1はPNP型のバイポーラトランジスタであってよく、P型のMOSトランジスタであってもよい。
【0016】
第1電流規定部16−1は、第1受信トランジスタ12−1および第1クランプトランジスタ14−1に対して共通に設けられ、第1受信トランジスタ12−1および第1クランプトランジスタ14−1に流れるエミッタ電流の総量を規定する。本例における第1電流規定部16−1は、H側電源電圧Vpの配線と、第1受信トランジスタ12−1のエミッタ端子および第1クランプトランジスタ14−1のエミッタ端子との間に設けられた定電流源であってよく、抵抗であってもよい。
【0017】
第1受信トランジスタ12−1のコレクタ端子、および、第1クランプトランジスタ14−1のコレクタ端子は、L側電源電圧Vmの配線に接続される。このような構成により、第1受信トランジスタ12−1および第1クランプトランジスタ14−1は差動対として動作する。
【0018】
第1受信トランジスタ12−1のベース端子には、入力信号が与えられる。また、第1クランプトランジスタ14−1のベース端子には、第1クランプ電圧V1が与えられる。上述したように、第1受信トランジスタ12−1および第1クランプトランジスタ14−1はPNP型の差動対として動作する。また、第1受信トランジスタ12−1および第1クランプトランジスタ14−1は、ベースエミッタ間電圧がより大きいトランジスタがオン状態となる。
【0019】
例えば、入力信号の信号レベルVinが、第1クランプ電圧V1より小さい場合、第1受信トランジスタ12−1のベースエミッタ間電圧がより大きくなるので、第1受信トランジスタ12−1がオン状態となり、第1クランプトランジスタ14−1がオフ状態となる。この場合、第1受信トランジスタ12−1は、入力信号の信号レベルVinに応じた信号を、接続点18−1に出力する。より具体的には、エミッタ端子の接続点18−1における信号レベルは、Vin+Vbe(12)となる(ただしVbe(12)は、第1受信トランジスタ12−1のベースエミッタ間電圧)。
【0020】
また、入力信号の信号レベルVinが、第1クランプ電圧V1より大きい場合、第1クランプトランジスタ14−1のベースエミッタ電圧がより大きくなるので、第1クランプトランジスタ14−1がオン状態となり、第1受信トランジスタ12−1がオフ状態となる。第1クランプトランジスタ14−1は、第1クランプ電圧V1に応じた信号レベルを有する信号を、接続点18−1に出力する。より具体的には、エミッタ端子の接続点18−1における信号レベルは、V1+Vbe(14)となる(ただしVbe(14)は、第1クランプトランジスタ14−1のベースエミッタ間電圧)。
【0021】
バッファ回路100は、エミッタ端子の接続点18−1における電圧に応じた出力信号を出力する。上述したように、エミッタ端子の接続点18−1における電圧は、第1クランプ電圧V1に応じて制限されるので、出力信号の信号レベルVoutも、第1クランプ電圧V1により制限される。
【0022】
第1出力トランジスタ20−1は、第1受信トランジスタ12−1および第1クランプトランジスタ14−1とは異なる極性のトランジスタであり、ベース端子が接続点18−1に接続され、ベース端子に受け取る信号に応じた出力信号を、エミッタ端子から出力する。第1出力トランジスタ20−1は、NPN型のバイポーラトランジスタであってよい。
【0023】
第1出力トランジスタ20−1のエミッタ端子は、出力端子26に接続される。第1出力トランジスタ20−1のエミッタ端子における信号レベルは、ベース端子に受け取る信号レベルから、ベースエミッタ間電圧を減算したレベルとなる。
【0024】
つまり、入力信号の信号レベルVinが、第1クランプ電圧V1より小さい場合、第1出力トランジスタ20−1のエミッタ端子における信号レベルは、Vin+Vbe(12)−Vbe(20)となる(ただし、Vbe(20)は、第1出力トランジスタ20−1のベースエミッタ間電圧)。また、入力信号の信号レベルVinが、第1クランプ電圧V1より大きい場合、第1出力トランジスタ20−1のエミッタ端子における信号レベルは、V1+Vbe(14)−Vbe(20)となる。
【0025】
ここで、第1受信トランジスタ12−1、第1クランプトランジスタ14−1、および、第1出力トランジスタ20−1におけるベースエミッタ間電圧がそれぞれ略等しいとする。この場合、入力信号の信号レベルVinが、第1クランプ電圧V1より小さい場合の第1出力トランジスタ20−1のエミッタ端子における信号レベルはVinとなり、入力信号の信号レベルVinが、第1クランプ電圧V1より大きい場合の第1出力トランジスタ20−1のエミッタ端子における信号レベルはV1となる。
【0026】
このような構成により、出力信号の信号レベルの上限値を、第1クランプ電圧V1に精度よく制限することができる。また、伝送路と接地電位との間にダイオードを設けないので、伝送路と接地電位間の容量を小さくすることができ、高周波の信号を処理することができる。また、入出力段にトランジスタを用いるので、入力インピーダンスを十分小さくし、且つ出力インピーダンスを十分大きくすることができる。
【0027】
第2差動対10−2および第2出力トランジスタ20−2の動作は、第1差動対10−1および第1出力トランジスタ20−1の動作と同様であってよい。第2差動対10−2は、入力端子24を介して入力信号を受け取り、第2クランプ端子28−2を介して第2クランプ電圧V2を受け取る。第2クランプ電圧V2は、バッファ回路100が出力する出力信号の信号レベルVoutを制限する電圧である。例えば第2クランプ電圧V2は、出力信号の信号レベルVoutの下限値を規定する電圧であってよい。また、第2差動対10−2には、H側電源電圧VpおよびL側電源電圧Vmが与えられる。
【0028】
第2差動対10−2は、第2電流規定部16−2、第2受信トランジスタ12−2、および、第2クランプトランジスタ14−2を有する。第2受信トランジスタ12−2は、第1受信トランジスタ12−1と並列に設けられる。また、第1受信トランジスタ12−1および第2クランプトランジスタ14−2は、第1受信トランジスタ12−1および第1クランプトランジスタ14−1とは異なる極性のトランジスタであり、対応する端子が接続される。第2受信トランジスタ12−2および第2クランプトランジスタ14−2はNPN型のバイポーラトランジスタであってよい。
【0029】
第2電流規定部16−2は、第2受信トランジスタ12−2および第2クランプトランジスタ14−2に対して共通に設けられ、第2受信トランジスタ12−2および第2クランプトランジスタ14−2に流れるエミッタ電流の総量を規定する。本例における第2電流規定部16−2は、L側電源電圧Vmの配線と、第2受信トランジスタ12−2のエミッタ端子および第2クランプトランジスタ14−2のエミッタ端子との間に設けられた定電流源であってよく、抵抗であってもよい。
【0030】
第2受信トランジスタ12−2のコレクタ端子、および、第2クランプトランジスタ14−2のコレクタ端子は、H側電源電圧Vpの配線に接続される。このような構成により、第2受信トランジスタ12−2および第2クランプトランジスタ14−2は差動対として動作する。
【0031】
第2受信トランジスタ12−2のベース端子には、入力信号が与えられる。また、第2クランプトランジスタ14−2のベース端子には、第2クランプ電圧V2が与えられる。上述したように、第2受信トランジスタ12−2および第2クランプトランジスタ14−2はNPN型の差動対として動作する。また、第2受信トランジスタ12−2および第2クランプトランジスタ14−2は、ベースエミッタ間電圧がより大きいトランジスタがオン状態となり、より小さいトランジスタがオフ状態となる。
【0032】
例えば、入力信号の信号レベルVinが、第2クランプ電圧V2より大きい場合、第2受信トランジスタ12−2のベースエミッタ間電圧がより大きくなるので、第2受信トランジスタ12−2がオン状態となり、第2クランプトランジスタ14−2がオフ状態となる。この場合、エミッタ端子の接続点18−2における信号レベルは、Vin−Vbe(12)となる(ただしVbe(12)は、第2受信トランジスタ12−2のベースエミッタ間電圧)。
【0033】
また、入力信号の信号レベルVinが、第2クランプ電圧V2より小さい場合、第2クランプトランジスタ14−2のベースエミッタ間電圧がより大きくなるので、第2クランプトランジスタ14−2がオン状態となり、第2受信トランジスタ12−2がオフ状態となる。この場合、エミッタ端子の接続点18−2における信号レベルは、V1−Vbe(14)となる(ただしVbe(14)は、第2クランプトランジスタ14−2のベースエミッタ間電圧)。
【0034】
第2出力トランジスタ20−2は、第2受信トランジスタ12−2および第2クランプトランジスタ14−2とは異なる極性のトランジスタであり、ベース端子が接続点18−2に接続され、ベース端子に受け取る信号に応じた出力信号を、エミッタ端子から出力する。第2出力トランジスタ20−2は、PNP型のバイポーラトランジスタであってよい。
【0035】
第2出力トランジスタ20−2のエミッタ端子は、第1出力トランジスタ20−1のエミッタ端子と接続され、当該接続点は出力端子26に接続される。第2出力トランジスタ20−2のエミッタ端子における信号レベルは、ベース端子に受け取る信号レベルから、ベースエミッタ間電圧を加算したレベルとなる。
【0036】
つまり、入力信号の信号レベルVinが、第1クランプ電圧V1より大きい場合、第1出力トランジスタ20−1のエミッタ端子における信号レベルは、Vin−Vbe(12)+Vbe(20)となる(ただし、Vbe(20)は、第2出力トランジスタ20−2のベースエミッタ間電圧)。また、入力信号の信号レベルVinが、第2クランプ電圧V2より小さい場合、第2出力トランジスタ20−2のエミッタ端子における信号レベルは、V1−Vbe(14)+Vbe(20)となる。
【0037】
ここで、第2受信トランジスタ12−2、第2クランプトランジスタ14−2、および、第2出力トランジスタ20−2におけるベースエミッタ間電圧がそれぞれ略等しいとする。この場合、入力信号の信号レベルVinが、第2クランプ電圧V2より大きい場合の第2出力トランジスタ20−2のエミッタ端子における信号レベルはVinとなり、入力信号の信号レベルVinが、第2クランプ電圧V2より小さい場合の第2出力トランジスタ20−2のエミッタ端子における信号レベルはV2となる。このような構成により、出力信号の信号レベルVoutの下限値を、第2クランプ電圧V2に精度よく制限することができる。
【0038】
図2は、バッファ回路100の動作の一例を説明する図である。図2においては、入力信号Vin、接続点18−1における信号、接続点18−2における信号、第1出力トランジスタ20−1のエミッタ端子30−1における信号、および、第2出力トランジスタ20−2のエミッタ端子30−2における信号の、それぞれの波形の一例を示す。
【0039】
図2に示すように、第1期間(〜T0)、第3期間(T1〜T2)、第5期間(T3〜)における入力信号の信号レベルVinは、第1クランプ電圧V1より小さく、且つ第2クランプ電圧V2より大きい。また、第2期間(T0〜T1)における入力信号の信号レベルVinは、第1クランプ電圧V1より大きい。また、第4期間(T2〜T3)における入力信号の信号レベルVinは、第2クランプ電圧V2より小さい。
【0040】
上述したように、第1、第3、第5の期間では、第1受信トランジスタ12−1、および、第2受信トランジスタ12−2がオン状態となり、第1クランプトランジスタ14−1、および、第2クランプトランジスタ14−2がオフ状態となる。このため、接続点18−1における信号レベルはVin+Vbe(Vbeは、各トランジスタで共通するベースエミッタ間電圧)となり、接続点18−2における信号レベルはVin−Vbeとなる。また、第1出力トランジスタ20−1、および、第2出力トランジスタ20−2がオン状態となるので、エミッタ端子30−1およびエミッタ端子30−2における信号レベルは、共にVinとなる。つまり、バッファ回路100は、入力信号の信号レベルVinが、クランプ電圧で規定される範囲内(V2〜V1)の場合に、入力信号を通過させる。
【0041】
また、第2期間では、第1クランプトランジスタ14−1、および、第2受信トランジスタ12−2がオン状態となり、第1受信トランジスタ12−1、および、第2クランプトランジスタ14−2がオフ状態となる。このため、接続点18−1における信号レベルはV1+Vbeにクランプされ、接続点18−2における信号レベルはVin−Vbeとなる。
【0042】
また第2期間では、Vout−Vbe(20−2)<Vin−Vbe(12−2)となるので、第2出力トランジスタ20−2はオフ状態となり、第1出力トランジスタ20−1はオン状態となる。このため、エミッタ端子30−1における信号レベルはV1となり、エミッタ端子30−2における信号レベルは、エミッタ端子30−1の信号レベルにより定まる。
【0043】
ただし、第2出力トランジスタ20−2がオフ状態となるので、第1出力トランジスタ20−1のバイアス電流を、第2出力トランジスタ20−2を介して供給することができない。このため、バッファ回路100は、第1動作バイアス抵抗22−1を、第1出力トランジスタ20−1のエミッタ端子と、第2クランプトランジスタ14−2のベース端子との間に設ける。これにより、第1出力トランジスタ20−1のバイアス電流を、第2クランプ端子28−2から供給することができる。
【0044】
同様に第4期間では、第1受信トランジスタ12−1、第2クランプトランジスタ14−2、および、第2出力トランジスタ20−2がオン状態となり、第1クランプトランジスタ14−1、第2受信トランジスタ12−2、および、第1出力トランジスタ20−1がオフ状態となる。このため、エミッタ端子30−2における信号レベルはV2となり、エミッタ端子30−1における信号レベルは、エミッタ端子30−2の信号レベルにより定まる。
【0045】
またバッファ回路100は、第4期間において第2出力トランジスタ20−2にバイアス電流を供給すべく、第2出力トランジスタ20−2のエミッタ端子と、第1クランプトランジスタ14−1のベース端子との間に設けられた第2動作バイアス抵抗22−2を有する。これにより、第2出力トランジスタ20−2のバイアス電流を、第1クランプ端子28−1から供給することができる。以上のように、バッファ回路100によれば、出力信号の信号レベルVoutを、設定されるクランプ電圧で精度よく制限することができる。
【0046】
図3は、バッファ回路100の他の構成例を示す図である。本例におけるバッファ回路100は、図1および図2に関連して説明したバッファ回路100の構成に加え、受信側抵抗32および2つの第1ダイオード(34−1、34−2)を更に備える。他の構成は、図1および図2において説明したバッファ回路100と同一であってよい。
【0047】
受信側抵抗32は、入力信号を受け取る入力端子24と、第1受信トランジスタ12−1のベース端子および第2受信トランジスタ12−2のベース端子との間に設けられる。例えば受信側抵抗32は、第1受信トランジスタ12−1のベース端子および第2受信トランジスタのベース端子の接続点に一端が接続され、入力端子24に他端が接続される。
【0048】
第1ダイオード34−1は、第1受信トランジスタ12−1のベース端子と、第1クランプトランジスタ14−1のベース端子との間に設けられる。例えば第1ダイオード34−1は、第1受信トランジスタ12−1のベース端子から、第1クランプトランジスタ14−1のベース端子に向かう方向が順方向となるように設けられる。
【0049】
このような構成により、第1受信トランジスタ12−1のベース端子に入力される信号を、第1ダイオード34−1の順方向電圧に応じて制限することができる。これにより、第1受信トランジスタ12−1が飽和領域で動作することを防ぎ、第1受信トランジスタ12−1のベース領域における電荷蓄積を防止することができる。このため、第1受信トランジスタ12−1を高速に動作させることができる。
【0050】
また、受信側抵抗32を設けることにより、入力端子24から流れる電流を抑制することができる。また、入力信号の信号レベルVinを、受信側抵抗32で降圧させてクランプ電圧と比較するので、クランプ電圧により制限される入力信号の信号レベルの範囲を拡大することができる。
【0051】
第1ダイオード34−2は、第2受信トランジスタ12−2のベース端子と、第2クランプトランジスタ14−2のベース端子との間に設けられる。例えば第1ダイオード34−2は、第2受信トランジスタ12−2のベース端子から、第2クランプトランジスタ14−2のベース端子に向かう方向が逆方向となるように設けられる。このような構成により、第2受信トランジスタ12−2を高速に動作させることができる。
【0052】
図4は、バッファ回路100の他の構成例を示す図である。本例におけるバッファ回路100は、図3に関連して説明したバッファ回路100の構成に加え、2つのクランプ側抵抗(38−1、38−2)および2つの第2ダイオード(36−1、36−2)を更に備える。他の構成は、図3において説明したバッファ回路100と同一であってよい。
【0053】
クランプ側抵抗38−1は、第1クランプトランジスタ14−1のベース端子と、第1クランプ電圧V1を受け取る第1クランプ端子28−1との間に設けられる。例えばクランプ側抵抗38−1は、第1クランプトランジスタ14−1のベース端子および第1ダイオード34−1の接続点に一端が接続され、第1クランプ端子28−1に他端が接続される。
【0054】
第2ダイオード36−1は、第1受信トランジスタ12−1のベース端子と、第1クランプトランジスタ14−1のベース端子との間に、第1ダイオード34−1と並列に設けられ、且つ第1ダイオード34−1と異なる極性を有する。例えば第2ダイオード36−1は、第1受信トランジスタ12−1のベース端子から、第1クランプトランジスタ14−1のベース端子に向かう方向が逆方向となるように設けられる。
【0055】
このような構成により、第1クランプトランジスタ14−1のベース端子に入力される電圧を、第2ダイオード36−1の逆方向電圧に応じて制限することができる。これにより、第1クランプトランジスタ14−1が飽和領域で動作することを防ぎ、第1クランプトランジスタ14−1を高速に動作させることができる。また、クランプ側抵抗38−1を設けることにより、第1クランプ端子28−1から流れる電流を抑制することができる。また、クランプ電圧により制限される入力信号の信号レベルの範囲を拡大することができる。
【0056】
クランプ側抵抗38−2は、第2クランプトランジスタ14−2のベース端子と、第2クランプ電圧V1を受け取る第2クランプ端子28−2との間に設けられる。例えばクランプ側抵抗38−2は、第2クランプトランジスタ14−2のベース端子および第1ダイオード34−2の接続点に一端が接続され、第2クランプ端子28−2に他端が接続される。
【0057】
第2ダイオード36−2は、第2受信トランジスタ12−2のベース端子と、第2クランプトランジスタ14−2のベース端子との間に、第1ダイオード34−2と並列に設けられ、且つ第1ダイオード34−2と異なる極性を有する。例えば第2ダイオード36−2は、第2受信トランジスタ12−2のベース端子から、第2クランプトランジスタ14−2のベース端子に向かう方向が順方向となるように設けられる。
【0058】
このような構成により、第2クランプトランジスタ14−2のベース端子に入力される電圧を、第2ダイオード36−2の順方向電圧に応じて制限することができる。これにより、第2クランプトランジスタ14−2を高速に動作させることができる。また、クランプ側抵抗38−2を設けることにより、第2クランプ端子28−2から流れる電流を抑制することができる。また、クランプ電圧により制限される入力信号の信号レベルの範囲を拡大することができる。
【0059】
図5は、バッファ回路100の他の構成例を示す図である。本例におけるバッファ回路100は、図1から図4に関連して説明したいずれかのバッファ回路100の構成に加え、第1スイッチ40−1および第2スイッチ40−2を更に備える。図5においては、図1に示したバッファ回路100の構成に、第1スイッチ40−1および第2スイッチ40−2を付加した構成を示す。
【0060】
第1スイッチ40−1は、第1差動対10−1にH側電源電圧Vpを印加する配線と、第2クランプトランジスタ14−2に第2クランプ電圧V2を印加する配線との間に設けられ、両配線を電気的に接続するか否かを切り替える。また第2スイッチ40−2は、第2差動対10−2にL側電源電圧Vmを印加する配線と、第1クランプトランジスタ14−1に第1クランプ電圧V1を印加する配線との間に設けられ、両配線を電気的に接続するか否かを切り替える。
【0061】
バッファ回路100は、入力信号に応じた出力信号を生成する場合に、第1スイッチ40−1および第2スイッチ40−2をオフ状態に制御してよい。また、入力信号に応じた出力信号を生成しない場合に、第1スイッチ40−1および第2スイッチ40−2をオン状態に制御してよい。バッファ回路100は、入力信号に応じた出力信号を生成するか否かに基づいて第1スイッチ40−1および第2スイッチ40−2を制御するスイッチ制御部を更に備えてよい。
【0062】
また、スイッチ制御部は、第1スイッチ40−1および第2スイッチ40−2に代えて、第1電流規定部16−1および第2電流規定部16−2に電流を流させるか否かを制御してもよい。この場合、バッファ回路100は、第1スイッチ40−1および第2スイッチ40−2を備えなくてよい。例えばスイッチ制御部は、入力信号に応じた出力信号を生成する場合に、第1電流規定部16−1および第2電流規定部16−2に所定の電流を流させてよい。また、入力信号に応じた出力信号を生成しない場合に、第1電流規定部16−1および第2電流規定部16−2が流す電流量を略ゼロとしてよい。このような構成により、バッファ回路100に出力信号を生成させるか否かを制御することができる。
【0063】
図6は、バッファ回路100の他の構成例を示す図である。本例におけるバッファ回路100は、図1から図5に関連して説明したいずれかのバッファ回路100の構成に加え、出力バッファ42を更に備える。図6においては、図1に示したバッファ回路100の構成に、出力バッファ42を付加した構成を示す。
【0064】
出力バッファ42は、第1出力トランジスタ20−1および第2出力トランジスタ20−2の接続点における信号を受け取り、当該信号に応じた信号を出力する。図1から図5に示したバッファ回路100においては、クランプ動作時に第1出力トランジスタ20−1および第2出力トランジスタ20−2のいずれかがオフ状態となる。このためクランプ動作時において、正電圧を出力してシンク電流を生成する場合、または負電圧を出力してソース電流を生成する場合に、バッファ回路100の出力インピーダンスが高くなってしまう。
【0065】
本例のバッファ回路100は、出力バッファ42として、上述した動作においても出力インピーダンスが小さいバッファを用いる。これにより、上述した動作時においても、バッファ回路100の出力インピーダンスを小さくすることができる。
【0066】
図7は、バッファ回路100の他の構成例を示す図である。本例におけるバッファ回路100は、図1から図6に関連して説明したいずれかのバッファ回路100の構成に対して、第1動作バイアス抵抗22−1および第2動作バイアス抵抗22−2に代えて、電流供給部60を備える。
【0067】
電流供給部60は、クランプ動作時における第1出力トランジスタ20−1および第2出力トランジスタ20−2の動作バイアス電流を生成する。電流供給部60は、第1動作バイアストランジスタ50−1、第2動作バイアストランジスタ50−2、第1制御トランジスタ46−1、第2制御トランジスタ46−2、第1制御電流源48−1、および、第2制御電流源48−2を有する。
【0068】
第1動作バイアストランジスタ50−1は、例えばPNP型のトランジスタであり、エミッタ端子が第1出力トランジスタ20−1のエミッタ端子に接続され、コレクタ端子がL側電源電圧Vmの配線に接続され、ベース端子が第1制御トランジスタ46−1のエミッタ端子に接続される。第1動作バイアストランジスタ50−1のベース端子には、第1制御トランジスタ46−1から、V1−Vbe(46−1)の一定電圧を受け取る。
【0069】
また、第1動作バイアストランジスタ50−1のエミッタ端子には、第1出力トランジスタ20−1のエミッタ電圧があたえられるので、第1差動対10−1が第1クランプ電圧V1に応じてクランプ動作していない場合、Vout=Vinのエミッタ電圧が与えられる。このとき、Vout<V1であるので、第1動作バイアストランジスタ50−1には十分なベースエミッタ間電圧が印加されずオフ状態となる。
【0070】
また、第1差動対10−1が第1クランプ電圧V1に応じてクランプ動作している場合、第1動作バイアストランジスタ50−1のエミッタ端子には、Vout=V1のエミッタ電圧が与えられる。この場合、第1動作バイアストランジスタ50−1には十分なベースエミッタ間電圧が印加されてオン状態となる。この場合、上述したように、第2出力トランジスタ20−2はオフ状態となるが、第1動作バイアストランジスタ50−1を介して、第1出力トランジスタ20−1に動作バイアス電流を供給することができる。第1動作バイアストランジスタ50−1のコレクタ端子には動作バイアス電流を生成する電流源が接続されてよい。
【0071】
第2動作バイアストランジスタ50−2は、例えばNPN型のトランジスタであり、エミッタ端子が第2出力トランジスタ20−1のエミッタ端子に接続され、コレクタ端子がH側電源電圧Vpの配線に接続され、ベース端子が第2制御トランジスタ46−2のエミッタ端子に接続される。第2動作バイアストランジスタ50−2も、第1動作バイアストランジスタ50−1と同様の動作により、第1出力トランジスタ20−1がオフ状態となる場合においてオン状態となり、第2出力トランジスタ20−2に動作バイアス電流を供給する。第2動作バイアストランジスタ50−2のコレクタ端子には動作バイアス電流を生成する電流源が接続されてよい。
【0072】
第1制御トランジスタ46−1は、例えばNPN型のトランジスタであり、エミッタ端子が第1動作バイアストランジスタ50−1のベース端子に接続され、コレクタ端子がH側電源電圧Vpの配線に接続され、ベース端子が第1クランプ端子28−1に接続される。上述したように、第1制御トランジスタ46−1は、第1出力トランジスタ20−1のエミッタ電圧が第1クランプ電圧V1となったときに、第1動作バイアストランジスタ50−1がオン状態となるように、第1動作バイアストランジスタ50−1のベース端子に、第1クランプ電圧V1からベースエミッタ電圧を減じた一定の電圧を供給する。また、第1制御電流源48−1は、第1制御トランジスタ46−1の動作バイアス電流を生成する。
【0073】
第2制御トランジスタ46−2は、例えばPNP型のトランジスタであり、エミッタ端子が第2動作バイアストランジスタ50−2のベース端子に接続され、コレクタ端子がL側電源電圧Vmの配線に接続され、ベース端子が第2クランプ端子28−2に接続される。上述したように、第2制御トランジスタ46−2は、第2出力トランジスタ20−2のエミッタ電圧が第2クランプ電圧V2となったときに、第2動作バイアストランジスタ50−2がオン状態となるように、第2動作バイアストランジスタ50−2のベース端子に、第2クランプ電圧V2にベースエミッタ電圧を加えた一定の電圧を供給する。また、第2制御電流源48−2は、第2制御トランジスタ46−2の動作バイアス電流を生成する。
【0074】
このような構成により、動作バイアス抵抗22を用いずに、クランプ動作時における出力トランジスタ20の動作バイアス電流を生成することができる。このため、クランプ動作時における、バッファ回路100の出力インピーダンスを下げることができる。また、第1制御トランジスタ46−1および第2制御トランジスタ46−2は、クランプ電圧にベースエミッタ間電圧を加減算した一定の電圧を生成する素子であるので、それぞれのトランジスタに応じた極性のダイオードに置き換えてもよい。
【0075】
図8は、バッファ回路100の他の構成例を示す図である。本例におけるバッファ回路100は、図1から図6に関連して説明したいずれかのバッファ回路100の構成に対して、第1動作バイアス抵抗22−1および第2動作バイアス抵抗22−2に代えて、共通動作バイアス抵抗44を備える。
【0076】
共通動作バイアス抵抗44は、第1出力トランジスタ20−1のエミッタ端子、および第2出力トランジスタ20−2のエミッタ端子を、第1クランプ電圧V1および第2クランプ電圧V2の間の電位に接続する。第1クランプ電圧V1および第2クランプ電圧V2の間の電位は、第1クランプ電圧V1および第2クランプ電圧V2の中点電圧であってよい。
【0077】
例えばV1=−V2である場合、共通動作バイアス抵抗44は、第1出力トランジスタ20−1のエミッタ端子、および第2出力トランジスタ20−2のエミッタ端子を、接地電位に接続してよい。このような構成によっても、クランプ動作時に、第1出力トランジスタ20−1および第2出力トランジスタ20−2に対して動作バイアス電流を供給できる。
【0078】
図9は、本発明の一つの実施形態に係る、増幅回路200の構成の一例を示す図である。増幅回路200は、入力信号を増幅して出力する回路であって、バッファ回路100および増幅器110を備える。
【0079】
バッファ回路100は、図1から図8において説明したいずれかのバッファ回路100であってよい。バッファ回路100には、入力信号が入力され、H側電源電圧Vp、L側電源電圧Vm、第1クランプ電圧V1、および、第2クランプ電圧V2が与えられる。
【0080】
増幅器110は、バッファ回路100が出力する信号を増幅して出力する。例えば増幅器110は、差動増幅回路であって、正入力端子にバッファ回路100の出力信号を受け取る。また、負入力端子は抵抗114を介して接地電位に接続され、増幅器110の出力端子は、抵抗112を介して負入力端子に接続される。また、増幅器110には、H側電源電圧VpおよびL側電源電圧Vmが与えられる。増幅器110は、与えられる電源電圧の範囲内で、抵抗112および抵抗114の抵抗比に応じた増幅率で、バッファ回路100の出力信号を増幅してよい。
【0081】
バッファ回路100は、増幅器110が許容する入力電圧範囲に応じて、出力信号の信号レベルを制限してよい。また、増幅回路200は、電源電圧を所定の分圧比で分圧することにより、バッファ回路100に与えられるクランプ電圧を生成してよい。このような構成により、増幅器110の入力電圧範囲に応じて、入力信号の信号レベルを精度よく制限することができる。このため、入力信号を精度よく増幅することができる。
【0082】
また、増幅器110は演算増幅器であってよい。この場合、バッファ回路100は、演算増幅器の非反転入力に接続されてよい。また、バッファ回路100および増幅器110の組み合わせで、一つの増幅器として機能させてよい。
【0083】
図10は、本発明の一つの実施形態に係る、試験装置300の構成の一例を示す図である。試験装置300は、半導体回路等の被試験デバイス500を試験する装置であって、パターン発生部310、波形成形部320、増幅回路200、測定部330、および、判定部340を備える。
【0084】
パターン発生部310は、被試験デバイス500に入力する試験信号の論理パターン、制御信号のパターン等の試験パターンを生成する。波形成形部320は、パターン発生部310から受け取った試験パターンに基づいて試験信号を成形して被試験デバイス500に入力する。
【0085】
増幅回路200は、被試験デバイス500が試験信号に応じて出力する被測定信号を増幅する。例えば増幅回路200は、被測定信号の振幅を、測定部330の特性に応じて増幅してよい。増幅回路200は、図9に関連して説明した増幅回路200であってよい。
【0086】
測定部330は、増幅回路200が増幅した被測定信号を測定する。例えば測定部330は、被測定信号の信号レベルと、所定の閾値とを比較することにより、被測定信号を2値の信号に変換してよい。増幅回路200は、当該閾値に応じた増幅率で被測定信号を増幅してよい。そして測定部330は、被測定信号をビットレートに応じてサンプリングすることにより、被測定信号の論理値パターンを検出してよい。
【0087】
判定部340は、測定部330における測定結果に基づいて、被試験デバイス500の良否を判定する。例えば判定部340は、測定部330が検出した論理値パターンと、与えられる期待値パターンとを比較することにより、被試験デバイス500の良否を判定してよい。当該期待値パターンは、パターン発生部310が、試験パターンに基づいて生成してよい。
【0088】
試験装置300によれば、増幅回路200において精度よく被測定信号を増幅することができるので、被測定信号の論理パターンを精度よく検出することができる。このため、被試験デバイス500を精度よく試験することができる。また、増幅器110および測定部330への入力信号のレベルを、所定の範囲内に精度よく制限できるので、増幅器110等が飽和領域で動作することを防ぎ、増幅器110等を精度よく動作させることができる。また、増幅器110等の破損を防ぐことができる。
【0089】
図11は、本発明の一つの実施形態に係る、試験装置400の構成の一例を示す図である。試験装置400は,電荷結合素子(CCD)等の被試験デバイス600を試験する装置であって、増幅回路200、測定部410、および、判定部420を備える。試験装置400は、例えばCCD等の被試験デバイス600に対して、所定の条件で予め定められた画像を撮像させた場合の、被試験デバイス600が出力する信号に基づいて被試験デバイス600の良否を判定してよい。
【0090】
増幅回路200は、被試験デバイス600が出力する被測定信号を増幅する。例えば増幅回路200は、被測定信号の振幅を、測定部410の特性に応じて増幅してよい。増幅回路200は、図9に関連して説明した増幅回路200であってよい。
【0091】
測定部410は、増幅回路200が出力する被測定信号を測定する。例えば測定部410は、ADコンバータを用いて、被測定信号の波形を測定してよい。判定部420は、測定部410における測定結果に基づいて、被試験デバイス600の良否を判定する。例えば判定部420は、測定部410が測定した被測定信号の電気特性、周波数特性等が、所定の仕様を満たすか否かにより、被試験デバイス600の良否を判定してよい。
【0092】
試験装置400によれば、増幅回路200において精度よく被測定信号を増幅することができるので、被測定信号を精度よく測定することができる。このため、被試験デバイス600を精度よく試験することができる。
【0093】
以上、発明の一つの側面を実施の形態を用いて説明したが、発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更又は改良を加えることができる。その様な変更又は改良を加えた形態も発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
【0094】
上記説明から明らかなように、本発明の実施形態によれば、出力信号の信号レベルを、設定されるクランプ電圧に応じて精度よく制御するバッファ回路を実現することができる。また、当該バッファ回路を用いた増幅回路、試験装置等を実現することができる。
【図面の簡単な説明】
【0095】
【図1】本発明の一つの実施形態に係るバッファ回路100の構成の一例を示す図である。
【図2】バッファ回路100の動作の一例を説明する図である。
【図3】バッファ回路100の他の構成例を示す図である。
【図4】バッファ回路100の他の構成例を示す図である。
【図5】バッファ回路100の他の構成例を示す図である。
【図6】バッファ回路100の他の構成例を示す図である。
【図7】バッファ回路100の他の構成例を示す図である。
【図8】バッファ回路100の他の構成例を示す図である。
【図9】本発明の一つの実施形態に係る、増幅回路200の構成の一例を示す図である。
【図10】本発明の一つの実施形態に係る、試験装置300の構成の一例を示す図である。
【図11】本発明の一つの実施形態に係る、試験装置400の構成の一例を示す図である。
【符号の説明】
【0096】
10・・・第1差動対、12・・・受信トランジスタ、14・・・クランプトランジスタ、16・・・電流規定部、18・・・接続点、20・・・出力トランジスタ、22・・・動作バイアス抵抗、24・・・入力端子、26・・・出力端子、28・・・クランプ端子、30・・・エミッタ端子、32・・・受信側抵抗、34・・・第1ダイオード、36・・・第2ダイオード、38・・・クランプ側抵抗、40・・・スイッチ、42・・・出力バッファ、44・・・共通動作バイアス抵抗、46・・・制御トランジスタ、48・・・制御電流源、50・・・動作バイアストランジスタ、60・・・電流供給部、100・・・バッファ回路、110・・・増幅器、112・・・抵抗、114・・・抵抗、200・・・増幅回路、300・・・試験装置、310・・・パターン発生部、320・・・波形成形部、330・・・測定部、340・・・判定部、400・・・試験装置、410・・・測定部、420・・・判定部、500・・・被試験デバイス、600・・・被試験デバイス
【特許請求の範囲】
【請求項1】
入力信号に応じた信号を出力するバッファ回路であって、
前記入力信号をベース端子に受け取る第1受信トランジスタと、
エミッタ端子およびコレクタ端子が前記第1受信トランジスタの対応する端子に接続され、前記バッファ回路が出力する信号レベルを制限する第1クランプ電圧をベース端子に受け取る、前記第1受信トランジスタと同一極性の第1クランプトランジスタと、
前記第1受信トランジスタおよび前記第1クランプトランジスタに対して共通に設けられ、前記第1受信トランジスタおよび前記第1クランプトランジスタに流れるエミッタ電流の総量を規定する第1電流規定部と
を備え、
前記第1受信トランジスタのエミッタ電圧に応じた出力信号を出力するバッファ回路。
【請求項2】
ベース端子が前記第1受信トランジスタのエミッタ端子および前記第1クランプトランジスタのエミッタ端子と接続され、ベース端子に受け取る信号に応じた前記出力信号を出力する、前記第1受信トランジスタおよび前記第1クランプトランジスタとは異なる極性の第1出力トランジスタを更に備える
請求項1に記載のバッファ回路。
【請求項3】
前記第1受信トランジスタは、前記入力信号の信号レベルが、前記第1クランプ電圧で規定される範囲内の場合に、前記入力信号に応じた信号レベルを有する信号を出力し、
前記第1クランプトランジスタは、前記入力信号の信号レベルが、前記第1クランプ電圧で規定される範囲外の場合に、前記第1クランプ電圧に応じた信号レベルを有する信号を出力する
請求項2に記載のバッファ回路。
【請求項4】
前記第1受信トランジスタは、前記入力信号の信号レベルに対して、ベースエミッタ間電圧を加算または減算した信号レベルの信号をエミッタ端子に生成し、
前記第1クランプトランジスタは、前記第1クランプ電圧に対して、ベースエミッタ間電圧を加算または減算した信号レベルの信号をエミッタ端子に生成し、
前記第1出力トランジスタは、ベース端子に受け取った信号の信号レベルに対して、ベースエミッタ間電圧を減算または加算した信号レベルの前記出力信号を出力する
請求項3に記載のバッファ回路。
【請求項5】
前記第1受信トランジスタ、前記第1クランプトランジスタ、および前記第1出力トランジスタのベースエミッタ間電圧は略等しい
請求項4に記載のバッファ回路。
【請求項6】
前記第1受信トランジスタと並列に設けられ、前記入力信号をベース端子に受け取る、前記第1受信トランジスタとは異なる極性の第2受信トランジスタと、
エミッタ端子およびコレクタ端子が前記第2受信トランジスタの対応する端子に接続され、ベース端子に前記第1クランプ電圧より小さい第2クランプ電圧を受け取る、前記第2受信トランジスタと同一極性の第2クランプトランジスタと、
前記第2受信トランジスタおよび前記第2クランプトランジスタに対して共通に設けられ、前記第2受信トランジスタおよび前記第2クランプトランジスタに流れるエミッタ電流の総量を規定する第2電流規定部と、
ベース端子が前記第2受信トランジスタのエミッタ端子および前記第2クランプトランジスタのエミッタ端子と接続され、ベース端子に受け取る信号に応じた出力信号を出力する、前記第2受信トランジスタおよび前記第2クランプトランジスタとは異なる極性の第2出力トランジスタと
を更に備える
請求項4に記載のバッファ回路。
【請求項7】
前記第1受信トランジスタは、前記入力信号の信号レベルが、前記第1クランプ電圧以下の場合に、前記入力信号の信号レベルに対してベースエミッタ間電圧を加算した信号レベルの信号を出力し、
前記第1クランプトランジスタは、前記入力信号の信号レベルが、前記第1クランプ電圧より大きい場合に、前記第1クランプ電圧に対してベースエミッタ間電圧を加算した信号レベルの信号を出力し、
前記第1出力トランジスタは、ベース端子に受け取った信号の信号レベルに対してベースエミッタ間電圧を減算した信号レベルの信号を出力し、
前記第2受信トランジスタは、前記入力信号の信号レベルが、前記第2クランプ電圧以上の場合に、前記入力信号の信号レベルに対してベースエミッタ間電圧を減算した信号レベルの信号を出力し、
前記第2クランプトランジスタは、前記入力信号の信号レベルが、前記第2クランプ電圧より小さい場合に、前記第2クランプ電圧に対してベースエミッタ間電圧を減算した信号レベルの信号を出力し、
前記第2出力トランジスタは、ベース端子に受け取った信号の信号レベルに対してベースエミッタ間電圧を加算した信号レベルの信号を出力する
請求項6に記載のバッファ回路。
【請求項8】
前記第1出力トランジスタのエミッタ端子と、前記第2出力トランジスタのエミッタ端子とが接続され、前記バッファ回路は、2つの当該エミッタ端子の接続点における信号を出力する
請求項6に記載のバッファ回路。
【請求項9】
前記第1出力トランジスタのエミッタ端子と、前記第2クランプトランジスタのベース端子との間に設けられた第1動作バイアス抵抗と、
前記第2出力トランジスタのエミッタ端子と、前記第1クランプトランジスタのベース端子との間に設けられた第2動作バイアス抵抗と
を更に備える請求項6に記載のバッファ回路。
【請求項10】
前記第1出力トランジスタのエミッタ端子、および前記第2出力トランジスタのエミッタ端子を、前記第1クランプ電圧および前記第2クランプ電圧の間の電位に接続する共通動作バイアス抵抗を更に備える
請求項6に記載のバッファ回路。
【請求項11】
前記第1受信トランジスタのベース端子と、前記第1クランプトランジスタのベース端子との間に設けられた第1ダイオードを更に備える
請求項2に記載のバッファ回路。
【請求項12】
前記入力信号を受け取る端子と、前記第1受信トランジスタのベース端子との間に設けられた受信側抵抗を更に備える
請求項11に記載のバッファ回路。
【請求項13】
前記第1受信トランジスタのベース端子と、前記第1クランプトランジスタのベース端子との間に前記第1ダイオードと並列に設けられ、前記第1ダイオードと異なる極性の第2ダイオードを更に備える
請求項12に記載のバッファ回路。
【請求項14】
前記第1クランプ電圧を受け取る端子と、前記第1クランプトランジスタのベース端子との間に設けられたクランプ側抵抗を更に備える
請求項13に記載のバッファ回路。
【請求項15】
前記第1出力トランジスタおよび前記第2出力トランジスタの接続点における信号を受け取り、当該信号に応じた信号を出力する出力バッファを更に備える
請求項8に記載のバッファ回路。
【請求項16】
入力信号を増幅して出力する増幅回路であって、
前記入力信号の信号レベルを、与えられるクランプ電圧に応じて制限するバッファ回路と、
前記バッファ回路が出力する信号を増幅して出力する増幅器と
を備え、
前記バッファ回路は、
前記入力信号をベース端子に受け取る第1受信トランジスタと、
エミッタ端子およびコレクタ端子が前記第1受信トランジスタの対応する端子に接続され、前記バッファ回路が出力する信号レベルを制限する第1クランプ電圧をベース端子に受け取る、前記第1受信トランジスタと同一極性の第1クランプトランジスタと、
前記第1受信トランジスタおよび前記第1クランプトランジスタに対して共通に設けられ、前記第1受信トランジスタおよび前記第1クランプトランジスタに流れるエミッタ電流の総量を規定する第1電流規定部と
を有し、
前記バッファ回路は、前記第1受信トランジスタのエミッタ電圧に応じた出力信号を出力する増幅回路。
【請求項17】
被試験デバイスを試験する試験装置であって、
前記被試験デバイスが出力する信号を増幅する増幅回路と、
前記増幅回路が出力する信号を測定する測定部と、
前記測定部における測定結果に基づいて、前記被試験デバイスの良否を判定する判定部と
を備え、
前記増幅回路は、
前記被試験デバイスから与えられる入力信号の信号レベルを、与えられるクランプ電圧に応じて制限するバッファ回路と、
前記バッファ回路が出力する信号を増幅して出力する増幅器と
を有し、
前記バッファ回路は、
前記入力信号をベース端子に受け取る第1受信トランジスタと、
エミッタ端子およびコレクタ端子が前記第1受信トランジスタの対応する端子に接続され、前記バッファ回路が出力する信号レベルを制限する第1クランプ電圧をベース端子に受け取る、前記第1受信トランジスタと同一極性の第1クランプトランジスタと、
前記第1受信トランジスタおよび前記第1クランプトランジスタに対して共通に設けられ、前記第1受信トランジスタおよび前記第1クランプトランジスタに流れるエミッタ電流の総量を規定する第1電流規定部と
を含み、
前記バッファ回路は、前記第1受信トランジスタのエミッタ電圧に応じた出力信号を出力する試験装置。
【請求項1】
入力信号に応じた信号を出力するバッファ回路であって、
前記入力信号をベース端子に受け取る第1受信トランジスタと、
エミッタ端子およびコレクタ端子が前記第1受信トランジスタの対応する端子に接続され、前記バッファ回路が出力する信号レベルを制限する第1クランプ電圧をベース端子に受け取る、前記第1受信トランジスタと同一極性の第1クランプトランジスタと、
前記第1受信トランジスタおよび前記第1クランプトランジスタに対して共通に設けられ、前記第1受信トランジスタおよび前記第1クランプトランジスタに流れるエミッタ電流の総量を規定する第1電流規定部と
を備え、
前記第1受信トランジスタのエミッタ電圧に応じた出力信号を出力するバッファ回路。
【請求項2】
ベース端子が前記第1受信トランジスタのエミッタ端子および前記第1クランプトランジスタのエミッタ端子と接続され、ベース端子に受け取る信号に応じた前記出力信号を出力する、前記第1受信トランジスタおよび前記第1クランプトランジスタとは異なる極性の第1出力トランジスタを更に備える
請求項1に記載のバッファ回路。
【請求項3】
前記第1受信トランジスタは、前記入力信号の信号レベルが、前記第1クランプ電圧で規定される範囲内の場合に、前記入力信号に応じた信号レベルを有する信号を出力し、
前記第1クランプトランジスタは、前記入力信号の信号レベルが、前記第1クランプ電圧で規定される範囲外の場合に、前記第1クランプ電圧に応じた信号レベルを有する信号を出力する
請求項2に記載のバッファ回路。
【請求項4】
前記第1受信トランジスタは、前記入力信号の信号レベルに対して、ベースエミッタ間電圧を加算または減算した信号レベルの信号をエミッタ端子に生成し、
前記第1クランプトランジスタは、前記第1クランプ電圧に対して、ベースエミッタ間電圧を加算または減算した信号レベルの信号をエミッタ端子に生成し、
前記第1出力トランジスタは、ベース端子に受け取った信号の信号レベルに対して、ベースエミッタ間電圧を減算または加算した信号レベルの前記出力信号を出力する
請求項3に記載のバッファ回路。
【請求項5】
前記第1受信トランジスタ、前記第1クランプトランジスタ、および前記第1出力トランジスタのベースエミッタ間電圧は略等しい
請求項4に記載のバッファ回路。
【請求項6】
前記第1受信トランジスタと並列に設けられ、前記入力信号をベース端子に受け取る、前記第1受信トランジスタとは異なる極性の第2受信トランジスタと、
エミッタ端子およびコレクタ端子が前記第2受信トランジスタの対応する端子に接続され、ベース端子に前記第1クランプ電圧より小さい第2クランプ電圧を受け取る、前記第2受信トランジスタと同一極性の第2クランプトランジスタと、
前記第2受信トランジスタおよび前記第2クランプトランジスタに対して共通に設けられ、前記第2受信トランジスタおよび前記第2クランプトランジスタに流れるエミッタ電流の総量を規定する第2電流規定部と、
ベース端子が前記第2受信トランジスタのエミッタ端子および前記第2クランプトランジスタのエミッタ端子と接続され、ベース端子に受け取る信号に応じた出力信号を出力する、前記第2受信トランジスタおよび前記第2クランプトランジスタとは異なる極性の第2出力トランジスタと
を更に備える
請求項4に記載のバッファ回路。
【請求項7】
前記第1受信トランジスタは、前記入力信号の信号レベルが、前記第1クランプ電圧以下の場合に、前記入力信号の信号レベルに対してベースエミッタ間電圧を加算した信号レベルの信号を出力し、
前記第1クランプトランジスタは、前記入力信号の信号レベルが、前記第1クランプ電圧より大きい場合に、前記第1クランプ電圧に対してベースエミッタ間電圧を加算した信号レベルの信号を出力し、
前記第1出力トランジスタは、ベース端子に受け取った信号の信号レベルに対してベースエミッタ間電圧を減算した信号レベルの信号を出力し、
前記第2受信トランジスタは、前記入力信号の信号レベルが、前記第2クランプ電圧以上の場合に、前記入力信号の信号レベルに対してベースエミッタ間電圧を減算した信号レベルの信号を出力し、
前記第2クランプトランジスタは、前記入力信号の信号レベルが、前記第2クランプ電圧より小さい場合に、前記第2クランプ電圧に対してベースエミッタ間電圧を減算した信号レベルの信号を出力し、
前記第2出力トランジスタは、ベース端子に受け取った信号の信号レベルに対してベースエミッタ間電圧を加算した信号レベルの信号を出力する
請求項6に記載のバッファ回路。
【請求項8】
前記第1出力トランジスタのエミッタ端子と、前記第2出力トランジスタのエミッタ端子とが接続され、前記バッファ回路は、2つの当該エミッタ端子の接続点における信号を出力する
請求項6に記載のバッファ回路。
【請求項9】
前記第1出力トランジスタのエミッタ端子と、前記第2クランプトランジスタのベース端子との間に設けられた第1動作バイアス抵抗と、
前記第2出力トランジスタのエミッタ端子と、前記第1クランプトランジスタのベース端子との間に設けられた第2動作バイアス抵抗と
を更に備える請求項6に記載のバッファ回路。
【請求項10】
前記第1出力トランジスタのエミッタ端子、および前記第2出力トランジスタのエミッタ端子を、前記第1クランプ電圧および前記第2クランプ電圧の間の電位に接続する共通動作バイアス抵抗を更に備える
請求項6に記載のバッファ回路。
【請求項11】
前記第1受信トランジスタのベース端子と、前記第1クランプトランジスタのベース端子との間に設けられた第1ダイオードを更に備える
請求項2に記載のバッファ回路。
【請求項12】
前記入力信号を受け取る端子と、前記第1受信トランジスタのベース端子との間に設けられた受信側抵抗を更に備える
請求項11に記載のバッファ回路。
【請求項13】
前記第1受信トランジスタのベース端子と、前記第1クランプトランジスタのベース端子との間に前記第1ダイオードと並列に設けられ、前記第1ダイオードと異なる極性の第2ダイオードを更に備える
請求項12に記載のバッファ回路。
【請求項14】
前記第1クランプ電圧を受け取る端子と、前記第1クランプトランジスタのベース端子との間に設けられたクランプ側抵抗を更に備える
請求項13に記載のバッファ回路。
【請求項15】
前記第1出力トランジスタおよび前記第2出力トランジスタの接続点における信号を受け取り、当該信号に応じた信号を出力する出力バッファを更に備える
請求項8に記載のバッファ回路。
【請求項16】
入力信号を増幅して出力する増幅回路であって、
前記入力信号の信号レベルを、与えられるクランプ電圧に応じて制限するバッファ回路と、
前記バッファ回路が出力する信号を増幅して出力する増幅器と
を備え、
前記バッファ回路は、
前記入力信号をベース端子に受け取る第1受信トランジスタと、
エミッタ端子およびコレクタ端子が前記第1受信トランジスタの対応する端子に接続され、前記バッファ回路が出力する信号レベルを制限する第1クランプ電圧をベース端子に受け取る、前記第1受信トランジスタと同一極性の第1クランプトランジスタと、
前記第1受信トランジスタおよび前記第1クランプトランジスタに対して共通に設けられ、前記第1受信トランジスタおよび前記第1クランプトランジスタに流れるエミッタ電流の総量を規定する第1電流規定部と
を有し、
前記バッファ回路は、前記第1受信トランジスタのエミッタ電圧に応じた出力信号を出力する増幅回路。
【請求項17】
被試験デバイスを試験する試験装置であって、
前記被試験デバイスが出力する信号を増幅する増幅回路と、
前記増幅回路が出力する信号を測定する測定部と、
前記測定部における測定結果に基づいて、前記被試験デバイスの良否を判定する判定部と
を備え、
前記増幅回路は、
前記被試験デバイスから与えられる入力信号の信号レベルを、与えられるクランプ電圧に応じて制限するバッファ回路と、
前記バッファ回路が出力する信号を増幅して出力する増幅器と
を有し、
前記バッファ回路は、
前記入力信号をベース端子に受け取る第1受信トランジスタと、
エミッタ端子およびコレクタ端子が前記第1受信トランジスタの対応する端子に接続され、前記バッファ回路が出力する信号レベルを制限する第1クランプ電圧をベース端子に受け取る、前記第1受信トランジスタと同一極性の第1クランプトランジスタと、
前記第1受信トランジスタおよび前記第1クランプトランジスタに対して共通に設けられ、前記第1受信トランジスタおよび前記第1クランプトランジスタに流れるエミッタ電流の総量を規定する第1電流規定部と
を含み、
前記バッファ回路は、前記第1受信トランジスタのエミッタ電圧に応じた出力信号を出力する試験装置。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【公開番号】特開2009−33726(P2009−33726A)
【公開日】平成21年2月12日(2009.2.12)
【国際特許分類】
【出願番号】特願2008−151021(P2008−151021)
【出願日】平成20年6月9日(2008.6.9)
【出願人】(390005175)株式会社アドバンテスト (1,005)
【Fターム(参考)】
【公開日】平成21年2月12日(2009.2.12)
【国際特許分類】
【出願日】平成20年6月9日(2008.6.9)
【出願人】(390005175)株式会社アドバンテスト (1,005)
【Fターム(参考)】
[ Back to top ]