パネル表示装置のデータドライバ
【課題】データドライバ内部に引出し配線の抵抗差を補正する補正抵抗を設けた構成においても、出力間のダイナミック特性の均一性検査等を可能としている。
【解決手段】表示パネルの複数のデータ線にそれぞれ接続される複数のドライバ出力端子と、前記複数のドライバ出力端子より出力信号をそれぞれ出力する複数の出力回路と、を備え、前記各出力回路は、前記出力信号を出力する出力バッファと、前記ドライバ出力端子に一端が接続された第１の抵抗と、前記出力バッファの出力ノードと、前記第１の抵抗の他端間に直列形態に接続された、第１のスイッチ及び第２の抵抗と、前記出力バッファの前記出力ノードと、前記第１の抵抗の前記他端間に、前記第１のスイッチ及び前記第２の抵抗と、並列形態に接続された第２のスイッチと、を備える
【解決手段】表示パネルの複数のデータ線にそれぞれ接続される複数のドライバ出力端子と、前記複数のドライバ出力端子より出力信号をそれぞれ出力する複数の出力回路と、を備え、前記各出力回路は、前記出力信号を出力する出力バッファと、前記ドライバ出力端子に一端が接続された第１の抵抗と、前記出力バッファの出力ノードと、前記第１の抵抗の他端間に直列形態に接続された、第１のスイッチ及び第２の抵抗と、前記出力バッファの前記出力ノードと、前記第１の抵抗の前記他端間に、前記第１のスイッチ及び前記第２の抵抗と、並列形態に接続された第２のスイッチと、を備える
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、パネル表示装置のデータドライバに関し、特に薄型表示装置（ＬＣＤ、ＯＬＥＤ表示装置）のデータ線を駆動するドライバに関する。
【背景技術】
【０００２】
近年、液晶表示装置や有機発光ダイオード表示装置等の薄型の表示装置が多く製品化されている。この表示装置の駆動方式の１つにアクティブマトリクス方式がある。図３を参照して、アクティブマトリクス駆動方式の薄型表示装置（液晶表示装置及び有機発光ダイオード表示装置）の典型的な構成について概説しておく。なお、図３（Ａ）には、薄型表示装置の要部構成がブロック図にて示され、図３（Ｂ）には、液晶表示装置の表示パネルの単位画素の要部構成、図３（Ｃ）には、有機発光ダイオード表示装置の表示パネルの単位画素の要部構成がそれぞれ示されている。図３（Ｂ）及び図３（Ｃ）の単位画素は、模式的な等価回路で示す。
【０００３】
図３（Ａ）を参照すると、一般に、アクティブマトリクス駆動方式の薄型表示装置は、電源回路９４０、表示コントローラー９５０、表示パネル９６０、ゲートドライバ９７０、データドライバ９８０で構成される。表示パネル９６０は、画素スイッチ９６４と表示素子９６３を含む単位画素がマトリクス状に配置され（例えばカラーＳＸＧＡ（Ｓｕｐｅｒ ｅＸｔｅｎｄｅｄ Ｇｒａｐｈｉｃｓ Ａｒｒａｙ）パネルの場合、１２８０×３画素列×１０２４画素行）、各単位画素にゲートドライバ９７０から出力される走査信号を送る走査線９６１と、データドライバ９８０の出力バッファ（不図示）から出力される階調電圧信号を送るデータ線９６２とが格子状に配線される。なお、ゲートドライバ９７０及びデータドライバ９８０は、表示コントローラー９５０によって制御され、それぞれ必要なクロックＣＬＫ、制御信号等が表示コントローラー９５０より供給され、映像データは、デジタル信号にてデータドライバ９８０に供給される。電源回路９４０はゲートドライバ９７０、データドライバ９８０に必要な電源を供給する。表示パネル９６０は、半導体基板で構成され、特に大画面表示装置ではガラス基板やプラスチック基板等の絶縁性基板上に薄膜トランジスタ（ＴＦＴ）で画素スイッチ等を形成した半導体基板が広く使われている。
【０００４】
上記表示装置は、画素スイッチ９６４のオン・オフを走査信号により制御し、画素スイッチ９６４がオンとなるときに、映像データに対応した階調電圧信号が表示素子９６３に印加され、該階調電圧信号に応じて表示素子９６３の輝度が変化することで画像を表示するものである。
【０００５】
１画面分のデータの書き換えは、１フレーム期間（６０Ｈｚ駆動時は通常、約０．０１７秒）で行われ、各走査線９６１で１画素行毎（ライン毎）、順次、選択（画素スイッチ９６４がオン）され、選択期間内に、各データ線９６２より階調電圧信号が画素スイッチ９６４を介して表示素子９６３に供給される。なお、走査線で複数画素行を同時に選択したり、６０Ｈｚ以上のフレーム周波数で駆動される場合もある。
【０００６】
液晶表示装置の場合、図３（Ａ）及び図３（Ｂ）を参照すると、表示パネル９６０は、単位画素として画素スイッチ９６４と透明な画素電極９７３をマトリクス状に配置した半導体基板と、面全体に１つの透明な電極９７４を形成した対向基板と、これら２枚の基板を対向させて間に液晶を封入した構造からなる。なお単位画素を構成する表示素子９６３は、画素電極９７３、対向基板電極９７４、液晶容量９７１及び補助容量９７２を備えている。また表示パネルの背面に光源としてバックライトを備えている。走査線９６１からの走査信号により画素スイッチ９６４がオン（導通）となるときに、データ線９６２からの階調電圧信号が画素電極９７３に印加され、各画素電極９７３と対向基板電極９７４との間の電位差により液晶を透過するバックライトの透過率が変化し、画素スイッチ９６４がオフ（非導通）とされた後も、該電位差を液晶容量９７１及び補助容量９７２で一定期間保持することで表示が行われる。なお、液晶表示装置の駆動では液晶の劣化を防ぐため、対向基板電極９７４のコモン電圧に対して画素ごと通常１フレーム周期で電圧極性（正又は負）を切替える駆動（反転駆動）が行われる。代表的な駆動として、隣接画素間で異なる電圧極性となるようなドット反転駆動や隣接データ線間で異なる電圧極性となるようなカラム反転駆動がある。データ線９６２には、ドット反転駆動では１選択期間（１データ期間）毎に異なる電圧極性の階調電圧信号が出力され、カラム反転駆動では１選択期間（１データ期間）毎に同じ電圧極性の階調電圧信号が出力される。
【０００７】
有機発光ダイオード表示装置の場合、図３（Ａ）及び図３（Ｃ）を参照すると、表示パネル９６０は、単位画素として、画素スイッチ９６４、及び、２つの薄膜電極層に挟まれた有機膜からなる有機発光ダイオード９８２、有機発光ダイオード９８２に供給する電流を制御する薄膜トランジスタ（ＴＦＴ）９８１をマトリクス状に配置した半導体基板からなる。ＴＦＴ９８１と有機発光ダイオード９８２は、異なる電源電圧が供給される電源端子９８４、９８５との間に直列形態で接続されており、ＴＦＴ９８１の制御端子電圧を保持する補助容量９８３を更に備える。なお、１画素に対応した表示素子９６３は、ＴＦＴ９８１、有機発光ダイオード９８２、電源端子９８４、９８５及び補助容量９８３で構成される。走査線９６１からの走査信号により画素スイッチ９６４がオン（導通）となるときに、データ線９６２からの階調電圧信号がＴＦＴ９８１の制御端子に印加され、該階調電圧信号に対応した電流が、ＴＦＴ９８１から有機発光ダイオード９８２に供給され、電流に応じた輝度で有機発光ダイオード９８２が発光することで表示が行われる。画素スイッチ９６４がオフ（非導通）とされた後も、ＴＦＴ９８１の制御端子に印加された該階調電圧信号を補助容量９８３で一定期間保持することで発光が保持される。なお画素スイッチ９６４、ＴＦＴ９８１はｎチャネル型トランジスタの例を示すが、ｐチャネル型トランジスタで構成することも可能である。また有機ＥＬ素子は電源端子９８４側に接続される構成も可能である。また、有機発光ダイオード表示装置の駆動では、液晶表示装置のような反転駆動は必要なく、１選択期間（１データ期間）毎に画素に対応した階調電圧信号が出力される。なお、有機発光ダイオード表示装置は、上記に説明したデータ線９６２からの階調電圧信号に対応して表示を行う構成とは別に、データドライバから出力された階調電流信号を受けて表示を行う構成もある。
【０００８】
前述したように、上記表示装置において、１画面分のデータの書き換えは、１フレーム期間（６０Ｈｚ駆動時は通常、約０．０１７秒）で行われ、各走査線で１画素行毎（ライン毎）、順次、選択（画素スイッチがオン）され、選択期間内に、各データ線より階調電圧信号が画素スイッチを介して表示素子部に供給される。１選択期間は、およそ１フレーム期間を走査線数で割った時間とされる。データドライバは、上記選択期間ごとに映像データに応じた階調電圧信号を各データ線に出力する。以下では、アクティブマトリクス型表示装置を駆動するデータドライバについて説明する。
【０００９】
データドライバは、外部から印加されるγ電圧を抵抗で分圧して階調特性に対応した参照電圧を生成し、入力される映像デジタルデータに基づき、対応する参照電圧を選択するＤ／Ａコンバータ（デジタルアナログ変換回路）を備えている。選択された参照電圧は電圧フォロアの出力バッファ（出力アンプ）に入力される。Ｄ／Ａコンバータ及び出力バッファは、表示パネルのデータ線数に対応して複数個設けられ、データ線ごとに映像データに対応した階調電圧信号を表示パネルのデータ線に出力する。なお、データドライバは、一般的に個別半導体のドライバＬＳＩ（Ｌａｒｇｅ Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）として形成され、表示パネルのデータ線数に応じて１個又は複数個のドライバＬＳＩが表示パネルに実装されることにより、各ドライバＬＳＩから表示パネルのデータ線への階調電圧信号の供給が行われる。
【００１０】
近年、テレビやパソコン用ディスプレイに使用される表示装置では、大画面化・高精細化が進んでいる。それに伴い表示パネルのデータ線数は増加し、データドライバ（ドライバＬＳＩ）には、多出力化（多ピン化）の要求が高まっている。例えば、フルＨＤ（フルハイビジョン）対応（縦１０８０×横１９２０×ＲＧＢ）の液晶テレビ等の場合、データ線数は、１９２０×３本である。このとき必要なデータドライバ（ドライバＬＳＩ）の個数は、表示パネルのデータ線に接続されるデータドライバ１個当りの出力数が７２０出力なら８個、９６０出力なら６個、１４４０出力なら４個が必要となる。実装するデータドライバの個数が少ない方が実装に必要な部材も減るため低コスト化が可能となる。しかしながら、ドライバＬＳＩが多ピン化されると、データドライバ（ドライバＬＳＩ）の出力パッドの間隔が表示パネルの表示部のデータ線の間隔より小さいため、表示部端部からドライバＬＳＩのＰＡＤへと接続するファンアウト領域の引出し配線の長さの差（最長と最短の差）が増加し、引出し配線の抵抗差増加によって表示ムラが発生する場合がある。この対策として、引出し配線の抵抗差を小さくする方法が提案されている。
【００１１】
図４は、薄型表示パネルの構成を模式的に示す図である。図４には、表示パネル９０、表示部９１、走査線駆動回路９２、データドライバ（ドライバＬＳＩ）１００が示されている。データドライバ１００は、シリコンＬＳＩ又はシリコンＬＳＩをテープ形状の薄膜フィルムでパッケージ化したもの（ＴＣＰやＣＯＦという）が用いられている。
【００１２】
図４に示した例では、データドライバ１００は便宜上３個の例を示しているが、表示パネルのデータ線数とデータドライバ１００の出力数によってデータドライバ１００の個数が異なる。大型の表示パネルを有する表示装置では、表示パネル９０を、複数のデータドライバ１００を用いて駆動する構成が用いられ、表示パネル９０は、データドライバ１００の数と同数の領域に区分されており、各領域は、それぞれに対応するデータドライバ１００によって駆動される。
【００１３】
データドライバ１００のドライバ出力端子（ＴＣＰ（Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ）やＣＯＦ（Ｃｈｉｐ Ｏｎ Ｆｉｌｍ）の出力パッドとしてもよい）の端子ピッチは表示部９１に配線されるデータ線の間隔よりも狭い。
【００１４】
表示部９１のデータ線を、データドライバ１００と接続するため、表示部９１の端部からデータドライバ１００までのファンアウト領域９９において、データ線の引出し配線が隣接配線との間隔を、狭めながら扇状に斜めに配線されている。
【００１５】
このため、引出し配線は、データドライバ１００のチップ中央で短く（抵抗小）、チップ端で長い（抵抗大）。引出し配線の抵抗差が大きいと、データドライバ１００から出力される階調電圧信号のデータ線駆動波形（鈍り等）に大きな差が生じる。
【００１６】
このため、同一階調の階調電圧信号を出力する場合でも、信号波形の鈍りの差により画素への書き込み率が異なり、チップの中央側と端部側のデータ線にそれぞれ対応する表示領域で輝度差が生じて表示ムラとなる場合がある。
【００１７】
近年、データドライバは多出力化が求められ、従来の７２０出力以下から、９６０出力や１０００出力以上の要求がある。データドライバ１００の出力数が増加するほど、引出し配線の抵抗差が増加し、表示ムラが発生しやすくなる。
【００１８】
なお、走査線駆動回路９２も、ゲートドライバ（ＬＳＩ）の場合は、データドライバ１００と同様の引出し配線形状となるが、表示パネル９０上に薄膜トランジスタ回路で構成される場合には、出力間で引出し配線は等長配線とされる場合もある。
【００１９】
ファンアウト領域９９のデータ線（又はゲート線）の引出し配線の抵抗差を小さくなるように補正する方法が、特許文献１（特開平１０−１５３７９１号公報）に開示されている。特許文献１では、液晶表示部の端縁部に配置した複数の表示側電極とＴＣＰの接続部に配置した複数の端子側電極と、対応する複数個の表示側電極と、複数個の端子側電極との間を接続し、複数個の端子側電極からその配置方向と同方向に延びる平行配線部、及び平行配線部から放射状に延びて複数個の表示側電極に達する放射配線部を備え、対応する複数個の表示側電極と、複数個の端子側電極との配線距離が近いほど平行配線部の長さを長くし、配線幅を狭く形成した配線電極を備え、配線電極における平行配線部の一部をその配線長に応じて１つ以上の屈曲部を有し、配線電極の配線抵抗を略一致させる屈曲配線部を形成した構成の液晶表示装置が開示されている。特許文献１の発明は、長さが短いチップ中央側の引出し配線を屈曲させて、チップ端側の引出し配線と抵抗値を揃えるものである。
【００２０】
しかしながら、引出し配線を屈曲させると、隣接配線間の間隔が狭くなり、隣接配線間の短絡や屈曲部の断線が発生しやすくなり、表示パネルの歩留まりが低下する可能性がある。
【００２１】
一方、引出し配線の抵抗差を補正するための構成として、ドライバＬＳＩの出力部に補正抵抗を設ける構成が特許文献２（特開２００４−７０３１７号公報）に開示されている。図５は、特許文献２の図５を引用した図である。図５において、データドライバ１００の各出力に対応した出力バッファ群１０１と、ドライバ出力端子群１０２との間に補正抵抗群１０９が設けられ、各補正抵抗は、対応するファンアウト領域９９における引出し配線の抵抗値との合計値が同等となるように設定される。
【００２２】
図５では、補正抵抗群１０９は、ファンアウト領域９９における長さが最も長い（抵抗大の）引出し配線に対応するチップ端（データドライバ１００の出力ＯＵＴ１、ＯＵＴ３８４）の補正抵抗の抵抗値は０Ωとされ、ファンアウト領域９９における長さが最も短い（抵抗小の）引出し配線に対応するチップ中央（データドライバ１００の出力ＯＵＴ９２、ＯＵＴ９３）の補正抵抗の抵抗値は１０６９Ωとされ、チップ端（データドライバ１００の出力ＯＵＴ１又はＯＵＴ３８４）からチップ中央に向かって補正抵抗値が増加するように設定されている。
【００２３】
図６は、関連技術として、表示装置のデータドライバ（ドライバＬＳＩ）の一般的な出力構成を説明するための図である（図６は、本発明者により作成されたものである）。図６を参照すると、データドライバ１００は、複数のドライバ出力端子（ＰＡＤ）１０２＿１〜１０２＿４と、複数のドライバ出力端子（ＰＡＤ）１０２＿１〜１０２＿４にそれぞれ一端が接続された出力保護抵抗１０４＿１〜１０４＿４と、出力バッファ１０１＿１〜１０１＿４と、複数の出力バッファ１０１＿１〜１０１＿４の出力ノードと、複数の出力保護抵抗１０４＿１〜１０４＿４の他端間にそれぞれ接続された複数の出力スイッチ１０３＿１〜１０３＿４を備えている。なお、図６では、単に説明の簡単化のため、出力バッファ１０１、ドライバ出力端子（ＰＡＤ）１０２、出力スイッチ１０３、出力保護抵抗１０４は、４個が表示されている。
【００２４】
出力バッファ（アンプ）１０１＿１〜１０１＿４は、各データ線９６＿１〜９６＿４に出力する映像信号を増幅出力する。複数の出力スイッチ１０３＿１〜１０３＿４は、共通の制御信号Ｓ１に応じて、出力バッファ１０１＿１〜１０１＿４から対応するデータ線への階調電圧信号出力を一時的に遮断する機能を有する。複数の出力スイッチ１０３＿１〜１０３＿４は、例えば、階調信号の切替り時に一時的にオフとされ、階調信号の切替りに伴う遷移ノイズがデータ線に伝達されることを防止するために用いられる。あるいは、消費電力を低減するため、隣接データ線間を短絡してデータ線容量の電荷回収を行うときに、出力スイッチ１０３＿１〜１０３＿４を共通にオフとし、出力バッファ１０１＿１〜１０１＿４と対応するデータ線との間を遮断するために用いられる。出力保護抵抗１０４＿１〜１０４＿４は、静電破壊を防止するために設けられ、各出力で同等の抵抗値に設定される。
【先行技術文献】
【特許文献】
【００２５】
【特許文献１】特開平１０−１５３７９１号公報
【特許文献２】特開２００４−７０３１７号公報
【発明の概要】
【発明が解決しようとする課題】
【００２６】
以下に関連技術の分析を与える。
【００２７】
特許文献１のように、引出し配線を屈曲させる場合、隣接配線間の短絡や屈曲部での断線等が発生しやすくなり、表示パネルの歩留まりが低下する。
【００２８】
特許文献２のように、データドライバ（ドライバＬＳＩ）内部に引出し配線の抵抗差を補正する補正抵抗を設ける場合、出力間で補正抵抗値が異なるため、データドライバの出力間のダイナミック特性の均一性の検査が困難になる。具体的には、例えば、出力バッファ（出力アンプ）のスルーレートの出力間均一性をテスタ（測定装置）等で検査することは困難になる。
【課題を解決するための手段】
【００２９】
上記問題点の少なくとも１つを解決するため、本発明は概略以下の構成とされる（ただし、以下に制限されない）。
【００３０】
本発明によれば、表示パネルの複数のデータ線にそれぞれ接続される複数のドライバ出力端子と、前記複数のドライバ出力端子より出力信号をそれぞれ出力する複数の出力回路と、を備え、前記各出力回路は、前記出力信号を出力する出力バッファと、前記ドライバ出力端子に一端が接続された第１の抵抗と、前記出力バッファの出力ノードと、前記第１の抵抗の他端間に直列形態に接続された、第１のスイッチ及び第２の抵抗と、前記出力バッファの前記出力ノードと、前記第１の抵抗の前記他端間に、前記第１のスイッチ及び前記第２の抵抗と、並列形態に接続された第２のスイッチと、を備えた、表示パネルのデータドライバが提供される。
【発明の効果】
【００３１】
本発明によれば、データドライバ内部に引出し配線の抵抗差を補正する補正抵抗を設けた構成においても、出力間のダイナミック特性の均一性検査等を可能としている。
【図面の簡単な説明】
【００３２】
【図１】本発明の第１実施形態を示すレベルシフト回路を示す図である。
【図２】本発明の第２実施形態を示すレベルシフト回路を示す図である。
【図３】表示装置の構成の概略を説明する図である。
【図４】薄型表示パネルの概略構成を示す図である。
【図５】特許文献２のデータドライバの出力構成を示す図である。
【図６】関連技術のデータドライバの出力構成を示す図である。
【発明を実施するための形態】
【００３３】
本発明を実施するための好ましい形態について説明する。いくつかの好ましい形態において、ドライバ出力端子より階調信号を出力する出力回路を複数（Ｎ個）備えている。例えば第１の出力回路は、出力バッファ（例えば１０１＿１）と、一のドライバ出力端子（例えば１０２＿１）に一端が接続された第１の抵抗（例えばｒ１１）と、前記出力バッファ（例えば１０１＿１）の出力ノードと、前記第１の抵抗（例えばｒ１１）の他端間に直列形態で接続された第１のスイッチ（例えばＳＷ１１）及び第２の抵抗（例えばｒ１２）と、前記出力バッファの前記出力ノードと前記第１の抵抗の前記他端間に、前記第１のスイッチ及び前記第２の抵抗と並列形態で接続された第２のスイッチ（例えばＳＷ１２）と、を備える。第２乃至第Ｎの出力回路も同様の構成とされ、各出力回路の第２の抵抗（ｒ１２、ｒ２２、ｒ２３、ｒ２４）は、データドライバ内においてデータ線の引出し配線間の抵抗差を補正する補正抵抗群（１０９）である。また、各出力回路の第２のスイッチ（ＳＷ１２、ＳＷ２２、ＳＷ２３、ＳＷ２４）は、テストスイッチ群（１０５）である。
【００３４】
前記第１の抵抗（ｒ１１、ｒ２１、ｒ３１、ｒ４１）は、複数の前記出力回路において、それぞれ同等の抵抗値に設定される。前記第２の抵抗（ｒ１２、ｒ２２、ｒ３２、ｒ４２）は、複数の前記出力回路ごとに対応する表示パネルのデータ線のファンアウト領域（９９）の配線抵抗（Ｒ１３、Ｒ２３、Ｒ３３、Ｒ４３）に応じて設定される。複数の前記出力回路間で、前記第２の抵抗と前記配線抵抗の合計抵抗値（ｒ１２＋Ｒ１３、Ｒ２２＋Ｒ２３、Ｒ３２＋Ｒ３３、Ｒ４２＋Ｒ４３）の最大と最小の差が、前記配線抵抗間の抵抗値（Ｒ１３、Ｒ２３、Ｒ３３、Ｒ４３）の最大と最小の差より小さくなるように設定される。
【００３５】
前記第１の抵抗（ｒ１１、ｒ２１、ｒ３１、ｒ４１）は、複数の前記出力回路において、それぞれ同等の抵抗値に設定され、前記第２の抵抗（ｒ１２、ｒ２２、ｒ３２、ｒ４２）は、複数の前記出力回路ごとに、対応する表示パネルのデータ線のファンアウト領域の配線抵抗に応じて設定される。
【００３６】
前記第１及び第２のスイッチ（（ＳＷ１１、ＳＷ２１、ＳＷ３１、ＳＷ４１）、（ＳＷ１２、ＳＷ２２、ＳＷ３２、ＳＷ４２））は、複数の前記出力回路に対して、それぞれ共通の第１及び第２の制御信号（Ｓ１、Ｓ２）でオン又はオフが制御され、予め定められた所定の検査時に、前記第１及び第２の制御信号（Ｓ１、Ｓ２）により、前記第１及び第２のスイッチが、それぞれオフ、オンとされる。
【００３７】
前記第１及び第２のスイッチは、複数の前記出力回路に対して、それぞれ共通の第１及び第２の制御信号でオン又はオフが制御され、例えば表示パネルのデータ線へ出力信号を出力する時は、前記第１の制御信号（Ｓ１）により、前記第１のスイッチ（ＳＷ１１、ＳＷ２１、ＳＷ３１、ＳＷ４１）はオン状態とされ、前記第２の制御信号（Ｓ２）により、前記第２のスイッチ（ＳＷ１２、ＳＷ２２、ＳＷ３２、ＳＷ４２）はオフとされる。第２の制御信号（Ｓ２）により前記第２のスイッチ（ＳＷ１２、ＳＷ２２、ＳＷ３２、ＳＷ４２）がオンのときは、前記第１の制御信号（Ｓ１）により前記第１のスイッチ（ＳＷ１１、ＳＷ２１、ＳＷ３１、ＳＷ４１）はオフとされる。なお、前記第１のスイッチ（ＳＷ１１、ＳＷ２１、ＳＷ３１、ＳＷ４１）は、前記第１の制御信号（Ｓ１）により、通常オンとされるが、階調信号の切替り時に一時的にオフとされたり、あるいは、隣接データ線間を短絡してデータ線容量の電荷回収を行うとき等に、一時的にオフとされる場合もある。すなわち、前記第１のスイッチ（ＳＷ１１、ＳＷ２１、ＳＷ３１、ＳＷ４１）がオフ、前記第２のスイッチ（ＳＷ１２、ＳＷ２２、ＳＷ３２、ＳＷ４２）がオフの場合もある。前記第１及び第２のスイッチは、それぞれトランジスタスイッチで構成される。
【００３８】
特に制限されないが、本発明によれば、データドライバ内においてデータ線の引出し配線間の抵抗差を補正する補正抵抗群（ｒ１２、ｒ２２、ｒ３２、ｒ４２）を設けた構成においても、前記第１及び第２のスイッチをそれぞれオフ、オンとすることで、出力間のダイナミック特性の均一性検査等を可能としており、例えばシリコンＬＳＩのデータドライバに適用して好適とされる。以下、例示的な実施形態に即して説明する。
【００３９】
＜第１の実施形態＞
図１は、本発明の第１実施形態を示す図である。図１において、図４乃至図６と同一又は同等の素子については同じ参照符号を用いている。図１において、データドライバ１００は、表示部９１の複数のデータ線９６＿１〜９６＿４へ複数のドライバ出力端子１０２＿１〜１０２＿４よりそれぞれ階調信号を出力する複数の出力回路１１０＿１〜１１０＿４を備えている。複数の出力回路１１０＿１〜１１０＿４は、それぞれ、出力バッファ１０１＿１〜１０１＿４、ドライバ出力端子１０２＿１〜１０２＿４、出力スイッチＳＷ１１、ＳＷ２１、ＳＷ３１、ＳＷ４１、出力保護抵抗ｒ１１、ｒ２１、ｒ３１、ｒ４１、テストスイッチＳＷ１２、ＳＷ２２、ＳＷ３２、ＳＷ４２、補正抵抗ｒ１２、ｒ２２、ｒ３２、ｒ４２を備えている。なお、図１では、１０１は、出力バッファ群（１０１＿１、１０１＿２、１０１＿３、１０１＿４）、１０２はドライバ出力端子群（１０２＿１、１０２＿２、１０２＿３、１０２＿４）、１０３は、出力スイッチ群（第１のスイッチ群）（ＳＷ１１、ＳＷ２１、ＳＷ３１、ＳＷ４１）、１０４は出力保護抵抗群（ｒ１１、ｒ２１、ｒ３１、ｒ４１）、１０５はテストスイッチ群（第２のスイッチ群）（ＳＷ１２、ＳＷ２２、ＳＷ３２、ＳＷ４２）、１０９は補正抵抗群（ｒ１２、ｒ２２、ｒ３２、ｒ４２）を表している。
【００４０】
複数の出力回路は、複数のデータ線に対応して設けられるが、図１では、単に説明の簡単化のため、４個の出力回路を代表して示している。なお、複数の出力回路の各入力端には、データドライバに入力される映像デジタルデータに基づき、各出力回路に対応したＤ／Ａコンバータ（デジタルアナログ変換回路）（不図示）で選択された参照電圧が入力される。また、図４で説明したのと同様に、ドライバ出力端子群１０２のピッチ（出力端子の間隔）は、表示部９１に配線されるデータ線の間隔より狭く、表示部９１の端部からデータドライバ１００までのファンアウト領域９９において、データ線の引出し配線が、隣接配線との間隔を狭めながら扇状に斜めに配線されている。また、データドライバ１００はシリコンＬＳＩ又はシリコンＬＳＩをテープ形状の薄膜フィルムでパッケージ化したＴＣＰやＣＯＦで表示パネルに実装される。図１では、データドライバ１００はシリコンＬＳＩを直接表示パネルに実装したイメージ（例えばＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ））が示されているが、データドライバ１００がＴＣＰやＣＯＦで表示パネルに実装される場合には、表示パネルのデータ線の引出し配線と接続される図１のドライバ出力端子群１０２を、ＴＣＰやＣＯＦの出力パッド群に置換えられる。
【００４１】
データドライバ１００の出力回路（例えば１１０＿１）は、
階調信号を増幅出力する出力バッファ（１０１＿１）と、
ドライバ出力端子（１０２＿１）に一端が接続された出力保護抵抗（ｒ１１）と、
出力バッファ（１０１＿１）の出力ノードと、出力保護抵抗（ｒ１１）の前記一端と反対側の他端間に、直列形態に接続された出力スイッチ（ＳＷ１１）及び補正抵抗（ｒ１２）と、
出力バッファ（１０１＿１）の出力ノードと、出力保護抵抗（ｒ１１）の他端間に、出力スイッチ（ＳＷ１１）及び補正抵抗（ｒ１２）の直列回路と、並列形態に接続されたテストスイッチ（ＳＷ１２）とを備える。なお、図１には、出力バッファ（１０１＿１）の出力ノード側に出力スイッチ（ＳＷ１１）が接続され、出力保護抵抗（ｒ１１）側に補正抵抗（ｒ１２）が接続された構成が示されている。他の出力回路１１０＿２、１１０＿３、１１０＿４も１１０＿１と同様の構成とされる。
【００４２】
出力スイッチ群１０３及びテストスイッチ群１０５の各スイッチは、同一構造（同一サイズ）の素子で形成され、出力保護抵抗群１０４（ｒ１１、ｒ１２、ｒ１３、ｒ１４）はそれぞれ同等の抵抗値に設定される（ｒ１１＝ｒ１２＝ｒ１３＝ｒ１４）。
【００４３】
補正抵抗群１０９（ｒ１２、ｒ２２、ｒ３２、ｒ４２）は、対応する表示パネルのデータ線のファンアウト領域９９の引出し配線の抵抗（Ｒ１３、Ｒ２３、Ｒ３３、Ｒ４３）に応じて設定される。好ましくは、補正抵抗群１０９は、ファンアウト領域９９における引出し配線が最も長い（抵抗大）のチップ端側（抵抗Ｒ１３又はＲ４３の引出し配線）の補正抵抗の抵抗値はおよそ０Ωとされ、ファンアウト領域９９における引出し配線が最も短い（抵抗小）のチップ中央（抵抗Ｒ２３、Ｒ３３の中間の引出し配線）の補正抵抗の抵抗値は最大とされ、チップ端からチップ中央に向かって補正抵抗値が増加するように設定される。
【００４４】
なお、出力間で補正抵抗と引出し配線抵抗の合計抵抗値の最大と最小の差が、引出し配線間の配線抵抗値の最大と最小の差より十分小さくなるように設定される。
【００４５】
好ましくは、出力間で補正抵抗と引出し配線抵抗の合計抵抗値の最大と最小の差が、僅差（予め定められた値以下）とされる。
【００４６】
更に好ましくは、補正抵抗と引出し配線の抵抗の合計抵抗値が、出力間で同等となるように、
（ｒ１２＋Ｒ１３）≒（ｒ２２＋Ｒ２３）≒（ｒ３２＋Ｒ３３）≒（ｒ４２＋Ｒ４３）
とされる。
【００４７】
出力スイッチ群１０３及びテストスイッチ群１０５の各スイッチはトランジスタスイッチで構成することができる。好ましくは、ＣＭＯＳスイッチ（ＰＭＯＳトランジスタとＮＭＯＳトランジスタを並列接続し、それぞれのゲート端子に相補な制御信号が入力されるスイッチ）で構成される。また、テストスイッチ群１０５の各スイッチは、出力間の均一性検査ができればよいので、比較的小さい同一サイズのトランジスタスイッチで構成することができる。
【００４８】
均一性検査時は、出力スイッチ群１０３（ＳＷ１１、ＳＷ２１、ＳＷ３１、ＳＷ４１）はオフとされるため、テストスイッチ群１０５（ＳＷ１２、ＳＷ２２、ＳＷ３２、ＳＷ４２）のオン抵抗が高くても、検査に支障はない。
【００４９】
したがって、テストスイッチ群１０５（ＳＷ１２、ＳＷ２２、ＳＷ３２、ＳＷ４２）によるデータドライバ１００の面積増加はほとんど生じない。
【００５０】
また、補正抵抗群１０９（ｒ１２、ｒ２２、ｒ３２、ｒ４２）も比較的抵抗値の高い抵抗材料で構成することにより、データドライバ１００の面積増加はほとんど生じない。
【００５１】
データドライバ１００において、出力スイッチ群１０３とテストスイッチ群１０５は、それぞれ出力間で共通の制御信号Ｓ１、Ｓ２でそれぞれオン又はオフが制御される。
【００５２】
図１では、データドライバ１００が表示パネルに実装されたイメージで示されているが、データドライバ１００の特性検査は表示パネルの実装前に行われる。特性検査は、データドライバ１００がウェハー状態又はＴＣＰやＣＯＦ等の状態で行われ、各ドライバ出力端子やパッドから出力される信号特性をテスター等で検査する。
【００５３】
出力間のダイナミック特性の均一性検査として、例えば、出力バッファ（出力アンプ）群１０１のスルーレートの出力間均一性をテスター等で検査する。このような特性検査において、制御信号Ｓ１により、出力スイッチ群１０３はオフとされ、制御信号Ｓ２により、テストスイッチ群１０５はオンとされ、出力保護抵抗群１０４は活性、補正抵抗群１０９は非活性とされる。
【００５４】
これにより、出力バッファ群１０１からそれぞれ出力される階調信号は、出力間で異なる抵抗値を有する補正抵抗群１０９を介さずに、テストスイッチ群１０５と出力保護抵抗群１０４を介して、ドライバ出力端子群１０２から出力される信号の均一性が検査される。テストスイッチ群１０５と出力保護抵抗群１０４は、同一構造の素子や同一抵抗値で形成されているため、均一性検査は容易に実施することができる。なお、テストの結果、均一性が悪いものは、不良品として除外される。
【００５５】
また、補正抵抗群１０９の各補正抵抗の製造ばらつき等の検査は、制御信号Ｓ１、Ｓ２により、出力スイッチ群１０３をオンとし、テストスイッチ群１０５をオフとして検査することができる。均一性等の各検査をパスした良品のデータドライバ１００が表示パネルに実装される。
【００５６】
データドライバ１００が、表示部９１の各データ線（９６＿１、９６＿２、９６＿３、９６＿４）へ出力信号を出力する時は、制御信号Ｓ２により、テストスイッチ群１０５は、オフとされている。出力バッファ群１０１からそれぞれ出力される階調信号は、出力スイッチ群１０３、補正抵抗群１０９、出力保護抵抗群１０４を介して、ドライバ出力端子群１０２から各データ線へ出力される。補正抵抗群１０９とファンアウト領域９９の引出し配線の各出力ごとの合計抵抗値の最大と最小の差が十分小さく設定されているため、表示ムラの発生を防止することができる。
【００５７】
図１では、所定の特性検査時に、出力バッファ群１０１から出力される階調信号を、補正抵抗群１０９を介さずに、ドライバ出力端子群１０２から出力する構成としているため、出力バッファ群１０１のダイナミック特性の出力均一性検査等を容易に行うことができる。
【００５８】
なお、出力保護抵抗１０４（ｒ１１、ｒ１２、ｒ１３、ｒ１４）は、抵抗素子の構成にのみに制限されるものでなく、出力スイッチ（トランジスタスイッチ）のドレイン又はソース端子側に、出力スイッチと一体で形成される抵抗性領域で構成してもよい。
【００５９】
関連技術との相違点は、関連技術（図５）では、データドライバ１００の出力バッファから出力される階調信号が、出力毎に、異なる抵抗値を有する補正抵抗を介してドライバ出力端子から出力されるため、ダイナミック特性の出力均一性検査が困難であった。
【００６０】
これに対して、本実施形態では、データドライバ１００の出力バッファの出力ノードと出力保護抵抗の間に、出力スイッチと補正抵抗を介さない、テストスイッチが並列形態で設けられている。これにより、ダイナミック特性の出力均一性検査は容易に実現できる。
【００６１】
また、本実施形態では、出力スイッチやテストスイッチは、出力保護抵抗を介してドライバ出力端子と接続される。
【００６２】
したがって、出力スイッチと直列形態で接続される補正抵抗も出力保護抵抗より、内側（データドライバ内部側）に設けられる。
【００６３】
図２は、本発明の第２の実施形態の構成を示す図である。図１の前記第１の実施形態の変更例である。図２において、データドライバ１００は、図１と同様に、表示部のデータ線へドライバ出力端子より階調信号を出力する出力回路を複数備えた構成とされる。なお、図２ではデータドライバ１００の構成のみ示し、表示部９１やファンアウト領域９９の引出し配線は省略する。
【００６４】
図２のデータドライバ１００において、図１からの変更点は、出力スイッチ群１０３（ＳＷ１１、ＳＷ２１、ＳＷ３１、ＳＷ４１）と、補正抵抗群１０９（ｒ１２、ｒ２２、ｒ３２、ｒ４２）の接続順を入替え、出力バッファ群１０１側に出力スイッチ群１０３、出力保護抵抗群１０４側に補正抵抗群１０９が接続されている。作用及び効果は図１と同様であるため、説明は省略する。
【００６５】
なお、上記の特許文献の各開示を、本書に引用をもって繰り込むものとする。本発明の全開示（請求の範囲を含む）の枠内において、さらにその基本的技術思想に基づいて、実施形態の変更・調整が可能である。また、本発明の請求の範囲の枠内において種々の開示要素の多様な組み合わせないし選択が可能である。すなわち、本発明は、請求の範囲を含む全開示、技術的思想にしたがって当業者であればなし得るであろう各種変形、修正を含むことは勿論である。
【符号の説明】
【００６６】
９０ 表示パネル
９１ 表示部
９２ 走査線駆動回路
９６＿１、９６＿２、９６＿３、９６＿４ データ線
９９ ファンアウト領域
１００ データドライバ
１０１ 出力バッファ群
１０１＿１、１０１＿２、１０１＿３、１０１＿４ 出力バッファ
１０２ ドライバ出力端子群
１０２＿１、１０２＿２、１０２＿３、１０２＿４ ドライバ出力端子
１０３ 出力スイッチ群
１０３＿１、１０３＿２、１０３＿３、１０３＿４ 出力スイッチ
１０４ 出力保護抵抗群
１０４＿１、１０４＿２、１０４＿３、１０４＿４ 出力保護抵抗
１０５ テストスイッチ群
１０９ 補正抵抗群
１１０＿１、１１０＿２、１１０＿３、１１０＿４ 出力回路
９４０ 電源回路
９５０ 表示コントローラー
９６０ 表示パネル
９６１ 走査線
９６２ データ線
９６３ 表示素子
９６４ 画素スイッチ（ＴＦＴ）
９７０ ゲートドライバ
９７１ 液晶容量
９７２ 補助容量
９７３ 画素電極
９７４ 対向基板電極
９８０ データドライバ
９８１ トランジスタ（ＴＦＴ）
９８２ 有機発光ダイオード
９８３ 補助容量
９８４ 電源端子
９８５ カソード電極
【技術分野】
【０００１】
本発明は、パネル表示装置のデータドライバに関し、特に薄型表示装置（ＬＣＤ、ＯＬＥＤ表示装置）のデータ線を駆動するドライバに関する。
【背景技術】
【０００２】
近年、液晶表示装置や有機発光ダイオード表示装置等の薄型の表示装置が多く製品化されている。この表示装置の駆動方式の１つにアクティブマトリクス方式がある。図３を参照して、アクティブマトリクス駆動方式の薄型表示装置（液晶表示装置及び有機発光ダイオード表示装置）の典型的な構成について概説しておく。なお、図３（Ａ）には、薄型表示装置の要部構成がブロック図にて示され、図３（Ｂ）には、液晶表示装置の表示パネルの単位画素の要部構成、図３（Ｃ）には、有機発光ダイオード表示装置の表示パネルの単位画素の要部構成がそれぞれ示されている。図３（Ｂ）及び図３（Ｃ）の単位画素は、模式的な等価回路で示す。
【０００３】
図３（Ａ）を参照すると、一般に、アクティブマトリクス駆動方式の薄型表示装置は、電源回路９４０、表示コントローラー９５０、表示パネル９６０、ゲートドライバ９７０、データドライバ９８０で構成される。表示パネル９６０は、画素スイッチ９６４と表示素子９６３を含む単位画素がマトリクス状に配置され（例えばカラーＳＸＧＡ（Ｓｕｐｅｒ ｅＸｔｅｎｄｅｄ Ｇｒａｐｈｉｃｓ Ａｒｒａｙ）パネルの場合、１２８０×３画素列×１０２４画素行）、各単位画素にゲートドライバ９７０から出力される走査信号を送る走査線９６１と、データドライバ９８０の出力バッファ（不図示）から出力される階調電圧信号を送るデータ線９６２とが格子状に配線される。なお、ゲートドライバ９７０及びデータドライバ９８０は、表示コントローラー９５０によって制御され、それぞれ必要なクロックＣＬＫ、制御信号等が表示コントローラー９５０より供給され、映像データは、デジタル信号にてデータドライバ９８０に供給される。電源回路９４０はゲートドライバ９７０、データドライバ９８０に必要な電源を供給する。表示パネル９６０は、半導体基板で構成され、特に大画面表示装置ではガラス基板やプラスチック基板等の絶縁性基板上に薄膜トランジスタ（ＴＦＴ）で画素スイッチ等を形成した半導体基板が広く使われている。
【０００４】
上記表示装置は、画素スイッチ９６４のオン・オフを走査信号により制御し、画素スイッチ９６４がオンとなるときに、映像データに対応した階調電圧信号が表示素子９６３に印加され、該階調電圧信号に応じて表示素子９６３の輝度が変化することで画像を表示するものである。
【０００５】
１画面分のデータの書き換えは、１フレーム期間（６０Ｈｚ駆動時は通常、約０．０１７秒）で行われ、各走査線９６１で１画素行毎（ライン毎）、順次、選択（画素スイッチ９６４がオン）され、選択期間内に、各データ線９６２より階調電圧信号が画素スイッチ９６４を介して表示素子９６３に供給される。なお、走査線で複数画素行を同時に選択したり、６０Ｈｚ以上のフレーム周波数で駆動される場合もある。
【０００６】
液晶表示装置の場合、図３（Ａ）及び図３（Ｂ）を参照すると、表示パネル９６０は、単位画素として画素スイッチ９６４と透明な画素電極９７３をマトリクス状に配置した半導体基板と、面全体に１つの透明な電極９７４を形成した対向基板と、これら２枚の基板を対向させて間に液晶を封入した構造からなる。なお単位画素を構成する表示素子９６３は、画素電極９７３、対向基板電極９７４、液晶容量９７１及び補助容量９７２を備えている。また表示パネルの背面に光源としてバックライトを備えている。走査線９６１からの走査信号により画素スイッチ９６４がオン（導通）となるときに、データ線９６２からの階調電圧信号が画素電極９７３に印加され、各画素電極９７３と対向基板電極９７４との間の電位差により液晶を透過するバックライトの透過率が変化し、画素スイッチ９６４がオフ（非導通）とされた後も、該電位差を液晶容量９７１及び補助容量９７２で一定期間保持することで表示が行われる。なお、液晶表示装置の駆動では液晶の劣化を防ぐため、対向基板電極９７４のコモン電圧に対して画素ごと通常１フレーム周期で電圧極性（正又は負）を切替える駆動（反転駆動）が行われる。代表的な駆動として、隣接画素間で異なる電圧極性となるようなドット反転駆動や隣接データ線間で異なる電圧極性となるようなカラム反転駆動がある。データ線９６２には、ドット反転駆動では１選択期間（１データ期間）毎に異なる電圧極性の階調電圧信号が出力され、カラム反転駆動では１選択期間（１データ期間）毎に同じ電圧極性の階調電圧信号が出力される。
【０００７】
有機発光ダイオード表示装置の場合、図３（Ａ）及び図３（Ｃ）を参照すると、表示パネル９６０は、単位画素として、画素スイッチ９６４、及び、２つの薄膜電極層に挟まれた有機膜からなる有機発光ダイオード９８２、有機発光ダイオード９８２に供給する電流を制御する薄膜トランジスタ（ＴＦＴ）９８１をマトリクス状に配置した半導体基板からなる。ＴＦＴ９８１と有機発光ダイオード９８２は、異なる電源電圧が供給される電源端子９８４、９８５との間に直列形態で接続されており、ＴＦＴ９８１の制御端子電圧を保持する補助容量９８３を更に備える。なお、１画素に対応した表示素子９６３は、ＴＦＴ９８１、有機発光ダイオード９８２、電源端子９８４、９８５及び補助容量９８３で構成される。走査線９６１からの走査信号により画素スイッチ９６４がオン（導通）となるときに、データ線９６２からの階調電圧信号がＴＦＴ９８１の制御端子に印加され、該階調電圧信号に対応した電流が、ＴＦＴ９８１から有機発光ダイオード９８２に供給され、電流に応じた輝度で有機発光ダイオード９８２が発光することで表示が行われる。画素スイッチ９６４がオフ（非導通）とされた後も、ＴＦＴ９８１の制御端子に印加された該階調電圧信号を補助容量９８３で一定期間保持することで発光が保持される。なお画素スイッチ９６４、ＴＦＴ９８１はｎチャネル型トランジスタの例を示すが、ｐチャネル型トランジスタで構成することも可能である。また有機ＥＬ素子は電源端子９８４側に接続される構成も可能である。また、有機発光ダイオード表示装置の駆動では、液晶表示装置のような反転駆動は必要なく、１選択期間（１データ期間）毎に画素に対応した階調電圧信号が出力される。なお、有機発光ダイオード表示装置は、上記に説明したデータ線９６２からの階調電圧信号に対応して表示を行う構成とは別に、データドライバから出力された階調電流信号を受けて表示を行う構成もある。
【０００８】
前述したように、上記表示装置において、１画面分のデータの書き換えは、１フレーム期間（６０Ｈｚ駆動時は通常、約０．０１７秒）で行われ、各走査線で１画素行毎（ライン毎）、順次、選択（画素スイッチがオン）され、選択期間内に、各データ線より階調電圧信号が画素スイッチを介して表示素子部に供給される。１選択期間は、およそ１フレーム期間を走査線数で割った時間とされる。データドライバは、上記選択期間ごとに映像データに応じた階調電圧信号を各データ線に出力する。以下では、アクティブマトリクス型表示装置を駆動するデータドライバについて説明する。
【０００９】
データドライバは、外部から印加されるγ電圧を抵抗で分圧して階調特性に対応した参照電圧を生成し、入力される映像デジタルデータに基づき、対応する参照電圧を選択するＤ／Ａコンバータ（デジタルアナログ変換回路）を備えている。選択された参照電圧は電圧フォロアの出力バッファ（出力アンプ）に入力される。Ｄ／Ａコンバータ及び出力バッファは、表示パネルのデータ線数に対応して複数個設けられ、データ線ごとに映像データに対応した階調電圧信号を表示パネルのデータ線に出力する。なお、データドライバは、一般的に個別半導体のドライバＬＳＩ（Ｌａｒｇｅ Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）として形成され、表示パネルのデータ線数に応じて１個又は複数個のドライバＬＳＩが表示パネルに実装されることにより、各ドライバＬＳＩから表示パネルのデータ線への階調電圧信号の供給が行われる。
【００１０】
近年、テレビやパソコン用ディスプレイに使用される表示装置では、大画面化・高精細化が進んでいる。それに伴い表示パネルのデータ線数は増加し、データドライバ（ドライバＬＳＩ）には、多出力化（多ピン化）の要求が高まっている。例えば、フルＨＤ（フルハイビジョン）対応（縦１０８０×横１９２０×ＲＧＢ）の液晶テレビ等の場合、データ線数は、１９２０×３本である。このとき必要なデータドライバ（ドライバＬＳＩ）の個数は、表示パネルのデータ線に接続されるデータドライバ１個当りの出力数が７２０出力なら８個、９６０出力なら６個、１４４０出力なら４個が必要となる。実装するデータドライバの個数が少ない方が実装に必要な部材も減るため低コスト化が可能となる。しかしながら、ドライバＬＳＩが多ピン化されると、データドライバ（ドライバＬＳＩ）の出力パッドの間隔が表示パネルの表示部のデータ線の間隔より小さいため、表示部端部からドライバＬＳＩのＰＡＤへと接続するファンアウト領域の引出し配線の長さの差（最長と最短の差）が増加し、引出し配線の抵抗差増加によって表示ムラが発生する場合がある。この対策として、引出し配線の抵抗差を小さくする方法が提案されている。
【００１１】
図４は、薄型表示パネルの構成を模式的に示す図である。図４には、表示パネル９０、表示部９１、走査線駆動回路９２、データドライバ（ドライバＬＳＩ）１００が示されている。データドライバ１００は、シリコンＬＳＩ又はシリコンＬＳＩをテープ形状の薄膜フィルムでパッケージ化したもの（ＴＣＰやＣＯＦという）が用いられている。
【００１２】
図４に示した例では、データドライバ１００は便宜上３個の例を示しているが、表示パネルのデータ線数とデータドライバ１００の出力数によってデータドライバ１００の個数が異なる。大型の表示パネルを有する表示装置では、表示パネル９０を、複数のデータドライバ１００を用いて駆動する構成が用いられ、表示パネル９０は、データドライバ１００の数と同数の領域に区分されており、各領域は、それぞれに対応するデータドライバ１００によって駆動される。
【００１３】
データドライバ１００のドライバ出力端子（ＴＣＰ（Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ）やＣＯＦ（Ｃｈｉｐ Ｏｎ Ｆｉｌｍ）の出力パッドとしてもよい）の端子ピッチは表示部９１に配線されるデータ線の間隔よりも狭い。
【００１４】
表示部９１のデータ線を、データドライバ１００と接続するため、表示部９１の端部からデータドライバ１００までのファンアウト領域９９において、データ線の引出し配線が隣接配線との間隔を、狭めながら扇状に斜めに配線されている。
【００１５】
このため、引出し配線は、データドライバ１００のチップ中央で短く（抵抗小）、チップ端で長い（抵抗大）。引出し配線の抵抗差が大きいと、データドライバ１００から出力される階調電圧信号のデータ線駆動波形（鈍り等）に大きな差が生じる。
【００１６】
このため、同一階調の階調電圧信号を出力する場合でも、信号波形の鈍りの差により画素への書き込み率が異なり、チップの中央側と端部側のデータ線にそれぞれ対応する表示領域で輝度差が生じて表示ムラとなる場合がある。
【００１７】
近年、データドライバは多出力化が求められ、従来の７２０出力以下から、９６０出力や１０００出力以上の要求がある。データドライバ１００の出力数が増加するほど、引出し配線の抵抗差が増加し、表示ムラが発生しやすくなる。
【００１８】
なお、走査線駆動回路９２も、ゲートドライバ（ＬＳＩ）の場合は、データドライバ１００と同様の引出し配線形状となるが、表示パネル９０上に薄膜トランジスタ回路で構成される場合には、出力間で引出し配線は等長配線とされる場合もある。
【００１９】
ファンアウト領域９９のデータ線（又はゲート線）の引出し配線の抵抗差を小さくなるように補正する方法が、特許文献１（特開平１０−１５３７９１号公報）に開示されている。特許文献１では、液晶表示部の端縁部に配置した複数の表示側電極とＴＣＰの接続部に配置した複数の端子側電極と、対応する複数個の表示側電極と、複数個の端子側電極との間を接続し、複数個の端子側電極からその配置方向と同方向に延びる平行配線部、及び平行配線部から放射状に延びて複数個の表示側電極に達する放射配線部を備え、対応する複数個の表示側電極と、複数個の端子側電極との配線距離が近いほど平行配線部の長さを長くし、配線幅を狭く形成した配線電極を備え、配線電極における平行配線部の一部をその配線長に応じて１つ以上の屈曲部を有し、配線電極の配線抵抗を略一致させる屈曲配線部を形成した構成の液晶表示装置が開示されている。特許文献１の発明は、長さが短いチップ中央側の引出し配線を屈曲させて、チップ端側の引出し配線と抵抗値を揃えるものである。
【００２０】
しかしながら、引出し配線を屈曲させると、隣接配線間の間隔が狭くなり、隣接配線間の短絡や屈曲部の断線が発生しやすくなり、表示パネルの歩留まりが低下する可能性がある。
【００２１】
一方、引出し配線の抵抗差を補正するための構成として、ドライバＬＳＩの出力部に補正抵抗を設ける構成が特許文献２（特開２００４−７０３１７号公報）に開示されている。図５は、特許文献２の図５を引用した図である。図５において、データドライバ１００の各出力に対応した出力バッファ群１０１と、ドライバ出力端子群１０２との間に補正抵抗群１０９が設けられ、各補正抵抗は、対応するファンアウト領域９９における引出し配線の抵抗値との合計値が同等となるように設定される。
【００２２】
図５では、補正抵抗群１０９は、ファンアウト領域９９における長さが最も長い（抵抗大の）引出し配線に対応するチップ端（データドライバ１００の出力ＯＵＴ１、ＯＵＴ３８４）の補正抵抗の抵抗値は０Ωとされ、ファンアウト領域９９における長さが最も短い（抵抗小の）引出し配線に対応するチップ中央（データドライバ１００の出力ＯＵＴ９２、ＯＵＴ９３）の補正抵抗の抵抗値は１０６９Ωとされ、チップ端（データドライバ１００の出力ＯＵＴ１又はＯＵＴ３８４）からチップ中央に向かって補正抵抗値が増加するように設定されている。
【００２３】
図６は、関連技術として、表示装置のデータドライバ（ドライバＬＳＩ）の一般的な出力構成を説明するための図である（図６は、本発明者により作成されたものである）。図６を参照すると、データドライバ１００は、複数のドライバ出力端子（ＰＡＤ）１０２＿１〜１０２＿４と、複数のドライバ出力端子（ＰＡＤ）１０２＿１〜１０２＿４にそれぞれ一端が接続された出力保護抵抗１０４＿１〜１０４＿４と、出力バッファ１０１＿１〜１０１＿４と、複数の出力バッファ１０１＿１〜１０１＿４の出力ノードと、複数の出力保護抵抗１０４＿１〜１０４＿４の他端間にそれぞれ接続された複数の出力スイッチ１０３＿１〜１０３＿４を備えている。なお、図６では、単に説明の簡単化のため、出力バッファ１０１、ドライバ出力端子（ＰＡＤ）１０２、出力スイッチ１０３、出力保護抵抗１０４は、４個が表示されている。
【００２４】
出力バッファ（アンプ）１０１＿１〜１０１＿４は、各データ線９６＿１〜９６＿４に出力する映像信号を増幅出力する。複数の出力スイッチ１０３＿１〜１０３＿４は、共通の制御信号Ｓ１に応じて、出力バッファ１０１＿１〜１０１＿４から対応するデータ線への階調電圧信号出力を一時的に遮断する機能を有する。複数の出力スイッチ１０３＿１〜１０３＿４は、例えば、階調信号の切替り時に一時的にオフとされ、階調信号の切替りに伴う遷移ノイズがデータ線に伝達されることを防止するために用いられる。あるいは、消費電力を低減するため、隣接データ線間を短絡してデータ線容量の電荷回収を行うときに、出力スイッチ１０３＿１〜１０３＿４を共通にオフとし、出力バッファ１０１＿１〜１０１＿４と対応するデータ線との間を遮断するために用いられる。出力保護抵抗１０４＿１〜１０４＿４は、静電破壊を防止するために設けられ、各出力で同等の抵抗値に設定される。
【先行技術文献】
【特許文献】
【００２５】
【特許文献１】特開平１０−１５３７９１号公報
【特許文献２】特開２００４−７０３１７号公報
【発明の概要】
【発明が解決しようとする課題】
【００２６】
以下に関連技術の分析を与える。
【００２７】
特許文献１のように、引出し配線を屈曲させる場合、隣接配線間の短絡や屈曲部での断線等が発生しやすくなり、表示パネルの歩留まりが低下する。
【００２８】
特許文献２のように、データドライバ（ドライバＬＳＩ）内部に引出し配線の抵抗差を補正する補正抵抗を設ける場合、出力間で補正抵抗値が異なるため、データドライバの出力間のダイナミック特性の均一性の検査が困難になる。具体的には、例えば、出力バッファ（出力アンプ）のスルーレートの出力間均一性をテスタ（測定装置）等で検査することは困難になる。
【課題を解決するための手段】
【００２９】
上記問題点の少なくとも１つを解決するため、本発明は概略以下の構成とされる（ただし、以下に制限されない）。
【００３０】
本発明によれば、表示パネルの複数のデータ線にそれぞれ接続される複数のドライバ出力端子と、前記複数のドライバ出力端子より出力信号をそれぞれ出力する複数の出力回路と、を備え、前記各出力回路は、前記出力信号を出力する出力バッファと、前記ドライバ出力端子に一端が接続された第１の抵抗と、前記出力バッファの出力ノードと、前記第１の抵抗の他端間に直列形態に接続された、第１のスイッチ及び第２の抵抗と、前記出力バッファの前記出力ノードと、前記第１の抵抗の前記他端間に、前記第１のスイッチ及び前記第２の抵抗と、並列形態に接続された第２のスイッチと、を備えた、表示パネルのデータドライバが提供される。
【発明の効果】
【００３１】
本発明によれば、データドライバ内部に引出し配線の抵抗差を補正する補正抵抗を設けた構成においても、出力間のダイナミック特性の均一性検査等を可能としている。
【図面の簡単な説明】
【００３２】
【図１】本発明の第１実施形態を示すレベルシフト回路を示す図である。
【図２】本発明の第２実施形態を示すレベルシフト回路を示す図である。
【図３】表示装置の構成の概略を説明する図である。
【図４】薄型表示パネルの概略構成を示す図である。
【図５】特許文献２のデータドライバの出力構成を示す図である。
【図６】関連技術のデータドライバの出力構成を示す図である。
【発明を実施するための形態】
【００３３】
本発明を実施するための好ましい形態について説明する。いくつかの好ましい形態において、ドライバ出力端子より階調信号を出力する出力回路を複数（Ｎ個）備えている。例えば第１の出力回路は、出力バッファ（例えば１０１＿１）と、一のドライバ出力端子（例えば１０２＿１）に一端が接続された第１の抵抗（例えばｒ１１）と、前記出力バッファ（例えば１０１＿１）の出力ノードと、前記第１の抵抗（例えばｒ１１）の他端間に直列形態で接続された第１のスイッチ（例えばＳＷ１１）及び第２の抵抗（例えばｒ１２）と、前記出力バッファの前記出力ノードと前記第１の抵抗の前記他端間に、前記第１のスイッチ及び前記第２の抵抗と並列形態で接続された第２のスイッチ（例えばＳＷ１２）と、を備える。第２乃至第Ｎの出力回路も同様の構成とされ、各出力回路の第２の抵抗（ｒ１２、ｒ２２、ｒ２３、ｒ２４）は、データドライバ内においてデータ線の引出し配線間の抵抗差を補正する補正抵抗群（１０９）である。また、各出力回路の第２のスイッチ（ＳＷ１２、ＳＷ２２、ＳＷ２３、ＳＷ２４）は、テストスイッチ群（１０５）である。
【００３４】
前記第１の抵抗（ｒ１１、ｒ２１、ｒ３１、ｒ４１）は、複数の前記出力回路において、それぞれ同等の抵抗値に設定される。前記第２の抵抗（ｒ１２、ｒ２２、ｒ３２、ｒ４２）は、複数の前記出力回路ごとに対応する表示パネルのデータ線のファンアウト領域（９９）の配線抵抗（Ｒ１３、Ｒ２３、Ｒ３３、Ｒ４３）に応じて設定される。複数の前記出力回路間で、前記第２の抵抗と前記配線抵抗の合計抵抗値（ｒ１２＋Ｒ１３、Ｒ２２＋Ｒ２３、Ｒ３２＋Ｒ３３、Ｒ４２＋Ｒ４３）の最大と最小の差が、前記配線抵抗間の抵抗値（Ｒ１３、Ｒ２３、Ｒ３３、Ｒ４３）の最大と最小の差より小さくなるように設定される。
【００３５】
前記第１の抵抗（ｒ１１、ｒ２１、ｒ３１、ｒ４１）は、複数の前記出力回路において、それぞれ同等の抵抗値に設定され、前記第２の抵抗（ｒ１２、ｒ２２、ｒ３２、ｒ４２）は、複数の前記出力回路ごとに、対応する表示パネルのデータ線のファンアウト領域の配線抵抗に応じて設定される。
【００３６】
前記第１及び第２のスイッチ（（ＳＷ１１、ＳＷ２１、ＳＷ３１、ＳＷ４１）、（ＳＷ１２、ＳＷ２２、ＳＷ３２、ＳＷ４２））は、複数の前記出力回路に対して、それぞれ共通の第１及び第２の制御信号（Ｓ１、Ｓ２）でオン又はオフが制御され、予め定められた所定の検査時に、前記第１及び第２の制御信号（Ｓ１、Ｓ２）により、前記第１及び第２のスイッチが、それぞれオフ、オンとされる。
【００３７】
前記第１及び第２のスイッチは、複数の前記出力回路に対して、それぞれ共通の第１及び第２の制御信号でオン又はオフが制御され、例えば表示パネルのデータ線へ出力信号を出力する時は、前記第１の制御信号（Ｓ１）により、前記第１のスイッチ（ＳＷ１１、ＳＷ２１、ＳＷ３１、ＳＷ４１）はオン状態とされ、前記第２の制御信号（Ｓ２）により、前記第２のスイッチ（ＳＷ１２、ＳＷ２２、ＳＷ３２、ＳＷ４２）はオフとされる。第２の制御信号（Ｓ２）により前記第２のスイッチ（ＳＷ１２、ＳＷ２２、ＳＷ３２、ＳＷ４２）がオンのときは、前記第１の制御信号（Ｓ１）により前記第１のスイッチ（ＳＷ１１、ＳＷ２１、ＳＷ３１、ＳＷ４１）はオフとされる。なお、前記第１のスイッチ（ＳＷ１１、ＳＷ２１、ＳＷ３１、ＳＷ４１）は、前記第１の制御信号（Ｓ１）により、通常オンとされるが、階調信号の切替り時に一時的にオフとされたり、あるいは、隣接データ線間を短絡してデータ線容量の電荷回収を行うとき等に、一時的にオフとされる場合もある。すなわち、前記第１のスイッチ（ＳＷ１１、ＳＷ２１、ＳＷ３１、ＳＷ４１）がオフ、前記第２のスイッチ（ＳＷ１２、ＳＷ２２、ＳＷ３２、ＳＷ４２）がオフの場合もある。前記第１及び第２のスイッチは、それぞれトランジスタスイッチで構成される。
【００３８】
特に制限されないが、本発明によれば、データドライバ内においてデータ線の引出し配線間の抵抗差を補正する補正抵抗群（ｒ１２、ｒ２２、ｒ３２、ｒ４２）を設けた構成においても、前記第１及び第２のスイッチをそれぞれオフ、オンとすることで、出力間のダイナミック特性の均一性検査等を可能としており、例えばシリコンＬＳＩのデータドライバに適用して好適とされる。以下、例示的な実施形態に即して説明する。
【００３９】
＜第１の実施形態＞
図１は、本発明の第１実施形態を示す図である。図１において、図４乃至図６と同一又は同等の素子については同じ参照符号を用いている。図１において、データドライバ１００は、表示部９１の複数のデータ線９６＿１〜９６＿４へ複数のドライバ出力端子１０２＿１〜１０２＿４よりそれぞれ階調信号を出力する複数の出力回路１１０＿１〜１１０＿４を備えている。複数の出力回路１１０＿１〜１１０＿４は、それぞれ、出力バッファ１０１＿１〜１０１＿４、ドライバ出力端子１０２＿１〜１０２＿４、出力スイッチＳＷ１１、ＳＷ２１、ＳＷ３１、ＳＷ４１、出力保護抵抗ｒ１１、ｒ２１、ｒ３１、ｒ４１、テストスイッチＳＷ１２、ＳＷ２２、ＳＷ３２、ＳＷ４２、補正抵抗ｒ１２、ｒ２２、ｒ３２、ｒ４２を備えている。なお、図１では、１０１は、出力バッファ群（１０１＿１、１０１＿２、１０１＿３、１０１＿４）、１０２はドライバ出力端子群（１０２＿１、１０２＿２、１０２＿３、１０２＿４）、１０３は、出力スイッチ群（第１のスイッチ群）（ＳＷ１１、ＳＷ２１、ＳＷ３１、ＳＷ４１）、１０４は出力保護抵抗群（ｒ１１、ｒ２１、ｒ３１、ｒ４１）、１０５はテストスイッチ群（第２のスイッチ群）（ＳＷ１２、ＳＷ２２、ＳＷ３２、ＳＷ４２）、１０９は補正抵抗群（ｒ１２、ｒ２２、ｒ３２、ｒ４２）を表している。
【００４０】
複数の出力回路は、複数のデータ線に対応して設けられるが、図１では、単に説明の簡単化のため、４個の出力回路を代表して示している。なお、複数の出力回路の各入力端には、データドライバに入力される映像デジタルデータに基づき、各出力回路に対応したＤ／Ａコンバータ（デジタルアナログ変換回路）（不図示）で選択された参照電圧が入力される。また、図４で説明したのと同様に、ドライバ出力端子群１０２のピッチ（出力端子の間隔）は、表示部９１に配線されるデータ線の間隔より狭く、表示部９１の端部からデータドライバ１００までのファンアウト領域９９において、データ線の引出し配線が、隣接配線との間隔を狭めながら扇状に斜めに配線されている。また、データドライバ１００はシリコンＬＳＩ又はシリコンＬＳＩをテープ形状の薄膜フィルムでパッケージ化したＴＣＰやＣＯＦで表示パネルに実装される。図１では、データドライバ１００はシリコンＬＳＩを直接表示パネルに実装したイメージ（例えばＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ））が示されているが、データドライバ１００がＴＣＰやＣＯＦで表示パネルに実装される場合には、表示パネルのデータ線の引出し配線と接続される図１のドライバ出力端子群１０２を、ＴＣＰやＣＯＦの出力パッド群に置換えられる。
【００４１】
データドライバ１００の出力回路（例えば１１０＿１）は、
階調信号を増幅出力する出力バッファ（１０１＿１）と、
ドライバ出力端子（１０２＿１）に一端が接続された出力保護抵抗（ｒ１１）と、
出力バッファ（１０１＿１）の出力ノードと、出力保護抵抗（ｒ１１）の前記一端と反対側の他端間に、直列形態に接続された出力スイッチ（ＳＷ１１）及び補正抵抗（ｒ１２）と、
出力バッファ（１０１＿１）の出力ノードと、出力保護抵抗（ｒ１１）の他端間に、出力スイッチ（ＳＷ１１）及び補正抵抗（ｒ１２）の直列回路と、並列形態に接続されたテストスイッチ（ＳＷ１２）とを備える。なお、図１には、出力バッファ（１０１＿１）の出力ノード側に出力スイッチ（ＳＷ１１）が接続され、出力保護抵抗（ｒ１１）側に補正抵抗（ｒ１２）が接続された構成が示されている。他の出力回路１１０＿２、１１０＿３、１１０＿４も１１０＿１と同様の構成とされる。
【００４２】
出力スイッチ群１０３及びテストスイッチ群１０５の各スイッチは、同一構造（同一サイズ）の素子で形成され、出力保護抵抗群１０４（ｒ１１、ｒ１２、ｒ１３、ｒ１４）はそれぞれ同等の抵抗値に設定される（ｒ１１＝ｒ１２＝ｒ１３＝ｒ１４）。
【００４３】
補正抵抗群１０９（ｒ１２、ｒ２２、ｒ３２、ｒ４２）は、対応する表示パネルのデータ線のファンアウト領域９９の引出し配線の抵抗（Ｒ１３、Ｒ２３、Ｒ３３、Ｒ４３）に応じて設定される。好ましくは、補正抵抗群１０９は、ファンアウト領域９９における引出し配線が最も長い（抵抗大）のチップ端側（抵抗Ｒ１３又はＲ４３の引出し配線）の補正抵抗の抵抗値はおよそ０Ωとされ、ファンアウト領域９９における引出し配線が最も短い（抵抗小）のチップ中央（抵抗Ｒ２３、Ｒ３３の中間の引出し配線）の補正抵抗の抵抗値は最大とされ、チップ端からチップ中央に向かって補正抵抗値が増加するように設定される。
【００４４】
なお、出力間で補正抵抗と引出し配線抵抗の合計抵抗値の最大と最小の差が、引出し配線間の配線抵抗値の最大と最小の差より十分小さくなるように設定される。
【００４５】
好ましくは、出力間で補正抵抗と引出し配線抵抗の合計抵抗値の最大と最小の差が、僅差（予め定められた値以下）とされる。
【００４６】
更に好ましくは、補正抵抗と引出し配線の抵抗の合計抵抗値が、出力間で同等となるように、
（ｒ１２＋Ｒ１３）≒（ｒ２２＋Ｒ２３）≒（ｒ３２＋Ｒ３３）≒（ｒ４２＋Ｒ４３）
とされる。
【００４７】
出力スイッチ群１０３及びテストスイッチ群１０５の各スイッチはトランジスタスイッチで構成することができる。好ましくは、ＣＭＯＳスイッチ（ＰＭＯＳトランジスタとＮＭＯＳトランジスタを並列接続し、それぞれのゲート端子に相補な制御信号が入力されるスイッチ）で構成される。また、テストスイッチ群１０５の各スイッチは、出力間の均一性検査ができればよいので、比較的小さい同一サイズのトランジスタスイッチで構成することができる。
【００４８】
均一性検査時は、出力スイッチ群１０３（ＳＷ１１、ＳＷ２１、ＳＷ３１、ＳＷ４１）はオフとされるため、テストスイッチ群１０５（ＳＷ１２、ＳＷ２２、ＳＷ３２、ＳＷ４２）のオン抵抗が高くても、検査に支障はない。
【００４９】
したがって、テストスイッチ群１０５（ＳＷ１２、ＳＷ２２、ＳＷ３２、ＳＷ４２）によるデータドライバ１００の面積増加はほとんど生じない。
【００５０】
また、補正抵抗群１０９（ｒ１２、ｒ２２、ｒ３２、ｒ４２）も比較的抵抗値の高い抵抗材料で構成することにより、データドライバ１００の面積増加はほとんど生じない。
【００５１】
データドライバ１００において、出力スイッチ群１０３とテストスイッチ群１０５は、それぞれ出力間で共通の制御信号Ｓ１、Ｓ２でそれぞれオン又はオフが制御される。
【００５２】
図１では、データドライバ１００が表示パネルに実装されたイメージで示されているが、データドライバ１００の特性検査は表示パネルの実装前に行われる。特性検査は、データドライバ１００がウェハー状態又はＴＣＰやＣＯＦ等の状態で行われ、各ドライバ出力端子やパッドから出力される信号特性をテスター等で検査する。
【００５３】
出力間のダイナミック特性の均一性検査として、例えば、出力バッファ（出力アンプ）群１０１のスルーレートの出力間均一性をテスター等で検査する。このような特性検査において、制御信号Ｓ１により、出力スイッチ群１０３はオフとされ、制御信号Ｓ２により、テストスイッチ群１０５はオンとされ、出力保護抵抗群１０４は活性、補正抵抗群１０９は非活性とされる。
【００５４】
これにより、出力バッファ群１０１からそれぞれ出力される階調信号は、出力間で異なる抵抗値を有する補正抵抗群１０９を介さずに、テストスイッチ群１０５と出力保護抵抗群１０４を介して、ドライバ出力端子群１０２から出力される信号の均一性が検査される。テストスイッチ群１０５と出力保護抵抗群１０４は、同一構造の素子や同一抵抗値で形成されているため、均一性検査は容易に実施することができる。なお、テストの結果、均一性が悪いものは、不良品として除外される。
【００５５】
また、補正抵抗群１０９の各補正抵抗の製造ばらつき等の検査は、制御信号Ｓ１、Ｓ２により、出力スイッチ群１０３をオンとし、テストスイッチ群１０５をオフとして検査することができる。均一性等の各検査をパスした良品のデータドライバ１００が表示パネルに実装される。
【００５６】
データドライバ１００が、表示部９１の各データ線（９６＿１、９６＿２、９６＿３、９６＿４）へ出力信号を出力する時は、制御信号Ｓ２により、テストスイッチ群１０５は、オフとされている。出力バッファ群１０１からそれぞれ出力される階調信号は、出力スイッチ群１０３、補正抵抗群１０９、出力保護抵抗群１０４を介して、ドライバ出力端子群１０２から各データ線へ出力される。補正抵抗群１０９とファンアウト領域９９の引出し配線の各出力ごとの合計抵抗値の最大と最小の差が十分小さく設定されているため、表示ムラの発生を防止することができる。
【００５７】
図１では、所定の特性検査時に、出力バッファ群１０１から出力される階調信号を、補正抵抗群１０９を介さずに、ドライバ出力端子群１０２から出力する構成としているため、出力バッファ群１０１のダイナミック特性の出力均一性検査等を容易に行うことができる。
【００５８】
なお、出力保護抵抗１０４（ｒ１１、ｒ１２、ｒ１３、ｒ１４）は、抵抗素子の構成にのみに制限されるものでなく、出力スイッチ（トランジスタスイッチ）のドレイン又はソース端子側に、出力スイッチと一体で形成される抵抗性領域で構成してもよい。
【００５９】
関連技術との相違点は、関連技術（図５）では、データドライバ１００の出力バッファから出力される階調信号が、出力毎に、異なる抵抗値を有する補正抵抗を介してドライバ出力端子から出力されるため、ダイナミック特性の出力均一性検査が困難であった。
【００６０】
これに対して、本実施形態では、データドライバ１００の出力バッファの出力ノードと出力保護抵抗の間に、出力スイッチと補正抵抗を介さない、テストスイッチが並列形態で設けられている。これにより、ダイナミック特性の出力均一性検査は容易に実現できる。
【００６１】
また、本実施形態では、出力スイッチやテストスイッチは、出力保護抵抗を介してドライバ出力端子と接続される。
【００６２】
したがって、出力スイッチと直列形態で接続される補正抵抗も出力保護抵抗より、内側（データドライバ内部側）に設けられる。
【００６３】
図２は、本発明の第２の実施形態の構成を示す図である。図１の前記第１の実施形態の変更例である。図２において、データドライバ１００は、図１と同様に、表示部のデータ線へドライバ出力端子より階調信号を出力する出力回路を複数備えた構成とされる。なお、図２ではデータドライバ１００の構成のみ示し、表示部９１やファンアウト領域９９の引出し配線は省略する。
【００６４】
図２のデータドライバ１００において、図１からの変更点は、出力スイッチ群１０３（ＳＷ１１、ＳＷ２１、ＳＷ３１、ＳＷ４１）と、補正抵抗群１０９（ｒ１２、ｒ２２、ｒ３２、ｒ４２）の接続順を入替え、出力バッファ群１０１側に出力スイッチ群１０３、出力保護抵抗群１０４側に補正抵抗群１０９が接続されている。作用及び効果は図１と同様であるため、説明は省略する。
【００６５】
なお、上記の特許文献の各開示を、本書に引用をもって繰り込むものとする。本発明の全開示（請求の範囲を含む）の枠内において、さらにその基本的技術思想に基づいて、実施形態の変更・調整が可能である。また、本発明の請求の範囲の枠内において種々の開示要素の多様な組み合わせないし選択が可能である。すなわち、本発明は、請求の範囲を含む全開示、技術的思想にしたがって当業者であればなし得るであろう各種変形、修正を含むことは勿論である。
【符号の説明】
【００６６】
９０ 表示パネル
９１ 表示部
９２ 走査線駆動回路
９６＿１、９６＿２、９６＿３、９６＿４ データ線
９９ ファンアウト領域
１００ データドライバ
１０１ 出力バッファ群
１０１＿１、１０１＿２、１０１＿３、１０１＿４ 出力バッファ
１０２ ドライバ出力端子群
１０２＿１、１０２＿２、１０２＿３、１０２＿４ ドライバ出力端子
１０３ 出力スイッチ群
１０３＿１、１０３＿２、１０３＿３、１０３＿４ 出力スイッチ
１０４ 出力保護抵抗群
１０４＿１、１０４＿２、１０４＿３、１０４＿４ 出力保護抵抗
１０５ テストスイッチ群
１０９ 補正抵抗群
１１０＿１、１１０＿２、１１０＿３、１１０＿４ 出力回路
９４０ 電源回路
９５０ 表示コントローラー
９６０ 表示パネル
９６１ 走査線
９６２ データ線
９６３ 表示素子
９６４ 画素スイッチ（ＴＦＴ）
９７０ ゲートドライバ
９７１ 液晶容量
９７２ 補助容量
９７３ 画素電極
９７４ 対向基板電極
９８０ データドライバ
９８１ トランジスタ（ＴＦＴ）
９８２ 有機発光ダイオード
９８３ 補助容量
９８４ 電源端子
９８５ カソード電極
【特許請求の範囲】
【請求項１】
表示パネルの複数のデータ線にそれぞれ接続される複数のドライバ出力端子と、
前記複数のドライバ出力端子に出力信号をそれぞれ出力する複数の出力回路と、
を備え、
複数の前記出力回路の各々は、
出力バッファと、
前記ドライバ出力端子に一端が接続された第１の抵抗と、
前記出力バッファの出力ノードと、前記第１の抵抗の前記一端と反対側の他端の間に、直列形態に接続された、第１のスイッチ及び第２の抵抗と、
前記出力バッファの前記出力ノードと、前記第１の抵抗の前記他端の間に、前記第１のスイッチ及び前記第２の抵抗と、並列形態に接続された第２のスイッチと、
を備えた、ことを特徴とする表示パネルのデータドライバ。
【請求項２】
複数の前記出力回路の複数の前記第１のスイッチは共通にオン・オフが制御され、
複数の前記出力回路の複数の前記第２のスイッチは共通にオン・オフが制御され、
複数の前記出力回路の複数の前記第１のスイッチがオンのときは、複数の前記出力回路の複数の前記第２のスイッチがオフとされ、
複数の前記出力回路の複数の前記第２のスイッチがオンのときは、複数の前記出力回路の複数の前記第１のスイッチがオフとされる、ことを特徴とする表示パネルのデータドライバ。
【請求項３】
複数の前記出力回路の前記第１の抵抗は同一又は同等の抵抗値に設定され、
複数の前記出力回路の前記第２の抵抗は、複数の前記ドライバ出力端子と前記表示パネルの複数のデータ線間にそれぞれ接続される複数の引出し配線の抵抗値に応じた抵抗値にそれぞれ設定され、
前記出力回路の前記第２の抵抗と、前記出力回路に対応する前記ドライバ出力端子に接続する前記引出し配線の抵抗値の合計抵抗値の、複数の前記出力回路における最大と最小の差が、複数の前記引出し配線における配線抵抗値の最大と最小の差より小さくなるように設定されている、ことを特徴とする請求項１に記載の表示パネルのデータドライバ。
【請求項４】
複数の前記出力回路の前記第１の抵抗は同一又は同等の抵抗値に設定され、
複数の前記出力回路の前記第２の抵抗は、複数の前記ドライバ出力端子と前記表示パネルの複数のデータ線間の複数の引出し配線の抵抗値に応じた抵抗値にそれぞれ設定され、
前記出力回路の前記第２の抵抗と、前記出力回路に対応する前記ドライバ出力端子に接続する前記引出し配線の抵抗値の合計抵抗値の、複数の前記出力回路における最大と最小の差が、予め定められた所定値以下となるように設定されている、ことを特徴とする請求項１に記載の表示パネルのデータドライバ。
【請求項５】
複数の前記出力回路に対して共通に設けられ、複数の前記出力回路の前記第１スイッチのオン・オフを制御する第１の制御信号と、
複数の前記出力回路に対して共通に設けられ、複数の前記出力回路の前記第２スイッチのオン・オフを制御する第２の制御信号と、
を備えた、ことを特徴とする請求項１乃至４のいずれか一に記載の表示パネルのデータドライバ。
【請求項６】
複数の前記出力回路の各々において、前記第１及び第２の制御信号により、前記第１のスイッチをオフとし、前記第２のスイッチをオンとし、前記出力バッファの出力ノードを、前記第２の抵抗を介さずに、前記第１の抵抗の他端に接続した状態で、検査が行われる、ことを特徴とする請求項５に記載の表示パネルのデータドライバ。
【請求項７】
複数の前記出力回路が、対応する前記表示パネルの複数の前記データ線へそれぞれ出力信号を出力する通常動作時は、複数の前記出力回路の各々において、前記第１及び第２の制御信号により、前記第１のスイッチをオンとし、前記第２のスイッチをオフとする、ことを特徴とする請求項５に記載の表示パネルのデータドライバ。
【請求項８】
前記第１及び第２のスイッチは、それぞれトランジスタスイッチで構成されることを特徴とする請求項１乃至７のいずれか一に記載の表示パネルのデータドライバ。
【請求項９】
請求項１乃至８のいずれか１項に記載の表示パネルのデータドライバと、
前記データドライバの複数の前記ドライバ出力端子に接続される複数の前記データ線と、
複数の走査線と、
複数の前記データ線と複数の前記走査線の交差部にそれぞれ設けられ、前記走査線が選択されたとき、前記データ線の信号に基づき表示を行う複数の画素を有する表示パネルと、
を備えた表示装置。
【請求項１】
表示パネルの複数のデータ線にそれぞれ接続される複数のドライバ出力端子と、
前記複数のドライバ出力端子に出力信号をそれぞれ出力する複数の出力回路と、
を備え、
複数の前記出力回路の各々は、
出力バッファと、
前記ドライバ出力端子に一端が接続された第１の抵抗と、
前記出力バッファの出力ノードと、前記第１の抵抗の前記一端と反対側の他端の間に、直列形態に接続された、第１のスイッチ及び第２の抵抗と、
前記出力バッファの前記出力ノードと、前記第１の抵抗の前記他端の間に、前記第１のスイッチ及び前記第２の抵抗と、並列形態に接続された第２のスイッチと、
を備えた、ことを特徴とする表示パネルのデータドライバ。
【請求項２】
複数の前記出力回路の複数の前記第１のスイッチは共通にオン・オフが制御され、
複数の前記出力回路の複数の前記第２のスイッチは共通にオン・オフが制御され、
複数の前記出力回路の複数の前記第１のスイッチがオンのときは、複数の前記出力回路の複数の前記第２のスイッチがオフとされ、
複数の前記出力回路の複数の前記第２のスイッチがオンのときは、複数の前記出力回路の複数の前記第１のスイッチがオフとされる、ことを特徴とする表示パネルのデータドライバ。
【請求項３】
複数の前記出力回路の前記第１の抵抗は同一又は同等の抵抗値に設定され、
複数の前記出力回路の前記第２の抵抗は、複数の前記ドライバ出力端子と前記表示パネルの複数のデータ線間にそれぞれ接続される複数の引出し配線の抵抗値に応じた抵抗値にそれぞれ設定され、
前記出力回路の前記第２の抵抗と、前記出力回路に対応する前記ドライバ出力端子に接続する前記引出し配線の抵抗値の合計抵抗値の、複数の前記出力回路における最大と最小の差が、複数の前記引出し配線における配線抵抗値の最大と最小の差より小さくなるように設定されている、ことを特徴とする請求項１に記載の表示パネルのデータドライバ。
【請求項４】
複数の前記出力回路の前記第１の抵抗は同一又は同等の抵抗値に設定され、
複数の前記出力回路の前記第２の抵抗は、複数の前記ドライバ出力端子と前記表示パネルの複数のデータ線間の複数の引出し配線の抵抗値に応じた抵抗値にそれぞれ設定され、
前記出力回路の前記第２の抵抗と、前記出力回路に対応する前記ドライバ出力端子に接続する前記引出し配線の抵抗値の合計抵抗値の、複数の前記出力回路における最大と最小の差が、予め定められた所定値以下となるように設定されている、ことを特徴とする請求項１に記載の表示パネルのデータドライバ。
【請求項５】
複数の前記出力回路に対して共通に設けられ、複数の前記出力回路の前記第１スイッチのオン・オフを制御する第１の制御信号と、
複数の前記出力回路に対して共通に設けられ、複数の前記出力回路の前記第２スイッチのオン・オフを制御する第２の制御信号と、
を備えた、ことを特徴とする請求項１乃至４のいずれか一に記載の表示パネルのデータドライバ。
【請求項６】
複数の前記出力回路の各々において、前記第１及び第２の制御信号により、前記第１のスイッチをオフとし、前記第２のスイッチをオンとし、前記出力バッファの出力ノードを、前記第２の抵抗を介さずに、前記第１の抵抗の他端に接続した状態で、検査が行われる、ことを特徴とする請求項５に記載の表示パネルのデータドライバ。
【請求項７】
複数の前記出力回路が、対応する前記表示パネルの複数の前記データ線へそれぞれ出力信号を出力する通常動作時は、複数の前記出力回路の各々において、前記第１及び第２の制御信号により、前記第１のスイッチをオンとし、前記第２のスイッチをオフとする、ことを特徴とする請求項５に記載の表示パネルのデータドライバ。
【請求項８】
前記第１及び第２のスイッチは、それぞれトランジスタスイッチで構成されることを特徴とする請求項１乃至７のいずれか一に記載の表示パネルのデータドライバ。
【請求項９】
請求項１乃至８のいずれか１項に記載の表示パネルのデータドライバと、
前記データドライバの複数の前記ドライバ出力端子に接続される複数の前記データ線と、
複数の走査線と、
複数の前記データ線と複数の前記走査線の交差部にそれぞれ設けられ、前記走査線が選択されたとき、前記データ線の信号に基づき表示を行う複数の画素を有する表示パネルと、
を備えた表示装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図２】
【図３】
【図４】
【図５】
【図６】
【公開番号】特開２０１２−２５２２１６（Ｐ２０１２−２５２２１６Ａ）
【公開日】平成２４年１２月２０日（２０１２．１２．２０）
【国際特許分類】
【出願番号】特願２０１１−１２５５１９（Ｐ２０１１−１２５５１９）
【出願日】平成２３年６月３日（２０１１．６．３）
【出願人】（３０２０６２９３１）ルネサスエレクトロニクス株式会社 (8,021)
【Ｆターム（参考）】
【公開日】平成２４年１２月２０日（２０１２．１２．２０）
【国際特許分類】
【出願日】平成２３年６月３日（２０１１．６．３）
【出願人】（３０２０６２９３１）ルネサスエレクトロニクス株式会社 (8,021)
【Ｆターム（参考）】
[ Back to top ]