フィードバック制御回路、フィードバック制御システム
【課題】回路規模やコスト、消費電力を低減しつつ、信号伝達遅延を抑制することが可能なフィードバック制御回路、及びこれを一部に含むフィードバック制御システムを提供する。
【解決手段】入力信号を増幅する増幅手段１２と、前記増幅手段の出力信号に対して積分演算を行う一段以上の積分手段３０と、前記積分手段の少なくとも一部をバイパスして信号を伝達する一以上のフィードフォワード経路ＦＦ１と、前記積分手段から入力される信号と前記フィードフィードフォワード経路を介して入力される信号を加算する加算手段２２と、前記加算手段の出力を量子化して出力信号を生成する量子化手段３２と、前記量子化手段により生成される出力信号を、前記一段以上の積分手段のうち最終段の積分手段の入力側に伝達するフィードバック経路ＦＢ１と、を備えるフィードバック制御回路。
【解決手段】入力信号を増幅する増幅手段１２と、前記増幅手段の出力信号に対して積分演算を行う一段以上の積分手段３０と、前記積分手段の少なくとも一部をバイパスして信号を伝達する一以上のフィードフォワード経路ＦＦ１と、前記積分手段から入力される信号と前記フィードフィードフォワード経路を介して入力される信号を加算する加算手段２２と、前記加算手段の出力を量子化して出力信号を生成する量子化手段３２と、前記量子化手段により生成される出力信号を、前記一段以上の積分手段のうち最終段の積分手段の入力側に伝達するフィードバック経路ＦＢ１と、を備えるフィードバック制御回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、被制御デバイスから入力された信号を処理して出力信号を生成し、当該出力信号を被制御デバイスに帰還入力させるフィードバック制御回路、及び当該フィードバック制御回路と被制御デバイスを含むフィードバック制御システムに関する。
【背景技術】
【０００２】
従来、物理量を検出するセンサやサーボ機構等の被制御デバイスを制御するフィードバック制御回路が知られている。このフィードバック制御回路は、被制御デバイスから入力された信号の特性を向上させたり、被制御デバイスの動作や出力を安定化させたりすることができる。
【０００３】
この種のフィードバック制御回路が好適に適用されるのは、例えば、ＭＥＭＳ（Micro
Electro Mechanical Systems）おもりの静電気力フィードバックを利用した慣性力センサシステム、モータの位置を制御する制御システム、ＬＣフィルタを含む電源制御システム等である。慣性力センサの代表的なものとして、ジャイロスコープやヨーレートセンサとして知られる角速度センサが存在する。これらのシステムでは、被制御デバイスの入力−出力特性が二次ＬＰＦ（ローパスフィルタ）特性を示したり、共振特性（特定の共振周波数で振幅特性が高いピークを示す特性）を示すことがあるが、フィードバック制御回路によって、被制御デバイスが異常発振することなく安定的に制御可能となっている。
【０００４】
上記角速度センサは、回転運動によって振動駆動されるおもり（振動子）に生じるコリオリ力を検出するものであるが、その出力信号は通常、微小な信号である。このため、角速度センサを制御するフィードバック制御回路において、上記おもりが有する共振Ｑ値を利用し、検出すべき振動周波数帯における振幅すなわち感度を大きくして検出分解能を向上させている。
【０００５】
また、角速度センサを被制御デバイスとするフィードバック制御システムでは、フィードバック制御回路の出力信号をおもりに対する静電力印加にフィードバックさせることによって、Ｑ値のばらつきや温度特性に起因する角速度センサの感度変動や非線形性に対して、安定化させる制御を行っている。
【０００６】
このような制御技術は、「静電気力フィードバック（Electrostatic Force Feedback）」、「フォースフィードバック（Force Feedback）」、「サーボ（Servo）」等と称されている。非特許文献１には、慣性センサに対してフォースフィードバックを行う技術について記載されている。
【０００７】
図１は、フォースフィードバックによって制御される従来の角速度センサシステムの構成例である。図中、機能ブロックの枠内の文字は、Ｚ変換における伝達関数等を示している。この従来の角速度センサは、二次ＬＰＦ特性を示すセンサ素子Ａａを備える被制御デバイスＡを、フィードバック制御回路Ｂで制御している。フィードバック制御回路Ｂは、増幅器Ｂａ、Ｂｂ、Ｂｃと、積分器Ｂｄ、Ｂｅと、加算器（Summation）Ｂｆと、位相進み補償器Ｂｇと、量子化器Ｂｈと、を備える。従来の角速度センサシステムは、このような構成によって、入力としての力Finがおもりに印加されたときのおもりの変位量xを検出電極と検出回路で検出し、この力Finと逆向きの力（−Fin）をフィードバック電極から電圧として印加して入力Finとバランスさせ、このバランスさせた力Fin、つまり印加電圧を検出出力としている。
【０００８】
これによって、角速度センサの感度等の特性を、フィードバック電極の特性（静電気力−印加電圧特性）によって決定することができ、おもりの機械的特性（バネ定数、ダンピング係数、感度非線形性等）の影響を抑制することができる。一般に、フィードバック電極の特性は、おもりの機械的特性よりも安定的であるため、フォースフィードバックの結果、角速度センサの検出特性を安定的にすることができる。具体的には、感度変動、ドリフトを抑制し、周波数帯域（Bandwidth）、入力範囲（Dynamic Range）、リニアリティを改善することができる（非特許文献２の３７２ページ８行目を参照）。
【０００９】
ところで、角速度センサにおけるＭＥＭＳおもりのように、入力−出力特性が二次ＬＰＦ特性を示す場合、その振動周波数がカットオフ周波数に等しい場合において位相角９０度の位相遅れが、カットオフ周波数よりも高い周波数である場合において９０度から１８０度の位相遅れが、それぞれ生じることになる。このような被制御デバイスを負帰還制御（Negative Feedback Control）しようとする際に、被制御デバイスとフィードバック制御回路を含めた全体の制御ループ伝達特性が、一定の周波数を超えることにより１８０度以上の位相遅れとなり、且つこのときのループゲインが１以上あると、本来意図した負帰還制御が正帰還制御（Positive Feedback Control）になってしまう。この結果、被制御デバイスが異常発振状態となって制御系が不安定となる場合がある。なお、このような懸念材料は、アナログフィードバック回路、デジタルフィードバック回路に共通するものである。
【００１０】
上記非特許文献１は、ΔΣ変調によるデジタルフィードバック系を実現するための構成として、分配フィードバック型（Distributed feedback architecture）と、フィードフォワード加算型（Architecture with feedforward summation）を提案しているが、いずれの構成においても、センサ素子部にはシグナルパスを設けることができないため、これを補償し発振を安定化するために、位相進み補償器（Lead Compensator）が必要であると説明している。なお、図１はフィードフォワード加算型の構成例である。
【００１１】
また、非特許文献３には、分配フィードバック型の加速度センサについて記載されている。当該文献においても、フィードバック出力に位相進み補償器を使用するものとされている。
【００１２】
また、非特許文献４には、Ｑ値の高いセンサを有するフィードバック制御システムにおける位相遅れと振動周波数の関係について記載されている。
【先行技術文献】
【非特許文献】
【００１３】
【非特許文献１】Petkov and Boser, “A Fourth-Order ΣΔ Interface for Micromachined Inertial Sensors”, IEEE Journal of Solid-State Circuits, Vol.40, No.8, Aug 2005.
【非特許文献２】Boser and Howe, “Surface micromachined accelerometers”, IEEE Journal of Solid-State Circuits, Vol.31, No.3, March 1996.
【非特許文献３】Kajita, Moon and Temes, “A two-chip interface for a MEMS accelerometer”, IEEE Transactions on Instrumentation and Measurement, Vol.51, No.4, August 2002.
【非特許文献４】Ezekwe and Boser, “Robust compensation of a force-balanced high-Q gyroscope”, IEEE Sensors 2008 Conference.
【発明の概要】
【発明が解決しようとする課題】
【００１４】
しかしながら、上記非特許文献のように位相進み補償器を使用すると、それによって回路規模が大きくなってしまい、例えば自動車や携帯電話等の移動体に搭載するのに適さないものとなる場合がある。
【００１５】
また、位相進み補償器は信号伝達経路に直列的に接続されるため、位相進み補償器自体が有する回路遅延分によって、入力サンプリングからフィードバック出力への信号伝達遅延が増加し、フィードバック系の発振安定性マージンが減少してしまう。
【００１６】
特に、分配フィードバック型においては、入力信号が、一又は二以上の積分器を経由した後に比較器等を介してフィードバック出力がなされるため、積分器のセトリング時間分の信号伝達遅延が必然的に生じる。このセトリング時間に１クロック分の時間、すなわち１サンプリング周期Ts（＝１／fs；fsはサンプリング周波数）を割り当てたとすると、この１サンプリング周期Tsの遅れは、振動周波数が高くなると位相角にして数十度以上の信号遅延を生じさせる。例えば、１サンプリング周期Tsの遅れは、振動周波数f＝fs／８では４５度、f＝fs／４では９０度の無視できない位相遅れを生じさせる。そして、この位相遅れが、負帰還制御系の発振安定性マージンを減少させることになる。
【００１７】
一方、フィードフォワード加算型においては、サンプリング及び増幅した信号をフィードフォワード経路（図１では、増幅器ＢｂやＢｃを経由する経路）によってバイパス伝達し、これを積分器を介して出力された信号と加算し、その後に位相進み補償器と比較器等を経て出力する。フィードフォワード加算型は、積分器を介さずに信号伝達する分、信号伝達遅延を分配フィードバック型よりも小さくすることができるが、位相進み補償器の存在による信号伝達遅延は依然として存在する。
【００１８】
また、上記のような信号伝達遅延を小さくするために、初段のサンプリング・信号増幅回路や加算演算用オペアンプ、位相進み補償用オペアンプ等に、高速且つ大きな出力負荷駆動能力が必要となり、コストや消費電力が増大する場合がある。
【００１９】
例えば図１に示した従来の構成では、加算器Ｂｆと位相進み補償器Ｂｇが直列に接続されているため、一定の精度を確保するためには、これらの演算器のいずれか又は双方にオペアンプを用いる必要がある。オペアンプを用いずにキャパシタ等の受動素子による分圧回路のみを直列接続させた場合、キャパシタや配線等の寄生容量等による誤差が大きくなり、高精度な演算は一般的に困難だからである。他方、オペアンプを用いる場合、出力信号は、オペアンプを含む回路の全てがセトリングを完了した後に出力されるため、信号伝達遅延が必然的に大きくなってしまう。そして、回路構成を一度に駆動して高速化しようとすると、初段のサンプリング・信号増幅回路、位相進み補償器又は加算器であるオペアンプに、高速且つ大きな出力負荷駆動能力が必要となる。
【００２０】
なお、信号伝達遅延の抑制は、非制御デバイスがＱ値の高い共振素子である場合に、特に重要となる。真空封止により高いＱ値を示す共振素子は、振幅特性が共振周波数ｆ０近傍において高いピークゲインを示す。一方、高いＱ値を示す共振素子における位相特性は、共振周波数ｆ０前後において、０度（f＜f0）→９０度（f＝f0）→１８０度（f＞f0）と位相遅れ角が急激に変化する。この結果、振動周波数ｆがわずかに共振周波数ｆ０よりも高い領域で位相遅れ角が１８０度となるため、共振周波数ｆ０近傍の領域で発振しやすくなる。これを回避するためには、フィードバック制御回路側で十分な位相進み量を確保しておく必要がある。
【００２１】
更に、真空封止により高いＱ値を示す共振素子は、メインの共振周波数f0よりも高い周波数領域において、高次共振による複数のゲインピークを示す場合がある（上記非特許文献４参照）。このような共振素子を安定的にフィードバック制御するためには、共振周波数ｆ０だけでなく、高次共振を生じる周波数、更には共振素子の伝達特定が十分に減衰する周波数領域までの広い周波数領域に亘って位相進み特性を発揮できるように、共振素子とフィードバック制御回路を組み合わせた全体の制御ループが十分な位相余裕を確保しておく必要がある。
【００２２】
従って、入力−出力間の信号伝達遅延を十分に小さくし、且つサンプリング周波数ｆｓを十分に高く設定する必要があるが、位相進み補償器を用いた構成では、前述のように、回路規模やコスト、消費電力等の問題が生じ、高速で安定的なフィードバック制御回路の設計が困難となっている。
【００２３】
本発明はこのような課題を解決するためのものであり、回路規模やコスト、消費電力を低減しつつ、信号伝達遅延を抑制することが可能なフィードバック制御回路、及びこれを一部に含むフィードバック制御システムを提供することを、主たる目的とする。
【課題を解決するための手段】
【００２４】
上記目的を達成するための本発明の第１の態様は、
被制御デバイスから入力された入力信号に基づいて出力信号を生成すると共に該出力信号を前記被制御デバイスに負帰還させてフィードバック制御を行うフィードバック制御回路であって、
前記入力信号を増幅する増幅手段と、
前記増幅手段の出力信号に対して積分演算を行う一段以上の積分手段と、
前記積分手段の少なくとも一部をバイパスして信号を伝達する一以上のフィードフォワード経路と、
前記積分手段から入力される信号と前記フィードフィードフォワード経路を介して入力される信号を加算する加算手段と、
前記加算手段の出力を量子化して出力信号を生成する量子化手段と、
前記量子化手段により生成される出力信号を、前記一段以上の積分手段のうち最終段の積分手段の入力側に伝達するフィードバック経路と、
を備えるフィードバック制御回路である。
【００２５】
この本発明の第１の態様によれば、回路規模やコスト、消費電力を低減しつつ、信号伝達遅延を抑制することができる。
【００２６】
本発明の第１の態様において、
前記積分手段を三段以上備え、
該三段以上の積分手段のうち最終段の積分手段の出力を、前記三段以上の積分手段のうち二段目以降の積分手段の入力側に伝達するフィードバック経路を更に備えるものとしてもよい。
【００２７】
本発明の第２の態様は、
本発明の第１の態様のフィードバック制御回路と、
該フィードバック制御回路によりフィードバック制御される前記被制御デバイスと、
を備えるフィードバック制御システムである。
【００２８】
この本発明の第２の態様によれば、回路規模やコスト、消費電力を低減しつつ、信号伝達遅延を抑制することができる。
【００２９】
また、三段以上の積分手段のうち最終段の積分手段の出力を二段目以降の積分手段の入力側に伝達するフィードバック経路に含まれない一段目の積分手段によってＤＣ（周波数0［Hz］）近傍に雑音伝達関数のゼロ点を配置し、二段目以降の積分手段及びフードバック経路によって、より高周波な周波数帯域にも雑音伝達関数のゼロ点を配置することができる。従って、ＤＣ近傍の周波数帯域と、より高周波な周波数帯域の双方で検出分解能を向上させることができる。
【００３０】
本発明の第２の態様において、
前記被制御デバイスは、例えば二次ローパスフィルタ特性を有するデバイスである。
【００３１】
この場合、
前記被制御デバイスは、例えばＭＥＭＳおもりの静電気力フィードバックを利用した慣性力センサである。
【００３２】
本発明の第３の態様は、
二次ローパスフィルタ特性を有する被制御デバイスと、
該被制御デバイスから入力された入力信号に基づいて出力信号を生成すると共に該出力信号を前記被制御デバイスに負帰還させてフィードバック制御を行うフィードバック制御回路と、
を備えるフィードバック制御システムであって、
前記フィードバック制御回路は、
前記入力信号を増幅する増幅手段と、
前記増幅手段の出力信号に対して積分演算を行う二段の積分手段と、
前記二段の積分手段の双方をバイパスすると共に第１の増幅率で信号を増幅する第１の増幅部を有する第１のフィードフォワード経路と、
前記二段の積分手段のうち二段目の積分手段のみをバイパスすると共に第２の増幅率で信号を増幅する第２の増幅部を有する第２のフィードフォワード経路と、
前記積分手段から入力される信号と、前記第１及び第２のフィードフォワード経路を介して入力される信号とを加算する加算手段と、
前記加算手段の出力を量子化して出力信号を生成する量子化手段と、
前記量子化手段により生成される出力信号を、前記二段の積分手段のうち最終段の積分手段の入力側に伝達するフィードバック経路と、を備え、
前記フィードバック制御回路のサンプリング周波数を、前記第１の増幅率と前記第２の増幅率の差分の平方根に２πを乗じた値で除した値は、前記被制御デバイスの二次ローパスフィルタ特性におけるカットオフ周波数の２．５倍以下であることを特徴とする、
フィードバック制御システムである。
【００３３】
この本発明の第３の態様によれば、被制御デバイスとフィードバック制御回路を合わせたフィードバック制御システム全体における制御ループの伝達関数の位相遅れを１８０度未満に抑制することができる。この結果、位相進み補償器が必要なくなり、回路規模やコスト、消費電力を低減しつつ、信号伝達遅延を抑制することができる。
【発明の効果】
【００３４】
本発明によれば、回路規模やコスト、消費電力を低減しつつ、信号伝達遅延を抑制することが可能なフィードバック制御回路、及びこれを一部に含むフィードバック制御システムを提供することができる。
【図面の簡単な説明】
【００３５】
【図１】フォースフィードバックによって制御される従来の角速度センサシステムの構成例である。
【図２】本発明の各実施例に共通する概念を示す機能ブロック図である。
【図３】本発明の第１実施例に係るフィードバック制御システム１を離散時間表現で表した機能ブロック図である。
【図４】第１実施例に係るフィードバック制御回路１０の機能ブロック図である。
【図５】第１実施例に係るフィードバック制御回路１０の機能ブロック図の他の例である。
【図６】本発明の第２実施例に係るフィードバック制御システム２を離散時間表現で表した機能ブロック図である。
【図７】本発明の第３実施例に係るフィードバック制御システム３を離散時間表現で表した機能ブロック図である。
【図８】本発明の他の実施例に係るフィードバック制御システムを示す図である。
【図９】本発明をサーボ機構に適用した場合の構成例である。
【発明を実施するための形態】
【００３６】
以下、本発明を実施するための形態について、添付図面を参照しながら実施例を挙げて説明する。
【実施例】
【００３７】
＜基本概念＞
以下、図面を参照し、本発明の実施例について説明する。まずは、第１〜第３実施例に共通する基本概念について説明する。図２は、本発明の各実施例に共通する概念を示す機能ブロック図である。各実施例の詳細については、図３以下を用いて、それぞれ離散時間表現で説明する。
【００３８】
本発明に係るフィードバック制御システムは、制御対象である被制御デバイス５と、フィードバック制御回路１０を有する。
【００３９】
被制御デバイス５は、例えば二次ＬＰＦ特性を有するＭＥＭＳおもり、ＬＣフィルタ、サーボモータ等である（図では、単に「ＬＰＦ」と表記している）。以下の実施例では、静電気力によってＭＥＭＳおもりが駆動され、コリオリ力を検出することにより角速度を検出する角速度センサであるものとする。被制御デバイス５には、コリオリ力、慣性力等の入力としての静電気力Finと、フォースフィードバック力（−Ffb）が印加され、変位xを出力する。
【００４０】
本発明に係るフィードバック制御回路１０は、入力信号Vxを増幅する増幅器、増幅器の出力を積分する１以上の積分器、１以上の積分器のうち最終段の出力と当該最終段の積分器を介さないフィードフォワード経路の出力を加算する加算器、及び出力回路を有する。そして、出力回路の出力を外部に出力すると共に被制御デバイス５に負帰還させ、更に、上記最終段の積分器の入力側に負帰還させている。
【００４１】
より具体的に説明する。フィードバック制御回路１０は、増幅器１２（増幅率a0）、１４（増幅率a12）、１６（増幅率a2）、１８（増幅率b1）と、加算器２０、２２と、積分器３０と、出力回路３２と、演算器３４と、を備える。
【００４２】
なお、演算器３４は積分器や増幅器等であり、存在しない（H1＝１）ものとしてよい。また、増幅器１６を経由するフィードフォワード経路ＦＦ２も省略可能である。また、増幅器１８を経由しているフィードバック経路ＦＢ２は存在するが、増幅器１８は存在しない（b1＝１）ものとすることもできる。この＜基本概念＞では、増幅器１８は存在するが、演算器３４は存在せず、増幅器１６を経由するフィードフォワード経路を省略するものとして説明する。
【００４３】
フィードバック制御回路１０では、まず、微小な信号として入力される入力信号Vxを増幅器１２によって増幅し、演算器３４及び増幅器１４に出力する。演算器３４に出力された信号a0・Vxは、加算器２０によって増幅器１８の出力b1・vfbが減算された後、積分器３０を介して加算器２２に出力される。
【００４４】
また、増幅器１２の出力a0・Vxは、増幅器１４を介して加算器２２に出力される（a0・a12・Vx；フィードフォワード経路ＦＦ１）。加算器２２は、積分器３０及び増幅器１４から入力された信号を加算して、出力回路３２に出力する。出力回路３２は、例えば比較器（コンパレータ）に代表される量子化器であり、フィードバック出力Vfbを生成して出力する。
【００４５】
フィードバック出力Vfbは、フィードバック制御システム１すなわち角速度センサシステムの出力として外部に出力される他、Ｖ／Ｆ変換されて被制御デバイス５に負帰還される（フィードバック経路ＦＢ１）。これによって、角速度センサの感度等の特性を、フィードバック電極の特性によって決定することができ、おもりの機械的特性の影響を抑制することができる。一般に、フィードバック電極の特性は、おもりの機械的特性よりも安定的であるため、フォースフィードバックの結果、角速度センサの検出特性を安定的にすることができる。
【００４６】
また、フィードバック出力Vfbは、増幅器１８を経由して加算器２０にフィードバック入力される（フィードバック経路ＦＢ２）。すなわち、比較器（コンパレータ）に代表される量子化器である出力回路３２のフィードバック出力Vfbは、最終段の積分器である積分器３０の入力側にフィードバック入力される。これによって、後述するように、位相進み補償器を設けることなく信号伝達遅延の抑制を実現することができる。
【００４７】
＜第１実施例＞
以下、図面を参照し、本発明の第１実施例に係るフィードバック制御回路１０、及びこれを一部に含むフィードバック制御システム１について説明する。
【００４８】
図３は、本発明の第１実施例に係るフィードバック制御システム１を離散時間表現で表した機能ブロック図である。図中、機能ブロックの枠内の文字は、Ｚ変換における伝達関数等を示している。また、図２と共通する構成要素については同じ符号を付している。
【００４９】
増幅器１２には、サンプリング周期Tsでサンプリングされた入力信号Vxが入力される。増幅器１８には、遅延素子３６を介してフィードバック出力Vy（＝Vfb）が入力される。なお、遅延素子３６が付与する遅延要素は、後に図５により説明するように、積分器３０に含まれるものとしてもよい。
【００５０】
本実施例においては、増幅器１６を経由するフィードフォワード経路ＦＦ２が存在するものとする。すなわち、演算器３４が出力する信号は増幅器１６を介して加算器２２に出力される（フィードフォワード加算；a0・a2・H1・Vx）。従って、増幅器１４を経由するフィードフォワード経路ＦＦ１と合わせて、二系統のフィードフォワード経路が存在することになる。
【００５１】
その他の構成要素については、図２の説明を参照することとして、説明を省略する。
【００５２】
［伝達関数特性］
以下、フィードバック制御回路１０の伝達関数、及び特性について考える。図４は、第１実施例に係るフィードバック制御回路１０の機能ブロック図である。ここでは、出力回路３２による量子化誤差をe、そのＺ変換をEとし、フィードバック制御回路１０の入力をVx、出力をVyとする。図３より、次式（２）が成立する。
【００５３】
【数１】
【００５４】
〔従来構成の場合〕
まず、増幅器１８を経由するフィードバック経路ＦＢ２が存在しない場合（すなわちb1＝０の場合）について考える。この場合、次式（３）が成立する。なお、ここでH1＝z-1／（1−z-1）とすれば、図１で示した従来構成から位相進み補償器（1−α・z-1）を省略したものと一致する。次式（３）において、STF（Signal Transfer Function）は、入力信号Vxに対する伝達関数であり、NTF（Noise Transfer Function）は量子化雑音Eに対する伝達関数である。
【００５５】
【数２】
【００５６】
入力Vx−出力Vy間の信号伝達関数Hxy0は、このSTFに相当し、次式（４）で表される。
【００５７】
【数３】
【００５８】
ここで、この場合のフィードバック系の安定性を評価するために、上式（４）で伝達関数が表されるフィードバック制御回路の周波数特性を求める。係る評価は、Ｚ変換の変数zに次式（５）で表される式を代入することで行うことができる。式中、jは虚数単位であり、fは周波数であり、ω＝2πfは角周波数であり、Tはサンプリング周期であり、fs＝１／Tはサンプリング周波数である。また、a0、a12、a2は定数であり、周波数特性や位相遅れを有さないと仮定する。
【００５９】
【数４】
【００６０】
上式（５）における括弧内の積分項｛１／（1−z-1）｝は、低周波（z≒１）で位相遅れが約９０度となる位相遅れ特性を有するため、信号伝達関数Hxy0は、H1が位相進み特性を有さなければ（すなわち微分回路特性を有さなければ）、位相遅れ特性を有することになる。図１で示した従来構成では、H1は遅延付き積分器｛z-1／（1−z-1）｝であるため、位相進み特性ではなく位相遅れ特性を有している。このため、図１で示した従来構成におけるフィードバック制御回路によって二次ＬＰＦ特性を示す被制御デバイスをフィードバック制御しようとすると、周波数fがカットオフ周波数f0を超えると位相遅れが９０度〜１８０度となり、これにフィードバック制御回路の位相遅れが加わると、制御ループ全体で１８０度を超える位相遅れ特性を有することになる。従って、位相進み補償器を設けなければ、被制御デバイスが異常発振し、制御が不安定となる可能性がある。
【００６１】
〔本実施例の場合〕
次に、本実施例の如く、増幅器１８を経由するフィードバック経路ＦＢ２が存在する場合（b1≠０）について考える。ここでは、簡略化のためにb1＝１とする。
【００６２】
上式（２）において、b1＝１とすると、次式（６）及び（７）が成立する。
【００６３】
【数５】
【００６４】
入力Vx−出力Vy間の信号伝達関数Hxy1は、STFに相当し、次式（８）で表される。なお、NTFは（1−z-1）である。
【００６５】
【数６】
【００６６】
上式（８）と、従来構成の式（４）を比較すると、式（４）は積分項｛１／（1−z-1）｝を含んでいるのに対し、式（８）ではH1内を除いて積分項が消滅している。更に、式（８）では括弧内第１項に微分項a12・（1−z-1）が出現している。これは、入力信号Vxに基づく信号が積分器を介さずに、最終段の積分器である積分器３０の出力と加算されるフィードフォワード経路ＦＦ１と、出力回路３２から積分器３０の入力側にフィードバックされるフィードバック経路ＦＢ２とによって、信号伝達関数Hxy1に位相進み項が現れることを示している。
【００６７】
更に、H1が積分器を含み、位相遅れ特性を有する場合でも、a12、a2、H1の設定次第で、一定の周波数範囲において信号伝達関数Hxy1に位相進み特性を持たせることが可能となる。
【００６８】
例えば、図１で示した従来構成と同様、H1＝z-1／（1−z-1）とすると、信号伝達関数Hxy1は次式（９）で表される。
【００６９】
【数７】
【００７０】
式（９）における括弧内第１項（a12−a2）・（1−z-1）は微分項であり、位相進み特性を有するが、第３項z-1／（1−z-1）は低周波で大きいゲインを示す積分項であり、位相遅れ特性を有する。ここで、ωT＜＜１、すなわちf＜＜（fs／2π）の低周波領域では、微分（1−z-1）はj2πf/fsと、積分z-1／（1−z-1）は−j／（2πf/fs）と、それぞれ近似することができる。そして、微分における虚数単位jは９０度の位相進みを、積分における負の虚数単位−jは９０度の位相遅れを表している。
【００７１】
従って、a12＞a2となるように増幅器１４、１６の増幅率を設定すると、（a12−a2）・2πf/fs＜（2πf/fs）となる周波数、すなわちf＜fs／｛2π√（a12−a2）｝である低周波領域では、積分項（第３項）が支配項となるため位相遅れ特性を有し、f＞fs／｛2π√（a12−a2）｝である高周波領域では、微分項（第１項）が支配項となるため位相進み特性を有することになる。
【００７２】
ここで、前述のように被制御デバイス５の入力−出力特性が二次ＬＰＦ特性を示す場合、周波数fがカットオフ周波数f0に等しい場合において位相遅れ９０度が、カットオフ周波数f0よりも高い場合では９０度から１８０度の位相遅れとなる。従って、被制御デバイスの位相遅れが１８０度に近づく周波数よりも低い周波数でフィードバック制御回路１０の伝達関数特性が位相進みに遷移するように設定すれば、被制御デバイス５とフィードバック制御回路１０を合わせたフィードバック制御システム１全体における制御ループの伝達関数の位相遅れを１８０度未満に抑制することができる。
【００７３】
例えば被制御デバイス５のカットオフ周波数f0の2.5倍以下でフィードバック制御回路１０の伝達関数特性が位相進みに遷移するように設定するには、次式（１０）のように増幅器１４、１６の増幅率を設定すればよい。
【００７４】
【数８】
【００７５】
このように、本実施例のフィードバック制御回路１０では、入力信号Vxに基づく信号が積分器を介さずに、最終段の積分器である積分器３０の出力と加算されるフィードフォワード経路ＦＦ１と、出力回路３２から積分器３０の入力側にフィードバックされるフィードバック経路ＦＢ２を設けているため、伝達関数に位相進み特性を持たせることができる。
【００７６】
このため、被制御デバイス５が二次ＬＰＦ特性を示し、そのカットオフ周波数f0よりも高い高周波領域で９０度から１８０度の位相遅れを示す場合であっても、従来構成では必須の構成とされていた位相進み補償器を備えることなく、フィードバック制御システム１全体の制御ループにおける伝達関数の位相遅れを１８０度未満に抑制することができる。この結果、安定的なフィードバック制御システム１を実現することができる。
【００７７】
前述のように、位相進み補償器を備える構成では、それによって回路規模が大きくなってしまう。また、位相進み補償器は信号伝達経路に直列的に接続されるため、位相進み補償器自体が有する回路遅延分を考慮せざるを得ず、初段のサンプリング・信号増幅回路や加算演算用オペアンプ、位相進み補償用オペアンプ等に、高速且つ大きな出力負荷駆動能力が必要となり、コストや消費電力が増大する場合がある。
【００７８】
これに対し、本実施例のフィードバック制御回路１０では、上記説明した特徴的な構成によって位相進み補償器を備える必要がなくなる。この結果、回路規模やコスト、消費電力を低減することができる。また、入力信号のサンプリング後にオペアンプや積分演算を介さずにキャパシタ分圧等の受動素子のみでフィードフォワード信号等の加算演算を行って比較出力動作を行うことが可能となり、フィードバック制御回路１０における入力−出力間の遅延時間を短縮することができ、制御の安定性を向上させることができる。
【００７９】
以上説明した本実施例のフィードバック制御回路１０、及びこれを一部に含むフィードバック制御システム１によれば、回路規模やコスト、消費電力を低減しつつ、信号伝達遅延を抑制することができる。
【００８０】
なお、離散時間表現されるデジタルフィードバックシステムでは、量子化雑音Eが出力Vyに加算されるため、安定化判定には、厳密には信号についての伝達関数STFだけでなく、量子化雑音の影響も考慮しなければならない。しかしながら、被制御デバイス５が二次ＬＰＦ特性を示している場合、サンプリング周波数fsを、二次ＬＰＦ特性におけるカットオフ周波数f0に比して十分に高く設定しておけば、量子化雑音のシステム安定性に与える影響を小さくすることができる。以下、その理由について説明する。
【００８１】
前述のように、量子化雑音Eに対する伝達関数NTFは、（1−z-1）で表される。これは、量子化雑音Eに一次のノイズシェイプがかけられて出力Vyに伝達され、低周波領域では雑音が小さく、高周波領域では雑音が大きくなることを示している。一方、被制御デバイス５が二次ＬＰＦ特性を有する場合、カットオフ周波数f0よりも周波数の高い成分は、被制御デバイス５によって減衰してフィードバック制御回路１０にループ伝達されることになる。従って、サンプリング周波数fsを、二次ＬＰＦ特性におけるカットオフ周波数f0に比して十分に高く設定しておけば（例えば、fs／f0＞２００程度）、量子化雑音の低周波成分はノイズシェイプによって減衰し、高周波成分は被制御デバイス５の二次ＬＰＦ成分によって減衰するため、システム安定性に与える影響は小さいと考えられる。
【００８２】
また、本出願の出願人は、被制御デバイス５のカットオフ周波数f0を１０［kHz］とし、Ｑ値を一定の範囲でばらつかせ、フィードバック制御回路１０のサンプリング周波数をfs＝２．５６［MHz］、フィードバック制御回路１０の増幅率をa0＝1、a12＝256、a2＝16、b1＝1と設定し、被制御デバイス５の入力Finをフォースフィードバック出力Ffbの最大出力範囲の８５％の範囲で変化させる（すなわち、フォースフィードバック出力Ffbの出力範囲が±1のときに入力Finの範囲を±0.85の範囲で変化させる）という条件でシミュレーションを行っている。そして、係る条件下で異常発振せずに安定的にフィードバック制御できることを確認している。
【００８３】
［変形例］
なお、第１実施例に係るフィードバック制御回路１０は、以下のように変形することができる。図５は、第１実施例に係るフィードバック制御回路１０の機能ブロック図の他の例である。
【００８４】
図示するように、第１実施例に係るフィードバック制御回路１０は、積分器３０を遅延要素付き積分器（z-1／（1−z-1））３０＿１に変更すると共に演算器３４を積分器（1／（1−z-1））とし、積分器３０をバイパスしていた増幅器１６を経由するフィードフォワード経路ＦＦ２を、増幅器３８（増幅率a1）を経由して演算器３４をバイパスするフィードフォワード経路ＦＦ２＿１に変更することができる。
【００８５】
すなわち、図５に示すフィードバック制御回路１０では、入力信号Vxを増幅器１２によって増幅し、演算器３４、増幅器１４、及び増幅器３８に出力する。演算器３４に出力された信号は演算器３４によって積分演算された後、加算器２０によって増幅器１８の出力b1・vfbが減算されると共に増幅器３８の出力a0・a1・Vxが加算され、積分器３０＿１を介して加算器２２に出力される。
【００８６】
また、増幅器１２の出力a0・Vxは、増幅器１４を介して加算器２２に出力される（a0・a12・Vx）。加算器２２は、積分器３０＿１及び増幅器１４から入力された信号を加算して、出力回路３２に出力する。増幅器１８には、フィードバック出力Vyが入力される。
【００８７】
係る態様では、増幅器１８を経由するフィードバック経路における遅延素子３６は不要となる。なお、フィードバック制御回路１０の積分器が二次以上の場合は、ローカル共振フィードバック（Local Resonator Feedback）γを設け、バンドパスフィルタを構成してもよい。
【００８８】
＜第２実施例＞
以下、図面を参照し、本発明の第２実施例に係るフィードバック制御回路１０、及びこれを一部に含むフィードバック制御システム２について説明する。
【００８９】
図６は、本発明の第２実施例に係るフィードバック制御システム２を離散時間表現で表した機能ブロック図である。図中、機能ブロックの枠内の文字は、Ｚ変換における伝達関数等を示している。また、第１実施例と共通する構成要素については同じ符号を付している。
【００９０】
本実施例に係るフィードバック制御回路は、図示するように、一次積分器により構成され、増幅器（増幅率a1）である演算器３４＿１を備えると共に遅延要素付き積分器（z-1／（1−z-1））３０＿１を備え、第１実施例と比較すると、演算器３４や遅延要素付き積分器３０＿１をバイパスするフィードフォワード経路ＦＦ２（又はＦＦ２＿１）を省略した構成となっている。
【００９１】
すなわち、本実施例に係るフィードバック制御回路１０では、入力信号Vxを増幅器１２によって増幅し、演算器３４＿１、及び増幅器１４に出力する。演算器３４＿１に出力された信号は、加算器２０によって増幅器１８の出力b1・vfbが減算され、積分器３０＿１を介して加算器２２に出力される。
【００９２】
また、増幅器１２の出力a0・Vxは、増幅器１４を介して加算器２２に出力されるa0・a12・Vx）。加算器２２は、積分器３０＿１及び増幅器１４から入力された信号を加算して、出力回路３２に出力する。増幅器１８には、フィードバック出力Vyが入力され、増幅処理を行った信号を加算器２０に出力する（フィードバック経路ＦＢ２）。
【００９３】
フィードバック経路ＦＢ１については第１実施例と同様である。
【００９４】
［伝達関数特性］
本実施例における入力Vx−出力Vy間の信号伝達関数Hxy2は、上式（４）においてH1＝a1・z-1、a2＝0とおくことにより、次式（１１）で表される。
【００９５】
【数９】
【００９６】
上式（１１）において、（a12−a1）・2πf0／fs＞＞a1、すなわちa1＜＜（2f0／fs）・a12に設定しておけば、括弧内第１項（a12−a1）・（1−z-1）は微分特性を有することになり、位相進みとなる。また第２項a2は定数項であるため、位相遅れとなる積分項は現れない。なお、a1＝0とすれば、低周波領域において９０度の位相進みとなる微分特性を有することができる。
【００９７】
従って、本実施例に係るフィードバック制御回路１０の信号伝達関数Hxy2は、低周波から高周波までの幅広い周波数に亘って位相進み特性を有する。これにより、位相進み補償器が必要なくなり、回路規模やコスト、消費電力を低減することができる。また、入力信号のサンプリング後にオペアンプや積分演算を介さずにキャパシタ分圧等の受動素子のみでフィードフォワード信号等の加算演算を行って比較出力動作を行うことが可能となり、フィードバック制御回路１０における入力−出力間の遅延時間を短縮することができ、制御の安定性を向上させることができる。
【００９８】
なお、現実的には、フィードバック制御を有効に働かせるために、信号帯域である低周波領域（z≒１）におけるゲイン、すなわちa0・a1を十分に高く設定することが望ましい。
【００９９】
以上説明した本実施例のフィードバック制御回路１０、及びこれを一部に含むフィードバック制御システム２によれば、回路規模やコスト、消費電力を低減しつつ、信号伝達遅延を抑制することができる。
【０１００】
＜第３実施例＞
以下、図面を参照し、本発明の第３実施例に係るフィードバック制御回路１０、及びこれを一部に含むフィードバック制御システム３について説明する。
【０１０１】
図７は、本発明の第３実施例に係るフィードバック制御システム３を離散時間表現で表した機能ブロック図である。図中、機能ブロックの枠内の文字は、Ｚ変換における伝達関数等を示している。また、第１実施例と共通する構成要素については同じ符号を付している。
【０１０２】
本実施例に係るフィードバック制御回路は、図示するように、三次積分器により構成され、最終段の積分器から、より前段の積分器に帰還するローカルフィードバック経路ＦＢ３を有する。
【０１０３】
本実施例に係るフィードバック制御回路１０は、増幅器１２（増幅率a0）、１８（増幅率b1）、４０（増幅率a13）、４２（増幅率a23）、４４（増幅率a3）、７０（増幅率γ）と、積分器５０、５２、５４と、加算器６０、６２、６４と、出力回路３２と、遅延素子３６、７２と、を備える。
【０１０４】
本実施例に係るフィードバック制御回路１０では、入力信号Vxを増幅器１２によって増幅し、遅延要素付きの積分器５０、及び増幅器４０に出力する。積分器５０によって積分演算された信号は、加算器６０によって増幅器７０の出力が減算され、積分器５２に出力される。積分器５２は、積分演算した信号を加算器６２及び増幅器４４に出力する。加算器６２は、積分器５２の出力から増幅器１８の出力を減算して積分器５４に出力する。
【０１０５】
積分器５４によって積分演算された信号は、加算器６４に出力される。加算器６４には、増幅器４０を経由するフィードフォワード経路ＦＦ１、増幅器４２を経由するフィードフォワード経路ＦＦ２、及び増幅器４４を経由するフィードフォワード経路ＦＦ３を介して入力されるフィードフォワード信号が入力され、これらを積分器５４の出力に加算して出力回路３２に出力する。増幅器１８には、遅延素子３６を介して出力回路３２の出力がフィードバック入力され、増幅処理を行った信号を加算器６２に出力する（フィードバック経路ＦＢ２）。また、増幅器７０には、遅延素子７２を介して積分器５４の出力がフィードバック入力され、増幅処理を行った信号を加算器６０に出力する（フィードバック経路ＦＢ３）。
【０１０６】
フィードバック経路ＦＢ１については第１実施例と同様である。
【０１０７】
ここで、第３実施例の基本技術に相当する従来技術について説明する。前述した非特許文献１には、フィードバック制御回路を二次積分器により構成し、増幅率γの増幅器を経由したローカルフィードバック経路を有するものが提案されている。そして、このローカルフィードバック経路によって、量子化雑音周波数分布の特定の周波数fr＝（√γ／2π）・fsにゼロ点（NTFzero、ノッチ（Notch）ともいう）を作り出し、この周波数frにおける信号検出分解能を改善できることが知られている。例えばヨーレートセンサは、センサ素子が特定の周波数foscで振動する振動素子を含み、出力信号の振動成分が周波数foscに集中している。このため、γ＝（ωosc・T）2=（2π・fosc／fs）2に設定することにより、信号帯域foscの近傍周波数帯の信号成分のみ取り出せば、高分解能なヨーレート信号が得られる。
【０１０８】
しかしながら、二次積分器により構成し、且つローカルフィードバックによって特定周波数frにノッチを配置した場合、ＤＣ（周波数0［Hz］）近傍の低周波領域における量子化雑音は、逆に増加してしまう。従って、ヨーレートと加速度の双方を検出するセンサに好適に適用することができない。ヨーレートと加速度の双方を検出するセンサでは、ヨーレート信号はセンサ素子の振動周波数fosc近傍にあるが、加速度信号はＤＣ近傍の低周波領域にあるからである。従って、二次積分器にローカルフィードバックを追加した場合、ヨーレート信号と加速度信号の双方を同時に精度良く検出することができないという欠点がある。
【０１０９】
これに対し、本実施例のフィードバック制御回路１０では、ローカルフィードバックが含まれない初段の積分器５０によって、ＤＣに雑音伝達関数のゼロ点（NTFzero）を配置すると共に、二段目以降のローカルフィードバックＦＢ２によって、周波数fr＝（√γ／2π）・fsにも雑音伝達関数のゼロ点（NTFzero）を配置することができる。これを実現するためには、γ＝（ωosc・Ts）2=（2π・fosc／fs）2に設定すればよい。これによって、複数のゼロ点を設定することができ、ＤＣ近傍とfr近傍の双方の周波数帯域における量子化雑音を抑制し、検出分解能を向上させることができる。従って、ヨーレートと加速度の双方を検出するような、高精度な多機能センサを実現することができる。
【０１１０】
以上説明した本実施例のフィードバック制御回路１０、及びこれを一部に含むフィードバック制御システム３によれば、第１実施例及び第２実施例と同様、位相進み補償器が必要なくなるため、回路規模やコスト、消費電力を低減しつつ、信号伝達遅延を抑制することができる。
【０１１１】
＜変形、応用例＞
また、雑音伝達関数のゼロ点を複数の周波数帯域に配置することが可能となるため、例えばヨーレートと加速度の双方を検出する高精度なセンサを実現することができる。
【０１１２】
以上、本発明を実施するための最良の形態について実施例を用いて説明したが、本発明はこうした実施例に何等限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々の変形及び置換を加えることができる。
【０１１３】
例えば、各実施例において、フィードバック制御回路１０の内部においてアナログ信号に対して演算等の処理を行うものとしたが、図８に示すように、Ａ／Ｄ変換器８０をフィードバック制御回路１０の入力側に配置し、デジタル信号に対して演算等の処理を行うものとしてもよい。係る変形は、上記各実施例についてすることができる。図８は、本発明の他の実施例に係るフィードバック制御システムを示す図である。Ａ／Ｄ変換器８０は、サンプリングされて増幅器１２によって増幅されたアナログ信号を符号化（数値化）し、次段以降の構成要素に出力する。これによって、次段以降の構成要素は、デジタル演算によって上記各実施例の如き処理を実行することができる。
【０１１４】
また、本発明は、被制御デバイス５が目標値に追随するように制御するサーボ機構に適用することができる。図９は、本発明をサーボ機構に適用した場合の構成例である。この場合、図示するように、目標値をデジタル値として負入力し、被制御デバイス５の出力信号がＡ／Ｄ変換器８０によってデジタル値に変換された値との差分を、フィードバック制御回路１０のフォースフィードバックループによって処理する。これによって、いわゆるサーボ制御が実現される。この構成では、Ａ／Ｄ変換器８０によるデジタル信号化によって、目標値をデジタル値として入力することができる。また、目標値をオフセット調整値とすることも可能であり、オフセット調整をデジタル加算により容易に実現することができる。
【符号の説明】
【０１１５】
１、２、３ フィードバック制御システム
５ 被制御デバイス
１０ フィードバック制御回路
１２、１４、１６、１８、… 増幅器
２０、２２、… 加算器
３０、… 積分器
３２ 出力回路
３４ 演算器
８０ Ａ／Ｄ変換器
【技術分野】
【０００１】
本発明は、被制御デバイスから入力された信号を処理して出力信号を生成し、当該出力信号を被制御デバイスに帰還入力させるフィードバック制御回路、及び当該フィードバック制御回路と被制御デバイスを含むフィードバック制御システムに関する。
【背景技術】
【０００２】
従来、物理量を検出するセンサやサーボ機構等の被制御デバイスを制御するフィードバック制御回路が知られている。このフィードバック制御回路は、被制御デバイスから入力された信号の特性を向上させたり、被制御デバイスの動作や出力を安定化させたりすることができる。
【０００３】
この種のフィードバック制御回路が好適に適用されるのは、例えば、ＭＥＭＳ（Micro
Electro Mechanical Systems）おもりの静電気力フィードバックを利用した慣性力センサシステム、モータの位置を制御する制御システム、ＬＣフィルタを含む電源制御システム等である。慣性力センサの代表的なものとして、ジャイロスコープやヨーレートセンサとして知られる角速度センサが存在する。これらのシステムでは、被制御デバイスの入力−出力特性が二次ＬＰＦ（ローパスフィルタ）特性を示したり、共振特性（特定の共振周波数で振幅特性が高いピークを示す特性）を示すことがあるが、フィードバック制御回路によって、被制御デバイスが異常発振することなく安定的に制御可能となっている。
【０００４】
上記角速度センサは、回転運動によって振動駆動されるおもり（振動子）に生じるコリオリ力を検出するものであるが、その出力信号は通常、微小な信号である。このため、角速度センサを制御するフィードバック制御回路において、上記おもりが有する共振Ｑ値を利用し、検出すべき振動周波数帯における振幅すなわち感度を大きくして検出分解能を向上させている。
【０００５】
また、角速度センサを被制御デバイスとするフィードバック制御システムでは、フィードバック制御回路の出力信号をおもりに対する静電力印加にフィードバックさせることによって、Ｑ値のばらつきや温度特性に起因する角速度センサの感度変動や非線形性に対して、安定化させる制御を行っている。
【０００６】
このような制御技術は、「静電気力フィードバック（Electrostatic Force Feedback）」、「フォースフィードバック（Force Feedback）」、「サーボ（Servo）」等と称されている。非特許文献１には、慣性センサに対してフォースフィードバックを行う技術について記載されている。
【０００７】
図１は、フォースフィードバックによって制御される従来の角速度センサシステムの構成例である。図中、機能ブロックの枠内の文字は、Ｚ変換における伝達関数等を示している。この従来の角速度センサは、二次ＬＰＦ特性を示すセンサ素子Ａａを備える被制御デバイスＡを、フィードバック制御回路Ｂで制御している。フィードバック制御回路Ｂは、増幅器Ｂａ、Ｂｂ、Ｂｃと、積分器Ｂｄ、Ｂｅと、加算器（Summation）Ｂｆと、位相進み補償器Ｂｇと、量子化器Ｂｈと、を備える。従来の角速度センサシステムは、このような構成によって、入力としての力Finがおもりに印加されたときのおもりの変位量xを検出電極と検出回路で検出し、この力Finと逆向きの力（−Fin）をフィードバック電極から電圧として印加して入力Finとバランスさせ、このバランスさせた力Fin、つまり印加電圧を検出出力としている。
【０００８】
これによって、角速度センサの感度等の特性を、フィードバック電極の特性（静電気力−印加電圧特性）によって決定することができ、おもりの機械的特性（バネ定数、ダンピング係数、感度非線形性等）の影響を抑制することができる。一般に、フィードバック電極の特性は、おもりの機械的特性よりも安定的であるため、フォースフィードバックの結果、角速度センサの検出特性を安定的にすることができる。具体的には、感度変動、ドリフトを抑制し、周波数帯域（Bandwidth）、入力範囲（Dynamic Range）、リニアリティを改善することができる（非特許文献２の３７２ページ８行目を参照）。
【０００９】
ところで、角速度センサにおけるＭＥＭＳおもりのように、入力−出力特性が二次ＬＰＦ特性を示す場合、その振動周波数がカットオフ周波数に等しい場合において位相角９０度の位相遅れが、カットオフ周波数よりも高い周波数である場合において９０度から１８０度の位相遅れが、それぞれ生じることになる。このような被制御デバイスを負帰還制御（Negative Feedback Control）しようとする際に、被制御デバイスとフィードバック制御回路を含めた全体の制御ループ伝達特性が、一定の周波数を超えることにより１８０度以上の位相遅れとなり、且つこのときのループゲインが１以上あると、本来意図した負帰還制御が正帰還制御（Positive Feedback Control）になってしまう。この結果、被制御デバイスが異常発振状態となって制御系が不安定となる場合がある。なお、このような懸念材料は、アナログフィードバック回路、デジタルフィードバック回路に共通するものである。
【００１０】
上記非特許文献１は、ΔΣ変調によるデジタルフィードバック系を実現するための構成として、分配フィードバック型（Distributed feedback architecture）と、フィードフォワード加算型（Architecture with feedforward summation）を提案しているが、いずれの構成においても、センサ素子部にはシグナルパスを設けることができないため、これを補償し発振を安定化するために、位相進み補償器（Lead Compensator）が必要であると説明している。なお、図１はフィードフォワード加算型の構成例である。
【００１１】
また、非特許文献３には、分配フィードバック型の加速度センサについて記載されている。当該文献においても、フィードバック出力に位相進み補償器を使用するものとされている。
【００１２】
また、非特許文献４には、Ｑ値の高いセンサを有するフィードバック制御システムにおける位相遅れと振動周波数の関係について記載されている。
【先行技術文献】
【非特許文献】
【００１３】
【非特許文献１】Petkov and Boser, “A Fourth-Order ΣΔ Interface for Micromachined Inertial Sensors”, IEEE Journal of Solid-State Circuits, Vol.40, No.8, Aug 2005.
【非特許文献２】Boser and Howe, “Surface micromachined accelerometers”, IEEE Journal of Solid-State Circuits, Vol.31, No.3, March 1996.
【非特許文献３】Kajita, Moon and Temes, “A two-chip interface for a MEMS accelerometer”, IEEE Transactions on Instrumentation and Measurement, Vol.51, No.4, August 2002.
【非特許文献４】Ezekwe and Boser, “Robust compensation of a force-balanced high-Q gyroscope”, IEEE Sensors 2008 Conference.
【発明の概要】
【発明が解決しようとする課題】
【００１４】
しかしながら、上記非特許文献のように位相進み補償器を使用すると、それによって回路規模が大きくなってしまい、例えば自動車や携帯電話等の移動体に搭載するのに適さないものとなる場合がある。
【００１５】
また、位相進み補償器は信号伝達経路に直列的に接続されるため、位相進み補償器自体が有する回路遅延分によって、入力サンプリングからフィードバック出力への信号伝達遅延が増加し、フィードバック系の発振安定性マージンが減少してしまう。
【００１６】
特に、分配フィードバック型においては、入力信号が、一又は二以上の積分器を経由した後に比較器等を介してフィードバック出力がなされるため、積分器のセトリング時間分の信号伝達遅延が必然的に生じる。このセトリング時間に１クロック分の時間、すなわち１サンプリング周期Ts（＝１／fs；fsはサンプリング周波数）を割り当てたとすると、この１サンプリング周期Tsの遅れは、振動周波数が高くなると位相角にして数十度以上の信号遅延を生じさせる。例えば、１サンプリング周期Tsの遅れは、振動周波数f＝fs／８では４５度、f＝fs／４では９０度の無視できない位相遅れを生じさせる。そして、この位相遅れが、負帰還制御系の発振安定性マージンを減少させることになる。
【００１７】
一方、フィードフォワード加算型においては、サンプリング及び増幅した信号をフィードフォワード経路（図１では、増幅器ＢｂやＢｃを経由する経路）によってバイパス伝達し、これを積分器を介して出力された信号と加算し、その後に位相進み補償器と比較器等を経て出力する。フィードフォワード加算型は、積分器を介さずに信号伝達する分、信号伝達遅延を分配フィードバック型よりも小さくすることができるが、位相進み補償器の存在による信号伝達遅延は依然として存在する。
【００１８】
また、上記のような信号伝達遅延を小さくするために、初段のサンプリング・信号増幅回路や加算演算用オペアンプ、位相進み補償用オペアンプ等に、高速且つ大きな出力負荷駆動能力が必要となり、コストや消費電力が増大する場合がある。
【００１９】
例えば図１に示した従来の構成では、加算器Ｂｆと位相進み補償器Ｂｇが直列に接続されているため、一定の精度を確保するためには、これらの演算器のいずれか又は双方にオペアンプを用いる必要がある。オペアンプを用いずにキャパシタ等の受動素子による分圧回路のみを直列接続させた場合、キャパシタや配線等の寄生容量等による誤差が大きくなり、高精度な演算は一般的に困難だからである。他方、オペアンプを用いる場合、出力信号は、オペアンプを含む回路の全てがセトリングを完了した後に出力されるため、信号伝達遅延が必然的に大きくなってしまう。そして、回路構成を一度に駆動して高速化しようとすると、初段のサンプリング・信号増幅回路、位相進み補償器又は加算器であるオペアンプに、高速且つ大きな出力負荷駆動能力が必要となる。
【００２０】
なお、信号伝達遅延の抑制は、非制御デバイスがＱ値の高い共振素子である場合に、特に重要となる。真空封止により高いＱ値を示す共振素子は、振幅特性が共振周波数ｆ０近傍において高いピークゲインを示す。一方、高いＱ値を示す共振素子における位相特性は、共振周波数ｆ０前後において、０度（f＜f0）→９０度（f＝f0）→１８０度（f＞f0）と位相遅れ角が急激に変化する。この結果、振動周波数ｆがわずかに共振周波数ｆ０よりも高い領域で位相遅れ角が１８０度となるため、共振周波数ｆ０近傍の領域で発振しやすくなる。これを回避するためには、フィードバック制御回路側で十分な位相進み量を確保しておく必要がある。
【００２１】
更に、真空封止により高いＱ値を示す共振素子は、メインの共振周波数f0よりも高い周波数領域において、高次共振による複数のゲインピークを示す場合がある（上記非特許文献４参照）。このような共振素子を安定的にフィードバック制御するためには、共振周波数ｆ０だけでなく、高次共振を生じる周波数、更には共振素子の伝達特定が十分に減衰する周波数領域までの広い周波数領域に亘って位相進み特性を発揮できるように、共振素子とフィードバック制御回路を組み合わせた全体の制御ループが十分な位相余裕を確保しておく必要がある。
【００２２】
従って、入力−出力間の信号伝達遅延を十分に小さくし、且つサンプリング周波数ｆｓを十分に高く設定する必要があるが、位相進み補償器を用いた構成では、前述のように、回路規模やコスト、消費電力等の問題が生じ、高速で安定的なフィードバック制御回路の設計が困難となっている。
【００２３】
本発明はこのような課題を解決するためのものであり、回路規模やコスト、消費電力を低減しつつ、信号伝達遅延を抑制することが可能なフィードバック制御回路、及びこれを一部に含むフィードバック制御システムを提供することを、主たる目的とする。
【課題を解決するための手段】
【００２４】
上記目的を達成するための本発明の第１の態様は、
被制御デバイスから入力された入力信号に基づいて出力信号を生成すると共に該出力信号を前記被制御デバイスに負帰還させてフィードバック制御を行うフィードバック制御回路であって、
前記入力信号を増幅する増幅手段と、
前記増幅手段の出力信号に対して積分演算を行う一段以上の積分手段と、
前記積分手段の少なくとも一部をバイパスして信号を伝達する一以上のフィードフォワード経路と、
前記積分手段から入力される信号と前記フィードフィードフォワード経路を介して入力される信号を加算する加算手段と、
前記加算手段の出力を量子化して出力信号を生成する量子化手段と、
前記量子化手段により生成される出力信号を、前記一段以上の積分手段のうち最終段の積分手段の入力側に伝達するフィードバック経路と、
を備えるフィードバック制御回路である。
【００２５】
この本発明の第１の態様によれば、回路規模やコスト、消費電力を低減しつつ、信号伝達遅延を抑制することができる。
【００２６】
本発明の第１の態様において、
前記積分手段を三段以上備え、
該三段以上の積分手段のうち最終段の積分手段の出力を、前記三段以上の積分手段のうち二段目以降の積分手段の入力側に伝達するフィードバック経路を更に備えるものとしてもよい。
【００２７】
本発明の第２の態様は、
本発明の第１の態様のフィードバック制御回路と、
該フィードバック制御回路によりフィードバック制御される前記被制御デバイスと、
を備えるフィードバック制御システムである。
【００２８】
この本発明の第２の態様によれば、回路規模やコスト、消費電力を低減しつつ、信号伝達遅延を抑制することができる。
【００２９】
また、三段以上の積分手段のうち最終段の積分手段の出力を二段目以降の積分手段の入力側に伝達するフィードバック経路に含まれない一段目の積分手段によってＤＣ（周波数0［Hz］）近傍に雑音伝達関数のゼロ点を配置し、二段目以降の積分手段及びフードバック経路によって、より高周波な周波数帯域にも雑音伝達関数のゼロ点を配置することができる。従って、ＤＣ近傍の周波数帯域と、より高周波な周波数帯域の双方で検出分解能を向上させることができる。
【００３０】
本発明の第２の態様において、
前記被制御デバイスは、例えば二次ローパスフィルタ特性を有するデバイスである。
【００３１】
この場合、
前記被制御デバイスは、例えばＭＥＭＳおもりの静電気力フィードバックを利用した慣性力センサである。
【００３２】
本発明の第３の態様は、
二次ローパスフィルタ特性を有する被制御デバイスと、
該被制御デバイスから入力された入力信号に基づいて出力信号を生成すると共に該出力信号を前記被制御デバイスに負帰還させてフィードバック制御を行うフィードバック制御回路と、
を備えるフィードバック制御システムであって、
前記フィードバック制御回路は、
前記入力信号を増幅する増幅手段と、
前記増幅手段の出力信号に対して積分演算を行う二段の積分手段と、
前記二段の積分手段の双方をバイパスすると共に第１の増幅率で信号を増幅する第１の増幅部を有する第１のフィードフォワード経路と、
前記二段の積分手段のうち二段目の積分手段のみをバイパスすると共に第２の増幅率で信号を増幅する第２の増幅部を有する第２のフィードフォワード経路と、
前記積分手段から入力される信号と、前記第１及び第２のフィードフォワード経路を介して入力される信号とを加算する加算手段と、
前記加算手段の出力を量子化して出力信号を生成する量子化手段と、
前記量子化手段により生成される出力信号を、前記二段の積分手段のうち最終段の積分手段の入力側に伝達するフィードバック経路と、を備え、
前記フィードバック制御回路のサンプリング周波数を、前記第１の増幅率と前記第２の増幅率の差分の平方根に２πを乗じた値で除した値は、前記被制御デバイスの二次ローパスフィルタ特性におけるカットオフ周波数の２．５倍以下であることを特徴とする、
フィードバック制御システムである。
【００３３】
この本発明の第３の態様によれば、被制御デバイスとフィードバック制御回路を合わせたフィードバック制御システム全体における制御ループの伝達関数の位相遅れを１８０度未満に抑制することができる。この結果、位相進み補償器が必要なくなり、回路規模やコスト、消費電力を低減しつつ、信号伝達遅延を抑制することができる。
【発明の効果】
【００３４】
本発明によれば、回路規模やコスト、消費電力を低減しつつ、信号伝達遅延を抑制することが可能なフィードバック制御回路、及びこれを一部に含むフィードバック制御システムを提供することができる。
【図面の簡単な説明】
【００３５】
【図１】フォースフィードバックによって制御される従来の角速度センサシステムの構成例である。
【図２】本発明の各実施例に共通する概念を示す機能ブロック図である。
【図３】本発明の第１実施例に係るフィードバック制御システム１を離散時間表現で表した機能ブロック図である。
【図４】第１実施例に係るフィードバック制御回路１０の機能ブロック図である。
【図５】第１実施例に係るフィードバック制御回路１０の機能ブロック図の他の例である。
【図６】本発明の第２実施例に係るフィードバック制御システム２を離散時間表現で表した機能ブロック図である。
【図７】本発明の第３実施例に係るフィードバック制御システム３を離散時間表現で表した機能ブロック図である。
【図８】本発明の他の実施例に係るフィードバック制御システムを示す図である。
【図９】本発明をサーボ機構に適用した場合の構成例である。
【発明を実施するための形態】
【００３６】
以下、本発明を実施するための形態について、添付図面を参照しながら実施例を挙げて説明する。
【実施例】
【００３７】
＜基本概念＞
以下、図面を参照し、本発明の実施例について説明する。まずは、第１〜第３実施例に共通する基本概念について説明する。図２は、本発明の各実施例に共通する概念を示す機能ブロック図である。各実施例の詳細については、図３以下を用いて、それぞれ離散時間表現で説明する。
【００３８】
本発明に係るフィードバック制御システムは、制御対象である被制御デバイス５と、フィードバック制御回路１０を有する。
【００３９】
被制御デバイス５は、例えば二次ＬＰＦ特性を有するＭＥＭＳおもり、ＬＣフィルタ、サーボモータ等である（図では、単に「ＬＰＦ」と表記している）。以下の実施例では、静電気力によってＭＥＭＳおもりが駆動され、コリオリ力を検出することにより角速度を検出する角速度センサであるものとする。被制御デバイス５には、コリオリ力、慣性力等の入力としての静電気力Finと、フォースフィードバック力（−Ffb）が印加され、変位xを出力する。
【００４０】
本発明に係るフィードバック制御回路１０は、入力信号Vxを増幅する増幅器、増幅器の出力を積分する１以上の積分器、１以上の積分器のうち最終段の出力と当該最終段の積分器を介さないフィードフォワード経路の出力を加算する加算器、及び出力回路を有する。そして、出力回路の出力を外部に出力すると共に被制御デバイス５に負帰還させ、更に、上記最終段の積分器の入力側に負帰還させている。
【００４１】
より具体的に説明する。フィードバック制御回路１０は、増幅器１２（増幅率a0）、１４（増幅率a12）、１６（増幅率a2）、１８（増幅率b1）と、加算器２０、２２と、積分器３０と、出力回路３２と、演算器３４と、を備える。
【００４２】
なお、演算器３４は積分器や増幅器等であり、存在しない（H1＝１）ものとしてよい。また、増幅器１６を経由するフィードフォワード経路ＦＦ２も省略可能である。また、増幅器１８を経由しているフィードバック経路ＦＢ２は存在するが、増幅器１８は存在しない（b1＝１）ものとすることもできる。この＜基本概念＞では、増幅器１８は存在するが、演算器３４は存在せず、増幅器１６を経由するフィードフォワード経路を省略するものとして説明する。
【００４３】
フィードバック制御回路１０では、まず、微小な信号として入力される入力信号Vxを増幅器１２によって増幅し、演算器３４及び増幅器１４に出力する。演算器３４に出力された信号a0・Vxは、加算器２０によって増幅器１８の出力b1・vfbが減算された後、積分器３０を介して加算器２２に出力される。
【００４４】
また、増幅器１２の出力a0・Vxは、増幅器１４を介して加算器２２に出力される（a0・a12・Vx；フィードフォワード経路ＦＦ１）。加算器２２は、積分器３０及び増幅器１４から入力された信号を加算して、出力回路３２に出力する。出力回路３２は、例えば比較器（コンパレータ）に代表される量子化器であり、フィードバック出力Vfbを生成して出力する。
【００４５】
フィードバック出力Vfbは、フィードバック制御システム１すなわち角速度センサシステムの出力として外部に出力される他、Ｖ／Ｆ変換されて被制御デバイス５に負帰還される（フィードバック経路ＦＢ１）。これによって、角速度センサの感度等の特性を、フィードバック電極の特性によって決定することができ、おもりの機械的特性の影響を抑制することができる。一般に、フィードバック電極の特性は、おもりの機械的特性よりも安定的であるため、フォースフィードバックの結果、角速度センサの検出特性を安定的にすることができる。
【００４６】
また、フィードバック出力Vfbは、増幅器１８を経由して加算器２０にフィードバック入力される（フィードバック経路ＦＢ２）。すなわち、比較器（コンパレータ）に代表される量子化器である出力回路３２のフィードバック出力Vfbは、最終段の積分器である積分器３０の入力側にフィードバック入力される。これによって、後述するように、位相進み補償器を設けることなく信号伝達遅延の抑制を実現することができる。
【００４７】
＜第１実施例＞
以下、図面を参照し、本発明の第１実施例に係るフィードバック制御回路１０、及びこれを一部に含むフィードバック制御システム１について説明する。
【００４８】
図３は、本発明の第１実施例に係るフィードバック制御システム１を離散時間表現で表した機能ブロック図である。図中、機能ブロックの枠内の文字は、Ｚ変換における伝達関数等を示している。また、図２と共通する構成要素については同じ符号を付している。
【００４９】
増幅器１２には、サンプリング周期Tsでサンプリングされた入力信号Vxが入力される。増幅器１８には、遅延素子３６を介してフィードバック出力Vy（＝Vfb）が入力される。なお、遅延素子３６が付与する遅延要素は、後に図５により説明するように、積分器３０に含まれるものとしてもよい。
【００５０】
本実施例においては、増幅器１６を経由するフィードフォワード経路ＦＦ２が存在するものとする。すなわち、演算器３４が出力する信号は増幅器１６を介して加算器２２に出力される（フィードフォワード加算；a0・a2・H1・Vx）。従って、増幅器１４を経由するフィードフォワード経路ＦＦ１と合わせて、二系統のフィードフォワード経路が存在することになる。
【００５１】
その他の構成要素については、図２の説明を参照することとして、説明を省略する。
【００５２】
［伝達関数特性］
以下、フィードバック制御回路１０の伝達関数、及び特性について考える。図４は、第１実施例に係るフィードバック制御回路１０の機能ブロック図である。ここでは、出力回路３２による量子化誤差をe、そのＺ変換をEとし、フィードバック制御回路１０の入力をVx、出力をVyとする。図３より、次式（２）が成立する。
【００５３】
【数１】
【００５４】
〔従来構成の場合〕
まず、増幅器１８を経由するフィードバック経路ＦＢ２が存在しない場合（すなわちb1＝０の場合）について考える。この場合、次式（３）が成立する。なお、ここでH1＝z-1／（1−z-1）とすれば、図１で示した従来構成から位相進み補償器（1−α・z-1）を省略したものと一致する。次式（３）において、STF（Signal Transfer Function）は、入力信号Vxに対する伝達関数であり、NTF（Noise Transfer Function）は量子化雑音Eに対する伝達関数である。
【００５５】
【数２】
【００５６】
入力Vx−出力Vy間の信号伝達関数Hxy0は、このSTFに相当し、次式（４）で表される。
【００５７】
【数３】
【００５８】
ここで、この場合のフィードバック系の安定性を評価するために、上式（４）で伝達関数が表されるフィードバック制御回路の周波数特性を求める。係る評価は、Ｚ変換の変数zに次式（５）で表される式を代入することで行うことができる。式中、jは虚数単位であり、fは周波数であり、ω＝2πfは角周波数であり、Tはサンプリング周期であり、fs＝１／Tはサンプリング周波数である。また、a0、a12、a2は定数であり、周波数特性や位相遅れを有さないと仮定する。
【００５９】
【数４】
【００６０】
上式（５）における括弧内の積分項｛１／（1−z-1）｝は、低周波（z≒１）で位相遅れが約９０度となる位相遅れ特性を有するため、信号伝達関数Hxy0は、H1が位相進み特性を有さなければ（すなわち微分回路特性を有さなければ）、位相遅れ特性を有することになる。図１で示した従来構成では、H1は遅延付き積分器｛z-1／（1−z-1）｝であるため、位相進み特性ではなく位相遅れ特性を有している。このため、図１で示した従来構成におけるフィードバック制御回路によって二次ＬＰＦ特性を示す被制御デバイスをフィードバック制御しようとすると、周波数fがカットオフ周波数f0を超えると位相遅れが９０度〜１８０度となり、これにフィードバック制御回路の位相遅れが加わると、制御ループ全体で１８０度を超える位相遅れ特性を有することになる。従って、位相進み補償器を設けなければ、被制御デバイスが異常発振し、制御が不安定となる可能性がある。
【００６１】
〔本実施例の場合〕
次に、本実施例の如く、増幅器１８を経由するフィードバック経路ＦＢ２が存在する場合（b1≠０）について考える。ここでは、簡略化のためにb1＝１とする。
【００６２】
上式（２）において、b1＝１とすると、次式（６）及び（７）が成立する。
【００６３】
【数５】
【００６４】
入力Vx−出力Vy間の信号伝達関数Hxy1は、STFに相当し、次式（８）で表される。なお、NTFは（1−z-1）である。
【００６５】
【数６】
【００６６】
上式（８）と、従来構成の式（４）を比較すると、式（４）は積分項｛１／（1−z-1）｝を含んでいるのに対し、式（８）ではH1内を除いて積分項が消滅している。更に、式（８）では括弧内第１項に微分項a12・（1−z-1）が出現している。これは、入力信号Vxに基づく信号が積分器を介さずに、最終段の積分器である積分器３０の出力と加算されるフィードフォワード経路ＦＦ１と、出力回路３２から積分器３０の入力側にフィードバックされるフィードバック経路ＦＢ２とによって、信号伝達関数Hxy1に位相進み項が現れることを示している。
【００６７】
更に、H1が積分器を含み、位相遅れ特性を有する場合でも、a12、a2、H1の設定次第で、一定の周波数範囲において信号伝達関数Hxy1に位相進み特性を持たせることが可能となる。
【００６８】
例えば、図１で示した従来構成と同様、H1＝z-1／（1−z-1）とすると、信号伝達関数Hxy1は次式（９）で表される。
【００６９】
【数７】
【００７０】
式（９）における括弧内第１項（a12−a2）・（1−z-1）は微分項であり、位相進み特性を有するが、第３項z-1／（1−z-1）は低周波で大きいゲインを示す積分項であり、位相遅れ特性を有する。ここで、ωT＜＜１、すなわちf＜＜（fs／2π）の低周波領域では、微分（1−z-1）はj2πf/fsと、積分z-1／（1−z-1）は−j／（2πf/fs）と、それぞれ近似することができる。そして、微分における虚数単位jは９０度の位相進みを、積分における負の虚数単位−jは９０度の位相遅れを表している。
【００７１】
従って、a12＞a2となるように増幅器１４、１６の増幅率を設定すると、（a12−a2）・2πf/fs＜（2πf/fs）となる周波数、すなわちf＜fs／｛2π√（a12−a2）｝である低周波領域では、積分項（第３項）が支配項となるため位相遅れ特性を有し、f＞fs／｛2π√（a12−a2）｝である高周波領域では、微分項（第１項）が支配項となるため位相進み特性を有することになる。
【００７２】
ここで、前述のように被制御デバイス５の入力−出力特性が二次ＬＰＦ特性を示す場合、周波数fがカットオフ周波数f0に等しい場合において位相遅れ９０度が、カットオフ周波数f0よりも高い場合では９０度から１８０度の位相遅れとなる。従って、被制御デバイスの位相遅れが１８０度に近づく周波数よりも低い周波数でフィードバック制御回路１０の伝達関数特性が位相進みに遷移するように設定すれば、被制御デバイス５とフィードバック制御回路１０を合わせたフィードバック制御システム１全体における制御ループの伝達関数の位相遅れを１８０度未満に抑制することができる。
【００７３】
例えば被制御デバイス５のカットオフ周波数f0の2.5倍以下でフィードバック制御回路１０の伝達関数特性が位相進みに遷移するように設定するには、次式（１０）のように増幅器１４、１６の増幅率を設定すればよい。
【００７４】
【数８】
【００７５】
このように、本実施例のフィードバック制御回路１０では、入力信号Vxに基づく信号が積分器を介さずに、最終段の積分器である積分器３０の出力と加算されるフィードフォワード経路ＦＦ１と、出力回路３２から積分器３０の入力側にフィードバックされるフィードバック経路ＦＢ２を設けているため、伝達関数に位相進み特性を持たせることができる。
【００７６】
このため、被制御デバイス５が二次ＬＰＦ特性を示し、そのカットオフ周波数f0よりも高い高周波領域で９０度から１８０度の位相遅れを示す場合であっても、従来構成では必須の構成とされていた位相進み補償器を備えることなく、フィードバック制御システム１全体の制御ループにおける伝達関数の位相遅れを１８０度未満に抑制することができる。この結果、安定的なフィードバック制御システム１を実現することができる。
【００７７】
前述のように、位相進み補償器を備える構成では、それによって回路規模が大きくなってしまう。また、位相進み補償器は信号伝達経路に直列的に接続されるため、位相進み補償器自体が有する回路遅延分を考慮せざるを得ず、初段のサンプリング・信号増幅回路や加算演算用オペアンプ、位相進み補償用オペアンプ等に、高速且つ大きな出力負荷駆動能力が必要となり、コストや消費電力が増大する場合がある。
【００７８】
これに対し、本実施例のフィードバック制御回路１０では、上記説明した特徴的な構成によって位相進み補償器を備える必要がなくなる。この結果、回路規模やコスト、消費電力を低減することができる。また、入力信号のサンプリング後にオペアンプや積分演算を介さずにキャパシタ分圧等の受動素子のみでフィードフォワード信号等の加算演算を行って比較出力動作を行うことが可能となり、フィードバック制御回路１０における入力−出力間の遅延時間を短縮することができ、制御の安定性を向上させることができる。
【００７９】
以上説明した本実施例のフィードバック制御回路１０、及びこれを一部に含むフィードバック制御システム１によれば、回路規模やコスト、消費電力を低減しつつ、信号伝達遅延を抑制することができる。
【００８０】
なお、離散時間表現されるデジタルフィードバックシステムでは、量子化雑音Eが出力Vyに加算されるため、安定化判定には、厳密には信号についての伝達関数STFだけでなく、量子化雑音の影響も考慮しなければならない。しかしながら、被制御デバイス５が二次ＬＰＦ特性を示している場合、サンプリング周波数fsを、二次ＬＰＦ特性におけるカットオフ周波数f0に比して十分に高く設定しておけば、量子化雑音のシステム安定性に与える影響を小さくすることができる。以下、その理由について説明する。
【００８１】
前述のように、量子化雑音Eに対する伝達関数NTFは、（1−z-1）で表される。これは、量子化雑音Eに一次のノイズシェイプがかけられて出力Vyに伝達され、低周波領域では雑音が小さく、高周波領域では雑音が大きくなることを示している。一方、被制御デバイス５が二次ＬＰＦ特性を有する場合、カットオフ周波数f0よりも周波数の高い成分は、被制御デバイス５によって減衰してフィードバック制御回路１０にループ伝達されることになる。従って、サンプリング周波数fsを、二次ＬＰＦ特性におけるカットオフ周波数f0に比して十分に高く設定しておけば（例えば、fs／f0＞２００程度）、量子化雑音の低周波成分はノイズシェイプによって減衰し、高周波成分は被制御デバイス５の二次ＬＰＦ成分によって減衰するため、システム安定性に与える影響は小さいと考えられる。
【００８２】
また、本出願の出願人は、被制御デバイス５のカットオフ周波数f0を１０［kHz］とし、Ｑ値を一定の範囲でばらつかせ、フィードバック制御回路１０のサンプリング周波数をfs＝２．５６［MHz］、フィードバック制御回路１０の増幅率をa0＝1、a12＝256、a2＝16、b1＝1と設定し、被制御デバイス５の入力Finをフォースフィードバック出力Ffbの最大出力範囲の８５％の範囲で変化させる（すなわち、フォースフィードバック出力Ffbの出力範囲が±1のときに入力Finの範囲を±0.85の範囲で変化させる）という条件でシミュレーションを行っている。そして、係る条件下で異常発振せずに安定的にフィードバック制御できることを確認している。
【００８３】
［変形例］
なお、第１実施例に係るフィードバック制御回路１０は、以下のように変形することができる。図５は、第１実施例に係るフィードバック制御回路１０の機能ブロック図の他の例である。
【００８４】
図示するように、第１実施例に係るフィードバック制御回路１０は、積分器３０を遅延要素付き積分器（z-1／（1−z-1））３０＿１に変更すると共に演算器３４を積分器（1／（1−z-1））とし、積分器３０をバイパスしていた増幅器１６を経由するフィードフォワード経路ＦＦ２を、増幅器３８（増幅率a1）を経由して演算器３４をバイパスするフィードフォワード経路ＦＦ２＿１に変更することができる。
【００８５】
すなわち、図５に示すフィードバック制御回路１０では、入力信号Vxを増幅器１２によって増幅し、演算器３４、増幅器１４、及び増幅器３８に出力する。演算器３４に出力された信号は演算器３４によって積分演算された後、加算器２０によって増幅器１８の出力b1・vfbが減算されると共に増幅器３８の出力a0・a1・Vxが加算され、積分器３０＿１を介して加算器２２に出力される。
【００８６】
また、増幅器１２の出力a0・Vxは、増幅器１４を介して加算器２２に出力される（a0・a12・Vx）。加算器２２は、積分器３０＿１及び増幅器１４から入力された信号を加算して、出力回路３２に出力する。増幅器１８には、フィードバック出力Vyが入力される。
【００８７】
係る態様では、増幅器１８を経由するフィードバック経路における遅延素子３６は不要となる。なお、フィードバック制御回路１０の積分器が二次以上の場合は、ローカル共振フィードバック（Local Resonator Feedback）γを設け、バンドパスフィルタを構成してもよい。
【００８８】
＜第２実施例＞
以下、図面を参照し、本発明の第２実施例に係るフィードバック制御回路１０、及びこれを一部に含むフィードバック制御システム２について説明する。
【００８９】
図６は、本発明の第２実施例に係るフィードバック制御システム２を離散時間表現で表した機能ブロック図である。図中、機能ブロックの枠内の文字は、Ｚ変換における伝達関数等を示している。また、第１実施例と共通する構成要素については同じ符号を付している。
【００９０】
本実施例に係るフィードバック制御回路は、図示するように、一次積分器により構成され、増幅器（増幅率a1）である演算器３４＿１を備えると共に遅延要素付き積分器（z-1／（1−z-1））３０＿１を備え、第１実施例と比較すると、演算器３４や遅延要素付き積分器３０＿１をバイパスするフィードフォワード経路ＦＦ２（又はＦＦ２＿１）を省略した構成となっている。
【００９１】
すなわち、本実施例に係るフィードバック制御回路１０では、入力信号Vxを増幅器１２によって増幅し、演算器３４＿１、及び増幅器１４に出力する。演算器３４＿１に出力された信号は、加算器２０によって増幅器１８の出力b1・vfbが減算され、積分器３０＿１を介して加算器２２に出力される。
【００９２】
また、増幅器１２の出力a0・Vxは、増幅器１４を介して加算器２２に出力されるa0・a12・Vx）。加算器２２は、積分器３０＿１及び増幅器１４から入力された信号を加算して、出力回路３２に出力する。増幅器１８には、フィードバック出力Vyが入力され、増幅処理を行った信号を加算器２０に出力する（フィードバック経路ＦＢ２）。
【００９３】
フィードバック経路ＦＢ１については第１実施例と同様である。
【００９４】
［伝達関数特性］
本実施例における入力Vx−出力Vy間の信号伝達関数Hxy2は、上式（４）においてH1＝a1・z-1、a2＝0とおくことにより、次式（１１）で表される。
【００９５】
【数９】
【００９６】
上式（１１）において、（a12−a1）・2πf0／fs＞＞a1、すなわちa1＜＜（2f0／fs）・a12に設定しておけば、括弧内第１項（a12−a1）・（1−z-1）は微分特性を有することになり、位相進みとなる。また第２項a2は定数項であるため、位相遅れとなる積分項は現れない。なお、a1＝0とすれば、低周波領域において９０度の位相進みとなる微分特性を有することができる。
【００９７】
従って、本実施例に係るフィードバック制御回路１０の信号伝達関数Hxy2は、低周波から高周波までの幅広い周波数に亘って位相進み特性を有する。これにより、位相進み補償器が必要なくなり、回路規模やコスト、消費電力を低減することができる。また、入力信号のサンプリング後にオペアンプや積分演算を介さずにキャパシタ分圧等の受動素子のみでフィードフォワード信号等の加算演算を行って比較出力動作を行うことが可能となり、フィードバック制御回路１０における入力−出力間の遅延時間を短縮することができ、制御の安定性を向上させることができる。
【００９８】
なお、現実的には、フィードバック制御を有効に働かせるために、信号帯域である低周波領域（z≒１）におけるゲイン、すなわちa0・a1を十分に高く設定することが望ましい。
【００９９】
以上説明した本実施例のフィードバック制御回路１０、及びこれを一部に含むフィードバック制御システム２によれば、回路規模やコスト、消費電力を低減しつつ、信号伝達遅延を抑制することができる。
【０１００】
＜第３実施例＞
以下、図面を参照し、本発明の第３実施例に係るフィードバック制御回路１０、及びこれを一部に含むフィードバック制御システム３について説明する。
【０１０１】
図７は、本発明の第３実施例に係るフィードバック制御システム３を離散時間表現で表した機能ブロック図である。図中、機能ブロックの枠内の文字は、Ｚ変換における伝達関数等を示している。また、第１実施例と共通する構成要素については同じ符号を付している。
【０１０２】
本実施例に係るフィードバック制御回路は、図示するように、三次積分器により構成され、最終段の積分器から、より前段の積分器に帰還するローカルフィードバック経路ＦＢ３を有する。
【０１０３】
本実施例に係るフィードバック制御回路１０は、増幅器１２（増幅率a0）、１８（増幅率b1）、４０（増幅率a13）、４２（増幅率a23）、４４（増幅率a3）、７０（増幅率γ）と、積分器５０、５２、５４と、加算器６０、６２、６４と、出力回路３２と、遅延素子３６、７２と、を備える。
【０１０４】
本実施例に係るフィードバック制御回路１０では、入力信号Vxを増幅器１２によって増幅し、遅延要素付きの積分器５０、及び増幅器４０に出力する。積分器５０によって積分演算された信号は、加算器６０によって増幅器７０の出力が減算され、積分器５２に出力される。積分器５２は、積分演算した信号を加算器６２及び増幅器４４に出力する。加算器６２は、積分器５２の出力から増幅器１８の出力を減算して積分器５４に出力する。
【０１０５】
積分器５４によって積分演算された信号は、加算器６４に出力される。加算器６４には、増幅器４０を経由するフィードフォワード経路ＦＦ１、増幅器４２を経由するフィードフォワード経路ＦＦ２、及び増幅器４４を経由するフィードフォワード経路ＦＦ３を介して入力されるフィードフォワード信号が入力され、これらを積分器５４の出力に加算して出力回路３２に出力する。増幅器１８には、遅延素子３６を介して出力回路３２の出力がフィードバック入力され、増幅処理を行った信号を加算器６２に出力する（フィードバック経路ＦＢ２）。また、増幅器７０には、遅延素子７２を介して積分器５４の出力がフィードバック入力され、増幅処理を行った信号を加算器６０に出力する（フィードバック経路ＦＢ３）。
【０１０６】
フィードバック経路ＦＢ１については第１実施例と同様である。
【０１０７】
ここで、第３実施例の基本技術に相当する従来技術について説明する。前述した非特許文献１には、フィードバック制御回路を二次積分器により構成し、増幅率γの増幅器を経由したローカルフィードバック経路を有するものが提案されている。そして、このローカルフィードバック経路によって、量子化雑音周波数分布の特定の周波数fr＝（√γ／2π）・fsにゼロ点（NTFzero、ノッチ（Notch）ともいう）を作り出し、この周波数frにおける信号検出分解能を改善できることが知られている。例えばヨーレートセンサは、センサ素子が特定の周波数foscで振動する振動素子を含み、出力信号の振動成分が周波数foscに集中している。このため、γ＝（ωosc・T）2=（2π・fosc／fs）2に設定することにより、信号帯域foscの近傍周波数帯の信号成分のみ取り出せば、高分解能なヨーレート信号が得られる。
【０１０８】
しかしながら、二次積分器により構成し、且つローカルフィードバックによって特定周波数frにノッチを配置した場合、ＤＣ（周波数0［Hz］）近傍の低周波領域における量子化雑音は、逆に増加してしまう。従って、ヨーレートと加速度の双方を検出するセンサに好適に適用することができない。ヨーレートと加速度の双方を検出するセンサでは、ヨーレート信号はセンサ素子の振動周波数fosc近傍にあるが、加速度信号はＤＣ近傍の低周波領域にあるからである。従って、二次積分器にローカルフィードバックを追加した場合、ヨーレート信号と加速度信号の双方を同時に精度良く検出することができないという欠点がある。
【０１０９】
これに対し、本実施例のフィードバック制御回路１０では、ローカルフィードバックが含まれない初段の積分器５０によって、ＤＣに雑音伝達関数のゼロ点（NTFzero）を配置すると共に、二段目以降のローカルフィードバックＦＢ２によって、周波数fr＝（√γ／2π）・fsにも雑音伝達関数のゼロ点（NTFzero）を配置することができる。これを実現するためには、γ＝（ωosc・Ts）2=（2π・fosc／fs）2に設定すればよい。これによって、複数のゼロ点を設定することができ、ＤＣ近傍とfr近傍の双方の周波数帯域における量子化雑音を抑制し、検出分解能を向上させることができる。従って、ヨーレートと加速度の双方を検出するような、高精度な多機能センサを実現することができる。
【０１１０】
以上説明した本実施例のフィードバック制御回路１０、及びこれを一部に含むフィードバック制御システム３によれば、第１実施例及び第２実施例と同様、位相進み補償器が必要なくなるため、回路規模やコスト、消費電力を低減しつつ、信号伝達遅延を抑制することができる。
【０１１１】
＜変形、応用例＞
また、雑音伝達関数のゼロ点を複数の周波数帯域に配置することが可能となるため、例えばヨーレートと加速度の双方を検出する高精度なセンサを実現することができる。
【０１１２】
以上、本発明を実施するための最良の形態について実施例を用いて説明したが、本発明はこうした実施例に何等限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々の変形及び置換を加えることができる。
【０１１３】
例えば、各実施例において、フィードバック制御回路１０の内部においてアナログ信号に対して演算等の処理を行うものとしたが、図８に示すように、Ａ／Ｄ変換器８０をフィードバック制御回路１０の入力側に配置し、デジタル信号に対して演算等の処理を行うものとしてもよい。係る変形は、上記各実施例についてすることができる。図８は、本発明の他の実施例に係るフィードバック制御システムを示す図である。Ａ／Ｄ変換器８０は、サンプリングされて増幅器１２によって増幅されたアナログ信号を符号化（数値化）し、次段以降の構成要素に出力する。これによって、次段以降の構成要素は、デジタル演算によって上記各実施例の如き処理を実行することができる。
【０１１４】
また、本発明は、被制御デバイス５が目標値に追随するように制御するサーボ機構に適用することができる。図９は、本発明をサーボ機構に適用した場合の構成例である。この場合、図示するように、目標値をデジタル値として負入力し、被制御デバイス５の出力信号がＡ／Ｄ変換器８０によってデジタル値に変換された値との差分を、フィードバック制御回路１０のフォースフィードバックループによって処理する。これによって、いわゆるサーボ制御が実現される。この構成では、Ａ／Ｄ変換器８０によるデジタル信号化によって、目標値をデジタル値として入力することができる。また、目標値をオフセット調整値とすることも可能であり、オフセット調整をデジタル加算により容易に実現することができる。
【符号の説明】
【０１１５】
１、２、３ フィードバック制御システム
５ 被制御デバイス
１０ フィードバック制御回路
１２、１４、１６、１８、… 増幅器
２０、２２、… 加算器
３０、… 積分器
３２ 出力回路
３４ 演算器
８０ Ａ／Ｄ変換器
【特許請求の範囲】
【請求項１】
被制御デバイスから入力された入力信号に基づいて出力信号を生成すると共に該出力信号を前記被制御デバイスに負帰還させてフィードバック制御を行うフィードバック制御回路であって、
前記入力信号を増幅する増幅手段と、
前記増幅手段の出力信号に対して積分演算を行う一段以上の積分手段と、
前記積分手段の少なくとも一部をバイパスして信号を伝達する一以上のフィードフォワード経路と、
前記積分手段から入力される信号と前記フィードフィードフォワード経路を介して入力される信号を加算する加算手段と、
前記加算手段の出力を量子化して出力信号を生成する量子化手段と、
前記量子化手段により生成される出力信号を、前記一段以上の積分手段のうち最終段の積分手段の入力側に伝達するフィードバック経路と、
を備えるフィードバック制御回路。
【請求項２】
請求項１に記載のフィードバック制御回路であって、
前記積分手段を三段以上備え、
該三段以上の積分手段のうち最終段の積分手段の出力を、前記三段以上の積分手段のうち二段目以降の積分手段の入力側に伝達するフィードバック経路を更に備える、
フィードバック制御回路。
【請求項３】
請求項１又は２に記載のフィードバック制御回路と、
該フィードバック制御回路によりフィードバック制御される前記被制御デバイスと、
を備えるフィードバック制御システム。
【請求項４】
請求項３に記載のフィードバック制御システムであって、
前記被制御デバイスは、二次ローパスフィルタ特性を有するデバイスである、
フィードバック制御システム。
【請求項５】
請求項４に記載のフィードバック制御システムであって、
前記被制御デバイスは、ＭＥＭＳおもりの静電気力フィードバックを利用した慣性力センサである、
フィードバック制御システム。
【請求項６】
二次ローパスフィルタ特性を有する被制御デバイスと、
該被制御デバイスから入力された入力信号に基づいて出力信号を生成すると共に該出力信号を前記被制御デバイスに負帰還させてフィードバック制御を行うフィードバック制御回路と、
を備えるフィードバック制御システムであって、
前記フィードバック制御回路は、
前記入力信号を増幅する増幅手段と、
前記増幅手段の出力信号に対して積分演算を行う二段の積分手段と、
前記二段の積分手段の双方をバイパスすると共に第１の増幅率で信号を増幅する第１の増幅部を有する第１のフィードフォワード経路と、
前記二段の積分手段のうち二段目の積分手段のみをバイパスすると共に第２の増幅率で信号を増幅する第２の増幅部を有する第２のフィードフォワード経路と、
前記積分手段から入力される信号と、前記第１及び第２のフィードフォワード経路を介して入力される信号とを加算する加算手段と、
前記加算手段の出力を量子化して出力信号を生成する量子化手段と、
前記量子化手段により生成される出力信号を、前記二段の積分手段のうち最終段の積分手段の入力側に伝達するフィードバック経路と、を備え、
前記フィードバック制御回路のサンプリング周波数を、前記第１の増幅率と前記第２の増幅率の差分の平方根に２πを乗じた値で除した値は、前記被制御デバイスの二次ローパスフィルタ特性におけるカットオフ周波数の２．５倍以下であることを特徴とする、
フィードバック制御システム。
【請求項１】
被制御デバイスから入力された入力信号に基づいて出力信号を生成すると共に該出力信号を前記被制御デバイスに負帰還させてフィードバック制御を行うフィードバック制御回路であって、
前記入力信号を増幅する増幅手段と、
前記増幅手段の出力信号に対して積分演算を行う一段以上の積分手段と、
前記積分手段の少なくとも一部をバイパスして信号を伝達する一以上のフィードフォワード経路と、
前記積分手段から入力される信号と前記フィードフィードフォワード経路を介して入力される信号を加算する加算手段と、
前記加算手段の出力を量子化して出力信号を生成する量子化手段と、
前記量子化手段により生成される出力信号を、前記一段以上の積分手段のうち最終段の積分手段の入力側に伝達するフィードバック経路と、
を備えるフィードバック制御回路。
【請求項２】
請求項１に記載のフィードバック制御回路であって、
前記積分手段を三段以上備え、
該三段以上の積分手段のうち最終段の積分手段の出力を、前記三段以上の積分手段のうち二段目以降の積分手段の入力側に伝達するフィードバック経路を更に備える、
フィードバック制御回路。
【請求項３】
請求項１又は２に記載のフィードバック制御回路と、
該フィードバック制御回路によりフィードバック制御される前記被制御デバイスと、
を備えるフィードバック制御システム。
【請求項４】
請求項３に記載のフィードバック制御システムであって、
前記被制御デバイスは、二次ローパスフィルタ特性を有するデバイスである、
フィードバック制御システム。
【請求項５】
請求項４に記載のフィードバック制御システムであって、
前記被制御デバイスは、ＭＥＭＳおもりの静電気力フィードバックを利用した慣性力センサである、
フィードバック制御システム。
【請求項６】
二次ローパスフィルタ特性を有する被制御デバイスと、
該被制御デバイスから入力された入力信号に基づいて出力信号を生成すると共に該出力信号を前記被制御デバイスに負帰還させてフィードバック制御を行うフィードバック制御回路と、
を備えるフィードバック制御システムであって、
前記フィードバック制御回路は、
前記入力信号を増幅する増幅手段と、
前記増幅手段の出力信号に対して積分演算を行う二段の積分手段と、
前記二段の積分手段の双方をバイパスすると共に第１の増幅率で信号を増幅する第１の増幅部を有する第１のフィードフォワード経路と、
前記二段の積分手段のうち二段目の積分手段のみをバイパスすると共に第２の増幅率で信号を増幅する第２の増幅部を有する第２のフィードフォワード経路と、
前記積分手段から入力される信号と、前記第１及び第２のフィードフォワード経路を介して入力される信号とを加算する加算手段と、
前記加算手段の出力を量子化して出力信号を生成する量子化手段と、
前記量子化手段により生成される出力信号を、前記二段の積分手段のうち最終段の積分手段の入力側に伝達するフィードバック経路と、を備え、
前記フィードバック制御回路のサンプリング周波数を、前記第１の増幅率と前記第２の増幅率の差分の平方根に２πを乗じた値で除した値は、前記被制御デバイスの二次ローパスフィルタ特性におけるカットオフ周波数の２．５倍以下であることを特徴とする、
フィードバック制御システム。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【公開番号】特開２０１２−７８９０４（Ｐ２０１２−７８９０４Ａ）
【公開日】平成２４年４月１９日（２０１２．４．１９）
【国際特許分類】
【出願番号】特願２０１０−２２１００６（Ｐ２０１０−２２１００６）
【出願日】平成２２年９月３０日（２０１０．９．３０）
【出願人】（０００００３２０７）トヨタ自動車株式会社 (59,920)
【Ｆターム（参考）】
【公開日】平成２４年４月１９日（２０１２．４．１９）
【国際特許分類】
【出願日】平成２２年９月３０日（２０１０．９．３０）
【出願人】（０００００３２０７）トヨタ自動車株式会社 (59,920)
【Ｆターム（参考）】
[ Back to top ]