フリップチップ実装用回路基板およびそれを用いたフリップチップ実装方法
【課題】 導電性接着剤を用いたフリップチップ実装において、実装用回路基板の導体電極と半導体素子の電極パッドとの接続に際して、前記回路基板面の凹凸による前記導体電極と電極パッドとの接続不良を除去軽減する回路基板および実装方法を提供する。
【解決手段】 回路基板１の表面の所定の位置に複数の導体電極２を形成した後、その複数の導体電極の表面が同一平面となるように導体電極の表面を研磨し、接合すべき半導体素子の電極パッドに導電性接着剤５を付着した状態で、前記電極パッドを前記導体電極２に圧接せしめて、その電極パッドと導体電極２とを電気的に接続する。
【解決手段】 回路基板１の表面の所定の位置に複数の導体電極２を形成した後、その複数の導体電極の表面が同一平面となるように導体電極の表面を研磨し、接合すべき半導体素子の電極パッドに導電性接着剤５を付着した状態で、前記電極パッドを前記導体電極２に圧接せしめて、その電極パッドと導体電極２とを電気的に接続する。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体素子を回路基板に接続するフリップチップ実装に使用される回路基板およびその回路基板を使用したフリップチップ実装方法に関するものであり、半導体素子の電極と回路基板の導体電極との接続抵抗値のバラツキがなく、良好な状態で接続できる回路基板および実装方法を提供する。
【０００２】
【従来の技術】近年、電子機器の小型化要求に伴い、回路モジュールの高密度実装が望まれている。そのために、半導体装置に実装される半導体素子は従来のプラスチックモールド品からベアチップへと小型化され、各社において様々な実装工法の開発が行われている。これらの中で特に、ベアチップ半導体素子の実装工法としてフリップチップ実装が注目されている。
【０００３】以下に従来の回路基板を用いたフリップチップ実装用回路基板および実装方法について、図３を用いて説明する。接合すべき半導体素子３の電極パッド上に形成したバンプ４に導電性接着剤５を転写付着させ、フリップチップ実装用として形成した導体電極２を有する回路基板１に対向させながら、半導体素子３を吸着したチップヘッドを一定速度で徐々に降下させ、導体電極２とバンプ４とを精度良く位置合わせしながら圧着し、その後に封止樹脂を注入し硬化して、フリップチップ実装を行っていた。
【０００４】
【発明が解決しようとする課題】しかし、従来のフリップチップ実装用回路基板は、焼成後の回路基板１の表面平滑度が数十乃至１００μｍ程度の凹凸があるために、その表面上にスクリーン印刷などで形成した複数の導体電極２の表面間にも数十乃至１００μｍ程度の凹凸がそのまま残っていた。このような回路基板１に対して導電性接着剤５を使ってフリップチップ実装すると、付着されている導電性接着剤５の量が一定であったとしても、導体電極２とバンプ４との各接続部において、一部の接続部では接着が十分でないものが見られたり、接続の不安定なものがあったりするなど、接続抵抗値のバラツキが生じていた。また、導電性接着剤５の付着量の差がある場合などには、導電性接着剤５が導体電極２に接着しないというような接続不良が発生することなど、製造上の接続歩留まりが低くなるという不具合も生じていた。上記のような接続抵抗値のバラツキのある実装品を電子機器装置の部品として使用した場合には、一部の電極端子の接続抵抗値が高いことにより、電子機器装置の動作不良を生じるおそれがあるなどの問題があった。
【０００５】
【課題を解決するための手段】前記課題を解決するために、本発明のフリップチップ実装用回路基板は、回路基板の表面の所定の位置に形成された複数の導体電極を、その複数の導体電極の表面が同一平面となるように導体電極の表面を研磨したことを特徴とするものであり、電極パッドと電極導体部との接続が安定し、接続抵抗値も低く抑えることが可能となり、高い歩留まりを有する半導体装置を提供することができる。また、電極表面に生じた酸化物や付着物等の膜が研磨によって除去できるため、酸化物や付着物による抵抗値上昇を防ぐことができ、低抵抗値で安定した接続をも実現できる。
【０００６】
【発明の実施の形態】本発明の請求項１に記載の発明は、回路基板の表面の所定の位置に形成された複数の導体電極を、その複数の導体電極の表面が同一平面となるように前記導体電極の表面を研磨したことを特徴とするフリップチップ実装用回路基板であり、導電性接着剤を用いたフリップチップ実装において、接続用導体電極の表面位置が揃った基板を実装用基板として使用することにより、安定して高い歩留まりを有した半導体装置を提供することが可能となり、また、導体電極表面に生じた酸化物や付着物等の膜が研磨によって除去できるため、酸化物や付着物による抵抗値上昇を防ぐことができ、低抵抗値で安定した接続をも実現できる。
【０００７】次に、本発明の請求項２に記載の発明は、前記複数の導体電極の表面間の凹凸が１０μｍ以下に研磨されていることを特徴とする請求項１に記載のフリップチップ実装用回路基板であり、回路基板に形成された導体電極の表面間の凹凸を１０μｍ以下に規制することにより、安定して高い歩留まりで半導体装置が製造できる。
【０００８】次に、本発明の請求項３に記載の発明は、回路基板の所定の複数位置にカーボン系材料のペーストにて成膜した後、前記膜の表面が同一平面になるように研磨して形成された導電層の表面に、導電性のダイヤモンド・ライク・カーボン膜を形成して、半導体素子を接続する導体電極としたことを特徴とするフリップチップ実装用回路基板であり、導電層の各表面に、導電性のダイヤモンド・ライク・カーボン膜を形成したことにより、酸化による抵抗値の増加はなくなるものである。
【０００９】次に、本発明の請求項４に記載の発明は、回路基板の表面の所定の位置に複数の導体電極を形成した後、その複数の導体電極の表面が同一平面となるように導体電極の表面を研磨し、接合すべき半導体素子の電極パッドに導電性接着剤を付着した状態で、前記電極パッドとを前記半導体電極に圧接せしめて、その電極パッドと導体電極とを電気的に接続することを特徴とするフリップチップ実装方法であり、接続用導体電極の表面位置が揃った基板を実装用基板として使用することにより、安定して高い歩留まりを有した半導体装置を提供することが可能となるとともに、導体電極表面に生じた酸化物や付着物等の膜が研磨によって除去できるため、酸化物や付着物による抵抗値上昇を防ぐことができ、低抵抗値で安定した接続をも実現できる。
【００１０】次に、本発明の請求項５に記載の発明は、前記複数の導体電極の表面間の凹凸を１０μｍ以下に研磨することを特徴とする請求項４に記載のフリップチップ実装方法であり、回路基板に形成された導体電極の表面の凹凸を１０μｍ以下に規制することにより、安定して高い歩留まりで半導体装置が製造できる。
【００１１】次に、本発明の請求項６に記載の発明は、回路基板の表面の所定の複数位置にカーボン系材料のペーストにて導電層を形成した後、その複数の導電層の表面が同一平面となるように導電層の表面を研磨し、その研磨された導電層の表面に導電性のダイヤモンド・ライク・カーボン膜を形成することにより導体電極を形成し、接合すべき半導体素子の電極パッドに導電性接着剤を付着した状態で、前記電極パッドとを前記半導体電極に圧接せしめて、その電極パッドと導体電極とを電気的に接続することを特徴とするフリップチップ実装方法であり、導電性接着剤を用いたフリップチップ実装において、接続用導体電極の電極表面に平滑面を有した基板を実装用基板として使用することにより、安定して高い歩留まりを有した半導体装置を提供することができる。また、導体電極の表面は、導電性のダイヤモンド・ライク・カーボン膜で覆われているため、酸化物や付着物が覆うことによる抵抗値上昇を防ぐことができる。
【００１２】（実施の形態１）以下、本発明の請求項１ないし請求項６に記載された発明の実施の形態について、図１を用いて説明する。
【００１３】図１において、回路基板１はセラミック基板で構成されており、焼成された回路基板１上の所定の位置には、銀−パラジウム導体等で形成された複数の導体電極２がスクリーン印刷にて形成されている。前述のように、通常のセラミック回路基板では、焼成後の基板表面の表面平滑度が数十乃至１００μｍ程度の凹凸であるため、基板表面上にスクリーン印刷で形成した複数の導体電極２の表面間にも少なくとも数十乃至１００μｍ程度の高低差が生じていた。そこで、本発明においては、導体電極２の形成後に、回路基板１の半導体実装領域の少なくとも一部の導体電極２の電極表面を研磨して、複数の導体電極２の電極表面の高さを揃え同一平面の平坦面６を有した構造にする。かかる構成により上記のような不具合は解決され、半導体素子の電極パッドに形成したバンプ４と導体電極２とが確実に接着できる。
【００１４】前記電極導体２の表面の研磨は、平滑な面を有した研削盤などを使って研磨し、研磨を施した複数の電極導体２の表面間の凹凸が１０μｍ以下の平坦度を有した平坦面６を得る。研削盤の研削用材料は磨耗に耐える硬い物質で、かつ、研削クズが発生しても簡易的に除去できる材料でなければならない。さらに、本発明の回路基板の構成によれば、電極導体２を形成した後に時間の経過とともに電極導体２の電極表面上を覆うように生じた酸化物や付着物等の膜が研磨によってすべて除去できるため、酸化物や付着物による抵抗値上昇を防ぐことができ、低抵抗値のまま安定した接続をも実現できる。
【００１５】（実施の形態２）上記の酸化物や付着物が覆うことによる抵抗値上昇を防ぐという課題をより確実に解決する回路基板１の製造方法について、図２を用いて説明する。
【００１６】図２において、回路基板１上の所定の位置にある複数の導電層７は、カーボン系ペースト材料を用いてスクリーン印刷にてカーボン膜を成膜した後、６００℃〜８００℃程度で焼成して形成される。その後、回路基板１の半導体素子実装領域の導電層７の表面を平滑な面を有した研削盤などで研磨を行い、研磨を施し領域の表面粗さが１０μｍ以下となる平坦面を得る。最後に、研磨した導電層７の表面の上に０．１μｍ以下の薄い導電性のＤＬＣ（ダイヤモンド・ライク・カーボン）膜８をスパッタ法もしくはレーザーアブレーション法等の方法にて成膜する。ＤＬＣは、ダイヤモンドのアモルファス的な構造を持つものであり、ノンドープのＤＬＣやフッ素、窒素、ホウ素をドープしたＤＬＣが存在するが、本実施例ではそのいずれでもよい。こうして、研磨した導電層７の表面上を酸化膜や付着物が覆わないようにした導体電極２を有する本発明の回路基板１を得る。
【００１７】このような方法で得られた回路基板１に対して、回路基板１の導体電極２と半導体素子３のバンプ４とを精度良く位置合わせしながら接続し、さらに、導電性接着剤５を硬化させ、半導体素子３と回路基板１の隙間に封止樹脂を注入したのち、封止樹脂を硬化してフリップチップ実装体を得ることができる。
【００１８】
【発明の効果】以上のように本発明の回路基板によれば、回路基板の電極導体の導体表面に研磨を施して導体表面間の凹凸を除去しているため、フリップチップ実装する場合において、回路基板の導体電極と半導体素子のバンプとが安定して接続でき、接続部もバラツキのない低い抵抗値が得られ、高い歩留まりを有する半導体装置を提供できるという有利な効果が得られる。また、酸化物や付着物が覆うことによる接続抵抗値の上昇を防ぐという有利な効果も得られる。
【図面の簡単な説明】
【図１】本発明のフリップチップ実装方法の接合行程を模式的に示す側面図
【図２】本発明の第２の実施例に示す導体電極の構造を模式的に示す側面図
【図３】従来のフリップチップ実装方法の接合行程を模式的に示す側面図
【符号の説明】
１ 実装用回路基板
２ 導体電極
３ 半導体素子
４ バンプ
５ 導電性接着剤
６ 研磨による平滑面
７ 導電層
８ ＤＬＣ膜
【０００１】
【発明の属する技術分野】本発明は、半導体素子を回路基板に接続するフリップチップ実装に使用される回路基板およびその回路基板を使用したフリップチップ実装方法に関するものであり、半導体素子の電極と回路基板の導体電極との接続抵抗値のバラツキがなく、良好な状態で接続できる回路基板および実装方法を提供する。
【０００２】
【従来の技術】近年、電子機器の小型化要求に伴い、回路モジュールの高密度実装が望まれている。そのために、半導体装置に実装される半導体素子は従来のプラスチックモールド品からベアチップへと小型化され、各社において様々な実装工法の開発が行われている。これらの中で特に、ベアチップ半導体素子の実装工法としてフリップチップ実装が注目されている。
【０００３】以下に従来の回路基板を用いたフリップチップ実装用回路基板および実装方法について、図３を用いて説明する。接合すべき半導体素子３の電極パッド上に形成したバンプ４に導電性接着剤５を転写付着させ、フリップチップ実装用として形成した導体電極２を有する回路基板１に対向させながら、半導体素子３を吸着したチップヘッドを一定速度で徐々に降下させ、導体電極２とバンプ４とを精度良く位置合わせしながら圧着し、その後に封止樹脂を注入し硬化して、フリップチップ実装を行っていた。
【０００４】
【発明が解決しようとする課題】しかし、従来のフリップチップ実装用回路基板は、焼成後の回路基板１の表面平滑度が数十乃至１００μｍ程度の凹凸があるために、その表面上にスクリーン印刷などで形成した複数の導体電極２の表面間にも数十乃至１００μｍ程度の凹凸がそのまま残っていた。このような回路基板１に対して導電性接着剤５を使ってフリップチップ実装すると、付着されている導電性接着剤５の量が一定であったとしても、導体電極２とバンプ４との各接続部において、一部の接続部では接着が十分でないものが見られたり、接続の不安定なものがあったりするなど、接続抵抗値のバラツキが生じていた。また、導電性接着剤５の付着量の差がある場合などには、導電性接着剤５が導体電極２に接着しないというような接続不良が発生することなど、製造上の接続歩留まりが低くなるという不具合も生じていた。上記のような接続抵抗値のバラツキのある実装品を電子機器装置の部品として使用した場合には、一部の電極端子の接続抵抗値が高いことにより、電子機器装置の動作不良を生じるおそれがあるなどの問題があった。
【０００５】
【課題を解決するための手段】前記課題を解決するために、本発明のフリップチップ実装用回路基板は、回路基板の表面の所定の位置に形成された複数の導体電極を、その複数の導体電極の表面が同一平面となるように導体電極の表面を研磨したことを特徴とするものであり、電極パッドと電極導体部との接続が安定し、接続抵抗値も低く抑えることが可能となり、高い歩留まりを有する半導体装置を提供することができる。また、電極表面に生じた酸化物や付着物等の膜が研磨によって除去できるため、酸化物や付着物による抵抗値上昇を防ぐことができ、低抵抗値で安定した接続をも実現できる。
【０００６】
【発明の実施の形態】本発明の請求項１に記載の発明は、回路基板の表面の所定の位置に形成された複数の導体電極を、その複数の導体電極の表面が同一平面となるように前記導体電極の表面を研磨したことを特徴とするフリップチップ実装用回路基板であり、導電性接着剤を用いたフリップチップ実装において、接続用導体電極の表面位置が揃った基板を実装用基板として使用することにより、安定して高い歩留まりを有した半導体装置を提供することが可能となり、また、導体電極表面に生じた酸化物や付着物等の膜が研磨によって除去できるため、酸化物や付着物による抵抗値上昇を防ぐことができ、低抵抗値で安定した接続をも実現できる。
【０００７】次に、本発明の請求項２に記載の発明は、前記複数の導体電極の表面間の凹凸が１０μｍ以下に研磨されていることを特徴とする請求項１に記載のフリップチップ実装用回路基板であり、回路基板に形成された導体電極の表面間の凹凸を１０μｍ以下に規制することにより、安定して高い歩留まりで半導体装置が製造できる。
【０００８】次に、本発明の請求項３に記載の発明は、回路基板の所定の複数位置にカーボン系材料のペーストにて成膜した後、前記膜の表面が同一平面になるように研磨して形成された導電層の表面に、導電性のダイヤモンド・ライク・カーボン膜を形成して、半導体素子を接続する導体電極としたことを特徴とするフリップチップ実装用回路基板であり、導電層の各表面に、導電性のダイヤモンド・ライク・カーボン膜を形成したことにより、酸化による抵抗値の増加はなくなるものである。
【０００９】次に、本発明の請求項４に記載の発明は、回路基板の表面の所定の位置に複数の導体電極を形成した後、その複数の導体電極の表面が同一平面となるように導体電極の表面を研磨し、接合すべき半導体素子の電極パッドに導電性接着剤を付着した状態で、前記電極パッドとを前記半導体電極に圧接せしめて、その電極パッドと導体電極とを電気的に接続することを特徴とするフリップチップ実装方法であり、接続用導体電極の表面位置が揃った基板を実装用基板として使用することにより、安定して高い歩留まりを有した半導体装置を提供することが可能となるとともに、導体電極表面に生じた酸化物や付着物等の膜が研磨によって除去できるため、酸化物や付着物による抵抗値上昇を防ぐことができ、低抵抗値で安定した接続をも実現できる。
【００１０】次に、本発明の請求項５に記載の発明は、前記複数の導体電極の表面間の凹凸を１０μｍ以下に研磨することを特徴とする請求項４に記載のフリップチップ実装方法であり、回路基板に形成された導体電極の表面の凹凸を１０μｍ以下に規制することにより、安定して高い歩留まりで半導体装置が製造できる。
【００１１】次に、本発明の請求項６に記載の発明は、回路基板の表面の所定の複数位置にカーボン系材料のペーストにて導電層を形成した後、その複数の導電層の表面が同一平面となるように導電層の表面を研磨し、その研磨された導電層の表面に導電性のダイヤモンド・ライク・カーボン膜を形成することにより導体電極を形成し、接合すべき半導体素子の電極パッドに導電性接着剤を付着した状態で、前記電極パッドとを前記半導体電極に圧接せしめて、その電極パッドと導体電極とを電気的に接続することを特徴とするフリップチップ実装方法であり、導電性接着剤を用いたフリップチップ実装において、接続用導体電極の電極表面に平滑面を有した基板を実装用基板として使用することにより、安定して高い歩留まりを有した半導体装置を提供することができる。また、導体電極の表面は、導電性のダイヤモンド・ライク・カーボン膜で覆われているため、酸化物や付着物が覆うことによる抵抗値上昇を防ぐことができる。
【００１２】（実施の形態１）以下、本発明の請求項１ないし請求項６に記載された発明の実施の形態について、図１を用いて説明する。
【００１３】図１において、回路基板１はセラミック基板で構成されており、焼成された回路基板１上の所定の位置には、銀−パラジウム導体等で形成された複数の導体電極２がスクリーン印刷にて形成されている。前述のように、通常のセラミック回路基板では、焼成後の基板表面の表面平滑度が数十乃至１００μｍ程度の凹凸であるため、基板表面上にスクリーン印刷で形成した複数の導体電極２の表面間にも少なくとも数十乃至１００μｍ程度の高低差が生じていた。そこで、本発明においては、導体電極２の形成後に、回路基板１の半導体実装領域の少なくとも一部の導体電極２の電極表面を研磨して、複数の導体電極２の電極表面の高さを揃え同一平面の平坦面６を有した構造にする。かかる構成により上記のような不具合は解決され、半導体素子の電極パッドに形成したバンプ４と導体電極２とが確実に接着できる。
【００１４】前記電極導体２の表面の研磨は、平滑な面を有した研削盤などを使って研磨し、研磨を施した複数の電極導体２の表面間の凹凸が１０μｍ以下の平坦度を有した平坦面６を得る。研削盤の研削用材料は磨耗に耐える硬い物質で、かつ、研削クズが発生しても簡易的に除去できる材料でなければならない。さらに、本発明の回路基板の構成によれば、電極導体２を形成した後に時間の経過とともに電極導体２の電極表面上を覆うように生じた酸化物や付着物等の膜が研磨によってすべて除去できるため、酸化物や付着物による抵抗値上昇を防ぐことができ、低抵抗値のまま安定した接続をも実現できる。
【００１５】（実施の形態２）上記の酸化物や付着物が覆うことによる抵抗値上昇を防ぐという課題をより確実に解決する回路基板１の製造方法について、図２を用いて説明する。
【００１６】図２において、回路基板１上の所定の位置にある複数の導電層７は、カーボン系ペースト材料を用いてスクリーン印刷にてカーボン膜を成膜した後、６００℃〜８００℃程度で焼成して形成される。その後、回路基板１の半導体素子実装領域の導電層７の表面を平滑な面を有した研削盤などで研磨を行い、研磨を施し領域の表面粗さが１０μｍ以下となる平坦面を得る。最後に、研磨した導電層７の表面の上に０．１μｍ以下の薄い導電性のＤＬＣ（ダイヤモンド・ライク・カーボン）膜８をスパッタ法もしくはレーザーアブレーション法等の方法にて成膜する。ＤＬＣは、ダイヤモンドのアモルファス的な構造を持つものであり、ノンドープのＤＬＣやフッ素、窒素、ホウ素をドープしたＤＬＣが存在するが、本実施例ではそのいずれでもよい。こうして、研磨した導電層７の表面上を酸化膜や付着物が覆わないようにした導体電極２を有する本発明の回路基板１を得る。
【００１７】このような方法で得られた回路基板１に対して、回路基板１の導体電極２と半導体素子３のバンプ４とを精度良く位置合わせしながら接続し、さらに、導電性接着剤５を硬化させ、半導体素子３と回路基板１の隙間に封止樹脂を注入したのち、封止樹脂を硬化してフリップチップ実装体を得ることができる。
【００１８】
【発明の効果】以上のように本発明の回路基板によれば、回路基板の電極導体の導体表面に研磨を施して導体表面間の凹凸を除去しているため、フリップチップ実装する場合において、回路基板の導体電極と半導体素子のバンプとが安定して接続でき、接続部もバラツキのない低い抵抗値が得られ、高い歩留まりを有する半導体装置を提供できるという有利な効果が得られる。また、酸化物や付着物が覆うことによる接続抵抗値の上昇を防ぐという有利な効果も得られる。
【図面の簡単な説明】
【図１】本発明のフリップチップ実装方法の接合行程を模式的に示す側面図
【図２】本発明の第２の実施例に示す導体電極の構造を模式的に示す側面図
【図３】従来のフリップチップ実装方法の接合行程を模式的に示す側面図
【符号の説明】
１ 実装用回路基板
２ 導体電極
３ 半導体素子
４ バンプ
５ 導電性接着剤
６ 研磨による平滑面
７ 導電層
８ ＤＬＣ膜
【特許請求の範囲】
【請求項１】 回路基板の表面の所定の位置に形成された複数の導体電極を、その複数の導体電極の表面が同一平面となるように前記導体電極の表面を研磨したことを特徴とするフリップチップ実装用回路基板。
【請求項２】 前記複数の導体電極の表面間の凹凸が１０μｍ以下に研磨されていることを特徴とする請求項１に記載のフリップチップ実装用回路基板。
【請求項３】 回路基板の所定の複数位置にカーボン系材料のペーストにて成膜した後、前記膜の表面が同一平面になるように研磨して形成された導電層の表面に、導電性のダイヤモンド・ライク・カーボン膜を形成して、半導体素子を接続する導体電極としたことを特徴とするフリップチップ実装用回路基板。
【請求項４】 回路基板の表面の所定の位置に複数の導体電極を形成した後、その複数の導体電極の表面が同一平面となるように導体電極の表面を研磨し、接合すべき半導体素子の電極パッドに導電性接着剤を付着した状態で、前記電極パッドとを前記半導体電極に圧接せしめて、その電極パッドと導体電極とを電気的に接続することを特徴とするフリップチップ実装方法。
【請求項５】 前記複数の導体電極の表面間の凹凸を１０μｍ以下に研磨することを特徴とする請求項４に記載のフリップチップ実装方法。
【請求項６】 回路基板の表面の所定の複数位置にカーボン系材料のペーストにて導電層を形成した後、その複数の導電層の表面が同一平面となるように導電層の表面を研磨し、その研磨された導電層の表面に導電性のダイヤモンド・ライク・カーボン膜を形成することにより導体電極を形成し、接合すべき半導体素子の電極パッドに導電性接着剤を付着した状態で、前記電極パッドとを前記半導体電極に圧接せしめて、その電極パッドと導体電極とを電気的に接続することを特徴とするフリップチップ実装方法。
【請求項１】 回路基板の表面の所定の位置に形成された複数の導体電極を、その複数の導体電極の表面が同一平面となるように前記導体電極の表面を研磨したことを特徴とするフリップチップ実装用回路基板。
【請求項２】 前記複数の導体電極の表面間の凹凸が１０μｍ以下に研磨されていることを特徴とする請求項１に記載のフリップチップ実装用回路基板。
【請求項３】 回路基板の所定の複数位置にカーボン系材料のペーストにて成膜した後、前記膜の表面が同一平面になるように研磨して形成された導電層の表面に、導電性のダイヤモンド・ライク・カーボン膜を形成して、半導体素子を接続する導体電極としたことを特徴とするフリップチップ実装用回路基板。
【請求項４】 回路基板の表面の所定の位置に複数の導体電極を形成した後、その複数の導体電極の表面が同一平面となるように導体電極の表面を研磨し、接合すべき半導体素子の電極パッドに導電性接着剤を付着した状態で、前記電極パッドとを前記半導体電極に圧接せしめて、その電極パッドと導体電極とを電気的に接続することを特徴とするフリップチップ実装方法。
【請求項５】 前記複数の導体電極の表面間の凹凸を１０μｍ以下に研磨することを特徴とする請求項４に記載のフリップチップ実装方法。
【請求項６】 回路基板の表面の所定の複数位置にカーボン系材料のペーストにて導電層を形成した後、その複数の導電層の表面が同一平面となるように導電層の表面を研磨し、その研磨された導電層の表面に導電性のダイヤモンド・ライク・カーボン膜を形成することにより導体電極を形成し、接合すべき半導体素子の電極パッドに導電性接着剤を付着した状態で、前記電極パッドとを前記半導体電極に圧接せしめて、その電極パッドと導体電極とを電気的に接続することを特徴とするフリップチップ実装方法。
【図１】
【図２】
【図３】
【図２】
【図３】
【公開番号】特開２００１−１０２４０８（Ｐ２００１−１０２４０８Ａ）
【公開日】平成１３年４月１３日（２００１．４．１３）
【国際特許分類】
【出願番号】特願平１１−２７４１９６
【出願日】平成１１年９月２８日（１９９９．９．２８）
【出願人】（０００００５８２１）松下電器産業株式会社 (73,050)
【Ｆターム（参考）】
【公開日】平成１３年４月１３日（２００１．４．１３）
【国際特許分類】
【出願日】平成１１年９月２８日（１９９９．９．２８）
【出願人】（０００００５８２１）松下電器産業株式会社 (73,050)
【Ｆターム（参考）】
[ Back to top ]