フリップチップ実装装置及びその製造方法
【課題】半導体回路基板側と実装基板側との接合部の破壊の可能性を低減し、その保護を図る構造体を提供する。
【解決手段】フリップチップ実装装置は、実装基板21上に半導体回路基板11をフリップチップ接合させたフリップチップ実装装置であって、半導体回路基板11の側面を含む平面に側面が含まれるような樹脂壁41を備え、実装基板21、半導体回路基板11及び樹脂壁41により空隙が画定されている。これにより、外部からの水分や粉塵等の流入を防ぐことができる。
【解決手段】フリップチップ実装装置は、実装基板21上に半導体回路基板11をフリップチップ接合させたフリップチップ実装装置であって、半導体回路基板11の側面を含む平面に側面が含まれるような樹脂壁41を備え、実装基板21、半導体回路基板11及び樹脂壁41により空隙が画定されている。これにより、外部からの水分や粉塵等の流入を防ぐことができる。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、フリップチップ実装装置及びその製造方法に関し、特に、半導体回路基板側と実装基板側との接合部の破壊の可能性を低減し、その保護が図れるフリップチップ実装装置及びその製造方法に関する。
【背景技術】
【0002】
半導体回路の集積密度の増加に伴い、半導体パッケージにおいては、多ピン化及び狭ピッチ化が求められている。これに伴い、BGA(Ball Grid Array)やCSP(Chip Size Package)等のような小型のパッケージが実用化されている。
【0003】
また、扱われる信号周波数についても、携帯端末、無線LAN、ITS(Intelligent Transport Systems) 等で主流の数GHzから、固定無線中継局、衛星通信等に使用される準ミリ波帯や、自動車衝突防止レーダー、非圧縮動画伝送等に使用されるミリ波帯へと、高周波化が進んでいる。
【0004】
従来、準ミリ波帯やミリ波帯に使用されるICは専らGaAs等の化合物半導体を用いたMMIC(Monolithic Microwave Integrated Circuits)であった。MMICは、GaAs基板に能動素子及び受動素子を一体化して形成したものであり、配線には金が用いられている。ところで、準ミリ波帯及びミリ波帯のICにおいては、インピーダンスの不連続による反射損失の観点から、ワイヤボンド接続の代わりにバンプの熱圧着という方法がとられている。
【0005】
図21は、従来のフリップチップ実装装置の断面図である。同図において、従来のフリップチップ実装装置は、半導体回路基板(例えばCMOS−IC)11と、その表面に施されたアルミニウムパッド13と、バンプが形成される円形部分を残して、半導体回路基板11及びアルミニウムパッド13を覆うような被膜であるパッシベーション膜12と、シリコン、アルミナ、樹脂基板等の実装基板21と、半導体回路基板11側と実装基板21側とを接続するバンプ31とを備えている。
【0006】
図21に示した従来のフリップチップ実装装置においては、フィラー注入時及び樹脂モールド形成時に、フィラー及びモールド樹脂が半導体回路基板11の下面に潜り込んでしまうため、半導体回路の特性が変化してしまうという課題があった。
【0007】
かかる課題を解決する方法及び手段としては、例えば特許文献1に開示されたものがあった。図22は、特許文献1に開示された実装装置を示す図である。この実装装置においては、バンプ106を介して、母体基板101の入出力端子102,103に、MMICチップ104の増幅用の回路105が接続されている。また、放熱を促進するために、例えばトランジスタの接地電極(例えばFETのソース電極)の例えばAuめっきによる放熱パッド121が設けられ、それが母体基板101に接触するようになっている。更に、母体基板101にはサーマルビア122が設けられている。ここで、特に、特許文献1に開示された実装装置においては、回路105における、バンプ106の内側の回路主部を囲んで絶縁体壁111が設けられている。これにより、アンダーフィル107を施しても、回路105の周波数特性や利得が変動しないようにしている。また、アンダーフィル107を施しても樹脂が回路105の下に入り込まないようになっている。
【先行技術文献】
【特許文献】
【0008】
【特許文献1】特開2000−269384号公報
【特許文献2】特開平8−335596号公報
【特許文献3】特開2000−39822号公報
【発明の概要】
【発明が解決しようとする課題】
【0009】
しかしながら、特許文献1に開示された実装装置においては、絶縁体壁111は、MMICチップ104と母体基板101の間に配設されているので、何らかの外部作用で、MMICチップ104及び母体基板101について鉛直方向に、樹脂が膨張又は収縮した場合、応力が発生し、バンプ106及びMMICチップ104の金属接合部が破壊される可能性がある。また、バンプ106の高さと絶縁体壁111の高さを揃えることが困難であり、それにより全体の実装が容易ではないという課題がある。
【0010】
本発明は上述のような事情から為されたものであり、本発明の目的は、半導体回路基板に対するその鉛直方向の力を低減することにより、半導体回路基板側と実装基板側との接合部の破壊の可能性を低減し、その保護が図れるフリップチップ実装装置及びその製造方法を提供することにある。
【課題を解決するための手段】
【0011】
上記目的を達成するため、請求項1に記載のフリップチップ実装装置は、実装基板上に半導体回路基板をフリップチップ接合させたフリップチップ実装装置であって、前記半導体回路基板の側面を含む平面に側面が含まれるような樹脂壁を備え、前記実装基板、前記半導体回路基板及び前記樹脂壁により空隙が画定されていることを要旨とする。
【0012】
請求項2に記載のフリップチップ実装装置は、請求項1に記載のフリップチップ実装装置において、前記樹脂壁は、前記実装基板上に載置され、前記半導体回路基板の側面と、前記樹脂壁の内側側面とは当接することを要旨とする。
【0013】
請求項3に記載のフリップチップ実装装置は、請求項1に記載のフリップチップ実装装置において、前記樹脂壁は、前記半導体回路基板上にのみ設けられ、前記平面に外側側面が含まれるような第一樹脂壁と、前記実装基板上に載置され、内側側面が前記第一樹脂壁の前記外側側面と当接するような第二樹脂壁と、を有することを要旨とする。
【0014】
請求項4に記載のフリップチップ実装装置は、請求項3に記載のフリップチップ実装装置において、前記第二樹脂壁は、前記空隙と外部空間とを連通させる切欠けを備えることを要旨とする。
【0015】
請求項5に記載のフリップチップ実装装置は、請求項1に記載のフリップチップ実装装置において、前記樹脂壁は、前記空隙と外部空間とを連通させる切欠けを備えることを要旨とする。
【0016】
請求項6に記載のフリップチップ実装装置は、請求項1乃至5のいずれかに記載のフリップチップ実装装置において、前記実装基板は、前記空隙と外部空間とを連通させるための鉛直方向の貫通孔を備えることを要旨とする。
【0017】
請求項7に記載のフリップチップ実装装置は、請求項6に記載のフリップチップ実装装置において、前記実装基板の一方の面に樹脂層を設けた場合、前記貫通孔は、前記実装基板におけるその径よりも前記樹脂層におけるその径の方が小さいことを要旨とする。
【0018】
また、上記目的を達成するため、請求項7に記載のフリップチップ実装装置の製造方法は、実装基板上に半導体回路基板をフリップチップ接合させたフリップチップ実装装置の製造方法であって、電極が形成された実装基板の一方の面上に樹脂壁を形成する工程と、前記一方の面にバンプが形成された半導体回路基板を、前記電極と前記バンプが導通するように、かつその側面が前記樹脂壁の内側側面と当接するように、前記樹脂壁の間に位置合わせをし、前記実装基板、前記半導体回路基板及び前記樹脂壁に画定される空隙を形成する工程と、を備えることを要旨とする。
【発明の効果】
【0019】
請求項1及び2に記載のフリップチップ実装装置によれば、実装基板上に半導体回路基板を実装したときに、樹脂壁から半導体回路基板に対して、半導体回路基板について鉛直方向に加わる力を低減できる。
請求項3に記載のフリップチップ実装装置によれば、請求項1の効果に加えて、半導体回路基板に対する、その水平方向の応力を十分に解放できると共に、フィラー及び樹脂の隙間への侵入を確実に阻止できる。
請求項4及び5に記載のフリップチップ実装装置によれば、リフロー時の内部圧力を緩和することができる。
請求項6に記載のフリップチップ実装装置によれば、請求項4及び5の効果に加えて、外部からの水分や粉塵等の流入を防ぐことができる。
請求項7に記載のフリップチップ実装装置の製造方法によれば、樹脂壁を形成した後に半導体回路基板をフリップチップ実装しているので、実装後に外部からの水分や粉塵等の流入を防ぐことができる。
【図面の簡単な説明】
【0020】
【図1】本発明に係るフリップチップ実装装置の第一実施形態の断面図。
【図2】本発明に係るフリップチップ実装装置の製造方法を説明するための図。
【図3】本発明に係るフリップチップ実装装置の製造方法を説明するための図。
【図4】図1に示すフリップチップ実装装置に対して、樹脂モールドを施した例を示す図。
【図5】第一実施形態のフリップチップ実装装置の変形例を示す断面図。
【図6】図5に示すフリップチップ実装装置に対して、樹脂モールドを施した例を示す図。
【図7】図5に示すフリップチップ実装装置に対して、樹脂モールドを施した他の例を示す図。
【図8】本発明に係るフリップチップ実装装置の第二実施形態の断面図。
【図9】図8に示すフリップチップ実装装置に対して、樹脂モールドを施した例を示す図。
【図10】本発明に係るフリップチップ実装装置の第三実施形態の断面図。
【図11】図10に示すフリップチップ実装装置に対して、樹脂モールドを施した例を示す図。
【図12】第三実施形態のフリップチップ実装装置の変形例を示す断面図。
【図13】図12に示すフリップチップ実装装置に対して、樹脂モールドを施した例を示す図。
【図14】本発明に係るフリップチップ実装装置の第四実施形態の断面図。
【図15】図14に示すフリップチップ実装装置に対して、樹脂モールドを施した例を示す図。
【図16】本発明に係るフリップチップ実装装置の第五実施形態の断面図。
【図17】本発明に係るフリップチップ実装装置の第六実施形態の断面図。
【図18】本発明に係るフリップチップ実装装置の第七実施形態の断面図。
【図19】本発明に係るフリップチップ実装装置の第八実施形態の断面図。
【図20】本発明に係るフリップチップ実装装置の第九実施形態の断面図。
【図21】従来のフリップチップ実装装置の断面図。
【図22】特許文献1に開示された実装装置を示す図。
【発明を実施するための形態】
【0021】
以下、本発明の実施の形態について、図面を参照して詳細に説明する。後述する各実施の形態において例示する図面(図1−図20)は、実装基板21の一方の面(各図では上面)に樹脂層22が設けられた構成例を示しているが、実装基板21が樹脂基板であって樹脂層22の無い構成においても、上述した本発明の効果は十分に得られるものである。
【0022】
<第一実施形態>
図1は、本発明のフリップチップ実装装置の第一実施形態の断面図である。同図において、当該フリップチップ実装装置は、半導体回路基板(CMOS−IC)11と、その表面に施されたアルミニウムパッド(以下、「電極」とも呼ぶ)13と、バンプが形成される円形部分を残して、半導体回路基板11及びアルミニウムパッド13を覆うような被膜であるパッシベーション膜12と、シリコン、アルミナ、樹脂基板等の実装基板21と、実装基板21の一方の面に施された樹脂層22と、半導体回路基板11側と実装基板21側とを接続する、金、はんだ又は銅からなるバンプ31とを備えている。
【0023】
また、当該フリップチップ実装装置は、特に、樹脂層22の上に配設される樹脂壁41であって、その内側側面が、半導体回路基板11の側面と当接するような樹脂壁41が設けられている。これにより、半導体回路基板11(パッシベーション膜12)、樹脂層22(樹脂層22が形成されていない構成では実装基板21)、及び樹脂壁41により画定される空隙が形成される。
【0024】
かかる樹脂壁41を設けることにより、実装基板21上に半導体回路基板11を実装したときに、樹脂壁41から半導体回路基板11に対して、半導体回路基板11について鉛直方向の力が加わることはない。従って、半導体回路基板11側と実装基板21側との接合部が破壊される可能性が低減され、その保護が図れる。
【0025】
図2は、本発明のフリップチップ実装装置の製造方法を説明するための図である。樹脂壁41の形成にはウェハレベルCSP工程を採用するのが最適である。
なお、以下では、実装基板21の一方の面(各図では上面)に樹脂層22を設けた後、樹脂壁41を形成する場合について説明するが、樹脂層22の不要な構成においては、この限りではない。すなわち、実装基板が樹脂基板の場合には、樹脂基板に同様の樹脂層を形成しなくても、樹脂基板自体を加工して樹脂壁41に相当する樹脂壁を設けてもよい。
【0026】
図2(a)において、まず、樹脂層22が一方の面に施された実装基板21に対して、感光性樹脂41Zをスピンコート法等により塗布する。このとき、感光性樹脂に対してプリベークを施しておく。
【0027】
次に、図2(b)に示すように、フォトリソグラフィーにより、樹脂壁41以外の部分の樹脂を除去する。そして、樹脂壁41の部分の樹脂に対して焼成処理を行う。なお、この焼成処理により樹脂は収縮するので、注意を要する。このことを図3を参照して説明する。図3(b)が焼成処理後であるが、同図に示すように、焼成処理後に、樹脂壁41の内側側面が半導体回路基板11の側面と当接しなければならない。そのためには、図3(a)の焼成処理前に示す通り、焼成処理前には、樹脂壁41の内側側面が半導体回路基板11の側面の位置よりも収縮分だけ内側(点線部分)に位置していなければならない。従って、焼成処理前の樹脂壁41の寸法はかかる観点を考慮して決定する。
【0028】
焼成処理後は、図1に示すように、一方の面にバンプが形成された半導体回路基板11を、電極13とバンプ31が導通するように、かつその側面が樹脂壁41の内側側面と当接するように、樹脂壁41の間に位置合わせをし、実装基板21(樹脂層22)、半導体回路基板11及び樹脂壁41に画定される空隙を形成する。
上述の製造方法によれば、樹脂壁を形成した後に半導体回路基板をフリップチップ実装しているので、実装後に外部からの水分や粉塵等の流入を防ぐことができる。
【0029】
図4は、図1に示すフリップチップ実装装置に対して、樹脂モールドを施したものを示す図である。
なお、半導体回路基板11のバンプ31が形成された面と、実装基板21の間には空間が存在するので、大気中において、樹脂注入を行ってモールド形成を行う場合には、それを空気発生源としてモールド樹脂51内へのボイド形成が進行してしまい、信頼性の観点から好ましくない場合がある。従って、理想的には真空状態で樹脂を注入することが好ましい。かかる点を考慮した樹脂モールド装置及び方法については、例えば特許文献2が開示している。
【0030】
ところで、実装機の位置合わせ精度が3〜5μm程度であるから、位置ずれを見込んで、半導体回路基板11の側面と、樹脂壁41の内側側面とを3〜5μm程度離しても何ら問題はない。3〜5μmの隙間からフィラーやモールド樹脂が流入してくる可能性が考えられるが、従来の樹脂封止剤は、微小な隙間(概ね20μmまで)への隙間浸透性を有してはいない。かかる点に関しては、例えば特許文献3が開示している。
【0031】
図5は、第一実施形態のフリップチップ実装装置の変形例の断面図である。図1に示したフリップチップ実装装置においては、実装基板21の側面と樹脂壁41の外側側面が揃っているが、図5に示す通り、樹脂壁41を実装基板21の端まで及ぼす必要はない。
【0032】
図6は、図5に示すフリップチップ実装装置に対して、樹脂モールドを施したものを示す図である。図7は、図5に示すフリップチップ実装装置に対して、樹脂モールドを施した他の例を示す図である。モールド樹脂51も樹脂壁41と同様、その側面が実装基板21の側面と揃っている必要はない。
【0033】
<第二実施形態>
図8は、本発明のフリップチップ実装装置の第二実施形態の断面図である。
第二実施形態のフリップチップ実装装置においては、半導体回路基板11の端部の下面に当接する第一樹脂壁41bを更に設ける。このとき第一樹脂壁41bの外側の側面と、第二樹脂壁41aの内側の側面が当接するようにする。従って第一実施形態と異なり、第二樹脂壁41aは、半導体回路基板11と当接するほどの高さを有する必要はない。なお、本発明の趣旨から、第一樹脂壁41bは、樹脂層22に対しては当接させない。他の構成は第一実施形態と同様である。
第二実施形態のフリップチップ実装装置によれば、半導体回路基板11に対する、その水平方向の応力を十分に解放できると共に、フィラー及び樹脂の隙間への侵入を確実に阻止できるようになる。
【0034】
図9は、図8に示すフリップチップ実装装置に対して、樹脂モールドを施したものを示す図である。
なお、図示しないが、当該第二実施形態においても、第一実施形態と同様、図5の変形例に対応するものや、それに対して樹脂モールドを施したもの(図6及び7に対応するもの)が考えられる。
【0035】
<第三実施形態>
図10は、本発明のフリップチップ実装装置の第三実施形態を示す図であり、図10(a)は図10(b)のA−Aにおける断面図であり、図10(b)は側面図である。
第三実施形態のフリップチップ実装装置においては、図10(b)の側面図で容易に認識できるように、第一実施形態における樹脂壁41に対して水平方向の切欠けを設けた樹脂壁41cを設けている。その他の構成は第一実施形態と同様である。
第三実施形態のフリップチップ実装装置によれば、第一実施形態のフリップチップ実装装置の作用効果に加えて、リフロー時の内部圧力を緩和して半導体パッケージの破壊を防止することができる。
【0036】
図11は、図10に示すフリップチップ実装装置に対して、樹脂モールドを施したものを示す図であり、第一実施形態の図4に対応するものである。
【0037】
図12は、第三実施形態のフリップチップ実装装置の変形例の断面図であり、第一実施形態の図5に対応するものである。図10に示したフリップチップ実装装置においては、実装基板21の側面と樹脂壁41cの外側側面が揃っているが、図12に示す通り、樹脂壁41cを実装基板21の端まで及ぼす必要はない。
【0038】
図13は、図12に示すフリップチップ実装装置に対して、樹脂モールドを施したものを示す図である。
【0039】
<第四実施形態>
図14は、本発明のフリップチップ実装装置の第四実施形態を示す図であり、図14(a)は図14(b)のB−Bにおける断面図であり、図14(b)は側面図である。
第四実施形態のフリップチップ実装装置においては、図14(b)の側面図で容易に認識できるように、第二実施形態における樹脂壁41aに対して水平方向の切欠けを設けた樹脂壁41dを設けている。その他の構成は第二実施形態と同様である。
第四実施形態のフリップチップ実装装置によれば、第二実施形態のフリップチップ実装装置の作用効果に加えて、リフロー時の内部圧力を緩和して半導体パッケージの破壊を防止することができる。
【0040】
図15は、図14に示すフリップチップ実装装置に対して、樹脂モールドを施したものを示す図であり、第二実施形態の図9に対応するものである。
なお、第二実施形態と同様、図示しないが、当該第四実施形態においても、第一実施形態と同様、図5の変形例に対応するものや、それに対して樹脂モールドを施したものが考えられる。
【0041】
<第五実施形態>
図16は、本発明のフリップチップ実装装置の第五実施形態の断面図である。
第五実施形態のフリップチップ実装装置においては、第一実施形態における実装基板21及び樹脂層22に対して鉛直方向の貫通孔bを設けた実装基板21a及び樹脂層22aを設けている。その他の構成は第一実施形態と同様である。
第五実施形態のフリップチップ実装装置によれば、第一実施形態のフリップチップ実装装置の作用効果に加えて、リフロー時の内部圧力を緩和して半導体パッケージの破壊を防止することができる。
なお、図示しないが、当該第五実施形態においても、第一実施形態と同様、樹脂モールドを施したもの、図5の変形例に対応するもの、それに対して樹脂モールドを施したもの(図6及び7に対応するもの)が考えられる。
【0042】
<第六実施形態>
図17は、本発明のフリップチップ実装装置の第六実施形態の断面図である。
第六実施形態のフリップチップ実装装置においては、第二実施形態における実装基板21及び樹脂層22に対して鉛直方向の貫通孔bを設けた実装基板21a及び樹脂層22aを設けている。その他の構成は第二実施形態と同様である。
第六実施形態のフリップチップ実装装置によれば、第二実施形態のフリップチップ実装装置の作用効果に加えて、リフロー時の内部圧力を緩和して半導体パッケージの破壊を防止することができる。
なお、図示しないが、当該第六実施形態においても、第一実施形態と同様、樹脂モールドを施したもの、図5の変形例に対応するもの、それに対して樹脂モールドを施したもの(図6及び7に対応するもの)が考えられる。
【0043】
<第七実施形態>
図18は、本発明のフリップチップ実装装置の第七実施形態を示す図であり、図18(a)は図18(b)のC−Cにおける断面図であり、図18(b)は側面図である。
第七実施形態のフリップチップ実装装置においては、第三実施形態における実装基板21及び樹脂層22に対して鉛直方向の貫通孔bを設けた実装基板21a及び樹脂層22aを設けている。その他の構成は第三実施形態と同様である。
第七実施形態のフリップチップ実装装置によれば、第三実施形態のフリップチップ実装装置よりも増して、半導体パッケージの破壊を防止することができる。
なお、図示しないが、当該第七実施形態においても、第三実施形態と同様、樹脂モールドを施したもの、図12の変形例に対応するもの、それに対して樹脂モールドを施したもの(図13に対応するもの)が考えられる。
【0044】
<第八実施形態>
図19は、本発明のフリップチップ実装装置の第八実施形態を示す図であり、図19(a)は図19(b)のD−Dにおける断面図であり、図19(b)は側面図である。
第八実施形態のフリップチップ実装装置においては、第四実施形態における実装基板21及び樹脂層22に対して鉛直方向の貫通孔bを設けた実装基板21a及び樹脂層22aを設けている。その他の構成は第四実施形態と同様である。
第八実施形態のフリップチップ実装装置によれば、第四実施形態のフリップチップ実装装置よりも増して、半導体パッケージの破壊を防止することができる。
なお、図示しないが、当該第八実施形態においても、第一実施形態と同様、樹脂モールドを施したもの、図5の変形例に対応するもの、それに対して樹脂モールドを施したものが考えられる。
【0045】
<第九実施形態>
図20は、本発明のフリップチップ実装装置の第九実施形態の断面図である。
図16に示した第五実施形態のフリップチップ実装装置においては、実装基板21aと樹脂層22aについて同じ径の貫通孔bを設けたが、当該第九実施形態のフリップチップ実装装置においては、樹脂層22aについての径が実装基板21aについての径よりも小さい貫通孔b1を設けている。
第九実施形態のフリップチップ実装装置によれば、リフロー時の内部圧力を緩和して半導体パッケージの破壊を防止することができると共に、外部からの水分や粉塵等の流入を防ぐことができるという利点がある。
なお、第九実施形態は、第五実施形態の変形例であるが、同様に、第六乃至第八実施形態の変形例を考えることができる。
【産業上の利用可能性】
【0046】
本発明は、高周波(特に準ミリ波及びミリ波)で動作するLSIや半導体部品の実装に適用することができる。
【符号の説明】
【0047】
11 半導体回路基板、12 パッシベーション膜、13 アルミニウムパッド、21 実装基板、22 樹脂層、31 バンプ、41 樹脂壁、51 モールド樹脂、b 貫通孔。
【技術分野】
【0001】
本発明は、フリップチップ実装装置及びその製造方法に関し、特に、半導体回路基板側と実装基板側との接合部の破壊の可能性を低減し、その保護が図れるフリップチップ実装装置及びその製造方法に関する。
【背景技術】
【0002】
半導体回路の集積密度の増加に伴い、半導体パッケージにおいては、多ピン化及び狭ピッチ化が求められている。これに伴い、BGA(Ball Grid Array)やCSP(Chip Size Package)等のような小型のパッケージが実用化されている。
【0003】
また、扱われる信号周波数についても、携帯端末、無線LAN、ITS(Intelligent Transport Systems) 等で主流の数GHzから、固定無線中継局、衛星通信等に使用される準ミリ波帯や、自動車衝突防止レーダー、非圧縮動画伝送等に使用されるミリ波帯へと、高周波化が進んでいる。
【0004】
従来、準ミリ波帯やミリ波帯に使用されるICは専らGaAs等の化合物半導体を用いたMMIC(Monolithic Microwave Integrated Circuits)であった。MMICは、GaAs基板に能動素子及び受動素子を一体化して形成したものであり、配線には金が用いられている。ところで、準ミリ波帯及びミリ波帯のICにおいては、インピーダンスの不連続による反射損失の観点から、ワイヤボンド接続の代わりにバンプの熱圧着という方法がとられている。
【0005】
図21は、従来のフリップチップ実装装置の断面図である。同図において、従来のフリップチップ実装装置は、半導体回路基板(例えばCMOS−IC)11と、その表面に施されたアルミニウムパッド13と、バンプが形成される円形部分を残して、半導体回路基板11及びアルミニウムパッド13を覆うような被膜であるパッシベーション膜12と、シリコン、アルミナ、樹脂基板等の実装基板21と、半導体回路基板11側と実装基板21側とを接続するバンプ31とを備えている。
【0006】
図21に示した従来のフリップチップ実装装置においては、フィラー注入時及び樹脂モールド形成時に、フィラー及びモールド樹脂が半導体回路基板11の下面に潜り込んでしまうため、半導体回路の特性が変化してしまうという課題があった。
【0007】
かかる課題を解決する方法及び手段としては、例えば特許文献1に開示されたものがあった。図22は、特許文献1に開示された実装装置を示す図である。この実装装置においては、バンプ106を介して、母体基板101の入出力端子102,103に、MMICチップ104の増幅用の回路105が接続されている。また、放熱を促進するために、例えばトランジスタの接地電極(例えばFETのソース電極)の例えばAuめっきによる放熱パッド121が設けられ、それが母体基板101に接触するようになっている。更に、母体基板101にはサーマルビア122が設けられている。ここで、特に、特許文献1に開示された実装装置においては、回路105における、バンプ106の内側の回路主部を囲んで絶縁体壁111が設けられている。これにより、アンダーフィル107を施しても、回路105の周波数特性や利得が変動しないようにしている。また、アンダーフィル107を施しても樹脂が回路105の下に入り込まないようになっている。
【先行技術文献】
【特許文献】
【0008】
【特許文献1】特開2000−269384号公報
【特許文献2】特開平8−335596号公報
【特許文献3】特開2000−39822号公報
【発明の概要】
【発明が解決しようとする課題】
【0009】
しかしながら、特許文献1に開示された実装装置においては、絶縁体壁111は、MMICチップ104と母体基板101の間に配設されているので、何らかの外部作用で、MMICチップ104及び母体基板101について鉛直方向に、樹脂が膨張又は収縮した場合、応力が発生し、バンプ106及びMMICチップ104の金属接合部が破壊される可能性がある。また、バンプ106の高さと絶縁体壁111の高さを揃えることが困難であり、それにより全体の実装が容易ではないという課題がある。
【0010】
本発明は上述のような事情から為されたものであり、本発明の目的は、半導体回路基板に対するその鉛直方向の力を低減することにより、半導体回路基板側と実装基板側との接合部の破壊の可能性を低減し、その保護が図れるフリップチップ実装装置及びその製造方法を提供することにある。
【課題を解決するための手段】
【0011】
上記目的を達成するため、請求項1に記載のフリップチップ実装装置は、実装基板上に半導体回路基板をフリップチップ接合させたフリップチップ実装装置であって、前記半導体回路基板の側面を含む平面に側面が含まれるような樹脂壁を備え、前記実装基板、前記半導体回路基板及び前記樹脂壁により空隙が画定されていることを要旨とする。
【0012】
請求項2に記載のフリップチップ実装装置は、請求項1に記載のフリップチップ実装装置において、前記樹脂壁は、前記実装基板上に載置され、前記半導体回路基板の側面と、前記樹脂壁の内側側面とは当接することを要旨とする。
【0013】
請求項3に記載のフリップチップ実装装置は、請求項1に記載のフリップチップ実装装置において、前記樹脂壁は、前記半導体回路基板上にのみ設けられ、前記平面に外側側面が含まれるような第一樹脂壁と、前記実装基板上に載置され、内側側面が前記第一樹脂壁の前記外側側面と当接するような第二樹脂壁と、を有することを要旨とする。
【0014】
請求項4に記載のフリップチップ実装装置は、請求項3に記載のフリップチップ実装装置において、前記第二樹脂壁は、前記空隙と外部空間とを連通させる切欠けを備えることを要旨とする。
【0015】
請求項5に記載のフリップチップ実装装置は、請求項1に記載のフリップチップ実装装置において、前記樹脂壁は、前記空隙と外部空間とを連通させる切欠けを備えることを要旨とする。
【0016】
請求項6に記載のフリップチップ実装装置は、請求項1乃至5のいずれかに記載のフリップチップ実装装置において、前記実装基板は、前記空隙と外部空間とを連通させるための鉛直方向の貫通孔を備えることを要旨とする。
【0017】
請求項7に記載のフリップチップ実装装置は、請求項6に記載のフリップチップ実装装置において、前記実装基板の一方の面に樹脂層を設けた場合、前記貫通孔は、前記実装基板におけるその径よりも前記樹脂層におけるその径の方が小さいことを要旨とする。
【0018】
また、上記目的を達成するため、請求項7に記載のフリップチップ実装装置の製造方法は、実装基板上に半導体回路基板をフリップチップ接合させたフリップチップ実装装置の製造方法であって、電極が形成された実装基板の一方の面上に樹脂壁を形成する工程と、前記一方の面にバンプが形成された半導体回路基板を、前記電極と前記バンプが導通するように、かつその側面が前記樹脂壁の内側側面と当接するように、前記樹脂壁の間に位置合わせをし、前記実装基板、前記半導体回路基板及び前記樹脂壁に画定される空隙を形成する工程と、を備えることを要旨とする。
【発明の効果】
【0019】
請求項1及び2に記載のフリップチップ実装装置によれば、実装基板上に半導体回路基板を実装したときに、樹脂壁から半導体回路基板に対して、半導体回路基板について鉛直方向に加わる力を低減できる。
請求項3に記載のフリップチップ実装装置によれば、請求項1の効果に加えて、半導体回路基板に対する、その水平方向の応力を十分に解放できると共に、フィラー及び樹脂の隙間への侵入を確実に阻止できる。
請求項4及び5に記載のフリップチップ実装装置によれば、リフロー時の内部圧力を緩和することができる。
請求項6に記載のフリップチップ実装装置によれば、請求項4及び5の効果に加えて、外部からの水分や粉塵等の流入を防ぐことができる。
請求項7に記載のフリップチップ実装装置の製造方法によれば、樹脂壁を形成した後に半導体回路基板をフリップチップ実装しているので、実装後に外部からの水分や粉塵等の流入を防ぐことができる。
【図面の簡単な説明】
【0020】
【図1】本発明に係るフリップチップ実装装置の第一実施形態の断面図。
【図2】本発明に係るフリップチップ実装装置の製造方法を説明するための図。
【図3】本発明に係るフリップチップ実装装置の製造方法を説明するための図。
【図4】図1に示すフリップチップ実装装置に対して、樹脂モールドを施した例を示す図。
【図5】第一実施形態のフリップチップ実装装置の変形例を示す断面図。
【図6】図5に示すフリップチップ実装装置に対して、樹脂モールドを施した例を示す図。
【図7】図5に示すフリップチップ実装装置に対して、樹脂モールドを施した他の例を示す図。
【図8】本発明に係るフリップチップ実装装置の第二実施形態の断面図。
【図9】図8に示すフリップチップ実装装置に対して、樹脂モールドを施した例を示す図。
【図10】本発明に係るフリップチップ実装装置の第三実施形態の断面図。
【図11】図10に示すフリップチップ実装装置に対して、樹脂モールドを施した例を示す図。
【図12】第三実施形態のフリップチップ実装装置の変形例を示す断面図。
【図13】図12に示すフリップチップ実装装置に対して、樹脂モールドを施した例を示す図。
【図14】本発明に係るフリップチップ実装装置の第四実施形態の断面図。
【図15】図14に示すフリップチップ実装装置に対して、樹脂モールドを施した例を示す図。
【図16】本発明に係るフリップチップ実装装置の第五実施形態の断面図。
【図17】本発明に係るフリップチップ実装装置の第六実施形態の断面図。
【図18】本発明に係るフリップチップ実装装置の第七実施形態の断面図。
【図19】本発明に係るフリップチップ実装装置の第八実施形態の断面図。
【図20】本発明に係るフリップチップ実装装置の第九実施形態の断面図。
【図21】従来のフリップチップ実装装置の断面図。
【図22】特許文献1に開示された実装装置を示す図。
【発明を実施するための形態】
【0021】
以下、本発明の実施の形態について、図面を参照して詳細に説明する。後述する各実施の形態において例示する図面(図1−図20)は、実装基板21の一方の面(各図では上面)に樹脂層22が設けられた構成例を示しているが、実装基板21が樹脂基板であって樹脂層22の無い構成においても、上述した本発明の効果は十分に得られるものである。
【0022】
<第一実施形態>
図1は、本発明のフリップチップ実装装置の第一実施形態の断面図である。同図において、当該フリップチップ実装装置は、半導体回路基板(CMOS−IC)11と、その表面に施されたアルミニウムパッド(以下、「電極」とも呼ぶ)13と、バンプが形成される円形部分を残して、半導体回路基板11及びアルミニウムパッド13を覆うような被膜であるパッシベーション膜12と、シリコン、アルミナ、樹脂基板等の実装基板21と、実装基板21の一方の面に施された樹脂層22と、半導体回路基板11側と実装基板21側とを接続する、金、はんだ又は銅からなるバンプ31とを備えている。
【0023】
また、当該フリップチップ実装装置は、特に、樹脂層22の上に配設される樹脂壁41であって、その内側側面が、半導体回路基板11の側面と当接するような樹脂壁41が設けられている。これにより、半導体回路基板11(パッシベーション膜12)、樹脂層22(樹脂層22が形成されていない構成では実装基板21)、及び樹脂壁41により画定される空隙が形成される。
【0024】
かかる樹脂壁41を設けることにより、実装基板21上に半導体回路基板11を実装したときに、樹脂壁41から半導体回路基板11に対して、半導体回路基板11について鉛直方向の力が加わることはない。従って、半導体回路基板11側と実装基板21側との接合部が破壊される可能性が低減され、その保護が図れる。
【0025】
図2は、本発明のフリップチップ実装装置の製造方法を説明するための図である。樹脂壁41の形成にはウェハレベルCSP工程を採用するのが最適である。
なお、以下では、実装基板21の一方の面(各図では上面)に樹脂層22を設けた後、樹脂壁41を形成する場合について説明するが、樹脂層22の不要な構成においては、この限りではない。すなわち、実装基板が樹脂基板の場合には、樹脂基板に同様の樹脂層を形成しなくても、樹脂基板自体を加工して樹脂壁41に相当する樹脂壁を設けてもよい。
【0026】
図2(a)において、まず、樹脂層22が一方の面に施された実装基板21に対して、感光性樹脂41Zをスピンコート法等により塗布する。このとき、感光性樹脂に対してプリベークを施しておく。
【0027】
次に、図2(b)に示すように、フォトリソグラフィーにより、樹脂壁41以外の部分の樹脂を除去する。そして、樹脂壁41の部分の樹脂に対して焼成処理を行う。なお、この焼成処理により樹脂は収縮するので、注意を要する。このことを図3を参照して説明する。図3(b)が焼成処理後であるが、同図に示すように、焼成処理後に、樹脂壁41の内側側面が半導体回路基板11の側面と当接しなければならない。そのためには、図3(a)の焼成処理前に示す通り、焼成処理前には、樹脂壁41の内側側面が半導体回路基板11の側面の位置よりも収縮分だけ内側(点線部分)に位置していなければならない。従って、焼成処理前の樹脂壁41の寸法はかかる観点を考慮して決定する。
【0028】
焼成処理後は、図1に示すように、一方の面にバンプが形成された半導体回路基板11を、電極13とバンプ31が導通するように、かつその側面が樹脂壁41の内側側面と当接するように、樹脂壁41の間に位置合わせをし、実装基板21(樹脂層22)、半導体回路基板11及び樹脂壁41に画定される空隙を形成する。
上述の製造方法によれば、樹脂壁を形成した後に半導体回路基板をフリップチップ実装しているので、実装後に外部からの水分や粉塵等の流入を防ぐことができる。
【0029】
図4は、図1に示すフリップチップ実装装置に対して、樹脂モールドを施したものを示す図である。
なお、半導体回路基板11のバンプ31が形成された面と、実装基板21の間には空間が存在するので、大気中において、樹脂注入を行ってモールド形成を行う場合には、それを空気発生源としてモールド樹脂51内へのボイド形成が進行してしまい、信頼性の観点から好ましくない場合がある。従って、理想的には真空状態で樹脂を注入することが好ましい。かかる点を考慮した樹脂モールド装置及び方法については、例えば特許文献2が開示している。
【0030】
ところで、実装機の位置合わせ精度が3〜5μm程度であるから、位置ずれを見込んで、半導体回路基板11の側面と、樹脂壁41の内側側面とを3〜5μm程度離しても何ら問題はない。3〜5μmの隙間からフィラーやモールド樹脂が流入してくる可能性が考えられるが、従来の樹脂封止剤は、微小な隙間(概ね20μmまで)への隙間浸透性を有してはいない。かかる点に関しては、例えば特許文献3が開示している。
【0031】
図5は、第一実施形態のフリップチップ実装装置の変形例の断面図である。図1に示したフリップチップ実装装置においては、実装基板21の側面と樹脂壁41の外側側面が揃っているが、図5に示す通り、樹脂壁41を実装基板21の端まで及ぼす必要はない。
【0032】
図6は、図5に示すフリップチップ実装装置に対して、樹脂モールドを施したものを示す図である。図7は、図5に示すフリップチップ実装装置に対して、樹脂モールドを施した他の例を示す図である。モールド樹脂51も樹脂壁41と同様、その側面が実装基板21の側面と揃っている必要はない。
【0033】
<第二実施形態>
図8は、本発明のフリップチップ実装装置の第二実施形態の断面図である。
第二実施形態のフリップチップ実装装置においては、半導体回路基板11の端部の下面に当接する第一樹脂壁41bを更に設ける。このとき第一樹脂壁41bの外側の側面と、第二樹脂壁41aの内側の側面が当接するようにする。従って第一実施形態と異なり、第二樹脂壁41aは、半導体回路基板11と当接するほどの高さを有する必要はない。なお、本発明の趣旨から、第一樹脂壁41bは、樹脂層22に対しては当接させない。他の構成は第一実施形態と同様である。
第二実施形態のフリップチップ実装装置によれば、半導体回路基板11に対する、その水平方向の応力を十分に解放できると共に、フィラー及び樹脂の隙間への侵入を確実に阻止できるようになる。
【0034】
図9は、図8に示すフリップチップ実装装置に対して、樹脂モールドを施したものを示す図である。
なお、図示しないが、当該第二実施形態においても、第一実施形態と同様、図5の変形例に対応するものや、それに対して樹脂モールドを施したもの(図6及び7に対応するもの)が考えられる。
【0035】
<第三実施形態>
図10は、本発明のフリップチップ実装装置の第三実施形態を示す図であり、図10(a)は図10(b)のA−Aにおける断面図であり、図10(b)は側面図である。
第三実施形態のフリップチップ実装装置においては、図10(b)の側面図で容易に認識できるように、第一実施形態における樹脂壁41に対して水平方向の切欠けを設けた樹脂壁41cを設けている。その他の構成は第一実施形態と同様である。
第三実施形態のフリップチップ実装装置によれば、第一実施形態のフリップチップ実装装置の作用効果に加えて、リフロー時の内部圧力を緩和して半導体パッケージの破壊を防止することができる。
【0036】
図11は、図10に示すフリップチップ実装装置に対して、樹脂モールドを施したものを示す図であり、第一実施形態の図4に対応するものである。
【0037】
図12は、第三実施形態のフリップチップ実装装置の変形例の断面図であり、第一実施形態の図5に対応するものである。図10に示したフリップチップ実装装置においては、実装基板21の側面と樹脂壁41cの外側側面が揃っているが、図12に示す通り、樹脂壁41cを実装基板21の端まで及ぼす必要はない。
【0038】
図13は、図12に示すフリップチップ実装装置に対して、樹脂モールドを施したものを示す図である。
【0039】
<第四実施形態>
図14は、本発明のフリップチップ実装装置の第四実施形態を示す図であり、図14(a)は図14(b)のB−Bにおける断面図であり、図14(b)は側面図である。
第四実施形態のフリップチップ実装装置においては、図14(b)の側面図で容易に認識できるように、第二実施形態における樹脂壁41aに対して水平方向の切欠けを設けた樹脂壁41dを設けている。その他の構成は第二実施形態と同様である。
第四実施形態のフリップチップ実装装置によれば、第二実施形態のフリップチップ実装装置の作用効果に加えて、リフロー時の内部圧力を緩和して半導体パッケージの破壊を防止することができる。
【0040】
図15は、図14に示すフリップチップ実装装置に対して、樹脂モールドを施したものを示す図であり、第二実施形態の図9に対応するものである。
なお、第二実施形態と同様、図示しないが、当該第四実施形態においても、第一実施形態と同様、図5の変形例に対応するものや、それに対して樹脂モールドを施したものが考えられる。
【0041】
<第五実施形態>
図16は、本発明のフリップチップ実装装置の第五実施形態の断面図である。
第五実施形態のフリップチップ実装装置においては、第一実施形態における実装基板21及び樹脂層22に対して鉛直方向の貫通孔bを設けた実装基板21a及び樹脂層22aを設けている。その他の構成は第一実施形態と同様である。
第五実施形態のフリップチップ実装装置によれば、第一実施形態のフリップチップ実装装置の作用効果に加えて、リフロー時の内部圧力を緩和して半導体パッケージの破壊を防止することができる。
なお、図示しないが、当該第五実施形態においても、第一実施形態と同様、樹脂モールドを施したもの、図5の変形例に対応するもの、それに対して樹脂モールドを施したもの(図6及び7に対応するもの)が考えられる。
【0042】
<第六実施形態>
図17は、本発明のフリップチップ実装装置の第六実施形態の断面図である。
第六実施形態のフリップチップ実装装置においては、第二実施形態における実装基板21及び樹脂層22に対して鉛直方向の貫通孔bを設けた実装基板21a及び樹脂層22aを設けている。その他の構成は第二実施形態と同様である。
第六実施形態のフリップチップ実装装置によれば、第二実施形態のフリップチップ実装装置の作用効果に加えて、リフロー時の内部圧力を緩和して半導体パッケージの破壊を防止することができる。
なお、図示しないが、当該第六実施形態においても、第一実施形態と同様、樹脂モールドを施したもの、図5の変形例に対応するもの、それに対して樹脂モールドを施したもの(図6及び7に対応するもの)が考えられる。
【0043】
<第七実施形態>
図18は、本発明のフリップチップ実装装置の第七実施形態を示す図であり、図18(a)は図18(b)のC−Cにおける断面図であり、図18(b)は側面図である。
第七実施形態のフリップチップ実装装置においては、第三実施形態における実装基板21及び樹脂層22に対して鉛直方向の貫通孔bを設けた実装基板21a及び樹脂層22aを設けている。その他の構成は第三実施形態と同様である。
第七実施形態のフリップチップ実装装置によれば、第三実施形態のフリップチップ実装装置よりも増して、半導体パッケージの破壊を防止することができる。
なお、図示しないが、当該第七実施形態においても、第三実施形態と同様、樹脂モールドを施したもの、図12の変形例に対応するもの、それに対して樹脂モールドを施したもの(図13に対応するもの)が考えられる。
【0044】
<第八実施形態>
図19は、本発明のフリップチップ実装装置の第八実施形態を示す図であり、図19(a)は図19(b)のD−Dにおける断面図であり、図19(b)は側面図である。
第八実施形態のフリップチップ実装装置においては、第四実施形態における実装基板21及び樹脂層22に対して鉛直方向の貫通孔bを設けた実装基板21a及び樹脂層22aを設けている。その他の構成は第四実施形態と同様である。
第八実施形態のフリップチップ実装装置によれば、第四実施形態のフリップチップ実装装置よりも増して、半導体パッケージの破壊を防止することができる。
なお、図示しないが、当該第八実施形態においても、第一実施形態と同様、樹脂モールドを施したもの、図5の変形例に対応するもの、それに対して樹脂モールドを施したものが考えられる。
【0045】
<第九実施形態>
図20は、本発明のフリップチップ実装装置の第九実施形態の断面図である。
図16に示した第五実施形態のフリップチップ実装装置においては、実装基板21aと樹脂層22aについて同じ径の貫通孔bを設けたが、当該第九実施形態のフリップチップ実装装置においては、樹脂層22aについての径が実装基板21aについての径よりも小さい貫通孔b1を設けている。
第九実施形態のフリップチップ実装装置によれば、リフロー時の内部圧力を緩和して半導体パッケージの破壊を防止することができると共に、外部からの水分や粉塵等の流入を防ぐことができるという利点がある。
なお、第九実施形態は、第五実施形態の変形例であるが、同様に、第六乃至第八実施形態の変形例を考えることができる。
【産業上の利用可能性】
【0046】
本発明は、高周波(特に準ミリ波及びミリ波)で動作するLSIや半導体部品の実装に適用することができる。
【符号の説明】
【0047】
11 半導体回路基板、12 パッシベーション膜、13 アルミニウムパッド、21 実装基板、22 樹脂層、31 バンプ、41 樹脂壁、51 モールド樹脂、b 貫通孔。
【特許請求の範囲】
【請求項1】
実装基板上に半導体回路基板をフリップチップ接合させたフリップチップ実装装置であって、
前記半導体回路基板の側面を含む平面に側面が含まれるような樹脂壁を備え、
前記実装基板、前記半導体回路基板及び前記樹脂壁により空隙が画定されていることを特徴とするフリップチップ実装装置。
【請求項2】
前記樹脂壁は、前記実装基板上に載置され、前記半導体回路基板の側面と、前記樹脂壁の内側側面とは当接することを特徴とする請求項1に記載のフリップチップ実装装置。
【請求項3】
前記樹脂壁は、前記半導体回路基板上にのみ設けられ、前記平面に外側側面が含まれるような第一樹脂壁と、前記実装基板上に載置され、内側側面が前記第一樹脂壁の前記外側側面と当接するような第二樹脂壁と、
を有することを特徴とする請求項1に記載のフリップチップ実装装置。
【請求項4】
前記第二樹脂壁は、前記空隙と外部空間とを連通させる切欠けを備えることを特徴とする請求項3に記載のフリップチップ実装装置。
【請求項5】
前記樹脂壁は、前記空隙と外部空間とを連通させる切欠けを備えることを特徴とする請求項1に記載のフリップチップ実装装置。
【請求項6】
前記実装基板は、前記空隙と外部空間とを連通させるための鉛直方向の貫通孔を備えることを特徴とする請求項1乃至5のいずれかに記載のフリップチップ実装装置。
【請求項7】
前記実装基板の一方の面に樹脂層を設けた場合、前記貫通孔は、前記実装基板におけるその径よりも前記樹脂層におけるその径の方が小さいことを特徴とする請求項6に記載のフリップチップ実装装置。
【請求項8】
実装基板上に半導体回路基板をフリップチップ接合させたフリップチップ実装装置の製造方法であって、
電極が形成された実装基板の一方の面上に樹脂壁を形成する工程と、
前記一方の面にバンプが形成された半導体回路基板を、前記電極と前記バンプが導通するように、かつその側面が前記樹脂壁の内側側面と当接するように、前記樹脂壁の間に位置合わせをし、前記実装基板、前記半導体回路基板及び前記樹脂壁に画定される空隙を形成する工程と、
を備えることを特徴とするフリップチップ実装装置の製造方法。
【請求項1】
実装基板上に半導体回路基板をフリップチップ接合させたフリップチップ実装装置であって、
前記半導体回路基板の側面を含む平面に側面が含まれるような樹脂壁を備え、
前記実装基板、前記半導体回路基板及び前記樹脂壁により空隙が画定されていることを特徴とするフリップチップ実装装置。
【請求項2】
前記樹脂壁は、前記実装基板上に載置され、前記半導体回路基板の側面と、前記樹脂壁の内側側面とは当接することを特徴とする請求項1に記載のフリップチップ実装装置。
【請求項3】
前記樹脂壁は、前記半導体回路基板上にのみ設けられ、前記平面に外側側面が含まれるような第一樹脂壁と、前記実装基板上に載置され、内側側面が前記第一樹脂壁の前記外側側面と当接するような第二樹脂壁と、
を有することを特徴とする請求項1に記載のフリップチップ実装装置。
【請求項4】
前記第二樹脂壁は、前記空隙と外部空間とを連通させる切欠けを備えることを特徴とする請求項3に記載のフリップチップ実装装置。
【請求項5】
前記樹脂壁は、前記空隙と外部空間とを連通させる切欠けを備えることを特徴とする請求項1に記載のフリップチップ実装装置。
【請求項6】
前記実装基板は、前記空隙と外部空間とを連通させるための鉛直方向の貫通孔を備えることを特徴とする請求項1乃至5のいずれかに記載のフリップチップ実装装置。
【請求項7】
前記実装基板の一方の面に樹脂層を設けた場合、前記貫通孔は、前記実装基板におけるその径よりも前記樹脂層におけるその径の方が小さいことを特徴とする請求項6に記載のフリップチップ実装装置。
【請求項8】
実装基板上に半導体回路基板をフリップチップ接合させたフリップチップ実装装置の製造方法であって、
電極が形成された実装基板の一方の面上に樹脂壁を形成する工程と、
前記一方の面にバンプが形成された半導体回路基板を、前記電極と前記バンプが導通するように、かつその側面が前記樹脂壁の内側側面と当接するように、前記樹脂壁の間に位置合わせをし、前記実装基板、前記半導体回路基板及び前記樹脂壁に画定される空隙を形成する工程と、
を備えることを特徴とするフリップチップ実装装置の製造方法。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【公開番号】特開2011−171387(P2011−171387A)
【公開日】平成23年9月1日(2011.9.1)
【国際特許分類】
【出願番号】特願2010−31695(P2010−31695)
【出願日】平成22年2月16日(2010.2.16)
【出願人】(000005186)株式会社フジクラ (4,463)
【Fターム(参考)】
【公開日】平成23年9月1日(2011.9.1)
【国際特許分類】
【出願日】平成22年2月16日(2010.2.16)
【出願人】(000005186)株式会社フジクラ (4,463)
【Fターム(参考)】
[ Back to top ]