プラズマディスプレイ装置
【課題】低輝度階調の表現能力を向上した高表示品質のPDP装置の実現。
【解決手段】1フレームを複数のサブフィールドSF1,SF2,SF3,SF4で構成し、セル毎に点灯するサブフィールドを組み合わせることで階調を表現するプラズマディスプレイ装置であって、1乃至3個のサブフィールドのSF1,SF2,SF3は、各セルの壁電荷を類似の状態にするリセット期間Rと、アドレス放電により点灯するセルを選択するアドレス期間Aのみで構成され、該サブフィールドのうち、1乃至2個のアドレス放電はサステイン期間を有するサブフィールドのアドレス期間より強度が弱い。
【解決手段】1フレームを複数のサブフィールドSF1,SF2,SF3,SF4で構成し、セル毎に点灯するサブフィールドを組み合わせることで階調を表現するプラズマディスプレイ装置であって、1乃至3個のサブフィールドのSF1,SF2,SF3は、各セルの壁電荷を類似の状態にするリセット期間Rと、アドレス放電により点灯するセルを選択するアドレス期間Aのみで構成され、該サブフィールドのうち、1乃至2個のアドレス放電はサステイン期間を有するサブフィールドのアドレス期間より強度が弱い。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、パーソナルコンピュータやワークステーションなどのディスプレイ装置、平面型テレビジョン、広告や情報などの表示用プラズマディスプレイに使用されるアドレス・表示分離方式のA/C型プラズマディスプレイ装置(PDP装置)に関する。
【背景技術】
【0002】
AC型カラーPDP装置においては、表示するセルを選択する期間(アドレス期間)と表示点灯のための放電を行う表示期間(サステイン期間)とを分離したアドレス・表示分離方式が広く採用されている。この方式においては、アドレス期間で、点灯するセルに電荷を蓄積し、その電荷を利用してサステイン期間で表示のための放電を行う。
【0003】
また、PDP装置には、第1の方向に伸びる複数の第1電極を互いに平行に設け、第1の方向に対して垂直な第2の方向に伸びる複数の第2電極を互いに平行に設けた2電極型の装置と、第1の方向に伸びる複数の第1電極と第2電極を交互に平行に設け、第1の方向に対して垂直な第2の方向に伸びる複数の第3電極を互いに平行に設けた3電極型の装置とがあり、近年は3電極型PDPが広く使用されている。本発明は、2電極型と3電極型のいずれのPDP装置にも適用可能であるが、ここではまず3電極型PDP装置を例として説明を行う。
【0004】
図1は、3電極型プラズマディスプレイパネル(PDP)のパネル構造の例を示す分解斜視図である。図示のように、前面基板1にはサステイン放電を行うX電極(第1電極)11とY電極(第2電極)12が交互に平行に配置されている。これらの電極群は、誘電体層13で覆われ、更にその表面はMgOなどの保護層14で覆われている。背面基板2には、X電極11、Y電極12に対してほぼ垂直方向に伸びるアドレス電極15が配置されており、これらの電極は更に誘電体層16で覆われている。アドレス電極15の両側には、隔壁17が配置され、列方向のセルを区分けしている。更にアドレス電極15上の誘電体層16及び隔壁17の側面には紫外線により励起されて赤(R)、緑(G)、青(B)の可視光を発生する蛍光体18、19、20が塗布されている。この前面基板1と背面基板2を保護層14と隔壁17が接するように貼りあわせて、ネオン(Ne)やキセノン(Xe)などの放電ガスなどを封入し、パネルを構成している。
【0005】
この構造において、X電極11とY電極12はそれぞれ金属層で形成されるバス電極と透明電極で構成され、1対のX電極11とY電極12の透明電極が近接するように配置されている。表示セルは、1対のX電極11及びY電極12とアドレス電極15の交差部分に形成される。
【0006】
プラズマディスプレイパネルは、放電強度を制御して階調表示を行うことが困難なため、1画像(1フレーム:1/60秒)を複数のサブフィールドで構成し、セル毎に点灯するサブフィールドを組み合わせることにより階調表示を行う。図2は、サブフィールド構成の従来例を示す図であり、現在のPDP装置で広く採用されているアドレス・表示分離方式の場合の例である。図示のように、1フレームはn個のサブフィールドSF1−SFnで構成される。各サブフィールドは、リセット期間Rとアドレス期間Aとサステイン期間Sとを有する。リセット期間Rでは、その直前のサブフィールドのサステイン期間に形成された電荷を消去する(又は減少させる)と共に、次のアドレス期間の放電を援助するために電荷の再配置を行い、全セルを略同じ状態にする。アドレス期間Aでは、点灯させるセル(点灯セル)を決定するアドレス放電を行い、点灯セル内にサステイン放電を選択的に発生させるための壁電荷を形成する。サステイン期間Sでは、点灯セルで繰り返しサステイン放電を発生させる。リセット期間Rとアドレス期間Aにおける動作は各サブフィールドで同じである。サステイン期間に印加するサステインパルス数により表示輝度が決定され、サブフィールド毎に印加されるサステインパルス数が異なるのが一般的であるが、1フレームにサステインパルス数が同一又は類似したサブフィールド、すなわち表示輝度の同一又は類似したサブフィールドを設ける場合もある。また、各種の輝度重み付けのサブフィールドを各フレーム内でどのように配置するかについても各種の構成が提案されているが、ここでは説明を簡単にするために輝度が増加する方向にサブフィールドが配置されている場合を例として以下の説明を行うが、本発明はこのようなサブフィールドの配置に限定されるものではない。
【0007】
図3は、アドレス・表示分離方式の3電極型PDP装置の駆動波形の従来例を示す図である。図示のように、リセット期間Rにおいては、Y電極にオンセルリセット電圧87を印加した状態でX電極に電圧が徐々に低下するオンセルリセット鈍波81を印加して、前のサブフィールドでサステイン放電が行われたセル(点灯セル)の壁電荷を消去又は減少させる。この処理をオンセルリセット処理と呼ぶ。次に、X電極に書き込みリセット電圧82を印加した状態で、Y電極に書き込み鈍波88を印加して、すべてのセルにおいて放電を発生させて、電極近傍に同じ壁電荷を形成する。更に、X電極に調整電圧83を印加した状態でY電極に調整鈍波89を印加して、形成した壁電荷が所定量になるように調整する。ここでは、Y電極の近傍に負の壁電荷を、X電極の近傍とアドレス電極の近傍に正の壁電荷を形成する。以上がリセット処理であり、このリセット処理により全セルが同じ状態になる。なお、ここでは次のアドレス期間における処理を容易にするために全セルに所定の壁電荷量を残したが、壁電荷を残さない場合など、各種の変形例がある。
【0008】
更に、前のサブフィールドでサステイン放電が行われたセルの壁電荷を消去又は減少させる処理をサステイン期間の処理に含める場合があるが、ここでは以下の説明を含めてリセット期間の処理の一部とする。いずれにしても、この処理はサステイン期間とリセット期間の間に行われる。
【0009】
次のアドレス期間Aにおいては、X電極にXバイアス電圧84を、Y電極にYバイアス電圧(非選択電位)90を印加した状態で、印加するY電極の位置を順次変えながら電圧−Vsのスキャンパルス91を印加し、スキャンパルス91に同期して点灯セルのアドレス電極に電圧VAのアドレスパルス94を印加する。これにより、点灯セルではY電極とアドレス電極間に大きな電圧VA+Vsが印加されるのでアドレス放電が発生する。この時、X電極とY電極の間にも大きな電界ができているので、Y電極とアドレス電極間のアドレス放電に誘発されてY電極とX電極間でもアドレス放電が発生する。このY電極とX電極間のアドレス放電に移行することにより、Y電極とX電極の近傍にはそれぞれの電極に印加されている電圧と逆極性の壁電荷が蓄積される。この壁電荷が次のサステイン放電を選択的に発生させるために使用される。ここでは、Xバイアス電圧84をVx、Yバイアス電圧(非選択電位)90を負電圧−Vy、スキャンパルス91の電圧を−Vs、アドレスパルス94の電圧をVAとしている。これらの電圧は、スキャンパルス91とアドレスパルス94を同時に印加したセルでアドレス放電が発生し、他のセルでは放電が発生せず、アドレス放電が発生したセル(点灯セル)では、X電極及びY電極の近傍に次のサステイン放電を選択的に発生させることが可能な壁電荷が形成されるように設定される。なお、リセット期間の終了時に全セルに残された壁電荷は、スキャンパルス91とアドレスパルス94によりY電極とアドレス電極間に印加される電圧が小さくても確実にアドレス放電が発生するように働く。アドレス放電が発生しなかったセルの壁電荷(リセット期間に形成された壁電荷)は、次に放電が発生するまで保持される。更に、ここでは点灯セルにおいてアドレス放電を発生させて選択的にサステイン放電を行うのに必要な壁電荷を形成する例を説明したが、リセット期間に全セルに一様な壁電荷を形成し、非点灯セルでアドレス放電を発生させて壁電荷を消去する方法もある。
【0010】
次のサステイン期間においては、X電極に電圧−Vsのサステインパルス85を、Y電極に電圧Vsのサステインパルス92を印加する。これによりX電極とY電極間に2Vsの電圧が印加され、アドレス放電の発生した点灯セルでは、アドレス放電で形成された壁電荷による電圧が加算されるので放電開始電圧を超えてサステイン放電が発生し、アドレス放電の発生しなかった非点灯セルでは放電が発生しない。サステイン放電が発生したセルでは、サステイン放電により逆極性の壁電荷が形成される。次に、X電極に電圧Vsのサステインパルス86を、Y電極に電圧−Vsのサステインパルス93を印加すると、サステイン放電の発生した点灯セルではサステイン放電により形成された逆極性の壁電荷による電圧が加算されて次のサステイン放電が発生し、サステイン放電の発生しなかった非点灯セルでは放電が発生しない。このように、サステインパルスを印加することにより形成される壁電荷の極性が反転するので、X電極とY電極間に逆極性のサステインパルスを交互に印加することにより点灯セルではサステイン放電が連続して発生する。
【0011】
サブフィールドの輝度は、サステイン放電の回数により設定される。図3に示すように、SF1では2回のサステイン放電が発生し、SF2では4回のサステイン放電が発生しており、輝度のより大きなサブフィールドでは更にサステイン放電の回数を増加させる。一般に、サステインパルスの周期は一定であるので、サステイン放電の回数によりサステイン期間の長さが決定される。なお、AC型では一般的に極性の反転する2回の放電が一組となっているため、サステイン放電の回数は2の倍数で増加させる。
【0012】
ここで、PDPにおける放電について説明する。リセット期間において、全セルに所定量の壁電荷を形成するための放電、言い換えればリセット電圧82と書き込み鈍波88による放電及び調整電圧83と調整鈍波89による放電は、表示に関係しない放電であり、これによる発光は全セルで同じであるのでコントラストを低下させることになる。また、図3には示していないが、初期化のためにX電極とY電極間に大きな電圧を印加して全セルで初期化放電を発生させる場合もあり、そのような放電も表示に関係しない放電であり、コントラストを低下させる。このような放電はできるだけ小さいことが望ましい。そのため、初期化放電はできるだけ行わないようにしている。また、全セルに所定量の壁電荷を形成するための放電は、上記のように鈍波を使用することにより、発光強度を非常に小さくしている。
【0013】
リセット期間において前のサブフィールドでの点灯セルの壁電荷を消去又は減少させるオンセルリセット処理による放電、言い換えればオンセルリセット電圧87とオンセルリセット鈍波81による放電は、前のサブフィールドの表示に関係する放電である。また、アドレス放電及びサステイン放電は表示に関係する放電である。
【0014】
従来は、各サブフィールドの輝度はサステイン放電による発光輝度のみを考慮するのが一般的であった。また、電荷消去は、オンセルリセット電圧87とオンセルリセット鈍波81による放電のように、鈍波を使用して強度の小さな放電で行われた。
【0015】
PDP装置の表示品質は年々改善されているが、より一層の改善が要求されており、特に低輝度表示における階調性表現について改善が求められている。そこで、特開平11−65517号公報は、従来サステイン放電による発光輝度のみを考慮していたのに対して、階調表現において表示に関係する他の放電による輝度も考慮する必要のあることを記載している。
【0016】
また、AC型カラープラズマディスプレイにおいて、輝度の異なるサブフィールドを組み合わせて階調表示を行う場合、最も低輝度のサブフィールドの輝度により低輝度階調の表現能力が決定される。そこで、上記の特開平11−65517号公報及び特開2003−66897号公報は、サステイン期間を設けず、リセット期間とアドレス期間のみで構成したサブフィールドを設ける構成を記載している。
【0017】
図4は、フレーム中にサステイン期間を有さないサブフィールドを設けた場合のサブフィールド構成を示す図であり、図5はその場合のSF1とSF2の駆動波形の例を示す図である。図5は、図3の駆動波形に対して特開平11−65517号公報及び特開2003−66897号公報に記載された構成を適用した例を示す。図4及び図5に示すように、SF1はリセット期間Rとアドレス期間Aのみを有する。これにより、SF1の輝度を小さくでき、低輝度階調の表現能力が向上する。図5に示すように、SF1のアドレス期間の動作とSF2のアドレス期間の動作は同じである。
【先行技術文献】
【特許文献】
【0018】
【特許文献1】特開平11−65517号公報
【特許文献2】特開2003−66897号公報
【特許文献3】特許第2801893号公報
【発明の概要】
【発明が解決しようとする課題】
【0019】
上記のように、サステイン期間を設けず、リセット期間とアドレス期間のみで構成したサブフィールドを設けることで、低輝度階調の表現能力が向上するが、より一層の改善が求められている。
【0020】
本発明は、低輝度階調の表現能力を更に改善したプラズマディスプレイ装置を実現することを目的とする。
【課題を解決するための手段】
【0021】
上記目的を実現するため、本発明の第1の態様のプラズマディスプレイ装置(PDP装置)は、3電極型のPDP装置であり、サステイン期間を設けず、リセット期間とアドレス期間のみで構成したサブフィールドを1フレームに少なくとも1つ設け、そのアドレス放電はY(第2の)電極とアドレス(第3の)電極間のみで行う。これにより、サブフィールドの最小輝度を低減して、プラズマディスプレイ装置の低輝度階調の表現能力を更に改善できる。
【0022】
言い換えれば、本発明の第1の態様のPDP装置は、第1の基板上に並行に配置された第1及び第2の電極群と、前記第1の基板に対向する第2の基板上に前記第1及び第2の電極群に対して交差するように配置された第3の電極群とを備え、1フレームを複数のサブフィールドで構成し、前記複数のサブフィールドは、点灯すべきセルを選択するためのアドレス放電を行うアドレス期間と、前記アドレス期間にて選択したセルにおいてサステイン放電を行うサステイン期間とを含む第1のサブフィールドと、前記サステイン期間を伴わずに前記アドレス期間を含む第2のサブフィールドとを備え、前記第1のサブフィールドにおける前記アドレス期間においては、前記第2の電極群と前記第3の電極群との間に引き続いて、前記第1の電極群と前記第2の電極群との間において前記アドレス放電を行い、前記第2のサブフィールドにおける前記アドレス期間においては、前記第1の電極群と前記第2の電極群との間での放電に移行することなく、前記第2の電極群と前記第3の電極群との間において前記アドレス放電を行うことを特徴とする。
【0023】
また、上記目的を実現するため、本発明の第2の態様のPDP装置は、リセット期間とアドレス期間のみで構成した第2のサブフィールドを1フレームに少なくとも2つ設け、第2のサブフィールドにおけるアドレス放電の強度を異ならせることにより、更に輝度の低いサブフィールドを設ける。
【0024】
言い換えれば、本発明の第2の態様のPDP装置は、1フレームを複数のサブフィールドで構成し、前記複数のサブフィールドは、点灯すべきセルを選択するためのアドレス放電を行うアドレス期間と、前記アドレス期間にて選択したセルにおいてサステイン放電を行うサステイン期間とを含む第1のサブフィールドと、前記サステイン期間を伴わずに前記アドレス期間を含む第2のサブフィールドとを備え、前記アドレス放電の強度が異なる少なくとも2個の前記第2のサブフィールドを含んでなることを特徴とする。
【0025】
上記の特開平11−65517号公報及び特開2003−66897号公報によれば、図5に示したように、リセット期間とアドレス期間のみを備えるサブフィールドのアドレス期間には、サステイン期間を有するサブフィールドのアドレス期間と同じ処理が行われ、サステイン放電を選択的に発生させるための壁電荷を形成している。そのため、アドレス放電の強度は、Y(第2の)電極とアドレス(第3の)電極間とX(第1の)電極とY電極間の2回の放電であるため、1組2回のサステイン放電に比べて、同程度の大きさを有している。しかし、サステイン期間を有さない第2のサブフィールドの場合、サステイン放電を選択的に発生させるための壁電荷を形成する必要はないので、アドレス放電の強度を更に小さくすることが可能である。これによりサブフィールドの輝度を更に低下させることができる。このように、サステイン放電を選択的に発生させるための壁電荷を形成するという制約がなくなるので、アドレス放電の強度は任意に設定することが可能であり、アドレス放電の強度を変えて従来より更に低輝度のサブフィールドを設けることができる。
【0026】
本発明は、アドレス・表示分離方式のPDP装置であれば、図1で説明した3電極型のPDP装置でも、2電極型のPDP装置でも適用できる。
【0027】
特開平11−65517号公報及び特開2003−66897号公報に記載された3電極型のPDP装置の場合、アドレス期間では、X電極群とY電極群の間に大きな電圧を印加して、スキャンパルスとアドレスパルスによりアドレス放電が発生すると、それに誘発されてX電極とY電極間でもアドレス放電が発生して、X及びY電極近傍にサステイン放電を選択的に発生させるための壁電荷が形成されるようにしている。これに対して、X電極群とY電極群の間に印加する電圧を小さくして、Y電極とアドレス電極間でアドレス放電が発生してもX電極とY電極の間ではアドレス放電が発生しないようにすれば、アドレス放電の強度が低下して輝度を低くできる。すなわち、サステイン期間を有さない低輝度のサブフィールドを1個設け、アドレス放電時にX電極とY電極の間で放電が発生しないようにする。
【0028】
このようにサブフィールドの輝度を一層低減できるので、例えば、サステイン期間を有さない少なくとも2個の低輝度サブフィールドを設け、そのうちの1つは、サステイン期間を有するサブフィールドと同じ条件のアドレス期間を有し、すなわちサステイン放電のための壁電荷を形成するサブフィールドとし、他は上記のX電極とY電極の間ではアドレス放電が発生しないより低輝度のサブフィールドとすれば、低輝度で且つ輝度の異なる複数のサブフィールドを設けることが可能である。
【0029】
更に、サステイン放電を選択的に発生させるための壁電荷を形成するという制約がなくなるので、Y電極とアドレス電極間のアドレス放電の強度を低下させて、Y電極とアドレス電極間のアドレス放電の強度を低下させることも可能である。Y電極とアドレス電極間のアドレス放電の強度を低下させるには、アドレスパルスとサステインパルスを同時に印加した時のY電極とアドレス電極間の電圧の絶対値が、小さくなるようにする。具体的には、アドレスパルス又はスキャンパルス又はその両方の電圧を変更する。
【0030】
なお、X電極とY電極間のアドレス放電及びY電極とアドレス電極間のアドレス放電の強度をより小さなステップで変更し、それらの変更量を組み合わせることで、低輝度サブフィールドの輝度段階の個数を更に増加させることも可能である。
【0031】
2電極型のPDP装置の場合、アドレスパルスとサステインパルスを同時に印加した時の第1電極(横電極)と第2電極(縦電極)間の電圧の絶対値が、小さくなるようにする。
【発明の効果】
【0032】
本発明によれば、サブフィールドの最低輝度をより低くできるので、低輝度階調の表現能力が向上し、表示品質が改善できる。
【図面の簡単な説明】
【0033】
【図1】3電極型PDPの分解斜視図である。
【図2】フィールド構成の従来例を示す図である。
【図3】駆動波形の従来例を示す図である。
【図4】フィールド構成の他の従来例を示す図である。
【図5】駆動波形の他の従来例を示す図である。
【図6】本発明の第1実施例のPDP装置の全体構成を示す図である。
【図7】第1実施例のPDP装置の駆動波形を示す図である。
【図8】第1実施例のPDP装置の駆動波形の変形例を示す図である。
【図9】第1実施例のPDP装置の駆動波形の変形例を示す図である。
【図10】本発明の第2実施例で使用するPDPの分解斜視図である。
【図11】第2実施例のPDP装置の全体構成を示す図である。
【図12】第2実施例のPDP装置の駆動波形を示す図である。
【図13】第2実施例のPDP装置の駆動波形を示す図である。
【図14】本発明の第3実施例で使用するPDPの分解斜視図である。
【図15】第3実施例のPDPの電極形状を示す図である。
【図16】第3実施例のPDP装置の全体構成を示す図である。
【図17】第3実施例のPDP装置の駆動波形を示す図である。
【発明を実施するための形態】
【0034】
図6は、本発明の第1実施例プラズマディスプレイ装置(PDP装置)の全体構成を示す図である。プラズマディスプレイパネル(PDP)30は、図1に示した構造を有する。アドレスドライバ31は、各アドレス電極15にグランドレベル又は電圧Vaのアドレスパルスを印加する。Yスキャンドライバ32は、各Y電極に電圧−Vsのスキャンパルスを順次印加すると共に、すべての第2電極(Y電極)12にYサステイン回路33を介して供給されるサステインパルスなどの所定の電圧を共通に印加する。Xサステイン回路34は、第1電極(X電極)11にサステインパルスなどの所定の電圧を共通に印加する。制御回路35は、上記の各部を制御する。
【0035】
第1実施例のPDP装置は、従来から広く知られた構成を有し、1フレームは複数のサブフィールドで構成されるが、低輝度のサブフィールドにおける駆動波形が異なる。PDP装置の構成についてのこれ以上の詳しい説明は省略し、駆動波形についてのみ説明する。
【0036】
図7は、第1実施例のPDP装置における駆動波形を示す図であり、低輝度側の4サブフィールドSF1−SF4の駆動波形を示す。SF5以上の輝度の高いサブフィールドは、SF4と同じ駆動波形を有し、サステインパルスの個数が異なるだけである。
【0037】
図5の従来の駆動波形と比較して明らかなように、第1実施例のSF3及びSF4は、図5の従来例のSF1及びSF2と同じ駆動波形を有する。したがって、SF4では図3を参照して説明した動作と同じ動作が行われ、SF3ではSF4における動作からサステイン期間を除いた動作が行われる。また、SF1及びSF2もサステイン期間を有さない。
【0038】
SF2では、リセット期間RにてSF3及びSF4と同じ動作が行われる。その後、アドレス期間Aにおいて、X電極にグランド電位を、Y電極にYバイアス電圧(非選択電位)−Vyを印加した状態で、Y電極に印加位置を変えながら電圧−Vsのスキャンパルスを順次印加し、スキャンパルスに同期して電圧VAのアドレスパルスを印加している。また、SF3と同様に、サステイン期間は設けられていない。言い換えれば、SF3及びSF4ではX電極に電圧Vxを印加していたのに対して、第1実施例ではグランド電位を印加している点が異なる。
【0039】
SF3及びSF4ではX電極に電圧Vxを印加しているため、スキャンパルスが印加されたY電極とX電極群の間にはVx+Vsの大きな電圧が印加されており、スキャンパルスとアドレスパルスが同時に印加された点灯セルでY電極とアドレス電極間でアドレス放電が発生すると、このアドレス放電に誘発されてY電極とX電極の間でもアドレス放電が発生し(Y電極とX電極間のアドレス放電に移行し)、Y電極の近傍に正の壁電荷が、X電極の近傍に負の電荷が形成される。SF4ではこの壁電荷を利用して選択的にサステイン放電を発生させる。したがって、SF3及びSF4におけるアドレス放電の強度は、Y電極とアドレス電極間の放電の強度と、Y電極とX電極間の放電の強度を合わせた強度であり、アドレス放電による輝度も同様に2つの放電による輝度を合わせた輝度になる。
【0040】
SF2では、X電極にグランド電位を印加しているため、スキャンパルスが印加されたY電極とX電極群の間にはVsの電圧が印加されるだけであり、たとえアドレス放電が発生してもY電極とX電極の間の放電が誘発されない。そのため、SF2におけるアドレス放電はY電極とアドレス電極間の放電のみであり、SF3及びSF4に比べてアドレス放電による輝度は低い。SF2のアドレス期間ではY電極とX電極間のアドレス放電は発生しないので、Y電極とX電極の近傍に選択的にサステイン放電を行うための壁電荷は形成されないが、SF2ではサステイン期間がないので問題はない。
【0041】
実際に、SF3及びSF4のように、Vs=80V、Vx=80V、VA=60Vでアドレス放電を行った場合の輝度は0.97cd/m2であったが、SF2のようにVx=0Vでアドレス放電を行った場合の輝度は0.36cd/m2であり、半分以下の低輝度にできた。
【0042】
SF1では、リセット期間RにてSF2からSF4と同じ動作が行われる。その後、アドレス期間Aにおいて、X電極にグランド電位を、Y電極にVyを印加した状態で、Y電極に印加位置を変えながら電圧−Vsのスキャンパルスを順次印加し、スキャンパルスに同期して電圧VA1のアドレスパルスを印加している。また、SF2及びSF3と同様に、サステイン期間は設けられていない。言い換えれば、SF2で電圧VAのアドレスパルスを印加するのに対して、SF1ではVAより低い電圧VA1のアドレスパルスが印加される点が異なる。
【0043】
したがって、SF1ではSF2と同様にY電極とX電極間のアドレス放電は発生しない。更に、アドレスパルスの電圧がVAより低いVA1であるため、Y電極とアドレス電極間のアドレス放電の強度も小さくなり、SF1の輝度はSF2の輝度より更に低くなる。
【0044】
以上説明したように、第1実施例のPDP装置のサブフィールド構成では、サステイン期間を有する最小輝度のサブフィールドより、更に輝度の小さいサブフィールドが3段階で設けられており、更に図5の従来のサブフィールド構成に比べても、輝度の小さいサブフィールドが更に2段階で設けられている。このため、低輝度階調の表現能力が向上する。
【0045】
図7に示した第1実施例の駆動波形では、SF1及びSF2では、アドレス期間におけるX電極の電位をグランドとした。しかし、このX電極の電位は、Y電極とアドレス電極間のアドレス放電に誘発されてY電極間とX電極間でアドレス放電が発生しない電圧であればよい。図8は、アドレス期間におけるX電極の電位を変更した駆動波形の変形例を示す図である。この変形例では、アドレス期間におけるX電極の電位を、アドレス期間にスキャンパルスが印加されるY電極以外のY電極に印加するYバイアス電圧(非選択電位)−Vyとしている。これにより、Y電極とアドレス電極間のアドレス放電に誘発されてY電極間とX電極間でアドレス放電が発生する可能性が一層小さくなる。
【0046】
また、図7に示した第1実施例の駆動波形では、SF1においてアドレスパルスの電圧をVA1にして、Y電極とアドレス電極間のアドレス放電の強度を小さくしている。しかし、図9に示すように、アドレスパルスの電圧はVAとし、スキャンパルスの電圧を−Vs1(Vs1はVsより小さい)にして、アドレスパルスとスキャンパルスを同時に印加した時のY電極とアドレス電極間の電圧を小さくして、アドレス放電の強度を小さくすることも可能である。
【0047】
図10は本発明の第2実施例のPDP装置で使用するPDPの分解斜視図であり、図11は第2実施例のPDP装置の全体構成を示す図である。第2実施例は、特許第2801893号に記載されたALIS方式のPDP装置に本発明を適用した実施例である。ALIS方式のPDP装置については特許第2801893号に記載されているので詳しい説明は省略するが、n+1本のX電極11とn本のY電極12を等間隔で配置し、各Y電極12の両側に位置するX電極11との間で放電を行い、2n本の表示ラインを形成する。したがって、各X電極11も両側に位置するY電極12との間で放電を行うことになる。ALIS方式のPDP装置ではインターレース表示が行われ、2n本の表示ラインのうち奇数番目の表示ラインが奇数フィールドで表示され、偶数番目の表示ラインが偶数フィールドで表示される。奇数番目の表示ラインは、奇数番目のX電極と奇数番目のY電極間及び偶数番目のX電極と偶数番目のY電極間に形成され、偶数番目の表示ラインは、奇数番目のY電極と偶数番目のX電極間及び偶数番目のY電極と奇数番目のX電極間に形成される。
【0048】
図10に示すように、ALIS方式のPDPは、X電極11とY電極12が等間隔で配置されている点を除けば、図2のPDPとほぼ同様の構成を有する。図11に示すように、アドレスドライバ11は、アドレス電極15を駆動する。Yスキャンドライバ32は、各Y電極12にスキャンパルスを印加すると共に、奇数Yサステイン回路33Oから供給される電圧を奇数番目のY電極に共通に印加し、偶数Yサステイン回路33Eから供給される電圧を偶数番目のY電極に共通に印加する。奇数Xサステイン回路34Oは奇数番目のX電極に共通に電圧を印加し、偶数Xサステイン回路34Eは偶数番目のX電極に共通に電圧を印加する。制御回路35は各部を制御する。
【0049】
図12と図13は、第2実施例の奇数フィールドにおけるSF1からSF4の駆動波形を示す図であり、X1は奇数番目のX電極に印加する波形を、X2は偶数番目のX電極に印加する波形を、Y1は奇数番目のY電極に印加する波形を、Y2は偶数番目のY電極に印加する波形を示す。なお、偶数フィールドの駆動波形は省略する。この波形図は第1実施例の駆動波形を示した図7に対応しており、SF5以上の高輝度のサブフィールドの駆動波形は図示を省略しているが、SF4と同様の波形で、サステインパルス数のみが異なる。図示のように、SF1からSF3にはサステイン期間Sが設けられていない。なお、奇数表示ラインのうちの奇数番目の表示ラインL1、L5、L9、…、L4n−3は、X1電極とY1電極間に形成され、奇数表示ラインのうちの偶数番目の表示ラインL3、L7、L11、…、L4n−1は、X2電極とY2電極間に形成される。参考にいえば、偶数表示ラインのうちの奇数番目の表示ラインL2、L6、L10、…、L4n−2は、Y1電極とX2電極間に形成され、偶数表示ラインのうちの偶数番目の表示ラインL4、L8、L11、…、L4nは、Y2電極とX1電極間に形成される。
【0050】
まず、SF4の駆動波形を説明する。図示のように、リセット期間RにおいてX1及びX2電極、Y1及びY2電極、及びアドレス電極に印加される波形は、図3及び図7と同じであり、説明は省略する。リセット期間の終了時には、Y1及びY2電極の近傍に負の壁電荷が、X1電極及びX2電極の近傍とアドレス電極の近傍に正の壁電荷が形成される。
【0051】
次のアドレス期間Aは前半部と後半部に分かれ、前半部においては奇数表示ラインのうちの奇数番目の表示ラインL1、L5、L9、…、L4n−3に書き込みを行い、後半部においては奇数表示ラインのうちの偶数番目の表示ラインL3、L7、L11、…、L4n−1に書き込みを行う。
【0052】
前半部においては、X2及びY2電極にグランド電位を印加した上で、X1電極にXバイアス電圧Vxを、Y1電極にYバイアス電圧(非選択電位)−Vyを印加した状態で、印加するY1電極の位置を順次変えながら電圧−Vsのスキャンパルスを印加し、スキャンパルスに同期して点灯セルのアドレス電極に電圧VAのアドレスパルスを印加する。言い換えれば、奇数番目のX1電極とY1電極、及びアドレス電極に第1実施例のSF4と同じ駆動波形を印加する。これにより、奇数表示ラインのうちの奇数番目の表示ラインの点灯セルではY1電極とアドレス電極間でアドレス放電が発生し、それに誘発されてY1電極とX1電極間でもアドレス放電が発生する。そして、奇数番目のX1電極の近傍に負の壁電荷が、奇数番目のY1電極の近傍に正の壁電荷が形成される。
【0053】
アドレス期間の後半部においては、X1及びY1電極にグランド電位を印加した上で、X2電極にXバイアス電圧Vxを、Y2電極にYバイアス電圧−Vyを印加した状態で、印加するY2電極の位置を順次変えながら電圧−Vsのスキャンパルスを印加し、スキャンパルスに同期して点灯セルのアドレス電極に電圧VAのアドレスパルスを印加する。言い換えれば、偶数番目のX2電極とY2電極、及びアドレス電極に第1実施例のSF4と同じ駆動波形を印加する。これにより、奇数表示ラインのうちの偶数番目の表示ラインの点灯セルではY2電極とアドレス電極間でアドレス放電が発生し、それに誘発されてY2電極とX2電極間でもアドレス放電が発生する。そして、偶数番目のX2電極の近傍に負の壁電荷が、偶数番目のY2電極の近傍に正の壁電荷が形成される。
【0054】
以上のようにして、奇数番目の表示ラインに書き込みが行われる。
【0055】
サステイン期間においては、X2、Y2及びアドレス電極にグランド電位を印加した状態で、X1電極に電圧−Vsのサステインパルスを、Y1電極に電圧Vsのサステインパルスを印加する。これによりX1電極とY1電極間に2Vsの電圧が印加され、X1電極及びY1電極近傍の壁電荷の電圧が加算されて放電開始電圧に達し、奇数表示ラインの奇数番目の表示ラインの点灯セルでサステイン放電が発生する。この時、偶数表示ラインを構成するY1電極とX2電極間及びY2電極とX1電極間にはVsの電圧が印加され、壁電荷による電圧も加算されるが、放電開始電圧には達しないので放電は発生しない。上記の点灯セルにおけるX1電極とY1電極間のサステイン放電により、X1電極の近傍には正の壁電荷が、Y1電極の近傍には負の壁電荷が形成される。X2電極とY2電極は放電しないので壁電荷が維持され、X2電極の近傍には負の壁電荷が、Y2電極の近傍には正の壁電荷がある。
【0056】
次に、X1及びY2電極に電圧Vsのサステインパルスを、Y1及びX2電極に電圧−Vsのサステインパルスを印加する。すなわち、X1−Y1電極間とX2−Y2電極間に逆相のサステインパルスを印加する。上記のように、X1、Y1、X2及びY2電極近傍の壁電荷による電圧は、X1−Y1電極間及びX2−Y2電極間の電圧を大きくするので放電開始電圧に達して、X1−Y1電極間及びX2−Y2電極間でサステイン放電が発生する。この放電により、X1、Y1、X2及びY2電極近傍の壁電荷は極性が反転する。なお、Y1−X2電極間及びY2−X1電極間には電圧が印加されないのでサステイン放電は発生しない。
【0057】
以下、X1−Y1電極間とX2−Y2電極間に印加するサステインパルスの極性を反転させながら印加すると、サステイン放電が繰り返し発生する。
【0058】
最初のサステイン放電はX1−Y1電極間のみで発生し、X2−Y2電極間では発生しなかったので、X2−Y2電極間のサステイン放電は1回分少ない。そこで、サステイン期間の最後には、X1、Y1及びアドレス電極にグランド電位を印加した状態で、X2電極に電圧Vsのサステインパルスを、Y2電極に電圧−Vsのサステインパルスを印加して、X2−Y2電極間のみでサステイン放電を発生させる。このX2−Y2電極間のサステイン放電により、X2及びY2電極近傍の壁電荷が反転して、X1及びY1電極近傍の壁電荷と同じ極性になる。これにより、リセット期間に、すべてのX電極に共通のオンセルリセット電圧を、すべてのY電極にオンセルリセット鈍波を印加して、前のサブフィールドの点灯セルの壁電荷を消去できる。ここでは、各奇数表示ラインで2回のサステイン放電が発生する。
【0059】
SF3は、SF4からサステイン期間Sの駆動波形を除いた波形であり、アドレス期間AにおいてX電極とY電極間のアドレス放電が発生してサステイン放電のための壁電荷が形成されるが、サステイン放電は発生しない。したがって、SF3の輝度はSF4の輝度よりサステイン放電による輝度分だけ低い。
【0060】
SF2は、SF3において、アドレス期間AにおけるX1及びX2電極の電位をVxからグランド電位に変更した点が異なる。これによりアドレス期間AにおけるX電極とY電極間のアドレス放電は発生せず、サステイン放電のための壁電荷は形成されない。したがって、SF2の輝度はSF3の輝度よりX電極とY電極間のアドレス放電による輝度分だけ低い。
【0061】
SF1は、SF2において、アドレスパルスの電圧が電圧VAより低い電圧VA1である点が異なる。これにより、Y電極とアドレス電極間のアドレス放電の強度が低下し、SF1の輝度はSF2の輝度よりこのアドレス放電の強度低下分だけ低い。
【0062】
以上、奇数フィールドのSF4の動作を説明したが、偶数フィールドでは上記のX1電極の駆動波形をX2電極に、X2電極の駆動波形をX1電極に印加する。
【0063】
第2実施例でも、第1実施例で説明したアドレス期間中のX電極の電位を変更する変形例や、アドレスパルスの電圧をVA1に変更する替わりにスキャンパルスの電圧を変更する変形例が適用可能である。
【0064】
以上説明したように、第2実施例のPDP装置のサブフィールド構成では、サステイン期間を有する最小輝度のサブフィールドより、更に輝度の小さいサブフィールドが3段階で設けられているため、低輝度階調の表現能力が向上する。
【0065】
図14は、本発明の第3実施例のPDP装置で使用するPDPの分解斜視図である。第3実施例は、2電極型のPDP装置に本発明を適用した実施例である。2電極型のプラズマディスプレイパネル(PDP)には、交差する電極を一方の基板に形成する形式と、対向する基板に形成する形式があるが、ここでは交差する電極を一方の基板に形成する形式に本発明を適用した例を説明する。ただし、本発明はこれに限定されず、交差する電極を対向する基板に形成する形式にも適用可能である。
【0066】
図14に示すように、2電極型のPDPは、透明基板1に透明電極51とバス電極52で構成される横電極(第1電極)群を平行に配置し、その上を誘電体層53で覆い、その上に横電極群に対して垂直に伸び、透明電極54とバス電極55で構成される縦電極(第2電極)群を平行に配置し、その上に更に誘電体層56を形成し、その上にMgOなどの保護層57を設ける。背面基板42には、縦方向に伸びる隔壁58と横方向に伸びる隔壁59で構成される2次元状の隔壁を設け、背面基板42と隔壁の側面に蛍光体60、61、62を塗布する。
【0067】
図15は、図14のPDPを電極形状を示す図である。図示のように、横バス電極52から突き出た横透明電極51と縦バス電極55から突き出た縦透明電極54のエッジが、所定の間隔になるように形成されており、横透明電極51と縦透明電極54の間で放電が可能である。隔壁は横バス電極52と縦バス電極55に重なるように設けられているので、横バス電極52と縦バス電極55の間では放電は発生しない。
【0068】
図16は、第3実施例のPDP装置の全体構成を示す図である。縦電極ドライバ61は、PDP60の縦電極にアドレスパルスをそれぞれ印加すると共に、縦サステイン回路63から供給される所定の電圧を縦電極に印加する。横電極ドライバ62は、PDP60の横電極にスキャンパルスをそれぞれ印加すると共に、横サステイン回路64から供給される所定の電圧を横電極に印加する。制御回路65は各部を制御する。
【0069】
図17は、第3実施例の駆動波形を示す図であり、H1は横電極に印加する波形を、Vは縦電極に印加する波形を示す。この波形図は第1実施例の駆動波形を示した図7に対応しており、SF4以上の高輝度のサブフィールドの駆動波形は図示を省略しているが、SF3と同様の波形で、サステインパルス数のみが異なる。図示のように、SF1及びSF2にはサステイン期間Sが設けられていない。
【0070】
まず、SF3の駆動波形を説明する。図示のように、リセット期間Rにおいて横電極と縦電極に印加される波形は、図3及び図7においてX電極とY電極に印加される波形と類似している。したがって、リセット期間では前のサブフィールドの点灯セルの壁電荷を消去すると共に、全セルに同じ壁電荷を形成する。
【0071】
アドレス期間Aでは、横電極にバイアス電圧−Vyを、縦電極にグランド電位を印加した状態で、電圧−Vsのスキャンパルスを印加位置を順次変化させながら横電極に印加し、スキャンパルスに同期して電圧VAのアドレスパルスを点灯セルの縦電極に印加する。これにより、点灯セルでアドレス放電が発生して選択的にサステイン放電を発生させるための壁電荷が形成される。この場合は、点灯セルの横電極の近傍に正の壁電荷が、縦電極の近傍に負の壁電荷が形成される。
【0072】
サステイン期間Sでは、電圧Vsのサステインパルスを横電極に、電圧−Vsのサステインパルスを縦電極に印加する。これに壁電荷による電圧が加算されて放電開始電圧を超え、サステイン放電が発生する。このサステイン放電により壁電荷の極性が反転するので、次に極性を反転したサステインパルスを印加すると再びサステイン放電が発生する。それ以降、極性を反転しながらサステインパルスを繰り返し印加するとサステイン放電が繰り返される。
【0073】
SF2は、SF3においてサステイン期間Sを設けない点が異なる。これにより、アドレス期間Aでサステイン放電のための壁電荷が形成されるが、サステイン放電は行われないので、SF2はSF3よりサステイン放電による輝度分だけ輝度が低い。
【0074】
SF1は、SF2において、スキャンパルスの電圧が−Vsから−Vs1(Vs1はVsより小さい)に、アドレスパルスの電圧がVAからVA1(VA1はVAより小さい)に変更された点が異なる。これにより、点灯セルにおけるアドレス放電時に横電極と縦電極間に印加される電圧が小さくなり、アドレス放電の強度が低下して、SF1の輝度はSF2の輝度より、アドレス放電の強度低下の分だけ低くなる。
【0075】
以上説明したように、第3実施例のPDP装置のサブフィールド構成では、サステイン期間を有する最小輝度のサブフィールドより、更に輝度の小さいサブフィールドが2段階で設けられているため、低輝度階調の表現能力が向上する。
【産業上の利用可能性】
【0076】
本発明によれば、プラズマディスプレイ装置の表示品質を向上でき、特にCRTに比べてPDP装置が劣っているとされる低輝度階調の表現能力が向上するので、プラズマディスプレイ装置の一層の普及に役立つ。
【符号の説明】
【0077】
1…前面基板
2…背面基板
11…第1(X)電極
12…第2(Y)電極
15…第3(アドレス)電極
30…プラズマディスプレイパネル
31…アドレスドライバ
32…Yスキャンドライバ
33…Yサステイン回路
34…Xサステイン回路
【技術分野】
【0001】
本発明は、パーソナルコンピュータやワークステーションなどのディスプレイ装置、平面型テレビジョン、広告や情報などの表示用プラズマディスプレイに使用されるアドレス・表示分離方式のA/C型プラズマディスプレイ装置(PDP装置)に関する。
【背景技術】
【0002】
AC型カラーPDP装置においては、表示するセルを選択する期間(アドレス期間)と表示点灯のための放電を行う表示期間(サステイン期間)とを分離したアドレス・表示分離方式が広く採用されている。この方式においては、アドレス期間で、点灯するセルに電荷を蓄積し、その電荷を利用してサステイン期間で表示のための放電を行う。
【0003】
また、PDP装置には、第1の方向に伸びる複数の第1電極を互いに平行に設け、第1の方向に対して垂直な第2の方向に伸びる複数の第2電極を互いに平行に設けた2電極型の装置と、第1の方向に伸びる複数の第1電極と第2電極を交互に平行に設け、第1の方向に対して垂直な第2の方向に伸びる複数の第3電極を互いに平行に設けた3電極型の装置とがあり、近年は3電極型PDPが広く使用されている。本発明は、2電極型と3電極型のいずれのPDP装置にも適用可能であるが、ここではまず3電極型PDP装置を例として説明を行う。
【0004】
図1は、3電極型プラズマディスプレイパネル(PDP)のパネル構造の例を示す分解斜視図である。図示のように、前面基板1にはサステイン放電を行うX電極(第1電極)11とY電極(第2電極)12が交互に平行に配置されている。これらの電極群は、誘電体層13で覆われ、更にその表面はMgOなどの保護層14で覆われている。背面基板2には、X電極11、Y電極12に対してほぼ垂直方向に伸びるアドレス電極15が配置されており、これらの電極は更に誘電体層16で覆われている。アドレス電極15の両側には、隔壁17が配置され、列方向のセルを区分けしている。更にアドレス電極15上の誘電体層16及び隔壁17の側面には紫外線により励起されて赤(R)、緑(G)、青(B)の可視光を発生する蛍光体18、19、20が塗布されている。この前面基板1と背面基板2を保護層14と隔壁17が接するように貼りあわせて、ネオン(Ne)やキセノン(Xe)などの放電ガスなどを封入し、パネルを構成している。
【0005】
この構造において、X電極11とY電極12はそれぞれ金属層で形成されるバス電極と透明電極で構成され、1対のX電極11とY電極12の透明電極が近接するように配置されている。表示セルは、1対のX電極11及びY電極12とアドレス電極15の交差部分に形成される。
【0006】
プラズマディスプレイパネルは、放電強度を制御して階調表示を行うことが困難なため、1画像(1フレーム:1/60秒)を複数のサブフィールドで構成し、セル毎に点灯するサブフィールドを組み合わせることにより階調表示を行う。図2は、サブフィールド構成の従来例を示す図であり、現在のPDP装置で広く採用されているアドレス・表示分離方式の場合の例である。図示のように、1フレームはn個のサブフィールドSF1−SFnで構成される。各サブフィールドは、リセット期間Rとアドレス期間Aとサステイン期間Sとを有する。リセット期間Rでは、その直前のサブフィールドのサステイン期間に形成された電荷を消去する(又は減少させる)と共に、次のアドレス期間の放電を援助するために電荷の再配置を行い、全セルを略同じ状態にする。アドレス期間Aでは、点灯させるセル(点灯セル)を決定するアドレス放電を行い、点灯セル内にサステイン放電を選択的に発生させるための壁電荷を形成する。サステイン期間Sでは、点灯セルで繰り返しサステイン放電を発生させる。リセット期間Rとアドレス期間Aにおける動作は各サブフィールドで同じである。サステイン期間に印加するサステインパルス数により表示輝度が決定され、サブフィールド毎に印加されるサステインパルス数が異なるのが一般的であるが、1フレームにサステインパルス数が同一又は類似したサブフィールド、すなわち表示輝度の同一又は類似したサブフィールドを設ける場合もある。また、各種の輝度重み付けのサブフィールドを各フレーム内でどのように配置するかについても各種の構成が提案されているが、ここでは説明を簡単にするために輝度が増加する方向にサブフィールドが配置されている場合を例として以下の説明を行うが、本発明はこのようなサブフィールドの配置に限定されるものではない。
【0007】
図3は、アドレス・表示分離方式の3電極型PDP装置の駆動波形の従来例を示す図である。図示のように、リセット期間Rにおいては、Y電極にオンセルリセット電圧87を印加した状態でX電極に電圧が徐々に低下するオンセルリセット鈍波81を印加して、前のサブフィールドでサステイン放電が行われたセル(点灯セル)の壁電荷を消去又は減少させる。この処理をオンセルリセット処理と呼ぶ。次に、X電極に書き込みリセット電圧82を印加した状態で、Y電極に書き込み鈍波88を印加して、すべてのセルにおいて放電を発生させて、電極近傍に同じ壁電荷を形成する。更に、X電極に調整電圧83を印加した状態でY電極に調整鈍波89を印加して、形成した壁電荷が所定量になるように調整する。ここでは、Y電極の近傍に負の壁電荷を、X電極の近傍とアドレス電極の近傍に正の壁電荷を形成する。以上がリセット処理であり、このリセット処理により全セルが同じ状態になる。なお、ここでは次のアドレス期間における処理を容易にするために全セルに所定の壁電荷量を残したが、壁電荷を残さない場合など、各種の変形例がある。
【0008】
更に、前のサブフィールドでサステイン放電が行われたセルの壁電荷を消去又は減少させる処理をサステイン期間の処理に含める場合があるが、ここでは以下の説明を含めてリセット期間の処理の一部とする。いずれにしても、この処理はサステイン期間とリセット期間の間に行われる。
【0009】
次のアドレス期間Aにおいては、X電極にXバイアス電圧84を、Y電極にYバイアス電圧(非選択電位)90を印加した状態で、印加するY電極の位置を順次変えながら電圧−Vsのスキャンパルス91を印加し、スキャンパルス91に同期して点灯セルのアドレス電極に電圧VAのアドレスパルス94を印加する。これにより、点灯セルではY電極とアドレス電極間に大きな電圧VA+Vsが印加されるのでアドレス放電が発生する。この時、X電極とY電極の間にも大きな電界ができているので、Y電極とアドレス電極間のアドレス放電に誘発されてY電極とX電極間でもアドレス放電が発生する。このY電極とX電極間のアドレス放電に移行することにより、Y電極とX電極の近傍にはそれぞれの電極に印加されている電圧と逆極性の壁電荷が蓄積される。この壁電荷が次のサステイン放電を選択的に発生させるために使用される。ここでは、Xバイアス電圧84をVx、Yバイアス電圧(非選択電位)90を負電圧−Vy、スキャンパルス91の電圧を−Vs、アドレスパルス94の電圧をVAとしている。これらの電圧は、スキャンパルス91とアドレスパルス94を同時に印加したセルでアドレス放電が発生し、他のセルでは放電が発生せず、アドレス放電が発生したセル(点灯セル)では、X電極及びY電極の近傍に次のサステイン放電を選択的に発生させることが可能な壁電荷が形成されるように設定される。なお、リセット期間の終了時に全セルに残された壁電荷は、スキャンパルス91とアドレスパルス94によりY電極とアドレス電極間に印加される電圧が小さくても確実にアドレス放電が発生するように働く。アドレス放電が発生しなかったセルの壁電荷(リセット期間に形成された壁電荷)は、次に放電が発生するまで保持される。更に、ここでは点灯セルにおいてアドレス放電を発生させて選択的にサステイン放電を行うのに必要な壁電荷を形成する例を説明したが、リセット期間に全セルに一様な壁電荷を形成し、非点灯セルでアドレス放電を発生させて壁電荷を消去する方法もある。
【0010】
次のサステイン期間においては、X電極に電圧−Vsのサステインパルス85を、Y電極に電圧Vsのサステインパルス92を印加する。これによりX電極とY電極間に2Vsの電圧が印加され、アドレス放電の発生した点灯セルでは、アドレス放電で形成された壁電荷による電圧が加算されるので放電開始電圧を超えてサステイン放電が発生し、アドレス放電の発生しなかった非点灯セルでは放電が発生しない。サステイン放電が発生したセルでは、サステイン放電により逆極性の壁電荷が形成される。次に、X電極に電圧Vsのサステインパルス86を、Y電極に電圧−Vsのサステインパルス93を印加すると、サステイン放電の発生した点灯セルではサステイン放電により形成された逆極性の壁電荷による電圧が加算されて次のサステイン放電が発生し、サステイン放電の発生しなかった非点灯セルでは放電が発生しない。このように、サステインパルスを印加することにより形成される壁電荷の極性が反転するので、X電極とY電極間に逆極性のサステインパルスを交互に印加することにより点灯セルではサステイン放電が連続して発生する。
【0011】
サブフィールドの輝度は、サステイン放電の回数により設定される。図3に示すように、SF1では2回のサステイン放電が発生し、SF2では4回のサステイン放電が発生しており、輝度のより大きなサブフィールドでは更にサステイン放電の回数を増加させる。一般に、サステインパルスの周期は一定であるので、サステイン放電の回数によりサステイン期間の長さが決定される。なお、AC型では一般的に極性の反転する2回の放電が一組となっているため、サステイン放電の回数は2の倍数で増加させる。
【0012】
ここで、PDPにおける放電について説明する。リセット期間において、全セルに所定量の壁電荷を形成するための放電、言い換えればリセット電圧82と書き込み鈍波88による放電及び調整電圧83と調整鈍波89による放電は、表示に関係しない放電であり、これによる発光は全セルで同じであるのでコントラストを低下させることになる。また、図3には示していないが、初期化のためにX電極とY電極間に大きな電圧を印加して全セルで初期化放電を発生させる場合もあり、そのような放電も表示に関係しない放電であり、コントラストを低下させる。このような放電はできるだけ小さいことが望ましい。そのため、初期化放電はできるだけ行わないようにしている。また、全セルに所定量の壁電荷を形成するための放電は、上記のように鈍波を使用することにより、発光強度を非常に小さくしている。
【0013】
リセット期間において前のサブフィールドでの点灯セルの壁電荷を消去又は減少させるオンセルリセット処理による放電、言い換えればオンセルリセット電圧87とオンセルリセット鈍波81による放電は、前のサブフィールドの表示に関係する放電である。また、アドレス放電及びサステイン放電は表示に関係する放電である。
【0014】
従来は、各サブフィールドの輝度はサステイン放電による発光輝度のみを考慮するのが一般的であった。また、電荷消去は、オンセルリセット電圧87とオンセルリセット鈍波81による放電のように、鈍波を使用して強度の小さな放電で行われた。
【0015】
PDP装置の表示品質は年々改善されているが、より一層の改善が要求されており、特に低輝度表示における階調性表現について改善が求められている。そこで、特開平11−65517号公報は、従来サステイン放電による発光輝度のみを考慮していたのに対して、階調表現において表示に関係する他の放電による輝度も考慮する必要のあることを記載している。
【0016】
また、AC型カラープラズマディスプレイにおいて、輝度の異なるサブフィールドを組み合わせて階調表示を行う場合、最も低輝度のサブフィールドの輝度により低輝度階調の表現能力が決定される。そこで、上記の特開平11−65517号公報及び特開2003−66897号公報は、サステイン期間を設けず、リセット期間とアドレス期間のみで構成したサブフィールドを設ける構成を記載している。
【0017】
図4は、フレーム中にサステイン期間を有さないサブフィールドを設けた場合のサブフィールド構成を示す図であり、図5はその場合のSF1とSF2の駆動波形の例を示す図である。図5は、図3の駆動波形に対して特開平11−65517号公報及び特開2003−66897号公報に記載された構成を適用した例を示す。図4及び図5に示すように、SF1はリセット期間Rとアドレス期間Aのみを有する。これにより、SF1の輝度を小さくでき、低輝度階調の表現能力が向上する。図5に示すように、SF1のアドレス期間の動作とSF2のアドレス期間の動作は同じである。
【先行技術文献】
【特許文献】
【0018】
【特許文献1】特開平11−65517号公報
【特許文献2】特開2003−66897号公報
【特許文献3】特許第2801893号公報
【発明の概要】
【発明が解決しようとする課題】
【0019】
上記のように、サステイン期間を設けず、リセット期間とアドレス期間のみで構成したサブフィールドを設けることで、低輝度階調の表現能力が向上するが、より一層の改善が求められている。
【0020】
本発明は、低輝度階調の表現能力を更に改善したプラズマディスプレイ装置を実現することを目的とする。
【課題を解決するための手段】
【0021】
上記目的を実現するため、本発明の第1の態様のプラズマディスプレイ装置(PDP装置)は、3電極型のPDP装置であり、サステイン期間を設けず、リセット期間とアドレス期間のみで構成したサブフィールドを1フレームに少なくとも1つ設け、そのアドレス放電はY(第2の)電極とアドレス(第3の)電極間のみで行う。これにより、サブフィールドの最小輝度を低減して、プラズマディスプレイ装置の低輝度階調の表現能力を更に改善できる。
【0022】
言い換えれば、本発明の第1の態様のPDP装置は、第1の基板上に並行に配置された第1及び第2の電極群と、前記第1の基板に対向する第2の基板上に前記第1及び第2の電極群に対して交差するように配置された第3の電極群とを備え、1フレームを複数のサブフィールドで構成し、前記複数のサブフィールドは、点灯すべきセルを選択するためのアドレス放電を行うアドレス期間と、前記アドレス期間にて選択したセルにおいてサステイン放電を行うサステイン期間とを含む第1のサブフィールドと、前記サステイン期間を伴わずに前記アドレス期間を含む第2のサブフィールドとを備え、前記第1のサブフィールドにおける前記アドレス期間においては、前記第2の電極群と前記第3の電極群との間に引き続いて、前記第1の電極群と前記第2の電極群との間において前記アドレス放電を行い、前記第2のサブフィールドにおける前記アドレス期間においては、前記第1の電極群と前記第2の電極群との間での放電に移行することなく、前記第2の電極群と前記第3の電極群との間において前記アドレス放電を行うことを特徴とする。
【0023】
また、上記目的を実現するため、本発明の第2の態様のPDP装置は、リセット期間とアドレス期間のみで構成した第2のサブフィールドを1フレームに少なくとも2つ設け、第2のサブフィールドにおけるアドレス放電の強度を異ならせることにより、更に輝度の低いサブフィールドを設ける。
【0024】
言い換えれば、本発明の第2の態様のPDP装置は、1フレームを複数のサブフィールドで構成し、前記複数のサブフィールドは、点灯すべきセルを選択するためのアドレス放電を行うアドレス期間と、前記アドレス期間にて選択したセルにおいてサステイン放電を行うサステイン期間とを含む第1のサブフィールドと、前記サステイン期間を伴わずに前記アドレス期間を含む第2のサブフィールドとを備え、前記アドレス放電の強度が異なる少なくとも2個の前記第2のサブフィールドを含んでなることを特徴とする。
【0025】
上記の特開平11−65517号公報及び特開2003−66897号公報によれば、図5に示したように、リセット期間とアドレス期間のみを備えるサブフィールドのアドレス期間には、サステイン期間を有するサブフィールドのアドレス期間と同じ処理が行われ、サステイン放電を選択的に発生させるための壁電荷を形成している。そのため、アドレス放電の強度は、Y(第2の)電極とアドレス(第3の)電極間とX(第1の)電極とY電極間の2回の放電であるため、1組2回のサステイン放電に比べて、同程度の大きさを有している。しかし、サステイン期間を有さない第2のサブフィールドの場合、サステイン放電を選択的に発生させるための壁電荷を形成する必要はないので、アドレス放電の強度を更に小さくすることが可能である。これによりサブフィールドの輝度を更に低下させることができる。このように、サステイン放電を選択的に発生させるための壁電荷を形成するという制約がなくなるので、アドレス放電の強度は任意に設定することが可能であり、アドレス放電の強度を変えて従来より更に低輝度のサブフィールドを設けることができる。
【0026】
本発明は、アドレス・表示分離方式のPDP装置であれば、図1で説明した3電極型のPDP装置でも、2電極型のPDP装置でも適用できる。
【0027】
特開平11−65517号公報及び特開2003−66897号公報に記載された3電極型のPDP装置の場合、アドレス期間では、X電極群とY電極群の間に大きな電圧を印加して、スキャンパルスとアドレスパルスによりアドレス放電が発生すると、それに誘発されてX電極とY電極間でもアドレス放電が発生して、X及びY電極近傍にサステイン放電を選択的に発生させるための壁電荷が形成されるようにしている。これに対して、X電極群とY電極群の間に印加する電圧を小さくして、Y電極とアドレス電極間でアドレス放電が発生してもX電極とY電極の間ではアドレス放電が発生しないようにすれば、アドレス放電の強度が低下して輝度を低くできる。すなわち、サステイン期間を有さない低輝度のサブフィールドを1個設け、アドレス放電時にX電極とY電極の間で放電が発生しないようにする。
【0028】
このようにサブフィールドの輝度を一層低減できるので、例えば、サステイン期間を有さない少なくとも2個の低輝度サブフィールドを設け、そのうちの1つは、サステイン期間を有するサブフィールドと同じ条件のアドレス期間を有し、すなわちサステイン放電のための壁電荷を形成するサブフィールドとし、他は上記のX電極とY電極の間ではアドレス放電が発生しないより低輝度のサブフィールドとすれば、低輝度で且つ輝度の異なる複数のサブフィールドを設けることが可能である。
【0029】
更に、サステイン放電を選択的に発生させるための壁電荷を形成するという制約がなくなるので、Y電極とアドレス電極間のアドレス放電の強度を低下させて、Y電極とアドレス電極間のアドレス放電の強度を低下させることも可能である。Y電極とアドレス電極間のアドレス放電の強度を低下させるには、アドレスパルスとサステインパルスを同時に印加した時のY電極とアドレス電極間の電圧の絶対値が、小さくなるようにする。具体的には、アドレスパルス又はスキャンパルス又はその両方の電圧を変更する。
【0030】
なお、X電極とY電極間のアドレス放電及びY電極とアドレス電極間のアドレス放電の強度をより小さなステップで変更し、それらの変更量を組み合わせることで、低輝度サブフィールドの輝度段階の個数を更に増加させることも可能である。
【0031】
2電極型のPDP装置の場合、アドレスパルスとサステインパルスを同時に印加した時の第1電極(横電極)と第2電極(縦電極)間の電圧の絶対値が、小さくなるようにする。
【発明の効果】
【0032】
本発明によれば、サブフィールドの最低輝度をより低くできるので、低輝度階調の表現能力が向上し、表示品質が改善できる。
【図面の簡単な説明】
【0033】
【図1】3電極型PDPの分解斜視図である。
【図2】フィールド構成の従来例を示す図である。
【図3】駆動波形の従来例を示す図である。
【図4】フィールド構成の他の従来例を示す図である。
【図5】駆動波形の他の従来例を示す図である。
【図6】本発明の第1実施例のPDP装置の全体構成を示す図である。
【図7】第1実施例のPDP装置の駆動波形を示す図である。
【図8】第1実施例のPDP装置の駆動波形の変形例を示す図である。
【図9】第1実施例のPDP装置の駆動波形の変形例を示す図である。
【図10】本発明の第2実施例で使用するPDPの分解斜視図である。
【図11】第2実施例のPDP装置の全体構成を示す図である。
【図12】第2実施例のPDP装置の駆動波形を示す図である。
【図13】第2実施例のPDP装置の駆動波形を示す図である。
【図14】本発明の第3実施例で使用するPDPの分解斜視図である。
【図15】第3実施例のPDPの電極形状を示す図である。
【図16】第3実施例のPDP装置の全体構成を示す図である。
【図17】第3実施例のPDP装置の駆動波形を示す図である。
【発明を実施するための形態】
【0034】
図6は、本発明の第1実施例プラズマディスプレイ装置(PDP装置)の全体構成を示す図である。プラズマディスプレイパネル(PDP)30は、図1に示した構造を有する。アドレスドライバ31は、各アドレス電極15にグランドレベル又は電圧Vaのアドレスパルスを印加する。Yスキャンドライバ32は、各Y電極に電圧−Vsのスキャンパルスを順次印加すると共に、すべての第2電極(Y電極)12にYサステイン回路33を介して供給されるサステインパルスなどの所定の電圧を共通に印加する。Xサステイン回路34は、第1電極(X電極)11にサステインパルスなどの所定の電圧を共通に印加する。制御回路35は、上記の各部を制御する。
【0035】
第1実施例のPDP装置は、従来から広く知られた構成を有し、1フレームは複数のサブフィールドで構成されるが、低輝度のサブフィールドにおける駆動波形が異なる。PDP装置の構成についてのこれ以上の詳しい説明は省略し、駆動波形についてのみ説明する。
【0036】
図7は、第1実施例のPDP装置における駆動波形を示す図であり、低輝度側の4サブフィールドSF1−SF4の駆動波形を示す。SF5以上の輝度の高いサブフィールドは、SF4と同じ駆動波形を有し、サステインパルスの個数が異なるだけである。
【0037】
図5の従来の駆動波形と比較して明らかなように、第1実施例のSF3及びSF4は、図5の従来例のSF1及びSF2と同じ駆動波形を有する。したがって、SF4では図3を参照して説明した動作と同じ動作が行われ、SF3ではSF4における動作からサステイン期間を除いた動作が行われる。また、SF1及びSF2もサステイン期間を有さない。
【0038】
SF2では、リセット期間RにてSF3及びSF4と同じ動作が行われる。その後、アドレス期間Aにおいて、X電極にグランド電位を、Y電極にYバイアス電圧(非選択電位)−Vyを印加した状態で、Y電極に印加位置を変えながら電圧−Vsのスキャンパルスを順次印加し、スキャンパルスに同期して電圧VAのアドレスパルスを印加している。また、SF3と同様に、サステイン期間は設けられていない。言い換えれば、SF3及びSF4ではX電極に電圧Vxを印加していたのに対して、第1実施例ではグランド電位を印加している点が異なる。
【0039】
SF3及びSF4ではX電極に電圧Vxを印加しているため、スキャンパルスが印加されたY電極とX電極群の間にはVx+Vsの大きな電圧が印加されており、スキャンパルスとアドレスパルスが同時に印加された点灯セルでY電極とアドレス電極間でアドレス放電が発生すると、このアドレス放電に誘発されてY電極とX電極の間でもアドレス放電が発生し(Y電極とX電極間のアドレス放電に移行し)、Y電極の近傍に正の壁電荷が、X電極の近傍に負の電荷が形成される。SF4ではこの壁電荷を利用して選択的にサステイン放電を発生させる。したがって、SF3及びSF4におけるアドレス放電の強度は、Y電極とアドレス電極間の放電の強度と、Y電極とX電極間の放電の強度を合わせた強度であり、アドレス放電による輝度も同様に2つの放電による輝度を合わせた輝度になる。
【0040】
SF2では、X電極にグランド電位を印加しているため、スキャンパルスが印加されたY電極とX電極群の間にはVsの電圧が印加されるだけであり、たとえアドレス放電が発生してもY電極とX電極の間の放電が誘発されない。そのため、SF2におけるアドレス放電はY電極とアドレス電極間の放電のみであり、SF3及びSF4に比べてアドレス放電による輝度は低い。SF2のアドレス期間ではY電極とX電極間のアドレス放電は発生しないので、Y電極とX電極の近傍に選択的にサステイン放電を行うための壁電荷は形成されないが、SF2ではサステイン期間がないので問題はない。
【0041】
実際に、SF3及びSF4のように、Vs=80V、Vx=80V、VA=60Vでアドレス放電を行った場合の輝度は0.97cd/m2であったが、SF2のようにVx=0Vでアドレス放電を行った場合の輝度は0.36cd/m2であり、半分以下の低輝度にできた。
【0042】
SF1では、リセット期間RにてSF2からSF4と同じ動作が行われる。その後、アドレス期間Aにおいて、X電極にグランド電位を、Y電極にVyを印加した状態で、Y電極に印加位置を変えながら電圧−Vsのスキャンパルスを順次印加し、スキャンパルスに同期して電圧VA1のアドレスパルスを印加している。また、SF2及びSF3と同様に、サステイン期間は設けられていない。言い換えれば、SF2で電圧VAのアドレスパルスを印加するのに対して、SF1ではVAより低い電圧VA1のアドレスパルスが印加される点が異なる。
【0043】
したがって、SF1ではSF2と同様にY電極とX電極間のアドレス放電は発生しない。更に、アドレスパルスの電圧がVAより低いVA1であるため、Y電極とアドレス電極間のアドレス放電の強度も小さくなり、SF1の輝度はSF2の輝度より更に低くなる。
【0044】
以上説明したように、第1実施例のPDP装置のサブフィールド構成では、サステイン期間を有する最小輝度のサブフィールドより、更に輝度の小さいサブフィールドが3段階で設けられており、更に図5の従来のサブフィールド構成に比べても、輝度の小さいサブフィールドが更に2段階で設けられている。このため、低輝度階調の表現能力が向上する。
【0045】
図7に示した第1実施例の駆動波形では、SF1及びSF2では、アドレス期間におけるX電極の電位をグランドとした。しかし、このX電極の電位は、Y電極とアドレス電極間のアドレス放電に誘発されてY電極間とX電極間でアドレス放電が発生しない電圧であればよい。図8は、アドレス期間におけるX電極の電位を変更した駆動波形の変形例を示す図である。この変形例では、アドレス期間におけるX電極の電位を、アドレス期間にスキャンパルスが印加されるY電極以外のY電極に印加するYバイアス電圧(非選択電位)−Vyとしている。これにより、Y電極とアドレス電極間のアドレス放電に誘発されてY電極間とX電極間でアドレス放電が発生する可能性が一層小さくなる。
【0046】
また、図7に示した第1実施例の駆動波形では、SF1においてアドレスパルスの電圧をVA1にして、Y電極とアドレス電極間のアドレス放電の強度を小さくしている。しかし、図9に示すように、アドレスパルスの電圧はVAとし、スキャンパルスの電圧を−Vs1(Vs1はVsより小さい)にして、アドレスパルスとスキャンパルスを同時に印加した時のY電極とアドレス電極間の電圧を小さくして、アドレス放電の強度を小さくすることも可能である。
【0047】
図10は本発明の第2実施例のPDP装置で使用するPDPの分解斜視図であり、図11は第2実施例のPDP装置の全体構成を示す図である。第2実施例は、特許第2801893号に記載されたALIS方式のPDP装置に本発明を適用した実施例である。ALIS方式のPDP装置については特許第2801893号に記載されているので詳しい説明は省略するが、n+1本のX電極11とn本のY電極12を等間隔で配置し、各Y電極12の両側に位置するX電極11との間で放電を行い、2n本の表示ラインを形成する。したがって、各X電極11も両側に位置するY電極12との間で放電を行うことになる。ALIS方式のPDP装置ではインターレース表示が行われ、2n本の表示ラインのうち奇数番目の表示ラインが奇数フィールドで表示され、偶数番目の表示ラインが偶数フィールドで表示される。奇数番目の表示ラインは、奇数番目のX電極と奇数番目のY電極間及び偶数番目のX電極と偶数番目のY電極間に形成され、偶数番目の表示ラインは、奇数番目のY電極と偶数番目のX電極間及び偶数番目のY電極と奇数番目のX電極間に形成される。
【0048】
図10に示すように、ALIS方式のPDPは、X電極11とY電極12が等間隔で配置されている点を除けば、図2のPDPとほぼ同様の構成を有する。図11に示すように、アドレスドライバ11は、アドレス電極15を駆動する。Yスキャンドライバ32は、各Y電極12にスキャンパルスを印加すると共に、奇数Yサステイン回路33Oから供給される電圧を奇数番目のY電極に共通に印加し、偶数Yサステイン回路33Eから供給される電圧を偶数番目のY電極に共通に印加する。奇数Xサステイン回路34Oは奇数番目のX電極に共通に電圧を印加し、偶数Xサステイン回路34Eは偶数番目のX電極に共通に電圧を印加する。制御回路35は各部を制御する。
【0049】
図12と図13は、第2実施例の奇数フィールドにおけるSF1からSF4の駆動波形を示す図であり、X1は奇数番目のX電極に印加する波形を、X2は偶数番目のX電極に印加する波形を、Y1は奇数番目のY電極に印加する波形を、Y2は偶数番目のY電極に印加する波形を示す。なお、偶数フィールドの駆動波形は省略する。この波形図は第1実施例の駆動波形を示した図7に対応しており、SF5以上の高輝度のサブフィールドの駆動波形は図示を省略しているが、SF4と同様の波形で、サステインパルス数のみが異なる。図示のように、SF1からSF3にはサステイン期間Sが設けられていない。なお、奇数表示ラインのうちの奇数番目の表示ラインL1、L5、L9、…、L4n−3は、X1電極とY1電極間に形成され、奇数表示ラインのうちの偶数番目の表示ラインL3、L7、L11、…、L4n−1は、X2電極とY2電極間に形成される。参考にいえば、偶数表示ラインのうちの奇数番目の表示ラインL2、L6、L10、…、L4n−2は、Y1電極とX2電極間に形成され、偶数表示ラインのうちの偶数番目の表示ラインL4、L8、L11、…、L4nは、Y2電極とX1電極間に形成される。
【0050】
まず、SF4の駆動波形を説明する。図示のように、リセット期間RにおいてX1及びX2電極、Y1及びY2電極、及びアドレス電極に印加される波形は、図3及び図7と同じであり、説明は省略する。リセット期間の終了時には、Y1及びY2電極の近傍に負の壁電荷が、X1電極及びX2電極の近傍とアドレス電極の近傍に正の壁電荷が形成される。
【0051】
次のアドレス期間Aは前半部と後半部に分かれ、前半部においては奇数表示ラインのうちの奇数番目の表示ラインL1、L5、L9、…、L4n−3に書き込みを行い、後半部においては奇数表示ラインのうちの偶数番目の表示ラインL3、L7、L11、…、L4n−1に書き込みを行う。
【0052】
前半部においては、X2及びY2電極にグランド電位を印加した上で、X1電極にXバイアス電圧Vxを、Y1電極にYバイアス電圧(非選択電位)−Vyを印加した状態で、印加するY1電極の位置を順次変えながら電圧−Vsのスキャンパルスを印加し、スキャンパルスに同期して点灯セルのアドレス電極に電圧VAのアドレスパルスを印加する。言い換えれば、奇数番目のX1電極とY1電極、及びアドレス電極に第1実施例のSF4と同じ駆動波形を印加する。これにより、奇数表示ラインのうちの奇数番目の表示ラインの点灯セルではY1電極とアドレス電極間でアドレス放電が発生し、それに誘発されてY1電極とX1電極間でもアドレス放電が発生する。そして、奇数番目のX1電極の近傍に負の壁電荷が、奇数番目のY1電極の近傍に正の壁電荷が形成される。
【0053】
アドレス期間の後半部においては、X1及びY1電極にグランド電位を印加した上で、X2電極にXバイアス電圧Vxを、Y2電極にYバイアス電圧−Vyを印加した状態で、印加するY2電極の位置を順次変えながら電圧−Vsのスキャンパルスを印加し、スキャンパルスに同期して点灯セルのアドレス電極に電圧VAのアドレスパルスを印加する。言い換えれば、偶数番目のX2電極とY2電極、及びアドレス電極に第1実施例のSF4と同じ駆動波形を印加する。これにより、奇数表示ラインのうちの偶数番目の表示ラインの点灯セルではY2電極とアドレス電極間でアドレス放電が発生し、それに誘発されてY2電極とX2電極間でもアドレス放電が発生する。そして、偶数番目のX2電極の近傍に負の壁電荷が、偶数番目のY2電極の近傍に正の壁電荷が形成される。
【0054】
以上のようにして、奇数番目の表示ラインに書き込みが行われる。
【0055】
サステイン期間においては、X2、Y2及びアドレス電極にグランド電位を印加した状態で、X1電極に電圧−Vsのサステインパルスを、Y1電極に電圧Vsのサステインパルスを印加する。これによりX1電極とY1電極間に2Vsの電圧が印加され、X1電極及びY1電極近傍の壁電荷の電圧が加算されて放電開始電圧に達し、奇数表示ラインの奇数番目の表示ラインの点灯セルでサステイン放電が発生する。この時、偶数表示ラインを構成するY1電極とX2電極間及びY2電極とX1電極間にはVsの電圧が印加され、壁電荷による電圧も加算されるが、放電開始電圧には達しないので放電は発生しない。上記の点灯セルにおけるX1電極とY1電極間のサステイン放電により、X1電極の近傍には正の壁電荷が、Y1電極の近傍には負の壁電荷が形成される。X2電極とY2電極は放電しないので壁電荷が維持され、X2電極の近傍には負の壁電荷が、Y2電極の近傍には正の壁電荷がある。
【0056】
次に、X1及びY2電極に電圧Vsのサステインパルスを、Y1及びX2電極に電圧−Vsのサステインパルスを印加する。すなわち、X1−Y1電極間とX2−Y2電極間に逆相のサステインパルスを印加する。上記のように、X1、Y1、X2及びY2電極近傍の壁電荷による電圧は、X1−Y1電極間及びX2−Y2電極間の電圧を大きくするので放電開始電圧に達して、X1−Y1電極間及びX2−Y2電極間でサステイン放電が発生する。この放電により、X1、Y1、X2及びY2電極近傍の壁電荷は極性が反転する。なお、Y1−X2電極間及びY2−X1電極間には電圧が印加されないのでサステイン放電は発生しない。
【0057】
以下、X1−Y1電極間とX2−Y2電極間に印加するサステインパルスの極性を反転させながら印加すると、サステイン放電が繰り返し発生する。
【0058】
最初のサステイン放電はX1−Y1電極間のみで発生し、X2−Y2電極間では発生しなかったので、X2−Y2電極間のサステイン放電は1回分少ない。そこで、サステイン期間の最後には、X1、Y1及びアドレス電極にグランド電位を印加した状態で、X2電極に電圧Vsのサステインパルスを、Y2電極に電圧−Vsのサステインパルスを印加して、X2−Y2電極間のみでサステイン放電を発生させる。このX2−Y2電極間のサステイン放電により、X2及びY2電極近傍の壁電荷が反転して、X1及びY1電極近傍の壁電荷と同じ極性になる。これにより、リセット期間に、すべてのX電極に共通のオンセルリセット電圧を、すべてのY電極にオンセルリセット鈍波を印加して、前のサブフィールドの点灯セルの壁電荷を消去できる。ここでは、各奇数表示ラインで2回のサステイン放電が発生する。
【0059】
SF3は、SF4からサステイン期間Sの駆動波形を除いた波形であり、アドレス期間AにおいてX電極とY電極間のアドレス放電が発生してサステイン放電のための壁電荷が形成されるが、サステイン放電は発生しない。したがって、SF3の輝度はSF4の輝度よりサステイン放電による輝度分だけ低い。
【0060】
SF2は、SF3において、アドレス期間AにおけるX1及びX2電極の電位をVxからグランド電位に変更した点が異なる。これによりアドレス期間AにおけるX電極とY電極間のアドレス放電は発生せず、サステイン放電のための壁電荷は形成されない。したがって、SF2の輝度はSF3の輝度よりX電極とY電極間のアドレス放電による輝度分だけ低い。
【0061】
SF1は、SF2において、アドレスパルスの電圧が電圧VAより低い電圧VA1である点が異なる。これにより、Y電極とアドレス電極間のアドレス放電の強度が低下し、SF1の輝度はSF2の輝度よりこのアドレス放電の強度低下分だけ低い。
【0062】
以上、奇数フィールドのSF4の動作を説明したが、偶数フィールドでは上記のX1電極の駆動波形をX2電極に、X2電極の駆動波形をX1電極に印加する。
【0063】
第2実施例でも、第1実施例で説明したアドレス期間中のX電極の電位を変更する変形例や、アドレスパルスの電圧をVA1に変更する替わりにスキャンパルスの電圧を変更する変形例が適用可能である。
【0064】
以上説明したように、第2実施例のPDP装置のサブフィールド構成では、サステイン期間を有する最小輝度のサブフィールドより、更に輝度の小さいサブフィールドが3段階で設けられているため、低輝度階調の表現能力が向上する。
【0065】
図14は、本発明の第3実施例のPDP装置で使用するPDPの分解斜視図である。第3実施例は、2電極型のPDP装置に本発明を適用した実施例である。2電極型のプラズマディスプレイパネル(PDP)には、交差する電極を一方の基板に形成する形式と、対向する基板に形成する形式があるが、ここでは交差する電極を一方の基板に形成する形式に本発明を適用した例を説明する。ただし、本発明はこれに限定されず、交差する電極を対向する基板に形成する形式にも適用可能である。
【0066】
図14に示すように、2電極型のPDPは、透明基板1に透明電極51とバス電極52で構成される横電極(第1電極)群を平行に配置し、その上を誘電体層53で覆い、その上に横電極群に対して垂直に伸び、透明電極54とバス電極55で構成される縦電極(第2電極)群を平行に配置し、その上に更に誘電体層56を形成し、その上にMgOなどの保護層57を設ける。背面基板42には、縦方向に伸びる隔壁58と横方向に伸びる隔壁59で構成される2次元状の隔壁を設け、背面基板42と隔壁の側面に蛍光体60、61、62を塗布する。
【0067】
図15は、図14のPDPを電極形状を示す図である。図示のように、横バス電極52から突き出た横透明電極51と縦バス電極55から突き出た縦透明電極54のエッジが、所定の間隔になるように形成されており、横透明電極51と縦透明電極54の間で放電が可能である。隔壁は横バス電極52と縦バス電極55に重なるように設けられているので、横バス電極52と縦バス電極55の間では放電は発生しない。
【0068】
図16は、第3実施例のPDP装置の全体構成を示す図である。縦電極ドライバ61は、PDP60の縦電極にアドレスパルスをそれぞれ印加すると共に、縦サステイン回路63から供給される所定の電圧を縦電極に印加する。横電極ドライバ62は、PDP60の横電極にスキャンパルスをそれぞれ印加すると共に、横サステイン回路64から供給される所定の電圧を横電極に印加する。制御回路65は各部を制御する。
【0069】
図17は、第3実施例の駆動波形を示す図であり、H1は横電極に印加する波形を、Vは縦電極に印加する波形を示す。この波形図は第1実施例の駆動波形を示した図7に対応しており、SF4以上の高輝度のサブフィールドの駆動波形は図示を省略しているが、SF3と同様の波形で、サステインパルス数のみが異なる。図示のように、SF1及びSF2にはサステイン期間Sが設けられていない。
【0070】
まず、SF3の駆動波形を説明する。図示のように、リセット期間Rにおいて横電極と縦電極に印加される波形は、図3及び図7においてX電極とY電極に印加される波形と類似している。したがって、リセット期間では前のサブフィールドの点灯セルの壁電荷を消去すると共に、全セルに同じ壁電荷を形成する。
【0071】
アドレス期間Aでは、横電極にバイアス電圧−Vyを、縦電極にグランド電位を印加した状態で、電圧−Vsのスキャンパルスを印加位置を順次変化させながら横電極に印加し、スキャンパルスに同期して電圧VAのアドレスパルスを点灯セルの縦電極に印加する。これにより、点灯セルでアドレス放電が発生して選択的にサステイン放電を発生させるための壁電荷が形成される。この場合は、点灯セルの横電極の近傍に正の壁電荷が、縦電極の近傍に負の壁電荷が形成される。
【0072】
サステイン期間Sでは、電圧Vsのサステインパルスを横電極に、電圧−Vsのサステインパルスを縦電極に印加する。これに壁電荷による電圧が加算されて放電開始電圧を超え、サステイン放電が発生する。このサステイン放電により壁電荷の極性が反転するので、次に極性を反転したサステインパルスを印加すると再びサステイン放電が発生する。それ以降、極性を反転しながらサステインパルスを繰り返し印加するとサステイン放電が繰り返される。
【0073】
SF2は、SF3においてサステイン期間Sを設けない点が異なる。これにより、アドレス期間Aでサステイン放電のための壁電荷が形成されるが、サステイン放電は行われないので、SF2はSF3よりサステイン放電による輝度分だけ輝度が低い。
【0074】
SF1は、SF2において、スキャンパルスの電圧が−Vsから−Vs1(Vs1はVsより小さい)に、アドレスパルスの電圧がVAからVA1(VA1はVAより小さい)に変更された点が異なる。これにより、点灯セルにおけるアドレス放電時に横電極と縦電極間に印加される電圧が小さくなり、アドレス放電の強度が低下して、SF1の輝度はSF2の輝度より、アドレス放電の強度低下の分だけ低くなる。
【0075】
以上説明したように、第3実施例のPDP装置のサブフィールド構成では、サステイン期間を有する最小輝度のサブフィールドより、更に輝度の小さいサブフィールドが2段階で設けられているため、低輝度階調の表現能力が向上する。
【産業上の利用可能性】
【0076】
本発明によれば、プラズマディスプレイ装置の表示品質を向上でき、特にCRTに比べてPDP装置が劣っているとされる低輝度階調の表現能力が向上するので、プラズマディスプレイ装置の一層の普及に役立つ。
【符号の説明】
【0077】
1…前面基板
2…背面基板
11…第1(X)電極
12…第2(Y)電極
15…第3(アドレス)電極
30…プラズマディスプレイパネル
31…アドレスドライバ
32…Yスキャンドライバ
33…Yサステイン回路
34…Xサステイン回路
【特許請求の範囲】
【請求項1】
第1の基板上に並行に配置された第1及び第2の電極群と、前記第1の基板に対向する第2の基板上に前記第1及び第2の電極群に対して交差するように配置された第3の電極群とを備え、
1フレームを複数のサブフィールドで構成し、前記複数のサブフィールドは、
点灯すべきセルを選択するために前記第2の電極群にスキャンパルスを印加し前記第3の電極群にアドレスパルスを印加するアドレス期間と、前記第1及び第2の電極群に前記点灯表示のためのサステインパルスを印加するサステイン期間とを含む第1のサブフィールド群と、
前記サステイン期間を伴わずに前記アドレス期間を含む第2のサブフィールド群とを備え、
前記第2のサブフィールド群は、前記アドレス期間の前記第2及び第3の電極群に前記スキャンパルス及び前記アドレスパルスを印加する際の前記第1の電極に印加する電圧値を、前記第2のサブフィールド群に含まれる少なくとも2つのサブフィールドで互いに異なるようにすることを特徴とするプラズマディスプレイ装置。
【請求項2】
前記第2のサブフィールド群での前記アドレス期間に前記第1の電極群に印加する電圧値のうちの高い電圧値を、前記第1のサブフィールド群での前記アドレス期間に前記第1の電極群に印加する電圧値と同じ電圧値とし、
前記第2のサブフィールド群での前記アドレス期間に前記第1の電極群に印加する電圧値のうちの低い電圧値を、グランド電位とすることを特徴とする請求項1に記載のプラズマディスプレイ装置。
【請求項3】
前記第2のサブフィールド群での前記アドレス期間に前記第1の電極群に印加する電圧値のうちの高い電圧値を、前記第1のサブフィールド群での前記アドレス期間に前記第1の電極群に印加する電圧値と同じ電圧値とし、
前記第2のサブフィールド群での前記アドレス期間に前記第1の電極群に印加する電圧値のうちの低い電圧値を、前記第2の電極群における前記アドレス期間の非選択電位とすることを特徴とする請求項1に記載のプラズマディスプレイ装置。
【請求項4】
前記第2のサブフィールド群のサブフィールドは、前記第1のサブフィールド群のサブフィールドよりも輝度重みが小さく、かつ輝度重みの最も小さな前記サブフィールドの前記アドレス期間に前記第1の電極に印加する電圧値を前記低い電圧値とすることを特徴とする請求項1〜3のいずれか一項に記載のプラズマディスプレイ装置。
【請求項1】
第1の基板上に並行に配置された第1及び第2の電極群と、前記第1の基板に対向する第2の基板上に前記第1及び第2の電極群に対して交差するように配置された第3の電極群とを備え、
1フレームを複数のサブフィールドで構成し、前記複数のサブフィールドは、
点灯すべきセルを選択するために前記第2の電極群にスキャンパルスを印加し前記第3の電極群にアドレスパルスを印加するアドレス期間と、前記第1及び第2の電極群に前記点灯表示のためのサステインパルスを印加するサステイン期間とを含む第1のサブフィールド群と、
前記サステイン期間を伴わずに前記アドレス期間を含む第2のサブフィールド群とを備え、
前記第2のサブフィールド群は、前記アドレス期間の前記第2及び第3の電極群に前記スキャンパルス及び前記アドレスパルスを印加する際の前記第1の電極に印加する電圧値を、前記第2のサブフィールド群に含まれる少なくとも2つのサブフィールドで互いに異なるようにすることを特徴とするプラズマディスプレイ装置。
【請求項2】
前記第2のサブフィールド群での前記アドレス期間に前記第1の電極群に印加する電圧値のうちの高い電圧値を、前記第1のサブフィールド群での前記アドレス期間に前記第1の電極群に印加する電圧値と同じ電圧値とし、
前記第2のサブフィールド群での前記アドレス期間に前記第1の電極群に印加する電圧値のうちの低い電圧値を、グランド電位とすることを特徴とする請求項1に記載のプラズマディスプレイ装置。
【請求項3】
前記第2のサブフィールド群での前記アドレス期間に前記第1の電極群に印加する電圧値のうちの高い電圧値を、前記第1のサブフィールド群での前記アドレス期間に前記第1の電極群に印加する電圧値と同じ電圧値とし、
前記第2のサブフィールド群での前記アドレス期間に前記第1の電極群に印加する電圧値のうちの低い電圧値を、前記第2の電極群における前記アドレス期間の非選択電位とすることを特徴とする請求項1に記載のプラズマディスプレイ装置。
【請求項4】
前記第2のサブフィールド群のサブフィールドは、前記第1のサブフィールド群のサブフィールドよりも輝度重みが小さく、かつ輝度重みの最も小さな前記サブフィールドの前記アドレス期間に前記第1の電極に印加する電圧値を前記低い電圧値とすることを特徴とする請求項1〜3のいずれか一項に記載のプラズマディスプレイ装置。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【公開番号】特開2009−199088(P2009−199088A)
【公開日】平成21年9月3日(2009.9.3)
【国際特許分類】
【出願番号】特願2009−94535(P2009−94535)
【出願日】平成21年4月9日(2009.4.9)
【分割の表示】特願2003−397220(P2003−397220)の分割
【原出願日】平成15年11月27日(2003.11.27)
【出願人】(599132708)日立プラズマディスプレイ株式会社 (328)
【Fターム(参考)】
【公開日】平成21年9月3日(2009.9.3)
【国際特許分類】
【出願日】平成21年4月9日(2009.4.9)
【分割の表示】特願2003−397220(P2003−397220)の分割
【原出願日】平成15年11月27日(2003.11.27)
【出願人】(599132708)日立プラズマディスプレイ株式会社 (328)
【Fターム(参考)】
[ Back to top ]