プリディストーション方式の歪補償装置
【課題】増幅器で発生する歪をプリディストーション方式により補償する歪補償装置で、歪補償精度を向上させる。
【解決手段】メモリレスプリディストーション手段２１〜２３を有するとともに、メモリプリディストーション手段として、１段以上の遅延処理部、加算手段４４、歪付与手段４５を有する。遅延処理部のそれぞれは、入力信号のレベルの値を出力するか否かが切り替え可能である遅延選択手段３２〜３４、遅延選択手段から出力されたレベルの値に応じた補正値を出力するテーブル手段３５、３８、４１、テーブル手段から出力された補正値をサンプル単位の所定時間だけ遅延させて出力する遅延手段３６、３９、４２、テーブル手段から出力された補正値と遅延手段から出力された補正値との差分を検出して当該差分を加算手段４４へ出力する差分検出手段３７、４０、４３を備える。
【解決手段】メモリレスプリディストーション手段２１〜２３を有するとともに、メモリプリディストーション手段として、１段以上の遅延処理部、加算手段４４、歪付与手段４５を有する。遅延処理部のそれぞれは、入力信号のレベルの値を出力するか否かが切り替え可能である遅延選択手段３２〜３４、遅延選択手段から出力されたレベルの値に応じた補正値を出力するテーブル手段３５、３８、４１、テーブル手段から出力された補正値をサンプル単位の所定時間だけ遅延させて出力する遅延手段３６、３９、４２、テーブル手段から出力された補正値と遅延手段から出力された補正値との差分を検出して当該差分を加算手段４４へ出力する差分検出手段３７、４０、４３を備える。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、入力信号を増幅する増幅器で発生する歪の逆特性を有する歪（予歪）を与えて歪補償するプリディストーション技術に関し、特に、例えば、プリディストーション方式の歪補償を用いた送信増幅器などにおいて、メモリ効果の補償で考慮する過去の入力サンプル数の範囲を適切に設定し、増幅器のばらつきに影響されることなく効率的な歪補償を行い、歪補償精度を向上させることができるプリディストーション方式の歪補償装置に関する。
【背景技術】
【０００２】
移動通信システムに備えられた基地局装置では、物理的に遠く離れた移動局装置の所まで無線信号を到達させる必要があるため、信号を増幅器で大幅に増幅することが必要となる。しかしながら、増幅器はアナログデバイスであるため、その入出力特性は非線形な関数となる。特に、飽和点と呼ばれる増幅限界以降では、増幅器に入力される電力が増大しても出力電力がほぼ一定となる。そして、この非線形な出力によって非線形歪が発生させられる。増幅前の送信信号は希望信号帯域外の信号成分が帯域制限フィルタによって低レベルに抑えられるが、増幅器通過後の信号では非線形歪が発生して希望信号帯域外（隣接チャネル）へ信号成分が漏洩する。隣接チャネルヘの電力の漏洩は他システムヘの無線通信の妨害となることから、隣接チャネルヘの漏洩電力の大きさは厳しく規定されており、このような隣接チャネル漏洩電力をいかにして削減するかが大きな問題となっている。
【０００３】
歪補償方式の一つにプリディストーション方式があり、近年では増幅効率を重要視するため、ＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）やＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ Ｓｐｅｃｉｆｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）などのデジタル回路内で構成でき、精度の高い歪補償を行うことができるデジタルプリディストーション方式がよく用いられている。
【０００４】
プリディストーション方式で歪を低く抑えるためには、プリディストータにより瞬時電力に対する増幅器のＡＭ（Ａｍｐｌｉｔｕｄｅ Ｍｏｄｕｌａｔｉｏｎ）／ＡＭ特性、ＡＭ／ＰＭ（Ｐｈａｓｅ Ｍｏｄｕｌａｔｉｏｎ）特性の逆特性の歪を予め与えておき、逆特性を与えた信号を増幅器に入力することを行い、これによって、増幅器の出力は非線形な領域が相殺されて線形な特性となり、効率を高く保ったまま歪を低く抑えることが可能となる。最近では、送信信号の帯域が広帯域化するのに伴って、瞬時電力に対する逆特性を与えるだけでは、十分な歪補償結果を得ることができず、メモリ効果と呼ばれる過去の入力の影響を持つように見える現象の対策が必須となってきており、プリディストーション回路においても過去の入力も考慮して歪補償を行わなければならない。
【０００５】
図４には、背景技術に係るプリディストーション歪補償機能付き増幅装置の構成例を示してある。本例のプリディストーション歪補償機能付き増幅装置は、例えば、基地局装置の送信機に設けられている。
本例のプリディストーション歪補償機能付き増幅装置は、デジタル変調部２０１、プリディストーション部（本例では、デジタルの処理部）２０２、Ｄ／Ａ（Ｄｉｇｉｔａｌ ｔｏ Ａｎａｌｏｇ）コンバータからなるＤ／Ａコンバータ部２０３、周波数変換部２０４、増幅器からなる増幅部２０５、アンテナ２０６、周波数変換部２０７、Ａ／Ｄ（Ａｎａｌｏｇ ｔｏ Ｄｉｇｉｔａｌ）コンバータからなるＡ／Ｄコンバータ部２０８、信号同期部２０９、歪補償制御部２１０、方向性結合器２１１を備えている。
【０００６】
本例のプリディストーション歪補償機能付き増幅装置における動作の一例を示す。
デジタル変調部２０１は、入力されるＩ成分及びＱ成分からなるベースバンド信号（送信対象となる信号）に対して、帯域制限や、各キャリア周波数についてのデジタル直交変調を行い、マルチキャリア合成を行い、これらの処理結果の信号をプリディストーション部２０２及び歪補償制御部２１０へ出力する。
プリディストーション部２０２は、増幅部２０５で発生する非線形特性の逆特性を入力信号に与えて、Ｄ／Ａコンバータ部２０３へ出力する。
【０００７】
その後、Ｄ／Ａコンバータ部２０３は、入力信号をデジタル信号からアナログ信号へ変換して、周波数変換部２０４へ出力する。
周波数変換部２０４は、入力信号を無線周波数（ＲＦ：Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ）帯の信号へ周波数変換して増幅部２０５へ出力する。
増幅部２０６は、入力信号を増幅して、アンテナ２０６へ出力する。これにより、増幅部２０５からの出力信号は、増幅部２０５で発生する歪が予めプリディストーション部２０２で与えられた歪と相殺される形で歪の無い信号となって、アンテナ２０６から無線により送信出力される。
【０００８】
方向性結合器２１１は、増幅部２０５からの出力信号の一部をフィードバック信号として抽出して、周波数変換部２０７へ出力する。
周波数変換部２０７は、入力信号を中間周波数（ＩＦ：Ｉｎｔｅｒｍｅｄｉａｔｅ Ｆｒｅｑｕｅｎｃｙ）帯の信号へ周波数変換して、Ａ／Ｄコンバータ部２０８へ出力する。
Ａ／Ｄコンバータ部２０８は、入力信号をアナログ信号からデジタル信号へ変換して、信号同期部２０９へ出力する。
【０００９】
信号同期部２０９は、Ａ／Ｄコンバータ部２０８からの入力信号（フィードバック信号）と本例のプリディストーション歪補償機能付き増幅装置への入力側の入力信号（例えば、デジタル変調部２０１からの出力信号）との間のレベル、遅延、位相差を補正して、これらの処理後のフィードバック信号（Ｉ成分及びＱ成分からなるもの）を歪補償増幅部２１０へ出力する。
歪補償制御部２１０は、デジタル変調部２０１からの入力信号と信号同期部２０９からの入力信号（フィードバック信号）とを比較して、これらの誤差が小さくなるような補正パラメータをプリディストーション部２０２に対して設定や更新する。これにより、温度変化などに追従するための適応制御が行われる。
【００１０】
図５及び図６を参照して、図４に示されるプリディストーション部２０２の構成例を示す。
なお、いずれの構成においても、プリディストーション部３０１、４０１（図４に示されるプリディストーション部２０２に対応するもの）は、瞬時電力に対するＡＭ／ＡＭ特性、ＡＭ／ＰＭ特性の非線形性を補償するメモリレスプリディストーション部（メモリレスＰＤ）３１１、４１１と、過去の入力に影響されるメモリ効果による歪を補償するメモリプリディストーション部（メモリＰＤ）３１２、４１２を備えて構成される。
【００１１】
図５には、背景技術に係るプリディストーション部３０１の第１の構成例を示してあり、また、デジタル変調部２０１、Ｄ／Ａコンバータ部２０３、歪補償制御部２１０を示してある。
本例のプリディストーション部３０１は、メモリレスＰＤ３１１、メモリＰＤ３１２を備えている。
メモリレスＰＤ３１１は、電力検出部（第１の電力検出部）３２１、メモリレスＬＵＴ（Ｌｏｏｋ Ｕｐ Ｔａｂｌｅ）３２２、複素乗算部３２３を備えている。
メモリＰＤ３１２は、電力検出部（第２の電力検出部）３３１、メモリＬＵＴ３３２、１サンプル遅延部３３３、差分計算部３３４、複素乗算部３３５を備えている。
【００１２】
本例のプリディストーション部３０１における動作の一例を示す。
メモリレスＰＤ３１１における動作の例を示す。
デジタル変調部２０１からのＩ成分及びＱ成分の信号が、電力検出部３２１、複素乗算部３２３に入力される。
電力検出部３２１は、入力されたＩ、Ｑデジタルデータの信号に対して、信号のレベル（例えば、電力値又は振幅値）を計算し、その結果をメモリレスＬＵＴ３２２へ出力する。
【００１３】
メモリレスＬＵＴ３２２は、電力検出部３２１で計算された信号レベルに対応した補正値（Ｉ成分及びＱ成分からなるもの）を複素乗算部３２３へ出力する。ここで、メモリレスＬＵＴ３２２は、信号レベルと補正値との対応をメモリに記憶している。
複素乗算部３２３は、デジタル変調部２０１からの入力信号とメモリレスＬＵＴ３２２からの補正値との複素乗算を行うことで、ＡＭ／ＡＭ特性、ＡＭ／ＰＭ特性の歪補償を行い、その結果をメモリＰＤ３１２へ送信（出力）する。
【００１４】
メモリＰＤ３１２における動作の例を示す。
メモリレスＰＤ３１１の複素乗算部３２３からのＩ成分及びＱ成分からなる出力信号が、電力検出部３３１、複素乗算部３３５に入力される。
電力検出部３３１は、入力されたＩ、Ｑデジタル信号に対して、信号のレベル（例えば、電力値又は振幅値）を計算し、その結果をメモリＬＵＴ３３２へ出力する。
メモリＬＵＴ３３２は、電力検出部３３１で計算された信号レベルに対応した補正値（Ｉ成分及びＱ成分からなるもの）を１サンプル遅延部３３３、差分計算部３３４へ出力する。ここで、メモリＬＵＴ３３２は、信号レベルと補正値との対応をメモリに記憶している。
【００１５】
１サンプル遅延部３３３は、メモリＬＵＴ３３２からの入力信号を１サンプル分遅延させて、差分計算部３３４へ出力する。
差分計算部３３４は、メモリＬＵＴ３３２からの入力信号と１サンプル遅延部３３３からの入力信号との差分を取り、その結果の信号（Ｉ成分及びＱ成分からなるもの）を複素乗算部３３５へ出力する。
複素乗算部３３５は、メモリレスＰＤ３１１の複素乗算部３２３からの入力信号と差分計算部３３４からの入力信号（差分値）との複素乗算を行うことで、メモリ効果の補償を行い、その結果の信号（Ｉ成分及びＱ成分からなるもの）をＤ／Ａコンバータ部２０３へ出力する。
【００１６】
ここで、メモリレスＰＤ３１１のメモリレスＬＵＴ３２２やメモリＰＤ３１２のメモリＬＵＴ３３２の記憶内容（信号レベルと補正値との対応）は、歪補償制御部２１０により、入力側からの入力信号とフィードバック信号との誤差が小さくなるように、適応的に更新される。
【００１７】
図６には、背景技術に係るプリディストーション部４０１の第２の構成例を示してあり、また、デジタル変調部２０１、Ｄ／Ａコンバータ部２０３、歪補償制御部２１０を示してある。
本例のプリディストーション部４０１は、メモリレスＰＤ４１１、メモリＰＤ４１２、電力検出部４２１、補償データ加算部４２９、複素乗算部４３０を備えている。
メモリレスＰＤ４１１は、メモリレスＬＵＴ４２２を備えている。
メモリＰＤ４１２は、１サンプル遅延部４２３、メモリＬＵＴ（第１のメモリＬＵＴ）４２４、２サンプル遅延部４２５、メモリＬＵＴ（第２のメモリＬＵＴ）４２６、３サンプル遅延部４２７、メモリＬＵＴ（第３のメモリＬＵＴ）４２８を備えている。
【００１８】
本例のプリディストーション部４０１における動作の一例を示す。
デジタル変調部２０１から入力されたＩ、Ｑデジタルデータの信号（Ｉ成分及びＱ成分の信号）が、電力検出部４２１、複素乗算部４３０に入力される。
電力検出部４２１は、入力されたＩ、Ｑデジタルデータの信号に対して、信号のレベル（例えば、電力値又は振幅値）を計算し、その結果を出力する。電力検出部４２１からの出力は、分配されて、メモリレスＰＤ４１１のメモリレスＬＵＴ４２２、及び、メモリＰＤ４１２の１サンプル遅延部４２３、２サンプル遅延部４２５、３サンプル遅延部４２７に入力される。
【００１９】
メモリレスＰＤ４１１では、メモリレスＬＵＴ４２２は、電力検出部４２１で計算された信号レベルに対応した補正値（Ｉ成分及びＱ成分からなるもの）を補償データ加算部４２９へ出力する。これにより、ＡＭ／ＡＭ特性、ＡＭ／ＰＭ特性の逆特性を与える。ここで、メモリレスＬＵＴ４２２は、信号レベルと補正値との対応をメモリに記憶している。
【００２０】
メモリＰＤ４１２では、１サンプル遅延部４２３は、電力検出部４２１から入力された信号レベルを１サンプル分遅延させて、メモリＬＵＴ４２４へ出力する。
メモリＬＵＴ４２４は、１サンプル遅延部４２３から入力された信号レベルに対応した補正値（Ｉ成分及びＱ成分からなるもの）を補償データ加算部４２９へ出力する。
また、２サンプル遅延部４２５は、電力検出部４２１から入力された信号レベルを２サンプル分遅延させて、メモリＬＵＴ４２６へ出力する。
メモリＬＵＴ４２６は、２サンプル遅延部４２５から入力された信号レベルに対応した補正値（Ｉ成分及びＱ成分からなるもの）を補償データ加算部４２９へ出力する。
また、３サンプル遅延部４２７は、電力検出部４２１から入力された信号レベルを３サンプル分遅延させて、メモリＬＵＴ４２８へ出力する。
メモリＬＵＴ４２８は、３サンプル遅延部４２７から入力された信号レベルに対応した補正値（Ｉ成分及びＱ成分からなるもの）を補償データ加算部４２９へ出力する。
これらにより、メモリ効果の逆特性を与える。
【００２１】
補償データ加算部４２９は、各ＬＵＴ４２２、４２４、４２６、４２８から入力された補正値を加算して、その結果（Ｉ成分及びＱ成分からなるもの）を複素乗算部４３０へ出力する。
複素乗算部４３０は、デジタル変調部２０１からの入力信号と補償データ加算部４２９からの入力信号との複素乗算を行うことで、メモリレスとメモリ効果の歪補償を行い、その結果の信号（Ｉ成分及びＱ成分からなるもの）をＤ／Ａコンバータ部２０３へ出力する。
【００２２】
ここで、メモリレスＰＤ４１１のメモリレスＬＵＴ４２２やメモリＰＤ４１２のメモリＬＵＴ４２４、メモリＬＵＴ４２６、メモリＬＵＴ４２８の記憶内容（信号レベルと補正値との対応）は、歪補償制御部２１０により、入力側からの入力信号とフィードバック信号との誤差が小さくなるように、適応的に更新される。
【００２３】
なお、本例のメモリＰＤ４１２では、３サンプル前の信号まで考慮した場合を示したが、デジタル回路内に遅延部とＬＵＴを増やすことによって、更に過去の信号まで考慮して歪補償を行うことができる。
【先行技術文献】
【特許文献】
【００２４】
【特許文献１】特開２００７−２４３５４９号公報
【発明の概要】
【発明が解決しようとする課題】
【００２５】
図５や図６に示されるようなプリディストーション部３０１、４０１に関して、それぞれの従来手法では、メモリＰＤ３１２、４１２でどのくらい過去の時間まで考慮に入れるかが問題となる。例えば、図５に示される構成のように考慮する過去の入力が少な過ぎると、歪補償性能が十分に得られず、図６に示される構成のように考慮する過去の入力が多過ぎてもパラメータが膨大になってしまうことにより、収束するまでの時間が長くなる、或いは、収束しないといった問題が考えられる。
【００２６】
ここで、考慮に入れるべき過去の入力は、増幅器のデバイスや調整のばらつきによって変わる可能性があるが、従来では、適応的に制御するのではなく、予め回路として搭載していなければならなかったため、歪補償の対象となる増幅器のばらつきに対応することができなかった。
【００２７】
本発明は、このような従来の事情に鑑み為されたもので、例えば、プリディストーション方式の歪補償を用いた送信増幅器などにおいて、メモリ効果の補償で考慮する過去の入力サンプル数の範囲を適切に設定し、増幅器のばらつきに影響されることなく効率的な歪補償を行い、歪補償精度を向上させることができるプリディストーション方式の歪補償装置を提供することを目的とする。
【課題を解決するための手段】
【００２８】
（以下、図１に対応した構成例）
上記目的を達成するため、本発明では、増幅器で発生する歪をプリディストーション方式により補償するプリディストーション方式の歪補償装置において、次のような構成とした。
すなわち、メモリレスプリディストーション手段が、ＡＭ／ＡＭ特性及びＡＭ／ＰＭ特性の歪補償に関して、入力信号のレベルの値に応じた歪（プリディストーションのための予歪）を当該入力信号に与える。
また、メモリプリディストーション手段が、メモリ効果の歪補償に関して、入力信号のレベルの値に応じた歪（プリディストーションのための予歪）を当該入力信号に与える。このメモリプリディストーション手段では、１段以上の遅延処理部を備えており、加算手段が全ての遅延処理部からの出力（差分）を加算（合成）し、歪付与手段が当該加算手段による加算結果に応じた歪（プリディストーションのための予歪）を前記入力信号に与える。
【００２９】
前記遅延処理部のそれぞれでは、遅延選択手段が前記入力信号のレベルの値を出力するか否かが切り替え可能であり、テーブル手段が当該遅延選択手段から出力されたレベルの値に応じた補正値を出力し、遅延手段が当該テーブル手段から出力された補正値をサンプル単位の所定時間だけ遅延させて出力し、差分検出手段が前記テーブル手段から出力された補正値と前記遅延手段から出力された補正値との差分を検出して当該差分を前記加算手段へ出力する。
【００３０】
また、前記遅延処理部のそれぞれに備えられた遅延選択手段は、次段の遅延処理部がある場合には、前記入力信号のレベルの値を出力する状態において、当該次段の遅延処理部に備えられた遅延選択手段へ前記入力信号のレベルの値を出力する。
また、前記遅延処理部が２段以上ある場合には、前記遅延処理部のそれぞれに備えられた遅延手段は、前記遅延処理部のそれぞれ毎に異なる時間だけ前記テーブル手段から出力された補正値を遅延させる。
【００３１】
従って、遅延処理部のそれぞれに備えられた遅延選択手段からの出力の有無を切り替えることにより、例えば、プリディストーション方式の歪補償を用いた送信増幅器などにおいて、メモリ効果の補償で考慮する過去の入力サンプル数の範囲を適切に設定し、増幅器のばらつきに影響されることなく効率的な歪補償を行い、歪補償精度を向上させることができる。
【００３２】
ここで、メモリレスプリディストーション手段は、例えば、入力信号のレベルの値を検出するレベル検出手段と、当該レベル検出手段により検出されたレベルの値に応じた補正値を出力するテーブル手段と、当該テーブル手段から出力された補正値に応じた歪（プリディストーションのための予歪）を前記入力信号に与える歪付与手段と、を備える。
【００３３】
また、メモリプリディストーション手段は、例えば、入力信号のレベルの値を検出するレベル検出手段を備える。
また、メモリプリディストーション手段に設けられる１段以上の遅延処理部としては、例えば、１段の遅延処理部が設けられる構成が用いられてもよく、好ましくは、２段以上の遅延処理部が設けられる構成が用いられる。遅延処理部の段数は、任意であってもよい。
また、遅延処理部が２段以上設けられる場合には、一例として、遅延手段の遅延時間（サンプル単位の所定時間）について、１段目は１サンプル分の時間、２段目は２サンプル分の時間というように、ｉ（ｉは１以上の整数値）段目はｉサンプル分の時間とする構成を用いることができる。
【００３４】
なお、メモリレスプリディストーション手段とメモリプリディストーション手段との配置関係としては、例えば、メモリレスプリディストーション手段の後段にメモリプリディストーション手段を配置する構成が用いられてもよく、或いは、メモリプリディストーション手段の後段にメモリレスプリディストーション手段を配置する構成が用いられてもよい。
【００３５】
また、一構成例として、歪補償装置は、メモリレスプリディストーション手段に備えられるテーブル手段の記憶内容（信号のレベルの値と補正値との対応）や、メモリプリディストーション手段に備えられるテーブル手段の記憶内容（信号のレベルの値と補正値との対応）を更新する更新制御手段を備える。この更新の制御は、種々な情報に基づいて行われてもよく、例えば、歪補償後の信号（フィードバック信号）と入力信号との誤差又は歪補償後の信号に含まれる残歪（補償しきれずに残った歪）の量などに基づいて、歪補償の精度を更に向上させるように行われる。
【００３６】
また、一構成例として、歪補償装置は、遅延処理部のそれぞれに備えられる遅延選択手段からの出力の有無（オン／オフ）を切り替える遅延選択制御手段を備える。この制御は、種々な情報に基づいて行われてもよく、例えば、歪補償後の信号（フィードバック信号）と入力信号との誤差又は歪補償後の信号に含まれる残歪（補償しきれずに残った歪）の量などに基づいて、十分な歪補償の精度を実現するように行われる。一例として、初期状態では全ての遅延処理部の遅延選択手段の出力を無し（オフ）に設定し、そして、１段目の遅延処理部から段数の順に、歪補償の精度が不十分であると判定した場合に、次の段の遅延処理部の遅延選択手段の出力を有り（オン）に切り替えていくような制御手法を用いることができる。
（以上、図１に対応した構成例）
【００３７】
（以下、図３に対応した構成例）
上記目的を達成するため、本発明では、増幅器で発生する歪をプリディストーション方式により補償するプリディストーション方式の歪補償装置において、次のような構成とした。
すなわち、メモリレスプリディストーション手段が、ＡＭ／ＡＭ特性及びＡＭ／ＰＭ特性の歪補償に関して、入力信号のレベルの値に応じた補正値を出力する。
メモリプリディストーション手段を構成する１段以上の遅延処理部が、メモリ効果の歪補償に関して、前記入力信号のレベルの値に応じた補正値を出力する。
加算手段が、前記メモリレスプリディストーション手段から出力された補正値及び前記メモリプリディストーション手段を構成する全ての遅延処理部から出力された補正値を加算（合成）する。
歪付与手段が、前記加算手段による加算結果に応じた歪（プリディストーションのための予歪）を前記入力信号に与える。
【００３８】
前記遅延処理部のそれぞれでは、遅延選択手段が前記入力信号のレベルの値を出力するか否かが切り替え可能であり、遅延手段が当該遅延選択手段から出力されたレベルの値をサンプル単位の所定時間だけ遅延させて出力し、テーブル手段が当該遅延手段から出力されたレベルの値に応じた補正値を出力する。
【００３９】
また、前記遅延処理部のそれぞれに備えられた遅延選択手段は、次段の遅延処理部がある場合には、前記入力信号のレベルの値を出力する状態において、当該次段の遅延処理部に備えられた遅延選択手段へ前記入力信号のレベルの値を出力する。
また、前記遅延処理部が２段以上ある場合には、前記遅延処理部のそれぞれに備えられた遅延手段は、前記遅延処理部のそれぞれ毎に異なる時間だけ前記遅延選択手段から出力されたレベルの値を遅延させる。
【００４０】
従って、遅延処理部のそれぞれに備えられた遅延選択手段からの出力の有無を切り替えることにより、例えば、プリディストーション方式の歪補償を用いた送信増幅器などにおいて、メモリ効果の補償で考慮する過去の入力サンプル数の範囲を適切に設定し、増幅器のばらつきに影響されることなく効率的な歪補償を行い、歪補償精度を向上させることができる。
【００４１】
ここで、メモリレスプリディストーション手段やメモリプリディストーション手段は、例えば、入力信号のレベルの値を検出するレベル検出手段を備え、また、このようなレベル検出手段は、メモリレスプリディストーション手段とメモリプリディストーション手段とで共通なものを備えることが可能である。
また、メモリレスプリディストーション手段は、例えば、入力信号のレベルの値に応じた補正値を出力するテーブル手段を備える。
【００４２】
また、メモリプリディストーション手段に設けられる１段以上の遅延処理部としては、例えば、１段の遅延処理部が設けられる構成が用いられてもよく、好ましくは、２段以上の遅延処理部が設けられる構成が用いられる。遅延処理部の段数は、任意であってもよい。
また、遅延処理部が２段以上設けられる場合には、一例として、遅延手段の遅延時間（サンプル単位の所定時間）について、１段目は１サンプル分の時間、２段目は２サンプル分の時間というように、ｉ（ｉは１以上の整数値）段目はｉサンプル分の時間とする構成を用いることができる。
【００４３】
また、一構成例として、歪補償装置は、メモリレスプリディストーション手段に備えられるテーブル手段の記憶内容（信号のレベルの値と補正値との対応）や、メモリプリディストーション手段に備えられるテーブル手段の記憶内容（信号のレベルの値と補正値との対応）を更新する更新制御手段を備える。この更新の制御は、種々な情報に基づいて行われてもよく、例えば、歪補償後の信号（フィードバック信号）と入力信号との誤差又は歪補償後の信号に含まれる残歪（補償しきれずに残った歪）の量などに基づいて、歪補償の精度を更に向上させるように行われる。
【００４４】
また、一構成例として、歪補償装置は、遅延処理部のそれぞれに備えられる遅延選択手段からの出力の有無（オン／オフ）を切り替える遅延選択制御手段を備える。この制御は、種々な情報に基づいて行われてもよく、例えば、歪補償後の信号（フィードバック信号）と入力信号との誤差又は歪補償後の信号に含まれる残歪（補償しきれずに残った歪）の量などに基づいて、十分な歪補償の精度を実現するように行われる。一例として、初期状態では全ての遅延処理部の遅延選択手段の出力を無し（オフ）に設定し、そして、１段目の遅延処理部から段数の順に、歪補償の精度が不十分であると判定した場合に、次の段の遅延処理部の遅延選択手段の出力を有り（オン）に切り替えていくような制御手法を用いることができる。
（以上、図３に対応した構成例）
【発明の効果】
【００４５】
以上説明したように、本発明に係るプリディストーション方式の歪補償装置によると、例えば、プリディストーション方式の歪補償を用いた送信増幅器などにおいて、メモリ効果の補償で考慮する過去の入力サンプル数の範囲を適切に設定し、増幅器のばらつきに影響されることなく効率的な歪補償を行い、歪補償精度を向上させることができる。
【図面の簡単な説明】
【００４６】
【図１】本発明の第１実施例に係るプリディストーション部の構成例を示す図である。
【図２】歪補償制御部により行われる処理の手順の一例を示すフローチャートの図である。
【図３】本発明の第２実施例に係るプリディストーション部の構成例を示す図である。
【図４】背景技術に係るプリディストーション歪補償機能付き増幅装置の構成例を示す図である。
【図５】背景技術に係るプリディストーション部の第１の構成例を示す図である。
【図６】背景技術に係るプリディストーション部の第２の構成例を示す図である。
【発明を実施するための形態】
【００４７】
本発明に係る実施例を図面を参照して説明する。
本実施例では、図４に示されるものと同様な構成を有するプリディストーション歪補償機能付き増幅装置に本発明を適用した場合を示し、特に、図４に示されるプリディストーション部２０２や歪補償制御部２１０の構成例や動作例を示す。
以下では、図４を参照して説明した構成や動作とは異なる部分について主に説明し、同様な部分については詳しい説明を省略する。
【実施例１】
【００４８】
本発明の第１実施例を説明する。
第１実施例では、図５に示されるプリディストーション部３０１に対応した構成例を示す。
図１には、本発明の一実施例に係るプリディストーション部１（図４に示されるプリディストーション部２０２に対応するもの）の構成例を示してあり、また、デジタル変調部２０１、Ｄ／Ａコンバータ部２０３、歪補償制御部２（図４に示される歪補償制御部２１０に対応するもの）を示してある。
【００４９】
本例のプリディストーション部１は、メモリレスＰＤ１１、メモリＰＤ１２を備えている。
メモリレスＰＤ１１は、電力検出部（第１の電力検出部）２１、歪補償テーブルを構成するメモリレスＬＵＴ２２、複素乗算部２３を備えている。
メモリＰＤ１２は、電力検出部（第２の電力検出部）３１、遅延選択部（第１の遅延選択部）３２、遅延選択部（第２の遅延選択部）３３、遅延選択部（第３の遅延選択部）３４、歪補償テーブルを構成するメモリＬＵＴ（第１のメモリＬＵＴ）３５、１サンプル遅延部３６、差分計算部（第１の差分計算部）３７、歪補償テーブルを構成するメモリＬＵＴ（第２のメモリＬＵＴ）３８、２サンプル遅延部３９、差分計算部（第２の差分計算部）４０、歪補償テーブルを構成するメモリＬＵＴ（第３のメモリＬＵＴ）４１、３サンプル遅延部４２、差分計算部（第３の差分計算部）４３、補償データ加算部４４、複素乗算部４５を備えている。
【００５０】
本例のプリディストーション部１における動作の一例を示す。
メモリレスＰＤ１１における動作の例を示す。
デジタル変調部２０１からのＩ成分及びＱ成分の信号が、電力検出部２１、複素乗算部２３に入力される。
電力検出部２１は、入力されたＩ、Ｑデジタルデータの信号に対して、信号のレベル（例えば、電力値又は振幅値）を計算し、その結果をメモリレスＬＵＴ２２へ出力する。
【００５１】
メモリレスＬＵＴ２２は、電力検出部２１で計算された信号レベルに対応した補正値（Ｉ成分及びＱ成分からなるもの）を複素乗算部２３へ出力する。ここで、メモリレスＬＵＴ２２は、信号レベルと補正値との対応をメモリに記憶している。
複素乗算部２３は、デジタル変調部２０１からの入力信号とメモリレスＬＵＴ２２からの補正値との複素乗算を行うことで、ＡＭ／ＡＭ特性、ＡＭ／ＰＭ特性の歪補償を行い、その結果をメモリＰＤ１２へ送信（出力）する。
【００５２】
メモリＰＤ１２における動作の例を示す。
メモリレスＰＤ１１の複素乗算部２３からのＩ成分及びＱ成分からなる出力信号が、電力検出部３１、複素乗算部４５に入力される。
電力検出部３１は、入力されたＩ、Ｑデジタル信号に対して、信号のレベル（例えば、電力値又は振幅値）を計算し、その結果を遅延選択部３２へ出力する。
【００５３】
遅延選択部３２では、入力データ（電力検出部３１で計算された信号レベル）を以降のブロック（処理部）に通すか否かを制御する。この制御の設定は、歪補償制御部２から遅延選択部３２に指定される。具体的には、遅延選択部３２は、過去の入力を考慮する場合（オン（ＯＮ）の場合）には、入力データ（電力検出部３１で計算された信号レベル）をそのまま後段の遅延選択部３３、メモリＬＵＴ３５へ出力し、また、過去の入力を全く考慮しない場合には、０を後段の遅延選択部３３、メモリＬＵＴ３５へ出力することによって、メモリＰＤ１２をオフ（ＯＦＦ）状態にする。
【００５４】
メモリＬＵＴ３５は、遅延選択部３２から入力された電力検出部３１で計算された信号レベルに対応した補正値（Ｉ成分及びＱ成分からなるもの）を１サンプル遅延部３６、差分計算部３７へ出力する。ここで、メモリＬＵＴ３５は、信号レベルと補正値との対応をメモリに記憶している。
１サンプル遅延部３６は、メモリＬＵＴ３５からの入力信号（入力データ）を１サンプル分遅延させて、差分計算部３７へ出力する。
差分計算部３７は、メモリＬＵＴ３５からの入力信号と１サンプル遅延部３６からの入力信号との差分を取り、その結果の信号（Ｉ成分及びＱ成分からなるもの）を補償データ加算部４４へ出力する。
【００５５】
遅延選択部３３では、入力データ（遅延選択部３２から入力された電力検出部３１で計算された信号レベル）を以降のブロック（処理部）に通すか否かを制御する。この制御の設定は、歪補償制御部２から遅延選択部３３に指定される。具体的には、遅延選択部３３は、２サンプル以上の過去の入力を考慮する場合（オンの場合）には、入力データ（電力検出部３１で計算された信号レベル）をそのまま後段の遅延選択部３４、メモリＬＵＴ３８へ出力し、また、２サンプル以上の過去の入力を考慮しない場合には、０を後段の遅延選択部３４、メモリＬＵＴ３８へ出力することによって、メモリＰＤ１２において２サンプル以上の過去の入力に依存するブロック（処理部）をオフ状態にする。
【００５６】
メモリＬＵＴ３８は、遅延選択部３３から入力された電力検出部３１で計算された信号レベルに対応した補正値（Ｉ成分及びＱ成分からなるもの）を２サンプル遅延部３９、差分計算部４０へ出力する。ここで、メモリＬＵＴ３８は、信号レベルと補正値との対応をメモリに記憶している。
２サンプル遅延部３９は、メモリＬＵＴ３８からの入力信号（入力データ）を２サンプル分遅延させて、差分計算部４０へ出力する。
差分計算部４０は、メモリＬＵＴ３８からの入力信号と２サンプル遅延部３９からの入力信号との差分を取り、その結果の信号（Ｉ成分及びＱ成分からなるもの）を補償データ加算部４４へ出力する。
【００５７】
遅延選択部３４では、入力データ（遅延選択部３３から入力された電力検出部３１で計算された信号レベル）を以降のブロック（処理部）に通すか否かを制御する。この制御の設定は、歪補償制御部２から遅延選択部３４に指定される。具体的には、遅延選択部３４は、３サンプル以上の過去の入力を考慮する場合（オンの場合）には、入力データ（電力検出部３１で計算された信号レベル）をそのまま後段のメモリＬＵＴ４１へ出力し、また、３サンプル以上の過去の入力を考慮しない場合には、０を後段のメモリＬＵＴ４１へ出力することによって、メモリＰＤ１２において３サンプル以上の過去の入力に依存するブロック（処理部）をオフ状態にする。
【００５８】
メモリＬＵＴ４１は、遅延選択部３４から入力された電力検出部３１で計算された信号レベルに対応した補正値（Ｉ成分及びＱ成分からなるもの）を３サンプル遅延部４２、差分計算部４３へ出力する。ここで、メモリＬＵＴ４１は、信号レベルと補正値との対応をメモリに記憶している。
３サンプル遅延部４２は、メモリＬＵＴ４１からの入力信号（入力データ）を３サンプル分遅延させて、差分計算部４３へ出力する。
差分計算部４３は、メモリＬＵＴ４１からの入力信号と３サンプル遅延部４２からの入力信号との差分を取り、その結果の信号（Ｉ成分及びＱ成分からなるもの）を補償データ加算部４４へ出力する。
【００５９】
なお、本例のメモリＰＤ１２では、３サンプル前の信号まで考慮した場合を示したが、例えば、デジタル回路内に遅延選択部、メモリＬＵＴ、遅延部、差分計算部を増やすことによって、更に過去の信号まで考慮して歪補償を行うことができる。
【００６０】
補償データ加算部４４は、全ての差分計算部３７、４０、４３からの入力信号（全ての分岐の出力）を加算して、その結果の信号（Ｉ成分及びＱ成分からなるもの）を複素乗算部４５へ出力する。
複素乗算部４５は、メモリレスＰＤ１１の複素乗算部２３からの入力信号と補償データ加算部４４からの入力信号（差分値の加算結果からなるメモリ効果歪の補償用データ）との複素乗算を行うことで、メモリ効果の補償を行い、その結果の信号（Ｉ成分及びＱ成分からなるもの）をＤ／Ａコンバータ部２０３へ出力する。
【００６１】
ここで、各ＬＵＴ２２、３５、３８、４１の補正パラメータの設定や更新や、各遅延選択部３２、３３、３４のオン／オフの設定は、歪補償制御部２により行われる。
具体的には、メモリレスＰＤ１１のメモリレスＬＵＴ２２やメモリＰＤ１２のメモリＬＵＴ３５、３８、４１の記憶内容（信号レベルと補正値との対応）が、それぞれ、歪補償制御部２により、入力側からの入力信号とフィードバック信号との誤差が小さくなるように、適応的に更新される。
また、各遅延選択部３２、３３、３４のオン／オフの状態が、それぞれ、歪補償制御部２により設定される。
【００６２】
図２を参照して、本例のプリディストーション部１において、歪補償制御部２により行われる処理の手順の一例を示す。
まず、起動すると、初期状態として、メモリレスＰＤ１１のみを動作させるために、全ての遅延選択部３２、３３、３４をオフ状態にする（ステップＳ１）。これにより、メモリレスＰＤ１１のみが動作し、メモリレスＰＤ１１の適応更新を行って、メモリレスＬＵＴ２２を更新する（ステップＳ２）。
【００６３】
そして、入力側からの入力信号（送信信号）とフィードバック信号との誤差の改善量が所定の閾値未満（又は、「所定の閾値以下」でもよい）となったか否かで収束したか否かを判定し（ステップＳ３）、収束していないことを判定した場合には、ステップＳ２の処理へ戻る。
一方、収束したことを判定した場合には、前記した誤差が十分に小さくなったか否かを判定し（ステップＳ４）、誤差が十分に小さくなっていることを判定した場合には、メモリＰＤ１２を動作させる必要もなく、誤差の劣化を検出するまで更新を停止する（ステップＳ１６）。なお、誤差が十分に小さくなったか否かは、例えば、誤差が所定の閾値未満（又は、「所定の閾値以下」でもよい）となったか否かにより判定することが可能である。
【００６４】
一方、誤差が十分に小さくなっていない（誤差がまだ残っている）ことを判定した場合には、遅延選択部３２の出力をオン状態にして、１サンプル過去の入力を考慮したメモリＰＤ１２を動作させるようにする（ステップＳ５）。これにより、メモリレスＰＤ１１及びメモリＰＤ１２が動作し、メモリレスＰＤ１１及びメモリＰＤ１２の適応更新を行って、メモリレスＬＵＴ２２及びメモリＬＵＴ３５を更新する（ステップＳ６）。
【００６５】
そして、入力側からの入力信号（送信信号）とフィードバック信号との誤差の改善量が所定の閾値未満（又は、「所定の閾値以下」でもよい）となったか否かで収束したか否かを判定し（ステップＳ７）、収束していないことを判定した場合には、ステップＳ６の処理へ戻る。
一方、収束したことを判定した場合には、前記した誤差が十分に小さくなったか否かを判定し（ステップＳ８）、誤差が十分に小さくなっていることを判定した場合には、誤差の劣化を検出するまで更新を停止する（ステップＳ１６）。
【００６６】
一方、誤差が十分に小さくなっていない（誤差がまだ残っている）ことを判定した場合には、遅延選択部３３の出力をオン状態にして、２サンプル過去までの入力を考慮したメモリＰＤ１２を動作させるようにする（ステップＳ９）。これにより、メモリレスＰＤ１１及びメモリＰＤ１２が動作し、メモリレスＰＤ１１及びメモリＰＤ１２の適応更新を行って、メモリレスＬＵＴ２２、メモリＬＵＴ３５及びメモリＬＵＴ３８を更新する（ステップＳ１０）。
【００６７】
そして、入力側からの入力信号（送信信号）とフィードバック信号との誤差の改善量が所定の閾値未満（又は、「所定の閾値以下」でもよい）となったか否かで収束したか否かを判定し（ステップＳ１１）、収束していないことを判定した場合には、ステップＳ１０の処理へ戻る。
一方、収束したことを判定した場合には、前記した誤差が十分に小さくなったか否かを判定し（ステップＳ１２）、誤差が十分に小さくなっていることを判定した場合には、誤差の劣化を検出するまで更新を停止する（ステップＳ１６）。
【００６８】
一方、誤差が十分に小さくなっていない（誤差がまだ残っている）ことを判定した場合には、遅延選択部３４の出力をオン状態にして、３サンプル過去までの入力を考慮したメモリＰＤ１２を動作させるようにする（ステップＳ１３）。これにより、メモリレスＰＤ１１及びメモリＰＤ１２が動作し、メモリレスＰＤ１１及びメモリＰＤ１２の適応更新を行って、メモリレスＬＵＴ２２、メモリＬＵＴ３５、メモリＬＵＴ３８及びメモリＬＵＴ４１を更新する（ステップＳ１４）。
【００６９】
そして、入力側からの入力信号（送信信号）とフィードバック信号との誤差の改善量が所定の閾値未満（又は、「所定の閾値以下」でもよい）となったか否かで収束したか否かを判定し（ステップＳ１５）、収束していないことを判定した場合には、ステップＳ１４の処理へ戻る。
一方、収束したことを判定した場合には、誤差の劣化を検出するまで更新を停止する（ステップＳ１６）。
【００７０】
なお、本例のメモリＰＤ１２では、３サンプル前の信号まで考慮した場合を示したが、更に過去の信号まで考慮する構成では、本例と同様に、更に過去のサンプルまで考慮するように、過去のサンプルを考慮する範囲を広げていって、更新するメモリＬＵＴを増やしていくことが可能である。
【００７１】
以上のように、本例のプリディストーション部１を構成するプリディストーション歪補償回路では、入力デジタルＩ、Ｑ信号に対して、次のような処理部を備えた。
すなわち、メモリレスＰＤ１１の処理部として、信号のレベル（例えば、電力値又は振幅値）を求める電力検出部２１、信号のレベルに応じて補正値を出力するメモリレスＬＵＴ２２、入力信号と補正値との複素乗算を行う複素乗算部２３を備えた。
また、メモリＰＤ１２の処理部として、複素乗算部２３からの出力のレベル（例えば、電力値又は振幅値）を求める電力検出部３１、メモリ効果の補償において過去の入力を考慮するサンプル数の範囲を切り替えるために電力検出部３１からの出力のオン／オフを切り替える複数の遅延選択部３２、３３、３４、各遅延選択部３２、３３、３４からの出力値に応じて補正値を出力する複数のメモリＬＵＴ３５、３８、４１、各メモリＬＵＴ３５、３８、４１からの出力をサンプル単位で遅延させる複数の遅延部３６、３９、４２、各メモリＬＵＴ３５、３８、４１からの出力と各遅延部３６、３９、４２からの出力との差分を計算する複数の差分計算部３７、４０、４３、各差分計算部３７、４０、４３からの出力を合成する補償データ加算部４４、複素乗算部２３からの出力と補償データ加算部４４からの出力との複素乗算を行う複素乗算部４５を備えた。
【００７２】
また、本例のプリディストーション部１の外部（内部でもよい）には歪補償制御部２が設けられており、歪補償制御部２は、入力側からの入力信号とフィードバック信号との誤差を小さくするようにメモリレスＬＵＴ２２及び各メモリＬＵＴ３５、３８、４１を更新する機能や、この誤差の大きさに応じて各遅延選択部３２、３３、３４のオン／オフの指定を行う機能を有している。
また、本例のプリディストーション部１における歪補償制御の手法（方法）では、誤差の収束状態と収束値に応じて、動作させる回路を増やしていく制御を行う。
【００７３】
本例のプリディストーション歪補償機能付き増幅装置では、上記のような本例のプリディストーション部１及び歪補償制御部２を備え、更に、次のような処理部を備えた。
すなわち、デジタルベースバンド信号に対して、帯域制限、キャリア毎に希望のキャリア周波数ヘのデジタル直交変調を行い、マルチキャリア加算を行うデジタル変調部２０１、デジタル信号をアナログ信号へ変換するＤ／Ａコンバータ部２０３、ＲＦ周波数への周波数変換を行う周波数変換部（アップコンバート部）２０４、ＲＦ信号を増幅する増幅部２０５、アンテナ２０６、信号の一部を抽出する方向性結合器２１１、増幅部２０５からの出力の一部をフィードバック信号としてＩＦ周波数への周波数変換を行う周波数変換部（ダウンコンバート部）２０７、アナログ信号をデジタル信号へ変換するＡ／Ｄコンバータ部２０８、送信データとフィードバックデータとの間のレベル、遅延、位相差を調整する信号同期部２０９を備えた。
【００７４】
従って、本例のプリディストーション部１では、最初から全てのＬＵＴを更新するのではなく、必要に応じて考慮する過去のサンプル数を増やしていくことにより、例えば、更新しなくても十分に歪を補償することができる場合には、必要のないＬＵＴは更新されず、また、歪の補償量が足りない場合には、新たなブロック（処理部）を動作させて歪補償を行っていくため、効率良く歪補償を行うことができる。
【００７５】
例えば、従来手法では、歪補償に使用する回路は固定であり、各ＬＵＴの補正パラメータのみを適応制御していたが、本例では、歪補償の対象となる増幅器などによって、メモリＰＤ１２で考慮する過去の入力サンプル数の範囲を変化させながら収束させることにより、メモリＰＤ１２において考慮すべき過去の入力の範囲を適切に設定することができ、効率的な歪補償を行えることから、収束速度や歪補償精度を向上させることが可能となる。
【００７６】
なお、本例のプリディストーション歪補償機能付き増幅装置（歪補償装置の機能を含むもの）では、図１に示される構成に関し、電力検出部２１の機能によりレベル検出手段が構成されており、メモリレスＬＵＴ２２の機能によりテーブル手段が構成されており、複素乗算部２３の機能により歪付与手段が構成されており、これらの機能によりメモリレスプリディストーション手段が構成されている。また、本例では、電力検出部３１の機能によりレベル検出手段が構成されており、各遅延選択部３２〜３４の機能により遅延選択手段が構成されており、各メモリＬＵＴ３５、３８、４１の機能によりテーブル手段が構成されており、各遅延部（１サンプル遅延部３６、２サンプル遅延部３９、３サンプル遅延部４２）の機能により遅延手段が構成されており、各差分計算部３７、４０、４３の機能により差分検出手段が構成されている。また、本例では、３段の遅延処理部について、各段の遅延選択部３２、３３、３４、メモリＬＵＴ３５、３８、４１、遅延部３６、３９、４２、差分計算部３７、４０、４３から各段の遅延処理部が構成されている。また、本例では、補償データ加算部４４の機能により加算手段が構成されており、複素乗算部４５の機能により歪付与手段が構成されており、また、これらの機能と、レベル検出手段（電力検出部３１の機能）、３段の遅延処理部の機能により、メモリプリディストーション手段が構成されている。また、本例では、歪補償制御部２の機能により、各ＬＵＴ２２、３５、３８、４１の更新制御手段や、各遅延選択部３２、３３、３４の遅延選択制御手段が構成されている。
【実施例２】
【００７７】
本発明の第２実施例を説明する。
第２実施例では、図６に示されるプリディストーション部４０１に対応した構成例を示す。
図３には、本発明の一実施例に係るプリディストーション部１０１（図４に示されるプリディストーション部２０２に対応するもの）の構成例を示してあり、また、デジタル変調部２０１、Ｄ／Ａコンバータ部２０３、歪補償制御部１０２（図４に示される歪補償制御部２１０に対応するもの）を示してある。
【００７８】
本例のプリディストーション部１０１は、メモリレスＰＤ１１１、メモリＰＤ１１２、電力検出部１２１、遅延選択部（第１の遅延選択部）１２２、遅延選択部（第２の遅延選択部）１２３、遅延選択部（第３の遅延選択部）１２４、補償データ加算部１３２、複素乗算部１３３を備えている。
メモリレスＰＤ１１１は、歪補償テーブルを構成するメモリレスＬＵＴ１２５を備えている。
メモリＰＤ１１２は、１サンプル遅延部１２６、歪補償テーブルを構成するメモリＬＵＴ（第１のメモリＬＵＴ）１２７、２サンプル遅延部１２８、歪補償テーブルを構成するメモリＬＵＴ（第２のメモリＬＵＴ）１２９、３サンプル遅延部１３０、歪補償テーブルを構成するメモリＬＵＴ（第３のメモリＬＵＴ）１３１を備えている。
【００７９】
本例のプリディストーション部１０１における動作の一例を示す。
デジタル変調部２０１から入力されたＩ、Ｑデジタルデータの信号（Ｉ成分及びＱ成分の信号）が、電力検出部１２１、複素乗算部１３３に入力される。
電力検出部１２１は、入力されたＩ、Ｑデジタルデータの信号に対して、信号のレベル（例えば、電力値又は振幅値）を計算し、その結果を遅延選択部１２２、メモリレスＬＵＴ１２５へ出力する。
【００８０】
メモリレスＰＤ１１１では、メモリレスＬＵＴ１２５は、電力検出部１２１で計算された信号レベルに対応した補正値（Ｉ成分及びＱ成分からなるもの）を補償データ加算部１３２へ出力する。これにより、ＡＭ／ＡＭ特性、ＡＭ／ＰＭ特性の逆特性を与える。ここで、メモリレスＬＵＴ１２５は、信号レベルと補正値との対応をメモリに記憶している。
【００８１】
遅延選択部１２２では、入力データ（電力検出部１２１で計算された信号レベル）を以降のブロック（処理部）に通すか否かを制御する。この制御の設定は、歪補償制御部１０２から遅延選択部１２２に指定される。具体的には、遅延選択部１２２は、過去の入力を考慮する場合（オン（ＯＮ）の場合）には、入力データ（電力検出部１２１で計算された信号レベル）をそのまま後段の遅延選択部１２３、１サンプル遅延部１２６へ出力し、また、過去の入力を全く考慮しない場合には、０を後段の遅延選択部１２３、１サンプル遅延部１２６へ出力することによって、メモリＰＤ１１２全体をオフ（ＯＦＦ）状態にする。
【００８２】
遅延選択部１２３では、入力データ（遅延選択部１２２から入力された電力検出部１２１で計算された信号レベル）を以降のブロック（処理部）に通すか否かを制御する。この制御の設定は、歪補償制御部１０２から遅延選択部１２３に指定される。具体的には、遅延選択部１２３は、２サンプル以上の過去の入力を考慮する場合（オンの場合）には、入力データ（電力検出部１２１で計算された信号レベル）をそのまま後段の遅延選択部１２４、２サンプル遅延部１２８へ出力し、また、２サンプル以上の過去の入力を考慮しない場合には、０を後段の遅延選択部１２４、２サンプル遅延部１２８へ出力することによって、メモリＰＤ１１２において２サンプル以上の過去の入力に依存するブロック（処理部）をオフ状態にする。
【００８３】
遅延選択部１２４では、入力データ（遅延選択部１２３から入力された電力検出部１２１で計算された信号レベル）を以降のブロック（処理部）に通すか否かを制御する。この制御の設定は、歪補償制御部１０２から遅延選択部１２４に指定される。具体的には、遅延選択部１２４は、３サンプル以上の過去の入力を考慮する場合（オンの場合）には、入力データ（電力検出部１２１で計算された信号レベル）をそのまま後段の３サンプル遅延部１３０へ出力し、また、３サンプル以上の過去の入力を考慮しない場合には、０を後段の３サンプル遅延部１３０へ出力することによって、メモリＰＤ１１２において３サンプル以上の過去の入力に依存するブロック（処理部）をオフ状態にする。
【００８４】
メモリＰＤ１１２では、１サンプル遅延部１２６は、遅延選択部１２２からの入力信号（入力データ）を１サンプル分遅延させて、メモリＬＵＴ１２７へ出力する。
また、メモリＬＵＴ１２７は、１サンプル遅延部１２６から入力された電力検出部１２１で計算された信号レベルに対応した補正値（Ｉ成分及びＱ成分からなるもの）を補償データ加算部１３２へ出力する。ここで、メモリＬＵＴ１２７は、信号レベルと補正値との対応をメモリに記憶している。
また、２サンプル遅延部１２８は、遅延選択部１２３からの入力信号（入力データ）を２サンプル分遅延させて、メモリＬＵＴ１２９へ出力する。
また、メモリＬＵＴ１２９は、２サンプル遅延部１２８から入力された電力検出部１２１で計算された信号レベルに対応した補正値（Ｉ成分及びＱ成分からなるもの）を補償データ加算部１３２へ出力する。ここで、メモリＬＵＴ１２９は、信号レベルと補正値との対応をメモリに記憶している。
また、３サンプル遅延部１３０は、遅延選択部１２４からの入力信号（入力データ）を３サンプル分遅延させて、メモリＬＵＴ１３１へ出力する。
また、メモリＬＵＴ１３１は、３サンプル遅延部１３０から入力された電力検出部１２１で計算された信号レベルに対応した補正値（Ｉ成分及びＱ成分からなるもの）を補償データ加算部１３２へ出力する。ここで、メモリＬＵＴ１３１は、信号レベルと補正値との対応をメモリに記憶している。
これらにより、メモリ効果の逆特性を与える。
【００８５】
なお、本例のメモリＰＤ１１２では、３サンプル前の信号まで考慮した場合を示したが、例えば、デジタル回路内に遅延選択部、遅延部、メモリＬＵＴを増やすことによって、更に過去の信号まで考慮して歪補償を行うことができる。
【００８６】
補償データ加算部１３２は、各ＬＵＴ１２５、１２７、１２９、１３１から入力された補正値を加算して、その結果（Ｉ成分及びＱ成分からなるもの）を複素乗算部１３３へ出力する。
複素乗算部１３３は、デジタル変調部２０１からの入力信号と補償データ加算部１３２からの入力信号（歪の補償用データ）との複素乗算を行うことで、メモリレスとメモリ効果の歪補償を行い、その結果の信号（Ｉ成分及びＱ成分からなるもの）をＤ／Ａコンバータ部２０３へ出力する。
【００８７】
ここで、各ＬＵＴ１２５、１２７、１２９、１３１の補正パラメータの設定や更新や、各遅延選択部１２２、１２３、１２４のオン／オフの設定は、歪補償制御部１０２により行われる。
具体的には、メモリレスＰＤ１１１のメモリレスＬＵＴ１２５やメモリＰＤ１１２のメモリＬＵＴ１２７、１２９、１３１の記憶内容（信号レベルと補正値との対応）が、それぞれ、歪補償制御部１０２により、入力側からの入力信号とフィードバック信号との誤差が小さくなるように、適応的に更新される。
また、各遅延選択部１２２、１２３、１２４のオン／オフの状態が、それぞれ、歪補償制御部１０２により設定される。
【００８８】
ここで、本例のプリディストーション部１０１において、歪補償制御部１０２により行われる処理の手順の一例としては、例えば、図２に示されるフローチャートと同様なものを用いることができる。
【００８９】
以上のように、本例のプリディストーション部１０１を構成するプリディストーション歪補償回路では、入力デジタルＩ、Ｑ信号に対して、次のような処理部を備えた。
すなわち、信号のレベル（例えば、電力値又は振幅値）を求める電力検出部１２１、信号のレベルに応じて補正値を出力するメモリレスＬＵＴ１２５、メモリ効果の補償において過去の入力を考慮するサンプル数の範囲を切り替えるために電力検出部１２１からの出力のオン／オフを切り替える複数の遅延選択部１２２、１２３、１２４、各遅延選択部１２２、１２３、１２４からの出力をサンプル単位で遅延させる複数の遅延部１２６、１２８、１３０、各遅延部１２６、１２８、１３０からの出力値に応じて補正値を出力する複数のメモリＬＵＴ１２７、１２９、１３１、メモリレスＬＵＴ１２５からの出力と各メモリＬＵＴ１２７、１２９、１３１からの出力を合成する補償データ加算部１３２、デジタル変調部２０１からの出力と補償データ加算部１３２からの出力との複素乗算を行う複素乗算部１３３を備えた。
【００９０】
また、本例のプリディストーション部１０１の外部（内部でもよい）には歪補償制御部１０２が設けられており、歪補償制御部１０２は、入力側からの入力信号とフィードバック信号との誤差を小さくするようにメモリレスＬＵＴ１２５及び各メモリＬＵＴ１２７、１２９、１３１を更新する機能や、この誤差の大きさに応じて各遅延選択部１２２、１２３、１２４のオン／オフの指定を行う機能を有している。
また、本例のプリディストーション部１０１における歪補償制御の手法（方法）では、誤差の収束状態と収束値に応じて、動作させる回路を増やしていく制御を行う。
【００９１】
本例のプリディストーション歪補償機能付き増幅装置では、上記のような本例のプリディストーション部１０１及び歪補償制御部１０２を備え、更に、次のような処理部を備えた。
すなわち、デジタルベースバンド信号に対して、帯域制限、キャリア毎に希望のキャリア周波数ヘのデジタル直交変調を行い、マルチキャリア加算を行うデジタル変調部２０１、デジタル信号をアナログ信号へ変換するＤ／Ａコンバータ部２０３、ＲＦ周波数への周波数変換を行う周波数変換部（アップコンバート部）２０４、ＲＦ信号を増幅する増幅部２０５、アンテナ２０６、信号の一部を抽出する方向性結合器２１１、増幅部２０５からの出力の一部をフィードバック信号としてＩＦ周波数への周波数変換を行う周波数変換部（ダウンコンバート部）２０７、アナログ信号をデジタル信号へ変換するＡ／Ｄコンバータ部２０８、送信データとフィードバックデータとの間のレベル、遅延、位相差を調整する信号同期部２０９を備えた。
【００９２】
従って、本例のプリディストーション部１０１では、最初から全てのＬＵＴを更新するのではなく、必要に応じて考慮する過去のサンプル数を増やしていくことにより、例えば、更新しなくても十分に歪を補償することができる場合には、必要のないＬＵＴは更新されず、また、歪の補償量が足りない場合には、新たなブロック（処理部）を動作させて歪補償を行っていくため、効率良く歪補償を行うことができる。
【００９３】
例えば、従来手法では、歪補償に使用する回路は固定であり、各ＬＵＴの補正パラメータのみを適応制御していたが、本例では、歪補償の対象となる増幅器などによって、メモリＰＤ１１２で考慮する過去の入力サンプル数の範囲を変化させながら収束させることにより、メモリＰＤ１１２において考慮すべき過去の入力の範囲を適切に設定することができ、効率的な歪補償を行えることから、収束速度や歪補償精度を向上させることが可能となる。
【００９４】
なお、本例のプリディストーション歪補償機能付き増幅装置（歪補償装置の機能を含むもの）では、図３に示される構成に関し、電力検出部１２１の機能によりレベル検出手段が構成されている。また、本例では、メモリレスＬＵＴ１２５の機能によりテーブル手段が構成されており、この機能と、レベル検出手段（電力検出部１２１の機能）によりメモリレスプリディストーション手段が構成されている。また、本例では、各遅延選択部１２２〜１２４の機能により遅延選択手段が構成されており、各遅延部（１サンプル遅延部１２６、２サンプル遅延部１２８、３サンプル遅延部１３０）の機能により遅延手段が構成されており、各メモリＬＵＴ１２７、１２９、１３１の機能によりテーブル手段が構成されている。また、本例では、３段の遅延処理部について、各段の遅延選択部１２２、１２３、１２４、遅延部１２６、１２８、１３０、メモリＬＵＴ１２７、１２９、１３１から各段の遅延処理部が構成されている。また、本例では、レベル検出手段（電力検出部１２１の機能）、３段の遅延処理部の機能により、メモリプリディストーション手段が構成されている。また、本例では、補償データ加算部１３２の機能により加算手段が構成されており、複素乗算部１３３の機能により歪付与手段が構成されている。また、本例では、歪補償制御部１０２の機能により、各ＬＵＴ１２５、１２７、１２９、１３１の更新制御手段や、各遅延選択部１２２、１２３、１２４の遅延選択制御手段が構成されている。
【００９５】
ここで、本発明に係るシステムや装置などの構成としては、必ずしも以上に示したものに限られず、種々な構成が用いられてもよい。また、本発明は、例えば、本発明に係る処理を実行する方法或いは方式や、このような方法や方式を実現するためのプログラムや当該プログラムを記録する記録媒体などとして提供することも可能であり、また、種々なシステムや装置として提供することも可能である。
また、本発明の適用分野としては、必ずしも以上に示したものに限られず、本発明は、種々な分野に適用することが可能なものである。
また、本発明に係るシステムや装置などにおいて行われる各種の処理としては、例えばプロセッサやメモリ等を備えたハードウエア資源においてプロセッサがＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）に格納された制御プログラムを実行することにより制御される構成が用いられてもよく、また、例えば当該処理を実行するための各機能手段が独立したハードウエア回路として構成されてもよい。
また、本発明は上記の制御プログラムを格納したフロッピー（登録商標）ディスクやＣＤ（Ｃｏｍｐａｃｔ Ｄｉｓｃ）−ＲＯＭ等のコンピュータにより読み取り可能な記録媒体や当該プログラム（自体）として把握することもでき、当該制御プログラムを当該記録媒体からコンピュータに入力してプロセッサに実行させることにより、本発明に係る処理を遂行させることができる。
【符号の説明】
【００９６】
１、１０１、２０２、３０１、４０１・・プリディストーション部、 ２、１０２、２１０、３１１・・歪補償制御部、 １１、１１１、３１２、４１１・・メモリレスＰＤ、 １２、１１２、４１２・・メモリＰＤ、 ２１、３１、１２１、３２１、３３１、４２１・・電力検出部、 ２２、１２５、３２２、４２２・・メモリレスＬＵＴ、 ２３、４５、１３３、３２３、３３５、４３０・・複素乗算部、 ３２〜３４、１２２〜１２４・・遅延選択部、 ３５、３８、４１、１２７、１２９、１３１、３３２、４２４、４２６、４２８・・メモリＬＵＴ、 ３６、１２６、３３３、４２３・・１サンプル遅延部、 ３７、４０、４３、３３４・・差分計算部、 ３９、１２８、４２５・・２サンプル遅延部、 ４２、１３０、４２７・・３サンプル遅延部、 ４４、１３２、４２９・・補償データ加算部、 ２０１・・デジタル変調部、 ２０３・・Ｄ／Ａコンバータ部、 ２０４、２０７・・周波数変換部、 ２０５・・増幅部、 ２０６・・アンテナ、 ２０８・・Ａ／Ｄコンバータ部、 ２０９・・信号同期部、
【技術分野】
【０００１】
本発明は、入力信号を増幅する増幅器で発生する歪の逆特性を有する歪（予歪）を与えて歪補償するプリディストーション技術に関し、特に、例えば、プリディストーション方式の歪補償を用いた送信増幅器などにおいて、メモリ効果の補償で考慮する過去の入力サンプル数の範囲を適切に設定し、増幅器のばらつきに影響されることなく効率的な歪補償を行い、歪補償精度を向上させることができるプリディストーション方式の歪補償装置に関する。
【背景技術】
【０００２】
移動通信システムに備えられた基地局装置では、物理的に遠く離れた移動局装置の所まで無線信号を到達させる必要があるため、信号を増幅器で大幅に増幅することが必要となる。しかしながら、増幅器はアナログデバイスであるため、その入出力特性は非線形な関数となる。特に、飽和点と呼ばれる増幅限界以降では、増幅器に入力される電力が増大しても出力電力がほぼ一定となる。そして、この非線形な出力によって非線形歪が発生させられる。増幅前の送信信号は希望信号帯域外の信号成分が帯域制限フィルタによって低レベルに抑えられるが、増幅器通過後の信号では非線形歪が発生して希望信号帯域外（隣接チャネル）へ信号成分が漏洩する。隣接チャネルヘの電力の漏洩は他システムヘの無線通信の妨害となることから、隣接チャネルヘの漏洩電力の大きさは厳しく規定されており、このような隣接チャネル漏洩電力をいかにして削減するかが大きな問題となっている。
【０００３】
歪補償方式の一つにプリディストーション方式があり、近年では増幅効率を重要視するため、ＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）やＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ Ｓｐｅｃｉｆｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）などのデジタル回路内で構成でき、精度の高い歪補償を行うことができるデジタルプリディストーション方式がよく用いられている。
【０００４】
プリディストーション方式で歪を低く抑えるためには、プリディストータにより瞬時電力に対する増幅器のＡＭ（Ａｍｐｌｉｔｕｄｅ Ｍｏｄｕｌａｔｉｏｎ）／ＡＭ特性、ＡＭ／ＰＭ（Ｐｈａｓｅ Ｍｏｄｕｌａｔｉｏｎ）特性の逆特性の歪を予め与えておき、逆特性を与えた信号を増幅器に入力することを行い、これによって、増幅器の出力は非線形な領域が相殺されて線形な特性となり、効率を高く保ったまま歪を低く抑えることが可能となる。最近では、送信信号の帯域が広帯域化するのに伴って、瞬時電力に対する逆特性を与えるだけでは、十分な歪補償結果を得ることができず、メモリ効果と呼ばれる過去の入力の影響を持つように見える現象の対策が必須となってきており、プリディストーション回路においても過去の入力も考慮して歪補償を行わなければならない。
【０００５】
図４には、背景技術に係るプリディストーション歪補償機能付き増幅装置の構成例を示してある。本例のプリディストーション歪補償機能付き増幅装置は、例えば、基地局装置の送信機に設けられている。
本例のプリディストーション歪補償機能付き増幅装置は、デジタル変調部２０１、プリディストーション部（本例では、デジタルの処理部）２０２、Ｄ／Ａ（Ｄｉｇｉｔａｌ ｔｏ Ａｎａｌｏｇ）コンバータからなるＤ／Ａコンバータ部２０３、周波数変換部２０４、増幅器からなる増幅部２０５、アンテナ２０６、周波数変換部２０７、Ａ／Ｄ（Ａｎａｌｏｇ ｔｏ Ｄｉｇｉｔａｌ）コンバータからなるＡ／Ｄコンバータ部２０８、信号同期部２０９、歪補償制御部２１０、方向性結合器２１１を備えている。
【０００６】
本例のプリディストーション歪補償機能付き増幅装置における動作の一例を示す。
デジタル変調部２０１は、入力されるＩ成分及びＱ成分からなるベースバンド信号（送信対象となる信号）に対して、帯域制限や、各キャリア周波数についてのデジタル直交変調を行い、マルチキャリア合成を行い、これらの処理結果の信号をプリディストーション部２０２及び歪補償制御部２１０へ出力する。
プリディストーション部２０２は、増幅部２０５で発生する非線形特性の逆特性を入力信号に与えて、Ｄ／Ａコンバータ部２０３へ出力する。
【０００７】
その後、Ｄ／Ａコンバータ部２０３は、入力信号をデジタル信号からアナログ信号へ変換して、周波数変換部２０４へ出力する。
周波数変換部２０４は、入力信号を無線周波数（ＲＦ：Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ）帯の信号へ周波数変換して増幅部２０５へ出力する。
増幅部２０６は、入力信号を増幅して、アンテナ２０６へ出力する。これにより、増幅部２０５からの出力信号は、増幅部２０５で発生する歪が予めプリディストーション部２０２で与えられた歪と相殺される形で歪の無い信号となって、アンテナ２０６から無線により送信出力される。
【０００８】
方向性結合器２１１は、増幅部２０５からの出力信号の一部をフィードバック信号として抽出して、周波数変換部２０７へ出力する。
周波数変換部２０７は、入力信号を中間周波数（ＩＦ：Ｉｎｔｅｒｍｅｄｉａｔｅ Ｆｒｅｑｕｅｎｃｙ）帯の信号へ周波数変換して、Ａ／Ｄコンバータ部２０８へ出力する。
Ａ／Ｄコンバータ部２０８は、入力信号をアナログ信号からデジタル信号へ変換して、信号同期部２０９へ出力する。
【０００９】
信号同期部２０９は、Ａ／Ｄコンバータ部２０８からの入力信号（フィードバック信号）と本例のプリディストーション歪補償機能付き増幅装置への入力側の入力信号（例えば、デジタル変調部２０１からの出力信号）との間のレベル、遅延、位相差を補正して、これらの処理後のフィードバック信号（Ｉ成分及びＱ成分からなるもの）を歪補償増幅部２１０へ出力する。
歪補償制御部２１０は、デジタル変調部２０１からの入力信号と信号同期部２０９からの入力信号（フィードバック信号）とを比較して、これらの誤差が小さくなるような補正パラメータをプリディストーション部２０２に対して設定や更新する。これにより、温度変化などに追従するための適応制御が行われる。
【００１０】
図５及び図６を参照して、図４に示されるプリディストーション部２０２の構成例を示す。
なお、いずれの構成においても、プリディストーション部３０１、４０１（図４に示されるプリディストーション部２０２に対応するもの）は、瞬時電力に対するＡＭ／ＡＭ特性、ＡＭ／ＰＭ特性の非線形性を補償するメモリレスプリディストーション部（メモリレスＰＤ）３１１、４１１と、過去の入力に影響されるメモリ効果による歪を補償するメモリプリディストーション部（メモリＰＤ）３１２、４１２を備えて構成される。
【００１１】
図５には、背景技術に係るプリディストーション部３０１の第１の構成例を示してあり、また、デジタル変調部２０１、Ｄ／Ａコンバータ部２０３、歪補償制御部２１０を示してある。
本例のプリディストーション部３０１は、メモリレスＰＤ３１１、メモリＰＤ３１２を備えている。
メモリレスＰＤ３１１は、電力検出部（第１の電力検出部）３２１、メモリレスＬＵＴ（Ｌｏｏｋ Ｕｐ Ｔａｂｌｅ）３２２、複素乗算部３２３を備えている。
メモリＰＤ３１２は、電力検出部（第２の電力検出部）３３１、メモリＬＵＴ３３２、１サンプル遅延部３３３、差分計算部３３４、複素乗算部３３５を備えている。
【００１２】
本例のプリディストーション部３０１における動作の一例を示す。
メモリレスＰＤ３１１における動作の例を示す。
デジタル変調部２０１からのＩ成分及びＱ成分の信号が、電力検出部３２１、複素乗算部３２３に入力される。
電力検出部３２１は、入力されたＩ、Ｑデジタルデータの信号に対して、信号のレベル（例えば、電力値又は振幅値）を計算し、その結果をメモリレスＬＵＴ３２２へ出力する。
【００１３】
メモリレスＬＵＴ３２２は、電力検出部３２１で計算された信号レベルに対応した補正値（Ｉ成分及びＱ成分からなるもの）を複素乗算部３２３へ出力する。ここで、メモリレスＬＵＴ３２２は、信号レベルと補正値との対応をメモリに記憶している。
複素乗算部３２３は、デジタル変調部２０１からの入力信号とメモリレスＬＵＴ３２２からの補正値との複素乗算を行うことで、ＡＭ／ＡＭ特性、ＡＭ／ＰＭ特性の歪補償を行い、その結果をメモリＰＤ３１２へ送信（出力）する。
【００１４】
メモリＰＤ３１２における動作の例を示す。
メモリレスＰＤ３１１の複素乗算部３２３からのＩ成分及びＱ成分からなる出力信号が、電力検出部３３１、複素乗算部３３５に入力される。
電力検出部３３１は、入力されたＩ、Ｑデジタル信号に対して、信号のレベル（例えば、電力値又は振幅値）を計算し、その結果をメモリＬＵＴ３３２へ出力する。
メモリＬＵＴ３３２は、電力検出部３３１で計算された信号レベルに対応した補正値（Ｉ成分及びＱ成分からなるもの）を１サンプル遅延部３３３、差分計算部３３４へ出力する。ここで、メモリＬＵＴ３３２は、信号レベルと補正値との対応をメモリに記憶している。
【００１５】
１サンプル遅延部３３３は、メモリＬＵＴ３３２からの入力信号を１サンプル分遅延させて、差分計算部３３４へ出力する。
差分計算部３３４は、メモリＬＵＴ３３２からの入力信号と１サンプル遅延部３３３からの入力信号との差分を取り、その結果の信号（Ｉ成分及びＱ成分からなるもの）を複素乗算部３３５へ出力する。
複素乗算部３３５は、メモリレスＰＤ３１１の複素乗算部３２３からの入力信号と差分計算部３３４からの入力信号（差分値）との複素乗算を行うことで、メモリ効果の補償を行い、その結果の信号（Ｉ成分及びＱ成分からなるもの）をＤ／Ａコンバータ部２０３へ出力する。
【００１６】
ここで、メモリレスＰＤ３１１のメモリレスＬＵＴ３２２やメモリＰＤ３１２のメモリＬＵＴ３３２の記憶内容（信号レベルと補正値との対応）は、歪補償制御部２１０により、入力側からの入力信号とフィードバック信号との誤差が小さくなるように、適応的に更新される。
【００１７】
図６には、背景技術に係るプリディストーション部４０１の第２の構成例を示してあり、また、デジタル変調部２０１、Ｄ／Ａコンバータ部２０３、歪補償制御部２１０を示してある。
本例のプリディストーション部４０１は、メモリレスＰＤ４１１、メモリＰＤ４１２、電力検出部４２１、補償データ加算部４２９、複素乗算部４３０を備えている。
メモリレスＰＤ４１１は、メモリレスＬＵＴ４２２を備えている。
メモリＰＤ４１２は、１サンプル遅延部４２３、メモリＬＵＴ（第１のメモリＬＵＴ）４２４、２サンプル遅延部４２５、メモリＬＵＴ（第２のメモリＬＵＴ）４２６、３サンプル遅延部４２７、メモリＬＵＴ（第３のメモリＬＵＴ）４２８を備えている。
【００１８】
本例のプリディストーション部４０１における動作の一例を示す。
デジタル変調部２０１から入力されたＩ、Ｑデジタルデータの信号（Ｉ成分及びＱ成分の信号）が、電力検出部４２１、複素乗算部４３０に入力される。
電力検出部４２１は、入力されたＩ、Ｑデジタルデータの信号に対して、信号のレベル（例えば、電力値又は振幅値）を計算し、その結果を出力する。電力検出部４２１からの出力は、分配されて、メモリレスＰＤ４１１のメモリレスＬＵＴ４２２、及び、メモリＰＤ４１２の１サンプル遅延部４２３、２サンプル遅延部４２５、３サンプル遅延部４２７に入力される。
【００１９】
メモリレスＰＤ４１１では、メモリレスＬＵＴ４２２は、電力検出部４２１で計算された信号レベルに対応した補正値（Ｉ成分及びＱ成分からなるもの）を補償データ加算部４２９へ出力する。これにより、ＡＭ／ＡＭ特性、ＡＭ／ＰＭ特性の逆特性を与える。ここで、メモリレスＬＵＴ４２２は、信号レベルと補正値との対応をメモリに記憶している。
【００２０】
メモリＰＤ４１２では、１サンプル遅延部４２３は、電力検出部４２１から入力された信号レベルを１サンプル分遅延させて、メモリＬＵＴ４２４へ出力する。
メモリＬＵＴ４２４は、１サンプル遅延部４２３から入力された信号レベルに対応した補正値（Ｉ成分及びＱ成分からなるもの）を補償データ加算部４２９へ出力する。
また、２サンプル遅延部４２５は、電力検出部４２１から入力された信号レベルを２サンプル分遅延させて、メモリＬＵＴ４２６へ出力する。
メモリＬＵＴ４２６は、２サンプル遅延部４２５から入力された信号レベルに対応した補正値（Ｉ成分及びＱ成分からなるもの）を補償データ加算部４２９へ出力する。
また、３サンプル遅延部４２７は、電力検出部４２１から入力された信号レベルを３サンプル分遅延させて、メモリＬＵＴ４２８へ出力する。
メモリＬＵＴ４２８は、３サンプル遅延部４２７から入力された信号レベルに対応した補正値（Ｉ成分及びＱ成分からなるもの）を補償データ加算部４２９へ出力する。
これらにより、メモリ効果の逆特性を与える。
【００２１】
補償データ加算部４２９は、各ＬＵＴ４２２、４２４、４２６、４２８から入力された補正値を加算して、その結果（Ｉ成分及びＱ成分からなるもの）を複素乗算部４３０へ出力する。
複素乗算部４３０は、デジタル変調部２０１からの入力信号と補償データ加算部４２９からの入力信号との複素乗算を行うことで、メモリレスとメモリ効果の歪補償を行い、その結果の信号（Ｉ成分及びＱ成分からなるもの）をＤ／Ａコンバータ部２０３へ出力する。
【００２２】
ここで、メモリレスＰＤ４１１のメモリレスＬＵＴ４２２やメモリＰＤ４１２のメモリＬＵＴ４２４、メモリＬＵＴ４２６、メモリＬＵＴ４２８の記憶内容（信号レベルと補正値との対応）は、歪補償制御部２１０により、入力側からの入力信号とフィードバック信号との誤差が小さくなるように、適応的に更新される。
【００２３】
なお、本例のメモリＰＤ４１２では、３サンプル前の信号まで考慮した場合を示したが、デジタル回路内に遅延部とＬＵＴを増やすことによって、更に過去の信号まで考慮して歪補償を行うことができる。
【先行技術文献】
【特許文献】
【００２４】
【特許文献１】特開２００７−２４３５４９号公報
【発明の概要】
【発明が解決しようとする課題】
【００２５】
図５や図６に示されるようなプリディストーション部３０１、４０１に関して、それぞれの従来手法では、メモリＰＤ３１２、４１２でどのくらい過去の時間まで考慮に入れるかが問題となる。例えば、図５に示される構成のように考慮する過去の入力が少な過ぎると、歪補償性能が十分に得られず、図６に示される構成のように考慮する過去の入力が多過ぎてもパラメータが膨大になってしまうことにより、収束するまでの時間が長くなる、或いは、収束しないといった問題が考えられる。
【００２６】
ここで、考慮に入れるべき過去の入力は、増幅器のデバイスや調整のばらつきによって変わる可能性があるが、従来では、適応的に制御するのではなく、予め回路として搭載していなければならなかったため、歪補償の対象となる増幅器のばらつきに対応することができなかった。
【００２７】
本発明は、このような従来の事情に鑑み為されたもので、例えば、プリディストーション方式の歪補償を用いた送信増幅器などにおいて、メモリ効果の補償で考慮する過去の入力サンプル数の範囲を適切に設定し、増幅器のばらつきに影響されることなく効率的な歪補償を行い、歪補償精度を向上させることができるプリディストーション方式の歪補償装置を提供することを目的とする。
【課題を解決するための手段】
【００２８】
（以下、図１に対応した構成例）
上記目的を達成するため、本発明では、増幅器で発生する歪をプリディストーション方式により補償するプリディストーション方式の歪補償装置において、次のような構成とした。
すなわち、メモリレスプリディストーション手段が、ＡＭ／ＡＭ特性及びＡＭ／ＰＭ特性の歪補償に関して、入力信号のレベルの値に応じた歪（プリディストーションのための予歪）を当該入力信号に与える。
また、メモリプリディストーション手段が、メモリ効果の歪補償に関して、入力信号のレベルの値に応じた歪（プリディストーションのための予歪）を当該入力信号に与える。このメモリプリディストーション手段では、１段以上の遅延処理部を備えており、加算手段が全ての遅延処理部からの出力（差分）を加算（合成）し、歪付与手段が当該加算手段による加算結果に応じた歪（プリディストーションのための予歪）を前記入力信号に与える。
【００２９】
前記遅延処理部のそれぞれでは、遅延選択手段が前記入力信号のレベルの値を出力するか否かが切り替え可能であり、テーブル手段が当該遅延選択手段から出力されたレベルの値に応じた補正値を出力し、遅延手段が当該テーブル手段から出力された補正値をサンプル単位の所定時間だけ遅延させて出力し、差分検出手段が前記テーブル手段から出力された補正値と前記遅延手段から出力された補正値との差分を検出して当該差分を前記加算手段へ出力する。
【００３０】
また、前記遅延処理部のそれぞれに備えられた遅延選択手段は、次段の遅延処理部がある場合には、前記入力信号のレベルの値を出力する状態において、当該次段の遅延処理部に備えられた遅延選択手段へ前記入力信号のレベルの値を出力する。
また、前記遅延処理部が２段以上ある場合には、前記遅延処理部のそれぞれに備えられた遅延手段は、前記遅延処理部のそれぞれ毎に異なる時間だけ前記テーブル手段から出力された補正値を遅延させる。
【００３１】
従って、遅延処理部のそれぞれに備えられた遅延選択手段からの出力の有無を切り替えることにより、例えば、プリディストーション方式の歪補償を用いた送信増幅器などにおいて、メモリ効果の補償で考慮する過去の入力サンプル数の範囲を適切に設定し、増幅器のばらつきに影響されることなく効率的な歪補償を行い、歪補償精度を向上させることができる。
【００３２】
ここで、メモリレスプリディストーション手段は、例えば、入力信号のレベルの値を検出するレベル検出手段と、当該レベル検出手段により検出されたレベルの値に応じた補正値を出力するテーブル手段と、当該テーブル手段から出力された補正値に応じた歪（プリディストーションのための予歪）を前記入力信号に与える歪付与手段と、を備える。
【００３３】
また、メモリプリディストーション手段は、例えば、入力信号のレベルの値を検出するレベル検出手段を備える。
また、メモリプリディストーション手段に設けられる１段以上の遅延処理部としては、例えば、１段の遅延処理部が設けられる構成が用いられてもよく、好ましくは、２段以上の遅延処理部が設けられる構成が用いられる。遅延処理部の段数は、任意であってもよい。
また、遅延処理部が２段以上設けられる場合には、一例として、遅延手段の遅延時間（サンプル単位の所定時間）について、１段目は１サンプル分の時間、２段目は２サンプル分の時間というように、ｉ（ｉは１以上の整数値）段目はｉサンプル分の時間とする構成を用いることができる。
【００３４】
なお、メモリレスプリディストーション手段とメモリプリディストーション手段との配置関係としては、例えば、メモリレスプリディストーション手段の後段にメモリプリディストーション手段を配置する構成が用いられてもよく、或いは、メモリプリディストーション手段の後段にメモリレスプリディストーション手段を配置する構成が用いられてもよい。
【００３５】
また、一構成例として、歪補償装置は、メモリレスプリディストーション手段に備えられるテーブル手段の記憶内容（信号のレベルの値と補正値との対応）や、メモリプリディストーション手段に備えられるテーブル手段の記憶内容（信号のレベルの値と補正値との対応）を更新する更新制御手段を備える。この更新の制御は、種々な情報に基づいて行われてもよく、例えば、歪補償後の信号（フィードバック信号）と入力信号との誤差又は歪補償後の信号に含まれる残歪（補償しきれずに残った歪）の量などに基づいて、歪補償の精度を更に向上させるように行われる。
【００３６】
また、一構成例として、歪補償装置は、遅延処理部のそれぞれに備えられる遅延選択手段からの出力の有無（オン／オフ）を切り替える遅延選択制御手段を備える。この制御は、種々な情報に基づいて行われてもよく、例えば、歪補償後の信号（フィードバック信号）と入力信号との誤差又は歪補償後の信号に含まれる残歪（補償しきれずに残った歪）の量などに基づいて、十分な歪補償の精度を実現するように行われる。一例として、初期状態では全ての遅延処理部の遅延選択手段の出力を無し（オフ）に設定し、そして、１段目の遅延処理部から段数の順に、歪補償の精度が不十分であると判定した場合に、次の段の遅延処理部の遅延選択手段の出力を有り（オン）に切り替えていくような制御手法を用いることができる。
（以上、図１に対応した構成例）
【００３７】
（以下、図３に対応した構成例）
上記目的を達成するため、本発明では、増幅器で発生する歪をプリディストーション方式により補償するプリディストーション方式の歪補償装置において、次のような構成とした。
すなわち、メモリレスプリディストーション手段が、ＡＭ／ＡＭ特性及びＡＭ／ＰＭ特性の歪補償に関して、入力信号のレベルの値に応じた補正値を出力する。
メモリプリディストーション手段を構成する１段以上の遅延処理部が、メモリ効果の歪補償に関して、前記入力信号のレベルの値に応じた補正値を出力する。
加算手段が、前記メモリレスプリディストーション手段から出力された補正値及び前記メモリプリディストーション手段を構成する全ての遅延処理部から出力された補正値を加算（合成）する。
歪付与手段が、前記加算手段による加算結果に応じた歪（プリディストーションのための予歪）を前記入力信号に与える。
【００３８】
前記遅延処理部のそれぞれでは、遅延選択手段が前記入力信号のレベルの値を出力するか否かが切り替え可能であり、遅延手段が当該遅延選択手段から出力されたレベルの値をサンプル単位の所定時間だけ遅延させて出力し、テーブル手段が当該遅延手段から出力されたレベルの値に応じた補正値を出力する。
【００３９】
また、前記遅延処理部のそれぞれに備えられた遅延選択手段は、次段の遅延処理部がある場合には、前記入力信号のレベルの値を出力する状態において、当該次段の遅延処理部に備えられた遅延選択手段へ前記入力信号のレベルの値を出力する。
また、前記遅延処理部が２段以上ある場合には、前記遅延処理部のそれぞれに備えられた遅延手段は、前記遅延処理部のそれぞれ毎に異なる時間だけ前記遅延選択手段から出力されたレベルの値を遅延させる。
【００４０】
従って、遅延処理部のそれぞれに備えられた遅延選択手段からの出力の有無を切り替えることにより、例えば、プリディストーション方式の歪補償を用いた送信増幅器などにおいて、メモリ効果の補償で考慮する過去の入力サンプル数の範囲を適切に設定し、増幅器のばらつきに影響されることなく効率的な歪補償を行い、歪補償精度を向上させることができる。
【００４１】
ここで、メモリレスプリディストーション手段やメモリプリディストーション手段は、例えば、入力信号のレベルの値を検出するレベル検出手段を備え、また、このようなレベル検出手段は、メモリレスプリディストーション手段とメモリプリディストーション手段とで共通なものを備えることが可能である。
また、メモリレスプリディストーション手段は、例えば、入力信号のレベルの値に応じた補正値を出力するテーブル手段を備える。
【００４２】
また、メモリプリディストーション手段に設けられる１段以上の遅延処理部としては、例えば、１段の遅延処理部が設けられる構成が用いられてもよく、好ましくは、２段以上の遅延処理部が設けられる構成が用いられる。遅延処理部の段数は、任意であってもよい。
また、遅延処理部が２段以上設けられる場合には、一例として、遅延手段の遅延時間（サンプル単位の所定時間）について、１段目は１サンプル分の時間、２段目は２サンプル分の時間というように、ｉ（ｉは１以上の整数値）段目はｉサンプル分の時間とする構成を用いることができる。
【００４３】
また、一構成例として、歪補償装置は、メモリレスプリディストーション手段に備えられるテーブル手段の記憶内容（信号のレベルの値と補正値との対応）や、メモリプリディストーション手段に備えられるテーブル手段の記憶内容（信号のレベルの値と補正値との対応）を更新する更新制御手段を備える。この更新の制御は、種々な情報に基づいて行われてもよく、例えば、歪補償後の信号（フィードバック信号）と入力信号との誤差又は歪補償後の信号に含まれる残歪（補償しきれずに残った歪）の量などに基づいて、歪補償の精度を更に向上させるように行われる。
【００４４】
また、一構成例として、歪補償装置は、遅延処理部のそれぞれに備えられる遅延選択手段からの出力の有無（オン／オフ）を切り替える遅延選択制御手段を備える。この制御は、種々な情報に基づいて行われてもよく、例えば、歪補償後の信号（フィードバック信号）と入力信号との誤差又は歪補償後の信号に含まれる残歪（補償しきれずに残った歪）の量などに基づいて、十分な歪補償の精度を実現するように行われる。一例として、初期状態では全ての遅延処理部の遅延選択手段の出力を無し（オフ）に設定し、そして、１段目の遅延処理部から段数の順に、歪補償の精度が不十分であると判定した場合に、次の段の遅延処理部の遅延選択手段の出力を有り（オン）に切り替えていくような制御手法を用いることができる。
（以上、図３に対応した構成例）
【発明の効果】
【００４５】
以上説明したように、本発明に係るプリディストーション方式の歪補償装置によると、例えば、プリディストーション方式の歪補償を用いた送信増幅器などにおいて、メモリ効果の補償で考慮する過去の入力サンプル数の範囲を適切に設定し、増幅器のばらつきに影響されることなく効率的な歪補償を行い、歪補償精度を向上させることができる。
【図面の簡単な説明】
【００４６】
【図１】本発明の第１実施例に係るプリディストーション部の構成例を示す図である。
【図２】歪補償制御部により行われる処理の手順の一例を示すフローチャートの図である。
【図３】本発明の第２実施例に係るプリディストーション部の構成例を示す図である。
【図４】背景技術に係るプリディストーション歪補償機能付き増幅装置の構成例を示す図である。
【図５】背景技術に係るプリディストーション部の第１の構成例を示す図である。
【図６】背景技術に係るプリディストーション部の第２の構成例を示す図である。
【発明を実施するための形態】
【００４７】
本発明に係る実施例を図面を参照して説明する。
本実施例では、図４に示されるものと同様な構成を有するプリディストーション歪補償機能付き増幅装置に本発明を適用した場合を示し、特に、図４に示されるプリディストーション部２０２や歪補償制御部２１０の構成例や動作例を示す。
以下では、図４を参照して説明した構成や動作とは異なる部分について主に説明し、同様な部分については詳しい説明を省略する。
【実施例１】
【００４８】
本発明の第１実施例を説明する。
第１実施例では、図５に示されるプリディストーション部３０１に対応した構成例を示す。
図１には、本発明の一実施例に係るプリディストーション部１（図４に示されるプリディストーション部２０２に対応するもの）の構成例を示してあり、また、デジタル変調部２０１、Ｄ／Ａコンバータ部２０３、歪補償制御部２（図４に示される歪補償制御部２１０に対応するもの）を示してある。
【００４９】
本例のプリディストーション部１は、メモリレスＰＤ１１、メモリＰＤ１２を備えている。
メモリレスＰＤ１１は、電力検出部（第１の電力検出部）２１、歪補償テーブルを構成するメモリレスＬＵＴ２２、複素乗算部２３を備えている。
メモリＰＤ１２は、電力検出部（第２の電力検出部）３１、遅延選択部（第１の遅延選択部）３２、遅延選択部（第２の遅延選択部）３３、遅延選択部（第３の遅延選択部）３４、歪補償テーブルを構成するメモリＬＵＴ（第１のメモリＬＵＴ）３５、１サンプル遅延部３６、差分計算部（第１の差分計算部）３７、歪補償テーブルを構成するメモリＬＵＴ（第２のメモリＬＵＴ）３８、２サンプル遅延部３９、差分計算部（第２の差分計算部）４０、歪補償テーブルを構成するメモリＬＵＴ（第３のメモリＬＵＴ）４１、３サンプル遅延部４２、差分計算部（第３の差分計算部）４３、補償データ加算部４４、複素乗算部４５を備えている。
【００５０】
本例のプリディストーション部１における動作の一例を示す。
メモリレスＰＤ１１における動作の例を示す。
デジタル変調部２０１からのＩ成分及びＱ成分の信号が、電力検出部２１、複素乗算部２３に入力される。
電力検出部２１は、入力されたＩ、Ｑデジタルデータの信号に対して、信号のレベル（例えば、電力値又は振幅値）を計算し、その結果をメモリレスＬＵＴ２２へ出力する。
【００５１】
メモリレスＬＵＴ２２は、電力検出部２１で計算された信号レベルに対応した補正値（Ｉ成分及びＱ成分からなるもの）を複素乗算部２３へ出力する。ここで、メモリレスＬＵＴ２２は、信号レベルと補正値との対応をメモリに記憶している。
複素乗算部２３は、デジタル変調部２０１からの入力信号とメモリレスＬＵＴ２２からの補正値との複素乗算を行うことで、ＡＭ／ＡＭ特性、ＡＭ／ＰＭ特性の歪補償を行い、その結果をメモリＰＤ１２へ送信（出力）する。
【００５２】
メモリＰＤ１２における動作の例を示す。
メモリレスＰＤ１１の複素乗算部２３からのＩ成分及びＱ成分からなる出力信号が、電力検出部３１、複素乗算部４５に入力される。
電力検出部３１は、入力されたＩ、Ｑデジタル信号に対して、信号のレベル（例えば、電力値又は振幅値）を計算し、その結果を遅延選択部３２へ出力する。
【００５３】
遅延選択部３２では、入力データ（電力検出部３１で計算された信号レベル）を以降のブロック（処理部）に通すか否かを制御する。この制御の設定は、歪補償制御部２から遅延選択部３２に指定される。具体的には、遅延選択部３２は、過去の入力を考慮する場合（オン（ＯＮ）の場合）には、入力データ（電力検出部３１で計算された信号レベル）をそのまま後段の遅延選択部３３、メモリＬＵＴ３５へ出力し、また、過去の入力を全く考慮しない場合には、０を後段の遅延選択部３３、メモリＬＵＴ３５へ出力することによって、メモリＰＤ１２をオフ（ＯＦＦ）状態にする。
【００５４】
メモリＬＵＴ３５は、遅延選択部３２から入力された電力検出部３１で計算された信号レベルに対応した補正値（Ｉ成分及びＱ成分からなるもの）を１サンプル遅延部３６、差分計算部３７へ出力する。ここで、メモリＬＵＴ３５は、信号レベルと補正値との対応をメモリに記憶している。
１サンプル遅延部３６は、メモリＬＵＴ３５からの入力信号（入力データ）を１サンプル分遅延させて、差分計算部３７へ出力する。
差分計算部３７は、メモリＬＵＴ３５からの入力信号と１サンプル遅延部３６からの入力信号との差分を取り、その結果の信号（Ｉ成分及びＱ成分からなるもの）を補償データ加算部４４へ出力する。
【００５５】
遅延選択部３３では、入力データ（遅延選択部３２から入力された電力検出部３１で計算された信号レベル）を以降のブロック（処理部）に通すか否かを制御する。この制御の設定は、歪補償制御部２から遅延選択部３３に指定される。具体的には、遅延選択部３３は、２サンプル以上の過去の入力を考慮する場合（オンの場合）には、入力データ（電力検出部３１で計算された信号レベル）をそのまま後段の遅延選択部３４、メモリＬＵＴ３８へ出力し、また、２サンプル以上の過去の入力を考慮しない場合には、０を後段の遅延選択部３４、メモリＬＵＴ３８へ出力することによって、メモリＰＤ１２において２サンプル以上の過去の入力に依存するブロック（処理部）をオフ状態にする。
【００５６】
メモリＬＵＴ３８は、遅延選択部３３から入力された電力検出部３１で計算された信号レベルに対応した補正値（Ｉ成分及びＱ成分からなるもの）を２サンプル遅延部３９、差分計算部４０へ出力する。ここで、メモリＬＵＴ３８は、信号レベルと補正値との対応をメモリに記憶している。
２サンプル遅延部３９は、メモリＬＵＴ３８からの入力信号（入力データ）を２サンプル分遅延させて、差分計算部４０へ出力する。
差分計算部４０は、メモリＬＵＴ３８からの入力信号と２サンプル遅延部３９からの入力信号との差分を取り、その結果の信号（Ｉ成分及びＱ成分からなるもの）を補償データ加算部４４へ出力する。
【００５７】
遅延選択部３４では、入力データ（遅延選択部３３から入力された電力検出部３１で計算された信号レベル）を以降のブロック（処理部）に通すか否かを制御する。この制御の設定は、歪補償制御部２から遅延選択部３４に指定される。具体的には、遅延選択部３４は、３サンプル以上の過去の入力を考慮する場合（オンの場合）には、入力データ（電力検出部３１で計算された信号レベル）をそのまま後段のメモリＬＵＴ４１へ出力し、また、３サンプル以上の過去の入力を考慮しない場合には、０を後段のメモリＬＵＴ４１へ出力することによって、メモリＰＤ１２において３サンプル以上の過去の入力に依存するブロック（処理部）をオフ状態にする。
【００５８】
メモリＬＵＴ４１は、遅延選択部３４から入力された電力検出部３１で計算された信号レベルに対応した補正値（Ｉ成分及びＱ成分からなるもの）を３サンプル遅延部４２、差分計算部４３へ出力する。ここで、メモリＬＵＴ４１は、信号レベルと補正値との対応をメモリに記憶している。
３サンプル遅延部４２は、メモリＬＵＴ４１からの入力信号（入力データ）を３サンプル分遅延させて、差分計算部４３へ出力する。
差分計算部４３は、メモリＬＵＴ４１からの入力信号と３サンプル遅延部４２からの入力信号との差分を取り、その結果の信号（Ｉ成分及びＱ成分からなるもの）を補償データ加算部４４へ出力する。
【００５９】
なお、本例のメモリＰＤ１２では、３サンプル前の信号まで考慮した場合を示したが、例えば、デジタル回路内に遅延選択部、メモリＬＵＴ、遅延部、差分計算部を増やすことによって、更に過去の信号まで考慮して歪補償を行うことができる。
【００６０】
補償データ加算部４４は、全ての差分計算部３７、４０、４３からの入力信号（全ての分岐の出力）を加算して、その結果の信号（Ｉ成分及びＱ成分からなるもの）を複素乗算部４５へ出力する。
複素乗算部４５は、メモリレスＰＤ１１の複素乗算部２３からの入力信号と補償データ加算部４４からの入力信号（差分値の加算結果からなるメモリ効果歪の補償用データ）との複素乗算を行うことで、メモリ効果の補償を行い、その結果の信号（Ｉ成分及びＱ成分からなるもの）をＤ／Ａコンバータ部２０３へ出力する。
【００６１】
ここで、各ＬＵＴ２２、３５、３８、４１の補正パラメータの設定や更新や、各遅延選択部３２、３３、３４のオン／オフの設定は、歪補償制御部２により行われる。
具体的には、メモリレスＰＤ１１のメモリレスＬＵＴ２２やメモリＰＤ１２のメモリＬＵＴ３５、３８、４１の記憶内容（信号レベルと補正値との対応）が、それぞれ、歪補償制御部２により、入力側からの入力信号とフィードバック信号との誤差が小さくなるように、適応的に更新される。
また、各遅延選択部３２、３３、３４のオン／オフの状態が、それぞれ、歪補償制御部２により設定される。
【００６２】
図２を参照して、本例のプリディストーション部１において、歪補償制御部２により行われる処理の手順の一例を示す。
まず、起動すると、初期状態として、メモリレスＰＤ１１のみを動作させるために、全ての遅延選択部３２、３３、３４をオフ状態にする（ステップＳ１）。これにより、メモリレスＰＤ１１のみが動作し、メモリレスＰＤ１１の適応更新を行って、メモリレスＬＵＴ２２を更新する（ステップＳ２）。
【００６３】
そして、入力側からの入力信号（送信信号）とフィードバック信号との誤差の改善量が所定の閾値未満（又は、「所定の閾値以下」でもよい）となったか否かで収束したか否かを判定し（ステップＳ３）、収束していないことを判定した場合には、ステップＳ２の処理へ戻る。
一方、収束したことを判定した場合には、前記した誤差が十分に小さくなったか否かを判定し（ステップＳ４）、誤差が十分に小さくなっていることを判定した場合には、メモリＰＤ１２を動作させる必要もなく、誤差の劣化を検出するまで更新を停止する（ステップＳ１６）。なお、誤差が十分に小さくなったか否かは、例えば、誤差が所定の閾値未満（又は、「所定の閾値以下」でもよい）となったか否かにより判定することが可能である。
【００６４】
一方、誤差が十分に小さくなっていない（誤差がまだ残っている）ことを判定した場合には、遅延選択部３２の出力をオン状態にして、１サンプル過去の入力を考慮したメモリＰＤ１２を動作させるようにする（ステップＳ５）。これにより、メモリレスＰＤ１１及びメモリＰＤ１２が動作し、メモリレスＰＤ１１及びメモリＰＤ１２の適応更新を行って、メモリレスＬＵＴ２２及びメモリＬＵＴ３５を更新する（ステップＳ６）。
【００６５】
そして、入力側からの入力信号（送信信号）とフィードバック信号との誤差の改善量が所定の閾値未満（又は、「所定の閾値以下」でもよい）となったか否かで収束したか否かを判定し（ステップＳ７）、収束していないことを判定した場合には、ステップＳ６の処理へ戻る。
一方、収束したことを判定した場合には、前記した誤差が十分に小さくなったか否かを判定し（ステップＳ８）、誤差が十分に小さくなっていることを判定した場合には、誤差の劣化を検出するまで更新を停止する（ステップＳ１６）。
【００６６】
一方、誤差が十分に小さくなっていない（誤差がまだ残っている）ことを判定した場合には、遅延選択部３３の出力をオン状態にして、２サンプル過去までの入力を考慮したメモリＰＤ１２を動作させるようにする（ステップＳ９）。これにより、メモリレスＰＤ１１及びメモリＰＤ１２が動作し、メモリレスＰＤ１１及びメモリＰＤ１２の適応更新を行って、メモリレスＬＵＴ２２、メモリＬＵＴ３５及びメモリＬＵＴ３８を更新する（ステップＳ１０）。
【００６７】
そして、入力側からの入力信号（送信信号）とフィードバック信号との誤差の改善量が所定の閾値未満（又は、「所定の閾値以下」でもよい）となったか否かで収束したか否かを判定し（ステップＳ１１）、収束していないことを判定した場合には、ステップＳ１０の処理へ戻る。
一方、収束したことを判定した場合には、前記した誤差が十分に小さくなったか否かを判定し（ステップＳ１２）、誤差が十分に小さくなっていることを判定した場合には、誤差の劣化を検出するまで更新を停止する（ステップＳ１６）。
【００６８】
一方、誤差が十分に小さくなっていない（誤差がまだ残っている）ことを判定した場合には、遅延選択部３４の出力をオン状態にして、３サンプル過去までの入力を考慮したメモリＰＤ１２を動作させるようにする（ステップＳ１３）。これにより、メモリレスＰＤ１１及びメモリＰＤ１２が動作し、メモリレスＰＤ１１及びメモリＰＤ１２の適応更新を行って、メモリレスＬＵＴ２２、メモリＬＵＴ３５、メモリＬＵＴ３８及びメモリＬＵＴ４１を更新する（ステップＳ１４）。
【００６９】
そして、入力側からの入力信号（送信信号）とフィードバック信号との誤差の改善量が所定の閾値未満（又は、「所定の閾値以下」でもよい）となったか否かで収束したか否かを判定し（ステップＳ１５）、収束していないことを判定した場合には、ステップＳ１４の処理へ戻る。
一方、収束したことを判定した場合には、誤差の劣化を検出するまで更新を停止する（ステップＳ１６）。
【００７０】
なお、本例のメモリＰＤ１２では、３サンプル前の信号まで考慮した場合を示したが、更に過去の信号まで考慮する構成では、本例と同様に、更に過去のサンプルまで考慮するように、過去のサンプルを考慮する範囲を広げていって、更新するメモリＬＵＴを増やしていくことが可能である。
【００７１】
以上のように、本例のプリディストーション部１を構成するプリディストーション歪補償回路では、入力デジタルＩ、Ｑ信号に対して、次のような処理部を備えた。
すなわち、メモリレスＰＤ１１の処理部として、信号のレベル（例えば、電力値又は振幅値）を求める電力検出部２１、信号のレベルに応じて補正値を出力するメモリレスＬＵＴ２２、入力信号と補正値との複素乗算を行う複素乗算部２３を備えた。
また、メモリＰＤ１２の処理部として、複素乗算部２３からの出力のレベル（例えば、電力値又は振幅値）を求める電力検出部３１、メモリ効果の補償において過去の入力を考慮するサンプル数の範囲を切り替えるために電力検出部３１からの出力のオン／オフを切り替える複数の遅延選択部３２、３３、３４、各遅延選択部３２、３３、３４からの出力値に応じて補正値を出力する複数のメモリＬＵＴ３５、３８、４１、各メモリＬＵＴ３５、３８、４１からの出力をサンプル単位で遅延させる複数の遅延部３６、３９、４２、各メモリＬＵＴ３５、３８、４１からの出力と各遅延部３６、３９、４２からの出力との差分を計算する複数の差分計算部３７、４０、４３、各差分計算部３７、４０、４３からの出力を合成する補償データ加算部４４、複素乗算部２３からの出力と補償データ加算部４４からの出力との複素乗算を行う複素乗算部４５を備えた。
【００７２】
また、本例のプリディストーション部１の外部（内部でもよい）には歪補償制御部２が設けられており、歪補償制御部２は、入力側からの入力信号とフィードバック信号との誤差を小さくするようにメモリレスＬＵＴ２２及び各メモリＬＵＴ３５、３８、４１を更新する機能や、この誤差の大きさに応じて各遅延選択部３２、３３、３４のオン／オフの指定を行う機能を有している。
また、本例のプリディストーション部１における歪補償制御の手法（方法）では、誤差の収束状態と収束値に応じて、動作させる回路を増やしていく制御を行う。
【００７３】
本例のプリディストーション歪補償機能付き増幅装置では、上記のような本例のプリディストーション部１及び歪補償制御部２を備え、更に、次のような処理部を備えた。
すなわち、デジタルベースバンド信号に対して、帯域制限、キャリア毎に希望のキャリア周波数ヘのデジタル直交変調を行い、マルチキャリア加算を行うデジタル変調部２０１、デジタル信号をアナログ信号へ変換するＤ／Ａコンバータ部２０３、ＲＦ周波数への周波数変換を行う周波数変換部（アップコンバート部）２０４、ＲＦ信号を増幅する増幅部２０５、アンテナ２０６、信号の一部を抽出する方向性結合器２１１、増幅部２０５からの出力の一部をフィードバック信号としてＩＦ周波数への周波数変換を行う周波数変換部（ダウンコンバート部）２０７、アナログ信号をデジタル信号へ変換するＡ／Ｄコンバータ部２０８、送信データとフィードバックデータとの間のレベル、遅延、位相差を調整する信号同期部２０９を備えた。
【００７４】
従って、本例のプリディストーション部１では、最初から全てのＬＵＴを更新するのではなく、必要に応じて考慮する過去のサンプル数を増やしていくことにより、例えば、更新しなくても十分に歪を補償することができる場合には、必要のないＬＵＴは更新されず、また、歪の補償量が足りない場合には、新たなブロック（処理部）を動作させて歪補償を行っていくため、効率良く歪補償を行うことができる。
【００７５】
例えば、従来手法では、歪補償に使用する回路は固定であり、各ＬＵＴの補正パラメータのみを適応制御していたが、本例では、歪補償の対象となる増幅器などによって、メモリＰＤ１２で考慮する過去の入力サンプル数の範囲を変化させながら収束させることにより、メモリＰＤ１２において考慮すべき過去の入力の範囲を適切に設定することができ、効率的な歪補償を行えることから、収束速度や歪補償精度を向上させることが可能となる。
【００７６】
なお、本例のプリディストーション歪補償機能付き増幅装置（歪補償装置の機能を含むもの）では、図１に示される構成に関し、電力検出部２１の機能によりレベル検出手段が構成されており、メモリレスＬＵＴ２２の機能によりテーブル手段が構成されており、複素乗算部２３の機能により歪付与手段が構成されており、これらの機能によりメモリレスプリディストーション手段が構成されている。また、本例では、電力検出部３１の機能によりレベル検出手段が構成されており、各遅延選択部３２〜３４の機能により遅延選択手段が構成されており、各メモリＬＵＴ３５、３８、４１の機能によりテーブル手段が構成されており、各遅延部（１サンプル遅延部３６、２サンプル遅延部３９、３サンプル遅延部４２）の機能により遅延手段が構成されており、各差分計算部３７、４０、４３の機能により差分検出手段が構成されている。また、本例では、３段の遅延処理部について、各段の遅延選択部３２、３３、３４、メモリＬＵＴ３５、３８、４１、遅延部３６、３９、４２、差分計算部３７、４０、４３から各段の遅延処理部が構成されている。また、本例では、補償データ加算部４４の機能により加算手段が構成されており、複素乗算部４５の機能により歪付与手段が構成されており、また、これらの機能と、レベル検出手段（電力検出部３１の機能）、３段の遅延処理部の機能により、メモリプリディストーション手段が構成されている。また、本例では、歪補償制御部２の機能により、各ＬＵＴ２２、３５、３８、４１の更新制御手段や、各遅延選択部３２、３３、３４の遅延選択制御手段が構成されている。
【実施例２】
【００７７】
本発明の第２実施例を説明する。
第２実施例では、図６に示されるプリディストーション部４０１に対応した構成例を示す。
図３には、本発明の一実施例に係るプリディストーション部１０１（図４に示されるプリディストーション部２０２に対応するもの）の構成例を示してあり、また、デジタル変調部２０１、Ｄ／Ａコンバータ部２０３、歪補償制御部１０２（図４に示される歪補償制御部２１０に対応するもの）を示してある。
【００７８】
本例のプリディストーション部１０１は、メモリレスＰＤ１１１、メモリＰＤ１１２、電力検出部１２１、遅延選択部（第１の遅延選択部）１２２、遅延選択部（第２の遅延選択部）１２３、遅延選択部（第３の遅延選択部）１２４、補償データ加算部１３２、複素乗算部１３３を備えている。
メモリレスＰＤ１１１は、歪補償テーブルを構成するメモリレスＬＵＴ１２５を備えている。
メモリＰＤ１１２は、１サンプル遅延部１２６、歪補償テーブルを構成するメモリＬＵＴ（第１のメモリＬＵＴ）１２７、２サンプル遅延部１２８、歪補償テーブルを構成するメモリＬＵＴ（第２のメモリＬＵＴ）１２９、３サンプル遅延部１３０、歪補償テーブルを構成するメモリＬＵＴ（第３のメモリＬＵＴ）１３１を備えている。
【００７９】
本例のプリディストーション部１０１における動作の一例を示す。
デジタル変調部２０１から入力されたＩ、Ｑデジタルデータの信号（Ｉ成分及びＱ成分の信号）が、電力検出部１２１、複素乗算部１３３に入力される。
電力検出部１２１は、入力されたＩ、Ｑデジタルデータの信号に対して、信号のレベル（例えば、電力値又は振幅値）を計算し、その結果を遅延選択部１２２、メモリレスＬＵＴ１２５へ出力する。
【００８０】
メモリレスＰＤ１１１では、メモリレスＬＵＴ１２５は、電力検出部１２１で計算された信号レベルに対応した補正値（Ｉ成分及びＱ成分からなるもの）を補償データ加算部１３２へ出力する。これにより、ＡＭ／ＡＭ特性、ＡＭ／ＰＭ特性の逆特性を与える。ここで、メモリレスＬＵＴ１２５は、信号レベルと補正値との対応をメモリに記憶している。
【００８１】
遅延選択部１２２では、入力データ（電力検出部１２１で計算された信号レベル）を以降のブロック（処理部）に通すか否かを制御する。この制御の設定は、歪補償制御部１０２から遅延選択部１２２に指定される。具体的には、遅延選択部１２２は、過去の入力を考慮する場合（オン（ＯＮ）の場合）には、入力データ（電力検出部１２１で計算された信号レベル）をそのまま後段の遅延選択部１２３、１サンプル遅延部１２６へ出力し、また、過去の入力を全く考慮しない場合には、０を後段の遅延選択部１２３、１サンプル遅延部１２６へ出力することによって、メモリＰＤ１１２全体をオフ（ＯＦＦ）状態にする。
【００８２】
遅延選択部１２３では、入力データ（遅延選択部１２２から入力された電力検出部１２１で計算された信号レベル）を以降のブロック（処理部）に通すか否かを制御する。この制御の設定は、歪補償制御部１０２から遅延選択部１２３に指定される。具体的には、遅延選択部１２３は、２サンプル以上の過去の入力を考慮する場合（オンの場合）には、入力データ（電力検出部１２１で計算された信号レベル）をそのまま後段の遅延選択部１２４、２サンプル遅延部１２８へ出力し、また、２サンプル以上の過去の入力を考慮しない場合には、０を後段の遅延選択部１２４、２サンプル遅延部１２８へ出力することによって、メモリＰＤ１１２において２サンプル以上の過去の入力に依存するブロック（処理部）をオフ状態にする。
【００８３】
遅延選択部１２４では、入力データ（遅延選択部１２３から入力された電力検出部１２１で計算された信号レベル）を以降のブロック（処理部）に通すか否かを制御する。この制御の設定は、歪補償制御部１０２から遅延選択部１２４に指定される。具体的には、遅延選択部１２４は、３サンプル以上の過去の入力を考慮する場合（オンの場合）には、入力データ（電力検出部１２１で計算された信号レベル）をそのまま後段の３サンプル遅延部１３０へ出力し、また、３サンプル以上の過去の入力を考慮しない場合には、０を後段の３サンプル遅延部１３０へ出力することによって、メモリＰＤ１１２において３サンプル以上の過去の入力に依存するブロック（処理部）をオフ状態にする。
【００８４】
メモリＰＤ１１２では、１サンプル遅延部１２６は、遅延選択部１２２からの入力信号（入力データ）を１サンプル分遅延させて、メモリＬＵＴ１２７へ出力する。
また、メモリＬＵＴ１２７は、１サンプル遅延部１２６から入力された電力検出部１２１で計算された信号レベルに対応した補正値（Ｉ成分及びＱ成分からなるもの）を補償データ加算部１３２へ出力する。ここで、メモリＬＵＴ１２７は、信号レベルと補正値との対応をメモリに記憶している。
また、２サンプル遅延部１２８は、遅延選択部１２３からの入力信号（入力データ）を２サンプル分遅延させて、メモリＬＵＴ１２９へ出力する。
また、メモリＬＵＴ１２９は、２サンプル遅延部１２８から入力された電力検出部１２１で計算された信号レベルに対応した補正値（Ｉ成分及びＱ成分からなるもの）を補償データ加算部１３２へ出力する。ここで、メモリＬＵＴ１２９は、信号レベルと補正値との対応をメモリに記憶している。
また、３サンプル遅延部１３０は、遅延選択部１２４からの入力信号（入力データ）を３サンプル分遅延させて、メモリＬＵＴ１３１へ出力する。
また、メモリＬＵＴ１３１は、３サンプル遅延部１３０から入力された電力検出部１２１で計算された信号レベルに対応した補正値（Ｉ成分及びＱ成分からなるもの）を補償データ加算部１３２へ出力する。ここで、メモリＬＵＴ１３１は、信号レベルと補正値との対応をメモリに記憶している。
これらにより、メモリ効果の逆特性を与える。
【００８５】
なお、本例のメモリＰＤ１１２では、３サンプル前の信号まで考慮した場合を示したが、例えば、デジタル回路内に遅延選択部、遅延部、メモリＬＵＴを増やすことによって、更に過去の信号まで考慮して歪補償を行うことができる。
【００８６】
補償データ加算部１３２は、各ＬＵＴ１２５、１２７、１２９、１３１から入力された補正値を加算して、その結果（Ｉ成分及びＱ成分からなるもの）を複素乗算部１３３へ出力する。
複素乗算部１３３は、デジタル変調部２０１からの入力信号と補償データ加算部１３２からの入力信号（歪の補償用データ）との複素乗算を行うことで、メモリレスとメモリ効果の歪補償を行い、その結果の信号（Ｉ成分及びＱ成分からなるもの）をＤ／Ａコンバータ部２０３へ出力する。
【００８７】
ここで、各ＬＵＴ１２５、１２７、１２９、１３１の補正パラメータの設定や更新や、各遅延選択部１２２、１２３、１２４のオン／オフの設定は、歪補償制御部１０２により行われる。
具体的には、メモリレスＰＤ１１１のメモリレスＬＵＴ１２５やメモリＰＤ１１２のメモリＬＵＴ１２７、１２９、１３１の記憶内容（信号レベルと補正値との対応）が、それぞれ、歪補償制御部１０２により、入力側からの入力信号とフィードバック信号との誤差が小さくなるように、適応的に更新される。
また、各遅延選択部１２２、１２３、１２４のオン／オフの状態が、それぞれ、歪補償制御部１０２により設定される。
【００８８】
ここで、本例のプリディストーション部１０１において、歪補償制御部１０２により行われる処理の手順の一例としては、例えば、図２に示されるフローチャートと同様なものを用いることができる。
【００８９】
以上のように、本例のプリディストーション部１０１を構成するプリディストーション歪補償回路では、入力デジタルＩ、Ｑ信号に対して、次のような処理部を備えた。
すなわち、信号のレベル（例えば、電力値又は振幅値）を求める電力検出部１２１、信号のレベルに応じて補正値を出力するメモリレスＬＵＴ１２５、メモリ効果の補償において過去の入力を考慮するサンプル数の範囲を切り替えるために電力検出部１２１からの出力のオン／オフを切り替える複数の遅延選択部１２２、１２３、１２４、各遅延選択部１２２、１２３、１２４からの出力をサンプル単位で遅延させる複数の遅延部１２６、１２８、１３０、各遅延部１２６、１２８、１３０からの出力値に応じて補正値を出力する複数のメモリＬＵＴ１２７、１２９、１３１、メモリレスＬＵＴ１２５からの出力と各メモリＬＵＴ１２７、１２９、１３１からの出力を合成する補償データ加算部１３２、デジタル変調部２０１からの出力と補償データ加算部１３２からの出力との複素乗算を行う複素乗算部１３３を備えた。
【００９０】
また、本例のプリディストーション部１０１の外部（内部でもよい）には歪補償制御部１０２が設けられており、歪補償制御部１０２は、入力側からの入力信号とフィードバック信号との誤差を小さくするようにメモリレスＬＵＴ１２５及び各メモリＬＵＴ１２７、１２９、１３１を更新する機能や、この誤差の大きさに応じて各遅延選択部１２２、１２３、１２４のオン／オフの指定を行う機能を有している。
また、本例のプリディストーション部１０１における歪補償制御の手法（方法）では、誤差の収束状態と収束値に応じて、動作させる回路を増やしていく制御を行う。
【００９１】
本例のプリディストーション歪補償機能付き増幅装置では、上記のような本例のプリディストーション部１０１及び歪補償制御部１０２を備え、更に、次のような処理部を備えた。
すなわち、デジタルベースバンド信号に対して、帯域制限、キャリア毎に希望のキャリア周波数ヘのデジタル直交変調を行い、マルチキャリア加算を行うデジタル変調部２０１、デジタル信号をアナログ信号へ変換するＤ／Ａコンバータ部２０３、ＲＦ周波数への周波数変換を行う周波数変換部（アップコンバート部）２０４、ＲＦ信号を増幅する増幅部２０５、アンテナ２０６、信号の一部を抽出する方向性結合器２１１、増幅部２０５からの出力の一部をフィードバック信号としてＩＦ周波数への周波数変換を行う周波数変換部（ダウンコンバート部）２０７、アナログ信号をデジタル信号へ変換するＡ／Ｄコンバータ部２０８、送信データとフィードバックデータとの間のレベル、遅延、位相差を調整する信号同期部２０９を備えた。
【００９２】
従って、本例のプリディストーション部１０１では、最初から全てのＬＵＴを更新するのではなく、必要に応じて考慮する過去のサンプル数を増やしていくことにより、例えば、更新しなくても十分に歪を補償することができる場合には、必要のないＬＵＴは更新されず、また、歪の補償量が足りない場合には、新たなブロック（処理部）を動作させて歪補償を行っていくため、効率良く歪補償を行うことができる。
【００９３】
例えば、従来手法では、歪補償に使用する回路は固定であり、各ＬＵＴの補正パラメータのみを適応制御していたが、本例では、歪補償の対象となる増幅器などによって、メモリＰＤ１１２で考慮する過去の入力サンプル数の範囲を変化させながら収束させることにより、メモリＰＤ１１２において考慮すべき過去の入力の範囲を適切に設定することができ、効率的な歪補償を行えることから、収束速度や歪補償精度を向上させることが可能となる。
【００９４】
なお、本例のプリディストーション歪補償機能付き増幅装置（歪補償装置の機能を含むもの）では、図３に示される構成に関し、電力検出部１２１の機能によりレベル検出手段が構成されている。また、本例では、メモリレスＬＵＴ１２５の機能によりテーブル手段が構成されており、この機能と、レベル検出手段（電力検出部１２１の機能）によりメモリレスプリディストーション手段が構成されている。また、本例では、各遅延選択部１２２〜１２４の機能により遅延選択手段が構成されており、各遅延部（１サンプル遅延部１２６、２サンプル遅延部１２８、３サンプル遅延部１３０）の機能により遅延手段が構成されており、各メモリＬＵＴ１２７、１２９、１３１の機能によりテーブル手段が構成されている。また、本例では、３段の遅延処理部について、各段の遅延選択部１２２、１２３、１２４、遅延部１２６、１２８、１３０、メモリＬＵＴ１２７、１２９、１３１から各段の遅延処理部が構成されている。また、本例では、レベル検出手段（電力検出部１２１の機能）、３段の遅延処理部の機能により、メモリプリディストーション手段が構成されている。また、本例では、補償データ加算部１３２の機能により加算手段が構成されており、複素乗算部１３３の機能により歪付与手段が構成されている。また、本例では、歪補償制御部１０２の機能により、各ＬＵＴ１２５、１２７、１２９、１３１の更新制御手段や、各遅延選択部１２２、１２３、１２４の遅延選択制御手段が構成されている。
【００９５】
ここで、本発明に係るシステムや装置などの構成としては、必ずしも以上に示したものに限られず、種々な構成が用いられてもよい。また、本発明は、例えば、本発明に係る処理を実行する方法或いは方式や、このような方法や方式を実現するためのプログラムや当該プログラムを記録する記録媒体などとして提供することも可能であり、また、種々なシステムや装置として提供することも可能である。
また、本発明の適用分野としては、必ずしも以上に示したものに限られず、本発明は、種々な分野に適用することが可能なものである。
また、本発明に係るシステムや装置などにおいて行われる各種の処理としては、例えばプロセッサやメモリ等を備えたハードウエア資源においてプロセッサがＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）に格納された制御プログラムを実行することにより制御される構成が用いられてもよく、また、例えば当該処理を実行するための各機能手段が独立したハードウエア回路として構成されてもよい。
また、本発明は上記の制御プログラムを格納したフロッピー（登録商標）ディスクやＣＤ（Ｃｏｍｐａｃｔ Ｄｉｓｃ）−ＲＯＭ等のコンピュータにより読み取り可能な記録媒体や当該プログラム（自体）として把握することもでき、当該制御プログラムを当該記録媒体からコンピュータに入力してプロセッサに実行させることにより、本発明に係る処理を遂行させることができる。
【符号の説明】
【００９６】
１、１０１、２０２、３０１、４０１・・プリディストーション部、 ２、１０２、２１０、３１１・・歪補償制御部、 １１、１１１、３１２、４１１・・メモリレスＰＤ、 １２、１１２、４１２・・メモリＰＤ、 ２１、３１、１２１、３２１、３３１、４２１・・電力検出部、 ２２、１２５、３２２、４２２・・メモリレスＬＵＴ、 ２３、４５、１３３、３２３、３３５、４３０・・複素乗算部、 ３２〜３４、１２２〜１２４・・遅延選択部、 ３５、３８、４１、１２７、１２９、１３１、３３２、４２４、４２６、４２８・・メモリＬＵＴ、 ３６、１２６、３３３、４２３・・１サンプル遅延部、 ３７、４０、４３、３３４・・差分計算部、 ３９、１２８、４２５・・２サンプル遅延部、 ４２、１３０、４２７・・３サンプル遅延部、 ４４、１３２、４２９・・補償データ加算部、 ２０１・・デジタル変調部、 ２０３・・Ｄ／Ａコンバータ部、 ２０４、２０７・・周波数変換部、 ２０５・・増幅部、 ２０６・・アンテナ、 ２０８・・Ａ／Ｄコンバータ部、 ２０９・・信号同期部、
【特許請求の範囲】
【請求項１】
増幅器で発生する歪をプリディストーション方式により補償するプリディストーション方式の歪補償装置において、
ＡＭ／ＡＭ特性及びＡＭ／ＰＭ特性の歪補償に関して、入力信号のレベルの値に応じた歪を当該入力信号に与えるメモリレスプリディストーション手段を有するとともに、
メモリ効果の歪補償に関して、入力信号のレベルの値に応じた歪を当該入力信号に与えるメモリプリディストーション手段として、１段以上の遅延処理部と、全ての遅延処理部からの出力を加算する加算手段と、当該加算手段による加算結果に応じた歪を前記入力信号に与える歪付与手段と、を有し、
前記遅延処理部のそれぞれは、前記入力信号のレベルの値を出力するか否かが切り替え可能である遅延選択手段と、当該遅延選択手段から出力されたレベルの値に応じた補正値を出力するテーブル手段と、当該テーブル手段から出力された補正値をサンプル単位の所定時間だけ遅延させて出力する遅延手段と、前記テーブル手段から出力された補正値と前記遅延手段から出力された補正値との差分を検出して当該差分を前記加算手段へ出力する差分検出手段と、を備え、
前記遅延処理部のそれぞれに備えられた遅延選択手段は、次段の遅延処理部がある場合には、前記入力信号のレベルの値を出力する状態において、当該次段の遅延処理部に備えられた遅延選択手段へ前記入力信号のレベルの値を出力し、
前記遅延処理部が２段以上ある場合には、前記遅延処理部のそれぞれに備えられた遅延手段は、前記遅延処理部のそれぞれ毎に異なる時間だけ前記テーブル手段から出力された補正値を遅延させる、
ことを特徴とするプリディストーション方式の歪補償装置。
【請求項２】
増幅器で発生する歪をプリディストーション方式により補償するプリディストーション方式の歪補償装置において、
ＡＭ／ＡＭ特性及びＡＭ／ＰＭ特性の歪補償に関して、入力信号のレベルの値に応じた補正値を出力するメモリレスプリディストーション手段と、
メモリ効果の歪補償に関して、前記入力信号のレベルの値に応じた補正値を出力するメモリプリディストーション手段を構成する１段以上の遅延処理部と、
前記メモリレスプリディストーション手段から出力された補正値及び前記メモリプリディストーション手段を構成する全ての遅延処理部から出力された補正値を加算する加算手段と、
前記加算手段による加算結果に応じた歪を前記入力信号に与える歪付与手段と、を有し、
前記遅延処理部のそれぞれは、前記入力信号のレベルの値を出力するか否かが切り替え可能である遅延選択手段と、当該遅延選択手段から出力されたレベルの値をサンプル単位の所定時間だけ遅延させて出力する遅延手段と、当該遅延手段から出力されたレベルの値に応じた補正値を出力するテーブル手段と、を備え、
前記遅延処理部のそれぞれに備えられた遅延選択手段は、次段の遅延処理部がある場合には、前記入力信号のレベルの値を出力する状態において、当該次段の遅延処理部に備えられた遅延選択手段へ前記入力信号のレベルの値を出力し、
前記遅延処理部が２段以上ある場合には、前記遅延処理部のそれぞれに備えられた遅延手段は、前記遅延処理部のそれぞれ毎に異なる時間だけ前記遅延選択手段から出力されたレベルの値を遅延させる、
ことを特徴とするプリディストーション方式の歪補償装置。
【請求項１】
増幅器で発生する歪をプリディストーション方式により補償するプリディストーション方式の歪補償装置において、
ＡＭ／ＡＭ特性及びＡＭ／ＰＭ特性の歪補償に関して、入力信号のレベルの値に応じた歪を当該入力信号に与えるメモリレスプリディストーション手段を有するとともに、
メモリ効果の歪補償に関して、入力信号のレベルの値に応じた歪を当該入力信号に与えるメモリプリディストーション手段として、１段以上の遅延処理部と、全ての遅延処理部からの出力を加算する加算手段と、当該加算手段による加算結果に応じた歪を前記入力信号に与える歪付与手段と、を有し、
前記遅延処理部のそれぞれは、前記入力信号のレベルの値を出力するか否かが切り替え可能である遅延選択手段と、当該遅延選択手段から出力されたレベルの値に応じた補正値を出力するテーブル手段と、当該テーブル手段から出力された補正値をサンプル単位の所定時間だけ遅延させて出力する遅延手段と、前記テーブル手段から出力された補正値と前記遅延手段から出力された補正値との差分を検出して当該差分を前記加算手段へ出力する差分検出手段と、を備え、
前記遅延処理部のそれぞれに備えられた遅延選択手段は、次段の遅延処理部がある場合には、前記入力信号のレベルの値を出力する状態において、当該次段の遅延処理部に備えられた遅延選択手段へ前記入力信号のレベルの値を出力し、
前記遅延処理部が２段以上ある場合には、前記遅延処理部のそれぞれに備えられた遅延手段は、前記遅延処理部のそれぞれ毎に異なる時間だけ前記テーブル手段から出力された補正値を遅延させる、
ことを特徴とするプリディストーション方式の歪補償装置。
【請求項２】
増幅器で発生する歪をプリディストーション方式により補償するプリディストーション方式の歪補償装置において、
ＡＭ／ＡＭ特性及びＡＭ／ＰＭ特性の歪補償に関して、入力信号のレベルの値に応じた補正値を出力するメモリレスプリディストーション手段と、
メモリ効果の歪補償に関して、前記入力信号のレベルの値に応じた補正値を出力するメモリプリディストーション手段を構成する１段以上の遅延処理部と、
前記メモリレスプリディストーション手段から出力された補正値及び前記メモリプリディストーション手段を構成する全ての遅延処理部から出力された補正値を加算する加算手段と、
前記加算手段による加算結果に応じた歪を前記入力信号に与える歪付与手段と、を有し、
前記遅延処理部のそれぞれは、前記入力信号のレベルの値を出力するか否かが切り替え可能である遅延選択手段と、当該遅延選択手段から出力されたレベルの値をサンプル単位の所定時間だけ遅延させて出力する遅延手段と、当該遅延手段から出力されたレベルの値に応じた補正値を出力するテーブル手段と、を備え、
前記遅延処理部のそれぞれに備えられた遅延選択手段は、次段の遅延処理部がある場合には、前記入力信号のレベルの値を出力する状態において、当該次段の遅延処理部に備えられた遅延選択手段へ前記入力信号のレベルの値を出力し、
前記遅延処理部が２段以上ある場合には、前記遅延処理部のそれぞれに備えられた遅延手段は、前記遅延処理部のそれぞれ毎に異なる時間だけ前記遅延選択手段から出力されたレベルの値を遅延させる、
ことを特徴とするプリディストーション方式の歪補償装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図２】
【図３】
【図４】
【図５】
【図６】
【公開番号】特開２０１１−１３５１４３（Ｐ２０１１−１３５１４３Ａ）
【公開日】平成２３年７月７日（２０１１．７．７）
【国際特許分類】
【出願番号】特願２００９−２９０２１２（Ｐ２００９−２９０２１２）
【出願日】平成２１年１２月２２日（２００９．１２．２２）
【出願人】（０００００１１２２）株式会社日立国際電気 (5,007)
【Ｆターム（参考）】
【公開日】平成２３年７月７日（２０１１．７．７）
【国際特許分類】
【出願日】平成２１年１２月２２日（２００９．１２．２２）
【出願人】（０００００１１２２）株式会社日立国際電気 (5,007)
【Ｆターム（参考）】
[ Back to top ]