メモリバスチェック手順
ホスト装置とメモリカードとをつなぐデータバスの使用可能幅をチェックする方法。好適には、ブートアップ処理時にホスト装置がデータバスを通してメモリカードへテストビットパターンを送信することが望ましい（ステップ２１０）。このテストビットパターンは（１０１０．．．）または（０１０１．．．）とすることができる。上記テストビットパターンの受信時に（ステップ２１０）、メモリカードは同じデータバスを通してホスト装置へ応答ビットパターンを送信する（ステップ２３０）。この応答ビットパターンは、ホスト装置が応答ビットパターンとテストビットパターンとの比較（ステップ２４０）を可能にするための、テストビットパターンの補完パターンであり、この比較の結果に基づいて、バスされたデータバスの使用可能幅が決定される（ステップ２５０）。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は一般にホスト装置における電子メモリカードとその利用とに関し、特に、このようなメモリカードとホスト装置とをつなぐデータバスの電気的機能性のチェック方法に関する。
【背景技術】
【０００２】
メモリカードは当業で周知のものである。例えば、フラッシュベースのカードは多量の不揮発性メモリを含む小型のカプセル化されたカードであって、携帯用電子装置の中へ取り外し可能に挿入できるカードである。このようなメモリカードはパーソナルコンピュータ、ノート型コンピュータ、個人用情報機器、移動電話、および、データ記憶装置を取り外し可能であり、かつ、別のデータ記憶装置と交換できるカメラにおいて広く利用されている。特に、マルチメディアカード（ＭｕｌｔｉＭｅｄｉａＣａｒｄ）はサイズが小型であり、現在１２８ＭＢまでのデータを記憶することが可能である。マルチメディアカードパッケージは７つのパッド直列インタフェースを有し、種々のホスト装置の中へ簡単に組み込まれる。ホスト装置には、一般に、１枚のマルチメディアカードを挿入するためのただ一つのスロットが設けられている。これはただ一つのカード／ホストが同時に会話可能であることに起因する。ホストは、ＡＳＩＣ（特定用途向け集積回路）またはカードスロットと動作可能なように接続されたチップセットなどのデータプロセッサを有する。シダーら（ＷＯ０２／１５０２０）に開示されているように、システム初期化ルーチンの一部として、一意のアドレスが、挿入された個々のメモリカードに割り当てられる。一意のカード識別子（ＣＩＤ）番号は製造中に個々のカードのレジスタに記憶される。ホストプロセッサは最初に個々のカードをアドレスをとり、次にこのようなアドレスを割り当てることができるように、ホストはこれらのカードのＣＩＤを同時に送信する命令を出す。その後、一意の短いアドレスが、挿入された個々のカードに割り当てられる。
【０００３】
メモリと主要プロセッサ間のデータレートに影響を与える２つの主要な方法が存在する。１つの方法はバス周波数であり、もう一方の方法はバス幅である。上記データレートは、シングルエッジおよび上方／下方へ向かうエッジを用いるデュアルエッジデータクロッキングのような異なるクロッキング方法によって影響を受ける場合がある。今日の公知技術の場合、バス幅はメモリカード内に配置された内部レジスタからの値をチェックすることにより取得される。
【０００４】
メモリカード内の内部レジスタと、メモリバスの幅を確定する処理手順をチェックするレジスタとを不要にすることが好都合であり、かつ、望ましい。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明は、メモリバスの幅を確定するメモリバスチェック手順を利用する。好適にはブートアップ処理時に、ホスト装置が、装置のスロットに挿入されたメモリカードへテストビットパターンを送信し、このテストビットパターンをメモリカードが出力した応答ビットパターンと比較することが望ましい。好適には、この応答ビットパターンがテストビットパターンの補完パターンとなることが望ましい。この単純な処理手順によって、使用可能なデータバス幅を確定することが可能となる。この使用可能なデータバス幅は、ホスト装置の最大のバス幅、又は、メモリカードのバス幅とは異なるものであってもよい。ホスト装置の最大のバス幅は、メモリカードのバス幅よりも広い場合もあれば、狭い場合もあれば、等しい場合もある。
【０００６】
望ましい場合、バスチェック手順の第２のサイクルを実行して、ビットが‘０’または‘１’に固定されないことが保証される。好適には、第２のサイクル用のテストビットパターンは、第１のビットパターンの補完パターンとなることが望ましい。このようなハンドシェイク手順の場合、データバスの電気的機能性を検証することができる。さらに、種々のデータバス幅のメモリカードとミックスした種々のデータバス幅の様々なホスト装置を設けることが可能である。本発明の場合、もはやメモリカード内に在る内部レジスタからバス幅の値をチェックする必要はない。
【課題を解決するための手段】
【０００７】
本発明の第１の態様によれば、第１の電子モジュールと、この第１の電子モジュールと動作可能なように接続された第２の電子モジュールとの間でデータバスの電子的機能性をチェックする方法が提供される。上記方法は、
上記データバスを介して第１のビットパターンを上記第２の電子モジュールへ送信するステップと、
上記第１の受信ビットパターンに基づいて、上記第２の電子モジュールにおいて第２のビットパターンを生成するステップと、
データバスを介して第１の電子モジュールへ第２のビットパターンを送信するステップと、を有する。
【０００８】
上記方法は、
使用可能なデータバス幅を確定するために、上記第２の受信ビットパターンを第１のビットパターンと比較するステップをさらに有する。
【０００９】
上記第２のビットパターンは、第２の電子モジュールにおいて、上記第１の受信ビットパターンと所定の関係を有する。
【００１０】
好適には、第１のビットパターンおよび第２のビットパターンの個々のビットが‘０’または‘１’のいずれかの値を有し、第２のビットパターンが上記第１の受信パターンの補完パターンであり、それによって、第２のビットパターン内のビットが、上記第１の受信ビットパターン内の対応するビットの値とは異なる値を有するようになることが望ましい。
【００１１】
第１のビットパターンの対応部分の補完パターンである上記第２の受信ビットパターンが、ただ一つのセクションを有する場合、上記比較ステップはこのセクションに基づいてデータバスの使用可能幅を決定することになる。
【００１２】
方法ステップを第２のサイクル時に実行することも可能であり、この第２のサイクルでは、第２のサイクル時に第２の電子モジュールへ送信されたビットパターンは、第１のサイクル時に第１のビットパターンの補完パターンとなり、第２のサイクル時に第１の電子モジュールへ返信された応答ビットパターンも、第２のサイクル時に第２の電子モジュールが受信したビットパターンと所定の関係を有する。
【００１３】
第２の電子モジュールはメモリカードであってもよい。
【００１４】
本発明の第２の態様によれば、第１の電子モジュールと第２の電子モジュール間のデータバスの電子的機能性をチェックするために、第１の電子モジュールで使用するソフトウェアプログラムが提供される。上記プログラムは、
データバスを介して第２の電子モジュールへ出力された第１のビットパターンを、
第２の電子モジュールで受信したときの第１のビットパターンに応答して第２の電子モジュールから受信した上記第１の受信ビットパターンと所定の関係を有する第２のビットパターンと比較する第１のコードと、
データバスの使用可能バス幅を確定するために所定の関係に基づいて、第１の電子モジュールと第２の電子モジュール間でデータを伝送するための第２のコードと、を有する。
【００１５】
上記プログラムは、第１のビットパターンを生成するための第３のコードをさらに有する。
【００１６】
好適には、第１のコードも、
データバスを介して第２の電子モジュールへ出力された第３のビットパターンを、
第２の電子モジュールで受信したときの第３のビットパターンに応答して上記第２の電子モジュールから受信した第４のビットパターンと比較し、さらに、上記第３のビットパターンが第１のビットパターンの補完パターンであり、第４のビットパターンが第２のコードによる前記データバスの使用可能バス幅を決定することを可能にするために第３の受信ビットパターンと所定の関係を有することが望ましい。
【００１７】
本発明の第３の態様によれば、電子装置で使用するメモリユニットが提供され、上記電子装置は、データを処理するためのホストの電子モジュールと、上記メモリユニットと動作可能なように接続する上記ホストモジュール用のデータバスとを有する。メモリユニットは、
上記データバスを介して上記ホストモジュールから第１のビットパターンを受信する手段と、
上記第１の受信ビットパターンに応答して上記データバスで第２のビットパターンを出力する手段と、を備え、上記ホストモジュールで受信したときの第２のビットパターンに基づいて、上記ホストモジュールが上記データバスの使用可能バス幅を決定できるように、上記第２のビットパターンは上記第１の受信ビットパターンと所定の関係を有する。
【００１８】
本発明の第４の態様によれば、メモリユニットを受信する手段を備えた電子装置が提供される。この電子装置は、
データ処理ユニットと、
上記データ処理ユニットを上記メモリユニットとつなぐデータバスと、
上記データバスの電子的機能性をチェックするためのプログラムであって、
上記データバスを介して第１のビットパターンを上記メモリユニットへ出力するための第１のコードと、
上記メモリユニットから第２の受信ビットパターンであって、第１のビットパターンに応答して出力され、上記メモリユニットで受信したときの第１のビットパターンと所定の関係を有する第２のビットパターンと上記第１のビットパターンを比較するための第２のコードと、
上記第２の受信ビットパターンに基づいて上記データバスの使用可能幅を決定するための第３のコードとを有するプログラムと、を備える。
【００１９】
上記メモリユニットは、
上記データバスを介して上記ホストモジュールから上記第１のビットパターンを受信する手段と、
上記第１の受信ビットパターンに応答して、上記データバスで上記第２のビットパターンを出力する手段と、を備える。
【００２０】
上記電子装置は移動電話を具備する。
【００２１】
図１から図６を参照しながら行う説明を読むとき本発明は明らかになる。
【発明を実施するための最良の形態】
【００２２】
図１と図２とは、１以上のメモリカードをモジュールに挿入できるようにする１以上のソケットを備えたホストモジュール１０を有する電子装置１００を表す。このメモリカードは、メモリユニット３０によって表されている。ホストモジュール１０は、制御用ポート２２とデータポート２４とを有するプロセッサ又はＡＳＩＣ（特定用途向け集積回路）２０をさらに備え、個々のポートは、メモリユニット３０をリンクするバス（１１０、１２０）ラインを有する。本発明に基づいて、データバス１２０の幅は、メモリユニット３０のブートアップ手順中に取得される。
【００２３】
本発明の実施例によれば、メモリバスチェック方法は２つのステップを有する。第１のステップでは、図１に図示のように、ホストモジュール１０はテストビットパターンをメモリユニット３０へ送信する。テストビットパターンは（０１０１０１０１...）並びに（１０１０１０１０...）のような交互の０と１の形をとることが望ましい。上記ビットパターン内のパターン長、すなわちビット数はホストモジュール１０の最大データバス幅と同じである。交互の０と１のビットパターンによって、隣接するピンは反対の値を持つことになる。
【００２４】
図２に図示のように、テストビットパターンを受信するとすぐに、メモリユニット３０は応答ビットパターンをホストモジュール１０へ送信する。好適には、応答パターン内の各ビットが、テストパターンの対応するビットを補完ビットとなることが望ましい。例えば、テストパターンが（０１０１０１０１...）であれば、応答パターンは（１０１０１０１０...）となる。メモリユニット３０から応答パターンを受信すると、ホストモジュール１０は応答パターンをテストパターンと比較する。応答パターンがテストパターンの正確な鏡像であれば、データバス幅はホストモジュール１０の最大データバス幅となり、データバスにおけるすべての“ビット”が正しく機能していると想定される。‘１’または‘０’に固定していなければビットは正しく機能することになる。しかし、メモリユニット３０が専らテストパターンのビット数よりも少ないビットを受信できる場合、ホストモジュール１０が受信した応答パターンは正確にはテストパターンの鏡像にはならなくなる。その場合、メモリユニット３０は、受信した有効ビット数に従って、メモリユニット３０の外部データバス幅をセットする。
【００２５】
メモリ用のバス幅をセットする少なくとも２つの方法が存在する。
【００２６】
第１の方法として、メモリユニット３０が受信した有効ビットに従ってメモリユニットのバス幅をセットする方法が挙げられる。メモリユニット３０は、テストパターンのビット数よりも少ないビットを受信できるので、受信したビットパターンに基づいて応答パターンを出力する。
【００２７】
第２の方法として、ホストモジュールがカードのバス幅を確定し、次いで、追加のコマンドサイクルでメモリユニットにこのバス幅を伝える方法が挙げられる。この場合、メモリユニットはテストパターンのビット数と同じビット数を受信することができるか、あるいは、以下に説明するようにテストパターンのビット数よりも多くのビットを受信することができる。
【００２８】
メモリユニット３０がテストパターンのビット数よりも多くのビットを受信できるとき、ホストモジュール１０が受信した応答パターンは、テストパターンの鏡像になり、すべてのビットが正しく機能すると仮定される。その場合、ホストモジュール１０は、テストパターンの数に従ってバス幅をセットする。
【００２９】
メモリユニット３０がテストパターンのビット数と同じビット数を受信できるが、１以上のビットに欠陥があるとき、ホストモジュール１０が受信したときの応答パターンは、正確にはテストパターンの鏡像にならないかもしれない。したがって、ホストモジュール１０が、送信ビット数よりも少ない有効データビットを受信したことが比較処理を通じてホストモジュール１０により判定された場合、使用データバス幅は受信ビット数によってメモリアクセス中に規定されることになる。そうでない場合、使用データバス幅はホストモジュール１０の最大データバス幅と同じ幅となる。
【００３０】
例えば、ホストモジュール１０は８ビットのデータバスを備え、（１０１０１０１０）のテストビットパターンをメモリユニット３０へ送信する。ホストモジュール１０が受信した応答パターンが（０１０１１１１１）であれば、マルチメディアカードが８ピンデータバスを有する場合があり得るが、最後の４ビットは“１”に固定される。しかし、バス幅が２ｎ（１、２、４または８...）であれば、マルチメディアカードが４ビットのデータバスを備えていることもあり得る。この場合、メモリアクセスの有効ビット数が４であると安全をとって想定することができる。それでも、第２のテストサイクルを実行して、応答パターンが（１０１０１１１１）であることを確認するために、ホストモジュール１０は（０１０１０１０１）の異なるテストビットパターンを送信するようにするのが有用である。一般に、データバスが必ずしも２の累乗である必要がなければ、テストパターン（１０１０１０１０）に応答する応答パターンが（０１０１１１１１）であるとき、カードが３ビットまたは５ビットのデータバスを有するかどうかの判定を行うためには、第２のサイクルが必要となる。
【００３１】
同様に、ホストモジュール１０が４ビットのデータバスを有するが、カードのデータバス幅が４よりも大きい場合、カードが３ビットまたは４ビットのデータバスを有するかどうかの判定を行うために第２のサイクルのテストパターンを送信する必要がある。
【００３２】
いずれの場合にも、第２のサイクルのテストビットパターンが、第１のサイクルのテストビットパターンのテストビットパターンの補完パターンであり、さらに、応答ビットパターンが対応するテストビットパターンの補完ビットパターンであることが好ましい。上記例のテスト手順を表Ｉと表ＩＩの形で要約する。
【００３３】
テストビットパターンはＡＳＩＣ２０と作動して接続されたソフトウェアプログラム２６によって生成することができる。ソフトウェアプログラム２６は、データバス幅を確定するためにビットパターン比較を実行するコンピュータコードを含むものであってもよい。しかし、テストパターンと比較アルゴリズムとはＡＳＩＣ機能の一部とすることができる。
【００３４】
本発明は、バス上の或るビットが“０”または“１”に固定される状況を含む、データバスの電気的機能性をチェックする効率的方法を提供するものである。データバス幅は、メモリユニット３０内の内部レジスタにアクセスすることなくホストモジュール１０によって決定することができる。上記使用データバス幅が上述のようなハンドシェイク手順を介して決定されるので、種々のカードメモリバス幅とミックスした種々のホストユニットデータバス幅を設けることが可能となる。
【００３５】
電子装置１００は、移動電話、画像処理装置、パーソナルコンピュータ、ノート型コンピュータ、個人用情報機器（ＰＤＡ）、音楽記憶装置およびＭＰ３プレイヤのような再生装置、マルチメディアストリーミング装置等とすることができる。図３は、メモリユニット３０を受けるソケット３２を備えた移動電話、ホストの電子モジュール１０と作動して接続された送受信装置４０およびデータ通信用アンテナ４２並びにテキストと画像とを表示するディスプレイ５０を例示する概略図である。メモリユニット３０は、ソケット３２から取り外して別のメモリユニットと取り替えることができる。
【００３６】
図４は、テストビットパターン１３０に応答する応答ビットパターン１４０を生成するためにプログラムされるメモリユニット３０の概略図である。応答ビットパターンはテストビットパターンと所定の関係を有する。図４に図示のように、メモリユニット３０は、ホストモジュール１０のソケット３２（図３）内へ挿入するためのピン１５０を備える。ピン１５０には、制御バス１１０と接続されたピンと、データバス１２０と接続されたピンとが含まれる。
【００３７】
一般に、ホストモジュールと、電子装置に挿入されたマルチメディアカード間でデータを伝達する際に利用されるデータバス幅を決定ようにするために、ブートアップ処理の一部として２サイクルのテスト手順を行うことが望ましい。しかし、１回のテストサイクルでバス幅を確定することが可能である。プルアップ実装（すなわち通常ビットハイ）でデータバスが作動する場合、テストビットパターンは（１０１０...）でスタートすることが好ましい。プルダウン実装（すなわち通常ビットロー）でデータバスが作動する場合、テストビットパターンは（０１０１...）でスタートすることが好ましい。したがって第２のサイクルを不要とすることが可能となる。しかし、ハイ−Ｚ（非プル）実装でデータバスが作動する場合には、補完ビットパターンを有する２サイクルが望ましい。
【００３８】
【表１】
【００３９】
注１：第１のサイクルでは最後の４ビットは状態を変えない＝＞１に固定（ピン数は未知）あるいは４ビットバス。この場合、データバスが２の倍数であるという仮説を用いることにより、バスが４であると規定することもできる。非偶数データバス幅が許されている場合、第２のサイクルが必要となる。
注２：最後の４ビットはいずれも状態を変えないため、バス幅は４となる。というのは、最後の４ビットは作動していないからである。
【００４０】
【表２】
【００４１】
注１：この場合、データバスが２の倍数であるという仮説を用いることにより、バスが４であると規定することもできる。非偶数データバス幅が許されている場合、データバス幅が３であるかどうかを規定するには第２のサイクルが必要となる。
【００４２】
ホストの電子モジュールとメモリカードとをつなぐデータバスに関して本発明を開示した。しかし、図５に図示のように、同じチェック用処理手順を用いて第２の電子モジュールを第１の電子モジュールとつなぐデータバスの使用可能幅を確定することも可能である。図５に図示のように、第１の電子モジュール１０は、第２の電子モジュール１０’へテストビットパターンを送信し、第２の電子モジュール１０’から応答ビットパターンを受信するホストモジュールである。特に、制御バス１１０とデータバス１２０とは第２の電子モジュール１０’においてメモリユニット３０’と接続される。
【００４３】
図６は本発明に基づくデータバス幅のチェック手順を例示するフローチャートである。フローチャート２００に図示のように、ステップ２１０で、ホスト装置は、データバスを介してメモリカードへテストビットパターンを送信する。ステップ２２０で、メモリカードは受信したテストビットパターンを反転し、ステップ２３０で、この反転したビットパターンをホスト装置へ送信する。ステップ２４０で、テストビットパターンをメモリユニットから受信したビットパターンと比較することにより、ステップ２５０でホスト装置はデータバスの使用可能幅を確定する。望ましい場合、ステップ２２０から２４０の場合と同様、第２のサイクルを実行することができる。好適には、ステップ２２０で、第２のサイクル時にテストビットパターンがテストビットパターンの補完パターンとなることが望ましい。第２のサイクルを用いて、データバス内のいずれのビットも‘０’または‘１’に固定されないことを確実にすることが可能となる。
【００４４】
したがって、本発明の実施例と関連して本発明について説明したが、本発明の範囲から逸脱することなく、本発明の形態と細部において、上述のおよびその他の種々の変更、省略並びに逸脱を行うことも可能であることは当業者の理解するところであろう。
【図面の簡単な説明】
【００４５】
【図１】メモリカードと接続されたテストビットパターンをメモリカードへ送信するホストモジュールを有する電子装置を説明するブロック図である。
【図２】メモリカードが応答ビットパターンをホストモジュールへ送信する図１と同じ電子装置を説明するブロック図である。
【図３】本発明によるデータバスをチェックする能力を有する移動電話を説明する概略図である。
【図４】テストビットパターンに応答して応答ビットパターンを生成する手段を有するメモリユニットを説明する概略図である。
【図５】第１の電子モジュールと第２のモジュール間で使用可能なデータバス幅を確定するために、第１の電子モジュールと第２のモジュールとの間で交換されるパターンを説明するブロック図である。
【図６】本発明によるデータバス幅のチェック手順を示すフローチャートである。
【技術分野】
【０００１】
本発明は一般にホスト装置における電子メモリカードとその利用とに関し、特に、このようなメモリカードとホスト装置とをつなぐデータバスの電気的機能性のチェック方法に関する。
【背景技術】
【０００２】
メモリカードは当業で周知のものである。例えば、フラッシュベースのカードは多量の不揮発性メモリを含む小型のカプセル化されたカードであって、携帯用電子装置の中へ取り外し可能に挿入できるカードである。このようなメモリカードはパーソナルコンピュータ、ノート型コンピュータ、個人用情報機器、移動電話、および、データ記憶装置を取り外し可能であり、かつ、別のデータ記憶装置と交換できるカメラにおいて広く利用されている。特に、マルチメディアカード（ＭｕｌｔｉＭｅｄｉａＣａｒｄ）はサイズが小型であり、現在１２８ＭＢまでのデータを記憶することが可能である。マルチメディアカードパッケージは７つのパッド直列インタフェースを有し、種々のホスト装置の中へ簡単に組み込まれる。ホスト装置には、一般に、１枚のマルチメディアカードを挿入するためのただ一つのスロットが設けられている。これはただ一つのカード／ホストが同時に会話可能であることに起因する。ホストは、ＡＳＩＣ（特定用途向け集積回路）またはカードスロットと動作可能なように接続されたチップセットなどのデータプロセッサを有する。シダーら（ＷＯ０２／１５０２０）に開示されているように、システム初期化ルーチンの一部として、一意のアドレスが、挿入された個々のメモリカードに割り当てられる。一意のカード識別子（ＣＩＤ）番号は製造中に個々のカードのレジスタに記憶される。ホストプロセッサは最初に個々のカードをアドレスをとり、次にこのようなアドレスを割り当てることができるように、ホストはこれらのカードのＣＩＤを同時に送信する命令を出す。その後、一意の短いアドレスが、挿入された個々のカードに割り当てられる。
【０００３】
メモリと主要プロセッサ間のデータレートに影響を与える２つの主要な方法が存在する。１つの方法はバス周波数であり、もう一方の方法はバス幅である。上記データレートは、シングルエッジおよび上方／下方へ向かうエッジを用いるデュアルエッジデータクロッキングのような異なるクロッキング方法によって影響を受ける場合がある。今日の公知技術の場合、バス幅はメモリカード内に配置された内部レジスタからの値をチェックすることにより取得される。
【０００４】
メモリカード内の内部レジスタと、メモリバスの幅を確定する処理手順をチェックするレジスタとを不要にすることが好都合であり、かつ、望ましい。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明は、メモリバスの幅を確定するメモリバスチェック手順を利用する。好適にはブートアップ処理時に、ホスト装置が、装置のスロットに挿入されたメモリカードへテストビットパターンを送信し、このテストビットパターンをメモリカードが出力した応答ビットパターンと比較することが望ましい。好適には、この応答ビットパターンがテストビットパターンの補完パターンとなることが望ましい。この単純な処理手順によって、使用可能なデータバス幅を確定することが可能となる。この使用可能なデータバス幅は、ホスト装置の最大のバス幅、又は、メモリカードのバス幅とは異なるものであってもよい。ホスト装置の最大のバス幅は、メモリカードのバス幅よりも広い場合もあれば、狭い場合もあれば、等しい場合もある。
【０００６】
望ましい場合、バスチェック手順の第２のサイクルを実行して、ビットが‘０’または‘１’に固定されないことが保証される。好適には、第２のサイクル用のテストビットパターンは、第１のビットパターンの補完パターンとなることが望ましい。このようなハンドシェイク手順の場合、データバスの電気的機能性を検証することができる。さらに、種々のデータバス幅のメモリカードとミックスした種々のデータバス幅の様々なホスト装置を設けることが可能である。本発明の場合、もはやメモリカード内に在る内部レジスタからバス幅の値をチェックする必要はない。
【課題を解決するための手段】
【０００７】
本発明の第１の態様によれば、第１の電子モジュールと、この第１の電子モジュールと動作可能なように接続された第２の電子モジュールとの間でデータバスの電子的機能性をチェックする方法が提供される。上記方法は、
上記データバスを介して第１のビットパターンを上記第２の電子モジュールへ送信するステップと、
上記第１の受信ビットパターンに基づいて、上記第２の電子モジュールにおいて第２のビットパターンを生成するステップと、
データバスを介して第１の電子モジュールへ第２のビットパターンを送信するステップと、を有する。
【０００８】
上記方法は、
使用可能なデータバス幅を確定するために、上記第２の受信ビットパターンを第１のビットパターンと比較するステップをさらに有する。
【０００９】
上記第２のビットパターンは、第２の電子モジュールにおいて、上記第１の受信ビットパターンと所定の関係を有する。
【００１０】
好適には、第１のビットパターンおよび第２のビットパターンの個々のビットが‘０’または‘１’のいずれかの値を有し、第２のビットパターンが上記第１の受信パターンの補完パターンであり、それによって、第２のビットパターン内のビットが、上記第１の受信ビットパターン内の対応するビットの値とは異なる値を有するようになることが望ましい。
【００１１】
第１のビットパターンの対応部分の補完パターンである上記第２の受信ビットパターンが、ただ一つのセクションを有する場合、上記比較ステップはこのセクションに基づいてデータバスの使用可能幅を決定することになる。
【００１２】
方法ステップを第２のサイクル時に実行することも可能であり、この第２のサイクルでは、第２のサイクル時に第２の電子モジュールへ送信されたビットパターンは、第１のサイクル時に第１のビットパターンの補完パターンとなり、第２のサイクル時に第１の電子モジュールへ返信された応答ビットパターンも、第２のサイクル時に第２の電子モジュールが受信したビットパターンと所定の関係を有する。
【００１３】
第２の電子モジュールはメモリカードであってもよい。
【００１４】
本発明の第２の態様によれば、第１の電子モジュールと第２の電子モジュール間のデータバスの電子的機能性をチェックするために、第１の電子モジュールで使用するソフトウェアプログラムが提供される。上記プログラムは、
データバスを介して第２の電子モジュールへ出力された第１のビットパターンを、
第２の電子モジュールで受信したときの第１のビットパターンに応答して第２の電子モジュールから受信した上記第１の受信ビットパターンと所定の関係を有する第２のビットパターンと比較する第１のコードと、
データバスの使用可能バス幅を確定するために所定の関係に基づいて、第１の電子モジュールと第２の電子モジュール間でデータを伝送するための第２のコードと、を有する。
【００１５】
上記プログラムは、第１のビットパターンを生成するための第３のコードをさらに有する。
【００１６】
好適には、第１のコードも、
データバスを介して第２の電子モジュールへ出力された第３のビットパターンを、
第２の電子モジュールで受信したときの第３のビットパターンに応答して上記第２の電子モジュールから受信した第４のビットパターンと比較し、さらに、上記第３のビットパターンが第１のビットパターンの補完パターンであり、第４のビットパターンが第２のコードによる前記データバスの使用可能バス幅を決定することを可能にするために第３の受信ビットパターンと所定の関係を有することが望ましい。
【００１７】
本発明の第３の態様によれば、電子装置で使用するメモリユニットが提供され、上記電子装置は、データを処理するためのホストの電子モジュールと、上記メモリユニットと動作可能なように接続する上記ホストモジュール用のデータバスとを有する。メモリユニットは、
上記データバスを介して上記ホストモジュールから第１のビットパターンを受信する手段と、
上記第１の受信ビットパターンに応答して上記データバスで第２のビットパターンを出力する手段と、を備え、上記ホストモジュールで受信したときの第２のビットパターンに基づいて、上記ホストモジュールが上記データバスの使用可能バス幅を決定できるように、上記第２のビットパターンは上記第１の受信ビットパターンと所定の関係を有する。
【００１８】
本発明の第４の態様によれば、メモリユニットを受信する手段を備えた電子装置が提供される。この電子装置は、
データ処理ユニットと、
上記データ処理ユニットを上記メモリユニットとつなぐデータバスと、
上記データバスの電子的機能性をチェックするためのプログラムであって、
上記データバスを介して第１のビットパターンを上記メモリユニットへ出力するための第１のコードと、
上記メモリユニットから第２の受信ビットパターンであって、第１のビットパターンに応答して出力され、上記メモリユニットで受信したときの第１のビットパターンと所定の関係を有する第２のビットパターンと上記第１のビットパターンを比較するための第２のコードと、
上記第２の受信ビットパターンに基づいて上記データバスの使用可能幅を決定するための第３のコードとを有するプログラムと、を備える。
【００１９】
上記メモリユニットは、
上記データバスを介して上記ホストモジュールから上記第１のビットパターンを受信する手段と、
上記第１の受信ビットパターンに応答して、上記データバスで上記第２のビットパターンを出力する手段と、を備える。
【００２０】
上記電子装置は移動電話を具備する。
【００２１】
図１から図６を参照しながら行う説明を読むとき本発明は明らかになる。
【発明を実施するための最良の形態】
【００２２】
図１と図２とは、１以上のメモリカードをモジュールに挿入できるようにする１以上のソケットを備えたホストモジュール１０を有する電子装置１００を表す。このメモリカードは、メモリユニット３０によって表されている。ホストモジュール１０は、制御用ポート２２とデータポート２４とを有するプロセッサ又はＡＳＩＣ（特定用途向け集積回路）２０をさらに備え、個々のポートは、メモリユニット３０をリンクするバス（１１０、１２０）ラインを有する。本発明に基づいて、データバス１２０の幅は、メモリユニット３０のブートアップ手順中に取得される。
【００２３】
本発明の実施例によれば、メモリバスチェック方法は２つのステップを有する。第１のステップでは、図１に図示のように、ホストモジュール１０はテストビットパターンをメモリユニット３０へ送信する。テストビットパターンは（０１０１０１０１...）並びに（１０１０１０１０...）のような交互の０と１の形をとることが望ましい。上記ビットパターン内のパターン長、すなわちビット数はホストモジュール１０の最大データバス幅と同じである。交互の０と１のビットパターンによって、隣接するピンは反対の値を持つことになる。
【００２４】
図２に図示のように、テストビットパターンを受信するとすぐに、メモリユニット３０は応答ビットパターンをホストモジュール１０へ送信する。好適には、応答パターン内の各ビットが、テストパターンの対応するビットを補完ビットとなることが望ましい。例えば、テストパターンが（０１０１０１０１...）であれば、応答パターンは（１０１０１０１０...）となる。メモリユニット３０から応答パターンを受信すると、ホストモジュール１０は応答パターンをテストパターンと比較する。応答パターンがテストパターンの正確な鏡像であれば、データバス幅はホストモジュール１０の最大データバス幅となり、データバスにおけるすべての“ビット”が正しく機能していると想定される。‘１’または‘０’に固定していなければビットは正しく機能することになる。しかし、メモリユニット３０が専らテストパターンのビット数よりも少ないビットを受信できる場合、ホストモジュール１０が受信した応答パターンは正確にはテストパターンの鏡像にはならなくなる。その場合、メモリユニット３０は、受信した有効ビット数に従って、メモリユニット３０の外部データバス幅をセットする。
【００２５】
メモリ用のバス幅をセットする少なくとも２つの方法が存在する。
【００２６】
第１の方法として、メモリユニット３０が受信した有効ビットに従ってメモリユニットのバス幅をセットする方法が挙げられる。メモリユニット３０は、テストパターンのビット数よりも少ないビットを受信できるので、受信したビットパターンに基づいて応答パターンを出力する。
【００２７】
第２の方法として、ホストモジュールがカードのバス幅を確定し、次いで、追加のコマンドサイクルでメモリユニットにこのバス幅を伝える方法が挙げられる。この場合、メモリユニットはテストパターンのビット数と同じビット数を受信することができるか、あるいは、以下に説明するようにテストパターンのビット数よりも多くのビットを受信することができる。
【００２８】
メモリユニット３０がテストパターンのビット数よりも多くのビットを受信できるとき、ホストモジュール１０が受信した応答パターンは、テストパターンの鏡像になり、すべてのビットが正しく機能すると仮定される。その場合、ホストモジュール１０は、テストパターンの数に従ってバス幅をセットする。
【００２９】
メモリユニット３０がテストパターンのビット数と同じビット数を受信できるが、１以上のビットに欠陥があるとき、ホストモジュール１０が受信したときの応答パターンは、正確にはテストパターンの鏡像にならないかもしれない。したがって、ホストモジュール１０が、送信ビット数よりも少ない有効データビットを受信したことが比較処理を通じてホストモジュール１０により判定された場合、使用データバス幅は受信ビット数によってメモリアクセス中に規定されることになる。そうでない場合、使用データバス幅はホストモジュール１０の最大データバス幅と同じ幅となる。
【００３０】
例えば、ホストモジュール１０は８ビットのデータバスを備え、（１０１０１０１０）のテストビットパターンをメモリユニット３０へ送信する。ホストモジュール１０が受信した応答パターンが（０１０１１１１１）であれば、マルチメディアカードが８ピンデータバスを有する場合があり得るが、最後の４ビットは“１”に固定される。しかし、バス幅が２ｎ（１、２、４または８...）であれば、マルチメディアカードが４ビットのデータバスを備えていることもあり得る。この場合、メモリアクセスの有効ビット数が４であると安全をとって想定することができる。それでも、第２のテストサイクルを実行して、応答パターンが（１０１０１１１１）であることを確認するために、ホストモジュール１０は（０１０１０１０１）の異なるテストビットパターンを送信するようにするのが有用である。一般に、データバスが必ずしも２の累乗である必要がなければ、テストパターン（１０１０１０１０）に応答する応答パターンが（０１０１１１１１）であるとき、カードが３ビットまたは５ビットのデータバスを有するかどうかの判定を行うためには、第２のサイクルが必要となる。
【００３１】
同様に、ホストモジュール１０が４ビットのデータバスを有するが、カードのデータバス幅が４よりも大きい場合、カードが３ビットまたは４ビットのデータバスを有するかどうかの判定を行うために第２のサイクルのテストパターンを送信する必要がある。
【００３２】
いずれの場合にも、第２のサイクルのテストビットパターンが、第１のサイクルのテストビットパターンのテストビットパターンの補完パターンであり、さらに、応答ビットパターンが対応するテストビットパターンの補完ビットパターンであることが好ましい。上記例のテスト手順を表Ｉと表ＩＩの形で要約する。
【００３３】
テストビットパターンはＡＳＩＣ２０と作動して接続されたソフトウェアプログラム２６によって生成することができる。ソフトウェアプログラム２６は、データバス幅を確定するためにビットパターン比較を実行するコンピュータコードを含むものであってもよい。しかし、テストパターンと比較アルゴリズムとはＡＳＩＣ機能の一部とすることができる。
【００３４】
本発明は、バス上の或るビットが“０”または“１”に固定される状況を含む、データバスの電気的機能性をチェックする効率的方法を提供するものである。データバス幅は、メモリユニット３０内の内部レジスタにアクセスすることなくホストモジュール１０によって決定することができる。上記使用データバス幅が上述のようなハンドシェイク手順を介して決定されるので、種々のカードメモリバス幅とミックスした種々のホストユニットデータバス幅を設けることが可能となる。
【００３５】
電子装置１００は、移動電話、画像処理装置、パーソナルコンピュータ、ノート型コンピュータ、個人用情報機器（ＰＤＡ）、音楽記憶装置およびＭＰ３プレイヤのような再生装置、マルチメディアストリーミング装置等とすることができる。図３は、メモリユニット３０を受けるソケット３２を備えた移動電話、ホストの電子モジュール１０と作動して接続された送受信装置４０およびデータ通信用アンテナ４２並びにテキストと画像とを表示するディスプレイ５０を例示する概略図である。メモリユニット３０は、ソケット３２から取り外して別のメモリユニットと取り替えることができる。
【００３６】
図４は、テストビットパターン１３０に応答する応答ビットパターン１４０を生成するためにプログラムされるメモリユニット３０の概略図である。応答ビットパターンはテストビットパターンと所定の関係を有する。図４に図示のように、メモリユニット３０は、ホストモジュール１０のソケット３２（図３）内へ挿入するためのピン１５０を備える。ピン１５０には、制御バス１１０と接続されたピンと、データバス１２０と接続されたピンとが含まれる。
【００３７】
一般に、ホストモジュールと、電子装置に挿入されたマルチメディアカード間でデータを伝達する際に利用されるデータバス幅を決定ようにするために、ブートアップ処理の一部として２サイクルのテスト手順を行うことが望ましい。しかし、１回のテストサイクルでバス幅を確定することが可能である。プルアップ実装（すなわち通常ビットハイ）でデータバスが作動する場合、テストビットパターンは（１０１０...）でスタートすることが好ましい。プルダウン実装（すなわち通常ビットロー）でデータバスが作動する場合、テストビットパターンは（０１０１...）でスタートすることが好ましい。したがって第２のサイクルを不要とすることが可能となる。しかし、ハイ−Ｚ（非プル）実装でデータバスが作動する場合には、補完ビットパターンを有する２サイクルが望ましい。
【００３８】
【表１】
【００３９】
注１：第１のサイクルでは最後の４ビットは状態を変えない＝＞１に固定（ピン数は未知）あるいは４ビットバス。この場合、データバスが２の倍数であるという仮説を用いることにより、バスが４であると規定することもできる。非偶数データバス幅が許されている場合、第２のサイクルが必要となる。
注２：最後の４ビットはいずれも状態を変えないため、バス幅は４となる。というのは、最後の４ビットは作動していないからである。
【００４０】
【表２】
【００４１】
注１：この場合、データバスが２の倍数であるという仮説を用いることにより、バスが４であると規定することもできる。非偶数データバス幅が許されている場合、データバス幅が３であるかどうかを規定するには第２のサイクルが必要となる。
【００４２】
ホストの電子モジュールとメモリカードとをつなぐデータバスに関して本発明を開示した。しかし、図５に図示のように、同じチェック用処理手順を用いて第２の電子モジュールを第１の電子モジュールとつなぐデータバスの使用可能幅を確定することも可能である。図５に図示のように、第１の電子モジュール１０は、第２の電子モジュール１０’へテストビットパターンを送信し、第２の電子モジュール１０’から応答ビットパターンを受信するホストモジュールである。特に、制御バス１１０とデータバス１２０とは第２の電子モジュール１０’においてメモリユニット３０’と接続される。
【００４３】
図６は本発明に基づくデータバス幅のチェック手順を例示するフローチャートである。フローチャート２００に図示のように、ステップ２１０で、ホスト装置は、データバスを介してメモリカードへテストビットパターンを送信する。ステップ２２０で、メモリカードは受信したテストビットパターンを反転し、ステップ２３０で、この反転したビットパターンをホスト装置へ送信する。ステップ２４０で、テストビットパターンをメモリユニットから受信したビットパターンと比較することにより、ステップ２５０でホスト装置はデータバスの使用可能幅を確定する。望ましい場合、ステップ２２０から２４０の場合と同様、第２のサイクルを実行することができる。好適には、ステップ２２０で、第２のサイクル時にテストビットパターンがテストビットパターンの補完パターンとなることが望ましい。第２のサイクルを用いて、データバス内のいずれのビットも‘０’または‘１’に固定されないことを確実にすることが可能となる。
【００４４】
したがって、本発明の実施例と関連して本発明について説明したが、本発明の範囲から逸脱することなく、本発明の形態と細部において、上述のおよびその他の種々の変更、省略並びに逸脱を行うことも可能であることは当業者の理解するところであろう。
【図面の簡単な説明】
【００４５】
【図１】メモリカードと接続されたテストビットパターンをメモリカードへ送信するホストモジュールを有する電子装置を説明するブロック図である。
【図２】メモリカードが応答ビットパターンをホストモジュールへ送信する図１と同じ電子装置を説明するブロック図である。
【図３】本発明によるデータバスをチェックする能力を有する移動電話を説明する概略図である。
【図４】テストビットパターンに応答して応答ビットパターンを生成する手段を有するメモリユニットを説明する概略図である。
【図５】第１の電子モジュールと第２のモジュール間で使用可能なデータバス幅を確定するために、第１の電子モジュールと第２のモジュールとの間で交換されるパターンを説明するブロック図である。
【図６】本発明によるデータバス幅のチェック手順を示すフローチャートである。
【特許請求の範囲】
【請求項１】
第１の電子モジュールと、前記第１の電子モジュールと動作可能なように接続された第２の電子モジュールとの間のデータバスの電子的機能性をチェックする方法であって、
前記データバスを介して第１のビットパターンを前記第２の電子モジュールへ送信し、
前記第２の電子モジュールで受信したときの前記第１のビットパターンに基づいて、前記第２の電子モジュールにおいて前記第１の受信ビットパターンと所定の関係を有する第２のビットパターンを出力し、
前記データバスを通して前記第２の電子モジュールから前記第２のビットパターンを、前記第１の電子モジュールで受信することを特徴とする方法。
【請求項２】
前記所定の関係に基づいて前記データバスの使用可能バス幅を決定するために、前記第２の受信ビットパターンを前記第１のビットパターンと比較することをさらに特徴とする請求項１に記載の方法。
【請求項３】
前記第１のビットパターンは、‘０’と‘１’の交互のパターンを有することを特徴とする請求項１または２に記載の方法。
【請求項４】
前記第１の受信ビットパターンと前記第２のビットパターンとの中の個々のビットは、‘０’または‘１’のいずれかの値を有し、前記第２のビットパターン内の１ビットが前記第１の受信ビットパターン内の対応するビットの値とは異なる値を有するように、前記第２のビットパターンは、前記第１の受信ビットパターンの補完パターンであることを特徴とする請求項１または２に記載の方法。
【請求項５】
前記第１の電子モジュールは、所定のビット数によって規定された最大バス幅を有し、前記第２の受信ビットパターンは、該パターンが前記第１のビットパターンの対応部分の補完パターンであるセクションを有し、前記セクションは前記所定のビット数よりも少ないさらに別のビット数を有し、及び、前記比較ステップは、前記第２の受信ビットパターンでの前記セクションに基づいて前記データバスの使用可能幅を決定することを特徴とする請求項２に記載の方法。
【請求項６】
前記データバスを通して前記第１のビットパターンの補完パターンである第３のビットパターンを前記第２の電子モジュールへ送信し、
前記データバスを通して前記第２の電子モジュールから、前記第２の電子モジュールで受信したときの前記第３のビットパターンと所定の関係を有する第４のビットパターンを受信すること、をさらに特徴とする請求項１に記載の方法。
【請求項７】
前記使用可能バス幅を決定するために、前記第１の電子モジュールで受信したときの前記第４のビットパターンを前記第３のビットパターンと比較するステップをさらに特徴とする請求項６に記載の方法。
【請求項８】
前記第２の電子モジュールは、メモリカードを備えることを特徴とする請求項１〜７のいずれか１項に記載の方法。
【請求項９】
前記第１の電子モジュールは、最大バス幅を有し、及び、前記メモリカードは、複数のデータピンを有し、該データピンの数は、前記最大バス幅で伝送可能なビット数に等しいことを特徴とする請求項８に記載の方法。
【請求項１０】
前記第１の電子モジュールは、最大バス幅を有し、及び、前記メモリカードは、複数のデータピンを有し、該データピンの数は、前記最大バス幅で伝送可能な前記ビット数よりも少ないことを特徴とする請求項８に記載の方法。
【請求項１１】
前記第１の電子モジュールは、最大バス幅を有し、及び前記メモリカードは、複数のデータピンを有し、該データピンの数は、前記最大バス幅で伝送可能な前記ビット数よりも多いことを特徴とする請求項８に記載の方法。
【請求項１２】
第１の電子モジュールと第２の電子モジュール間のデータバスの電子的機能性をチェックするために該第１の電子モジュールで使用するソフトウェアプログラムであって、
前記データバスを通して前記第２の電子モジュールへ出力された第１のビットパターンを、
前記データバスを通して前記第２の電子モジュールから受信した第２のビットパターンと比較するためのコードを特徴とし、前記第２の電子モジュールで受信したときの前記第１のビットパターンに応答して、前記第１の受信ビットパターンに対して所定の関係を有する前記第２のビットパターンを出力するプログラム。
【請求項１３】
前記第１の電子モジュールと前記第２の電子モジュール間でデータを伝送するために前記データバスの使用可能バス幅を決定するための、前記所定の関係に基づくさらに別のコードをさらに特徴とする請求項１２に記載のソフトウェアプログラム。
【請求項１４】
前記第１の受信ビットパターンは、‘０’と‘１’の交互のパターンを有し、かつ、前記第２のビットパターンは、前記第１の受信ビットパターンの補完パターンであることを特徴とする請求項１２または１３に記載のソフトウェアプログラム。
【請求項１５】
前記第１のビットパターンを生成するための第３のコードをさらに特徴とする請求項１２に記載のソフトウェアプログラム。
【請求項１６】
前記第１の電子モジュールは、所定のビット数によって規定された最大バス幅を有し、前記第１のビットパターンの対応部分の補完パターンである前記第２の受信ビットパターンは、セクションを有し、該セクションは、前記所定のビット数よりも少ないさらに別のビット数を有し、かつ、前記さらに別のコードが、前記第２の受信ビットパターンで前記セクションに基づいて前記データバスの使用可能幅を決定することを特徴とする請求項１３に記載のソフトウェアプログラム。
【請求項１７】
前記コードは、また、
前記データバスを通して前記第２の電子モジュールへ出力される第３のビットパターンを、
前記データバスを通して前記第２の電子モジュールから受信した第４のビットパターンと比較することを特徴とし、前記第３のビットパターンは、前記第１のビットパターンの補完パターンであり、前記さらに別のコードが前記データバスの使用可能バス幅を決定することを可能にするように、前記第２の電子モジュールで受信したときの前記第３のビットパターンに応答して、前記第３の受信ビットパターンと前記所定の関係を有する前記第４のビットパターンを出力することを特徴とする請求項１３に記載のソフトウェアプログラム。
【請求項１８】
電子装置で使用するメモリユニットであって、前記電子装置がデータ処理のためのホストの電子モジュールと、前記メモリユニットに前記ホストモジュールを動作可能なように接続するためのデータバスとを有するメモリユニットにおいて、
前記データバスを通して前記ホストモジュールから第１のビットパターンを受信する手段と、
前記第１の受信ビットパターンに応答して、前記データバスで第２のビットパターンを出力する手段と、を特徴とし、前記第２のビットパターンは、前記第１の受信ビットパターンと所定の関係を有するメモリユニット。
【請求項１９】
前記ホストの電子モジュールは、前記所定の関係に基づいて前記データバスの使用可能バス幅を決定するために、前記ホストモジュールで受信したときの前記第２のビットパターンと前記第１のビットパターンを比較するようになっていることを特徴とする請求項１８に記載のメモリユニット。
【請求項２０】
前記第１の受信ビットパターンが‘０’と‘１’の交互のパターンを有し、前記第２のビットパターンは、前記第１の受信ビットパターンの補完パターンであることを特徴とする請求項１８または１９に記載のメモリユニット。
【請求項２１】
前記データバスは、最大バス幅を有し、かつ、前記メモリユニットは、前記データバスと動作可能なように接続するための複数のデータピンを有し、データピンの数は、前記最大のバス幅で伝送可能なデータビット数よりも少ないことを特徴とする請求項１９に記載のメモリユニット。
【請求項２２】
前記データバスは、最大バス幅を有し、かつ、前記メモリユニットは、前記データバスと動作可能なように接続するための複数のデータピンを有し、データピンの数は、前記最大のバス幅で伝送可能なデータビット数に等しいことを特徴とする請求項１９に記載のメモリユニット。
【請求項２３】
前記データバスが最大のバス幅を有し、前記メモリユニットが前記データバスと動作可能なように接続するための複数のデータピンを有し、データピンの数が前記最大のバス幅で伝送可能なデータビット数よりも多いことを特徴とする請求項１９に記載のメモリユニット。
【請求項２４】
メモリユニットを受け取る手段を有する電子装置であって、
データ処理ユニットと、
前記データ処理ユニットを前記メモリユニットとつなぐデータバスと、
前記データバスを通して第１のビットパターンを前記メモリユニットへ出力するためのコードを有する前記データバスの電子的機能性をチェックするためのプログラムと、を特徴とする電子装置。
【請求項２５】
前記プログラムは、前記第１のビットパターンを前記メモリユニットから前記データバスを通して受信したときの第２のビットパターンと比較するためのさらに別のコードをさらに特徴とし、前記メモリユニットで受信したときの前記第１のビットパターンに応答して前記メモリユニットで前記第１の受信ビットパターンと所定の関係を有する前記第２のビットパターンを出力する請求項２４に記載の電子装置。
【請求項２６】
前記プログラムは、前記所定の関係に基づく前記第２の受信ビットパターンに基づいて前記データバスの使用可能幅を決定するための第３のコードをさらに特徴とする請求項２５に記載の電子装置。
【請求項２７】
ブートアップ手順で前記データバスの前記電子的機能性をチェックするために前記プログラムを実行することを特徴とする請求項２４に記載の電子装置。
【請求項２８】
前記装置は、移動電話であることを特徴とする請求項２４〜２７のいずれか１項に記載の電子装置。
【請求項２９】
前記メモリユニットをさらに別の電子装置に配置することを特徴とする請求項２４に記載の電子装置。
【請求項３０】
前記メモリユニットは、
前記データバスを通して前記データ処理ユニットから前記第１のビットパターンを受信する手段と、
前記データバスを通して受信したときの前記第１のビットパターンに応答して、前記データバスで前記第２のビットパターンを出力する手段と、を備えることを特徴とする請求項２４に記載の電子装置。
【請求項３１】
前記第１のビットパターンが‘０’と‘１’の交互のパターンを有することを特徴とする請求項２４に記載の電子装置。
【請求項３２】
前記第１の受信ビットパターンと前記第２のビットパターンの個々のビットは、‘０’または‘１’のいずれかの値を有し、前記第２のビットパターンは、前記第１の受信ビットパターンの補完パターンであることを特徴とする請求項２４に記載の電子装置。
【請求項３３】
前記プログラムは、
前記データバスを通して前記メモリユニットに第３のビットパターンを出力するためのさらに別のコードをさらに備えることを特徴とし、前記第３のビットパターンは、前記第１のビットパターンの補完パターンであり、前記さらに別のコードが前記メモリユニットから前記データバスを通して受信した第４のビットパターンと前記第３のビットパターンを比較するために、前記メモリユニットで受信したときの前記第３のビットパターンに応答して前記第３の受信ビットパターンに対して前記所定の関係を有する前記第４のビットパターンを出力し、かつ、前記第３のコードは、前記第４の受信ビットパターンに基づいて前記データバスの使用可能幅も決定する請求項２６に記載の電子装置。
【請求項１】
第１の電子モジュールと、前記第１の電子モジュールと動作可能なように接続された第２の電子モジュールとの間のデータバスの電子的機能性をチェックする方法であって、
前記データバスを介して第１のビットパターンを前記第２の電子モジュールへ送信し、
前記第２の電子モジュールで受信したときの前記第１のビットパターンに基づいて、前記第２の電子モジュールにおいて前記第１の受信ビットパターンと所定の関係を有する第２のビットパターンを出力し、
前記データバスを通して前記第２の電子モジュールから前記第２のビットパターンを、前記第１の電子モジュールで受信することを特徴とする方法。
【請求項２】
前記所定の関係に基づいて前記データバスの使用可能バス幅を決定するために、前記第２の受信ビットパターンを前記第１のビットパターンと比較することをさらに特徴とする請求項１に記載の方法。
【請求項３】
前記第１のビットパターンは、‘０’と‘１’の交互のパターンを有することを特徴とする請求項１または２に記載の方法。
【請求項４】
前記第１の受信ビットパターンと前記第２のビットパターンとの中の個々のビットは、‘０’または‘１’のいずれかの値を有し、前記第２のビットパターン内の１ビットが前記第１の受信ビットパターン内の対応するビットの値とは異なる値を有するように、前記第２のビットパターンは、前記第１の受信ビットパターンの補完パターンであることを特徴とする請求項１または２に記載の方法。
【請求項５】
前記第１の電子モジュールは、所定のビット数によって規定された最大バス幅を有し、前記第２の受信ビットパターンは、該パターンが前記第１のビットパターンの対応部分の補完パターンであるセクションを有し、前記セクションは前記所定のビット数よりも少ないさらに別のビット数を有し、及び、前記比較ステップは、前記第２の受信ビットパターンでの前記セクションに基づいて前記データバスの使用可能幅を決定することを特徴とする請求項２に記載の方法。
【請求項６】
前記データバスを通して前記第１のビットパターンの補完パターンである第３のビットパターンを前記第２の電子モジュールへ送信し、
前記データバスを通して前記第２の電子モジュールから、前記第２の電子モジュールで受信したときの前記第３のビットパターンと所定の関係を有する第４のビットパターンを受信すること、をさらに特徴とする請求項１に記載の方法。
【請求項７】
前記使用可能バス幅を決定するために、前記第１の電子モジュールで受信したときの前記第４のビットパターンを前記第３のビットパターンと比較するステップをさらに特徴とする請求項６に記載の方法。
【請求項８】
前記第２の電子モジュールは、メモリカードを備えることを特徴とする請求項１〜７のいずれか１項に記載の方法。
【請求項９】
前記第１の電子モジュールは、最大バス幅を有し、及び、前記メモリカードは、複数のデータピンを有し、該データピンの数は、前記最大バス幅で伝送可能なビット数に等しいことを特徴とする請求項８に記載の方法。
【請求項１０】
前記第１の電子モジュールは、最大バス幅を有し、及び、前記メモリカードは、複数のデータピンを有し、該データピンの数は、前記最大バス幅で伝送可能な前記ビット数よりも少ないことを特徴とする請求項８に記載の方法。
【請求項１１】
前記第１の電子モジュールは、最大バス幅を有し、及び前記メモリカードは、複数のデータピンを有し、該データピンの数は、前記最大バス幅で伝送可能な前記ビット数よりも多いことを特徴とする請求項８に記載の方法。
【請求項１２】
第１の電子モジュールと第２の電子モジュール間のデータバスの電子的機能性をチェックするために該第１の電子モジュールで使用するソフトウェアプログラムであって、
前記データバスを通して前記第２の電子モジュールへ出力された第１のビットパターンを、
前記データバスを通して前記第２の電子モジュールから受信した第２のビットパターンと比較するためのコードを特徴とし、前記第２の電子モジュールで受信したときの前記第１のビットパターンに応答して、前記第１の受信ビットパターンに対して所定の関係を有する前記第２のビットパターンを出力するプログラム。
【請求項１３】
前記第１の電子モジュールと前記第２の電子モジュール間でデータを伝送するために前記データバスの使用可能バス幅を決定するための、前記所定の関係に基づくさらに別のコードをさらに特徴とする請求項１２に記載のソフトウェアプログラム。
【請求項１４】
前記第１の受信ビットパターンは、‘０’と‘１’の交互のパターンを有し、かつ、前記第２のビットパターンは、前記第１の受信ビットパターンの補完パターンであることを特徴とする請求項１２または１３に記載のソフトウェアプログラム。
【請求項１５】
前記第１のビットパターンを生成するための第３のコードをさらに特徴とする請求項１２に記載のソフトウェアプログラム。
【請求項１６】
前記第１の電子モジュールは、所定のビット数によって規定された最大バス幅を有し、前記第１のビットパターンの対応部分の補完パターンである前記第２の受信ビットパターンは、セクションを有し、該セクションは、前記所定のビット数よりも少ないさらに別のビット数を有し、かつ、前記さらに別のコードが、前記第２の受信ビットパターンで前記セクションに基づいて前記データバスの使用可能幅を決定することを特徴とする請求項１３に記載のソフトウェアプログラム。
【請求項１７】
前記コードは、また、
前記データバスを通して前記第２の電子モジュールへ出力される第３のビットパターンを、
前記データバスを通して前記第２の電子モジュールから受信した第４のビットパターンと比較することを特徴とし、前記第３のビットパターンは、前記第１のビットパターンの補完パターンであり、前記さらに別のコードが前記データバスの使用可能バス幅を決定することを可能にするように、前記第２の電子モジュールで受信したときの前記第３のビットパターンに応答して、前記第３の受信ビットパターンと前記所定の関係を有する前記第４のビットパターンを出力することを特徴とする請求項１３に記載のソフトウェアプログラム。
【請求項１８】
電子装置で使用するメモリユニットであって、前記電子装置がデータ処理のためのホストの電子モジュールと、前記メモリユニットに前記ホストモジュールを動作可能なように接続するためのデータバスとを有するメモリユニットにおいて、
前記データバスを通して前記ホストモジュールから第１のビットパターンを受信する手段と、
前記第１の受信ビットパターンに応答して、前記データバスで第２のビットパターンを出力する手段と、を特徴とし、前記第２のビットパターンは、前記第１の受信ビットパターンと所定の関係を有するメモリユニット。
【請求項１９】
前記ホストの電子モジュールは、前記所定の関係に基づいて前記データバスの使用可能バス幅を決定するために、前記ホストモジュールで受信したときの前記第２のビットパターンと前記第１のビットパターンを比較するようになっていることを特徴とする請求項１８に記載のメモリユニット。
【請求項２０】
前記第１の受信ビットパターンが‘０’と‘１’の交互のパターンを有し、前記第２のビットパターンは、前記第１の受信ビットパターンの補完パターンであることを特徴とする請求項１８または１９に記載のメモリユニット。
【請求項２１】
前記データバスは、最大バス幅を有し、かつ、前記メモリユニットは、前記データバスと動作可能なように接続するための複数のデータピンを有し、データピンの数は、前記最大のバス幅で伝送可能なデータビット数よりも少ないことを特徴とする請求項１９に記載のメモリユニット。
【請求項２２】
前記データバスは、最大バス幅を有し、かつ、前記メモリユニットは、前記データバスと動作可能なように接続するための複数のデータピンを有し、データピンの数は、前記最大のバス幅で伝送可能なデータビット数に等しいことを特徴とする請求項１９に記載のメモリユニット。
【請求項２３】
前記データバスが最大のバス幅を有し、前記メモリユニットが前記データバスと動作可能なように接続するための複数のデータピンを有し、データピンの数が前記最大のバス幅で伝送可能なデータビット数よりも多いことを特徴とする請求項１９に記載のメモリユニット。
【請求項２４】
メモリユニットを受け取る手段を有する電子装置であって、
データ処理ユニットと、
前記データ処理ユニットを前記メモリユニットとつなぐデータバスと、
前記データバスを通して第１のビットパターンを前記メモリユニットへ出力するためのコードを有する前記データバスの電子的機能性をチェックするためのプログラムと、を特徴とする電子装置。
【請求項２５】
前記プログラムは、前記第１のビットパターンを前記メモリユニットから前記データバスを通して受信したときの第２のビットパターンと比較するためのさらに別のコードをさらに特徴とし、前記メモリユニットで受信したときの前記第１のビットパターンに応答して前記メモリユニットで前記第１の受信ビットパターンと所定の関係を有する前記第２のビットパターンを出力する請求項２４に記載の電子装置。
【請求項２６】
前記プログラムは、前記所定の関係に基づく前記第２の受信ビットパターンに基づいて前記データバスの使用可能幅を決定するための第３のコードをさらに特徴とする請求項２５に記載の電子装置。
【請求項２７】
ブートアップ手順で前記データバスの前記電子的機能性をチェックするために前記プログラムを実行することを特徴とする請求項２４に記載の電子装置。
【請求項２８】
前記装置は、移動電話であることを特徴とする請求項２４〜２７のいずれか１項に記載の電子装置。
【請求項２９】
前記メモリユニットをさらに別の電子装置に配置することを特徴とする請求項２４に記載の電子装置。
【請求項３０】
前記メモリユニットは、
前記データバスを通して前記データ処理ユニットから前記第１のビットパターンを受信する手段と、
前記データバスを通して受信したときの前記第１のビットパターンに応答して、前記データバスで前記第２のビットパターンを出力する手段と、を備えることを特徴とする請求項２４に記載の電子装置。
【請求項３１】
前記第１のビットパターンが‘０’と‘１’の交互のパターンを有することを特徴とする請求項２４に記載の電子装置。
【請求項３２】
前記第１の受信ビットパターンと前記第２のビットパターンの個々のビットは、‘０’または‘１’のいずれかの値を有し、前記第２のビットパターンは、前記第１の受信ビットパターンの補完パターンであることを特徴とする請求項２４に記載の電子装置。
【請求項３３】
前記プログラムは、
前記データバスを通して前記メモリユニットに第３のビットパターンを出力するためのさらに別のコードをさらに備えることを特徴とし、前記第３のビットパターンは、前記第１のビットパターンの補完パターンであり、前記さらに別のコードが前記メモリユニットから前記データバスを通して受信した第４のビットパターンと前記第３のビットパターンを比較するために、前記メモリユニットで受信したときの前記第３のビットパターンに応答して前記第３の受信ビットパターンに対して前記所定の関係を有する前記第４のビットパターンを出力し、かつ、前記第３のコードは、前記第４の受信ビットパターンに基づいて前記データバスの使用可能幅も決定する請求項２６に記載の電子装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図２】
【図３】
【図４】
【図５】
【図６】
【公表番号】特表２００７−５２８０４２（Ｐ２００７−５２８０４２Ａ）
【公表日】平成１９年１０月４日（２００７．１０．４）
【国際特許分類】
【出願番号】特願２００６−５１６５０１（Ｐ２００６−５１６５０１）
【出願日】平成１６年５月１９日（２００４．５．１９）
【国際出願番号】ＰＣＴ／ＩＢ２００４／００１６３２
【国際公開番号】ＷＯ２００５／００３７９７
【国際公開日】平成１７年１月１３日（２００５．１．１３）
【出願人】（３９８０１２６１６）ノキア コーポレイション (1,359)
【Ｆターム（参考）】
【公表日】平成１９年１０月４日（２００７．１０．４）
【国際特許分類】
【出願日】平成１６年５月１９日（２００４．５．１９）
【国際出願番号】ＰＣＴ／ＩＢ２００４／００１６３２
【国際公開番号】ＷＯ２００５／００３７９７
【国際公開日】平成１７年１月１３日（２００５．１．１３）
【出願人】（３９８０１２６１６）ノキア コーポレイション (1,359)
【Ｆターム（参考）】
[ Back to top ]