レーザ加工方法及びレーザ加工装置
【課題】パルスレーザの出力ピーク値制御におけるデータ処理効率を改善してパルスレーザ加工の性能向上を図る。
【解決手段】このレーザ加工装置は、ファイバレーザ発振器10、レーザ電源12、レーザ入射部14、ファイバ伝送系15、レーザ出射部16、制御部18、タッチパネル20等を有している。制御部18は、ハードウェア的には、CPU(マイクロコンピュータ)、FPGA(フィールドプログラマブル・ゲートアレイ)、ディジタル−アナログ(D/A)変換器,アナログ−ディジタル(A/D)変換器等を有している。
【解決手段】このレーザ加工装置は、ファイバレーザ発振器10、レーザ電源12、レーザ入射部14、ファイバ伝送系15、レーザ出射部16、制御部18、タッチパネル20等を有している。制御部18は、ハードウェア的には、CPU(マイクロコンピュータ)、FPGA(フィールドプログラマブル・ゲートアレイ)、ディジタル−アナログ(D/A)変換器,アナログ−ディジタル(A/D)変換器等を有している。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、被加工物に一連のパルスレーザ光を照射して所望のレーザ加工を施すレーザ加工技術に係り、特に一連のパルスレーザ光の出力ピーク値を制御するレーザ加工方法およびレーザ加工装置に関する。
【背景技術】
【0002】
被加工物にパルスレーザ光を繰り返し照射するレーザ加工の最も代表的な例は、レーザシーム溶接である。レーザシーム溶接は、被加工物にパルス発振のレーザ光を一定の繰り返し周波数で照射しながら被加工物上でレーザビームスポットを溶接ラインに沿って相対的に移動させ、スポット溶接を少しずつずらしながら重ね合わせて連続した接合部を形成するようにしている。
【0003】
従来より、レーザシーム溶接では、一回の溶接スケジュール内でパルスレーザ光の出力(パワー)をパルス周期で可変する技術が用いられている。たとえば、金属キャップの外周縁部を接合するレーザシーム溶接において、環状シーム溶接ラインの一周よりも少しオーバーランさせて終端部を始端部に重ねる場合に、始端部ではパルスレーザ光の出力ピーク値をパルス周期で次第に上げるアップ・スロープ・コントロールをかけ、終端部ではパルスレーザ光の出力ピーク値をパルス周期で次第に下げるダウン・スロープ・コントロールをかけるようなことが行われている。
【0004】
従来のレーザ加工装置は、CPU(マイクロコンピュータ)のメモリ書き込み/読み出し機能を利用して、一連のパルスレーザ光の出力ピーク値に対する波形制御(たとえば上記のようなアップ・スロープ・コントロールおよび/またはダウン・スロープ・コントロール)を行っている。より詳しくは、ユーザがタッチパネル等のマン・マシン・インタフェースを通じて、1回のスケジュール内の一連のパルスレーザ光について所望の出力ピーク値特性(通常、折線波形)を設定入力すると、CPUがその設定入力された出力ピーク値特性を基にパルス毎に出力ピーク値を符号化し、その2進コードを基準ピーク値データとしてメモリに書き込む。そして、レーザシーム溶接を実行する際に、CPUが、パルス毎に基準ピーク値データをメモリから順次読み出して、別途生成または再生したパルス基本出力波形に各パルス毎の基準ピーク値を掛け合わせてディジタルの基準パルス波形を生成する。
【0005】
こうしてCPUのメモリ読み出し機能および演算機能により基準パルス波形が生成され、その基準パルス波形のディジタル値がD/A変換器によりアナログの基準パルス波形信号に変換されてパルスレーザ発生部のフィードバック制御信号に用いられる。パルスレーザ発生部では、発振出力したパルスレーザ光の出力(パワー)を測定し、あるいは電光変換用の駆動電流を測定し、その測定値が上記基準パルス波形に倣うようにフィードバック制御がかけられる。
【先行技術文献】
【特許文献】
【0006】
【特許文献1】特開2007−190566
【発明の概要】
【発明が解決しようとする課題】
【0007】
しかしながら、上述したような一連のパルスレーザ光の出力ピーク値に対する可変制御を専らCPUのメモリ書き込み/読み出し機能や演算処理機能に依存する従来の技術は、CPUのタスクやメモリのリソースに大きな負担を及ぼし、それによってレーザ加工装置の性能向上を困難にしている。
【0008】
具体的には、たとえばレーザシーム溶接においては、一回の溶接スケジュール内で数千発以上のパルスレーザ光を一定の繰り返し周波数で連続的に発振出力する場合が多々ある。その場合、一回の溶接スケジュールにつき基準ピーク値の分だけで数千個以上のデータ(2進コード)がメモリに格納される。通常は複数の溶接スケジュールが設定されるので、基準ピーク値のデータ量が膨大になる。
【0009】
また、CPUのメモリ書き込み/読み出し機能や演算処理機能は、基準ピーク値の復元のためだけでなく、パルスレーザ光の出力波形の元になる原パルス波形の生成または復元のためにも用いられる。このため、CPUに負担が掛かりすぎて、パルス波形制御の速度ないし自由度が低下するという問題もある。
【0010】
さらに、パルス波形制御の良否を判定する機能を搭載する場合は、良否判定のための波形積分演算処理等もCPUのタスクとなるため、パルス波形制御や繰り返し速度の向上が一層困難になる。
【0011】
このように、従来は、一連のパルスレーザ光について出力ピーク値の可変制御を行う場合にCPUのタスクやメモリのリソースに大きな負担が掛かって、パルスレーザを用いるレーザ加工の性能向上が困難になっていた。
【0012】
本発明は、上記のような従来技術の問題点に鑑みてなされたものであり、パルスレーザの出力ピーク値制御におけるデータ処理効率を改善してパルスレーザ加工の性能向上を図るレーザ加工方法およびレーザ加工装置を提供することを目的とする。
【課題を解決するための手段】
【0013】
上記の目的を達成するために、本発明のレーザ加工方法は、一定の期間に亘り一連のパルスレーザ光を被加工物に照射して所望のレーザ加工を行うレーザ加工方法であって、前記一連のパルスレーザ光の出力のピーク値を規定する基準ピーク値について、前記一定の期間に亘り時間軸に沿って繋ぎ合わさる1つまたは複数の線形的な基準ピーク値特性を設定する第1のステップと、各々の前記基準ピーク値特性について、少なくとも、初期値のデータと単位変化量のデータと演算処理回数のデータとを1ステージのパラメータデータとして生成する第2のステップと、前記レーザ加工を実施する際に、各々の前記パルスレーザ光の出力波形の元になる原パルス波形を生成する第3のステップと、前記レーザ加工を実施する際に、前記原パルス波形の生成と並行して、時間軸に沿って、各ステージ毎に前記パラメータデータを基に前記初期値に前記単位変化量を所定の周期で繰り返し継ぎ足す演算処理を行って前記基準ピーク値特性を復元する第4のステップと、各々の前記パルスレーザ光について、前記原パルス波形と復元された前記基準ピーク値特性とに基づいて所望のピーク値を有する基準パルス波形を生成する第5のステップと、前記基準パルス波形に基づいて各々の前記パルスレーザ光の出力波形および出力ピーク値を制御する第6のステップとを有する。
【0014】
また、本発明のレーザ加工装置は、一定の期間に亘り一連のパルスレーザ光を被加工物に照射して所望のレーザ加工を行うレーザ加工装置であって、前記一連のパルスレーザ光の出力のピーク値を規定する基準ピーク値について、前記一定の期間に亘り時間軸に沿って繋ぎ合わさる1つまたは複数の線形的な基準ピーク値特性を設定する基準ピーク値特性設定部と、各々の前記基準ピーク値特性について、少なくとも、初期値のデータと単位変化量のデータと演算処理回数のデータとを1ステージのパラメータデータとして生成するステージ・パラメータデータ生成部と、前記レーザ加工を実施する際に、各々の前記パルスレーザ光の出力波形の元になる原パルス波形信号を生成する原パルス波形生成部と、前記レーザ加工を実施する際に、前記原パルス波形信号の生成と並行して、時間軸に沿って、各ステージ毎に前記パラメータデータを基に前記初期値に前記単位変化量を所定の周期で繰り返し継ぎ足す演算処理を行って前記基準ピーク値特性を復元する基準ピーク値特性復元部と、各々の前記パルスレーザ光について、前記原パルス波形信号と復元された前記基準ピーク値特性とに基づいて所望のピーク値を有する基準パルス波形信号を発生する基準パルス波形発生部と、前記基準パルス波形信号に基づいて各々の前記パルスレーザ光の出力波形および出力ピーク値を制御するパルスレーザ発生部とを有する。
【0015】
本発明においては、一回の溶接スケジュールで用いる繰り返しパルスレーザ光について、たとえばタッチパネル等のマン・マシン・インタフェースを通じて設定入力された基準ピーク値の折線波形をパルス周期でそのままサンプリングして符号化するのではなく、時間軸上でその折線波形をその構成要素である複数の線形的な基準ピーク値特性に分解して、各ステージの基準ピーク値特性毎に所定の属性(初期値、単位変化量、演算処理回数)を示す複数のパラメータデータを生成し、これらステージ毎のパラメータデータを情報管理する。そして、上記の溶接スケジュールでレーザ加工を実施する際には、各々のパルスレーザ光の出力波形の元になる原パルス波形を生成するのと並行して、時間軸に沿って各ステージ毎にパラメータデータを基に初期値に単位変化量を所定の周期で繰り返し継ぎ足す演算処理を行って基準ピーク値特性を復元し、原パルス波形と復元された基準ピーク値特性とに基づいて基準パルス波形を生成し、この基準パルス波形に基づいてパルスレーザ発生部より発生される各パルスレーザ光の出力波形および出力ピーク値を制御する。
【0016】
本発明の好適な一態様によれば、第2のステップ(またはステージ・パラメータデータ生成部)において、更に、パルスレーザ光の繰り返し周期に対する演算処理の周期を表す第1のフラグのデータをステージのパラメータデータの1つとして生成し、第4のステップ(または基準ピーク値特性復元部)において、第1のフラグで指示された周期で上記の演算処理を行う。あるいは、第2のステップ(またはステージ・パラメータデータ生成部)において、更に、演算分解能を表す第2のフラグのデータをステージのパラメータデータの1つとして生成し、第4のステップ(または基準ピーク値特性復元部)において、第2のフラグで指示された演算分解能で演算処理を行う。このような演算処理周期のフラグ機能あるいは演算分解能のフラグ機能により、各基準ピーク値特性を復元するための演算処理の効率および精度を同時に最適化することができる。
【0017】
本発明の好適な一態様によれば、第3のステップ(または原パルス波形生成部)において、原パルス波形を0%〜200%の間で連続した任意の値を有するパルス信号として生成し、第5のステップ(または基準パルス波形発生部)において、原パルス波形の値に基準ピーク値特性の値を掛け合わせて基準パルス波形を生成する。この場合、第3のステップ(または原パルス波形生成部)において生成される原パルス波形が一定期間にわたり全て同一の波形を有してもよく、あるいは、第3のステップ(または原パルス波形生成部)において生成される原パルス波形が各々の独立した波形を有してもよい。本発明においては、一連のパルスレーザ光の出力のピーク値を規定する基準ピーク値の復元に必要なデータが実質的にステージ毎のパラメータデータだけで済むので、演算処理部のタスクやメモリのリソースが大幅に軽減され、そのぶん原パルス波形に対する波形制御の自由度や精度を向上させることができる。
【0018】
本発明の好適な一態様においては、基準ピーク値特性設定部およびステージ・パラメータデータ生成部がCPU(マイクロコンピュータ)で構成され、基準ピーク値特性復元部がFPGA(フィールドプログラマブル・ゲートアレイ)内に構築される。この場合、FPGA内には、基準ピーク値特性に関するパラメータデータをCPUより受け取って保持するパラメータデータメモリも更に構築されるのが好ましく、各々の基準ピーク値特性を復元する度毎に当該ステージのパラメータデータをパラメータデータメモリより移して保持するバッファメモリも更に構築されてよい。
【発明の効果】
【0019】
本発明のレーザ加工方法またはレーザ加工装置によれば、上記のような構成および作用により、パルスレーザの出力ピーク値制御におけるデータ処理効率を改善してパルスレーザ加工の性能向上を達成することができる。
【図面の簡単な説明】
【0020】
【図1】本発明の一実施形態におけるレーザ加工装置(ファイバレーザ溶接機)の構成を示すプロック図である。
【図2】実施形態のレーザ加工装置における制御部の構成を示すブロック図である。
【図3】レーザシーム溶接において溶接ラインの始端部へのパルスレーザ光の照射を示す略平面図である。
【図4】レーザシーム溶接における溶接ラインの終端部へのパルスレーザ光の照射を示す略平面図である。
【図5】上記レーザシーム溶接における溶接スケジュールの主要な条件項目の設定例を示す図である。
【図6】図5の基準ピーク値折線波形の第1ステージの基準ピーク値特性の属性値を示す図である。
【図7】第2ステージの基準ピーク値特性の属性値を示す図である。
【図8】第3ステージの基準ピーク値特性の属性値を示す図である。
【図9】第4ステージの基準ピーク値特性の属性値を示す図である。
【図10】第5ステージの基準ピーク値特性の属性値を示す図である。
【図11】実施形態における1ステージのパラメータデータのフォーマット例を示す図である。
【図12】実施形態におけるFPGA内の回路構成を示すブロック図である。
【図13】第1ステージにおける基準ピーク値特性の復元および基準ピーク値波形の生成の作用を示す図である。
【図14A】第2ステージの始端部における基準ピーク値特性の復元および基準ピーク値波形の生成の作用を示す図である。
【図14B】第2ステージの終端部における基準ピーク値特性の復元および基準ピーク値波形の生成の作用を示す図である。
【図15】第3ステージにおける基準ピーク値特性の復元および基準ピーク値波形の生成の作用を示す図である。
【図16】第4および第5ステージにおける基準ピーク値特性の復元および基準ピーク値波形の生成の作用を示す図である。
【図17】実施形態における出力ピーク値可変制御の一変形例を示す波形図である。
【発明を実施するための形態】
【0021】
以下、添付図を参照して本発明の好適な実施の形態を説明する。
【0022】
図1に、本発明の一実施形態におけるレーザ加工装置の構成を示す。このレーザ加工装置は、一定の期間内に一連のパルスレーザ光FBを被加工物Wに照射して所望のレーザ溶接加工を行えるファイバレーザ溶接機として構成されており、ファイバレーザ発振器10、レーザ電源12、レーザ入射部14、ファイバ伝送系15、レーザ出射部16、制御部18、タッチパネル20等を有している。
【0023】
ファイバレーザ発振器10は、発振用の光ファイバ(以下「発振ファイバ」と称する。)22と、この発振ファイバ22の一端面にポンピング用の励起光MBを照射する電気光学励起部24と、発振ファイバ22を介して光学的に相対向する一対の光共振器ミラー26,28とを有しており、発振器全体でレーザ電源12より供給される電気エネルギーをレーザ光のレーザエネルギーに変換する電光変換部を構成している。
【0024】
電気光学励起部24は、励起光源としてのレーザダイオード(LD)30および集光用の光学レンズ32を有している。パルスレーザ光FBを用いるレーザ加工が行われる時は、LD30が、レーザ電源12より所望のパルス波形を有するLD駆動電流(またはLD励起電流)IDを供給または注入されて発光駆動され、所定波長のパルス励起光(LD光)MBを発生する。光学レンズ32は、LD30からのパルス励起光MBを発振ファイバ22の一端面に集光入射させる。LD30と光学レンズ32との間に配置される光共振器ミラー26は、LD30側から入射したパルス励起光MBを透過させ、発振ファイバ22側から入射した発振光線を共振器の光軸上で全反射するように構成されている。
【0025】
レーザ電源12よりLD30に供給されるLD駆動電流IDを測定するために、電流センサ25およびLD電流測定回路27が設けられている。電流センサ25は、たとえばホール素子からなり、無接触でLD駆動電流IDを検出する。LD電流測定回路27は、電流センサ25の出力信号を入力してLD駆動電流IDの電流測定値(たとえば電流実効値)MIDを演算する。LD電流測定回路27で得られた電流測定値MIDは、フィードバック信号としてレーザ電源12に与えられるとともに、モニタ信号として制御部18に与えられる。
【0026】
発振ファイバ22は、図示省略するが、発光元素としてたとえば希土類元素のイオンをドープしたコアと、このコアを同軸に取り囲むクラッドとを有しており、コアを活性媒体とし、クラッドを励起光の伝播光路としている。上記のようにして発振ファイバ22の一端面に入射したパルス励起光MBは、クラッド外周界面の全反射によって閉じ込められながら発振ファイバ22の中を軸方向に伝搬し、その伝搬中にコアを何度も横切ることでコア中の希土類元素イオンを光励起する。こうして、コアの両端面から軸方向に所定波長の発振光線が放出され、この発振光線が光共振器ミラー26,28の間を何度も行き来して共振増幅され、部分反射ミラーからなる片側の光共振器ミラー28より該所定波長を有するパルスレーザ光FBが取り出される。
【0027】
なお、光共振器内において、光学レンズ32,34は、発振ファイバ22の端面から放出されてきた発振光線を平行光にコリメートして光共振器ミラー26,28へ通し、光共振器ミラー26,28で反射して戻ってきた発振光線を発振ファイバ22の端面に集光させる。また、発振ファイバ22を通り抜けたパルス励起光MBは、光学レンズ34および光共振器ミラー28を透過したのち折り返しミラー36にて側方のレーザ吸収体38に向けて折り返される。光共振器ミラー28より出力されたパルスレーザ光FBは、この折り返しミラー36をまっすぐ透過し、次いでビームスプリッタ40を通ってからレーザ入射部14に入る。
【0028】
ビームスプリッタ40は、入射したパルスレーザ光FBのごく一部(たとえば1%)を所定方向つまりパワーモニタ用のフォトセンサ(PD)42側へ反射し、残りの大部分(99%)をまっすぐ透過させる。フォトセンサ(PD)42の正面には、ビームスプリッタ40からの反射光またはモニタ光RFBを集光させる集光レンズ44が配置されている。
【0029】
フォトセンサ(PD)42は、ビームスプリッタ40からのモニタ光RFBを光電変換して、パルスレーザ光FBのレーザ出力(パワー)を表す電気信号(レーザ出力測定信号)を出力する。レーザ出力測定回路45は、フォトセンサ42の出力信号を基に、アナログ信号処理によってパルスレーザ光FBのレーザ出力測定値MFBを求める。レーザ出力測定回路45で得られたレーザ出力測定値MFBは、フィードバック信号としてレーザ電源12に与えられるとともに、モニタ信号として制御部18に与えられる。
【0030】
ビームスプリッタ40をまっすぐ透過してレーザ入射部14に入ったパルスレーザ光FBは、最初にベントミラー46で所定方向に折り返され、次いで入射ユニット48内で集光レンズ50により集光されてファイバ伝送系15の伝送用光ファイバ(以下「伝送ファイバ」と称する。)52の一端面に入射する。伝送用光ファイバ52は、たとえばSI(ステップインデックス)形ファイバからなり、入射ユニット48内で入射したパルスレーザ光FBをレーザ出射部16の出射ユニット54まで伝送する。出射ユニット54は、伝送ファイバ52の終端面より出たパルスレーザ光FBを平行光にコリメートするコリメートレンズ56と、平行光のパルスレーザ光FBを所定の焦点位置つまり加工ステージ60上の被加工物WPに集光させる集光レンズ58とを有している。
【0031】
被加工物WPにおいては、パルスレーザ光FBが集光照射した溶接ポイントまたは溶接ライン上でレーザエネルギーにより被加工材質が溶融し、パルス照射終了後に凝固してナゲットが形成される。一回の溶接スケジュールで多数(一連)のパルスレーザ光FBを一定周期で繰り返し被加工物WPに照射するときは、上記の各部の動作がその一定周期(繰り返し周波数)で繰り返される。
【0032】
加工ステージ60は、たとえばXYテーブル機構を有しており、レーザシーム溶接が行われる時は、パルスレーザ光FBのビームスポットが被加工物WP上で溶接ラインに沿って移動するように、制御部18の制御の下で被加工物WPをXY方向で動かすように構成されている。
【0033】
ファイバレーザ発振器10は、発振ファイバ22が口径10μm程度、長さ数メートル程度の細長いコアを活性媒体とするため、ビーム径が細くてビーム広がり角の小さなパルスレーザ光FBを発振出力することができる。しかも、発振ファイバ22の一端面に入射した励起光MBが発振ファイバ22の中で数メートルの長い光路を伝搬する間に何度もコアを横切って励起エネルギーを使い果たすので、非常に高い発振効率でパルスレーザ光FBを生成することができる。また、ファイバレーザ発振器10は、発振ファイバ22のコアが熱レンズ効果を起こさないため、ビームモードが非常に安定している。
【0034】
このファイバレーザ溶接機は、後述するように、1回の溶接スケジュール内の一連のパルスレーザ光FBについてそれらの出力(パワー)ピーク値を複数の各区間毎に所望のリニア(線形的)な特性で可変できるようになっており、しかもパルスレーザの出力ピーク値制御に関して制御部18内のCPUおよびメモリの負担を従来よりも大幅に軽減し、そのぶんCPUの演算処理能力とメモリのリソースを他の機能(パルス波形制御、良否判定等)に充てており、精密溶接加工の厳しい要求仕様にも十分余裕を持って対応できるようになっている。
【0035】
図2に、この実施形態における制御部18の具体的な構成例を示す。図示のように、制御部18は、ハードウェア的には、CPU(マイクロコンピュータ)64、FPGA(フィールドプログラマブル・ゲートアレイ)66、ディジタル−アナログ(D/A)変換器68,アナログ−ディジタル(A/D)変換器70,72および接続装置74を有している。
【0036】
CPU64は、中央演算処理装置、プログラムメモリ、データメモリおよびインタフェース回路等を含んでおり、プログラムメモリに格納されている各種プログラム(ソフトウェア)にしたがって装置全体ないし各部の動作を制御する。特に、1回の溶接スケジュールで繰り返しパルスレーザ光FBを用いるレーザ加工における出力ピーク値制御に関して、CPU64は、タッチパネル20の表示部20aおよび入力部20bを介してユーザ(作業員、保守員等)の希望する基準ピーク値特性を入力する。
【0037】
ここで、図3に示すように、円形の金属キャップ76の外周縁部をレーザシーム溶接で下地の本体(図示せず)に接合するレーザ加工を例にとる。このレーザシーム溶接は、金属キャップ76の外周縁部に設定された環状の溶接ライン78に沿って一連のパルスレーザ光FBのビームスポットBSFBを少しずつずらして重ね合わせながら移動させる。この場合、始端部ないし終端部の接合仕上がりないし接合強度を確実なものとするために、図4に示すようにシーム溶接部を一周よりも少しオーバーランさせて終端部を始端部にオーバーラップさせる。
【0038】
上記のようなレーザシーム溶接(図3、図4)のために、ユーザは、タッチパネル20を通じて、溶接スケジュールで設定可能な各条件項目について所望の特性または値を入力する。
【0039】
より詳しくは、当該溶接スケジュールの加工に用いられる繰り返しパルスレーザ光FB1〜FBnの個数(n)、繰り返し周期や、各パルスレーザ光FBの出力波形の基本となる原パルス波形fbの特性(波形形状、ピーク値、パルス幅)等が設定入力される。図5の設定入力例では、当該溶接スケジュールで選定された加工時間内に5000個の繰り返しパルスレーザ光FB1〜FB5000が設定され、それらのパルスレーザ光FB1〜FB5000にそれぞれ対応する5000個の原パルス波形fb1〜fb5000について全部同一の波形形状(矩形)、ピーク値およびパルス幅が設定されている。ここで、原パルス波形fbiのピーク値は、0〜200%の任意の値を有する相対値で表される。
【0040】
さらに、この実施形態では、パルスレーザ光FB1〜FBnの出力のピーク値を規定する基準ピーク値について、たとえばシリアルに繋ぎ合わさる複数(たとえば5つ)のステージの線形的な基準ピーク値特性A1,A2,A3,A4,A5が折線波形および/またはデータ表の形態で設定入力される。
【0041】
第1ステージの基準ピーク値特性A1は、1〜99発目のパルスレーザ光FB1〜FB99に対するものであり、パルス繰り返し回数が増えるにしたがって相当大きな勾配でリニアに上昇するアップ・スロープの波形を示し、始端の値(初期値)が10Wである。
【0042】
第2ステージの基準ピーク値特性A2は、100〜2999発目のパルスレーザ光FB100〜FB2999に対するものであり、パルスの繰り返し回数が増えるにしたがって非常に小さな勾配でリニアに低下するダウン・スロープの波形を示し、始端の値(初期値)が500Wである。
【0043】
第3ステージの基準ピーク値特性A3は、3000〜3999発目のパルスレーザ光FB3000〜FB3999に対するものであり、パルスの繰り返し回数に依らずに一定の値を保ち続けるフラットな波形を示し、始端の値(初期値)が400Wである。
【0044】
第4ステージの基準ピーク値特性A4は、4000〜4999発目のパルスレーザ光FB4000〜FB4999に対するものであり、パルスの繰り返し回数が増えるにしたがって比較的小さな勾配でリニアに低下するダウン・スロープの波形を示し、始端の値(初期値)が400Wである。
【0045】
第5ステージ(最後)の基準ピーク値特性A5は、5000発目(最後)のパルスレーザ光FB5000だけに対するものであり、始端(かつ終端)の値が10Wである。
【0046】
制御部18において、CPU64は、タッチパネル20を通じて設定入力された上記のような基準ピーク値の折線波形を従来のようにパルス周期でそのままサンプリングして符号化するのではなく、時間軸上でその折線波形をその構成要素である複数(5つ)のリニアな上記の基準ピーク値特性A1,A2,A3,A4,A5に分解し、図6〜図10に示すように、各々の基準ピーク値特性A1〜A5毎にその属性を示す所定のパラメータデータを生成する。
【0047】
この実施形態では、各ステージの基準ピーク値特性A1〜A5について、(1)始端の値を表す「初期値」のデータ、(2)演算処理一回当たりの変化量を表す「単位変化量」のデータ、(3)初期値に変化量を繰り返し継ぎ足す演算処理の回数(時間軸分解能)を表す「演算回数」のデータ、および(4)パルス周期に対する演算の周期および分解能をそれぞれ示す「演算周期フラグ/分解能フラグ」のデータ、の4種類のパラメータデータがCPU64で生成される。
【0048】
かかるパラメータデータの生成において、初期値(W)および単位変化量(W)は電圧(V)に対応する所定ビット幅のディジタル値に換算される。この実施形態では、設定可能な初期値(W)の最小値は0(W)、最大値は625(W)であり、13ビット(0〜4095)のディジタル値に変換される。
【0049】
また、「単位変化量」には、絶対値を表す15ビット(0〜30000)のデータと符合(+/−)を表す1ビットのデータが用いられる。ここで、「単位変化量」データの小数点の位置は、2ビットの「分解能フラグ」で指示される。すなわち、「単位変化量」のディジタル値を0〜3000.0であるとして演算処理を行わせる場合は、通常分解能のモードとし、「分解能フラグ」に(0,0)がセットされる。「単位変化量」のディジタル値を0〜300.00であるとして演算処理を行わせる場合は、高分解能のモードとし、「分解能フラグ」に(0,1)がセットされる。「単位変化量」のディジタル値を0〜30.000であるとして演算処理を行わせる場合は、超高分解能のモードとし、「分解能フラグ」に(1,0)がセットされる。
【0050】
図示の例では、「演算回数」をパルス繰り返し回数に一致させ、「演算周期」をパルス周期に一致させているが、これは一例であり、それぞれ独立した値に設定可能である。
【0051】
CPU64は、各基準ピーク値特性A1〜A5毎に生成した1ステージ分の上記4種類のパラメータデータを、たとえば図11に示すようなフォーマットで1セットにまとめて管理する。
【0052】
図12に、この実施形態においてFPGA66内に構築される各種回路の一構成例を示す。図示のように、FPGA66には、データメモリ80、制御回路82、ステージ・パラメータデータ・バッファメモリ84、原パルス波形生成回路86、基準ピーク値演算回路88、設定基準ピーク値レジスタ90、バッファレジスタ92、基準パルス波形発生回路94、サイクルカウンタ96、基準パルス波形出力回路98、基準パルス波形積分回路100、電流モニタ波形バッファメモリ102,レーザ出力モニタ波形バッファメモリ104、電流モニタ波形積分回路106、レーザ出力モニタ波形積分回路108、比較判定回路110等が作り込まれる。これらの回路80〜110の動作に必要なクロックは外部のクロック回路112から供給される。
【0053】
データメモリ80には、レーザ溶接加工の開始に先立って、当該溶接スケジュールにおいてレーザ電源12に与えるべきフィードバック制御信号(基準パルス波形信号CS)の生成に必要なデータがCPU64より書き込まれる。その中でも、基準ピーク値特性の復元に用いられるパラメータデータ(図11)と、原パルス波形fbの生成または再生に用いられるデータが特に重要である。
【0054】
制御回路82は、CPU64から所要の制御信号および制御に関連した各種データを受け取り、FPGA66内の各部を制御する。
【0055】
ステージ・パラメータデータ・バッファメモリ84は、各基準ピーク値特性の復元処理を順次実行する際に、各ステージ毎にデータメモリ80よりパラメータデータ(図11)を取り込んで保持する。
【0056】
原パルス波形生成回路86は、当該溶接スケジュールで設定された原パルス波形fbをパルス周期で繰り返し発生する。図5の例では、タッチパネル20上で、溶接スケジュールの全期間に亘って同一波形(矩形波)の原パルス波形fb1,fb2,fb3,・・・が設定されている。原パルス波形生成回路86は、原パルス波形fbを一定の周期でサンプリングして得られた原パルス波形データ、あるいは原パルス波形fbを所定のアルゴリズムで圧縮または分解して得られた原パルス波形データをCPU80からデータメモリ80を介して受け取り、その原パルス波形データに基づいて原パルス波形fb1,fb2,fb3,・・・のディジタル信号を生成する。
【0057】
基準ピーク値演算回路88は、制御回路82の制御の下で、時間軸に沿って、各ステージのパラメータデータ(図11)を基に所定の演算(初期値に単位変化量を継ぎ足す演算)を一定周期(「演算周期」フラグで指定された周期)で繰り返し行って、各基準ピーク値特性(A1〜A5)を順次復元する。この演算処理のために、各ステージのパラメータデータがデータメモリ80よりステージ・パラメータデータ・バッファメモリ86に上書きで転送される。
【0058】
設定基準ピーク値レジスタ90は、当該溶接スケジュールにおいて一連のパルスレーザ光FB1〜FBnの出力ピーク値を全て一定値に揃えるモードが選択された場合に用いられ、基準ピーク値の代表値(設定値)を保持する。たとえば、図5の設定例において、ユーザが500Wを代表値(設定値)に選んだ場合は、500Wに対応する電圧(V)のディジタル値(“3276”)がCPU64よりデータメモリ80を介して設定基準ピーク値レジスタ90にロードされる。
【0059】
バッファレジスタ92は、基準ピーク値演算回路88より上記一定周期で得られる各基準ピーク値特性(A1〜A5)の値aiを逐次上書きで保持して基準パルス発生回路94に与える。また、設定基準ピーク値レジスタ90に保持されている代表値(設定値)が基準ピーク値に用いられる場合は、その代表値(設定値)がバッファレジスタ92を介して基準パルス発生回路94に与えられる。
【0060】
基準パルス波形発生回路94は、乗算回路からなり、原パルス波形生成回路86からパルス繰り返し周波数で出力される原パルス波形信号fbiに基準ピーク値演算回路88からの基準ピーク値特性の値aiを掛け合わせて基準パルス波形信号CSiを生成する。この基準パルス波形信号CSiは、パルスレーザ光FBiの出力(波形およびピーク値)を規定または指示するディジタル信号である。
【0061】
基準パルス波形出力回路98は、基準パルス波形演算回路94より生成される各基準パルス波形信号CSiをラッチし、レーザ電源12に対するフィードバック制御信号として所定のタイミングで出力する。
【0062】
サイクルカウンタ96は、基準パルス波形発生回路94(あるいは基準ピーク値演算回路88)より各演算処理の終了時に発生される所定のパルスをカウントし、カウント値が設定値に達した時に当該ステージの演算処理がすべて終了したことを知らせる信号Kを制御回路82に与える。
【0063】
基準パルス波形積分回路100は、基準パルス波形出力回路98より出力される各基準パルス波形信号CSiの瞬時値(ディジタル値)を取り込んで累積加算し、基準パルス波形CSiの積分値を求める。
【0064】
電流モニタ波形バッファメモリ102は、LD電流測定回路27より接続回路74およびA/D変換器70(図2)を介して送られてくるLD駆動電流測定値MIDをラッチする。電流モニタ波形積分回路106は、電流モニタ波形バッファメモリ102より一定周期毎にLD駆動電流測定値MIDを取り込んで累積加算し、LD駆動電流モニタ波形の積分値を求める。
【0065】
レーザ出力モニタ波形バッファメモリ104は、レーザ出力測定回路45より接続回路74およびA/D変換器72(図2)を介して送られてくるレーザ出力測定値MFBをラッチする。レーザ出力モニタ波形積分回路108は、レーザ出力モニタ波形バッファメモリ104より一定周期毎にレーザ出力測定値MFBを取り込んで累積加算し、レーザ出力モニタ波形の積分値を求める。
【0066】
比較判定回路110は、1回のモニタ期間が終了する度毎に、基準パルス波形積分回路100で得られている基準波形の積分値と電流モニタ波形積分回路106で得られているLD駆動電流モニタ波形の積分値あるいはレーザ出力モニタ波形積分回路108で得られているレーザ出力モニタ波形の積分値とを比較して、その差分(誤差)を求め、その誤差が所定の許容範囲内に入っているか否かの判定(良否判定)を行う。そして、不良の判定結果が出たときは、これをCPU64に伝えるようになっている。
【0067】
なお、不良の判定結果をCPU64に送るときは、バッファメモリ102,104に蓄積されているモニタ波形のデータもCPU64に送れるようになっている。
【0068】
レーザ電源12(図1)は、図示省略するが、直流電源、LD駆動回路、コンパレータ、フィードバック信号選択回路等を有している。直流電源は、たとえばインバータ回路あるいはスイッチングレギュレータ回路からなり、一定のLD駆動電圧を出力する。LD駆動回路は、LD駆動電圧からLD駆動電流IDを生成するV−I変換回路からなり、FPGA66の基準波形出力回路90よりD/A変換器68および接続回路74を介して送られてくるアナログの基準パルス波形信号CSに倣うようにLD駆動電流IDを可変する。コンパレータは、FPGA66からのアナログ基準パルス波形信号CSを指令信号として入力するとともに、フィードバック信号選択回路よりLD駆動電流測定値MIDもしくはレーザ出力測定値MFBをフィードバック信号として入力し、両入力信号の差分を表す誤差信号を出力する。LD駆動回路は、誤差信号を零にする方向にLD駆動電流IDを可変する。フィードバック信号選択回路は、CPU64の制御の下で、LD駆動電流IDに対してフィードバック制御をかけるときはLD駆動電流測定値MIDを選択し、ファイバレーザ光FBの出力に対してフィードバック制御をかけるときはレーザ出力測定値MFBを選択するようになっている。
【0069】
図13〜図17に、図5の設定例によるレーザシーム溶接(図3、図4)が行われる時のFPGA66内の主要な作用(特に基準ピーク値の復元と基準パルス波形の生成)を波形図で示す。
【0070】
レーザシーム溶接の加工が開始されると、原パルス波形生成回路86は、データメモリ80に格納されている原パルス波形データに基づいて同一波形およびピーク値を有する矩形の原パルス波形fb1,fb2,fb3,・・・のディジタル信号を一定周期ΔTBで順次生成する。この例では、原パルス波形fb1のトップピーク値が100%に設定されているものとする。
【0071】
一方、基準ピーク値演算回路88は、ステージ・パラメータデータ・バッファメモリ86に保持されている第1ステージの基準ピーク値特性A1に係るパラメータデータ(図11)に基づいて、初期値a1(66)に単位変化量ΔPeak(32.424)を繰り返し継ぎ足す演算を行って、各原パルス波形fb1,fb2,fb3,・・・に対応する基準ピーク値特性A1の値a1,a2,a3,・・・を一定周期ΔTA1で順次出力する。ここで、たとえばa2は、a1(66)+ΔPeak(32.424)≒98.42の少数点以下を切り捨てて、a2=98として出力される。a3以降も同様である。なお、各対応する原パルス波形fbi,aiは、互いに同期して生成されるが、aiがfbiより一足早いタイミングで出力される。
【0072】
基準パルス波形発生回路94は、原パルス波形生成回路86で生成された各原パルス波形fbi(トップピーク値100%)に基準ピーク値特性A1の値aiを掛け合わせて、基準パルス波形CSiを表すディジタル信号を生成する。
【0073】
図13に示すように、第1ステージの基準ピーク値特性A1がパルス繰り返し回数が増えるにしたがって大きな勾配でリニアに上昇するアップ・スロープの特性であることに対応して、基準パルス波形CSiのピーク値(したがってパルスレーザ光FBiの出力ピーク値)も基準ピーク値特性A1と同一またはそれに比例した勾配でリニアに上昇する。
【0074】
第1ステージは99発目のパルスで終了し、100発目から第2ステージに移行する。図14および図15に示すように、第2ステージでも、原パルス波形生成回路86は第1ステージのときと同一の周期で同一波形の原パルス波形fb100,fb101,fb102,・・・のディジタル信号を一定周期ΔTBで順次生成する。しかし、基準ピーク値演算回路88の方は、ステージ・パラメータデータ(図11)が切り換わり、基準ピーク値特性A2の値a100,a101,a102,・・・を一定周期ΔTA2で順次出力する。ここで、たとえばa101は、a100(3276)+ΔPeak(-0.2258)≒3275.774の少数点以下を切り捨てて、a101=3275として出力される。後続のa102,・・・も同様の演算によって求められる。
【0075】
図14Aおよび図14Bに示すように、第2ステージの基準ピーク値特性A2がパルス繰り返し回数が増えるにしたがって非常に小さな勾配でリニアに低下するダウン・スロープの特性であることに対応して、基準パルス波形CSiのピーク値(したがってパルスレーザ光FBiの出力ピーク値)も基準ピーク値特性A2と同一またはそれに比例した勾配でリニアに低下する。
【0076】
第2ステージは2999発目のパルスで終了し、3000発目から第3ステージに移行する。図15に示すように、第3ステージでも、相変わらず原パルス波形生成回路86は第1および第2ステージのときと同一の周期で同一波形の原パルス波形fb3000,fb3001,fb3002,・・・のディジタル信号を一定周期ΔTBで順次生成する。しかし、基準ピーク値演算回路88の方は、ステージ・パラメータデータ(図11)が切り換わり、第3ステージの基準ピーク値特性A3の値a3000,a3001,a3002,・・・を一定周期ΔTA3で順次出力する。ここで、たとえばa3001は、a3000(2621)+ΔPeak(0)=2621として出力される。後続の値a3001,a3002,・・・も同じ値(2621)で出力される。
【0077】
図15に示すように、第3ステージの基準ピーク値特性A3がパルス繰り返し回数に依らずに一定値を保ち続けるフラットな特性であることに対応して、基準パルス波形CSiのピーク値(したがってパルスレーザ光FBiの出力ピーク値)も基準ピーク値特性A3と同様にフラットに一定値を保ち続ける。
【0078】
なお、別の実施例として、このように基準ピーク値特性がフラットな場合は、ステージ・パラメータデータの中で「演算処理回数」を極端に少なくするか、「演算周期」を極端に大きくすることも可能である。
【0079】
第3ステージは3999発目のパルスで終了し、4000発目から第4ステージに移行する。図16に示すように、第4ステージでも、相変わらず原パルス波形生成回路86は第1〜第3ステージのときと同一の周期で同一波形の原パルス波形fb4000,fb4001,fb4002,・・・のディジタル信号を一定周期ΔTBで順次生成する。しかし、基準ピーク値演算回路88の方は、ステージ・パラメータデータ(図11)が切り換わり、第4ステージの基準ピーク値特性A4の値a4000,a4001,a4002,・・・を一定周期ΔTA4で順次出力する。ここで、たとえばa4001は、a4000(2621)+ΔPeak(-2.555)≒2618.445の少数点以下を切り捨てて、a4001=2618として出力される。後続のa4002,・・・も同様の演算によって求められる。
【0080】
図16に示すように、第4ステージの基準ピーク値特性A4がパルス繰り返し回数が増えるにしたがって比較的小さな勾配でリニアに低下するダウン・スロープの特性であることに対応して、基準パルス波形CSiのピーク値(したがって、パルスレーザ光FBiの出力ピーク値)も基準ピーク値特性A4と同一またはそれに比例した勾配でリニアに低下する。
【0081】
第4ステージは4999発目のパルスで終了し、最後の5000発目は第5ステージとなる。この場合、基準ピーク値演算回路88は、第5ステージの初期値a5000を出力するだけで済む。
【0082】
上述した図5の設定例は実施形態の作用を説明するための一例にすぎず、1回の溶接スケジュールの中で任意の個数および任意の態様の基準ピーク値特性を設定することが可能である。また、他の設定項目についても種々の変形が可能である。たとえば、図17に示すように、原パルス波形fbi,fbi+1,fbi+2,・・・の波形(波形形状、ピーク値、パルス幅等)をパルス単位(あるいはステージ単位)で可変することも可能である。
【0083】
上記のように、この実施形態のファイバレーザ溶接機においては、1回の溶接スケジュールに含まれる一連のパルスレーザ光について出力ピーク値の可変制御を行う場合に、時間軸に沿って繋ぎ合わさる1つまたは複数の線形的な基準ピーク値特性を設定し、各々の基準ピーク値特性について、初期値のデータと単位変化量のデータと演算処理回数のデータと演算処理回数および演算分解能のフラグデータとを1ステージのパラメータデータとして生成する。そして、レーザ加工を実施する際には、各々のパルスレーザ光の出力波形の元になる原パルス波形を生成するのと並行して、時間軸に沿って各ステージ毎にパラメータデータを基に初期値に単位変化量を所定の周期で繰り返し継ぎ足す演算処理を行って基準ピーク値特性を復元し、原パルス波形と復元された基準ピーク値特性とに基づいて基準パルス波形を生成し、この基準パルス波形に基づいてパルスレーザ発生部より発生される各パルスレーザ光の出力波形および出力ピーク値を制御するようにしている。
【0084】
かかる構成ないし方式によれば、一連のパルスレーザ光の出力のピーク値を規定する基準ピーク値の復元に必要なデータが実質的にステージ毎のパラメータデータだけで済むので、制御部18においてCPU64およびFPGA66の負担が大幅に軽減され、そのぶんCPU64およびFPGA66のデータ処理能力を他の機能(パルス波形制御、良否判定等)に充てられ、これによってパルスレーザ加工の性能向上を図り、精密溶接加工の厳しい要求仕様にも十分余裕を持って対応することができる。
【0085】
以上、本発明の好適な実施形態について説明したが、上述した実施形態は本発明を限定するものではない。当業者にあっては、具体的な実施態様において本発明の技術思想および技術範囲から逸脱せずに種々の変形・変更を加えることが可能である。
【0086】
たとえば、実施形態の出力ピーク値制御において、演算周期や分解能を1種類のスケールに固定することも可能であり、その場合はステージのパラメータデータにおいて「演算周期」あるいは「分解能」のフラグのデータを省くことも可能である。
【0087】
また、ファイバレーザ溶接機の各部においても種々の変形が可能であり、たとえばファイバレーザ発振器10をYAGレーザ発振器等に置き換えることも可能である。本発明レーザ加工方法およびレーザ加工装置は、レーザシーム溶接に限るものではなく、他の型式のレーザ溶接にも適用可能であり、さらには穴あけ、切断、マーキング等の他のレーザ加工にも適用可能である。
【符号の説明】
【0088】
10 ファイバレーザ発振器
12 レーザ電源
18 制御部
20 タッチパネル
22 発振用光ファイバ
24 電気光学励起部
64 CPU
66 FPGA(フィードプログラマブル・ゲートアレイ)
80 データメモリ
84 ステージ・パラメータデータ・バッファメモリ
86 原パルス波形生成回路
88 基準ピーク値演算回路
94 基準パルス波形発生回路
【技術分野】
【0001】
本発明は、被加工物に一連のパルスレーザ光を照射して所望のレーザ加工を施すレーザ加工技術に係り、特に一連のパルスレーザ光の出力ピーク値を制御するレーザ加工方法およびレーザ加工装置に関する。
【背景技術】
【0002】
被加工物にパルスレーザ光を繰り返し照射するレーザ加工の最も代表的な例は、レーザシーム溶接である。レーザシーム溶接は、被加工物にパルス発振のレーザ光を一定の繰り返し周波数で照射しながら被加工物上でレーザビームスポットを溶接ラインに沿って相対的に移動させ、スポット溶接を少しずつずらしながら重ね合わせて連続した接合部を形成するようにしている。
【0003】
従来より、レーザシーム溶接では、一回の溶接スケジュール内でパルスレーザ光の出力(パワー)をパルス周期で可変する技術が用いられている。たとえば、金属キャップの外周縁部を接合するレーザシーム溶接において、環状シーム溶接ラインの一周よりも少しオーバーランさせて終端部を始端部に重ねる場合に、始端部ではパルスレーザ光の出力ピーク値をパルス周期で次第に上げるアップ・スロープ・コントロールをかけ、終端部ではパルスレーザ光の出力ピーク値をパルス周期で次第に下げるダウン・スロープ・コントロールをかけるようなことが行われている。
【0004】
従来のレーザ加工装置は、CPU(マイクロコンピュータ)のメモリ書き込み/読み出し機能を利用して、一連のパルスレーザ光の出力ピーク値に対する波形制御(たとえば上記のようなアップ・スロープ・コントロールおよび/またはダウン・スロープ・コントロール)を行っている。より詳しくは、ユーザがタッチパネル等のマン・マシン・インタフェースを通じて、1回のスケジュール内の一連のパルスレーザ光について所望の出力ピーク値特性(通常、折線波形)を設定入力すると、CPUがその設定入力された出力ピーク値特性を基にパルス毎に出力ピーク値を符号化し、その2進コードを基準ピーク値データとしてメモリに書き込む。そして、レーザシーム溶接を実行する際に、CPUが、パルス毎に基準ピーク値データをメモリから順次読み出して、別途生成または再生したパルス基本出力波形に各パルス毎の基準ピーク値を掛け合わせてディジタルの基準パルス波形を生成する。
【0005】
こうしてCPUのメモリ読み出し機能および演算機能により基準パルス波形が生成され、その基準パルス波形のディジタル値がD/A変換器によりアナログの基準パルス波形信号に変換されてパルスレーザ発生部のフィードバック制御信号に用いられる。パルスレーザ発生部では、発振出力したパルスレーザ光の出力(パワー)を測定し、あるいは電光変換用の駆動電流を測定し、その測定値が上記基準パルス波形に倣うようにフィードバック制御がかけられる。
【先行技術文献】
【特許文献】
【0006】
【特許文献1】特開2007−190566
【発明の概要】
【発明が解決しようとする課題】
【0007】
しかしながら、上述したような一連のパルスレーザ光の出力ピーク値に対する可変制御を専らCPUのメモリ書き込み/読み出し機能や演算処理機能に依存する従来の技術は、CPUのタスクやメモリのリソースに大きな負担を及ぼし、それによってレーザ加工装置の性能向上を困難にしている。
【0008】
具体的には、たとえばレーザシーム溶接においては、一回の溶接スケジュール内で数千発以上のパルスレーザ光を一定の繰り返し周波数で連続的に発振出力する場合が多々ある。その場合、一回の溶接スケジュールにつき基準ピーク値の分だけで数千個以上のデータ(2進コード)がメモリに格納される。通常は複数の溶接スケジュールが設定されるので、基準ピーク値のデータ量が膨大になる。
【0009】
また、CPUのメモリ書き込み/読み出し機能や演算処理機能は、基準ピーク値の復元のためだけでなく、パルスレーザ光の出力波形の元になる原パルス波形の生成または復元のためにも用いられる。このため、CPUに負担が掛かりすぎて、パルス波形制御の速度ないし自由度が低下するという問題もある。
【0010】
さらに、パルス波形制御の良否を判定する機能を搭載する場合は、良否判定のための波形積分演算処理等もCPUのタスクとなるため、パルス波形制御や繰り返し速度の向上が一層困難になる。
【0011】
このように、従来は、一連のパルスレーザ光について出力ピーク値の可変制御を行う場合にCPUのタスクやメモリのリソースに大きな負担が掛かって、パルスレーザを用いるレーザ加工の性能向上が困難になっていた。
【0012】
本発明は、上記のような従来技術の問題点に鑑みてなされたものであり、パルスレーザの出力ピーク値制御におけるデータ処理効率を改善してパルスレーザ加工の性能向上を図るレーザ加工方法およびレーザ加工装置を提供することを目的とする。
【課題を解決するための手段】
【0013】
上記の目的を達成するために、本発明のレーザ加工方法は、一定の期間に亘り一連のパルスレーザ光を被加工物に照射して所望のレーザ加工を行うレーザ加工方法であって、前記一連のパルスレーザ光の出力のピーク値を規定する基準ピーク値について、前記一定の期間に亘り時間軸に沿って繋ぎ合わさる1つまたは複数の線形的な基準ピーク値特性を設定する第1のステップと、各々の前記基準ピーク値特性について、少なくとも、初期値のデータと単位変化量のデータと演算処理回数のデータとを1ステージのパラメータデータとして生成する第2のステップと、前記レーザ加工を実施する際に、各々の前記パルスレーザ光の出力波形の元になる原パルス波形を生成する第3のステップと、前記レーザ加工を実施する際に、前記原パルス波形の生成と並行して、時間軸に沿って、各ステージ毎に前記パラメータデータを基に前記初期値に前記単位変化量を所定の周期で繰り返し継ぎ足す演算処理を行って前記基準ピーク値特性を復元する第4のステップと、各々の前記パルスレーザ光について、前記原パルス波形と復元された前記基準ピーク値特性とに基づいて所望のピーク値を有する基準パルス波形を生成する第5のステップと、前記基準パルス波形に基づいて各々の前記パルスレーザ光の出力波形および出力ピーク値を制御する第6のステップとを有する。
【0014】
また、本発明のレーザ加工装置は、一定の期間に亘り一連のパルスレーザ光を被加工物に照射して所望のレーザ加工を行うレーザ加工装置であって、前記一連のパルスレーザ光の出力のピーク値を規定する基準ピーク値について、前記一定の期間に亘り時間軸に沿って繋ぎ合わさる1つまたは複数の線形的な基準ピーク値特性を設定する基準ピーク値特性設定部と、各々の前記基準ピーク値特性について、少なくとも、初期値のデータと単位変化量のデータと演算処理回数のデータとを1ステージのパラメータデータとして生成するステージ・パラメータデータ生成部と、前記レーザ加工を実施する際に、各々の前記パルスレーザ光の出力波形の元になる原パルス波形信号を生成する原パルス波形生成部と、前記レーザ加工を実施する際に、前記原パルス波形信号の生成と並行して、時間軸に沿って、各ステージ毎に前記パラメータデータを基に前記初期値に前記単位変化量を所定の周期で繰り返し継ぎ足す演算処理を行って前記基準ピーク値特性を復元する基準ピーク値特性復元部と、各々の前記パルスレーザ光について、前記原パルス波形信号と復元された前記基準ピーク値特性とに基づいて所望のピーク値を有する基準パルス波形信号を発生する基準パルス波形発生部と、前記基準パルス波形信号に基づいて各々の前記パルスレーザ光の出力波形および出力ピーク値を制御するパルスレーザ発生部とを有する。
【0015】
本発明においては、一回の溶接スケジュールで用いる繰り返しパルスレーザ光について、たとえばタッチパネル等のマン・マシン・インタフェースを通じて設定入力された基準ピーク値の折線波形をパルス周期でそのままサンプリングして符号化するのではなく、時間軸上でその折線波形をその構成要素である複数の線形的な基準ピーク値特性に分解して、各ステージの基準ピーク値特性毎に所定の属性(初期値、単位変化量、演算処理回数)を示す複数のパラメータデータを生成し、これらステージ毎のパラメータデータを情報管理する。そして、上記の溶接スケジュールでレーザ加工を実施する際には、各々のパルスレーザ光の出力波形の元になる原パルス波形を生成するのと並行して、時間軸に沿って各ステージ毎にパラメータデータを基に初期値に単位変化量を所定の周期で繰り返し継ぎ足す演算処理を行って基準ピーク値特性を復元し、原パルス波形と復元された基準ピーク値特性とに基づいて基準パルス波形を生成し、この基準パルス波形に基づいてパルスレーザ発生部より発生される各パルスレーザ光の出力波形および出力ピーク値を制御する。
【0016】
本発明の好適な一態様によれば、第2のステップ(またはステージ・パラメータデータ生成部)において、更に、パルスレーザ光の繰り返し周期に対する演算処理の周期を表す第1のフラグのデータをステージのパラメータデータの1つとして生成し、第4のステップ(または基準ピーク値特性復元部)において、第1のフラグで指示された周期で上記の演算処理を行う。あるいは、第2のステップ(またはステージ・パラメータデータ生成部)において、更に、演算分解能を表す第2のフラグのデータをステージのパラメータデータの1つとして生成し、第4のステップ(または基準ピーク値特性復元部)において、第2のフラグで指示された演算分解能で演算処理を行う。このような演算処理周期のフラグ機能あるいは演算分解能のフラグ機能により、各基準ピーク値特性を復元するための演算処理の効率および精度を同時に最適化することができる。
【0017】
本発明の好適な一態様によれば、第3のステップ(または原パルス波形生成部)において、原パルス波形を0%〜200%の間で連続した任意の値を有するパルス信号として生成し、第5のステップ(または基準パルス波形発生部)において、原パルス波形の値に基準ピーク値特性の値を掛け合わせて基準パルス波形を生成する。この場合、第3のステップ(または原パルス波形生成部)において生成される原パルス波形が一定期間にわたり全て同一の波形を有してもよく、あるいは、第3のステップ(または原パルス波形生成部)において生成される原パルス波形が各々の独立した波形を有してもよい。本発明においては、一連のパルスレーザ光の出力のピーク値を規定する基準ピーク値の復元に必要なデータが実質的にステージ毎のパラメータデータだけで済むので、演算処理部のタスクやメモリのリソースが大幅に軽減され、そのぶん原パルス波形に対する波形制御の自由度や精度を向上させることができる。
【0018】
本発明の好適な一態様においては、基準ピーク値特性設定部およびステージ・パラメータデータ生成部がCPU(マイクロコンピュータ)で構成され、基準ピーク値特性復元部がFPGA(フィールドプログラマブル・ゲートアレイ)内に構築される。この場合、FPGA内には、基準ピーク値特性に関するパラメータデータをCPUより受け取って保持するパラメータデータメモリも更に構築されるのが好ましく、各々の基準ピーク値特性を復元する度毎に当該ステージのパラメータデータをパラメータデータメモリより移して保持するバッファメモリも更に構築されてよい。
【発明の効果】
【0019】
本発明のレーザ加工方法またはレーザ加工装置によれば、上記のような構成および作用により、パルスレーザの出力ピーク値制御におけるデータ処理効率を改善してパルスレーザ加工の性能向上を達成することができる。
【図面の簡単な説明】
【0020】
【図1】本発明の一実施形態におけるレーザ加工装置(ファイバレーザ溶接機)の構成を示すプロック図である。
【図2】実施形態のレーザ加工装置における制御部の構成を示すブロック図である。
【図3】レーザシーム溶接において溶接ラインの始端部へのパルスレーザ光の照射を示す略平面図である。
【図4】レーザシーム溶接における溶接ラインの終端部へのパルスレーザ光の照射を示す略平面図である。
【図5】上記レーザシーム溶接における溶接スケジュールの主要な条件項目の設定例を示す図である。
【図6】図5の基準ピーク値折線波形の第1ステージの基準ピーク値特性の属性値を示す図である。
【図7】第2ステージの基準ピーク値特性の属性値を示す図である。
【図8】第3ステージの基準ピーク値特性の属性値を示す図である。
【図9】第4ステージの基準ピーク値特性の属性値を示す図である。
【図10】第5ステージの基準ピーク値特性の属性値を示す図である。
【図11】実施形態における1ステージのパラメータデータのフォーマット例を示す図である。
【図12】実施形態におけるFPGA内の回路構成を示すブロック図である。
【図13】第1ステージにおける基準ピーク値特性の復元および基準ピーク値波形の生成の作用を示す図である。
【図14A】第2ステージの始端部における基準ピーク値特性の復元および基準ピーク値波形の生成の作用を示す図である。
【図14B】第2ステージの終端部における基準ピーク値特性の復元および基準ピーク値波形の生成の作用を示す図である。
【図15】第3ステージにおける基準ピーク値特性の復元および基準ピーク値波形の生成の作用を示す図である。
【図16】第4および第5ステージにおける基準ピーク値特性の復元および基準ピーク値波形の生成の作用を示す図である。
【図17】実施形態における出力ピーク値可変制御の一変形例を示す波形図である。
【発明を実施するための形態】
【0021】
以下、添付図を参照して本発明の好適な実施の形態を説明する。
【0022】
図1に、本発明の一実施形態におけるレーザ加工装置の構成を示す。このレーザ加工装置は、一定の期間内に一連のパルスレーザ光FBを被加工物Wに照射して所望のレーザ溶接加工を行えるファイバレーザ溶接機として構成されており、ファイバレーザ発振器10、レーザ電源12、レーザ入射部14、ファイバ伝送系15、レーザ出射部16、制御部18、タッチパネル20等を有している。
【0023】
ファイバレーザ発振器10は、発振用の光ファイバ(以下「発振ファイバ」と称する。)22と、この発振ファイバ22の一端面にポンピング用の励起光MBを照射する電気光学励起部24と、発振ファイバ22を介して光学的に相対向する一対の光共振器ミラー26,28とを有しており、発振器全体でレーザ電源12より供給される電気エネルギーをレーザ光のレーザエネルギーに変換する電光変換部を構成している。
【0024】
電気光学励起部24は、励起光源としてのレーザダイオード(LD)30および集光用の光学レンズ32を有している。パルスレーザ光FBを用いるレーザ加工が行われる時は、LD30が、レーザ電源12より所望のパルス波形を有するLD駆動電流(またはLD励起電流)IDを供給または注入されて発光駆動され、所定波長のパルス励起光(LD光)MBを発生する。光学レンズ32は、LD30からのパルス励起光MBを発振ファイバ22の一端面に集光入射させる。LD30と光学レンズ32との間に配置される光共振器ミラー26は、LD30側から入射したパルス励起光MBを透過させ、発振ファイバ22側から入射した発振光線を共振器の光軸上で全反射するように構成されている。
【0025】
レーザ電源12よりLD30に供給されるLD駆動電流IDを測定するために、電流センサ25およびLD電流測定回路27が設けられている。電流センサ25は、たとえばホール素子からなり、無接触でLD駆動電流IDを検出する。LD電流測定回路27は、電流センサ25の出力信号を入力してLD駆動電流IDの電流測定値(たとえば電流実効値)MIDを演算する。LD電流測定回路27で得られた電流測定値MIDは、フィードバック信号としてレーザ電源12に与えられるとともに、モニタ信号として制御部18に与えられる。
【0026】
発振ファイバ22は、図示省略するが、発光元素としてたとえば希土類元素のイオンをドープしたコアと、このコアを同軸に取り囲むクラッドとを有しており、コアを活性媒体とし、クラッドを励起光の伝播光路としている。上記のようにして発振ファイバ22の一端面に入射したパルス励起光MBは、クラッド外周界面の全反射によって閉じ込められながら発振ファイバ22の中を軸方向に伝搬し、その伝搬中にコアを何度も横切ることでコア中の希土類元素イオンを光励起する。こうして、コアの両端面から軸方向に所定波長の発振光線が放出され、この発振光線が光共振器ミラー26,28の間を何度も行き来して共振増幅され、部分反射ミラーからなる片側の光共振器ミラー28より該所定波長を有するパルスレーザ光FBが取り出される。
【0027】
なお、光共振器内において、光学レンズ32,34は、発振ファイバ22の端面から放出されてきた発振光線を平行光にコリメートして光共振器ミラー26,28へ通し、光共振器ミラー26,28で反射して戻ってきた発振光線を発振ファイバ22の端面に集光させる。また、発振ファイバ22を通り抜けたパルス励起光MBは、光学レンズ34および光共振器ミラー28を透過したのち折り返しミラー36にて側方のレーザ吸収体38に向けて折り返される。光共振器ミラー28より出力されたパルスレーザ光FBは、この折り返しミラー36をまっすぐ透過し、次いでビームスプリッタ40を通ってからレーザ入射部14に入る。
【0028】
ビームスプリッタ40は、入射したパルスレーザ光FBのごく一部(たとえば1%)を所定方向つまりパワーモニタ用のフォトセンサ(PD)42側へ反射し、残りの大部分(99%)をまっすぐ透過させる。フォトセンサ(PD)42の正面には、ビームスプリッタ40からの反射光またはモニタ光RFBを集光させる集光レンズ44が配置されている。
【0029】
フォトセンサ(PD)42は、ビームスプリッタ40からのモニタ光RFBを光電変換して、パルスレーザ光FBのレーザ出力(パワー)を表す電気信号(レーザ出力測定信号)を出力する。レーザ出力測定回路45は、フォトセンサ42の出力信号を基に、アナログ信号処理によってパルスレーザ光FBのレーザ出力測定値MFBを求める。レーザ出力測定回路45で得られたレーザ出力測定値MFBは、フィードバック信号としてレーザ電源12に与えられるとともに、モニタ信号として制御部18に与えられる。
【0030】
ビームスプリッタ40をまっすぐ透過してレーザ入射部14に入ったパルスレーザ光FBは、最初にベントミラー46で所定方向に折り返され、次いで入射ユニット48内で集光レンズ50により集光されてファイバ伝送系15の伝送用光ファイバ(以下「伝送ファイバ」と称する。)52の一端面に入射する。伝送用光ファイバ52は、たとえばSI(ステップインデックス)形ファイバからなり、入射ユニット48内で入射したパルスレーザ光FBをレーザ出射部16の出射ユニット54まで伝送する。出射ユニット54は、伝送ファイバ52の終端面より出たパルスレーザ光FBを平行光にコリメートするコリメートレンズ56と、平行光のパルスレーザ光FBを所定の焦点位置つまり加工ステージ60上の被加工物WPに集光させる集光レンズ58とを有している。
【0031】
被加工物WPにおいては、パルスレーザ光FBが集光照射した溶接ポイントまたは溶接ライン上でレーザエネルギーにより被加工材質が溶融し、パルス照射終了後に凝固してナゲットが形成される。一回の溶接スケジュールで多数(一連)のパルスレーザ光FBを一定周期で繰り返し被加工物WPに照射するときは、上記の各部の動作がその一定周期(繰り返し周波数)で繰り返される。
【0032】
加工ステージ60は、たとえばXYテーブル機構を有しており、レーザシーム溶接が行われる時は、パルスレーザ光FBのビームスポットが被加工物WP上で溶接ラインに沿って移動するように、制御部18の制御の下で被加工物WPをXY方向で動かすように構成されている。
【0033】
ファイバレーザ発振器10は、発振ファイバ22が口径10μm程度、長さ数メートル程度の細長いコアを活性媒体とするため、ビーム径が細くてビーム広がり角の小さなパルスレーザ光FBを発振出力することができる。しかも、発振ファイバ22の一端面に入射した励起光MBが発振ファイバ22の中で数メートルの長い光路を伝搬する間に何度もコアを横切って励起エネルギーを使い果たすので、非常に高い発振効率でパルスレーザ光FBを生成することができる。また、ファイバレーザ発振器10は、発振ファイバ22のコアが熱レンズ効果を起こさないため、ビームモードが非常に安定している。
【0034】
このファイバレーザ溶接機は、後述するように、1回の溶接スケジュール内の一連のパルスレーザ光FBについてそれらの出力(パワー)ピーク値を複数の各区間毎に所望のリニア(線形的)な特性で可変できるようになっており、しかもパルスレーザの出力ピーク値制御に関して制御部18内のCPUおよびメモリの負担を従来よりも大幅に軽減し、そのぶんCPUの演算処理能力とメモリのリソースを他の機能(パルス波形制御、良否判定等)に充てており、精密溶接加工の厳しい要求仕様にも十分余裕を持って対応できるようになっている。
【0035】
図2に、この実施形態における制御部18の具体的な構成例を示す。図示のように、制御部18は、ハードウェア的には、CPU(マイクロコンピュータ)64、FPGA(フィールドプログラマブル・ゲートアレイ)66、ディジタル−アナログ(D/A)変換器68,アナログ−ディジタル(A/D)変換器70,72および接続装置74を有している。
【0036】
CPU64は、中央演算処理装置、プログラムメモリ、データメモリおよびインタフェース回路等を含んでおり、プログラムメモリに格納されている各種プログラム(ソフトウェア)にしたがって装置全体ないし各部の動作を制御する。特に、1回の溶接スケジュールで繰り返しパルスレーザ光FBを用いるレーザ加工における出力ピーク値制御に関して、CPU64は、タッチパネル20の表示部20aおよび入力部20bを介してユーザ(作業員、保守員等)の希望する基準ピーク値特性を入力する。
【0037】
ここで、図3に示すように、円形の金属キャップ76の外周縁部をレーザシーム溶接で下地の本体(図示せず)に接合するレーザ加工を例にとる。このレーザシーム溶接は、金属キャップ76の外周縁部に設定された環状の溶接ライン78に沿って一連のパルスレーザ光FBのビームスポットBSFBを少しずつずらして重ね合わせながら移動させる。この場合、始端部ないし終端部の接合仕上がりないし接合強度を確実なものとするために、図4に示すようにシーム溶接部を一周よりも少しオーバーランさせて終端部を始端部にオーバーラップさせる。
【0038】
上記のようなレーザシーム溶接(図3、図4)のために、ユーザは、タッチパネル20を通じて、溶接スケジュールで設定可能な各条件項目について所望の特性または値を入力する。
【0039】
より詳しくは、当該溶接スケジュールの加工に用いられる繰り返しパルスレーザ光FB1〜FBnの個数(n)、繰り返し周期や、各パルスレーザ光FBの出力波形の基本となる原パルス波形fbの特性(波形形状、ピーク値、パルス幅)等が設定入力される。図5の設定入力例では、当該溶接スケジュールで選定された加工時間内に5000個の繰り返しパルスレーザ光FB1〜FB5000が設定され、それらのパルスレーザ光FB1〜FB5000にそれぞれ対応する5000個の原パルス波形fb1〜fb5000について全部同一の波形形状(矩形)、ピーク値およびパルス幅が設定されている。ここで、原パルス波形fbiのピーク値は、0〜200%の任意の値を有する相対値で表される。
【0040】
さらに、この実施形態では、パルスレーザ光FB1〜FBnの出力のピーク値を規定する基準ピーク値について、たとえばシリアルに繋ぎ合わさる複数(たとえば5つ)のステージの線形的な基準ピーク値特性A1,A2,A3,A4,A5が折線波形および/またはデータ表の形態で設定入力される。
【0041】
第1ステージの基準ピーク値特性A1は、1〜99発目のパルスレーザ光FB1〜FB99に対するものであり、パルス繰り返し回数が増えるにしたがって相当大きな勾配でリニアに上昇するアップ・スロープの波形を示し、始端の値(初期値)が10Wである。
【0042】
第2ステージの基準ピーク値特性A2は、100〜2999発目のパルスレーザ光FB100〜FB2999に対するものであり、パルスの繰り返し回数が増えるにしたがって非常に小さな勾配でリニアに低下するダウン・スロープの波形を示し、始端の値(初期値)が500Wである。
【0043】
第3ステージの基準ピーク値特性A3は、3000〜3999発目のパルスレーザ光FB3000〜FB3999に対するものであり、パルスの繰り返し回数に依らずに一定の値を保ち続けるフラットな波形を示し、始端の値(初期値)が400Wである。
【0044】
第4ステージの基準ピーク値特性A4は、4000〜4999発目のパルスレーザ光FB4000〜FB4999に対するものであり、パルスの繰り返し回数が増えるにしたがって比較的小さな勾配でリニアに低下するダウン・スロープの波形を示し、始端の値(初期値)が400Wである。
【0045】
第5ステージ(最後)の基準ピーク値特性A5は、5000発目(最後)のパルスレーザ光FB5000だけに対するものであり、始端(かつ終端)の値が10Wである。
【0046】
制御部18において、CPU64は、タッチパネル20を通じて設定入力された上記のような基準ピーク値の折線波形を従来のようにパルス周期でそのままサンプリングして符号化するのではなく、時間軸上でその折線波形をその構成要素である複数(5つ)のリニアな上記の基準ピーク値特性A1,A2,A3,A4,A5に分解し、図6〜図10に示すように、各々の基準ピーク値特性A1〜A5毎にその属性を示す所定のパラメータデータを生成する。
【0047】
この実施形態では、各ステージの基準ピーク値特性A1〜A5について、(1)始端の値を表す「初期値」のデータ、(2)演算処理一回当たりの変化量を表す「単位変化量」のデータ、(3)初期値に変化量を繰り返し継ぎ足す演算処理の回数(時間軸分解能)を表す「演算回数」のデータ、および(4)パルス周期に対する演算の周期および分解能をそれぞれ示す「演算周期フラグ/分解能フラグ」のデータ、の4種類のパラメータデータがCPU64で生成される。
【0048】
かかるパラメータデータの生成において、初期値(W)および単位変化量(W)は電圧(V)に対応する所定ビット幅のディジタル値に換算される。この実施形態では、設定可能な初期値(W)の最小値は0(W)、最大値は625(W)であり、13ビット(0〜4095)のディジタル値に変換される。
【0049】
また、「単位変化量」には、絶対値を表す15ビット(0〜30000)のデータと符合(+/−)を表す1ビットのデータが用いられる。ここで、「単位変化量」データの小数点の位置は、2ビットの「分解能フラグ」で指示される。すなわち、「単位変化量」のディジタル値を0〜3000.0であるとして演算処理を行わせる場合は、通常分解能のモードとし、「分解能フラグ」に(0,0)がセットされる。「単位変化量」のディジタル値を0〜300.00であるとして演算処理を行わせる場合は、高分解能のモードとし、「分解能フラグ」に(0,1)がセットされる。「単位変化量」のディジタル値を0〜30.000であるとして演算処理を行わせる場合は、超高分解能のモードとし、「分解能フラグ」に(1,0)がセットされる。
【0050】
図示の例では、「演算回数」をパルス繰り返し回数に一致させ、「演算周期」をパルス周期に一致させているが、これは一例であり、それぞれ独立した値に設定可能である。
【0051】
CPU64は、各基準ピーク値特性A1〜A5毎に生成した1ステージ分の上記4種類のパラメータデータを、たとえば図11に示すようなフォーマットで1セットにまとめて管理する。
【0052】
図12に、この実施形態においてFPGA66内に構築される各種回路の一構成例を示す。図示のように、FPGA66には、データメモリ80、制御回路82、ステージ・パラメータデータ・バッファメモリ84、原パルス波形生成回路86、基準ピーク値演算回路88、設定基準ピーク値レジスタ90、バッファレジスタ92、基準パルス波形発生回路94、サイクルカウンタ96、基準パルス波形出力回路98、基準パルス波形積分回路100、電流モニタ波形バッファメモリ102,レーザ出力モニタ波形バッファメモリ104、電流モニタ波形積分回路106、レーザ出力モニタ波形積分回路108、比較判定回路110等が作り込まれる。これらの回路80〜110の動作に必要なクロックは外部のクロック回路112から供給される。
【0053】
データメモリ80には、レーザ溶接加工の開始に先立って、当該溶接スケジュールにおいてレーザ電源12に与えるべきフィードバック制御信号(基準パルス波形信号CS)の生成に必要なデータがCPU64より書き込まれる。その中でも、基準ピーク値特性の復元に用いられるパラメータデータ(図11)と、原パルス波形fbの生成または再生に用いられるデータが特に重要である。
【0054】
制御回路82は、CPU64から所要の制御信号および制御に関連した各種データを受け取り、FPGA66内の各部を制御する。
【0055】
ステージ・パラメータデータ・バッファメモリ84は、各基準ピーク値特性の復元処理を順次実行する際に、各ステージ毎にデータメモリ80よりパラメータデータ(図11)を取り込んで保持する。
【0056】
原パルス波形生成回路86は、当該溶接スケジュールで設定された原パルス波形fbをパルス周期で繰り返し発生する。図5の例では、タッチパネル20上で、溶接スケジュールの全期間に亘って同一波形(矩形波)の原パルス波形fb1,fb2,fb3,・・・が設定されている。原パルス波形生成回路86は、原パルス波形fbを一定の周期でサンプリングして得られた原パルス波形データ、あるいは原パルス波形fbを所定のアルゴリズムで圧縮または分解して得られた原パルス波形データをCPU80からデータメモリ80を介して受け取り、その原パルス波形データに基づいて原パルス波形fb1,fb2,fb3,・・・のディジタル信号を生成する。
【0057】
基準ピーク値演算回路88は、制御回路82の制御の下で、時間軸に沿って、各ステージのパラメータデータ(図11)を基に所定の演算(初期値に単位変化量を継ぎ足す演算)を一定周期(「演算周期」フラグで指定された周期)で繰り返し行って、各基準ピーク値特性(A1〜A5)を順次復元する。この演算処理のために、各ステージのパラメータデータがデータメモリ80よりステージ・パラメータデータ・バッファメモリ86に上書きで転送される。
【0058】
設定基準ピーク値レジスタ90は、当該溶接スケジュールにおいて一連のパルスレーザ光FB1〜FBnの出力ピーク値を全て一定値に揃えるモードが選択された場合に用いられ、基準ピーク値の代表値(設定値)を保持する。たとえば、図5の設定例において、ユーザが500Wを代表値(設定値)に選んだ場合は、500Wに対応する電圧(V)のディジタル値(“3276”)がCPU64よりデータメモリ80を介して設定基準ピーク値レジスタ90にロードされる。
【0059】
バッファレジスタ92は、基準ピーク値演算回路88より上記一定周期で得られる各基準ピーク値特性(A1〜A5)の値aiを逐次上書きで保持して基準パルス発生回路94に与える。また、設定基準ピーク値レジスタ90に保持されている代表値(設定値)が基準ピーク値に用いられる場合は、その代表値(設定値)がバッファレジスタ92を介して基準パルス発生回路94に与えられる。
【0060】
基準パルス波形発生回路94は、乗算回路からなり、原パルス波形生成回路86からパルス繰り返し周波数で出力される原パルス波形信号fbiに基準ピーク値演算回路88からの基準ピーク値特性の値aiを掛け合わせて基準パルス波形信号CSiを生成する。この基準パルス波形信号CSiは、パルスレーザ光FBiの出力(波形およびピーク値)を規定または指示するディジタル信号である。
【0061】
基準パルス波形出力回路98は、基準パルス波形演算回路94より生成される各基準パルス波形信号CSiをラッチし、レーザ電源12に対するフィードバック制御信号として所定のタイミングで出力する。
【0062】
サイクルカウンタ96は、基準パルス波形発生回路94(あるいは基準ピーク値演算回路88)より各演算処理の終了時に発生される所定のパルスをカウントし、カウント値が設定値に達した時に当該ステージの演算処理がすべて終了したことを知らせる信号Kを制御回路82に与える。
【0063】
基準パルス波形積分回路100は、基準パルス波形出力回路98より出力される各基準パルス波形信号CSiの瞬時値(ディジタル値)を取り込んで累積加算し、基準パルス波形CSiの積分値を求める。
【0064】
電流モニタ波形バッファメモリ102は、LD電流測定回路27より接続回路74およびA/D変換器70(図2)を介して送られてくるLD駆動電流測定値MIDをラッチする。電流モニタ波形積分回路106は、電流モニタ波形バッファメモリ102より一定周期毎にLD駆動電流測定値MIDを取り込んで累積加算し、LD駆動電流モニタ波形の積分値を求める。
【0065】
レーザ出力モニタ波形バッファメモリ104は、レーザ出力測定回路45より接続回路74およびA/D変換器72(図2)を介して送られてくるレーザ出力測定値MFBをラッチする。レーザ出力モニタ波形積分回路108は、レーザ出力モニタ波形バッファメモリ104より一定周期毎にレーザ出力測定値MFBを取り込んで累積加算し、レーザ出力モニタ波形の積分値を求める。
【0066】
比較判定回路110は、1回のモニタ期間が終了する度毎に、基準パルス波形積分回路100で得られている基準波形の積分値と電流モニタ波形積分回路106で得られているLD駆動電流モニタ波形の積分値あるいはレーザ出力モニタ波形積分回路108で得られているレーザ出力モニタ波形の積分値とを比較して、その差分(誤差)を求め、その誤差が所定の許容範囲内に入っているか否かの判定(良否判定)を行う。そして、不良の判定結果が出たときは、これをCPU64に伝えるようになっている。
【0067】
なお、不良の判定結果をCPU64に送るときは、バッファメモリ102,104に蓄積されているモニタ波形のデータもCPU64に送れるようになっている。
【0068】
レーザ電源12(図1)は、図示省略するが、直流電源、LD駆動回路、コンパレータ、フィードバック信号選択回路等を有している。直流電源は、たとえばインバータ回路あるいはスイッチングレギュレータ回路からなり、一定のLD駆動電圧を出力する。LD駆動回路は、LD駆動電圧からLD駆動電流IDを生成するV−I変換回路からなり、FPGA66の基準波形出力回路90よりD/A変換器68および接続回路74を介して送られてくるアナログの基準パルス波形信号CSに倣うようにLD駆動電流IDを可変する。コンパレータは、FPGA66からのアナログ基準パルス波形信号CSを指令信号として入力するとともに、フィードバック信号選択回路よりLD駆動電流測定値MIDもしくはレーザ出力測定値MFBをフィードバック信号として入力し、両入力信号の差分を表す誤差信号を出力する。LD駆動回路は、誤差信号を零にする方向にLD駆動電流IDを可変する。フィードバック信号選択回路は、CPU64の制御の下で、LD駆動電流IDに対してフィードバック制御をかけるときはLD駆動電流測定値MIDを選択し、ファイバレーザ光FBの出力に対してフィードバック制御をかけるときはレーザ出力測定値MFBを選択するようになっている。
【0069】
図13〜図17に、図5の設定例によるレーザシーム溶接(図3、図4)が行われる時のFPGA66内の主要な作用(特に基準ピーク値の復元と基準パルス波形の生成)を波形図で示す。
【0070】
レーザシーム溶接の加工が開始されると、原パルス波形生成回路86は、データメモリ80に格納されている原パルス波形データに基づいて同一波形およびピーク値を有する矩形の原パルス波形fb1,fb2,fb3,・・・のディジタル信号を一定周期ΔTBで順次生成する。この例では、原パルス波形fb1のトップピーク値が100%に設定されているものとする。
【0071】
一方、基準ピーク値演算回路88は、ステージ・パラメータデータ・バッファメモリ86に保持されている第1ステージの基準ピーク値特性A1に係るパラメータデータ(図11)に基づいて、初期値a1(66)に単位変化量ΔPeak(32.424)を繰り返し継ぎ足す演算を行って、各原パルス波形fb1,fb2,fb3,・・・に対応する基準ピーク値特性A1の値a1,a2,a3,・・・を一定周期ΔTA1で順次出力する。ここで、たとえばa2は、a1(66)+ΔPeak(32.424)≒98.42の少数点以下を切り捨てて、a2=98として出力される。a3以降も同様である。なお、各対応する原パルス波形fbi,aiは、互いに同期して生成されるが、aiがfbiより一足早いタイミングで出力される。
【0072】
基準パルス波形発生回路94は、原パルス波形生成回路86で生成された各原パルス波形fbi(トップピーク値100%)に基準ピーク値特性A1の値aiを掛け合わせて、基準パルス波形CSiを表すディジタル信号を生成する。
【0073】
図13に示すように、第1ステージの基準ピーク値特性A1がパルス繰り返し回数が増えるにしたがって大きな勾配でリニアに上昇するアップ・スロープの特性であることに対応して、基準パルス波形CSiのピーク値(したがってパルスレーザ光FBiの出力ピーク値)も基準ピーク値特性A1と同一またはそれに比例した勾配でリニアに上昇する。
【0074】
第1ステージは99発目のパルスで終了し、100発目から第2ステージに移行する。図14および図15に示すように、第2ステージでも、原パルス波形生成回路86は第1ステージのときと同一の周期で同一波形の原パルス波形fb100,fb101,fb102,・・・のディジタル信号を一定周期ΔTBで順次生成する。しかし、基準ピーク値演算回路88の方は、ステージ・パラメータデータ(図11)が切り換わり、基準ピーク値特性A2の値a100,a101,a102,・・・を一定周期ΔTA2で順次出力する。ここで、たとえばa101は、a100(3276)+ΔPeak(-0.2258)≒3275.774の少数点以下を切り捨てて、a101=3275として出力される。後続のa102,・・・も同様の演算によって求められる。
【0075】
図14Aおよび図14Bに示すように、第2ステージの基準ピーク値特性A2がパルス繰り返し回数が増えるにしたがって非常に小さな勾配でリニアに低下するダウン・スロープの特性であることに対応して、基準パルス波形CSiのピーク値(したがってパルスレーザ光FBiの出力ピーク値)も基準ピーク値特性A2と同一またはそれに比例した勾配でリニアに低下する。
【0076】
第2ステージは2999発目のパルスで終了し、3000発目から第3ステージに移行する。図15に示すように、第3ステージでも、相変わらず原パルス波形生成回路86は第1および第2ステージのときと同一の周期で同一波形の原パルス波形fb3000,fb3001,fb3002,・・・のディジタル信号を一定周期ΔTBで順次生成する。しかし、基準ピーク値演算回路88の方は、ステージ・パラメータデータ(図11)が切り換わり、第3ステージの基準ピーク値特性A3の値a3000,a3001,a3002,・・・を一定周期ΔTA3で順次出力する。ここで、たとえばa3001は、a3000(2621)+ΔPeak(0)=2621として出力される。後続の値a3001,a3002,・・・も同じ値(2621)で出力される。
【0077】
図15に示すように、第3ステージの基準ピーク値特性A3がパルス繰り返し回数に依らずに一定値を保ち続けるフラットな特性であることに対応して、基準パルス波形CSiのピーク値(したがってパルスレーザ光FBiの出力ピーク値)も基準ピーク値特性A3と同様にフラットに一定値を保ち続ける。
【0078】
なお、別の実施例として、このように基準ピーク値特性がフラットな場合は、ステージ・パラメータデータの中で「演算処理回数」を極端に少なくするか、「演算周期」を極端に大きくすることも可能である。
【0079】
第3ステージは3999発目のパルスで終了し、4000発目から第4ステージに移行する。図16に示すように、第4ステージでも、相変わらず原パルス波形生成回路86は第1〜第3ステージのときと同一の周期で同一波形の原パルス波形fb4000,fb4001,fb4002,・・・のディジタル信号を一定周期ΔTBで順次生成する。しかし、基準ピーク値演算回路88の方は、ステージ・パラメータデータ(図11)が切り換わり、第4ステージの基準ピーク値特性A4の値a4000,a4001,a4002,・・・を一定周期ΔTA4で順次出力する。ここで、たとえばa4001は、a4000(2621)+ΔPeak(-2.555)≒2618.445の少数点以下を切り捨てて、a4001=2618として出力される。後続のa4002,・・・も同様の演算によって求められる。
【0080】
図16に示すように、第4ステージの基準ピーク値特性A4がパルス繰り返し回数が増えるにしたがって比較的小さな勾配でリニアに低下するダウン・スロープの特性であることに対応して、基準パルス波形CSiのピーク値(したがって、パルスレーザ光FBiの出力ピーク値)も基準ピーク値特性A4と同一またはそれに比例した勾配でリニアに低下する。
【0081】
第4ステージは4999発目のパルスで終了し、最後の5000発目は第5ステージとなる。この場合、基準ピーク値演算回路88は、第5ステージの初期値a5000を出力するだけで済む。
【0082】
上述した図5の設定例は実施形態の作用を説明するための一例にすぎず、1回の溶接スケジュールの中で任意の個数および任意の態様の基準ピーク値特性を設定することが可能である。また、他の設定項目についても種々の変形が可能である。たとえば、図17に示すように、原パルス波形fbi,fbi+1,fbi+2,・・・の波形(波形形状、ピーク値、パルス幅等)をパルス単位(あるいはステージ単位)で可変することも可能である。
【0083】
上記のように、この実施形態のファイバレーザ溶接機においては、1回の溶接スケジュールに含まれる一連のパルスレーザ光について出力ピーク値の可変制御を行う場合に、時間軸に沿って繋ぎ合わさる1つまたは複数の線形的な基準ピーク値特性を設定し、各々の基準ピーク値特性について、初期値のデータと単位変化量のデータと演算処理回数のデータと演算処理回数および演算分解能のフラグデータとを1ステージのパラメータデータとして生成する。そして、レーザ加工を実施する際には、各々のパルスレーザ光の出力波形の元になる原パルス波形を生成するのと並行して、時間軸に沿って各ステージ毎にパラメータデータを基に初期値に単位変化量を所定の周期で繰り返し継ぎ足す演算処理を行って基準ピーク値特性を復元し、原パルス波形と復元された基準ピーク値特性とに基づいて基準パルス波形を生成し、この基準パルス波形に基づいてパルスレーザ発生部より発生される各パルスレーザ光の出力波形および出力ピーク値を制御するようにしている。
【0084】
かかる構成ないし方式によれば、一連のパルスレーザ光の出力のピーク値を規定する基準ピーク値の復元に必要なデータが実質的にステージ毎のパラメータデータだけで済むので、制御部18においてCPU64およびFPGA66の負担が大幅に軽減され、そのぶんCPU64およびFPGA66のデータ処理能力を他の機能(パルス波形制御、良否判定等)に充てられ、これによってパルスレーザ加工の性能向上を図り、精密溶接加工の厳しい要求仕様にも十分余裕を持って対応することができる。
【0085】
以上、本発明の好適な実施形態について説明したが、上述した実施形態は本発明を限定するものではない。当業者にあっては、具体的な実施態様において本発明の技術思想および技術範囲から逸脱せずに種々の変形・変更を加えることが可能である。
【0086】
たとえば、実施形態の出力ピーク値制御において、演算周期や分解能を1種類のスケールに固定することも可能であり、その場合はステージのパラメータデータにおいて「演算周期」あるいは「分解能」のフラグのデータを省くことも可能である。
【0087】
また、ファイバレーザ溶接機の各部においても種々の変形が可能であり、たとえばファイバレーザ発振器10をYAGレーザ発振器等に置き換えることも可能である。本発明レーザ加工方法およびレーザ加工装置は、レーザシーム溶接に限るものではなく、他の型式のレーザ溶接にも適用可能であり、さらには穴あけ、切断、マーキング等の他のレーザ加工にも適用可能である。
【符号の説明】
【0088】
10 ファイバレーザ発振器
12 レーザ電源
18 制御部
20 タッチパネル
22 発振用光ファイバ
24 電気光学励起部
64 CPU
66 FPGA(フィードプログラマブル・ゲートアレイ)
80 データメモリ
84 ステージ・パラメータデータ・バッファメモリ
86 原パルス波形生成回路
88 基準ピーク値演算回路
94 基準パルス波形発生回路
【特許請求の範囲】
【請求項1】
一定の期間に亘り一連のパルスレーザ光を被加工物に照射して所望のレーザ加工を行うレーザ加工方法であって、
前記一連のパルスレーザ光の出力のピーク値を規定する基準ピーク値について、前記一定の期間に亘り時間軸に沿って繋ぎ合わさる1つまたは複数の線形的な基準ピーク値特性を設定する第1のステップと、
各々の前記基準ピーク値特性について、少なくとも、初期値のデータと単位変化量のデータと演算処理回数のデータとを1ステージのパラメータデータとして生成する第2のステップと、
前記レーザ加工を実施する際に、各々の前記パルスレーザ光の出力波形の元になる原パルス波形を生成する第3のステップと、
前記レーザ加工を実施する際に、前記原パルス波形の生成と並行して、時間軸に沿って、各ステージ毎に前記パラメータデータを基に前記初期値に前記単位変化量を所定の周期で繰り返し継ぎ足す演算処理を行って前記基準ピーク値特性を復元する第4のステップと、
各々の前記パルスレーザ光について、前記原パルス波形と復元された前記基準ピーク値特性とに基づいて所望のピーク値を有する基準パルス波形を生成する第5のステップと、
前記基準パルス波形に基づいて各々の前記パルスレーザ光の出力波形および出力ピーク値を制御する第6のステップと
を有するレーザ加工方法。
【請求項2】
前記第2のステップにおいて、更に、前記パルスレーザ光の繰り返し周期に対する前記演算処理の周期を表す第1のフラグのデータをステージのパラメータデータの1つとして生成し、
前記第4のステップにおいて、前記第1のフラグで指示された周期で前記演算処理を行う、
請求項1に記載のレーザ加工方法。
【請求項3】
前記第2のステップにおいて、更に、演算分解能を表す第2のフラグのデータをステージのパラメータデータの1つとして生成し、
前記第4のステップにおいて、前記第2のフラグで指示された演算分解能で前記演算処理を行う、
請求項1または請求項2に記載のレーザ加工方法。
【請求項4】
前記第3のステップにおいて、前記原パルス波形を0%〜200%の間で連続した任意の値を有するパルス信号として生成し、
前記第5のステップにおいて、前記原パルス波形の値に前記基準ピーク値特性の値を掛け合わせて前記基準パルス波形を生成する、
請求項1〜3のいずれか一項に記載のレーザ加工方法。
【請求項5】
前記第3のステップにおいて生成される前記原パルス波形が、前記一定期間にわたり全て同一の波形を有する、請求項4に記載のレーザ加工方法。
【請求項6】
前記第3のステップにおいて生成される前記原パルス波形が、各々の独立した波形を有する、請求項4に記載のレーザ加工方法。
【請求項7】
一定の期間に亘り一連のパルスレーザ光を被加工物に照射して所望のレーザ加工を行うレーザ加工装置であって、
前記一連のパルスレーザ光の出力のピーク値を規定する基準ピーク値について、前記一定の期間に亘り時間軸に沿って繋ぎ合わさる1つまたは複数の線形的な基準ピーク値特性を設定する基準ピーク値特性設定部と、
各々の前記基準ピーク値特性について、少なくとも、初期値のデータと単位変化量のデータと演算処理回数のデータとを1ステージのパラメータデータとして生成するステージ・パラメータデータ生成部と、
前記レーザ加工を実施する際に、各々の前記パルスレーザ光の出力波形の元になる原パルス波形信号を生成する原パルス波形生成部と、
前記レーザ加工を実施する際に、前記原パルス波形信号の生成と並行して、時間軸に沿って、各ステージ毎に前記パラメータデータを基に前記初期値に前記単位変化量を所定の周期で繰り返し継ぎ足す演算処理を行って前記基準ピーク値特性を復元する基準ピーク値特性復元部と、
各々の前記パルスレーザ光について、前記原パルス波形信号と復元された前記基準ピーク値特性とに基づいて所望のピーク値を有する基準パルス波形信号を発生する基準パルス波形発生部と、
前記基準パルス波形信号に基づいて各々の前記パルスレーザ光の出力波形および出力ピーク値を制御するパルスレーザ発生部と
を有するレーザ加工装置。
【請求項8】
前記ステージ・パラメータデータ生成部が、更に、前記パルスレーザ光の繰り返し周期に対する前記演算処理の周期を表す第1のフラグのデータをステージのパラメータデータの1つとして生成し、
前記基準ピーク値特性復元部が、前記第1のフラグで指示された周期で前記演算処理を行う、
請求項7に記載のレーザ加工装置。
【請求項9】
前記ステージ・パラメータデータ生成部が、更に、演算分解能を表す第2のフラグのデータをステージのパラメータデータの1つとして生成し、
前記基準ピーク値特性復元部が、前記第2のフラグで指示された演算分解能で前記演算処理を行う、
請求項7または請求項8に記載のレーザ加工装置。
【請求項10】
前記原パルス波形生成部が、前記原パルス波形信号を0%〜200%の間で連続した任意の値を有するパルス信号として生成し、
前記基準パルス波形発生部が、前記原パルス波形信号の値に前記基準ピーク値特性の値を掛け合わせて前記基準パルス波形信号を生成する、
請求項7〜9のいずれか一項に記載のレーザ加工装置。
【請求項11】
前記原パルス波形生成部が、前記一定期間にわたり同一の波形を有する前記原パルス波形信号を生成する、請求項7〜10のいずれか一項に記載のレーザ加工装置。
【請求項12】
前記原パルス波形生成部が、各々独立した波形を有する前記原パルス波形信号を生成する、請求項7〜10のいずれか一項に記載のレーザ加工装置。
【請求項13】
前記基準ピーク値特性設定部および前記ステージ・パラメータデータ生成部がCPU(マイクロコンピュータ)で構成され、
前記基準ピーク値特性復元部がFPGA(フィールドプログラマブル・ゲートアレイ)内に構築されている、
請求項7〜12のいずれか一項に記載のレーザ加工装置。
【請求項14】
前記FPGA内に、前記基準ピーク値特性に関するパラメータデータを前記CPUより受け取って保持するパラメータデータメモリが更に構築されている、請求項13に記載のレーザ加工装置。
【請求項15】
前記FPGA内に、各々の前記基準ピーク値特性を復元する際に、当該ステージのパラメータデータを前記パラメータデータメモリより移して保持するバッファメモリが更に構築されている、請求項14に記載のレーザ加工装置。
【請求項1】
一定の期間に亘り一連のパルスレーザ光を被加工物に照射して所望のレーザ加工を行うレーザ加工方法であって、
前記一連のパルスレーザ光の出力のピーク値を規定する基準ピーク値について、前記一定の期間に亘り時間軸に沿って繋ぎ合わさる1つまたは複数の線形的な基準ピーク値特性を設定する第1のステップと、
各々の前記基準ピーク値特性について、少なくとも、初期値のデータと単位変化量のデータと演算処理回数のデータとを1ステージのパラメータデータとして生成する第2のステップと、
前記レーザ加工を実施する際に、各々の前記パルスレーザ光の出力波形の元になる原パルス波形を生成する第3のステップと、
前記レーザ加工を実施する際に、前記原パルス波形の生成と並行して、時間軸に沿って、各ステージ毎に前記パラメータデータを基に前記初期値に前記単位変化量を所定の周期で繰り返し継ぎ足す演算処理を行って前記基準ピーク値特性を復元する第4のステップと、
各々の前記パルスレーザ光について、前記原パルス波形と復元された前記基準ピーク値特性とに基づいて所望のピーク値を有する基準パルス波形を生成する第5のステップと、
前記基準パルス波形に基づいて各々の前記パルスレーザ光の出力波形および出力ピーク値を制御する第6のステップと
を有するレーザ加工方法。
【請求項2】
前記第2のステップにおいて、更に、前記パルスレーザ光の繰り返し周期に対する前記演算処理の周期を表す第1のフラグのデータをステージのパラメータデータの1つとして生成し、
前記第4のステップにおいて、前記第1のフラグで指示された周期で前記演算処理を行う、
請求項1に記載のレーザ加工方法。
【請求項3】
前記第2のステップにおいて、更に、演算分解能を表す第2のフラグのデータをステージのパラメータデータの1つとして生成し、
前記第4のステップにおいて、前記第2のフラグで指示された演算分解能で前記演算処理を行う、
請求項1または請求項2に記載のレーザ加工方法。
【請求項4】
前記第3のステップにおいて、前記原パルス波形を0%〜200%の間で連続した任意の値を有するパルス信号として生成し、
前記第5のステップにおいて、前記原パルス波形の値に前記基準ピーク値特性の値を掛け合わせて前記基準パルス波形を生成する、
請求項1〜3のいずれか一項に記載のレーザ加工方法。
【請求項5】
前記第3のステップにおいて生成される前記原パルス波形が、前記一定期間にわたり全て同一の波形を有する、請求項4に記載のレーザ加工方法。
【請求項6】
前記第3のステップにおいて生成される前記原パルス波形が、各々の独立した波形を有する、請求項4に記載のレーザ加工方法。
【請求項7】
一定の期間に亘り一連のパルスレーザ光を被加工物に照射して所望のレーザ加工を行うレーザ加工装置であって、
前記一連のパルスレーザ光の出力のピーク値を規定する基準ピーク値について、前記一定の期間に亘り時間軸に沿って繋ぎ合わさる1つまたは複数の線形的な基準ピーク値特性を設定する基準ピーク値特性設定部と、
各々の前記基準ピーク値特性について、少なくとも、初期値のデータと単位変化量のデータと演算処理回数のデータとを1ステージのパラメータデータとして生成するステージ・パラメータデータ生成部と、
前記レーザ加工を実施する際に、各々の前記パルスレーザ光の出力波形の元になる原パルス波形信号を生成する原パルス波形生成部と、
前記レーザ加工を実施する際に、前記原パルス波形信号の生成と並行して、時間軸に沿って、各ステージ毎に前記パラメータデータを基に前記初期値に前記単位変化量を所定の周期で繰り返し継ぎ足す演算処理を行って前記基準ピーク値特性を復元する基準ピーク値特性復元部と、
各々の前記パルスレーザ光について、前記原パルス波形信号と復元された前記基準ピーク値特性とに基づいて所望のピーク値を有する基準パルス波形信号を発生する基準パルス波形発生部と、
前記基準パルス波形信号に基づいて各々の前記パルスレーザ光の出力波形および出力ピーク値を制御するパルスレーザ発生部と
を有するレーザ加工装置。
【請求項8】
前記ステージ・パラメータデータ生成部が、更に、前記パルスレーザ光の繰り返し周期に対する前記演算処理の周期を表す第1のフラグのデータをステージのパラメータデータの1つとして生成し、
前記基準ピーク値特性復元部が、前記第1のフラグで指示された周期で前記演算処理を行う、
請求項7に記載のレーザ加工装置。
【請求項9】
前記ステージ・パラメータデータ生成部が、更に、演算分解能を表す第2のフラグのデータをステージのパラメータデータの1つとして生成し、
前記基準ピーク値特性復元部が、前記第2のフラグで指示された演算分解能で前記演算処理を行う、
請求項7または請求項8に記載のレーザ加工装置。
【請求項10】
前記原パルス波形生成部が、前記原パルス波形信号を0%〜200%の間で連続した任意の値を有するパルス信号として生成し、
前記基準パルス波形発生部が、前記原パルス波形信号の値に前記基準ピーク値特性の値を掛け合わせて前記基準パルス波形信号を生成する、
請求項7〜9のいずれか一項に記載のレーザ加工装置。
【請求項11】
前記原パルス波形生成部が、前記一定期間にわたり同一の波形を有する前記原パルス波形信号を生成する、請求項7〜10のいずれか一項に記載のレーザ加工装置。
【請求項12】
前記原パルス波形生成部が、各々独立した波形を有する前記原パルス波形信号を生成する、請求項7〜10のいずれか一項に記載のレーザ加工装置。
【請求項13】
前記基準ピーク値特性設定部および前記ステージ・パラメータデータ生成部がCPU(マイクロコンピュータ)で構成され、
前記基準ピーク値特性復元部がFPGA(フィールドプログラマブル・ゲートアレイ)内に構築されている、
請求項7〜12のいずれか一項に記載のレーザ加工装置。
【請求項14】
前記FPGA内に、前記基準ピーク値特性に関するパラメータデータを前記CPUより受け取って保持するパラメータデータメモリが更に構築されている、請求項13に記載のレーザ加工装置。
【請求項15】
前記FPGA内に、各々の前記基準ピーク値特性を復元する際に、当該ステージのパラメータデータを前記パラメータデータメモリより移して保持するバッファメモリが更に構築されている、請求項14に記載のレーザ加工装置。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14A】
【図14B】
【図15】
【図16】
【図17】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14A】
【図14B】
【図15】
【図16】
【図17】
【公開番号】特開2010−240689(P2010−240689A)
【公開日】平成22年10月28日(2010.10.28)
【国際特許分類】
【出願番号】特願2009−92147(P2009−92147)
【出願日】平成21年4月6日(2009.4.6)
【出願人】(000161367)ミヤチテクノス株式会社 (103)
【Fターム(参考)】
【公開日】平成22年10月28日(2010.10.28)
【国際特許分類】
【出願日】平成21年4月6日(2009.4.6)
【出願人】(000161367)ミヤチテクノス株式会社 (103)
【Fターム(参考)】
[ Back to top ]