中性子変換層組み込み型半導体基板
【解決手段】シングル中性子イベントの測定を可能にするのに十分な感度のある中性子変換層を組み込んだ半導体基板。前記基板は、アクティブ半導体素子層と、ベース基板と、前記アクティブ半導体素子層と前記ベース基板との間に提供される絶縁層と、前記アクティブ半導体素子層と前記ベース基板との間に提供される中性子変換層を含む。前記中性子変換層は、前記絶縁層内に位置し、且つ同絶縁層と前記ベース基板との間、若しくは前記アクティブ半導体素子層と同絶縁層との間に位置する。前記中性子変換層と前記アクティブ半導体素子層との間、および前記中性子変換層と前記ベース基板との間の少なくとも１つの間に障壁層が提供され、前記中性子変換層中に提供される中性子変換材料の拡散を防ぐ。さらに、前記アクティブ半導体素子層に複数の溝を形成する場合がある。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体基板一般を対象とする。本発明は、具体的には中性子検出に利用可能な中性子変換層を含む半導体基板を対象とするものである。前記基板中に組み込まれた中性子検出素子は、単純接合型（金属／酸化物／金属、またはｐ／ｎ接合型）、電荷結合素子（ｃｈａｒｇｅ−ｃｏｕｐｌｅｄ ｄｅｖｉｃｅｓ、略称、ＣＣＤｓ）、および金属酸化物半導体（ｍｅｔａｌ−ｏｘｉｄｅ−ｓｅｍｉｃｏｎｄｕｃｔｏｒ、略称、ＭＯＳ）集積回路などを含む多種多様のタイプのうちの１つである可能性がある。
【０００２】
核兵器の開発により、高感度の中性子検出器の用途が急に生じた。これらの用途には、核物質及び兵器の保護、条約の検証、拡散防止、及び行方不明になった軍用爆発物の回収が含まれる。最近では、核物質の密輸、放射性物質兵器（汚い爆弾）、及びテロリストの活動、に対する防御の必要から、国境、港湾施設、輸送システム、通常ベースで大量の貨物または人が通過する他の場所で中性子モニターを早急に行う必要が生じている。中性子モニターは交通及び行事に不必要な制限や混乱を生じさせずに行う必要がある。
【背景技術】
【０００３】
従来の中性子検出器は、シンチレーション現象に基づくものであるが、これは、入射中性子と照射原子核との反応からエネルギー荷電された核が放出された後に起こる電子遷移の結果である。シンチレーション装置は、入射中性子を受け取った際に荷電粒子を生成する中性子受感物質（気体または液体）を含む。通常、ガラス管に含有された気体ヘリウム−３が従来のシンチレーションデバイスに利用されてきた。前記シンチレーションデバイスは通常、光電子増倍管に連結され、前記ガラス管内の荷電粒子生成に基づいてアナログ電気信号を生成する。これらの従来型の中性子検出器は大型であり、小型且つ高感度な装置を必要とする現場操作にはあまり適していない。特に、前記ヘリウム−３が充満した管は精密で、取り扱いに注意を要し、また、突然動かしたり、ぶつけたりすると偽陽性を示す可能性がある。
【０００４】
固体エレクトロニクスの出現によって、シリコンベースの半導体素子を、中性子コンバータ物質との１（ｎ、アルファ）反応の結果として生じるアルファ粒子を検出する検出器として使用することが実現化した。このような概念の初期の実証では、ＰＩＮダイオードなどのシリコン検出器の近辺に独立のコンバータフォイルを配置したものが使用された。現在では、コンバータ物質のフィルムを半導体検出器に接触またはその上に直接堆積させて使用するのがもっと一般的である。リチウム金属の化学反応性は検出器の使用可能期間を短縮するのに寄与する傾向があるが、リチウム金属がこのために使用されてきている。硬質の結晶質である、ＬｉＦ等のリチウム化合物によってもっと長い使用期間が得られている。ホウ素金属もシリコンデバイスに直接適用されている。Ｄ．Ｓ．ＭｃＧｒｅｇｏｒらによる「Ｒｅｃｅｎｔ Ｒｅｓｕｌｔｓ Ｆｒｏｍ Ｔｈｉｎ Ｆｉｌｍ−Ｃｏａｔｅｄ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｎｅｕｔｒｏｎ Ｄｅｔｅｃｔｏｒｓ」、Ｘ−Ｒａｙ ａｎｄ Ｇａｍｍａ−Ｒａｙ Ｄｅｔｅｃｔｏｒｓ ａｎｄ Ａｐｐｌｉｃａｔｉｏｎｓ ＩＶ， Ｐｒｏｃｅｅｄｉｎｇｓ ｏｆ ＳＰＩＥ， Ｖｏｌ．４７８４ （２００２）を参照。
【０００５】
中性子検出器でのダイオード構造の使用は、それ自体、いくつかの欠点や限界を有している。冷却されていないダイオードの内部雑音のレベルは感知できる程度あり、結果として、周囲領域の環境熱中性子の低バックグランドレベルを測定するのは、不可能でないとしても、困難である。典型的なダイオードは、電荷が収集される厚い半導体層を有し、これは、単一中性子イベントを検出するには感度が不十分である。ガンマ線によって遊離される電荷も、この厚い半導体層に収集され、これらの電荷は検出器の非中性子雑音信号に寄与する。
【０００６】
より最近では、以前は半導体メモリセルの欠点と見なされていた点が、中性子検出に関しては長所であるとの提案がなされている。メモリセルは一般に、放射線によって誘起されるエラーを防ぐために、放射線に対して「硬化」されてきた。実際、そのようなメモリの完全性の重要さは、コンピュータ、航空、および宇宙飛行の分野で長年の間、認識されてきている。放射線誘起のビットエラーは、影響を受けたメモリセルが、その後に書き込み命令に反応する場合はソフトエラーとして知られている。対照的に、メモリセルの状態を変更する後続の試みが無効の場合は、ハードエラーとして知られる。単一の入射粒子がメモリセルに前記エラーを誘起させると仮定した場合に、ハードエラーとソフトエラーは両方とも、シングルイベントアップセット（ＳＥＵｓ）またはシングルイベントエラー（ＳＥＥｓ）として知られている。このエラーイベントはデータの完全性を維持しようとする場合には障害であるが、メモリセルの状態を単に監視することにより放射イベントを検出するという肯定的な方法で使用することが可能である。
【０００７】
メモリ回路に関連するＳＥＵを中性子検出のために使用するために、市販のメモリ回路を中性子コンバータと併用する試みが行われてきた。例えば、ホウ素は半導体業界ではドーパントとして、また、ホウ素含有ガラスでは、完成した半導体チップを密閉する保護層として使用されてきた。ドーパントまたはホウ素リンケイ酸塩ガラス（ＢＳＰＧ）保護膜中の１０Ｂは、回路を中性子放射に対して敏感にすることが実証されている。「Ｅｘｐｅｒｉｍｅｎｔａｌ Ｉｎｖｅｓｔｉｇａｔｉｏｎ ｏｆ Ｔｈｅｒｍａｌ Ｎｅｕｔｒｏｎ−Ｉｎｄｕｃｅｄ Ｓｉｎｇｌｅ Ｅｖｅｎｔ Ｕｐｓｅｔ ｉｎ Ｓｔａｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｉｅｓ」、Ｙ． Ａｒｉｔａら、Ｊｐｎ．Ｊ．Ａｐｐｌ．Ｐｈｙｓ．４０（２００１） ｐｐ Ｌ１５１−１５３を参照。したがって、保護層を含む従来の半導体メモリチップ上にホウ素をコーティングするか、または最初に前記保護膜を削り取った後にホウ素変換材料で前記チップをコーティングすることが提案されている。Ｈｏｕｓｓａｉｎらに許可された米国特許番号第６，０７５，２６１号明細書、発明の名称「Ｎｅｕｔｒｏｎ Ｄｅｔｅｃｔｉｎｇ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｄｅｖｉｃｅ（中性子検出半導体デバイス）」は従来の半導体メモリ構造を中性子検出器として使用する、そのような試みの１つを開示するものであるが、ここでは中性子反応物質が従来のフラッシュメモリ素子の上にコーティングされる。しかしながら、これらの今までの試みは、前記ホウ素変換材料がアクティブ素子層に対して十分な近さに配置されていないために、結果的には主に感度の低い検出器になっている。したがって、ホウ素変換材料によって生成されたアルファ粒子およびリチウムイオンは、前記アクティブ素子層でＳＥＵを起こすのに十分な電荷を生成することができない。
【０００８】
上記を鑑みて、内部に中性子変換層を組み込みこむ半導体基板が提供されることが所望されており、この半導体基板は、壊れやすいチューブまたは高電圧の使用を必要とせず、ガンマ放射及び熱雑音に非感受性であるが、シングル中性子イベントの測定を可能にするのに十分な感度がある中性子検出装置を製造するのに使用することができる。
【発明の開示】
【課題を解決するための手段】
【０００９】
本発明は中性子変換層（ホウ素−１０など）を組み込んだ半導体基板を提供するものであり、この半導体基板は、壊れやすいチューブまたは高電圧を使用する必要がなく、γ（ガンマ）放射、熱雑音に非感受性であるが、シングル中性子イベントを測定を可能にするのに十分な感度がある中性子検出素子を製造するのに使用することができる。
【００１０】
具体的には、アクティブ半導体素子層（該アクティブ半導体素子層内に素子および回路が形成される）と、ベース基板と、前記アクティブ半導体素子層と前記ベース基板の間に提供される絶縁層と、前記アクティブ半導体素子層と前記ベース基板の間に提供される中性子変換層を含む半導体基板が提供される。前記中性子変換層は、前記絶縁層内、前記絶縁層と前記ベース基板の間、または前記アクティブ半導体素子層と前記絶縁層の間に位置している。
【００１１】
障壁層は、前記中性子変換層中に提供される中性子変換材料の拡散を防ぐために、前記中性子変換層と前記アクティブ半導体素子層との間、および前記中性子変換層と前記ベース基板との間の少なくとも１つの間に提供されることが好ましい。
【００１２】
さらに、分離領域を形成するために複数の溝を形成する場合がある。この場合、素子の感度を改善するために中性子変換溝層を形成することもある。
【００１３】
図示する実施形態においては、前記中性子変換層はホウ素−１０を含み、このホウ素−１０は中性子と反応してα（アルファ）粒子およびリチウムイオンを形成し、これらα（アルファ）粒子およびリチウムイオンは前記アクティブ半導体素子層に位置する電子素子と反応する。
【００１４】
当業者であれば、本発明の好適な実施形態における以下の詳細な説明を参照することによって、本発明のさらなる詳細および利点が明瞭となるものである。
【発明を実施するための最良の形態】
【００１５】
本出願は、「Ｎｅｕｔｒｏｎ Ｄｅｔｅｃｔｉｏｎ Ｄｅｖｉｃｅ ａｎｄ Ｍｅｔｈｏｄ ｏｆ Ｍａｎｕｆａｃｔｕｒｅ（中性子検出デバイス及びその製造方法）」と題する、２００３年１０月２０日付け米国特許出願第１０／６９３，８４７号明細書と関連があるものである。図１は、本発明の好適な実施形態に従った中性子感受性ＳＯＩ（Ｓｅｍｉｃｏｎｄｕｃｔｏｒ−ｏｎ−Ｉｎｓｕｌａｔｏｒ：セミコンダクタ・オン・インシュレータ）基板１０を図示する。図１で示すように、前記中性子感受性ＳＯＩは、半導体（シリコン）アクティブ素子層１２と、上部障壁層１４と、絶縁層１６と、中性子変換層１８と、下部障壁層２０と、ベース（シリコン）基板２２を含む。従来のＳＯＩ構造を参照することにより容易に理解されるように、電子回路および回路素子（メモリセルを含む）は、通常厚さが１０〜１０００ｎｍの範囲である前記アクティブ半導体素子層１２に形成される。前記絶縁層１６（例えば、二酸化ケイ素など）は、前記ベースシリコン基板２２から前記アクティブ半導体素子層１２を電気的に分離する埋め込み酸化物（Ｂｕｒｉｅｄ Ｏｘｉｄｅ、略称、ＢＯＸ）を構成する。本発明の中性子感受性ＳＯＩ基板は、前記アクティブ半導体素子層１２と前記ベースシリコン基板２２の間に前記中性子変換層１８が提供されている点で従来のＳＯＩ基板と異なる。
【００１６】
図１で示すように、前記中性子変換層１８は、実質的には前記二酸化ケイ素層１８内に位置する。前記中性子変換層１８は、ホウ素−１０を含み、通常５００〜５０００ｎｍの厚さを有することが好ましい。前記ホウ素−１０は中性子と反応してα粒子およびリチウムイオンを生成し、これらα粒子およびリチウムイオンは電子回路および回路素子に電気的効果を及ぼす。前記上部障壁層１４および前記下部障壁層２０（図示した実施例において好ましくは窒化ケイ素）は、前記中性子変換層１８内の前記ホウ素−１０が前記アクティブ半導体素子層１２と前記ベースシリコン基板２２の間に拡散することを防ぐために提供されている。当業者であれば、前記中性子変換層１８を前記アクティブ半導体素子層１２と近接させて配置し（すなわち、前記アクティブ半導体素子層１２と直接接触している、若しくは、絶縁層または障壁層により同アクティブ半導体素子層から分離している）、同アクティブ半導体素子層１２内にメモリセルを形成することによって、高感度の中性子検出器を生成することが可能となることを理解するものである。これは、前記中性子変換層１８によって生成されたα粒子が十分に前記アクティブ半導体素子層１２の範囲内であり、同アクティブ半導体素子層内に形成されたメモリセルにＳＥＵを生じさせるのに十分なエネルギーを生成することができるためである。
【００１７】
前記中性子感受性ＳＯＩ基板１０は、従来のＳＯＩ製造技術の修正技術を利用して製造される。この工程は２つのシリコンウエハから始まり、同シリコンウエハ上に前記障壁層１４、２０を形成するのが好ましい。次に酸化物層を前記障壁層１４、１８上に形成する。さらに、前記酸化物層の１つまたは双方の層上に中性子変換材料（例えば、ホウ素−１０を含有するホウケイ酸ガラスの膜）を堆積させて前記中性子変換層１８を形成する。あるいは、前記中性子変換材料（例えば、ホウ素−１０）を前記酸化物層内に埋め込み、若しくは拡散する。次に、前記中性子変換層１８が前記複合基材構造の中央に位置し、且つ前記絶縁層１６を構成する酸化物層の間に挟み込まれるように前記２つのシリコンウエハを接合する。前記シリコンウエハのうちの１つは支持基板の機能を果すため、前記ベースシリコン基材２２を含む。他方のシリコンウエハを薄層にし、前記アクティブ半導体素子層１２を形成する。
【００１８】
前記中性子変換層１８が前記アクティブシリコン層１２に近接部に維持されている場合であれば、前記基本構造を容易に変更することが可能であることが理解されるものである。例えば、図２は前記中性子変換層１８が前記絶縁層１６の真下に提供されている実施形態を図示するものである。この実施形態では、従来のＳＯＩ製造工程中にホウ素−１０強化膜を支持基板上に堆積する。次に、酸化物層が形成されている第２のウエハを前記支持基板に接合する。さらに、この第２のウエハを薄層にして前記アクティブ半導体素子層１２を形成する。同様に、図３は、前記中性子変換層１８が前記絶縁層１６の真上に提供されている別の実施形態を図示するものである。任意の適用のために選択される特定の基板は、前記アクティブ半導体素子層１２に提供されるアクティブ素子のタイプ、使用される中性子変換材料のタイプ、および前記素子構造に要求される前記層の相対的な厚さによって決まる。
【００１９】
前記アクティブ半導体素子層１２中に形成される分離溝を前記中性子変換材料に組み込むことによりさらに感度を改善することが可能になる。半導体素子に分離溝を使用して分離領域を作成することはよく知られている。図４は、前記アクティブ半導体素子層１２中に複数の分離溝２４が形成されている別の好適な実施形態を図示する。前記分離溝２４の側面は溝用酸化物２６および溝用障壁膜２８（例えば、５〜１０ｎｍの窒化ケイ素）で塗被されている。前記分離溝２４の残留部分は前記中性子変換材料で充填されており、中性子変換溝層３０を形成する。前記中性子変換層１８と伴に前記中性子変換溝層３０は中性子をα粒子およびリチウムイオンに変換し、その結果、前記アクティブ半導体素子層１２に形成された電気回路素子に影響を与える。前記溝を図２および図３で図示した基板と組み合わせて使用することも可能であることが理解されるものである。
【００２０】
さらに、特定の適用においては、従来のＳＯＩ基板と併用して前記中性子変換溝層３０のみを使用するだけで十分な場合もあることに注目されたい。図５は、アクティブ半導体素子層１２と、絶縁層１６と、ベース基板２２とを含む、本発明に従った中性子感受性ＳＯＩ基板を図示するものである。図４で示したように、溝２４は前記アクティブ半導体素子層１２中に形成され、前記中性子変換溝層３０を含む。特定の場合においては、前記中性子変換溝層３０が単独に放出するα粒子によって十分な感度が提供される場合もある。この実施形態は、前記ベース基板が従来のＳＯＩ基板であるため、特に容易に実施できる。従って、前記溝２４に前記中性子変換溝層３０を単に含めることが従来素子に対する主な変更となる。
【００２１】
上記の基板は中性子検出器として使用される中性子感受性スタティックＲＡＭ（ＳＲＡＭｓ）の製造に非常に適している。記憶素子のＳＥＵに対する感受性全般については、長期に渡って広範囲な研究が行われてきており、前記記憶素子の感受性によって、臨界電荷量（Ｑｃｒｉｔ）と呼ばれる重要な量が明らかになった。前記Ｑｃｒｉｔは、メモリセルがビットエラーを生起するのに蓄積する必要のある電荷量である。リトグラフ線幅がより微細であるとセルはより小さくなって電荷容量が小さくなるため、Ｑｃｒｉｔがより小さくなり、記憶素子の密度はより高くなることが長い間知られてきた。図６は、未硬化シリコンメモリセルのサイズに基づいたＱｃｒｉｔを図示するグラフを示すものである。前記中性子変換層１８をメモリセルが形成される前記アクティブ半導体素子層１２に近接させて配置することにより、前記中性子と前記ホウ素−１０の相互作用でα粒子が生じ、十分な電荷を生成することができる。
【００２２】
図７は、中性子検出器として使用するための素子の実施例を図示するものである。前記図示した実施例に用いられている基板は図４で図示した基板と同様のものである。図面を簡略化するために、前記溝２４の間の分離領域の場所はメモリセル素子３２とする。但し、当業者であれば、メモリセル素子３３は、前記アクティブ半導体素子層１２中に通常形成されるＳＲＡＭ素子の回路素子を含むことを認識するであろう。また、前記アクティブ半導体素子層１２上に形成され、動作素子を形成するのに必要な複数の回路レベルの層は、簡略化のため図示していない。従来ＳＲＡＭ素子の中には、前記アクティブ半導体素子層１２の厚さが、僅か２００ｎｍであるものもある。従って、図示する目的で、図７で示した実施例では前記アクティブ層は、厚さ２００ｎｍであるものとする。
【００２３】
典型的なアクティブ半導体素子層１２の２００ｎｍの厚さは、前記中性子変換層１８および中性子変換溝２８で生成されるα粒子の幅と比べ非常に薄い。このため、αエネルギーのごく少量のみしか前記アクティブ半導体素子層１２に蓄積されない。従って、この当該量が前記α粒子の飛跡に沿って蓄積されるエネルギー（すなわち、線エネルギー付与（Ｌｉｎｅａｒ Ｅｎｅｒｇｙ Ｔｒａｎｓｆｅｒ、略称、ＬＥＴ））量となる。図８は、ホウ素−１０から生成され、シリコンを横行するα粒子のＬＥＴのプロット図を示す。前記ＬＥＴは、前記α粒子の実質的に利用可能な全エネルギーの範囲に対して１〜１．５Ｍｅｖ／（ｍｇ ｃｍ２）まで変化すると見なすことが可能である。２００ｎｍの厚さにこのような限界を設けることにより、法線入射の場合に前記アクティブ半導体素子層１２内に蓄積されるエネルギーに範囲が生じる（より長い路長でアクティブ半導体素子層１２を通過する非法線入射の場合は、電荷は増加する。）遊離電荷（単位ｐＣ）当たりに必要とされるエネルギー量（単位ＭｅＶ）は算出可能である。「Ｃａｌｃｕｌａｔｉｏｎ ｏｆ Ｃｏｓｍｉｃ−Ｒａｙ Ｉｎｄｕｃｅｄ Ｓｏｆｔ Ｕｐｓｅｔｓ ａｎｄ Ｓｃａｌｉｎｇ ｉｎ ＶＬＳＩ Ｄｅｖｉｃｅｓ」（Ｅ．Ｌ．Ｐｅｔｅｒｓｏｎ ら、ＩＥＥＥ Ｔｒａｎｓａｃｔｉｏｎｓ ｏｎ Ｎｕｃｌｅａｒ Ｓｃｉｅｎｃｅ、ＮＳ−２９／６、１９８２年１２月、２０５５〜６３）を参照のこと。具体例としては、法線入射で前記アクティブ素子内に２〜３フェムトクーロン（ｆｅｍｔｏｃｏｕｌｏｕｂｓ）の値が蓄積される場合、エネルギーは２２．５ＭｅＶである。
【００２４】
次に、前記アクティブ半導体素子層の遊離電荷に前記制限値を含めるために、図６を図９で示すように再プロットすることが可能である。図９で示すように、生成されるα粒子はシリコン内での軌道でのほぼ全域で、０．３５マイクロン線幅のＳＯＩ ＲＡＭセルにおけるＱｃｒｉｔと同等の電荷量を提供する。すなわち、近接部に位置する中性子変換層１８は、従来のＳＯＩ ＲＡＭ構造にＳＥＵを生起するのに十分なα粒子を生成するものである。
【００２５】
本発明に従った半導体基板を用いて構築された中性子検出器は、様々な用途に利用することができる。注目すべき適用の１つは貨物輸送監視分野における適用である。中性子検出器（ＳＲＡＭ技術を利用）はスタンバイでの電流引き込みが低く、バッテリーの寿命が約数年である可能性もあるため、任意の望ましい期間に容易に積分を行うことが可能になる。
【００２６】
また、前記中性子感受性ＳＲＡＭは、輸送以外に核兵器安全管理の点から携帯電話またはタグに使用することも可能である。例えば、建物または広領域に中性子感受性ＳＲＡＭを具備することができる。データ収集は上述したようにｓａｔｃｏｍｍを介して、またワイヤレスネットワーク若しくは有線通信ネットワークを介して行うことができる。
【００２７】
特定の好適な実施形態を参照して本発明を説明してきた。しかしながら、添付の特許請求の範囲の要旨の範囲内で変更および変形が可能であることが理解される。例えば、「挟み込み（ｓａｎｄｗｉｃｈ）」検出器を生成するために、追加のＳＲＡＭ回路を片面中性子感受性ＳＲＡＭに取り付けることができる。この場合、中心層は変換素子であり、ＳＲＡＭ回路は前記変換素子の両側に提供される。多重層シリコン超小型回路の技術は実証済みである。「Ｅｌｅｃｔｒｉｃａｌ Ｉｎｔｅｇｒｉｔｙ ｏｆ Ｓｔａｔｅ−ｏｆ−ｔｈｅ−Ａｒｔ ０．１３μｍ ＳＯＩ ＣＭＯＳ Ｄｅｖｉｃｅｓ ａｎｄ Ｃｉｒｃｕｉｔｓ Ｔｒａｎｓｆｅｒｒｅｄ ｆｏｒ Ｔｈｒｅｅ−Ｄｉｍｅｎｓｉｏｎａｌ（３Ｄ） Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ（ＩＣ）Ｆａｂｒｉｃａｔｉｏｎ」（Ｋ．Ｗ．Ｇｕａｒｉｎｉら、ＩＥＤＭ Ｔｅｃｈｎｉｃａｌ Ｄｉｇｅｓｔ、ＩＥＥＥ、（２００２年））を参照のこと。シリコンＳＯＩ記憶回路を参照して本発明を説明してきたが、別のタイプの半導体素子を使用してセミコンダクタ・オン・インシュレータの集積回路を製造する場合もある。また、この別のタイプの半導体素子は、中性子検出器製造用に、本発明に従って中性子に高感度であり、１若しくはそれ以上の近位中性子変換材料を伴う場合もある。さらに、本発明はスタティックＲＡＭタイプの記憶素子に限定されるものではなく、別のタイプの記憶素子を組み込むことも可能である。
【図面の簡単な説明】
【００２８】
本発明を特定の好適な実施形態および添付の図面を参照することにより説明する。
【図１】図１は、本発明の第１の実施形態に従った中性子感受性ＳＯＩ基板を図示するものである。
【図２】図２は、中性子変換層が絶縁層の真下に提供されている本発明の１実施形態を図示するものである。
【図３】図３は、中性子変換層が絶縁層の真上に提供されている本発明の１実施形態を図示するものである。
【図４】図４は、複数の分離溝がアクティブ半導体層に形成されている別の好適な実施形態を図示するものである。
【図５】図５は、中性子変換溝層のみが利用されている本発明の１実施形態を図示するものである。
【図６】図６は、未硬化シリコンメモリセルのサイズに基づいたＱｃｒｉｔを図示するグラフである。
【図７】図７は、本発明に従った、中性子検出器として使用するための素子の実施例を図示するものである。
【図８】図８は、ホウ素−１０から生成され、シリコンを横行するα粒子の線エネルギー付与（Ｌｉｎｅａｒ Ｅｎｅｒｇｙ Ｔｒａｎｓｆｅｒ、略称、ＬＥＴ）のプロット図である。
【図９】図９は、アクティブ半導体素子層中の遊離電荷に対する制限値を含むグラフである。
【技術分野】
【０００１】
本発明は半導体基板一般を対象とする。本発明は、具体的には中性子検出に利用可能な中性子変換層を含む半導体基板を対象とするものである。前記基板中に組み込まれた中性子検出素子は、単純接合型（金属／酸化物／金属、またはｐ／ｎ接合型）、電荷結合素子（ｃｈａｒｇｅ−ｃｏｕｐｌｅｄ ｄｅｖｉｃｅｓ、略称、ＣＣＤｓ）、および金属酸化物半導体（ｍｅｔａｌ−ｏｘｉｄｅ−ｓｅｍｉｃｏｎｄｕｃｔｏｒ、略称、ＭＯＳ）集積回路などを含む多種多様のタイプのうちの１つである可能性がある。
【０００２】
核兵器の開発により、高感度の中性子検出器の用途が急に生じた。これらの用途には、核物質及び兵器の保護、条約の検証、拡散防止、及び行方不明になった軍用爆発物の回収が含まれる。最近では、核物質の密輸、放射性物質兵器（汚い爆弾）、及びテロリストの活動、に対する防御の必要から、国境、港湾施設、輸送システム、通常ベースで大量の貨物または人が通過する他の場所で中性子モニターを早急に行う必要が生じている。中性子モニターは交通及び行事に不必要な制限や混乱を生じさせずに行う必要がある。
【背景技術】
【０００３】
従来の中性子検出器は、シンチレーション現象に基づくものであるが、これは、入射中性子と照射原子核との反応からエネルギー荷電された核が放出された後に起こる電子遷移の結果である。シンチレーション装置は、入射中性子を受け取った際に荷電粒子を生成する中性子受感物質（気体または液体）を含む。通常、ガラス管に含有された気体ヘリウム−３が従来のシンチレーションデバイスに利用されてきた。前記シンチレーションデバイスは通常、光電子増倍管に連結され、前記ガラス管内の荷電粒子生成に基づいてアナログ電気信号を生成する。これらの従来型の中性子検出器は大型であり、小型且つ高感度な装置を必要とする現場操作にはあまり適していない。特に、前記ヘリウム−３が充満した管は精密で、取り扱いに注意を要し、また、突然動かしたり、ぶつけたりすると偽陽性を示す可能性がある。
【０００４】
固体エレクトロニクスの出現によって、シリコンベースの半導体素子を、中性子コンバータ物質との１（ｎ、アルファ）反応の結果として生じるアルファ粒子を検出する検出器として使用することが実現化した。このような概念の初期の実証では、ＰＩＮダイオードなどのシリコン検出器の近辺に独立のコンバータフォイルを配置したものが使用された。現在では、コンバータ物質のフィルムを半導体検出器に接触またはその上に直接堆積させて使用するのがもっと一般的である。リチウム金属の化学反応性は検出器の使用可能期間を短縮するのに寄与する傾向があるが、リチウム金属がこのために使用されてきている。硬質の結晶質である、ＬｉＦ等のリチウム化合物によってもっと長い使用期間が得られている。ホウ素金属もシリコンデバイスに直接適用されている。Ｄ．Ｓ．ＭｃＧｒｅｇｏｒらによる「Ｒｅｃｅｎｔ Ｒｅｓｕｌｔｓ Ｆｒｏｍ Ｔｈｉｎ Ｆｉｌｍ−Ｃｏａｔｅｄ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｎｅｕｔｒｏｎ Ｄｅｔｅｃｔｏｒｓ」、Ｘ−Ｒａｙ ａｎｄ Ｇａｍｍａ−Ｒａｙ Ｄｅｔｅｃｔｏｒｓ ａｎｄ Ａｐｐｌｉｃａｔｉｏｎｓ ＩＶ， Ｐｒｏｃｅｅｄｉｎｇｓ ｏｆ ＳＰＩＥ， Ｖｏｌ．４７８４ （２００２）を参照。
【０００５】
中性子検出器でのダイオード構造の使用は、それ自体、いくつかの欠点や限界を有している。冷却されていないダイオードの内部雑音のレベルは感知できる程度あり、結果として、周囲領域の環境熱中性子の低バックグランドレベルを測定するのは、不可能でないとしても、困難である。典型的なダイオードは、電荷が収集される厚い半導体層を有し、これは、単一中性子イベントを検出するには感度が不十分である。ガンマ線によって遊離される電荷も、この厚い半導体層に収集され、これらの電荷は検出器の非中性子雑音信号に寄与する。
【０００６】
より最近では、以前は半導体メモリセルの欠点と見なされていた点が、中性子検出に関しては長所であるとの提案がなされている。メモリセルは一般に、放射線によって誘起されるエラーを防ぐために、放射線に対して「硬化」されてきた。実際、そのようなメモリの完全性の重要さは、コンピュータ、航空、および宇宙飛行の分野で長年の間、認識されてきている。放射線誘起のビットエラーは、影響を受けたメモリセルが、その後に書き込み命令に反応する場合はソフトエラーとして知られている。対照的に、メモリセルの状態を変更する後続の試みが無効の場合は、ハードエラーとして知られる。単一の入射粒子がメモリセルに前記エラーを誘起させると仮定した場合に、ハードエラーとソフトエラーは両方とも、シングルイベントアップセット（ＳＥＵｓ）またはシングルイベントエラー（ＳＥＥｓ）として知られている。このエラーイベントはデータの完全性を維持しようとする場合には障害であるが、メモリセルの状態を単に監視することにより放射イベントを検出するという肯定的な方法で使用することが可能である。
【０００７】
メモリ回路に関連するＳＥＵを中性子検出のために使用するために、市販のメモリ回路を中性子コンバータと併用する試みが行われてきた。例えば、ホウ素は半導体業界ではドーパントとして、また、ホウ素含有ガラスでは、完成した半導体チップを密閉する保護層として使用されてきた。ドーパントまたはホウ素リンケイ酸塩ガラス（ＢＳＰＧ）保護膜中の１０Ｂは、回路を中性子放射に対して敏感にすることが実証されている。「Ｅｘｐｅｒｉｍｅｎｔａｌ Ｉｎｖｅｓｔｉｇａｔｉｏｎ ｏｆ Ｔｈｅｒｍａｌ Ｎｅｕｔｒｏｎ−Ｉｎｄｕｃｅｄ Ｓｉｎｇｌｅ Ｅｖｅｎｔ Ｕｐｓｅｔ ｉｎ Ｓｔａｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｉｅｓ」、Ｙ． Ａｒｉｔａら、Ｊｐｎ．Ｊ．Ａｐｐｌ．Ｐｈｙｓ．４０（２００１） ｐｐ Ｌ１５１−１５３を参照。したがって、保護層を含む従来の半導体メモリチップ上にホウ素をコーティングするか、または最初に前記保護膜を削り取った後にホウ素変換材料で前記チップをコーティングすることが提案されている。Ｈｏｕｓｓａｉｎらに許可された米国特許番号第６，０７５，２６１号明細書、発明の名称「Ｎｅｕｔｒｏｎ Ｄｅｔｅｃｔｉｎｇ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｄｅｖｉｃｅ（中性子検出半導体デバイス）」は従来の半導体メモリ構造を中性子検出器として使用する、そのような試みの１つを開示するものであるが、ここでは中性子反応物質が従来のフラッシュメモリ素子の上にコーティングされる。しかしながら、これらの今までの試みは、前記ホウ素変換材料がアクティブ素子層に対して十分な近さに配置されていないために、結果的には主に感度の低い検出器になっている。したがって、ホウ素変換材料によって生成されたアルファ粒子およびリチウムイオンは、前記アクティブ素子層でＳＥＵを起こすのに十分な電荷を生成することができない。
【０００８】
上記を鑑みて、内部に中性子変換層を組み込みこむ半導体基板が提供されることが所望されており、この半導体基板は、壊れやすいチューブまたは高電圧の使用を必要とせず、ガンマ放射及び熱雑音に非感受性であるが、シングル中性子イベントの測定を可能にするのに十分な感度がある中性子検出装置を製造するのに使用することができる。
【発明の開示】
【課題を解決するための手段】
【０００９】
本発明は中性子変換層（ホウ素−１０など）を組み込んだ半導体基板を提供するものであり、この半導体基板は、壊れやすいチューブまたは高電圧を使用する必要がなく、γ（ガンマ）放射、熱雑音に非感受性であるが、シングル中性子イベントを測定を可能にするのに十分な感度がある中性子検出素子を製造するのに使用することができる。
【００１０】
具体的には、アクティブ半導体素子層（該アクティブ半導体素子層内に素子および回路が形成される）と、ベース基板と、前記アクティブ半導体素子層と前記ベース基板の間に提供される絶縁層と、前記アクティブ半導体素子層と前記ベース基板の間に提供される中性子変換層を含む半導体基板が提供される。前記中性子変換層は、前記絶縁層内、前記絶縁層と前記ベース基板の間、または前記アクティブ半導体素子層と前記絶縁層の間に位置している。
【００１１】
障壁層は、前記中性子変換層中に提供される中性子変換材料の拡散を防ぐために、前記中性子変換層と前記アクティブ半導体素子層との間、および前記中性子変換層と前記ベース基板との間の少なくとも１つの間に提供されることが好ましい。
【００１２】
さらに、分離領域を形成するために複数の溝を形成する場合がある。この場合、素子の感度を改善するために中性子変換溝層を形成することもある。
【００１３】
図示する実施形態においては、前記中性子変換層はホウ素−１０を含み、このホウ素−１０は中性子と反応してα（アルファ）粒子およびリチウムイオンを形成し、これらα（アルファ）粒子およびリチウムイオンは前記アクティブ半導体素子層に位置する電子素子と反応する。
【００１４】
当業者であれば、本発明の好適な実施形態における以下の詳細な説明を参照することによって、本発明のさらなる詳細および利点が明瞭となるものである。
【発明を実施するための最良の形態】
【００１５】
本出願は、「Ｎｅｕｔｒｏｎ Ｄｅｔｅｃｔｉｏｎ Ｄｅｖｉｃｅ ａｎｄ Ｍｅｔｈｏｄ ｏｆ Ｍａｎｕｆａｃｔｕｒｅ（中性子検出デバイス及びその製造方法）」と題する、２００３年１０月２０日付け米国特許出願第１０／６９３，８４７号明細書と関連があるものである。図１は、本発明の好適な実施形態に従った中性子感受性ＳＯＩ（Ｓｅｍｉｃｏｎｄｕｃｔｏｒ−ｏｎ−Ｉｎｓｕｌａｔｏｒ：セミコンダクタ・オン・インシュレータ）基板１０を図示する。図１で示すように、前記中性子感受性ＳＯＩは、半導体（シリコン）アクティブ素子層１２と、上部障壁層１４と、絶縁層１６と、中性子変換層１８と、下部障壁層２０と、ベース（シリコン）基板２２を含む。従来のＳＯＩ構造を参照することにより容易に理解されるように、電子回路および回路素子（メモリセルを含む）は、通常厚さが１０〜１０００ｎｍの範囲である前記アクティブ半導体素子層１２に形成される。前記絶縁層１６（例えば、二酸化ケイ素など）は、前記ベースシリコン基板２２から前記アクティブ半導体素子層１２を電気的に分離する埋め込み酸化物（Ｂｕｒｉｅｄ Ｏｘｉｄｅ、略称、ＢＯＸ）を構成する。本発明の中性子感受性ＳＯＩ基板は、前記アクティブ半導体素子層１２と前記ベースシリコン基板２２の間に前記中性子変換層１８が提供されている点で従来のＳＯＩ基板と異なる。
【００１６】
図１で示すように、前記中性子変換層１８は、実質的には前記二酸化ケイ素層１８内に位置する。前記中性子変換層１８は、ホウ素−１０を含み、通常５００〜５０００ｎｍの厚さを有することが好ましい。前記ホウ素−１０は中性子と反応してα粒子およびリチウムイオンを生成し、これらα粒子およびリチウムイオンは電子回路および回路素子に電気的効果を及ぼす。前記上部障壁層１４および前記下部障壁層２０（図示した実施例において好ましくは窒化ケイ素）は、前記中性子変換層１８内の前記ホウ素−１０が前記アクティブ半導体素子層１２と前記ベースシリコン基板２２の間に拡散することを防ぐために提供されている。当業者であれば、前記中性子変換層１８を前記アクティブ半導体素子層１２と近接させて配置し（すなわち、前記アクティブ半導体素子層１２と直接接触している、若しくは、絶縁層または障壁層により同アクティブ半導体素子層から分離している）、同アクティブ半導体素子層１２内にメモリセルを形成することによって、高感度の中性子検出器を生成することが可能となることを理解するものである。これは、前記中性子変換層１８によって生成されたα粒子が十分に前記アクティブ半導体素子層１２の範囲内であり、同アクティブ半導体素子層内に形成されたメモリセルにＳＥＵを生じさせるのに十分なエネルギーを生成することができるためである。
【００１７】
前記中性子感受性ＳＯＩ基板１０は、従来のＳＯＩ製造技術の修正技術を利用して製造される。この工程は２つのシリコンウエハから始まり、同シリコンウエハ上に前記障壁層１４、２０を形成するのが好ましい。次に酸化物層を前記障壁層１４、１８上に形成する。さらに、前記酸化物層の１つまたは双方の層上に中性子変換材料（例えば、ホウ素−１０を含有するホウケイ酸ガラスの膜）を堆積させて前記中性子変換層１８を形成する。あるいは、前記中性子変換材料（例えば、ホウ素−１０）を前記酸化物層内に埋め込み、若しくは拡散する。次に、前記中性子変換層１８が前記複合基材構造の中央に位置し、且つ前記絶縁層１６を構成する酸化物層の間に挟み込まれるように前記２つのシリコンウエハを接合する。前記シリコンウエハのうちの１つは支持基板の機能を果すため、前記ベースシリコン基材２２を含む。他方のシリコンウエハを薄層にし、前記アクティブ半導体素子層１２を形成する。
【００１８】
前記中性子変換層１８が前記アクティブシリコン層１２に近接部に維持されている場合であれば、前記基本構造を容易に変更することが可能であることが理解されるものである。例えば、図２は前記中性子変換層１８が前記絶縁層１６の真下に提供されている実施形態を図示するものである。この実施形態では、従来のＳＯＩ製造工程中にホウ素−１０強化膜を支持基板上に堆積する。次に、酸化物層が形成されている第２のウエハを前記支持基板に接合する。さらに、この第２のウエハを薄層にして前記アクティブ半導体素子層１２を形成する。同様に、図３は、前記中性子変換層１８が前記絶縁層１６の真上に提供されている別の実施形態を図示するものである。任意の適用のために選択される特定の基板は、前記アクティブ半導体素子層１２に提供されるアクティブ素子のタイプ、使用される中性子変換材料のタイプ、および前記素子構造に要求される前記層の相対的な厚さによって決まる。
【００１９】
前記アクティブ半導体素子層１２中に形成される分離溝を前記中性子変換材料に組み込むことによりさらに感度を改善することが可能になる。半導体素子に分離溝を使用して分離領域を作成することはよく知られている。図４は、前記アクティブ半導体素子層１２中に複数の分離溝２４が形成されている別の好適な実施形態を図示する。前記分離溝２４の側面は溝用酸化物２６および溝用障壁膜２８（例えば、５〜１０ｎｍの窒化ケイ素）で塗被されている。前記分離溝２４の残留部分は前記中性子変換材料で充填されており、中性子変換溝層３０を形成する。前記中性子変換層１８と伴に前記中性子変換溝層３０は中性子をα粒子およびリチウムイオンに変換し、その結果、前記アクティブ半導体素子層１２に形成された電気回路素子に影響を与える。前記溝を図２および図３で図示した基板と組み合わせて使用することも可能であることが理解されるものである。
【００２０】
さらに、特定の適用においては、従来のＳＯＩ基板と併用して前記中性子変換溝層３０のみを使用するだけで十分な場合もあることに注目されたい。図５は、アクティブ半導体素子層１２と、絶縁層１６と、ベース基板２２とを含む、本発明に従った中性子感受性ＳＯＩ基板を図示するものである。図４で示したように、溝２４は前記アクティブ半導体素子層１２中に形成され、前記中性子変換溝層３０を含む。特定の場合においては、前記中性子変換溝層３０が単独に放出するα粒子によって十分な感度が提供される場合もある。この実施形態は、前記ベース基板が従来のＳＯＩ基板であるため、特に容易に実施できる。従って、前記溝２４に前記中性子変換溝層３０を単に含めることが従来素子に対する主な変更となる。
【００２１】
上記の基板は中性子検出器として使用される中性子感受性スタティックＲＡＭ（ＳＲＡＭｓ）の製造に非常に適している。記憶素子のＳＥＵに対する感受性全般については、長期に渡って広範囲な研究が行われてきており、前記記憶素子の感受性によって、臨界電荷量（Ｑｃｒｉｔ）と呼ばれる重要な量が明らかになった。前記Ｑｃｒｉｔは、メモリセルがビットエラーを生起するのに蓄積する必要のある電荷量である。リトグラフ線幅がより微細であるとセルはより小さくなって電荷容量が小さくなるため、Ｑｃｒｉｔがより小さくなり、記憶素子の密度はより高くなることが長い間知られてきた。図６は、未硬化シリコンメモリセルのサイズに基づいたＱｃｒｉｔを図示するグラフを示すものである。前記中性子変換層１８をメモリセルが形成される前記アクティブ半導体素子層１２に近接させて配置することにより、前記中性子と前記ホウ素−１０の相互作用でα粒子が生じ、十分な電荷を生成することができる。
【００２２】
図７は、中性子検出器として使用するための素子の実施例を図示するものである。前記図示した実施例に用いられている基板は図４で図示した基板と同様のものである。図面を簡略化するために、前記溝２４の間の分離領域の場所はメモリセル素子３２とする。但し、当業者であれば、メモリセル素子３３は、前記アクティブ半導体素子層１２中に通常形成されるＳＲＡＭ素子の回路素子を含むことを認識するであろう。また、前記アクティブ半導体素子層１２上に形成され、動作素子を形成するのに必要な複数の回路レベルの層は、簡略化のため図示していない。従来ＳＲＡＭ素子の中には、前記アクティブ半導体素子層１２の厚さが、僅か２００ｎｍであるものもある。従って、図示する目的で、図７で示した実施例では前記アクティブ層は、厚さ２００ｎｍであるものとする。
【００２３】
典型的なアクティブ半導体素子層１２の２００ｎｍの厚さは、前記中性子変換層１８および中性子変換溝２８で生成されるα粒子の幅と比べ非常に薄い。このため、αエネルギーのごく少量のみしか前記アクティブ半導体素子層１２に蓄積されない。従って、この当該量が前記α粒子の飛跡に沿って蓄積されるエネルギー（すなわち、線エネルギー付与（Ｌｉｎｅａｒ Ｅｎｅｒｇｙ Ｔｒａｎｓｆｅｒ、略称、ＬＥＴ））量となる。図８は、ホウ素−１０から生成され、シリコンを横行するα粒子のＬＥＴのプロット図を示す。前記ＬＥＴは、前記α粒子の実質的に利用可能な全エネルギーの範囲に対して１〜１．５Ｍｅｖ／（ｍｇ ｃｍ２）まで変化すると見なすことが可能である。２００ｎｍの厚さにこのような限界を設けることにより、法線入射の場合に前記アクティブ半導体素子層１２内に蓄積されるエネルギーに範囲が生じる（より長い路長でアクティブ半導体素子層１２を通過する非法線入射の場合は、電荷は増加する。）遊離電荷（単位ｐＣ）当たりに必要とされるエネルギー量（単位ＭｅＶ）は算出可能である。「Ｃａｌｃｕｌａｔｉｏｎ ｏｆ Ｃｏｓｍｉｃ−Ｒａｙ Ｉｎｄｕｃｅｄ Ｓｏｆｔ Ｕｐｓｅｔｓ ａｎｄ Ｓｃａｌｉｎｇ ｉｎ ＶＬＳＩ Ｄｅｖｉｃｅｓ」（Ｅ．Ｌ．Ｐｅｔｅｒｓｏｎ ら、ＩＥＥＥ Ｔｒａｎｓａｃｔｉｏｎｓ ｏｎ Ｎｕｃｌｅａｒ Ｓｃｉｅｎｃｅ、ＮＳ−２９／６、１９８２年１２月、２０５５〜６３）を参照のこと。具体例としては、法線入射で前記アクティブ素子内に２〜３フェムトクーロン（ｆｅｍｔｏｃｏｕｌｏｕｂｓ）の値が蓄積される場合、エネルギーは２２．５ＭｅＶである。
【００２４】
次に、前記アクティブ半導体素子層の遊離電荷に前記制限値を含めるために、図６を図９で示すように再プロットすることが可能である。図９で示すように、生成されるα粒子はシリコン内での軌道でのほぼ全域で、０．３５マイクロン線幅のＳＯＩ ＲＡＭセルにおけるＱｃｒｉｔと同等の電荷量を提供する。すなわち、近接部に位置する中性子変換層１８は、従来のＳＯＩ ＲＡＭ構造にＳＥＵを生起するのに十分なα粒子を生成するものである。
【００２５】
本発明に従った半導体基板を用いて構築された中性子検出器は、様々な用途に利用することができる。注目すべき適用の１つは貨物輸送監視分野における適用である。中性子検出器（ＳＲＡＭ技術を利用）はスタンバイでの電流引き込みが低く、バッテリーの寿命が約数年である可能性もあるため、任意の望ましい期間に容易に積分を行うことが可能になる。
【００２６】
また、前記中性子感受性ＳＲＡＭは、輸送以外に核兵器安全管理の点から携帯電話またはタグに使用することも可能である。例えば、建物または広領域に中性子感受性ＳＲＡＭを具備することができる。データ収集は上述したようにｓａｔｃｏｍｍを介して、またワイヤレスネットワーク若しくは有線通信ネットワークを介して行うことができる。
【００２７】
特定の好適な実施形態を参照して本発明を説明してきた。しかしながら、添付の特許請求の範囲の要旨の範囲内で変更および変形が可能であることが理解される。例えば、「挟み込み（ｓａｎｄｗｉｃｈ）」検出器を生成するために、追加のＳＲＡＭ回路を片面中性子感受性ＳＲＡＭに取り付けることができる。この場合、中心層は変換素子であり、ＳＲＡＭ回路は前記変換素子の両側に提供される。多重層シリコン超小型回路の技術は実証済みである。「Ｅｌｅｃｔｒｉｃａｌ Ｉｎｔｅｇｒｉｔｙ ｏｆ Ｓｔａｔｅ−ｏｆ−ｔｈｅ−Ａｒｔ ０．１３μｍ ＳＯＩ ＣＭＯＳ Ｄｅｖｉｃｅｓ ａｎｄ Ｃｉｒｃｕｉｔｓ Ｔｒａｎｓｆｅｒｒｅｄ ｆｏｒ Ｔｈｒｅｅ−Ｄｉｍｅｎｓｉｏｎａｌ（３Ｄ） Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ（ＩＣ）Ｆａｂｒｉｃａｔｉｏｎ」（Ｋ．Ｗ．Ｇｕａｒｉｎｉら、ＩＥＤＭ Ｔｅｃｈｎｉｃａｌ Ｄｉｇｅｓｔ、ＩＥＥＥ、（２００２年））を参照のこと。シリコンＳＯＩ記憶回路を参照して本発明を説明してきたが、別のタイプの半導体素子を使用してセミコンダクタ・オン・インシュレータの集積回路を製造する場合もある。また、この別のタイプの半導体素子は、中性子検出器製造用に、本発明に従って中性子に高感度であり、１若しくはそれ以上の近位中性子変換材料を伴う場合もある。さらに、本発明はスタティックＲＡＭタイプの記憶素子に限定されるものではなく、別のタイプの記憶素子を組み込むことも可能である。
【図面の簡単な説明】
【００２８】
本発明を特定の好適な実施形態および添付の図面を参照することにより説明する。
【図１】図１は、本発明の第１の実施形態に従った中性子感受性ＳＯＩ基板を図示するものである。
【図２】図２は、中性子変換層が絶縁層の真下に提供されている本発明の１実施形態を図示するものである。
【図３】図３は、中性子変換層が絶縁層の真上に提供されている本発明の１実施形態を図示するものである。
【図４】図４は、複数の分離溝がアクティブ半導体層に形成されている別の好適な実施形態を図示するものである。
【図５】図５は、中性子変換溝層のみが利用されている本発明の１実施形態を図示するものである。
【図６】図６は、未硬化シリコンメモリセルのサイズに基づいたＱｃｒｉｔを図示するグラフである。
【図７】図７は、本発明に従った、中性子検出器として使用するための素子の実施例を図示するものである。
【図８】図８は、ホウ素−１０から生成され、シリコンを横行するα粒子の線エネルギー付与（Ｌｉｎｅａｒ Ｅｎｅｒｇｙ Ｔｒａｎｓｆｅｒ、略称、ＬＥＴ）のプロット図である。
【図９】図９は、アクティブ半導体素子層中の遊離電荷に対する制限値を含むグラフである。
【特許請求の範囲】
【請求項１】
半導体基板であって、
アクティブ半導体素子層と、
ベース基板と、
前記アクティブ半導体素子層と前記ベース基板との間に提供される絶縁層と、
前記アクティブ半導体素子層と前記ベース基板との間に提供される中性子変換層と
を有する半導体基板。
【請求項２】
請求項１記載の半導体基板において、前記中性子変換層は前記絶縁層内に位置するものである。
【請求項３】
請求項１記載の半導体基板において、前記中性子変換層は前記絶縁層と前記ベース基板との間に位置するものである。
【請求項４】
請求項１記載の半導体基板において、前記中性子変換層は前記アクティブ半導体素子層と前記絶縁層との間に位置するものである。
【請求項５】
請求項２記載の半導体基板において、障壁層は前記中性子変換層と前記アクティブ半導体素子層との間、および前記中性子変換層と前記ベース基板との間の少なくとも１つの間に提供されるものである。
【請求項６】
請求項３記載の半導体基板において、障壁層は前記中性子変換層と前記アクティブ半導体素子層との間、および前記中性子変換層と前記ベース基板との間の少なくとも１つの間に提供されるものである。
【請求項７】
請求項４記載の半導体基板において、障壁層は前記中性子変換層と前記アクティブ半導体素子層との間、および前記中性子変換層と前記ベース基板との間の少なくとも１つの間に提供されるものである。
【請求項８】
請求項１記載の半導体基板において、この半導体基板は、さらに、
前記アクティブ半導体素子層に形成された複数の溝と、該溝のうちの少なくとも１つに形成された中性子変換溝層とを有するものである。
【請求項９】
請求項８記載の半導体基板において、この半導体基板は、さらに、
前記中性子変換溝層と前記アクティブ半導体素子層との間に形成された絶縁溝層と障壁溝層とを有するものである。
【請求項１０】
請求項２記載の半導体基板において、この半導体基板は、さらに、
前記アクティブ半導体素子層に形成された複数の溝と、該溝のうちの少なくとも１つに形成された中性子変換溝層とを有するものである。
【請求項１１】
請求項１０記載の半導体基板において、この半導体基板は、さらに、
前記中性子変換溝層と前記アクティブ半導体素子層との間に形成された絶縁溝層と、障壁溝層とを有するものである。
【請求項１２】
請求項３記載の半導体基板において、この半導体基板は、さらに、
前記アクティブ半導体素子層に形成された複数の溝と、該溝のうちの少なくとも１つに形成された中性子変換溝層とを有するものである。
【請求項１３】
請求項１２記載の半導体基板において、この半導体基板は、さらに、
前記中性子変換溝層と前記アクティブ半導体素子層との間に形成された絶縁溝層と、障壁溝層とを有するものである。
【請求項１４】
請求項３記載の半導体基板において、この半導体基板は、さらに、
前記アクティブ半導体素子層に形成された複数の溝と、該溝のうちの少なくとも１つに形成された中性子変換溝層とを有するものである。
【請求項１５】
請求項１４記載の半導体基板において、この半導体基板は、さらに、
前記中性子変換溝層と前記アクティブ半導体素子層との間に形成された絶縁溝層と、障壁溝層とを有するものである。
【請求項１６】
請求項１記載の半導体基板において、前記中性子変換層はホウ素−１０を含むものである。
【請求項１７】
半導体基板であって、
アクティブ半導体層と、
ベース基板と、
前記アクティブ半導体素子層と前記ベース基板との間に形成される絶縁層と、
前記アクティブ半導体素子層に形成された複数の分離溝と、
前記溝のうちの少なくとも１つに形成された中性子変換溝層と
を有する半導体基板。
【請求項１８】
請求項１６記載の半導体基板において、この半導体基板は、さらに、
前記中性子変換溝層と前記アクティブ半導体層との間に形成された絶縁溝層と、障壁溝層とを有するものである。
【請求項１９】
請求項１７記載の半導体基板において、前記中性子変換溝層はホウ素−１０を有するものである。
【請求項２０】
半導体基板を製造する方法であって、
ベース基板上にアクティブ半導体素子層を形成する工程と、
前記アクティブ半導体素子層と前記ベース基板との間に絶縁層を形成する工程と、
前記アクティブ半導体素子層と前記ベース基板との間に中性子変換層を形成する工程と
を有する方法。
【請求項１】
半導体基板であって、
アクティブ半導体素子層と、
ベース基板と、
前記アクティブ半導体素子層と前記ベース基板との間に提供される絶縁層と、
前記アクティブ半導体素子層と前記ベース基板との間に提供される中性子変換層と
を有する半導体基板。
【請求項２】
請求項１記載の半導体基板において、前記中性子変換層は前記絶縁層内に位置するものである。
【請求項３】
請求項１記載の半導体基板において、前記中性子変換層は前記絶縁層と前記ベース基板との間に位置するものである。
【請求項４】
請求項１記載の半導体基板において、前記中性子変換層は前記アクティブ半導体素子層と前記絶縁層との間に位置するものである。
【請求項５】
請求項２記載の半導体基板において、障壁層は前記中性子変換層と前記アクティブ半導体素子層との間、および前記中性子変換層と前記ベース基板との間の少なくとも１つの間に提供されるものである。
【請求項６】
請求項３記載の半導体基板において、障壁層は前記中性子変換層と前記アクティブ半導体素子層との間、および前記中性子変換層と前記ベース基板との間の少なくとも１つの間に提供されるものである。
【請求項７】
請求項４記載の半導体基板において、障壁層は前記中性子変換層と前記アクティブ半導体素子層との間、および前記中性子変換層と前記ベース基板との間の少なくとも１つの間に提供されるものである。
【請求項８】
請求項１記載の半導体基板において、この半導体基板は、さらに、
前記アクティブ半導体素子層に形成された複数の溝と、該溝のうちの少なくとも１つに形成された中性子変換溝層とを有するものである。
【請求項９】
請求項８記載の半導体基板において、この半導体基板は、さらに、
前記中性子変換溝層と前記アクティブ半導体素子層との間に形成された絶縁溝層と障壁溝層とを有するものである。
【請求項１０】
請求項２記載の半導体基板において、この半導体基板は、さらに、
前記アクティブ半導体素子層に形成された複数の溝と、該溝のうちの少なくとも１つに形成された中性子変換溝層とを有するものである。
【請求項１１】
請求項１０記載の半導体基板において、この半導体基板は、さらに、
前記中性子変換溝層と前記アクティブ半導体素子層との間に形成された絶縁溝層と、障壁溝層とを有するものである。
【請求項１２】
請求項３記載の半導体基板において、この半導体基板は、さらに、
前記アクティブ半導体素子層に形成された複数の溝と、該溝のうちの少なくとも１つに形成された中性子変換溝層とを有するものである。
【請求項１３】
請求項１２記載の半導体基板において、この半導体基板は、さらに、
前記中性子変換溝層と前記アクティブ半導体素子層との間に形成された絶縁溝層と、障壁溝層とを有するものである。
【請求項１４】
請求項３記載の半導体基板において、この半導体基板は、さらに、
前記アクティブ半導体素子層に形成された複数の溝と、該溝のうちの少なくとも１つに形成された中性子変換溝層とを有するものである。
【請求項１５】
請求項１４記載の半導体基板において、この半導体基板は、さらに、
前記中性子変換溝層と前記アクティブ半導体素子層との間に形成された絶縁溝層と、障壁溝層とを有するものである。
【請求項１６】
請求項１記載の半導体基板において、前記中性子変換層はホウ素−１０を含むものである。
【請求項１７】
半導体基板であって、
アクティブ半導体層と、
ベース基板と、
前記アクティブ半導体素子層と前記ベース基板との間に形成される絶縁層と、
前記アクティブ半導体素子層に形成された複数の分離溝と、
前記溝のうちの少なくとも１つに形成された中性子変換溝層と
を有する半導体基板。
【請求項１８】
請求項１６記載の半導体基板において、この半導体基板は、さらに、
前記中性子変換溝層と前記アクティブ半導体層との間に形成された絶縁溝層と、障壁溝層とを有するものである。
【請求項１９】
請求項１７記載の半導体基板において、前記中性子変換溝層はホウ素−１０を有するものである。
【請求項２０】
半導体基板を製造する方法であって、
ベース基板上にアクティブ半導体素子層を形成する工程と、
前記アクティブ半導体素子層と前記ベース基板との間に絶縁層を形成する工程と、
前記アクティブ半導体素子層と前記ベース基板との間に中性子変換層を形成する工程と
を有する方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【公表番号】特表２００７−５１６４３２（Ｐ２００７−５１６４３２Ａ）
【公表日】平成１９年６月２１日（２００７．６．２１）
【国際特許分類】
【出願番号】特願２００６−５３６６４７（Ｐ２００６−５３６６４７）
【出願日】平成１６年９月２８日（２００４．９．２８）
【国際出願番号】ＰＣＴ／ＵＳ２００４／０３２５５６
【国際公開番号】ＷＯ２００５／０８８７１９
【国際公開日】平成１７年９月２２日（２００５．９．２２）
【出願人】（５００２３８７９０）アメリカ合衆国 (13)
【Ｆターム（参考）】
【公表日】平成１９年６月２１日（２００７．６．２１）
【国際特許分類】
【出願日】平成１６年９月２８日（２００４．９．２８）
【国際出願番号】ＰＣＴ／ＵＳ２００４／０３２５５６
【国際公開番号】ＷＯ２００５／０８８７１９
【国際公開日】平成１７年９月２２日（２００５．９．２２）
【出願人】（５００２３８７９０）アメリカ合衆国 (13)
【Ｆターム（参考）】
[ Back to top ]