伝送入力回路
【課題】伝送電流を検出するための基準値が任意に設定でき、温度や時間経過による変動もなく、伝送線に負荷が負荷電流を流している状態で子機からの伝送電流の有無を正確に検出可能とする。
【解決手段】第1調整処理部56は子機からの伝送電流Iaの空きタイミングで、オペアンプ48から出力された補正検出電圧Vc(=Vi−Vb)を、基準電圧Vrに一致させるようにDAコンバータ50からの調整電圧Vbを調整する。続いて第2調整処理部58は、第1調整処理部56による調整された補正検出電圧Vcを、伝送電流Iaに対応した伝送電流検出電圧Vaの半分となる一定電圧Va/2だけ低下させた補正検出電圧となるように、DAコンバータ50変換器からの調整電圧Vbを調整する。このため伝送電流検出電圧Vaの変化分の1/2付近に基準電圧Vrが位置し、コンパレータ52で確実に伝送電流Iaを検出する。
【解決手段】第1調整処理部56は子機からの伝送電流Iaの空きタイミングで、オペアンプ48から出力された補正検出電圧Vc(=Vi−Vb)を、基準電圧Vrに一致させるようにDAコンバータ50からの調整電圧Vbを調整する。続いて第2調整処理部58は、第1調整処理部56による調整された補正検出電圧Vcを、伝送電流Iaに対応した伝送電流検出電圧Vaの半分となる一定電圧Va/2だけ低下させた補正検出電圧となるように、DAコンバータ50変換器からの調整電圧Vbを調整する。このため伝送電流検出電圧Vaの変化分の1/2付近に基準電圧Vrが位置し、コンパレータ52で確実に伝送電流Iaを検出する。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、電源供給線を兼ねた伝送線を介して接続された火災感知器などの子機からの伝送電流を検出する受信機などの親機に設けられた伝送入力回路に関する。
【背景技術】
【0002】
従来、受信機からの伝送線に火災感知器、ガス検知器などのセンサを接続して火災、ガス漏れなどの異常を監視する監視システムにあっては、受信機から電圧モードで制御情報などの下り信号としてのデジタル信号を端末に伝送し、端末は電流モードでセンサ情報などの上り信号としてのデジタル信号を受信機に伝送している。
【0003】
図15は従来の監視システムを示しており、親機としての受信機100からは電源供給線を兼ねた伝送線102a,102bが引き出され、子機としてアナログ型感知器104や中継器106を接続している。アナログ型感知器104と中継器106には固有のアドレスが設定されている。
【0004】
アナログ型感知器104は火災による煙濃度又は温度のアナログ値を検出し、煙濃度データ又は温度データを受信機100に伝送して火災を判断し、火災警報を出す。
【0005】
中継器106からは感知器回線108a,108bが引き出され、伝送機能を持たないオンオフ型感知器110を負荷として接続しており、オンオフ型感知器110が火災を検出すると感知器回線108a,108bに発報電流を流し、この発報電流を中継器106で受信し、受信機100に火災発報データを伝送して火災警報を出す。
【0006】
また受信機100は子機アドレスを順次指定してポーリング用の下り信号を電圧モードで送っており、このポーリングに対し子機側は自己アドレスを判別すると正常を示す上り信号として伝送電流を送出している。
【0007】
図16は図15の従来システムにおける受信機100、アナログ感知器104及び中継器106を等価回路により示している。中継器106は負荷として接続しているオンオフ型感知器に電源を供給することにより定常的な動作電流を流しており、このため抵抗で示す負荷122と見做すことができる。このため伝送線102a,102bには定常的に負荷122による負荷電流Izが流れている。
【0008】
アナログ型感知器104は定電流源112とスイッチ114を持ち、例えば受信機100からのポーリングに対しCPU116が正常を示す上り信号を所定ビット長の電流パルス信号により伝送している。
【0009】
アナログ型感知器104から伝送されて電流パルス信号は受信機100の伝送入力回路118に入力し、電流パルスに比例した電流検出電圧パルスを生成してCPU120に読込み、正常であることを認識する。即ち伝送入力回路118は、電源供給線を兼ねた伝送線に負荷が負荷電流を流している状態で、子機からの伝送電流の有無を検出する。
【0010】
図17は図16の受信機に設けた従来の伝送入力回路の回路図である。図17において、伝送入力回路118は、伝送線102aに所定の電源電圧Vccを印加し、信号線102b側をダイオードD11を介して電流検出抵抗R11に接続している。
【0011】
伝送線102a,102bには図15に示したように中継器106とアナログ型感知器104が接続され、伝送電流のない空きタイミングでは、中継器106の負荷122に依存した負荷電流Izが流れ、アナログ型感知器104が伝送信号を出力すると、負荷電流Izに上乗せして伝送電流Iaが流れる。
【0012】
電流検出抵抗R11の両端に発生した線路電流に応じた検出電圧はコンパレータ122のマイナス入力端子に加えられる。コンパレータ122のプラス入力端子にはコンデンサC11が接続され、コンデンサC11は更にスイッチSW11を介してダイオードD11の入力側に接続される。
【0013】
スイッチSW1はCPU120によりアナログ型感知器104などの子機からの伝送空きタイミングでスイッチングされ、電流検出抵抗R11の負荷電流検出電圧VzにダイオードD11の順方向降下電圧となる閾値電圧Vfを加えた基準電圧Vr、即ち
Vr=(Va+Vf)
をコンデンサC11に基準電圧Vrとしてサンプルホールドする。
【0014】
図18は図17の各部の信号波形を示したタイムチャートであり、図18(A)はコンパレータ112の入力電圧であり、図18(B)はスイッチSW11によるコンデンサC11のサンプルタイミングを示している。
【0015】
図18(A)のように、伝送電流Iaのない状態では伝送線102a,102bに流れる負荷電流Izによる負荷電流検出電圧Vzが入力し、また伝送電流Iaのない空きタイミングにおけるスイッチSW1のスイッチングにより、コンデンサC11に電流検出抵抗R11の負荷電流検出電圧VzにダイオードD11の順方向降下電圧である閾値電圧Vfを加えた基準電圧Vrをサンプルホールドする。
【0016】
子機から伝送信号の送信により伝送電流Iaが流れると、電流検出抵抗R11に伝送電流Iaに応じた伝送電流検出電圧Vaが負荷電流検出電圧Vzに上乗せする形で発生し、コンパレータ122はコンデンサC11に保持された基準電圧Vr=(Vz+Vf)を越える受信電圧成分(電圧パルス成分)を抽出し、伝送電流検出信号としCPU120に入力し、火災警報処理などを行う。
【0017】
図19は図18について時間軸を縮めて示したタイムチャートであり、子機側からは一定周期でパルス信号を伝送電流により送出しており、その空きタイミングで負荷電流検出電圧VzにダイオードD11の順方向降下電圧である閾値電圧Vfを加えた基準電圧Vr=(Vz+Vf)をコンデンサC11にサンプリングホールドし、その直後に得られる伝送電流検出電圧Vaの基準電圧Vrを越える電圧成分を検出して伝送電流検出信号としてCPUに入力している。
【0018】
なお、負荷電流Izに対応した負荷電圧Vzを一定電圧として示しているが、実際には環境温度などに応じて負荷電流が緩やかに変化している。
【特許文献1】特開平9−91576号公報
【特許文献2】特開平6−301876号公報
【発明の開示】
【発明が解決しようとする課題】
【0019】
しかしながら、このような従来の伝送入力回路にあっては、子機からの伝送電流の検出するための閾値電圧を、ダイオードの順方向電圧Vfに依存して決めているため、任意の閾値を設定することができず、また、温度による変動も大きく、充分な信頼性を確保することができないという問題がある。
【0020】
またコンデンサにアナログ電圧としてダイオードD11の順方向降下電圧である閾値電圧Vfを加えた基準電圧Vrを保持しているが、コンデンサの保持電圧は漏れ電流などにより時間の経過に伴って変化し、頻繁にサンプルホールドしなければならないという問題がある。
【0021】
本発明は、伝送電流を検出するための基準値が任意に設定でき、温度や時間経過による変動もなく、子機からの伝送電流の有無を検出する正確に検出可能とする伝送入力回路を提供することを目的とする。
【課題を解決するための手段】
【0022】
本発明は、電源供給線を兼ねた伝送線に負荷が負荷電流を流している状態で、子機からの伝送電流の有無を検出する親機の伝送入力回路に於いて、
伝送線からの線路電流を入力して線路電流検出電圧Viを生成する電流検出抵抗と、
デジタル値に応じて任意の調整電圧Vbを発生するデジタルアナログ変換器と、
入力端子の一方に電流検出抵抗に生成した線路電流検出電圧Viを入力すると共に、入力端子の他方にデジタルアナログ変換器で発生した調整電圧Vbを入力し、線路電流検出電圧Viから調整電圧Vbを差し引いた補正検出電圧Vcを出力するアンプと、
入力端子の一方にアンプから出力された補正検出電圧Vcを入力すると共に、入力端子の他方に所定の基準電圧Vrを入力し、基準電圧Vrを越える補正検出電圧Vcの成分を伝送電流検出信号として出力するコンパレータと、
子機からの伝送電流の空きタイミングで、アンプから出力された補正検出電圧Vcを、基準電圧Vrに一致させるようにデジタルアナログ変換器からの調整電圧vbを調整する第1調整処理部と、
第1調整処理部により調整された補正検出電圧Vcを、伝送電流Iaに対応した伝送電流検出電圧Vaの略半分となる一定電圧(Va/2)だけ低下させた補正検出電圧Vcとなるようにデジタルアナログ変換器からの調整電圧Vbを調整する第2調整処理部と、
を備えたことを特徴とする。
【0023】
ここで、第1調整処理部は、デジタルアナログ変換器に対するデジタル値を、1ビット変化でコンパレータの出力が反転するデジタル値又は反転直前のデジタル値に調整して補正検出電圧Vcを基準電圧Vrに一致させる。
【0024】
更に詳細には、第1調整処理部は、
調整開始時のコンパレータの出力がHレベルの場合は、HレベルをLレベルに反転する方向に前記デジタル値を1ビット単位に変化させ、HレベルからLレベルに反転したときのデジタル値または反転直前のデジタル値に固定し、
調整開始時のコンパレータの出力がLレベルの場合は、LレベルをHレベルに反転する方向にデジタル値を1ビット単位に変化させ、LレベルからHレベルに反転したときのデジタル値または反転直前のデジタル値に固定する。
【0025】
本発明の別の形態にあっては、電源供給線を兼ねた伝送線に負荷が負荷電流を流している状態で、子機からの伝送電流の有無を検出する親機の伝送入力回路に於いて、
前記伝送線からの線路電流を入力して線路電流検出電圧Viを生成する電流検出抵抗と、
デジタル値に応じて任意の調整電圧Vbを発生するデジタルアナログ変換器と、
入力端子の一方に電流検出抵抗に生成した線路電流検出電圧Viを入力すると共に、入力端子の他方にデジタルアナログ変換器で発生した調整電圧Vbを入力し、線路電流検出電圧Viから調整電圧Vbを差し引いた補正検出電圧Vcを出力するアンプと、
所定の基準電圧Vrを直列抵抗により分圧して所定の分圧電圧Veを出力する分圧回路と、
分圧回路のグランド側に挿入され、スイッチオンにより分圧回路を形成して分圧電圧Veを出力させ、スイッチオフにより分圧回路のグランド側を切り離して基準電圧Vrをそのまま出力させるスイッチと、
入力端子の一方にアンプから出力された補正検出電圧Vcを入力すると共に、入力端子の他方に分圧回路からの基準電圧Vrを入力し、基準電圧Vrを越える補正検出電圧Vcの成分を伝送電流検出信号として出力するコンパレータと、
子機からの伝送電流Iaの空きタイミングで、スイッチをオンして分圧回路から分圧電圧Veを出力させた状態で、アンプから出力された補正検出電圧Vcを、分圧電圧Veに一致させるようにデジタルアナログ変換器からの調整電圧Vbを調整する第1調整処理部と、
第1調整処理部による調整後に、スイッチをオフして、分圧回路を基準電圧Vrの出力状態に固定する第2調整処理部と、
を備えたことを特徴とする。
【0026】
ここで、スイッチのオン時に分圧回路から出力する分圧電圧Veに対し、スイッチのオフ時に分圧回路から出力する基準電圧Vrを、伝送電流Iaに対応した伝送電流検出電圧Vaの略半分となる一定電圧(Va/2)だけ増加させるように分圧回路を構成する。
【0027】
第1調整処理部は、デジタルアナログ変換器に対するデジタル値を、1ビット変化でコンパレータの出力が反転するデジタル値又は反転直前のデジタル値に調整して補正検出電圧Vcを分圧電圧Veに一致させる。
【0028】
更に詳細には、第1調整処理部は、
調整開始時のコンパレータの出力がHレベルの場合は、HレベルをLレベルに反転する方向にデジタル値を1ビット単位に変化させ、HレベルからLレベルに反転したときのデジタル値または反転直前のデジタル値に固定し、
調整開始時のコンパレータの出力がLレベルの場合は、LレベルをHレベルに反転する方向にデジタル値を1ビット単位に変化させ、LレベルからHレベルに反転したときのデジタル値または反転直前のデジタル値に固定する。
【0029】
本発明の他の形態にあっては、デジタルアナログ変換器に替えてデジタル可変抵抗器を設けるようにしても良い。
【発明の効果】
【0030】
本発明によれば、子機からの伝送電流がなく、負荷電流のみが流れている調整タイミングで、負荷電流検出電圧からデジタルアナログ変換器の調整電圧を差し引いたアンプから出力される補正検出電圧をコンパレータの基準電圧に一致するようにデジタルアナログ変換器からの調整電圧を調整(第1調整処理)し、続いて補正検出電圧が伝送電流検出電圧の略半分となる一定電圧だけ低い電圧となるようにデジタルアナログ変換器からの調整電圧を調整(第2調整処理)しているため、負荷電流の如何にかかわらず、補正検出電圧に子機からの伝送電流検出電圧が含まれた場合、伝送電流検出電圧に対応した補正検出電圧の変化分の略半分の位置にコンパレータの基準電圧が位置することとなり、これによって子機から送出される伝送電流を正確に検出することができる。
【0031】
また、本発明の別の形態にあっては、コンパレータに対しスイッチのオン、オフで分圧電圧と基準電圧を切替入力する分圧回路を設け、負荷電流検出電圧からデジタルアナログ変換器の調整電圧を差し引いたアンプから出力される補正検出電圧を、スイッチオンによるコンパレータに設定した分圧電圧に一致するようにデジタルアナログ変換器の調整電圧を調整(第1調整処理)した後、スイッチのオフ(第2調整処理)によって伝送電流検出電圧の略半分となる一定電圧だけ高い基準電圧へ切替えており、デジタルアナログ変換器の調整処理が1回で済むことからソフトウェアによる調整処理をより簡単に行うことができる。
【発明を実施するための最良の形態】
【0032】
図1は本発明が適用される監視システムにおける受信機の構成をアナログ型感知器及び中継器と共に示したブロック図である。図1において、本発明が適用される監視システムは、親機としての受信機10から警戒区域に向けて引き出された伝送線12a,12bに、子機としてアナログ型感知器14及び中継器16を設けている。
【0033】
アナログ型感知器14及び中継器16は、受信機10との間で上り信号及び下り信号による伝送機能を備えており、アナログ型感知器14及び中継器16には1つの伝送回線当たり、例えば127アドレスを最大アドレスとする固有のアドレスが予め割り当てられている。
【0034】
アナログ型感知器14は火災による煙濃度または温度を検出し、検出した値をアナログデータとして受信機10に伝送し、受信機10側で受信した煙濃度または温度のアナログデータから火災を判断して警報するようにしている。
【0035】
一方、中継器16は伝送機能を持たないオンオフ型感知器20を伝送線12a,12bに接続するために設けられている。中継器16は受信機10との間で伝送機能を持ち、中継器16から引き出された感知器回線18a,18bにオンオフ型感知器20を接続している。オンオフ型感知器20は火災を検出すると、感知器回線18a,18b間に発報電流を流し、この発報電流を中継器16で受信し、火災発報データを受信機10に伝送する。
【0036】
ここで受信機10から子機となるアナログ型感知器14及び中継器16に対する下り信号は、電圧モードで伝送している。例えば受信機10は一定のポーリング周期で子機アドレスを順次指定してポーリング信号を伝送しており、このポーリング信号は伝送線12a,12bの電圧を例えば18ボルトと30ボルトの間で変化させる電圧パルスとして伝送される。
【0037】
これに対し、アナログ型感知器14及び中継器16からの上り信号は電流モードで伝送される。即ち電流モードにあっては、伝送線12a,12b間に伝送データのビット1のタイミングで信号電流を流し、いわゆる電流パルス列として上り信号が受信機10に伝送され、このとき伝送電流が流れる。
【0038】
また伝送線12a,12bは、子機となるアナログ型感知器14及び中継器16に対する電源供給線として使用されている。即ち伝送線12a,12bは、電圧モードによる下り信号の伝送時にあっても18ボルトから30ボルトの範囲で電圧を変動させており、最低でも18ボルトの電圧供給が行われていることから、これによって子機側に電源供給を継続的に行っている。
【0039】
中継器16から引き出されている感知器回線18a,18bに対しても、伝送線12a,12bから行われた電源供給が中継器16を経由して同時に行われ、オンオフ型感知器20に電源を供給している。
【0040】
受信機10にはCPU22が設けられ、CPU22に対しては伝送回路部24が設けられ、伝送回路部24より伝送線12a,12bが引き出されている。
【0041】
伝送回路部24には伝送出力回路26と本発明の伝送入力回路28が設けられている。伝送出力回路26は、CPU22からの例えばポーリングなどのコマンド指示に基づき、電圧モードで下り信号を伝送線12a,12bに出力する。
【0042】
本発明の伝送入力回路28は、子機となるアナログ型感知器14または中継器16からの電流モードによる上り信号、即ち伝送電流を受信し、伝送電流検出信号をCPU22に出力し、火災警報動作を行わせる。
【0043】
CPU22に対しては、表示部30、操作部32、記憶部34及び移報部36が設けられ、火災監視に必要な各種の警報出力、警報表示、操作、監視情報の記憶、移報信号の出力などができるようにしている。
【0044】
アナログ型感知器14には、CPU38、センサ部40及び伝送回路部42が設けられている。センサ部40は火災による煙濃度あるいは温度などを検出してCPU38に出力する。
【0045】
伝送回路部42は、受信機10から自己アドレスを指定したポーリングコマンドの下り信号を受信し、CPU38に対し正常であれば、正常を示す応答上り信号を電流モードで受信機10に送信する。CPU38は火災を検出すると、自己アドレスを指定したポーリングコマンドの応答として火災割込みの上り信号として火災発報信号を受信機10に伝送する。
【0046】
中継器16には、CPU44、発報受信部46及び伝送回路部48が設けられている。発報受信部46からは感知器回線18a,18bが引き出され、そこにオンオフ型感知器20を負荷として接続している。
【0047】
オンオフ型感知器20が火災を検出すると、感知器回線18a,18b間に発報電流を流し、この発報電流を発報受信部46で受信してCPU44に出力し、CPU44は伝送回路部48により、自己アドレスを指定したポーリングコマンドの応答として火災割込みの上り信号を受信機10に伝送する。
【0048】
また中継器16は、アナログ型感知器14と同様、受信機10からの自己アドレスを指定したポーリングコマンドの下り信号を受信すると、異常がなければ、正常を示す上り信号を電流モードで受信機10に伝送する。
【0049】
更に、受信機10と子機との間の伝送処理を詳細に説明すると次のようになる。受信機10は、通常の監視時にあっては、子機アドレスを順次指定した正常監視用のポーリングコマンドを送信しており、アナログ型感知器14及び中継器16は自己の設定アドレスに一致するポーリングコマンドを受信すると、正常監視応答を行う。このため受信機10にあっては、ポーリングコマンドに対し応答がなかった子機となるアナログ型感知器14又は中継器16の障害を検出することができる。
【0050】
アナログ型感知器14は、受信機10の全ての感知器アドレスに対するポーリングコマンドの送信周期ごとに繰り返し出力される一括AD変換コマンドを受信した際に、内蔵した火災検出機構における煙濃度や温度などのアナログ検出データをサンプリングし、予め定めた火災レベルと比較し、火災レベルを超えたときに火災を検出するようにしている。
【0051】
アナログ型感知器14で一括AD変換コマンドに基づくサンプリング結果から火災を判断した場合には、その後の自己の感知器アドレスを指定したポーリングコマンドのタイミングで、受信機10に対し割込信号を送信する。割込信号は応答ビットをオール1とするような通常は使用されない信号を送る。
【0052】
中継器16も受信機10からの一括AD変換コマンドに基づき発報受信部46による受信状態をサンプリングし、発報受信を検出した場合は、その後の自己の感知器アドレスを指定したポーリングコマンドのタイミングで、受信機10に対し割込信号を送信する。
【0053】
受信機10はアナログ型感知器14又は中継器16からの割込信号を受信すると、グループ検索コマンドを発行して、火災検出したアナログ型感知器14又は中継器16を含むグループからの割込応答を受信してグループを判別し、続いて、判別したグループに含まれる個々のアナログ型感知器や中継器に対し、順次アドレスを指定したポーリングを行い、火災応答(アナログデータや火災発報データ)を受けることで、火災を検出したアナログ型感知器14又は中継器16の感知器アドレスを認識し、火災警報動作を行うことになる。
【0054】
伝送線12a,12bに接続される最大127台のアナログ型感知器14及び中継器16は、例えば8台ごとにグループアドレスが設定されており、受信機10からのグループ検索コマンドに対し、火災を検出している感知器が含まれるグループから割込応答が行われ、火災を検出しているアナログ型感知器14又は中継器16を含むグループを特定できるようにしている。
【0055】
図2は本発明による伝送入力回路の第1実施形態を示した回路図である。図2において、受信機10に設けられた伝送入力回路28は、電流検出抵抗R0、オペアンプ48、DAコンバータ(デジタルアナログ変換器)50、コンパレータ52、基準電圧源54、オペアンプ48の入力抵抗R1と帰還抵抗R2、及びコンパレータ52の出力のプルアップ抵抗R3で構成される。
【0056】
受信機10から引き出された伝送線12aには所定の電源電圧Vccが印加されており、伝送線12a,12b間には、図1に示したように、子機としてのアナログ型感知器14や中継器16が接続されており、主に中継器16に設けている感知器回線18a,18bに接続したオンオフ型感知器20の消費電流に伴う負荷電流Izが伝送線12bから流れており、受信機10からのポーリングなどによるアナログ感知器14及び中継器16からの正常応答などに伴う伝送電流Iaが一定周期で流れている。
【0057】
電流検出抵抗R0は、伝送線12bから流れ込む電流に応じた線路電流検出電圧Viを発生する。子機が伝送電流Iaを出力しない状態にあっては、負荷電流Izが基底的に流れ込んでおり、したがって電流検出抵抗R0は負荷電流Izに応じた負荷電流検出電圧Vzを発生する。
【0058】
この状態で負荷電流Izに上乗せする形で子機からの伝送電流Iaが流れ、このとき電流検出抵抗R0には負荷電流検出電圧Vzに伝送電流検出電圧Vaを加えた線路電流検出電圧Vi、即ち
Vi=Vz+Va
が発生する。
【0059】
オペアンプ48は電流検出抵抗R0に発生した線路電流検出電圧Viをプラス入力端子に入力し、マイナス入力端子に対してはDAコンバータ50から調整電圧Vbを入力している。オペアンプ48は入力抵抗R1及び帰還抵抗R2によって増幅率が例えば1に設定されたバッファアンプとして動作し、線路電流検出電圧Viから調整電圧Vbを差し引いた補正検出電圧Vc、即ち
Vc=Vi−Vb
を出力する。
【0060】
オペアンプ48から出力された補正検出電圧Vcはコンパレータ52のマイナス入力端子に入力され、プラス入力端子に入力している基準電圧源54からの基準電圧Vrと比較される。即ち、補正検出電圧Vcが基準電圧Vr未満であればコンパレータ52はHレベル出力を生じており、補正検出電圧Vcが基準電圧Vr以上になるとコンパレータ52はLレベル出力に反転する。
【0061】
CPU22には、プログラムの実行により実現される機能として第1調整処理部56と第2調整処理部58が設けられている。第1調整処理部56と第2調整処理部58は、子機からの伝送電流Iaが流れていない空きタイミング即ち負荷電流Izのみが入力しているタイミングで、調整処理を実行する。
【0062】
第1調整処理部56は、オペアンプ48から出力された線路電流検出電圧Vi、即ち、この場合には負荷電流Izのみであることから、負荷電流検出電圧VzからDAコンバータ50による調整電圧Vbを差し引いた補正検出電圧Vc、即ち
Vc=Vz−Vb
を、コンパレータ52に設定している基準電圧源54からの基準電圧Vrに一致させるように、DAコンバータ50からの調整電圧Vbを調整する。
【0063】
具体的には、第1調整処理部56は、DAコンバータ50に対するデジタル値を1ビットずつ変化させて、コンパレータ52の出力が反転したときのデジタル値または反転直前のデジタル値に調整することで、補正検出電圧Vc(=Vz−Vb)を基準電圧Vrに一致させる。
【0064】
更に詳細には、例えば調整開始時にDAコンバータ50から出力される調整電圧Vbが0ボルトの初期値にあったとすると、このときのオペアンプ48から出力される補正検出電圧Vcは負荷電流検出電圧Vzと同じで基準電圧Vrより大きく、コンパレータ52の出力はLレベルとなっている。
【0065】
コンパレータ52の出力がLレベルのときにはDAコンバータ50からの調整電圧Vbが小さいことから、第1調整処理部56はDAコンバータ50に対するデジタル値を1ビット単位に増加させ、コンパレータ52の出力がLレベルからHレベルに反転したとき、反転したときのデジタル値または反転直前のデジタル値に固定し、このときの調整電圧Vbにより、オペアンプ48から出力される補正検出電圧Vcが基準電圧Vrに一致した状態となる。
【0066】
逆に、調整開始時に補正検出電圧Vcが基準電圧Vrより低かった場合には、コンパレータ52の出力はHレベルにあり、この場合にはDAコンバータ50のデジタル値を1ビット単位に減少させるように変化させて調整電圧Vbを順次下げ、補正検出電圧Vcを上げていく。
【0067】
このDAコンバータ50による調整電圧Vbの1ビット単位の減少に伴う補正検出電圧Vcの増加で、コンパレータ52の出力がHレベルからLレベルに反転したとき、このときのDAコンバータ50に対するデジタル値または反転直前のデジタル値に固定し、これによって補正検出電圧Vcを基準電圧Vrに一致させることができる。
【0068】
第2調整処理部58は、第1調整処理部56による調整が完了したときに動作し、第1調整処理部56により、基準電圧Vrに一致するように調整された補正検出電圧Vcを、伝送電流Iaに対応した伝送電流検出電圧Vaの1/2となる一定電圧(Va/2)だけ低下させた補正検出電圧Vcとなるように、DAコンバータ50からの調整電圧Vbを調整する。
【0069】
これによって、その後、入力する子機からの伝送電流Iaに応じた伝送電流検出電圧Va分の増加に対し、基準電圧Vrは増加した線路電流検出電圧Vaのほぼ半分となる位置に設定され、これによって線路電流Iaをコンパレータ52により確実に検出することができる。
【0070】
図3は図2の第1実施形態における各部の信号波形を示したタイムチャートである。即ち図3(A)は線路電流検出抵抗R0に発生する線路電流検出電圧Viであり、子機からの伝送電流Iaのない空きタイミングでは、基底的に流れる負荷電流Izに対応した負荷電流検出電圧Vzが発生している。この状態で子機からの伝送電流Iaが流れると、負荷電流検出電圧Vzに上乗せする形で伝送電流検出電圧Va分の増加となったパルス電圧が検出される。
【0071】
図3(B)はDAコンバータ50から出力される調整電圧Vbである。また図3(C)はコンパレータ52に入力するオペアンプ48から出力された補正検出電圧Vc及び基準電圧Vrを示している。更に図3(D)はコンパレータ52の出力である。
【0072】
図3において、図2のCPU22に設けた第1調整処理部56及び第2調整処理部58による調整処理を説明すると、次のようになる。
【0073】
まず第1調整処理部56は、伝送線12bに伝送電流Iaが流れていない空きタイミングとなる時刻t1で調整処理を開始し、オペアンプ48から出力される補正検出電圧Vcを基準電圧Vrに一致させるように、DAコンバータ50からの調整電圧Vbを調整する。
【0074】
なお、調整開始時にDAコンバータ50からの調整電圧Vbは0ボルトの初期値にあったものとする。また、このときの負荷電流検出電圧Vzは基準電圧Vrより高めになっていたとする。
【0075】
時刻t1の調整開始時にあっては、調整電圧Vb=0ボルトであることから、オペアンプ48から出力される補正検出電圧VcはVc=Vzであり、基準電圧Vrを上回っていることからコンパレータ52の出力はLレベルとなっている。したがって第1調整処理部56は、補正検出電圧Vcを下げるために、DAコンバータ50に対し1ビット単位に増加させるデジタル値を設定し、これに伴い、オペアンプ48に対する調整電圧Vbが1ビット単位に増加され、出力される調整電圧Vbを順次増加させる。
【0076】
調整電圧Vbが増加すると、オペアンプ48からは、そのときの負荷電流検出電圧Vzから調整電圧Vbを差し引いた補正検出電圧Vcが出力されるため、補正検出電圧Vcは、図3(C)に示すように基準電圧Vrに向かって減少する。
【0077】
時刻t2で、DAコンバータ50における1ビット変化に伴う調整電圧Vbの上昇で、逆に補正検出電圧Vcが低下して基準電圧Vrを下回ると、コンパレータ52の出力が、それまでのLレベルからHレベルに反転する。これによって第1調整処理部56は、補正検出電圧Vcが基準電圧Vrに一致したことを判別して調整処理を終了する。
【0078】
続いて時刻t3〜t4で、第2調整処理部58がDAコンバータ50に対するデジタル値の調整により、コンパレータ52に対する補正検出電圧Vcを伝送電流検出電圧Vaの半分となる一定電圧(Va/2)だけ低下させる調整処理を行う。
【0079】
即ち第2調整処理部58は、DAコンバータ50に対するデジタル値を増加させ、調整電圧Vbを図3(B)に示すように伝送電流検出電圧Vaの半分の(Va/2)だけ増加させ、これに伴い、図3(C)に示すように、コンパレータ52に対するオペアンプ48から出力される補正検出電圧Vcが(Va/2)だけ低下させることになる。
【0080】
次に調整処理が終了した後の時刻t5〜t6に亘り、子機から例えば10ビットデータ「1011010001」に対応した伝送電流Iaが出力され、伝送電流検出電圧Vaが得られたとする。この伝送電流検出電圧Vaは負荷電流Vzに上乗せして流れることで、線路電流検出電圧ViはVi=(Vz+Va)となり、オペアンプ48における調整電圧Vbの減算により一定電圧(Va/2)だけ低下された補正検出電圧Vcとしてコンパレータ52に入力する。
【0081】
このため図3(C)に示すように、コンパレータ52に入力する補正検出電圧Vcにおける線路電流検出電圧Vaの変化分のほぼ中央に基準電圧Vrが位置し、これによって、より正確に線路電流検出電圧Viを検出することができる。
【0082】
即ちコンパレータ52は、補正検出電圧Vcが基準電圧Vr以上であればLレベル出力を生じ、基準電圧Vrより小さければHレベル出力を生じ、したがって図3(D)に示すように、伝送電流検出電圧Vaを反転した伝送電流検出信号、例えば「0100101110」の10ビットデータをCPU22に入力することになる。
【0083】
図4は図2の第1実施形態における負荷電流が安定している場合の各部の信号波形を示したタイムチャートである。図4(A)は線路電流検出電圧Vi、図4(B)はコンパレータ52の入力、図4(C)は調整タイミング、更に図4(D)はコンパレータ52の出力である。
【0084】
図4(A)に示すように、この例では伝送線12bから流れ込む負荷電流Izに対応した負荷電流検出電圧Vzは一定であり、ここに上乗せする形で伝送電流Iaによる伝送電流検出電圧Vaが周期的に発生している。
【0085】
このように負荷電流Vzが一定の場合には、例えば受信機10からのポーリングに伴う子機側からの正常応答のデジタル電流の応答周期に対し、例えば1周期おきに図4(A)に示すように調整タイミングを設定して調整処理を行っている。
【0086】
図4における最初の調整タイミングは図3の場合と同じであり、その後、周期的な伝送電流の出力に対し1周期おきに調整タイミングを設定している。このような調整により、図4(B)に示すように、コンパレータ52にオペアンプ48から入力する補正検出電圧Vcに含まれる線路電流検出電圧Vaに対し、基準電圧Vrがそのほぼ半分となる位置に調整され、確実に子機からの伝送電流Iaに対応した伝送電流検出電圧Vaをコンパレータ52により検出することができる。
【0087】
ここで親機である受信機10と子機であるアナログ方感知器14や中継器16との間のデータ伝送速度を19200bpsとした場合、子機からの伝送電流の送信周期は4.3ミリ秒となり、これに対し調整処理に要する時間は0.2〜0.3ミリ秒と極く短い時間済むが、図12にあっては、説明を分かり易くするために、調整時間を長くして示している。
【0088】
図5は図2の第1実施形態における負荷電流が変動している場合の各部の信号波形を示したタイムチャートである。図5(A)に示すように、この場合には伝送線に流れる負荷電流Izの変動に伴い、負荷電流検出電圧Vzが時間の経過に伴い緩やかに変動しており、これに上乗せする形で子機からの伝送電流Iaによる伝送電流検出電圧Vaが発生している。
【0089】
このように負荷電流Izが変動する場合には、図5(C)に示す調整タイミングとしては、伝送電流出力周期の間の空き時間のすべてについて調整を行うようにしている。
【0090】
このような調整タイミングの設定により、図5(B)のコンパレータ52に対する入力に示すように、負荷電流検出電圧Vzが変動しても、調整処理によって、調整直後におけるオペアンプ48からの補正検出電圧Vcは常に基準電圧Vrに対し(Va/2)だけ低い電圧に調整され、その後、次の調整までの間に負荷電流検出電圧Vzに変動があるが、その間も伝送電流検出電圧Vaは基準電圧Vrに対し、その変化分の中央付近に位置しており、負荷電流の緩やかに変動に対し確実に伝送電流を検出することができる。
【0091】
図6は図2の第1実施形態に設けた第1調整処理部56及び第2調整処理部58による調整処理を示したフローチャートである。図6において、まずステップS1で伝送電流が流れずに負荷電流Izのみが流れている調整タイミングか否かを判別し、調整タイミングを判別すると、ステップS2に進み、コンパレータ52の出力がLレベルか否かチェックする。
【0092】
コンパレータの出力がLレベルであった場合には、このときオペアンプ48からの補正検出電圧Vcは基準電圧Vrより高いことから、補正検出電圧Vcを下げるためにはオペアンプ48に対する調整電圧Vbを上げる必要があり、したがってステップS3に進み、DAコンバータ50を1ビット単位に増加させて、調整電圧Vbを増加させる。
【0093】
続いてステップS4でコンパレータ52の出力が反転したか否かチェックし、コンパレータ52の出力が反転するまで、ステップS2,S3の処理により、DAコンバータ50に対するデジタル値を1ビット単位に順次増加させて、調整電圧Vbを増加させる処理を繰り返す。
【0094】
ステップS4でコンパレータの出力がLレベルからHレベルに反転することを判別すると、このとき補正検出電圧Vcが基準電圧Vrに一致するように調整電圧Vbが調整されたと判断し、ステップS6に進み、第2調整処理部58による処理として、DAコンバータ50の出力を伝送電圧検出電圧Vaの半分となる一定電圧(Va/2)だけ増加させる処理を行い、これによって基準電圧Vrに一致したオペアンプ48からの補正検出電圧Vcを一定電圧(Va/2)だけ低下させ、一連の調整処理を終了する。
【0095】
一方、ステップS2でコンパレータの出力がHレベルであった場合には、このときオペアンプ48から出力されている補正検出電圧Vcは基準電圧Vrより小さいことから、補正検出電圧Vcを増加させるために調整電圧Vbを下げる必要があり、そこでステップS5に進み、DAコンバータ50のデジタル値を1ビット単位にダウンさせ、調整電圧Vbを順次減少させる。
【0096】
続いてステップS4でコンパレータの出力がHレベルからLレベルに反転したか否かチェックし、Lレベルに反転するまで、ステップS2,S5の処理を繰り返す。ステップS4でコンパレータの出力反転が判別されると、このときオペアンプ48からの補正検出電圧Vcが基準電圧Vrに一致したと判断し、ステップS6でDAコンバータ50からの調整電圧Vbを一定電圧Va/2だけ増加させる調整を行い、これによって基準電圧Vrに一致したオペアンプ48からの補正検出電圧Vcを一定電圧(Va/2)だけ低下させ、一連の調整処理を終了する。
【0097】
図7は本発明による伝送入力回路の第2実施形態を示した回路図である。この第2実施形態にあっては、図2の第1実施形態に設けたDAコンバータ50に代えてデジタル可変抵抗器60を設けたことを特徴とする。
【0098】
デジタル可変抵抗器60は、CPU22からのデジタル値、具体的にはアップカウントパルスまたはダウンカウントパルスの出力により、調整電圧Vbを調整することができる。
【0099】
図8は図7の第2実施形態に設けたデジタル可変抵抗器の回路構成を示したブロック図である。図8において、デジタル可変抵抗器60は、直列抵抗アレイ62、アップダウンカウンタ66、不揮発メモリ68、制御回路70及びデコーダ72を備えている。
【0100】
直列抵抗アレイ62は所定の抵抗値を持つ固定抵抗rを所定数、直列接続しており、直列接続回路の両端及び抵抗接続間のそれぞれにMOS−FETなどを用いたスイッチ64を接続し、他端を共通接続している。
【0101】
直列抵抗アレイ62の直列抵抗回路の一端からは電源端子72が取り出され、他端からはグランド端子74が取り出され、更にスイッチ64を介して接続した共通側からはワイパー端子76が取り出されている。
【0102】
直列抵抗アレイ62はスイッチ64のいずれか1つをデコーダ72の出力によりオンすることで、例えば256段階に亘り抵抗値を切り替えることができ、これに対応して電源端子72とグランド端子74間に印加している直流電圧を256段階の任意の選択段階の電圧として出力することができる。
【0103】
デコーダ72に対してはアップダウンカウンタ66が設けられており、アップダウンカウンタ66は制御端子78に対する制御信号としてのカウント信号によりアップカウントまたはダウンカウントを最小値から最大値の間で行う。アップダウンカウンタ66にカウントされた2進データはデコーダ72で例えば1〜256段階の10進データに変換され、デコーダ72から10進データに対応した位置のスイッチ64をオンすることで、デコーダ72で設定した値(段数)に対応した電圧をワイパー端子76から取り出すことができる。
【0104】
制御回路70はアップダウンカウンタ66及びデコーダ72のタイミング制御などを行っている。また不揮発メモリ68が設けられ、不揮発メモリ68にはアップダウンカウンタ66の値が記憶される。
【0105】
このため、デジタル可変抵抗器60の電源が断たれても、不揮発メモリ68にそのときのアップダウンカウンタ66の値が保持されているため、次に電源を投入したときの初期値として不揮発メモリ68の値がアップダウンカウンタ66にセットされ、これによって、電源を切っても、そのときの調整値を保持することができる。なお電源を切っても調整値を保持する必要がない場合には、不揮発メモリ68を設ける必要はない。
【0106】
図9は図7の第2実施形態における調整処理を示したフローチャートである。この調整処理は基本的に、図6に示した第1実施形態の調整処理と同じであるが、図6のステップS3,S5に対応した図9のステップS13,S15の処理において、DAコンバータ50に代えて、デジタル可変抵抗器60のアップまたはダウンを1ビット単位に行っている点が相違する。
【0107】
またデジタル可変抵抗器60を用いた場合、ステップS16におけるデジタル可変抵抗器60の出力を一定電圧(Va/2)だけ低下させる処理として、この電圧低下に相当するデジタル値のダウンカウントを必要とする分だけ、DAコンバータ50が単に所定の低下させるためのデジタル値を1回でセットする処理に比べ、調整処理に時間がかかることになる。
【0108】
図10は本発明による伝送入力回路の第3実施形態を示した回路図である。この第3実施形態にあっては、第1調整処理部56による処理終了後の第2調整処理部58の処理として、DAコンバータのデジタル値の変更ではなく、スイッチと抵抗回路網によって伝送電流検出電圧Vaの半分となる一定電圧(Va/2)の変化を作り出すようにして、ソフトウェア側の処理を簡単にしたことを特徴とする。
【0109】
図10において、受信機10に設けられた伝送入力回路28は、電流検出抵抗R0、オペアンプ48、DAコンバータ50、コンパレータ52、基準電圧源54、プルアップ抵抗R3を備えており、この点は図2の第1実施形態と基本的に同じであるが、第3実施形態にあっては、コンパレータ52の基準電圧側のプラス入力端子に対し、スイッチ80と抵抗R4,R5を直列接続した分圧回路82を設けたことを特徴とする。
【0110】
即ち、コンパレータ52のプラス入力端子に対しては、基準電圧源54からの基準電圧Vrが抵抗R4とR5を直列接続した分圧回路82の分圧点から入力接続されており、分圧回路82にあっては、抵抗R5とグランド側との間にトランジスタやMOS−FETなどのスイッチ80を設けている。
【0111】
スイッチ80は第1調整処理部56による調整の際にはオンされ、抵抗R4,R5の直列接続による分圧回路82を有効とし、基準電圧Vrを抵抗R4,R5で分圧した所定の分圧電圧Veをコンパレータ52に設定する。
【0112】
第1調整処理部56による調整が済むと、第2調整処理部58がスイッチ80を図示のようにオフに切り替えることで、分圧回路82をグランド側から切り離し、これによって基準電圧源54からの基準電圧Vrをそのままコンパレータ52に設定するようにしている。
【0113】
ここで分圧回路82の基準電圧Vrは、分圧電圧Veに伝送電流検出電圧Vaの半分の一定電圧(Va/2)を加算した電圧になるように、即ち
Vr=Ve+Va/2
の関係となるように、抵抗R4,R5の値を決めている。
【0114】
図11は図10の第2実施形態における各部の信号波形を示したタイムチャートであり、図11(A)は線路電流検出電圧Vi、図11(B)はDAコンバータ50から出力される調整電圧Vb、図11(C)はコンパレータ52に対する入力、図11(D)はコンパレータ52の出力を示している。
【0115】
まず伝送電流Iaが流れずに負荷電流Izのみが流れて、負荷電流検出電圧Vzが基底的に発生している空きタイミングとなる時刻t1〜t3で、第1調整処理部56及び第2調整処理部58による調整処理を行う。
【0116】
ここで時刻t1の調整開始時に、第1調整処理部56はスイッチ80をオンすることで分圧回路82を有効とし、コンパレータ52のプラス入力端子に分圧電圧Veを設定した状態とする。
【0117】
このようにコンパレータ52により分圧電圧Veが設定されると、このときのオペアンプ48からの補正検出電圧Vcは分圧電圧Veより高いことから、コンパレータ52の出力はLレベルに反転する。
【0118】
続いて時刻t2で、第1調整処理部56は、コンパレータ52の出力がLレベルとなって補正検出電圧Vcが分圧電圧Veより高いことを判別し、この場合には、補正検出電圧Vcを下げて分圧電圧Veに一致させるために、DAコンバータ50からの調整電圧Vbを増加させるようにデジタル値を1ビット単位で増加させる。
【0119】
このDAコンバータ50からの調整電圧Vbの増加に伴い、補正検出電圧Vcが低下して分圧電圧Veを時刻t3で下回ると、コンパレータ52の出力がLレベルからHレベルに反転し、これによって第1調整処理部56は、補正検出電圧Vcが分圧電圧Veに一致したことを判別できる。
【0120】
続いて時刻t4で第2調整処理部58がスイッチ80をオフに切り替える。スイッチ80をオフに切り替えると、分圧回路82のグランド側が切り離されて分圧機能が失われ、基準電圧源54からの基準電圧Vrが抵抗R4を介して、そのままコンパレータ52のプラス入力端子に設定される。即ち、時刻t4におけるスイッチ80のオフにより、コンパレータ52のプラス入力端子に対する分圧電圧Veは基準電圧Vrに増加する。
【0121】
ここで第3実施形態にあっては、分圧電圧Veから基準電圧Vrへの電圧変化、即ち(Vr−Ve)が、線路電流Iaの伝送電流検出電圧Vaの半分、即ち
(Vr−Ve)=(Va/2)
となるように、基準電圧Vr、分圧回路82の抵抗R4,R5の値を決めている。
【0122】
したがってスイッチ80をオフすると、図11(C)に示すように、分圧電圧Veから一定電圧(Va/2)だけ増加した基準電圧Vrがコンパレータ52に設定されることになる。
【0123】
このようにして時刻t1〜t4に亘る調整処理が終了すると、時刻t5〜t6に示すように、子機からの伝送電流Iaによる伝送電流検出電圧Vaがパルス的に負荷電流検出電圧Vzに重畳して入力し、オペアンプ48で調整電圧Vbを差し引いた補正検出電圧Vcとすることで、補正検出電圧Vcにおける線路電流検出電圧Viの変化分のほぼ中央にコンパレータ52に対する基準電圧Vrが位置し、これによって線路電流を正確に検出することができる。
【0124】
図12は図10の第3実施形態における負荷電流が安定している場合の各部の信号波形を示したタイムチャートであり、図12(A)は線路電流検出電圧Vi、図12(B)はコンパレータ52の入力、図12(C)は調整タイミング、図12(D)はコンパレータ52の出力である。
【0125】
このように、負荷電流Izに対応した負荷電流検出電圧Vzが安定している場合には、例えば親機からのポーリングに対する子機からの順次応答の伝送電流の空きタイミングにつき、1周期おきに図12(C)に示すように調整タイミングを設定している。図12(B)のコンパレータ52の入力から明らかなように、調整処理によって基準電圧Vrは伝送電流検出電圧Vaのほぼ半分の位置に設定され、これによって負荷電流Izに上乗せする形で流れる伝送電流Iaを正確に検出することができる。
【0126】
図13は図10の第3実施形態における負荷電流が変動している場合の各部の信号波形を示したタイムチャートである。図13(A)の線路電流検出電圧Viに示すように、この例では、負荷電流Izの変動に伴い、基底的に流れる負荷電流検出電圧Vzが緩やかに変動し、そこに上乗せする形で伝送電流Iaに対応した伝送電流検出電圧Vaが発生している。
【0127】
このように負荷電流検出電圧Vzが変動する場合には、図13(C)に示すように、伝送電流Iaの空きタイミングのすべてを調整タイミングとしている。各調整タイミングにおける調整処理は、図10のスイッチ80をオンして分圧電圧Veをコンパレータ52に設定し、オペアンプ48からの補正検出電圧Vcを分圧電圧Veに一致させるようにDAコンバータ50からの調整電圧Vbを調整した後、この一致をコンパレータ52の反転で判別した後、スイッチ80をオフとして、コンパレータ52に対する分圧電圧Veの設定から基準電圧Vrの設定に切り替えている。
【0128】
このように、負荷電流検出電圧Vzが変動しても、各調整タイミングごとにDAコンバータ50が調整電圧Vbを調整して、負荷電流検出電圧Vzの変動分を打ち消すように補正検出電圧Vcを補正する調整を行い、この結果、負荷電流検出電圧Vzに重畳する形で発生する伝送電流検出電圧Vaのほぼ半分に基準電圧Vrを位置させ、より正確に伝送電流Iaを検出することができる。
【0129】
図14は図10の第3実施形態における調整処理を示したフローチャートである。図14において、まずステップS21で伝送電流が流れずに負荷電流のみが流れている調整タイミングであることを判別すると、ステップS22に進み、スイッチ80をオンしてコンパレータ52に対し分圧電圧Veを設定する。
【0130】
続いてステップS23でコンパレータ52の出力がLレベルか否かチェックし、分圧電圧Veより補正検出電圧Vcが高い場合にはコンパレータ52の出力はLレベルになることから、補正検出電圧Vcを減少させるため、DAコンバータ50からの調整電圧Vbを増加させるように、ステップS24に進み、DAコンバータ50のデジタル値を1ビット単位でアップさせる。
【0131】
続いてステップS25でコンパレータ52の出力が反転したか否かチェックし、コンパレータ52の出力がLレベルからHレベルに反転するまで、ステップS23,S24の1ビット単位のダウンを繰り返す。ステップS25でコンパレータ出力がHレベルに反転したことが判別されると、補正検出電圧Vcが分圧電圧Veに一致したものと判断し、ステップS27に進んでスイッチ80をオフすることで、コンパレータ52に対し分圧電圧Veより(Va/2)だけ高い基準電圧Vrを設定して調整処理を終了する。
【0132】
一方、ステップS23でコンパレータの出力がHレベルであった場合には、分圧電圧Veに対し補正検出電圧Vcの方が低いことから、補正検出電圧Vcを増加させるために、ステップS26でDAコンバータを1ビット単位にダウンして調整電圧Vbを低下させる。
【0133】
続いてステップS25でコンパレータ52の出力がHレベルからLレベルに反転したか否かチェックし、Lレベルへの反転を判別すると、補正検出電圧Vcが分圧電圧Veに一致したものと判断して、ステップS27に進み、スイッチ80をオフしてコンパレータ52に対し分圧電圧Veより(Va/2)だけ高い基準電圧Vrを設定する。
【0134】
なお上記の実施形態にあっては、CPU22の調整機能を第1調整処理部56と第2調整処理部58に分けて説明しているが、これに限らず、両者を合わせて1つの調整処理部として機能させても良い。
【0135】
また上記の実施形態は受信機から引き出された伝送線に主に負荷電流を流す機器としてオンオフ型火災感知器を接続した中継器を例に取っているが、オンオフ型感知器以外にガス漏れ検出器や盗難警報機などを接続した場合も同様である。
【0136】
また本発明は、その目的と利点を損なうことのない適宜の変形を含み、更に上記の実施形態に示した数値による限定は受けない。
【図面の簡単な説明】
【0137】
【図1】本発明が適用される監視システムにおける受信機をアナログ型感知器及び中継器と共に示したブロック図
【図2】本発明による伝送入力回路の第1実施形態を示した回路図
【図3】第1実施形態における各部の信号波形を示したタイムチャート
【図4】第1実施形態における負荷電流が安定している場合の各部の信号波形を示したタイムチャート
【図5】第1実施形態における負荷電流が変動している場合の各部の信号波形を示したタイムチャート
【図6】第1実施形態における調整処理を示したフローチャート
【図7】本発明による伝送入力回路の第2実施形態を示した回路図
【図8】第2実施形態に設けたデジタル可変抵抗器の回路構成を示した回路ブロック図
【図9】第2実施形態における調整処理を示したフローチャート
【図10】本発明による伝送入力回路の第3実施形態を示した回路図
【図11】第3実施形態における各部の信号波形を示したタイムチャート
【図12】第3実施形態における負荷電流が安定している場合の各部の信号波形を示したタイムチャート
【図13】第3実施形態における負荷電流が変動している場合の各部の信号波形を示したタイムチャート
【図14】第3実施形態における調整処理を示したフローチャート
【図15】従来の監視システムを示したシステムブロック図
【図16】従来の監視システムにおける中継器とアナログ型感知器を等価回路で示した本ブロック図
【図17】従来の伝送入力回路を示した回路図
【図18】図17の従来回路におけるコンパータ入力電圧とサンプルホールドのタイミングを示したタイムチャート
【図19】負荷電流が安定している場合の従来の受信電圧とサンプルホールドのタイミングを示したタイムチャート
【符号の説明】
【0138】
10:受信機
12a,12b:伝送線
14:アナログ型感知器
16:中継器
18a,18b:感知器回線
20:オンオフ型感知器
22,38,44:CPU
24:伝送回路部
26:伝送出力回路
28:伝送入力回路
30:表示部
32:操作部
34:記憶部
36:移報部
40:センサ部
42,48:伝送回路部
46:発報受信部
48:オペアンプ
50:DAコンバータ
52:コンパレータ
54:基準電圧源
56:第1調整処理部
58:第2調整処理部
60:デジタル可変抵抗器
62:直列抵抗アレイ
64,80:スイッチ
66:アップダウンカウンタ
68:不揮発メモリ
70:制御回路
72:電源端子
74:グランド端子
76:ワイパー端子
78:制御端子
76:第2インバータ
78:ADコンバータ
82:分圧回路
【技術分野】
【0001】
本発明は、電源供給線を兼ねた伝送線を介して接続された火災感知器などの子機からの伝送電流を検出する受信機などの親機に設けられた伝送入力回路に関する。
【背景技術】
【0002】
従来、受信機からの伝送線に火災感知器、ガス検知器などのセンサを接続して火災、ガス漏れなどの異常を監視する監視システムにあっては、受信機から電圧モードで制御情報などの下り信号としてのデジタル信号を端末に伝送し、端末は電流モードでセンサ情報などの上り信号としてのデジタル信号を受信機に伝送している。
【0003】
図15は従来の監視システムを示しており、親機としての受信機100からは電源供給線を兼ねた伝送線102a,102bが引き出され、子機としてアナログ型感知器104や中継器106を接続している。アナログ型感知器104と中継器106には固有のアドレスが設定されている。
【0004】
アナログ型感知器104は火災による煙濃度又は温度のアナログ値を検出し、煙濃度データ又は温度データを受信機100に伝送して火災を判断し、火災警報を出す。
【0005】
中継器106からは感知器回線108a,108bが引き出され、伝送機能を持たないオンオフ型感知器110を負荷として接続しており、オンオフ型感知器110が火災を検出すると感知器回線108a,108bに発報電流を流し、この発報電流を中継器106で受信し、受信機100に火災発報データを伝送して火災警報を出す。
【0006】
また受信機100は子機アドレスを順次指定してポーリング用の下り信号を電圧モードで送っており、このポーリングに対し子機側は自己アドレスを判別すると正常を示す上り信号として伝送電流を送出している。
【0007】
図16は図15の従来システムにおける受信機100、アナログ感知器104及び中継器106を等価回路により示している。中継器106は負荷として接続しているオンオフ型感知器に電源を供給することにより定常的な動作電流を流しており、このため抵抗で示す負荷122と見做すことができる。このため伝送線102a,102bには定常的に負荷122による負荷電流Izが流れている。
【0008】
アナログ型感知器104は定電流源112とスイッチ114を持ち、例えば受信機100からのポーリングに対しCPU116が正常を示す上り信号を所定ビット長の電流パルス信号により伝送している。
【0009】
アナログ型感知器104から伝送されて電流パルス信号は受信機100の伝送入力回路118に入力し、電流パルスに比例した電流検出電圧パルスを生成してCPU120に読込み、正常であることを認識する。即ち伝送入力回路118は、電源供給線を兼ねた伝送線に負荷が負荷電流を流している状態で、子機からの伝送電流の有無を検出する。
【0010】
図17は図16の受信機に設けた従来の伝送入力回路の回路図である。図17において、伝送入力回路118は、伝送線102aに所定の電源電圧Vccを印加し、信号線102b側をダイオードD11を介して電流検出抵抗R11に接続している。
【0011】
伝送線102a,102bには図15に示したように中継器106とアナログ型感知器104が接続され、伝送電流のない空きタイミングでは、中継器106の負荷122に依存した負荷電流Izが流れ、アナログ型感知器104が伝送信号を出力すると、負荷電流Izに上乗せして伝送電流Iaが流れる。
【0012】
電流検出抵抗R11の両端に発生した線路電流に応じた検出電圧はコンパレータ122のマイナス入力端子に加えられる。コンパレータ122のプラス入力端子にはコンデンサC11が接続され、コンデンサC11は更にスイッチSW11を介してダイオードD11の入力側に接続される。
【0013】
スイッチSW1はCPU120によりアナログ型感知器104などの子機からの伝送空きタイミングでスイッチングされ、電流検出抵抗R11の負荷電流検出電圧VzにダイオードD11の順方向降下電圧となる閾値電圧Vfを加えた基準電圧Vr、即ち
Vr=(Va+Vf)
をコンデンサC11に基準電圧Vrとしてサンプルホールドする。
【0014】
図18は図17の各部の信号波形を示したタイムチャートであり、図18(A)はコンパレータ112の入力電圧であり、図18(B)はスイッチSW11によるコンデンサC11のサンプルタイミングを示している。
【0015】
図18(A)のように、伝送電流Iaのない状態では伝送線102a,102bに流れる負荷電流Izによる負荷電流検出電圧Vzが入力し、また伝送電流Iaのない空きタイミングにおけるスイッチSW1のスイッチングにより、コンデンサC11に電流検出抵抗R11の負荷電流検出電圧VzにダイオードD11の順方向降下電圧である閾値電圧Vfを加えた基準電圧Vrをサンプルホールドする。
【0016】
子機から伝送信号の送信により伝送電流Iaが流れると、電流検出抵抗R11に伝送電流Iaに応じた伝送電流検出電圧Vaが負荷電流検出電圧Vzに上乗せする形で発生し、コンパレータ122はコンデンサC11に保持された基準電圧Vr=(Vz+Vf)を越える受信電圧成分(電圧パルス成分)を抽出し、伝送電流検出信号としCPU120に入力し、火災警報処理などを行う。
【0017】
図19は図18について時間軸を縮めて示したタイムチャートであり、子機側からは一定周期でパルス信号を伝送電流により送出しており、その空きタイミングで負荷電流検出電圧VzにダイオードD11の順方向降下電圧である閾値電圧Vfを加えた基準電圧Vr=(Vz+Vf)をコンデンサC11にサンプリングホールドし、その直後に得られる伝送電流検出電圧Vaの基準電圧Vrを越える電圧成分を検出して伝送電流検出信号としてCPUに入力している。
【0018】
なお、負荷電流Izに対応した負荷電圧Vzを一定電圧として示しているが、実際には環境温度などに応じて負荷電流が緩やかに変化している。
【特許文献1】特開平9−91576号公報
【特許文献2】特開平6−301876号公報
【発明の開示】
【発明が解決しようとする課題】
【0019】
しかしながら、このような従来の伝送入力回路にあっては、子機からの伝送電流の検出するための閾値電圧を、ダイオードの順方向電圧Vfに依存して決めているため、任意の閾値を設定することができず、また、温度による変動も大きく、充分な信頼性を確保することができないという問題がある。
【0020】
またコンデンサにアナログ電圧としてダイオードD11の順方向降下電圧である閾値電圧Vfを加えた基準電圧Vrを保持しているが、コンデンサの保持電圧は漏れ電流などにより時間の経過に伴って変化し、頻繁にサンプルホールドしなければならないという問題がある。
【0021】
本発明は、伝送電流を検出するための基準値が任意に設定でき、温度や時間経過による変動もなく、子機からの伝送電流の有無を検出する正確に検出可能とする伝送入力回路を提供することを目的とする。
【課題を解決するための手段】
【0022】
本発明は、電源供給線を兼ねた伝送線に負荷が負荷電流を流している状態で、子機からの伝送電流の有無を検出する親機の伝送入力回路に於いて、
伝送線からの線路電流を入力して線路電流検出電圧Viを生成する電流検出抵抗と、
デジタル値に応じて任意の調整電圧Vbを発生するデジタルアナログ変換器と、
入力端子の一方に電流検出抵抗に生成した線路電流検出電圧Viを入力すると共に、入力端子の他方にデジタルアナログ変換器で発生した調整電圧Vbを入力し、線路電流検出電圧Viから調整電圧Vbを差し引いた補正検出電圧Vcを出力するアンプと、
入力端子の一方にアンプから出力された補正検出電圧Vcを入力すると共に、入力端子の他方に所定の基準電圧Vrを入力し、基準電圧Vrを越える補正検出電圧Vcの成分を伝送電流検出信号として出力するコンパレータと、
子機からの伝送電流の空きタイミングで、アンプから出力された補正検出電圧Vcを、基準電圧Vrに一致させるようにデジタルアナログ変換器からの調整電圧vbを調整する第1調整処理部と、
第1調整処理部により調整された補正検出電圧Vcを、伝送電流Iaに対応した伝送電流検出電圧Vaの略半分となる一定電圧(Va/2)だけ低下させた補正検出電圧Vcとなるようにデジタルアナログ変換器からの調整電圧Vbを調整する第2調整処理部と、
を備えたことを特徴とする。
【0023】
ここで、第1調整処理部は、デジタルアナログ変換器に対するデジタル値を、1ビット変化でコンパレータの出力が反転するデジタル値又は反転直前のデジタル値に調整して補正検出電圧Vcを基準電圧Vrに一致させる。
【0024】
更に詳細には、第1調整処理部は、
調整開始時のコンパレータの出力がHレベルの場合は、HレベルをLレベルに反転する方向に前記デジタル値を1ビット単位に変化させ、HレベルからLレベルに反転したときのデジタル値または反転直前のデジタル値に固定し、
調整開始時のコンパレータの出力がLレベルの場合は、LレベルをHレベルに反転する方向にデジタル値を1ビット単位に変化させ、LレベルからHレベルに反転したときのデジタル値または反転直前のデジタル値に固定する。
【0025】
本発明の別の形態にあっては、電源供給線を兼ねた伝送線に負荷が負荷電流を流している状態で、子機からの伝送電流の有無を検出する親機の伝送入力回路に於いて、
前記伝送線からの線路電流を入力して線路電流検出電圧Viを生成する電流検出抵抗と、
デジタル値に応じて任意の調整電圧Vbを発生するデジタルアナログ変換器と、
入力端子の一方に電流検出抵抗に生成した線路電流検出電圧Viを入力すると共に、入力端子の他方にデジタルアナログ変換器で発生した調整電圧Vbを入力し、線路電流検出電圧Viから調整電圧Vbを差し引いた補正検出電圧Vcを出力するアンプと、
所定の基準電圧Vrを直列抵抗により分圧して所定の分圧電圧Veを出力する分圧回路と、
分圧回路のグランド側に挿入され、スイッチオンにより分圧回路を形成して分圧電圧Veを出力させ、スイッチオフにより分圧回路のグランド側を切り離して基準電圧Vrをそのまま出力させるスイッチと、
入力端子の一方にアンプから出力された補正検出電圧Vcを入力すると共に、入力端子の他方に分圧回路からの基準電圧Vrを入力し、基準電圧Vrを越える補正検出電圧Vcの成分を伝送電流検出信号として出力するコンパレータと、
子機からの伝送電流Iaの空きタイミングで、スイッチをオンして分圧回路から分圧電圧Veを出力させた状態で、アンプから出力された補正検出電圧Vcを、分圧電圧Veに一致させるようにデジタルアナログ変換器からの調整電圧Vbを調整する第1調整処理部と、
第1調整処理部による調整後に、スイッチをオフして、分圧回路を基準電圧Vrの出力状態に固定する第2調整処理部と、
を備えたことを特徴とする。
【0026】
ここで、スイッチのオン時に分圧回路から出力する分圧電圧Veに対し、スイッチのオフ時に分圧回路から出力する基準電圧Vrを、伝送電流Iaに対応した伝送電流検出電圧Vaの略半分となる一定電圧(Va/2)だけ増加させるように分圧回路を構成する。
【0027】
第1調整処理部は、デジタルアナログ変換器に対するデジタル値を、1ビット変化でコンパレータの出力が反転するデジタル値又は反転直前のデジタル値に調整して補正検出電圧Vcを分圧電圧Veに一致させる。
【0028】
更に詳細には、第1調整処理部は、
調整開始時のコンパレータの出力がHレベルの場合は、HレベルをLレベルに反転する方向にデジタル値を1ビット単位に変化させ、HレベルからLレベルに反転したときのデジタル値または反転直前のデジタル値に固定し、
調整開始時のコンパレータの出力がLレベルの場合は、LレベルをHレベルに反転する方向にデジタル値を1ビット単位に変化させ、LレベルからHレベルに反転したときのデジタル値または反転直前のデジタル値に固定する。
【0029】
本発明の他の形態にあっては、デジタルアナログ変換器に替えてデジタル可変抵抗器を設けるようにしても良い。
【発明の効果】
【0030】
本発明によれば、子機からの伝送電流がなく、負荷電流のみが流れている調整タイミングで、負荷電流検出電圧からデジタルアナログ変換器の調整電圧を差し引いたアンプから出力される補正検出電圧をコンパレータの基準電圧に一致するようにデジタルアナログ変換器からの調整電圧を調整(第1調整処理)し、続いて補正検出電圧が伝送電流検出電圧の略半分となる一定電圧だけ低い電圧となるようにデジタルアナログ変換器からの調整電圧を調整(第2調整処理)しているため、負荷電流の如何にかかわらず、補正検出電圧に子機からの伝送電流検出電圧が含まれた場合、伝送電流検出電圧に対応した補正検出電圧の変化分の略半分の位置にコンパレータの基準電圧が位置することとなり、これによって子機から送出される伝送電流を正確に検出することができる。
【0031】
また、本発明の別の形態にあっては、コンパレータに対しスイッチのオン、オフで分圧電圧と基準電圧を切替入力する分圧回路を設け、負荷電流検出電圧からデジタルアナログ変換器の調整電圧を差し引いたアンプから出力される補正検出電圧を、スイッチオンによるコンパレータに設定した分圧電圧に一致するようにデジタルアナログ変換器の調整電圧を調整(第1調整処理)した後、スイッチのオフ(第2調整処理)によって伝送電流検出電圧の略半分となる一定電圧だけ高い基準電圧へ切替えており、デジタルアナログ変換器の調整処理が1回で済むことからソフトウェアによる調整処理をより簡単に行うことができる。
【発明を実施するための最良の形態】
【0032】
図1は本発明が適用される監視システムにおける受信機の構成をアナログ型感知器及び中継器と共に示したブロック図である。図1において、本発明が適用される監視システムは、親機としての受信機10から警戒区域に向けて引き出された伝送線12a,12bに、子機としてアナログ型感知器14及び中継器16を設けている。
【0033】
アナログ型感知器14及び中継器16は、受信機10との間で上り信号及び下り信号による伝送機能を備えており、アナログ型感知器14及び中継器16には1つの伝送回線当たり、例えば127アドレスを最大アドレスとする固有のアドレスが予め割り当てられている。
【0034】
アナログ型感知器14は火災による煙濃度または温度を検出し、検出した値をアナログデータとして受信機10に伝送し、受信機10側で受信した煙濃度または温度のアナログデータから火災を判断して警報するようにしている。
【0035】
一方、中継器16は伝送機能を持たないオンオフ型感知器20を伝送線12a,12bに接続するために設けられている。中継器16は受信機10との間で伝送機能を持ち、中継器16から引き出された感知器回線18a,18bにオンオフ型感知器20を接続している。オンオフ型感知器20は火災を検出すると、感知器回線18a,18b間に発報電流を流し、この発報電流を中継器16で受信し、火災発報データを受信機10に伝送する。
【0036】
ここで受信機10から子機となるアナログ型感知器14及び中継器16に対する下り信号は、電圧モードで伝送している。例えば受信機10は一定のポーリング周期で子機アドレスを順次指定してポーリング信号を伝送しており、このポーリング信号は伝送線12a,12bの電圧を例えば18ボルトと30ボルトの間で変化させる電圧パルスとして伝送される。
【0037】
これに対し、アナログ型感知器14及び中継器16からの上り信号は電流モードで伝送される。即ち電流モードにあっては、伝送線12a,12b間に伝送データのビット1のタイミングで信号電流を流し、いわゆる電流パルス列として上り信号が受信機10に伝送され、このとき伝送電流が流れる。
【0038】
また伝送線12a,12bは、子機となるアナログ型感知器14及び中継器16に対する電源供給線として使用されている。即ち伝送線12a,12bは、電圧モードによる下り信号の伝送時にあっても18ボルトから30ボルトの範囲で電圧を変動させており、最低でも18ボルトの電圧供給が行われていることから、これによって子機側に電源供給を継続的に行っている。
【0039】
中継器16から引き出されている感知器回線18a,18bに対しても、伝送線12a,12bから行われた電源供給が中継器16を経由して同時に行われ、オンオフ型感知器20に電源を供給している。
【0040】
受信機10にはCPU22が設けられ、CPU22に対しては伝送回路部24が設けられ、伝送回路部24より伝送線12a,12bが引き出されている。
【0041】
伝送回路部24には伝送出力回路26と本発明の伝送入力回路28が設けられている。伝送出力回路26は、CPU22からの例えばポーリングなどのコマンド指示に基づき、電圧モードで下り信号を伝送線12a,12bに出力する。
【0042】
本発明の伝送入力回路28は、子機となるアナログ型感知器14または中継器16からの電流モードによる上り信号、即ち伝送電流を受信し、伝送電流検出信号をCPU22に出力し、火災警報動作を行わせる。
【0043】
CPU22に対しては、表示部30、操作部32、記憶部34及び移報部36が設けられ、火災監視に必要な各種の警報出力、警報表示、操作、監視情報の記憶、移報信号の出力などができるようにしている。
【0044】
アナログ型感知器14には、CPU38、センサ部40及び伝送回路部42が設けられている。センサ部40は火災による煙濃度あるいは温度などを検出してCPU38に出力する。
【0045】
伝送回路部42は、受信機10から自己アドレスを指定したポーリングコマンドの下り信号を受信し、CPU38に対し正常であれば、正常を示す応答上り信号を電流モードで受信機10に送信する。CPU38は火災を検出すると、自己アドレスを指定したポーリングコマンドの応答として火災割込みの上り信号として火災発報信号を受信機10に伝送する。
【0046】
中継器16には、CPU44、発報受信部46及び伝送回路部48が設けられている。発報受信部46からは感知器回線18a,18bが引き出され、そこにオンオフ型感知器20を負荷として接続している。
【0047】
オンオフ型感知器20が火災を検出すると、感知器回線18a,18b間に発報電流を流し、この発報電流を発報受信部46で受信してCPU44に出力し、CPU44は伝送回路部48により、自己アドレスを指定したポーリングコマンドの応答として火災割込みの上り信号を受信機10に伝送する。
【0048】
また中継器16は、アナログ型感知器14と同様、受信機10からの自己アドレスを指定したポーリングコマンドの下り信号を受信すると、異常がなければ、正常を示す上り信号を電流モードで受信機10に伝送する。
【0049】
更に、受信機10と子機との間の伝送処理を詳細に説明すると次のようになる。受信機10は、通常の監視時にあっては、子機アドレスを順次指定した正常監視用のポーリングコマンドを送信しており、アナログ型感知器14及び中継器16は自己の設定アドレスに一致するポーリングコマンドを受信すると、正常監視応答を行う。このため受信機10にあっては、ポーリングコマンドに対し応答がなかった子機となるアナログ型感知器14又は中継器16の障害を検出することができる。
【0050】
アナログ型感知器14は、受信機10の全ての感知器アドレスに対するポーリングコマンドの送信周期ごとに繰り返し出力される一括AD変換コマンドを受信した際に、内蔵した火災検出機構における煙濃度や温度などのアナログ検出データをサンプリングし、予め定めた火災レベルと比較し、火災レベルを超えたときに火災を検出するようにしている。
【0051】
アナログ型感知器14で一括AD変換コマンドに基づくサンプリング結果から火災を判断した場合には、その後の自己の感知器アドレスを指定したポーリングコマンドのタイミングで、受信機10に対し割込信号を送信する。割込信号は応答ビットをオール1とするような通常は使用されない信号を送る。
【0052】
中継器16も受信機10からの一括AD変換コマンドに基づき発報受信部46による受信状態をサンプリングし、発報受信を検出した場合は、その後の自己の感知器アドレスを指定したポーリングコマンドのタイミングで、受信機10に対し割込信号を送信する。
【0053】
受信機10はアナログ型感知器14又は中継器16からの割込信号を受信すると、グループ検索コマンドを発行して、火災検出したアナログ型感知器14又は中継器16を含むグループからの割込応答を受信してグループを判別し、続いて、判別したグループに含まれる個々のアナログ型感知器や中継器に対し、順次アドレスを指定したポーリングを行い、火災応答(アナログデータや火災発報データ)を受けることで、火災を検出したアナログ型感知器14又は中継器16の感知器アドレスを認識し、火災警報動作を行うことになる。
【0054】
伝送線12a,12bに接続される最大127台のアナログ型感知器14及び中継器16は、例えば8台ごとにグループアドレスが設定されており、受信機10からのグループ検索コマンドに対し、火災を検出している感知器が含まれるグループから割込応答が行われ、火災を検出しているアナログ型感知器14又は中継器16を含むグループを特定できるようにしている。
【0055】
図2は本発明による伝送入力回路の第1実施形態を示した回路図である。図2において、受信機10に設けられた伝送入力回路28は、電流検出抵抗R0、オペアンプ48、DAコンバータ(デジタルアナログ変換器)50、コンパレータ52、基準電圧源54、オペアンプ48の入力抵抗R1と帰還抵抗R2、及びコンパレータ52の出力のプルアップ抵抗R3で構成される。
【0056】
受信機10から引き出された伝送線12aには所定の電源電圧Vccが印加されており、伝送線12a,12b間には、図1に示したように、子機としてのアナログ型感知器14や中継器16が接続されており、主に中継器16に設けている感知器回線18a,18bに接続したオンオフ型感知器20の消費電流に伴う負荷電流Izが伝送線12bから流れており、受信機10からのポーリングなどによるアナログ感知器14及び中継器16からの正常応答などに伴う伝送電流Iaが一定周期で流れている。
【0057】
電流検出抵抗R0は、伝送線12bから流れ込む電流に応じた線路電流検出電圧Viを発生する。子機が伝送電流Iaを出力しない状態にあっては、負荷電流Izが基底的に流れ込んでおり、したがって電流検出抵抗R0は負荷電流Izに応じた負荷電流検出電圧Vzを発生する。
【0058】
この状態で負荷電流Izに上乗せする形で子機からの伝送電流Iaが流れ、このとき電流検出抵抗R0には負荷電流検出電圧Vzに伝送電流検出電圧Vaを加えた線路電流検出電圧Vi、即ち
Vi=Vz+Va
が発生する。
【0059】
オペアンプ48は電流検出抵抗R0に発生した線路電流検出電圧Viをプラス入力端子に入力し、マイナス入力端子に対してはDAコンバータ50から調整電圧Vbを入力している。オペアンプ48は入力抵抗R1及び帰還抵抗R2によって増幅率が例えば1に設定されたバッファアンプとして動作し、線路電流検出電圧Viから調整電圧Vbを差し引いた補正検出電圧Vc、即ち
Vc=Vi−Vb
を出力する。
【0060】
オペアンプ48から出力された補正検出電圧Vcはコンパレータ52のマイナス入力端子に入力され、プラス入力端子に入力している基準電圧源54からの基準電圧Vrと比較される。即ち、補正検出電圧Vcが基準電圧Vr未満であればコンパレータ52はHレベル出力を生じており、補正検出電圧Vcが基準電圧Vr以上になるとコンパレータ52はLレベル出力に反転する。
【0061】
CPU22には、プログラムの実行により実現される機能として第1調整処理部56と第2調整処理部58が設けられている。第1調整処理部56と第2調整処理部58は、子機からの伝送電流Iaが流れていない空きタイミング即ち負荷電流Izのみが入力しているタイミングで、調整処理を実行する。
【0062】
第1調整処理部56は、オペアンプ48から出力された線路電流検出電圧Vi、即ち、この場合には負荷電流Izのみであることから、負荷電流検出電圧VzからDAコンバータ50による調整電圧Vbを差し引いた補正検出電圧Vc、即ち
Vc=Vz−Vb
を、コンパレータ52に設定している基準電圧源54からの基準電圧Vrに一致させるように、DAコンバータ50からの調整電圧Vbを調整する。
【0063】
具体的には、第1調整処理部56は、DAコンバータ50に対するデジタル値を1ビットずつ変化させて、コンパレータ52の出力が反転したときのデジタル値または反転直前のデジタル値に調整することで、補正検出電圧Vc(=Vz−Vb)を基準電圧Vrに一致させる。
【0064】
更に詳細には、例えば調整開始時にDAコンバータ50から出力される調整電圧Vbが0ボルトの初期値にあったとすると、このときのオペアンプ48から出力される補正検出電圧Vcは負荷電流検出電圧Vzと同じで基準電圧Vrより大きく、コンパレータ52の出力はLレベルとなっている。
【0065】
コンパレータ52の出力がLレベルのときにはDAコンバータ50からの調整電圧Vbが小さいことから、第1調整処理部56はDAコンバータ50に対するデジタル値を1ビット単位に増加させ、コンパレータ52の出力がLレベルからHレベルに反転したとき、反転したときのデジタル値または反転直前のデジタル値に固定し、このときの調整電圧Vbにより、オペアンプ48から出力される補正検出電圧Vcが基準電圧Vrに一致した状態となる。
【0066】
逆に、調整開始時に補正検出電圧Vcが基準電圧Vrより低かった場合には、コンパレータ52の出力はHレベルにあり、この場合にはDAコンバータ50のデジタル値を1ビット単位に減少させるように変化させて調整電圧Vbを順次下げ、補正検出電圧Vcを上げていく。
【0067】
このDAコンバータ50による調整電圧Vbの1ビット単位の減少に伴う補正検出電圧Vcの増加で、コンパレータ52の出力がHレベルからLレベルに反転したとき、このときのDAコンバータ50に対するデジタル値または反転直前のデジタル値に固定し、これによって補正検出電圧Vcを基準電圧Vrに一致させることができる。
【0068】
第2調整処理部58は、第1調整処理部56による調整が完了したときに動作し、第1調整処理部56により、基準電圧Vrに一致するように調整された補正検出電圧Vcを、伝送電流Iaに対応した伝送電流検出電圧Vaの1/2となる一定電圧(Va/2)だけ低下させた補正検出電圧Vcとなるように、DAコンバータ50からの調整電圧Vbを調整する。
【0069】
これによって、その後、入力する子機からの伝送電流Iaに応じた伝送電流検出電圧Va分の増加に対し、基準電圧Vrは増加した線路電流検出電圧Vaのほぼ半分となる位置に設定され、これによって線路電流Iaをコンパレータ52により確実に検出することができる。
【0070】
図3は図2の第1実施形態における各部の信号波形を示したタイムチャートである。即ち図3(A)は線路電流検出抵抗R0に発生する線路電流検出電圧Viであり、子機からの伝送電流Iaのない空きタイミングでは、基底的に流れる負荷電流Izに対応した負荷電流検出電圧Vzが発生している。この状態で子機からの伝送電流Iaが流れると、負荷電流検出電圧Vzに上乗せする形で伝送電流検出電圧Va分の増加となったパルス電圧が検出される。
【0071】
図3(B)はDAコンバータ50から出力される調整電圧Vbである。また図3(C)はコンパレータ52に入力するオペアンプ48から出力された補正検出電圧Vc及び基準電圧Vrを示している。更に図3(D)はコンパレータ52の出力である。
【0072】
図3において、図2のCPU22に設けた第1調整処理部56及び第2調整処理部58による調整処理を説明すると、次のようになる。
【0073】
まず第1調整処理部56は、伝送線12bに伝送電流Iaが流れていない空きタイミングとなる時刻t1で調整処理を開始し、オペアンプ48から出力される補正検出電圧Vcを基準電圧Vrに一致させるように、DAコンバータ50からの調整電圧Vbを調整する。
【0074】
なお、調整開始時にDAコンバータ50からの調整電圧Vbは0ボルトの初期値にあったものとする。また、このときの負荷電流検出電圧Vzは基準電圧Vrより高めになっていたとする。
【0075】
時刻t1の調整開始時にあっては、調整電圧Vb=0ボルトであることから、オペアンプ48から出力される補正検出電圧VcはVc=Vzであり、基準電圧Vrを上回っていることからコンパレータ52の出力はLレベルとなっている。したがって第1調整処理部56は、補正検出電圧Vcを下げるために、DAコンバータ50に対し1ビット単位に増加させるデジタル値を設定し、これに伴い、オペアンプ48に対する調整電圧Vbが1ビット単位に増加され、出力される調整電圧Vbを順次増加させる。
【0076】
調整電圧Vbが増加すると、オペアンプ48からは、そのときの負荷電流検出電圧Vzから調整電圧Vbを差し引いた補正検出電圧Vcが出力されるため、補正検出電圧Vcは、図3(C)に示すように基準電圧Vrに向かって減少する。
【0077】
時刻t2で、DAコンバータ50における1ビット変化に伴う調整電圧Vbの上昇で、逆に補正検出電圧Vcが低下して基準電圧Vrを下回ると、コンパレータ52の出力が、それまでのLレベルからHレベルに反転する。これによって第1調整処理部56は、補正検出電圧Vcが基準電圧Vrに一致したことを判別して調整処理を終了する。
【0078】
続いて時刻t3〜t4で、第2調整処理部58がDAコンバータ50に対するデジタル値の調整により、コンパレータ52に対する補正検出電圧Vcを伝送電流検出電圧Vaの半分となる一定電圧(Va/2)だけ低下させる調整処理を行う。
【0079】
即ち第2調整処理部58は、DAコンバータ50に対するデジタル値を増加させ、調整電圧Vbを図3(B)に示すように伝送電流検出電圧Vaの半分の(Va/2)だけ増加させ、これに伴い、図3(C)に示すように、コンパレータ52に対するオペアンプ48から出力される補正検出電圧Vcが(Va/2)だけ低下させることになる。
【0080】
次に調整処理が終了した後の時刻t5〜t6に亘り、子機から例えば10ビットデータ「1011010001」に対応した伝送電流Iaが出力され、伝送電流検出電圧Vaが得られたとする。この伝送電流検出電圧Vaは負荷電流Vzに上乗せして流れることで、線路電流検出電圧ViはVi=(Vz+Va)となり、オペアンプ48における調整電圧Vbの減算により一定電圧(Va/2)だけ低下された補正検出電圧Vcとしてコンパレータ52に入力する。
【0081】
このため図3(C)に示すように、コンパレータ52に入力する補正検出電圧Vcにおける線路電流検出電圧Vaの変化分のほぼ中央に基準電圧Vrが位置し、これによって、より正確に線路電流検出電圧Viを検出することができる。
【0082】
即ちコンパレータ52は、補正検出電圧Vcが基準電圧Vr以上であればLレベル出力を生じ、基準電圧Vrより小さければHレベル出力を生じ、したがって図3(D)に示すように、伝送電流検出電圧Vaを反転した伝送電流検出信号、例えば「0100101110」の10ビットデータをCPU22に入力することになる。
【0083】
図4は図2の第1実施形態における負荷電流が安定している場合の各部の信号波形を示したタイムチャートである。図4(A)は線路電流検出電圧Vi、図4(B)はコンパレータ52の入力、図4(C)は調整タイミング、更に図4(D)はコンパレータ52の出力である。
【0084】
図4(A)に示すように、この例では伝送線12bから流れ込む負荷電流Izに対応した負荷電流検出電圧Vzは一定であり、ここに上乗せする形で伝送電流Iaによる伝送電流検出電圧Vaが周期的に発生している。
【0085】
このように負荷電流Vzが一定の場合には、例えば受信機10からのポーリングに伴う子機側からの正常応答のデジタル電流の応答周期に対し、例えば1周期おきに図4(A)に示すように調整タイミングを設定して調整処理を行っている。
【0086】
図4における最初の調整タイミングは図3の場合と同じであり、その後、周期的な伝送電流の出力に対し1周期おきに調整タイミングを設定している。このような調整により、図4(B)に示すように、コンパレータ52にオペアンプ48から入力する補正検出電圧Vcに含まれる線路電流検出電圧Vaに対し、基準電圧Vrがそのほぼ半分となる位置に調整され、確実に子機からの伝送電流Iaに対応した伝送電流検出電圧Vaをコンパレータ52により検出することができる。
【0087】
ここで親機である受信機10と子機であるアナログ方感知器14や中継器16との間のデータ伝送速度を19200bpsとした場合、子機からの伝送電流の送信周期は4.3ミリ秒となり、これに対し調整処理に要する時間は0.2〜0.3ミリ秒と極く短い時間済むが、図12にあっては、説明を分かり易くするために、調整時間を長くして示している。
【0088】
図5は図2の第1実施形態における負荷電流が変動している場合の各部の信号波形を示したタイムチャートである。図5(A)に示すように、この場合には伝送線に流れる負荷電流Izの変動に伴い、負荷電流検出電圧Vzが時間の経過に伴い緩やかに変動しており、これに上乗せする形で子機からの伝送電流Iaによる伝送電流検出電圧Vaが発生している。
【0089】
このように負荷電流Izが変動する場合には、図5(C)に示す調整タイミングとしては、伝送電流出力周期の間の空き時間のすべてについて調整を行うようにしている。
【0090】
このような調整タイミングの設定により、図5(B)のコンパレータ52に対する入力に示すように、負荷電流検出電圧Vzが変動しても、調整処理によって、調整直後におけるオペアンプ48からの補正検出電圧Vcは常に基準電圧Vrに対し(Va/2)だけ低い電圧に調整され、その後、次の調整までの間に負荷電流検出電圧Vzに変動があるが、その間も伝送電流検出電圧Vaは基準電圧Vrに対し、その変化分の中央付近に位置しており、負荷電流の緩やかに変動に対し確実に伝送電流を検出することができる。
【0091】
図6は図2の第1実施形態に設けた第1調整処理部56及び第2調整処理部58による調整処理を示したフローチャートである。図6において、まずステップS1で伝送電流が流れずに負荷電流Izのみが流れている調整タイミングか否かを判別し、調整タイミングを判別すると、ステップS2に進み、コンパレータ52の出力がLレベルか否かチェックする。
【0092】
コンパレータの出力がLレベルであった場合には、このときオペアンプ48からの補正検出電圧Vcは基準電圧Vrより高いことから、補正検出電圧Vcを下げるためにはオペアンプ48に対する調整電圧Vbを上げる必要があり、したがってステップS3に進み、DAコンバータ50を1ビット単位に増加させて、調整電圧Vbを増加させる。
【0093】
続いてステップS4でコンパレータ52の出力が反転したか否かチェックし、コンパレータ52の出力が反転するまで、ステップS2,S3の処理により、DAコンバータ50に対するデジタル値を1ビット単位に順次増加させて、調整電圧Vbを増加させる処理を繰り返す。
【0094】
ステップS4でコンパレータの出力がLレベルからHレベルに反転することを判別すると、このとき補正検出電圧Vcが基準電圧Vrに一致するように調整電圧Vbが調整されたと判断し、ステップS6に進み、第2調整処理部58による処理として、DAコンバータ50の出力を伝送電圧検出電圧Vaの半分となる一定電圧(Va/2)だけ増加させる処理を行い、これによって基準電圧Vrに一致したオペアンプ48からの補正検出電圧Vcを一定電圧(Va/2)だけ低下させ、一連の調整処理を終了する。
【0095】
一方、ステップS2でコンパレータの出力がHレベルであった場合には、このときオペアンプ48から出力されている補正検出電圧Vcは基準電圧Vrより小さいことから、補正検出電圧Vcを増加させるために調整電圧Vbを下げる必要があり、そこでステップS5に進み、DAコンバータ50のデジタル値を1ビット単位にダウンさせ、調整電圧Vbを順次減少させる。
【0096】
続いてステップS4でコンパレータの出力がHレベルからLレベルに反転したか否かチェックし、Lレベルに反転するまで、ステップS2,S5の処理を繰り返す。ステップS4でコンパレータの出力反転が判別されると、このときオペアンプ48からの補正検出電圧Vcが基準電圧Vrに一致したと判断し、ステップS6でDAコンバータ50からの調整電圧Vbを一定電圧Va/2だけ増加させる調整を行い、これによって基準電圧Vrに一致したオペアンプ48からの補正検出電圧Vcを一定電圧(Va/2)だけ低下させ、一連の調整処理を終了する。
【0097】
図7は本発明による伝送入力回路の第2実施形態を示した回路図である。この第2実施形態にあっては、図2の第1実施形態に設けたDAコンバータ50に代えてデジタル可変抵抗器60を設けたことを特徴とする。
【0098】
デジタル可変抵抗器60は、CPU22からのデジタル値、具体的にはアップカウントパルスまたはダウンカウントパルスの出力により、調整電圧Vbを調整することができる。
【0099】
図8は図7の第2実施形態に設けたデジタル可変抵抗器の回路構成を示したブロック図である。図8において、デジタル可変抵抗器60は、直列抵抗アレイ62、アップダウンカウンタ66、不揮発メモリ68、制御回路70及びデコーダ72を備えている。
【0100】
直列抵抗アレイ62は所定の抵抗値を持つ固定抵抗rを所定数、直列接続しており、直列接続回路の両端及び抵抗接続間のそれぞれにMOS−FETなどを用いたスイッチ64を接続し、他端を共通接続している。
【0101】
直列抵抗アレイ62の直列抵抗回路の一端からは電源端子72が取り出され、他端からはグランド端子74が取り出され、更にスイッチ64を介して接続した共通側からはワイパー端子76が取り出されている。
【0102】
直列抵抗アレイ62はスイッチ64のいずれか1つをデコーダ72の出力によりオンすることで、例えば256段階に亘り抵抗値を切り替えることができ、これに対応して電源端子72とグランド端子74間に印加している直流電圧を256段階の任意の選択段階の電圧として出力することができる。
【0103】
デコーダ72に対してはアップダウンカウンタ66が設けられており、アップダウンカウンタ66は制御端子78に対する制御信号としてのカウント信号によりアップカウントまたはダウンカウントを最小値から最大値の間で行う。アップダウンカウンタ66にカウントされた2進データはデコーダ72で例えば1〜256段階の10進データに変換され、デコーダ72から10進データに対応した位置のスイッチ64をオンすることで、デコーダ72で設定した値(段数)に対応した電圧をワイパー端子76から取り出すことができる。
【0104】
制御回路70はアップダウンカウンタ66及びデコーダ72のタイミング制御などを行っている。また不揮発メモリ68が設けられ、不揮発メモリ68にはアップダウンカウンタ66の値が記憶される。
【0105】
このため、デジタル可変抵抗器60の電源が断たれても、不揮発メモリ68にそのときのアップダウンカウンタ66の値が保持されているため、次に電源を投入したときの初期値として不揮発メモリ68の値がアップダウンカウンタ66にセットされ、これによって、電源を切っても、そのときの調整値を保持することができる。なお電源を切っても調整値を保持する必要がない場合には、不揮発メモリ68を設ける必要はない。
【0106】
図9は図7の第2実施形態における調整処理を示したフローチャートである。この調整処理は基本的に、図6に示した第1実施形態の調整処理と同じであるが、図6のステップS3,S5に対応した図9のステップS13,S15の処理において、DAコンバータ50に代えて、デジタル可変抵抗器60のアップまたはダウンを1ビット単位に行っている点が相違する。
【0107】
またデジタル可変抵抗器60を用いた場合、ステップS16におけるデジタル可変抵抗器60の出力を一定電圧(Va/2)だけ低下させる処理として、この電圧低下に相当するデジタル値のダウンカウントを必要とする分だけ、DAコンバータ50が単に所定の低下させるためのデジタル値を1回でセットする処理に比べ、調整処理に時間がかかることになる。
【0108】
図10は本発明による伝送入力回路の第3実施形態を示した回路図である。この第3実施形態にあっては、第1調整処理部56による処理終了後の第2調整処理部58の処理として、DAコンバータのデジタル値の変更ではなく、スイッチと抵抗回路網によって伝送電流検出電圧Vaの半分となる一定電圧(Va/2)の変化を作り出すようにして、ソフトウェア側の処理を簡単にしたことを特徴とする。
【0109】
図10において、受信機10に設けられた伝送入力回路28は、電流検出抵抗R0、オペアンプ48、DAコンバータ50、コンパレータ52、基準電圧源54、プルアップ抵抗R3を備えており、この点は図2の第1実施形態と基本的に同じであるが、第3実施形態にあっては、コンパレータ52の基準電圧側のプラス入力端子に対し、スイッチ80と抵抗R4,R5を直列接続した分圧回路82を設けたことを特徴とする。
【0110】
即ち、コンパレータ52のプラス入力端子に対しては、基準電圧源54からの基準電圧Vrが抵抗R4とR5を直列接続した分圧回路82の分圧点から入力接続されており、分圧回路82にあっては、抵抗R5とグランド側との間にトランジスタやMOS−FETなどのスイッチ80を設けている。
【0111】
スイッチ80は第1調整処理部56による調整の際にはオンされ、抵抗R4,R5の直列接続による分圧回路82を有効とし、基準電圧Vrを抵抗R4,R5で分圧した所定の分圧電圧Veをコンパレータ52に設定する。
【0112】
第1調整処理部56による調整が済むと、第2調整処理部58がスイッチ80を図示のようにオフに切り替えることで、分圧回路82をグランド側から切り離し、これによって基準電圧源54からの基準電圧Vrをそのままコンパレータ52に設定するようにしている。
【0113】
ここで分圧回路82の基準電圧Vrは、分圧電圧Veに伝送電流検出電圧Vaの半分の一定電圧(Va/2)を加算した電圧になるように、即ち
Vr=Ve+Va/2
の関係となるように、抵抗R4,R5の値を決めている。
【0114】
図11は図10の第2実施形態における各部の信号波形を示したタイムチャートであり、図11(A)は線路電流検出電圧Vi、図11(B)はDAコンバータ50から出力される調整電圧Vb、図11(C)はコンパレータ52に対する入力、図11(D)はコンパレータ52の出力を示している。
【0115】
まず伝送電流Iaが流れずに負荷電流Izのみが流れて、負荷電流検出電圧Vzが基底的に発生している空きタイミングとなる時刻t1〜t3で、第1調整処理部56及び第2調整処理部58による調整処理を行う。
【0116】
ここで時刻t1の調整開始時に、第1調整処理部56はスイッチ80をオンすることで分圧回路82を有効とし、コンパレータ52のプラス入力端子に分圧電圧Veを設定した状態とする。
【0117】
このようにコンパレータ52により分圧電圧Veが設定されると、このときのオペアンプ48からの補正検出電圧Vcは分圧電圧Veより高いことから、コンパレータ52の出力はLレベルに反転する。
【0118】
続いて時刻t2で、第1調整処理部56は、コンパレータ52の出力がLレベルとなって補正検出電圧Vcが分圧電圧Veより高いことを判別し、この場合には、補正検出電圧Vcを下げて分圧電圧Veに一致させるために、DAコンバータ50からの調整電圧Vbを増加させるようにデジタル値を1ビット単位で増加させる。
【0119】
このDAコンバータ50からの調整電圧Vbの増加に伴い、補正検出電圧Vcが低下して分圧電圧Veを時刻t3で下回ると、コンパレータ52の出力がLレベルからHレベルに反転し、これによって第1調整処理部56は、補正検出電圧Vcが分圧電圧Veに一致したことを判別できる。
【0120】
続いて時刻t4で第2調整処理部58がスイッチ80をオフに切り替える。スイッチ80をオフに切り替えると、分圧回路82のグランド側が切り離されて分圧機能が失われ、基準電圧源54からの基準電圧Vrが抵抗R4を介して、そのままコンパレータ52のプラス入力端子に設定される。即ち、時刻t4におけるスイッチ80のオフにより、コンパレータ52のプラス入力端子に対する分圧電圧Veは基準電圧Vrに増加する。
【0121】
ここで第3実施形態にあっては、分圧電圧Veから基準電圧Vrへの電圧変化、即ち(Vr−Ve)が、線路電流Iaの伝送電流検出電圧Vaの半分、即ち
(Vr−Ve)=(Va/2)
となるように、基準電圧Vr、分圧回路82の抵抗R4,R5の値を決めている。
【0122】
したがってスイッチ80をオフすると、図11(C)に示すように、分圧電圧Veから一定電圧(Va/2)だけ増加した基準電圧Vrがコンパレータ52に設定されることになる。
【0123】
このようにして時刻t1〜t4に亘る調整処理が終了すると、時刻t5〜t6に示すように、子機からの伝送電流Iaによる伝送電流検出電圧Vaがパルス的に負荷電流検出電圧Vzに重畳して入力し、オペアンプ48で調整電圧Vbを差し引いた補正検出電圧Vcとすることで、補正検出電圧Vcにおける線路電流検出電圧Viの変化分のほぼ中央にコンパレータ52に対する基準電圧Vrが位置し、これによって線路電流を正確に検出することができる。
【0124】
図12は図10の第3実施形態における負荷電流が安定している場合の各部の信号波形を示したタイムチャートであり、図12(A)は線路電流検出電圧Vi、図12(B)はコンパレータ52の入力、図12(C)は調整タイミング、図12(D)はコンパレータ52の出力である。
【0125】
このように、負荷電流Izに対応した負荷電流検出電圧Vzが安定している場合には、例えば親機からのポーリングに対する子機からの順次応答の伝送電流の空きタイミングにつき、1周期おきに図12(C)に示すように調整タイミングを設定している。図12(B)のコンパレータ52の入力から明らかなように、調整処理によって基準電圧Vrは伝送電流検出電圧Vaのほぼ半分の位置に設定され、これによって負荷電流Izに上乗せする形で流れる伝送電流Iaを正確に検出することができる。
【0126】
図13は図10の第3実施形態における負荷電流が変動している場合の各部の信号波形を示したタイムチャートである。図13(A)の線路電流検出電圧Viに示すように、この例では、負荷電流Izの変動に伴い、基底的に流れる負荷電流検出電圧Vzが緩やかに変動し、そこに上乗せする形で伝送電流Iaに対応した伝送電流検出電圧Vaが発生している。
【0127】
このように負荷電流検出電圧Vzが変動する場合には、図13(C)に示すように、伝送電流Iaの空きタイミングのすべてを調整タイミングとしている。各調整タイミングにおける調整処理は、図10のスイッチ80をオンして分圧電圧Veをコンパレータ52に設定し、オペアンプ48からの補正検出電圧Vcを分圧電圧Veに一致させるようにDAコンバータ50からの調整電圧Vbを調整した後、この一致をコンパレータ52の反転で判別した後、スイッチ80をオフとして、コンパレータ52に対する分圧電圧Veの設定から基準電圧Vrの設定に切り替えている。
【0128】
このように、負荷電流検出電圧Vzが変動しても、各調整タイミングごとにDAコンバータ50が調整電圧Vbを調整して、負荷電流検出電圧Vzの変動分を打ち消すように補正検出電圧Vcを補正する調整を行い、この結果、負荷電流検出電圧Vzに重畳する形で発生する伝送電流検出電圧Vaのほぼ半分に基準電圧Vrを位置させ、より正確に伝送電流Iaを検出することができる。
【0129】
図14は図10の第3実施形態における調整処理を示したフローチャートである。図14において、まずステップS21で伝送電流が流れずに負荷電流のみが流れている調整タイミングであることを判別すると、ステップS22に進み、スイッチ80をオンしてコンパレータ52に対し分圧電圧Veを設定する。
【0130】
続いてステップS23でコンパレータ52の出力がLレベルか否かチェックし、分圧電圧Veより補正検出電圧Vcが高い場合にはコンパレータ52の出力はLレベルになることから、補正検出電圧Vcを減少させるため、DAコンバータ50からの調整電圧Vbを増加させるように、ステップS24に進み、DAコンバータ50のデジタル値を1ビット単位でアップさせる。
【0131】
続いてステップS25でコンパレータ52の出力が反転したか否かチェックし、コンパレータ52の出力がLレベルからHレベルに反転するまで、ステップS23,S24の1ビット単位のダウンを繰り返す。ステップS25でコンパレータ出力がHレベルに反転したことが判別されると、補正検出電圧Vcが分圧電圧Veに一致したものと判断し、ステップS27に進んでスイッチ80をオフすることで、コンパレータ52に対し分圧電圧Veより(Va/2)だけ高い基準電圧Vrを設定して調整処理を終了する。
【0132】
一方、ステップS23でコンパレータの出力がHレベルであった場合には、分圧電圧Veに対し補正検出電圧Vcの方が低いことから、補正検出電圧Vcを増加させるために、ステップS26でDAコンバータを1ビット単位にダウンして調整電圧Vbを低下させる。
【0133】
続いてステップS25でコンパレータ52の出力がHレベルからLレベルに反転したか否かチェックし、Lレベルへの反転を判別すると、補正検出電圧Vcが分圧電圧Veに一致したものと判断して、ステップS27に進み、スイッチ80をオフしてコンパレータ52に対し分圧電圧Veより(Va/2)だけ高い基準電圧Vrを設定する。
【0134】
なお上記の実施形態にあっては、CPU22の調整機能を第1調整処理部56と第2調整処理部58に分けて説明しているが、これに限らず、両者を合わせて1つの調整処理部として機能させても良い。
【0135】
また上記の実施形態は受信機から引き出された伝送線に主に負荷電流を流す機器としてオンオフ型火災感知器を接続した中継器を例に取っているが、オンオフ型感知器以外にガス漏れ検出器や盗難警報機などを接続した場合も同様である。
【0136】
また本発明は、その目的と利点を損なうことのない適宜の変形を含み、更に上記の実施形態に示した数値による限定は受けない。
【図面の簡単な説明】
【0137】
【図1】本発明が適用される監視システムにおける受信機をアナログ型感知器及び中継器と共に示したブロック図
【図2】本発明による伝送入力回路の第1実施形態を示した回路図
【図3】第1実施形態における各部の信号波形を示したタイムチャート
【図4】第1実施形態における負荷電流が安定している場合の各部の信号波形を示したタイムチャート
【図5】第1実施形態における負荷電流が変動している場合の各部の信号波形を示したタイムチャート
【図6】第1実施形態における調整処理を示したフローチャート
【図7】本発明による伝送入力回路の第2実施形態を示した回路図
【図8】第2実施形態に設けたデジタル可変抵抗器の回路構成を示した回路ブロック図
【図9】第2実施形態における調整処理を示したフローチャート
【図10】本発明による伝送入力回路の第3実施形態を示した回路図
【図11】第3実施形態における各部の信号波形を示したタイムチャート
【図12】第3実施形態における負荷電流が安定している場合の各部の信号波形を示したタイムチャート
【図13】第3実施形態における負荷電流が変動している場合の各部の信号波形を示したタイムチャート
【図14】第3実施形態における調整処理を示したフローチャート
【図15】従来の監視システムを示したシステムブロック図
【図16】従来の監視システムにおける中継器とアナログ型感知器を等価回路で示した本ブロック図
【図17】従来の伝送入力回路を示した回路図
【図18】図17の従来回路におけるコンパータ入力電圧とサンプルホールドのタイミングを示したタイムチャート
【図19】負荷電流が安定している場合の従来の受信電圧とサンプルホールドのタイミングを示したタイムチャート
【符号の説明】
【0138】
10:受信機
12a,12b:伝送線
14:アナログ型感知器
16:中継器
18a,18b:感知器回線
20:オンオフ型感知器
22,38,44:CPU
24:伝送回路部
26:伝送出力回路
28:伝送入力回路
30:表示部
32:操作部
34:記憶部
36:移報部
40:センサ部
42,48:伝送回路部
46:発報受信部
48:オペアンプ
50:DAコンバータ
52:コンパレータ
54:基準電圧源
56:第1調整処理部
58:第2調整処理部
60:デジタル可変抵抗器
62:直列抵抗アレイ
64,80:スイッチ
66:アップダウンカウンタ
68:不揮発メモリ
70:制御回路
72:電源端子
74:グランド端子
76:ワイパー端子
78:制御端子
76:第2インバータ
78:ADコンバータ
82:分圧回路
【特許請求の範囲】
【請求項1】
電源供給線を兼ねた伝送線に負荷が負荷電流を流している状態で、子機からの伝送電流の有無を検出する親機の伝送入力回路に於いて、
前記伝送線からの線路電流を入力して線路電流検出電圧を生成する電流検出抵抗と、
デジタル値に応じて任意の調整電圧を発生するデジタルアナログ変換器と、
入力端子の一方に前記電流検出抵抗に生成した線路電流検出電圧を入力すると共に、入力端子の他方に前記デジタルアナログ変換器で発生した調整電圧を入力し、前記線路電流検出電圧から前記調整電圧を差し引いた補正検出電圧を出力するアンプと、
入力端子の一方に前記アンプから出力された補正検出電圧を入力すると共に、入力端子の他方に所定の基準電圧を入力し、前記基準電圧を越える補正検出電圧の成分を伝送電流検出信号として出力するコンパレータと、
前記子機からの伝送電流の空きタイミングで、前記アンプから出力された補正検出電圧を、前記基準電圧に一致させるように前記デジタルアナログ変換器からの調整電圧を調整する第1調整処理部と、
前記第1調整処理部により調整された補正検出電圧を、伝送電流に対応した伝送電流検出電圧の略半分となる一定電圧だけ低下させた補正検出電圧となるように前記デジタルアナログ変換器からの調整電圧を調整する第2調整処理部と、
を備えたことを特徴とする伝送入力回路。
【請求項2】
請求項1記載の伝送入力回路に於いて、前記第1調整処理部は、前記デジタルアナログ変換器に対するデジタル値を、1ビット変化で前記コンパレータの出力が反転するデジタル値又は反転直前のデジタル値に調整して前記補正検出電圧を前記基準電圧に一致させることを特徴とする伝送入力回路。
【請求項3】
請求項1記載の伝送入力回路に於いて、前記第1調整処理部は、
調整開始時の前記コンパレータの出力がHレベルの場合は、前記HレベルをLレベルに反転する方向に前記デジタル値を1ビット単位に変化させ、HレベルからLレベルに反転したときのデジタル値または反転直前のデジタル値に固定し、
調整開始時の前記コンパレータの出力がLレベルの場合は、前記LレベルをHレベルに反転する方向に前記デジタル値を1ビット単位に変化させ、LレベルからHレベルに反転したときのデジタル値または反転直前のデジタル値に固定することを特徴とする伝送入力回路。
【請求項4】
電源供給線を兼ねた伝送線に負荷が負荷電流を流している状態で、子機からの伝送電流の有無を検出する親機の伝送入力回路に於いて、
前記伝送線からの線路電流を入力して線路電流検出電圧を生成する電流検出抵抗と、
デジタル値に応じて任意の調整電圧を発生するデジタルアナログ変換器と、
入力端子の一方に前記電流検出抵抗に生成した線路電流検出電圧を入力すると共に、入力端子の他方に前記デジタルアナログ変換器で発生した調整電圧を入力し、前記線路電流検出電圧から前記調整電圧を差し引いた補正検出電圧を出力するアンプと、
所定の基準電圧を直列抵抗により分圧して所定の分圧電圧を出力する分圧回路と、
前記分圧回路のグランド側に挿入され、スイッチオンにより前記分圧回路を形成して前記分圧電圧を出力させ、スイッチオフにより前記分圧回路のグランド側を切り離して前記基準電圧をそのまま出力させるスイッチと、
入力端子の一方に前記アンプから出力された補正検出電圧を入力すると共に、入力端子の他方に前記分圧回路からの基準電圧を入力し、前記基準電圧を越える補正検出電圧の成分を伝送電流検出信号として出力するコンパレータと、
前記子機からの伝送電流の空きタイミングで、前記スイッチをオンして前記分圧回路から前記分圧電圧を出力させた状態で、前記アンプから出力された補正検出電圧を、前記分圧電圧に一致させるように前記デジタルアナログ変換器からの調整電圧を調整する第1調整処理部と、
前記第1調整処理部による調整後に、前記スイッチをオフして、前記分圧回路を前記基準電圧の出力状態に固定する第2調整処理部と、
を備えたことを特徴とする伝送入力回路。
【請求項5】
請求項4記載の伝送入力回路に於いて、前記スイッチのオン時に前記分圧回路から出力する分圧電圧に対し、前記スイッチのオフ時に前記分圧回路から出力する基準電圧を、伝送電流に対応した伝送電流検出電圧の略半分となる一定電圧だけ増加させるように前記分圧回路を構成したことを特徴とする伝送入力回路。
【請求項6】
請求項4記載の伝送入力回路に於いて、前記第1調整処理部は、前記デジタルアナログ変換器に対するデジタル値を、1ビット変化で前記コンパレータの出力が反転するデジタル値又は反転直前のデジタル値に調整して前記補正検出電圧を前記分圧電圧に一致させることを特徴とする伝送入力回路。
【請求項7】
請求項4記載の伝送入力回路に於いて、前記第1調整処理部は、
調整開始時の前記コンパレータの出力がHレベルの場合は、前記HレベルをLレベルに反転する方向に前記デジタル値を1ビット単位に変化させ、HレベルからLレベルに反転したときのデジタル値または反転直前のデジタル値に固定し、
調整開始時の前記コンパレータの出力がLレベルの場合は、前記LレベルをHレベルに反転する方向に前記デジタル値を1ビット単位に変化させ、LレベルからHレベルに反転したときのデジタル値または反転直前のデジタル値に固定することを特徴とする伝送入力回路。
【請求項8】
請求項1又は4記載の伝送入力回路に於いて、前記デジタルアナログ変換器に替えてデジタル可変抵抗器を設けたことを特徴とする伝送入力回路。
【請求項1】
電源供給線を兼ねた伝送線に負荷が負荷電流を流している状態で、子機からの伝送電流の有無を検出する親機の伝送入力回路に於いて、
前記伝送線からの線路電流を入力して線路電流検出電圧を生成する電流検出抵抗と、
デジタル値に応じて任意の調整電圧を発生するデジタルアナログ変換器と、
入力端子の一方に前記電流検出抵抗に生成した線路電流検出電圧を入力すると共に、入力端子の他方に前記デジタルアナログ変換器で発生した調整電圧を入力し、前記線路電流検出電圧から前記調整電圧を差し引いた補正検出電圧を出力するアンプと、
入力端子の一方に前記アンプから出力された補正検出電圧を入力すると共に、入力端子の他方に所定の基準電圧を入力し、前記基準電圧を越える補正検出電圧の成分を伝送電流検出信号として出力するコンパレータと、
前記子機からの伝送電流の空きタイミングで、前記アンプから出力された補正検出電圧を、前記基準電圧に一致させるように前記デジタルアナログ変換器からの調整電圧を調整する第1調整処理部と、
前記第1調整処理部により調整された補正検出電圧を、伝送電流に対応した伝送電流検出電圧の略半分となる一定電圧だけ低下させた補正検出電圧となるように前記デジタルアナログ変換器からの調整電圧を調整する第2調整処理部と、
を備えたことを特徴とする伝送入力回路。
【請求項2】
請求項1記載の伝送入力回路に於いて、前記第1調整処理部は、前記デジタルアナログ変換器に対するデジタル値を、1ビット変化で前記コンパレータの出力が反転するデジタル値又は反転直前のデジタル値に調整して前記補正検出電圧を前記基準電圧に一致させることを特徴とする伝送入力回路。
【請求項3】
請求項1記載の伝送入力回路に於いて、前記第1調整処理部は、
調整開始時の前記コンパレータの出力がHレベルの場合は、前記HレベルをLレベルに反転する方向に前記デジタル値を1ビット単位に変化させ、HレベルからLレベルに反転したときのデジタル値または反転直前のデジタル値に固定し、
調整開始時の前記コンパレータの出力がLレベルの場合は、前記LレベルをHレベルに反転する方向に前記デジタル値を1ビット単位に変化させ、LレベルからHレベルに反転したときのデジタル値または反転直前のデジタル値に固定することを特徴とする伝送入力回路。
【請求項4】
電源供給線を兼ねた伝送線に負荷が負荷電流を流している状態で、子機からの伝送電流の有無を検出する親機の伝送入力回路に於いて、
前記伝送線からの線路電流を入力して線路電流検出電圧を生成する電流検出抵抗と、
デジタル値に応じて任意の調整電圧を発生するデジタルアナログ変換器と、
入力端子の一方に前記電流検出抵抗に生成した線路電流検出電圧を入力すると共に、入力端子の他方に前記デジタルアナログ変換器で発生した調整電圧を入力し、前記線路電流検出電圧から前記調整電圧を差し引いた補正検出電圧を出力するアンプと、
所定の基準電圧を直列抵抗により分圧して所定の分圧電圧を出力する分圧回路と、
前記分圧回路のグランド側に挿入され、スイッチオンにより前記分圧回路を形成して前記分圧電圧を出力させ、スイッチオフにより前記分圧回路のグランド側を切り離して前記基準電圧をそのまま出力させるスイッチと、
入力端子の一方に前記アンプから出力された補正検出電圧を入力すると共に、入力端子の他方に前記分圧回路からの基準電圧を入力し、前記基準電圧を越える補正検出電圧の成分を伝送電流検出信号として出力するコンパレータと、
前記子機からの伝送電流の空きタイミングで、前記スイッチをオンして前記分圧回路から前記分圧電圧を出力させた状態で、前記アンプから出力された補正検出電圧を、前記分圧電圧に一致させるように前記デジタルアナログ変換器からの調整電圧を調整する第1調整処理部と、
前記第1調整処理部による調整後に、前記スイッチをオフして、前記分圧回路を前記基準電圧の出力状態に固定する第2調整処理部と、
を備えたことを特徴とする伝送入力回路。
【請求項5】
請求項4記載の伝送入力回路に於いて、前記スイッチのオン時に前記分圧回路から出力する分圧電圧に対し、前記スイッチのオフ時に前記分圧回路から出力する基準電圧を、伝送電流に対応した伝送電流検出電圧の略半分となる一定電圧だけ増加させるように前記分圧回路を構成したことを特徴とする伝送入力回路。
【請求項6】
請求項4記載の伝送入力回路に於いて、前記第1調整処理部は、前記デジタルアナログ変換器に対するデジタル値を、1ビット変化で前記コンパレータの出力が反転するデジタル値又は反転直前のデジタル値に調整して前記補正検出電圧を前記分圧電圧に一致させることを特徴とする伝送入力回路。
【請求項7】
請求項4記載の伝送入力回路に於いて、前記第1調整処理部は、
調整開始時の前記コンパレータの出力がHレベルの場合は、前記HレベルをLレベルに反転する方向に前記デジタル値を1ビット単位に変化させ、HレベルからLレベルに反転したときのデジタル値または反転直前のデジタル値に固定し、
調整開始時の前記コンパレータの出力がLレベルの場合は、前記LレベルをHレベルに反転する方向に前記デジタル値を1ビット単位に変化させ、LレベルからHレベルに反転したときのデジタル値または反転直前のデジタル値に固定することを特徴とする伝送入力回路。
【請求項8】
請求項1又は4記載の伝送入力回路に於いて、前記デジタルアナログ変換器に替えてデジタル可変抵抗器を設けたことを特徴とする伝送入力回路。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【公開番号】特開2010−86447(P2010−86447A)
【公開日】平成22年4月15日(2010.4.15)
【国際特許分類】
【出願番号】特願2008−257175(P2008−257175)
【出願日】平成20年10月2日(2008.10.2)
【出願人】(000003403)ホーチキ株式会社 (792)
【Fターム(参考)】
【公開日】平成22年4月15日(2010.4.15)
【国際特許分類】
【出願日】平成20年10月2日(2008.10.2)
【出願人】(000003403)ホーチキ株式会社 (792)
【Fターム(参考)】
[ Back to top ]