伝送線路型キャパシタ
【課題】 GHz帯域対応の大容量のデカップリングキャパシタを提供する。
【解決手段】 基材絶縁シート1−1上に形成された第一導電層1−2と、その上面に第一絶縁薄膜層3−1を介して形成された帯状の第二導電層2を有する。また、第二導電層にコンフォーマルにコーティングされた第二絶縁層3−2とその上部にコンフォーマルにコーティングされた金属/半導体薄膜層3−3を具備する。第一導電層に接続される接続端子4−1及び第二導電層に接続される接続端子4−2は、第二導電層の一端部近傍に互いに近づけて形成される。
【解決手段】 基材絶縁シート1−1上に形成された第一導電層1−2と、その上面に第一絶縁薄膜層3−1を介して形成された帯状の第二導電層2を有する。また、第二導電層にコンフォーマルにコーティングされた第二絶縁層3−2とその上部にコンフォーマルにコーティングされた金属/半導体薄膜層3−3を具備する。第一導電層に接続される接続端子4−1及び第二導電層に接続される接続端子4−2は、第二導電層の一端部近傍に互いに近づけて形成される。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、伝送線路型キャパシタに関し、特に、伝送線路型デカップリングキャパシタに関する。
【背景技術】
【0002】
最近の半導体デバイスの高速化に伴い、より高い周波数帯に対応するデカップリングキャパシタが求められている。
【0003】
従来、比較的高い周波数帯のデカップリングキャパシタとしては、セラミック積層チップ型キャパシタが多く用いられている。
【0004】
また、比較的広い周波数帯に対応できるデカップリングキャパシタとして、伝送線路構造を採用したものもある。
【0005】
他方、高周波数帯(GHz帯)で使用可能なデバイスとして、伝送線路構造を採用したインダクタやトランスが既に提案されている(例えば、特許文献1または2参照)。
【0006】
【特許文献1】特開平11−87620号公報
【特許文献2】特開2003−257739号公報
【発明の開示】
【発明が解決しようとする課題】
【0007】
セラミック積層チップ型キャパシタは、数百MHz以上の高周波特性が悪く、1GHzまでキャパシティブ成分が残っているものは知られていない。これは、セラミック積層チップ型キャパシタが共振点を有しており、それ以上の周波数帯ではインダクタ成分が支配的となるからである。このため、セラミック積層チップ型キャパシタは、GHz帯域のデバイス用電源のデカップリングキャパシタとしては不適である。
【0008】
また、伝送線路構造を採用したものは、導電性ポリマー電解コンデンサを応用したもので、GHz帯までの対応を謳っている。しかしながら、このデバイスでも、1GHzを超えるとインダクタ成分が支配的となり、GHzでの動作を補償する電源に使用しても効果は得られない。
【0009】
さらに、引用文献1や2に記載されたデバイスは、インダクタ成分を利用するものであって、GHz帯で使用できるキャパシタについて何ら開示するものでも示唆するものでもない。
【0010】
本発明は、上記のような事情を考慮してなされたものであり、その目的は、10GHz帯域までキャパシタ成分が支配する伝送線路型キャパシタを提供することにある。
【課題を解決するための手段】
【0011】
上記課題を解決するため、本発明に係る伝送線路型キャパシタは、絶縁シートと、該絶縁シート上に形成された第一の導電層と、該第一の導電層上に形成された第一の絶縁層と、該第一の絶縁層上に形成された帯状の第二導電層と、該第二の導電層をその一端部を除いて覆う第二の絶縁層と、該第二の絶縁層上に形成された金属または半導体からなる金属/半導体薄膜層とを有し、前記第一の導電層に第一導電層用接続端子を接続するとともに、前記第二の導電層の一端部に第二導電層用接続端子を接続し、当該第二の導電層の他端を開放端としたことを特徴とする。
【0012】
前記金属/半導体薄膜層としては、1Ω/□以上のシート抵抗を有する均質膜あるいはクラスタ状のグレインが重なった膜を用いることができる。また、その膜厚は、20〜10000nmとすることができる。
【0013】
前記第一の絶縁膜及び前記第二の絶縁膜の各々は、その膜厚を20〜10000nmとすることができる。
【0014】
また、前記金属/半導体薄膜層は、Fe、Al、Ni、Ag、Mg、Cu、Si、及びCからなる群から選ばれた一つの物質、または前記群から選ばれた少なくとも2つの物質からなる合金もしくは共析物を含んでよい。
【0015】
前記第一導電層用接続端子は、前記第二の導電層の前記一端部側延長線上で、前記第一の導電層に接続されかつ前記第一の絶縁層を貫通して当該第一の絶縁層の上面に露出するよう形成された引き出し電極に接続されてよい。
【0016】
あるいは、前記第一の導電層の平面形状が長方形であり、前記第一の導電層用接続端子が前記第一の導電層の一対の短辺のうち前記第二の導電層の一端部に近い方の短辺に接続されるよう前記絶縁シート上に形成され、かつ前記第一の絶縁層に形成された窓部から露出するようにしてもよい。この場合、前記第二の導電層として複数の帯状導電層を有し、これら複数の帯状電極層の一端部に前記第二導電層用接続端子が共通に接続される用構成することができる。また、その場合には、前記第一導電層用接続端子及び前記第二導電層用接続端子の各々幅が前記第1の導電層及び前記第二の導電層からそれぞれ遠ざかるに従い漸減し、その絞込み角度が30度以下となるように構成することが好ましい。
【0017】
前記第二の導電層または前記帯状導電層の膜厚tと幅wとの比t/wは0.5以下であることが好ましい。
【発明の効果】
【0018】
本発明によれば、10GHz帯域までキャパシタ成分が支配する伝送線路型キャパシタを提供することができる。
【0019】
また、本発明によれば、単位長さあたりの容量が大きい伝送線路型キャパシタを提供することができる。
【発明を実施するための最良の形態】
【0020】
以下、図面を参照して本発明の実施の形態について説明する。
【0021】
図1(A)は本発明の第1の実施形態に係る伝送線路型デカップリングキャパシタ(以下、単にキャパシタという)の一方の端部の斜視図であり、図1(B)はその平面図である。キャパシタの他方の端部側は、どこまでも延長したり、折り返したりすること(展開)ができる。その様子を、図1(A)及び(B)では、一点鎖線で示している。
【0022】
図1(A)及び(B)に示すキャパシタは、長方形の基材絶縁シート1−1とその上に被着した金属層(第一導電層)1−2とを有する積層シート1を有している。また、積層シート1の上面をコートする第一絶縁薄膜層3−1が形成され、その上に帯状の第二導電層(線路)2が積層シート1の長手方向に延在するように形成されている。また、その一端部を除き第二導電層2をコンフォーマルにコートする第二絶縁薄膜層3−2が、第二導電層2と第一絶縁薄膜層3−1の露出面上に形成されている。さらに、第二絶縁薄膜層3−2の上には、コンフォーマルに金属または半導体からなる金属/半導体薄膜層3−3が形成されている。第二絶縁薄膜層3−2及び金属/半導体薄膜層3−3を合わせて上部コンフォーマル層3と呼ぶ。
【0023】
第一絶縁薄膜層3−1には、第二導電層2の一端部側への延長線上の位置で、貫通穴が形成されている。この貫通穴には第一導電層1−2に接続される引き出し電極が設けられている。また、引き出し電極の上面には、第一接続端子4−1が形成されている。なお、引き出し電極は、第二導電層2の形成と同時に同一材料で形成することができる。
【0024】
また、第二導電層2の一端部の上面には第二接続端子4−2が形成されている。
【0025】
以上のように、本実施の形態に係るキャパシタは、一対の線路(第一導電層1−2及び第二導電層2)を有するマイクロストリップ構造(伝送線路構造)を持つ。そして、このような構成において、金属/半導体薄膜層3−3の存在により(ドルーデ(Drude)の式に従い)、10GHz帯域までキャパシタ成分が支配する伝送線路型キャパシタを実現することができる。
【0026】
次に、図1のキャパシタの製造方法について説明する。
【0027】
まず、基材絶縁シート1−1を用意する。基材絶縁シート1−1の形状は長方形とすることができる。基材絶縁シート1−1としては、例えばガラス繊維強化エポキシ、エポキシ、ポリエステル、PET(ポリエチレンテレフタレート)、PPC(ポリエステルポリカーボネート)、ビニリデン、ポリイミド、ポリスチレンなどの有機絶縁物が使用できる。シート厚みは基材としての役目が果たせる厚みが望ましい。その厚みが数ミクロンであれば、ほう珪酸ガラス、ソーダライムガラスなどの無機シートも使用可能である。無機シートを用いると、薄膜形成に物理的被着法のプロセスを採用しやすい。
【0028】
次に、基材絶縁シート1−1上に第一導電層1−2を形成する。第一導電層1−2の形成には、金属箔の貼り付け、スパッタ、蒸着、めっき、イオンプレーティング、CVD、溶射などの手法を用いることができる。
【0029】
次に、第一導電層1−2上に、第一絶縁薄膜層3−1を被着する。第一絶縁薄膜層3−1の被着には、塗布、スピンコート、スパッタ、蒸着、CVDなどの手法を用いることができる。第一絶縁薄膜層3−1は、マイクロストリップ線路の電磁界バランスを崩壊させるように薄い層であることが望ましく、その膜厚範囲は20〜10000nmである。
【0030】
続いて、第一絶縁薄膜層3−1に引き出し電極用の貫通穴を形成し、第一絶縁薄膜層3−1上に第二導電層2となる金属膜を形成する。この金属膜の形成には、第一導電層1−2の形成と同様に、金属箔の貼り付け、スパッタ、蒸着、めっき、イオンプレーティング、CVD、溶射などの手法を用いることができる。形成された金属膜をフォトリソグラフ等の技術を用いて帯状の線路に加工するとともに引き出し電極を形成する。線路長を長くする場合には、図1(B)に示すように、第二導電層2を折り返す形状とする。第二導電層2の幅wは10μm〜1mmが好ましく、その厚みtは電流容量に応じて決定される。例えば、一本の第二導電層2で300mAに対応させる場合、w=100μmであればt=20μmが適当である。
【0031】
次に、第一絶縁薄膜層3−1と第二導電層2の上面全面に第二絶縁薄膜層3−2を形成する。第二絶縁薄膜層3−2の形成には、塗布、スピンコート、スパッタ、蒸着、CVD、溶射などの手法を用いることができる。なお、第二絶縁薄膜層3−2が、第二導電層2の側面にも形成されるように、コンフォーマル被着プロセスで行うことが望ましい。第二絶縁薄膜層3−2はピンホール(欠陥、ボイド)があってもよく、クラスタが電気的に独立した島状であってもよい。第二絶縁薄膜層3−2の膜厚は、たとえば20〜1000nmである。
【0032】
次に、第二絶縁薄膜層3−2を完全に覆うように金属/半導体薄膜層3−3を被着させる。金属/半導体薄膜層3−3はコンフォーマルに被着させることができる手法、たとえばCVD、蒸着、スパッタ、溶射などを用いて形成することが望ましい。金属/半導体薄膜層3−3は、この薄膜中に表面プラズモン効果を生むため、例えば、1Ω/□以上のシート抵抗を有する均質膜を有する多結晶またはアモルファス薄膜、あるいはクラスタ状のグレインが重なった構成で設けられた金属または半導体である。例えば、Fe、Al、Ni、Ag,Mg、Cu、Si、Cからなる群から選ばれた少なくとも一つの物質、または前記群から選ばれた少なくとも二つからなる合金または共析物を含む。金属/半導体薄膜層3−3の膜厚は、例えば20〜10000nmである。
【0033】
次に、積層シート1の一方の端部1aにおいて、金属/半導体薄膜層3−3及び第二絶縁薄膜層3−2を除去し、第二導電層2の一端部及び引き出し電極を露出させる。そして、引き出し電極及び第二導電層2の一端部の上面に接続端子4−1及び4−2をそれぞれ形成する。接続端子4−1及び4−2は、平面的なレイアウトにおいて、互いにできるだけ近く(略同じ位置)に配置する。
【0034】
以上のようにし、第1図(A)及び(B)に示すキャパシタが製造される。このキャパシタは、プリント配線板などにエンベッドすることが可能である。
【0035】
図1(A)及び(B)では、第二導電層2として、単一の帯状線路を形成したが、図2に示すように複数(図2では6本)の帯状導電層を形成するようにしてもよい。
【0036】
図2に示す第2の実施の形態に係るキャパシタでは、第一導電層1−2が長方形に形成され、その一対の短辺のうちの一方に第一接続端子4−1’が形成されている。即ち、第一接続端子4−1’は、基材絶縁シート1−1上に形成される。第一接続端子4−1’を外部露出させるため、第一絶縁薄膜層3−1には、第二接続電極取り出し窓5が形成されている。
【0037】
また、第二導電層2である複数の帯状電極層には、第二接続端子4−2’が共通に接続されている。
【0038】
第一接続端子4−1’及び第二接続端子4−2’は、第一導電層1−2及び第二導電層2から遠ざかる(図の右方に進む)に従い、その幅が狭くなっている。各接続端子4−1’、4−2’の両側辺のなす角度(絞り込み角度)θ1、θ2は、それぞれ30°以下とすることが好ましい。
【0039】
図2のキャパシタにおいて、各帯状導電層のサイズが図1の第二導電層2と同じであるとすると、その電流能力は、図1のものに比べて帯状導電層の数に比例したものとなる。換言すると、同一の電流能力であれば、第二導電層2である帯状導電層の数を増やすことにより、各帯状導電層の長さを短くすることができる。なお、第二導電層2である帯状導電層の数は任意に設定可能である。
【0040】
図3は、図2のキャパシタにおける積層シート1の端部1a以外の部分の短辺方向(幅方向)断面である。この図では、4本の第二導電層2が示されている。
【0041】
図3に示すように、第一導電層1−2と第二導電層2とは第一絶縁薄膜層3−1によって電気的に絶縁分離されている。また、第二導電層2と金属/半導体薄膜層3−3とは第二絶縁薄膜層3−2によって電気的に絶縁分離されている。これにより、接続端子4−1,4−2(4−1’,4−2’)に電圧を印加することにより、第一導電層1−2と第二導電層2との間にそれに応じた電圧が印加される。この構成において、金属/半導体薄膜層3−3が導電性を有するか絶縁性を有するかは問題とならない。したがって、後述するように、金属/半導体薄膜層3−3にボイドが連続的にあってもよい。
【0042】
第一絶縁薄膜層3−1と第二絶縁薄膜層3−2は、接続端子4−1,4−2を通して第一導電層1−2と第二導電層2との間に印加される電圧に耐えられるよう設計される。例えば、印加電圧を0.1Vから10Vまで自由に変化させられるように設計される。ここで容量C[F]、電圧V[V]とすると、蓄えることのできる電力P[W]は、P=(1/2)CV2であるため、電圧の高い電源に対応できる方が有利である。
【0043】
第二導電層2の幅をwとするとき、伝送線路対を形成する第一導電層1−2の厚みt0と幅wとの関係は、w/t0≧1.5であることが望ましい。また、第二導電層2の厚みtと幅wとの関係は、w/t≧2であることが望ましい。
【0044】
図4は金属/半導体薄膜層3−3の部分的表面状態を示した図である。図4(A)に示すように、金属/半導体薄膜層3−3は、均質なナノサイズの多結晶またはアモルファスであってもよいし、図4(B)に示すように100nm以上のサイズのクラスタであってもよい。図4(A)及び(B)のいずれも、金属または半導体6と薄膜の欠陥である空隙(ボイド)7とが混合されているが、ボイド7は存在しなくてもよい。金属または半導体(粉体)6がクラスタ状である場合、クラスタ間の隙間が多く導通状態とならないで、絶縁性を有する構成も可能である。
【0045】
上記した構造を有するキャパシタにおいて、接続端子4−1,4−2(4−1’、4−2’)間に所定の電位差を与えると、第一導電層1−2と第二導電層2との間に広がった電磁界すなわちフォトンを、金属/半導体薄膜層3−3がフォトン−表面プラズモンのエネルギ交換を行う。これにより、第一導電層1−2と第二導電層2の対線路(以降はこの表現を用いる)内に流れる電磁エネルギ速度が遅くなり、電気長が長くなるのと等価の働き、すなわち線路内の容量が大きくなり、キャパシタとして機能する。別な言い方をすると、キャパシタに電荷が蓄積される。接続端子4−1,4−2の電位差すなわち蓄電池の動作電圧の上限値は、図3から分かる通り、第一絶縁薄膜層3−1および第二絶縁薄膜層3−2の絶縁耐圧で定まる。
【0046】
対線路を長くしたい場合、前述のように折り返し形状としたり、多数列配列とすることができる。これにより、所定長さのプリント配線版等にもエンベッドすることが可能になる。
【0047】
また、多層配線板にエンベッドする場合、複数の対線路が上下に配置されることになるが、第二導電層2の幅wに等しい距離だけ離れていれば、フォトン−表面プラズモンのエネルギ交換にほとんど影響はないことが確かめられている。
【0048】
キャパシタの構成としては、直線状の対線路を一つ持つことがその特性上理想的である。キャパシタのサイズを小さくしたい場合には、第二導電層2を折り返し形状とすることが望ましい。図2に示すように、多数の対線路を並列配置した場合は、接続端子(電極)による影響により、キャパシタが周波数特性を持つようになる。これを抑制するため、接続端子の絞込み角度(両側部が形成する角度)は30°以下とすることが望ましい。
【0049】
次に、第一導電層1−2と第二導電層2の対線路の容量が大きい理由を説明する。
【0050】
後述するように対線路の特性インピーダンスZ0は小さい為、端部1aから入力されて長辺方向を伝送する電圧V0は、下記(1)式で示される。
【0051】
V=V0×Z0/Z…(1)
【0052】
ただし、Z:電力入力装置の内部インピーダンス、V0:入力電圧、Z0:対線路の特性インピーダンス。
【0053】
接続端子4−1,4−2に入力された電力は対線路の中を進行し、対線路の他方の端部(開放状態にある)で全反射して戻ってくる。戻ってきた電力は、入力端である端部1aでインピーダンス不整合反射(反射率:(Z−Z0)/(Z+Z0))を起こし、継続して入力された電源電圧と合成される。この合成及び反射を繰り返すことにより、長辺方向を伝送する電圧Vは、一定時間後に入力電圧V0に到達する。
【0054】
そして、入力され対線路内で飽和状態となった電荷量Qは入力された電力量Uがそのまま蓄電される。電力量Uは下記(2)式で求められる。
【0055】
Q=tpd×V0/Z0…(2)
【0056】
ただしtpd:対線路と金属/半導体薄膜層3−3間のフォトン−表面プラズモン交換により決まる電磁波エネルギが長さlを通過するのに必要な時間、l:接続端子4−1,4−2から対線路の他方の端部までの長さ。
【0057】
このため、対線路に蓄積される電荷量Qを求める為には、対線路の特性インピーダンスZ0と通過時間tpdを求める必要がある。
【0058】
対線路の特性インピーダンスZ0は、下記(3)式で近似することができる。
【0059】
Z0=[1/13.9√εω+1]{ln[(1+(4t0/w)(14+8/εω)(4t0/w)+√((14+8/εω)/11)2(4t0/w)2+(9.86+9.86/εω)/2]×√[(μ0μω)/(ε0εω)]}…(3)
【0060】
ただし、t0=対線路(対グランド)の厚み、w=対線路の一本の幅、μ0:真空中の透磁率、μω:周波数ωにおける第一絶縁薄膜層3−1と第二絶縁薄膜層3−2の比透磁率、ε0:真空中の誘電率、εω:周波数ωにおける第一絶縁薄膜層3−1と第二絶縁薄膜層3−2の誘電率。
【0061】
このため、対線路の特性インピーダンスZ0を求めるためには、μω及びεωを求める必要がある。
【0062】
ドルーデ(Droude)の誘電関数式及び磁率関数式によれば、εω及びμωは以下の(4)式〜(7)式で表される。
【0063】
εω=1−(ωep2/ω2)…(4)
ωep2≡(nee2)/(ε0m)…(5)
μω=1−(ωmp2/ω2)…(6)
ωmp2≡(npχ2)/(μ0m)…(7)
【0064】
ただし、ne:第一絶縁薄膜層3−1と第二絶縁薄膜層3−2の自由電子の密度、np:積層シート(蓄電シート)1の不対電子の密度、e:電子の電荷、m:電子の質量、χ:不対電子のスピン磁率。
【0065】
ここで、図4(B)に示すように、金属/半導体薄膜層3−3のモルフォロジーが半径1000nmのFeのクラスタ粒子からなる導電粒子が1個/18μm3の数密度で概略つながっている場合を考える。
【0066】
Feが1原子あたり一つの自由電子を保有している場合、鉄の自由電子の密度は8.4×1022個/cm3となる。そして鉄の表面における自由電子密度はその2/3乗、すなわち1.9×1015個/cm2となる。ただし、表面吸着原子に自由電子がトラップされるため、表面の自由電子密度はこの値より低くなる。このトラップによる自由電子の減少率が10−3であると仮定した場合、鉄の表面における自由電子の密度は1.9×1012個/cm2になる。
【0067】
導電粒子の半径は1μm=1×10−5cmであるが、その表面積は4π(1×10−5)2=12.6×10−10cm2となるため、1粒子あたりの自由電子量は2.39×103個となる。導電粒子の密度は1個/18μm3であるため、第一絶縁薄膜層3−1と第二絶縁薄膜層3−2中の自由電子の密度ne=1.32×1020個/m3になる。
【0068】
電子の質量m=9.11×10−31kg、電子の電荷量e=1.6×10−19C、真空中の誘電率ε0=8.85×10−12F/mである。これらの値と、ne=1.32×1020個/m3を式(5)に代入すると、ωep2=1.32×1020×(1.6×10−19)2/(8.85×10−12×9.1×10−31)=0.42×1028、ωep=0.65×1014/sとなる。このように、ωepは遠紫外光の周波数となる。
【0069】
ここで、ωを1GHzとすると式(4)により、εω=1−(6.5×1013)2/(2π×1×109)2=1−1.07×108=−1.07×108となり、εr<−108レベルのマイナスで大きな値である。理論的に大きな値が実現できるが、ここで工業化することを考え、さらに4桁ほどの劣化を考え、εω=−104とする。
【0070】
一方、μωを−10と仮定する。この値は、以下の理由により妥当である。鉄の表面における自由電子密度は、上記したように1.32×1020個/cm2である。これらのうち、不対電子の発生確率を10−6とすると、鉄の表面における不対電子の密度npは1.32×1014個/cm2になる。そして、磁束量子χ=2.07×10−10[Wb]、真空中の透磁率μ0=1.25×10−6[N/A−2]のため、式(7)により、ωmp2=1.32×1014×(2.07×10−15)2/(1.25×10−6×9.1×10−31)=4.97×1020/s2、ωep=2.23×1010/sという高周波数となる。
【0071】
ここで、同様に、ω=1GHzとすると、μω=1−(2.23×1010)2/(2π×1×109)2=1−0.125×102=−11が得られる。このことから、μω=−10としても、この値が十分可能な値であることが分かる。
【0072】
そしてt0=0.001m、w=0.005mとして、これらの値、μω=−10、及びεω=−104を式(3)に代入することにより、Z0=377×1.32/1390=0.35Ωが得られる。今、l=0.1mとすると、tpdは(8)式で求められるため、
tpd=c0/√μω×εω・・・(8)
伝送時間はtpd=0.1/(8×108/√10×104)=40×10−9[s]になり、電源電圧1Vとすると、式(2)より、Q=40×10−9×1/0.35=114nCが得られる。電圧1Vのため、C=114nFの容量となる。t0とwの比が一定であればZ0は同じであり、t0=10μm、w=50μmであれば、2008年における最先端の多層配線基板寸法であり、この対線路寸法で折り返しにより100mmの長さlを用意すれば、0.1μFの周波数特性のほとんどないでカップリングキャパシタをエンベッドできる。t0を半分にすれば長さlは約半分になり、多層配線板内に多数エンベッドできる大きさとなる。上記理論計算でεωを4桁落とした内容を改善できるならばさらに効果的にエンベッドできる。
【0073】
この計算は自由電子や磁子(不対電子)に対する共振周波数は全ての自由電子と磁子が有効に働いたと仮定している。したがって、上記計算がそのまま適用できるとは考えられない。有効自由電子や磁子の数は実用的に測定する必要があり、以下試験的モデルの有効性と測定したデータを記述する。一対の伝送線路の電磁界広がりは図5に示されたとおりである。電気力線、磁力線ができるだけ遠い距離を走る線が、相互カップリングが弱く他のエネルギに交換しやすい。すなわち第一導電体の幅が第二導電体の幅より広いことが大切である。電磁波の量子化した単位であるフォトンが他のエネルギ例えば表面プラズモンや表面マグノンに効率よく変換できることになる。断面が円形の対線路はその意味では有効な構造であり、これも本発明の範囲内である。
【0074】
遠く迂回する電気力線、磁力線を覆い隠すように第二導電層2の周りをできるだけ覆うようにコンフォーマルに金属/半導体薄膜層3−3が被着されることが好ましい。金属/半導体薄膜層3−3の金属表面または半導体表面にこれらの電界磁界が触れると自由電子が表面プラズモン共振をし、常磁性を帯びた磁子が表面マグノン共振をしてフォトンエネルギを吸収する。プラズモン、マグノンは電子の振動のため、その伝播速度は格子振動と同じオーダーの速度、すなわちその媒体の音速に近い速度(光速に比べ5桁遅い速度)で伝播することから、光速に比べ、エネルギ密度が5桁高くなる。金属または半導体に対する誘電的性質は薄膜であることからシート抵抗が高く、グレイン間でプラスマイナスがチェーン状に配列し比誘電率を高くする。同様に磁束的性質はSNのチェーンができこれは磁束カップリングが強くなり、比透磁率を低める。このため、比較的大きなクラスタでSNチェーンをできるだけ少なくする粒子形状にすることは効果的であり、この両者を満足する図4(B)の状態が望ましい。磁性を帯びない金属や半導体であっても表面のダングリングボンドが活性で電子を損失したサイトが現われ、粉末表面積を大きくすると磁性を帯びることで、比誘電率と比透磁率が共にマイナスのメタマテリアルすなわちダブルネガティブ材料が得られ、この現象を効率的に利用したのが本発明のキャパシタ(蓄電池構造)である。
【0075】
実験例として図6のような構造のキャパシタを用意し、その特性を測定した。
【0076】
図6の構造のキャパシタとして、ポリイミド配線基板(第一絶縁薄膜層3−1に相当)の上下両面に厚み32μmの銅箔(第一導電層1−2及び第二導電層2)を貼り付け、上部銅箔をパターニングしマイクロストリップ線路を形成し、ニッケルめっきとはんだめっきを付け(合計8μm)表面を仕上げたものを用意した。また、FR−4プリント配線板の上下両面に厚み18μmの銅箔を貼り付けニッケル/金めっき(厚み2μm)を施したもの、また、同基板に厚み28μmの銅箔を貼り付けニッケル/金めっき(厚み2μm)を施したものものを用意した。そして、上部コンフォーマル層3と設けたものと設けていないものとの容量値を測定した。ここで、上部コンフォーマル層3は、接着剤を含む絶縁シート(第二絶縁薄膜層3−2に相当)(厚み128μm及び17μm)を介して厚み50nmのアルミ蒸着膜(金属/半導体薄膜層3−3に相当)をテンティング状態に接合したものである。なお、50nmのアルミニウム蒸着膜は絶縁シート(例えば、ポリエステル有機シート)のナノオーダーの表面凹凸により導電性を有しない。
【0077】
また、第二導電層2の幅wは、全試料共通で、w=1mmとした。第二導電層2の厚みtはポリイミド配線基板3−1’を用いたものでは、t=40μmとし、FR−4プリント配線板を用いたものでは、20μm及び30μmとした。また、ポリイミド配線基板3−1’の厚みは、t0=0.378mm、FR−4プリント配線板の厚みは、0.590mm及び0.767mmとした。さらに、線路長さはl=200mm(全試料共通)、テンティング長さ=180mm(全試料共通)とした。
【0078】
以上のような複数のキャパシタにおける第一導電層1−2と第二導体層2との間の容量値の測定結果を図7に示す。
【0079】
図7から明らかなように、いずれの場合においても上部コンフォーマル層3を設けることにより、容量が大幅に増加している。なお、フォトン−表面プラズモンのエネルギ交換の効率は、第二絶縁薄膜層3−2の厚みに応じて大きく変化すること、また第一絶縁薄膜層3−1の厚みによっても多少変化するため、第二絶縁薄膜層3−2の厚みを1μm程度、第一絶縁薄膜層3−1の厚みを10μm程度にすることにより大きな改善が見込まれる。
【0080】
以上本発明について好ましい実施の形態に即して説明したが、本発明は上述した実施の形態に限定されるものではなく、本発明の主旨を逸脱しない範囲内で種々変更して実施することが可能である。
【図面の簡単な説明】
【0081】
【図1】(A)は本発明の第1の実施の形態に係る伝送線路型キャパシタの斜視図、(B)はその平面図である。
【図2】本発明の第2の実施の形態に係る伝送線路型キャパシタの平面図である。
【図3】図2の伝送線路型キャパシタの主要部分の短辺方向の断面図である。
【図4】図1または図2の伝送線路型キャパシタに用いられる金属/半導体薄膜層の表面の一例を示す模式図である。
【図5】マイクロストリップ線路の電磁界の広がりを示す模式図である。
【図6】実験に供した試料の断面図である。
【図7】図6の断面構成を持つ各種試料の容量測定の結果を示す図である。
【符号の説明】
【0082】
1 積層シート
1a 端部
1−1 基材絶縁シート
1−2 第一導電層
2 第二導電層
3 上部コンフォーマル層
3−1 第一絶縁薄膜層
3−2 第二絶縁薄膜層
3−3 金属/半導体薄膜層
4−1 第一接続端子
4−2 第二接続端子
5 第二接続電極取り出し窓
6 金属または半導体
7 空隙(ボイド)
【技術分野】
【0001】
本発明は、伝送線路型キャパシタに関し、特に、伝送線路型デカップリングキャパシタに関する。
【背景技術】
【0002】
最近の半導体デバイスの高速化に伴い、より高い周波数帯に対応するデカップリングキャパシタが求められている。
【0003】
従来、比較的高い周波数帯のデカップリングキャパシタとしては、セラミック積層チップ型キャパシタが多く用いられている。
【0004】
また、比較的広い周波数帯に対応できるデカップリングキャパシタとして、伝送線路構造を採用したものもある。
【0005】
他方、高周波数帯(GHz帯)で使用可能なデバイスとして、伝送線路構造を採用したインダクタやトランスが既に提案されている(例えば、特許文献1または2参照)。
【0006】
【特許文献1】特開平11−87620号公報
【特許文献2】特開2003−257739号公報
【発明の開示】
【発明が解決しようとする課題】
【0007】
セラミック積層チップ型キャパシタは、数百MHz以上の高周波特性が悪く、1GHzまでキャパシティブ成分が残っているものは知られていない。これは、セラミック積層チップ型キャパシタが共振点を有しており、それ以上の周波数帯ではインダクタ成分が支配的となるからである。このため、セラミック積層チップ型キャパシタは、GHz帯域のデバイス用電源のデカップリングキャパシタとしては不適である。
【0008】
また、伝送線路構造を採用したものは、導電性ポリマー電解コンデンサを応用したもので、GHz帯までの対応を謳っている。しかしながら、このデバイスでも、1GHzを超えるとインダクタ成分が支配的となり、GHzでの動作を補償する電源に使用しても効果は得られない。
【0009】
さらに、引用文献1や2に記載されたデバイスは、インダクタ成分を利用するものであって、GHz帯で使用できるキャパシタについて何ら開示するものでも示唆するものでもない。
【0010】
本発明は、上記のような事情を考慮してなされたものであり、その目的は、10GHz帯域までキャパシタ成分が支配する伝送線路型キャパシタを提供することにある。
【課題を解決するための手段】
【0011】
上記課題を解決するため、本発明に係る伝送線路型キャパシタは、絶縁シートと、該絶縁シート上に形成された第一の導電層と、該第一の導電層上に形成された第一の絶縁層と、該第一の絶縁層上に形成された帯状の第二導電層と、該第二の導電層をその一端部を除いて覆う第二の絶縁層と、該第二の絶縁層上に形成された金属または半導体からなる金属/半導体薄膜層とを有し、前記第一の導電層に第一導電層用接続端子を接続するとともに、前記第二の導電層の一端部に第二導電層用接続端子を接続し、当該第二の導電層の他端を開放端としたことを特徴とする。
【0012】
前記金属/半導体薄膜層としては、1Ω/□以上のシート抵抗を有する均質膜あるいはクラスタ状のグレインが重なった膜を用いることができる。また、その膜厚は、20〜10000nmとすることができる。
【0013】
前記第一の絶縁膜及び前記第二の絶縁膜の各々は、その膜厚を20〜10000nmとすることができる。
【0014】
また、前記金属/半導体薄膜層は、Fe、Al、Ni、Ag、Mg、Cu、Si、及びCからなる群から選ばれた一つの物質、または前記群から選ばれた少なくとも2つの物質からなる合金もしくは共析物を含んでよい。
【0015】
前記第一導電層用接続端子は、前記第二の導電層の前記一端部側延長線上で、前記第一の導電層に接続されかつ前記第一の絶縁層を貫通して当該第一の絶縁層の上面に露出するよう形成された引き出し電極に接続されてよい。
【0016】
あるいは、前記第一の導電層の平面形状が長方形であり、前記第一の導電層用接続端子が前記第一の導電層の一対の短辺のうち前記第二の導電層の一端部に近い方の短辺に接続されるよう前記絶縁シート上に形成され、かつ前記第一の絶縁層に形成された窓部から露出するようにしてもよい。この場合、前記第二の導電層として複数の帯状導電層を有し、これら複数の帯状電極層の一端部に前記第二導電層用接続端子が共通に接続される用構成することができる。また、その場合には、前記第一導電層用接続端子及び前記第二導電層用接続端子の各々幅が前記第1の導電層及び前記第二の導電層からそれぞれ遠ざかるに従い漸減し、その絞込み角度が30度以下となるように構成することが好ましい。
【0017】
前記第二の導電層または前記帯状導電層の膜厚tと幅wとの比t/wは0.5以下であることが好ましい。
【発明の効果】
【0018】
本発明によれば、10GHz帯域までキャパシタ成分が支配する伝送線路型キャパシタを提供することができる。
【0019】
また、本発明によれば、単位長さあたりの容量が大きい伝送線路型キャパシタを提供することができる。
【発明を実施するための最良の形態】
【0020】
以下、図面を参照して本発明の実施の形態について説明する。
【0021】
図1(A)は本発明の第1の実施形態に係る伝送線路型デカップリングキャパシタ(以下、単にキャパシタという)の一方の端部の斜視図であり、図1(B)はその平面図である。キャパシタの他方の端部側は、どこまでも延長したり、折り返したりすること(展開)ができる。その様子を、図1(A)及び(B)では、一点鎖線で示している。
【0022】
図1(A)及び(B)に示すキャパシタは、長方形の基材絶縁シート1−1とその上に被着した金属層(第一導電層)1−2とを有する積層シート1を有している。また、積層シート1の上面をコートする第一絶縁薄膜層3−1が形成され、その上に帯状の第二導電層(線路)2が積層シート1の長手方向に延在するように形成されている。また、その一端部を除き第二導電層2をコンフォーマルにコートする第二絶縁薄膜層3−2が、第二導電層2と第一絶縁薄膜層3−1の露出面上に形成されている。さらに、第二絶縁薄膜層3−2の上には、コンフォーマルに金属または半導体からなる金属/半導体薄膜層3−3が形成されている。第二絶縁薄膜層3−2及び金属/半導体薄膜層3−3を合わせて上部コンフォーマル層3と呼ぶ。
【0023】
第一絶縁薄膜層3−1には、第二導電層2の一端部側への延長線上の位置で、貫通穴が形成されている。この貫通穴には第一導電層1−2に接続される引き出し電極が設けられている。また、引き出し電極の上面には、第一接続端子4−1が形成されている。なお、引き出し電極は、第二導電層2の形成と同時に同一材料で形成することができる。
【0024】
また、第二導電層2の一端部の上面には第二接続端子4−2が形成されている。
【0025】
以上のように、本実施の形態に係るキャパシタは、一対の線路(第一導電層1−2及び第二導電層2)を有するマイクロストリップ構造(伝送線路構造)を持つ。そして、このような構成において、金属/半導体薄膜層3−3の存在により(ドルーデ(Drude)の式に従い)、10GHz帯域までキャパシタ成分が支配する伝送線路型キャパシタを実現することができる。
【0026】
次に、図1のキャパシタの製造方法について説明する。
【0027】
まず、基材絶縁シート1−1を用意する。基材絶縁シート1−1の形状は長方形とすることができる。基材絶縁シート1−1としては、例えばガラス繊維強化エポキシ、エポキシ、ポリエステル、PET(ポリエチレンテレフタレート)、PPC(ポリエステルポリカーボネート)、ビニリデン、ポリイミド、ポリスチレンなどの有機絶縁物が使用できる。シート厚みは基材としての役目が果たせる厚みが望ましい。その厚みが数ミクロンであれば、ほう珪酸ガラス、ソーダライムガラスなどの無機シートも使用可能である。無機シートを用いると、薄膜形成に物理的被着法のプロセスを採用しやすい。
【0028】
次に、基材絶縁シート1−1上に第一導電層1−2を形成する。第一導電層1−2の形成には、金属箔の貼り付け、スパッタ、蒸着、めっき、イオンプレーティング、CVD、溶射などの手法を用いることができる。
【0029】
次に、第一導電層1−2上に、第一絶縁薄膜層3−1を被着する。第一絶縁薄膜層3−1の被着には、塗布、スピンコート、スパッタ、蒸着、CVDなどの手法を用いることができる。第一絶縁薄膜層3−1は、マイクロストリップ線路の電磁界バランスを崩壊させるように薄い層であることが望ましく、その膜厚範囲は20〜10000nmである。
【0030】
続いて、第一絶縁薄膜層3−1に引き出し電極用の貫通穴を形成し、第一絶縁薄膜層3−1上に第二導電層2となる金属膜を形成する。この金属膜の形成には、第一導電層1−2の形成と同様に、金属箔の貼り付け、スパッタ、蒸着、めっき、イオンプレーティング、CVD、溶射などの手法を用いることができる。形成された金属膜をフォトリソグラフ等の技術を用いて帯状の線路に加工するとともに引き出し電極を形成する。線路長を長くする場合には、図1(B)に示すように、第二導電層2を折り返す形状とする。第二導電層2の幅wは10μm〜1mmが好ましく、その厚みtは電流容量に応じて決定される。例えば、一本の第二導電層2で300mAに対応させる場合、w=100μmであればt=20μmが適当である。
【0031】
次に、第一絶縁薄膜層3−1と第二導電層2の上面全面に第二絶縁薄膜層3−2を形成する。第二絶縁薄膜層3−2の形成には、塗布、スピンコート、スパッタ、蒸着、CVD、溶射などの手法を用いることができる。なお、第二絶縁薄膜層3−2が、第二導電層2の側面にも形成されるように、コンフォーマル被着プロセスで行うことが望ましい。第二絶縁薄膜層3−2はピンホール(欠陥、ボイド)があってもよく、クラスタが電気的に独立した島状であってもよい。第二絶縁薄膜層3−2の膜厚は、たとえば20〜1000nmである。
【0032】
次に、第二絶縁薄膜層3−2を完全に覆うように金属/半導体薄膜層3−3を被着させる。金属/半導体薄膜層3−3はコンフォーマルに被着させることができる手法、たとえばCVD、蒸着、スパッタ、溶射などを用いて形成することが望ましい。金属/半導体薄膜層3−3は、この薄膜中に表面プラズモン効果を生むため、例えば、1Ω/□以上のシート抵抗を有する均質膜を有する多結晶またはアモルファス薄膜、あるいはクラスタ状のグレインが重なった構成で設けられた金属または半導体である。例えば、Fe、Al、Ni、Ag,Mg、Cu、Si、Cからなる群から選ばれた少なくとも一つの物質、または前記群から選ばれた少なくとも二つからなる合金または共析物を含む。金属/半導体薄膜層3−3の膜厚は、例えば20〜10000nmである。
【0033】
次に、積層シート1の一方の端部1aにおいて、金属/半導体薄膜層3−3及び第二絶縁薄膜層3−2を除去し、第二導電層2の一端部及び引き出し電極を露出させる。そして、引き出し電極及び第二導電層2の一端部の上面に接続端子4−1及び4−2をそれぞれ形成する。接続端子4−1及び4−2は、平面的なレイアウトにおいて、互いにできるだけ近く(略同じ位置)に配置する。
【0034】
以上のようにし、第1図(A)及び(B)に示すキャパシタが製造される。このキャパシタは、プリント配線板などにエンベッドすることが可能である。
【0035】
図1(A)及び(B)では、第二導電層2として、単一の帯状線路を形成したが、図2に示すように複数(図2では6本)の帯状導電層を形成するようにしてもよい。
【0036】
図2に示す第2の実施の形態に係るキャパシタでは、第一導電層1−2が長方形に形成され、その一対の短辺のうちの一方に第一接続端子4−1’が形成されている。即ち、第一接続端子4−1’は、基材絶縁シート1−1上に形成される。第一接続端子4−1’を外部露出させるため、第一絶縁薄膜層3−1には、第二接続電極取り出し窓5が形成されている。
【0037】
また、第二導電層2である複数の帯状電極層には、第二接続端子4−2’が共通に接続されている。
【0038】
第一接続端子4−1’及び第二接続端子4−2’は、第一導電層1−2及び第二導電層2から遠ざかる(図の右方に進む)に従い、その幅が狭くなっている。各接続端子4−1’、4−2’の両側辺のなす角度(絞り込み角度)θ1、θ2は、それぞれ30°以下とすることが好ましい。
【0039】
図2のキャパシタにおいて、各帯状導電層のサイズが図1の第二導電層2と同じであるとすると、その電流能力は、図1のものに比べて帯状導電層の数に比例したものとなる。換言すると、同一の電流能力であれば、第二導電層2である帯状導電層の数を増やすことにより、各帯状導電層の長さを短くすることができる。なお、第二導電層2である帯状導電層の数は任意に設定可能である。
【0040】
図3は、図2のキャパシタにおける積層シート1の端部1a以外の部分の短辺方向(幅方向)断面である。この図では、4本の第二導電層2が示されている。
【0041】
図3に示すように、第一導電層1−2と第二導電層2とは第一絶縁薄膜層3−1によって電気的に絶縁分離されている。また、第二導電層2と金属/半導体薄膜層3−3とは第二絶縁薄膜層3−2によって電気的に絶縁分離されている。これにより、接続端子4−1,4−2(4−1’,4−2’)に電圧を印加することにより、第一導電層1−2と第二導電層2との間にそれに応じた電圧が印加される。この構成において、金属/半導体薄膜層3−3が導電性を有するか絶縁性を有するかは問題とならない。したがって、後述するように、金属/半導体薄膜層3−3にボイドが連続的にあってもよい。
【0042】
第一絶縁薄膜層3−1と第二絶縁薄膜層3−2は、接続端子4−1,4−2を通して第一導電層1−2と第二導電層2との間に印加される電圧に耐えられるよう設計される。例えば、印加電圧を0.1Vから10Vまで自由に変化させられるように設計される。ここで容量C[F]、電圧V[V]とすると、蓄えることのできる電力P[W]は、P=(1/2)CV2であるため、電圧の高い電源に対応できる方が有利である。
【0043】
第二導電層2の幅をwとするとき、伝送線路対を形成する第一導電層1−2の厚みt0と幅wとの関係は、w/t0≧1.5であることが望ましい。また、第二導電層2の厚みtと幅wとの関係は、w/t≧2であることが望ましい。
【0044】
図4は金属/半導体薄膜層3−3の部分的表面状態を示した図である。図4(A)に示すように、金属/半導体薄膜層3−3は、均質なナノサイズの多結晶またはアモルファスであってもよいし、図4(B)に示すように100nm以上のサイズのクラスタであってもよい。図4(A)及び(B)のいずれも、金属または半導体6と薄膜の欠陥である空隙(ボイド)7とが混合されているが、ボイド7は存在しなくてもよい。金属または半導体(粉体)6がクラスタ状である場合、クラスタ間の隙間が多く導通状態とならないで、絶縁性を有する構成も可能である。
【0045】
上記した構造を有するキャパシタにおいて、接続端子4−1,4−2(4−1’、4−2’)間に所定の電位差を与えると、第一導電層1−2と第二導電層2との間に広がった電磁界すなわちフォトンを、金属/半導体薄膜層3−3がフォトン−表面プラズモンのエネルギ交換を行う。これにより、第一導電層1−2と第二導電層2の対線路(以降はこの表現を用いる)内に流れる電磁エネルギ速度が遅くなり、電気長が長くなるのと等価の働き、すなわち線路内の容量が大きくなり、キャパシタとして機能する。別な言い方をすると、キャパシタに電荷が蓄積される。接続端子4−1,4−2の電位差すなわち蓄電池の動作電圧の上限値は、図3から分かる通り、第一絶縁薄膜層3−1および第二絶縁薄膜層3−2の絶縁耐圧で定まる。
【0046】
対線路を長くしたい場合、前述のように折り返し形状としたり、多数列配列とすることができる。これにより、所定長さのプリント配線版等にもエンベッドすることが可能になる。
【0047】
また、多層配線板にエンベッドする場合、複数の対線路が上下に配置されることになるが、第二導電層2の幅wに等しい距離だけ離れていれば、フォトン−表面プラズモンのエネルギ交換にほとんど影響はないことが確かめられている。
【0048】
キャパシタの構成としては、直線状の対線路を一つ持つことがその特性上理想的である。キャパシタのサイズを小さくしたい場合には、第二導電層2を折り返し形状とすることが望ましい。図2に示すように、多数の対線路を並列配置した場合は、接続端子(電極)による影響により、キャパシタが周波数特性を持つようになる。これを抑制するため、接続端子の絞込み角度(両側部が形成する角度)は30°以下とすることが望ましい。
【0049】
次に、第一導電層1−2と第二導電層2の対線路の容量が大きい理由を説明する。
【0050】
後述するように対線路の特性インピーダンスZ0は小さい為、端部1aから入力されて長辺方向を伝送する電圧V0は、下記(1)式で示される。
【0051】
V=V0×Z0/Z…(1)
【0052】
ただし、Z:電力入力装置の内部インピーダンス、V0:入力電圧、Z0:対線路の特性インピーダンス。
【0053】
接続端子4−1,4−2に入力された電力は対線路の中を進行し、対線路の他方の端部(開放状態にある)で全反射して戻ってくる。戻ってきた電力は、入力端である端部1aでインピーダンス不整合反射(反射率:(Z−Z0)/(Z+Z0))を起こし、継続して入力された電源電圧と合成される。この合成及び反射を繰り返すことにより、長辺方向を伝送する電圧Vは、一定時間後に入力電圧V0に到達する。
【0054】
そして、入力され対線路内で飽和状態となった電荷量Qは入力された電力量Uがそのまま蓄電される。電力量Uは下記(2)式で求められる。
【0055】
Q=tpd×V0/Z0…(2)
【0056】
ただしtpd:対線路と金属/半導体薄膜層3−3間のフォトン−表面プラズモン交換により決まる電磁波エネルギが長さlを通過するのに必要な時間、l:接続端子4−1,4−2から対線路の他方の端部までの長さ。
【0057】
このため、対線路に蓄積される電荷量Qを求める為には、対線路の特性インピーダンスZ0と通過時間tpdを求める必要がある。
【0058】
対線路の特性インピーダンスZ0は、下記(3)式で近似することができる。
【0059】
Z0=[1/13.9√εω+1]{ln[(1+(4t0/w)(14+8/εω)(4t0/w)+√((14+8/εω)/11)2(4t0/w)2+(9.86+9.86/εω)/2]×√[(μ0μω)/(ε0εω)]}…(3)
【0060】
ただし、t0=対線路(対グランド)の厚み、w=対線路の一本の幅、μ0:真空中の透磁率、μω:周波数ωにおける第一絶縁薄膜層3−1と第二絶縁薄膜層3−2の比透磁率、ε0:真空中の誘電率、εω:周波数ωにおける第一絶縁薄膜層3−1と第二絶縁薄膜層3−2の誘電率。
【0061】
このため、対線路の特性インピーダンスZ0を求めるためには、μω及びεωを求める必要がある。
【0062】
ドルーデ(Droude)の誘電関数式及び磁率関数式によれば、εω及びμωは以下の(4)式〜(7)式で表される。
【0063】
εω=1−(ωep2/ω2)…(4)
ωep2≡(nee2)/(ε0m)…(5)
μω=1−(ωmp2/ω2)…(6)
ωmp2≡(npχ2)/(μ0m)…(7)
【0064】
ただし、ne:第一絶縁薄膜層3−1と第二絶縁薄膜層3−2の自由電子の密度、np:積層シート(蓄電シート)1の不対電子の密度、e:電子の電荷、m:電子の質量、χ:不対電子のスピン磁率。
【0065】
ここで、図4(B)に示すように、金属/半導体薄膜層3−3のモルフォロジーが半径1000nmのFeのクラスタ粒子からなる導電粒子が1個/18μm3の数密度で概略つながっている場合を考える。
【0066】
Feが1原子あたり一つの自由電子を保有している場合、鉄の自由電子の密度は8.4×1022個/cm3となる。そして鉄の表面における自由電子密度はその2/3乗、すなわち1.9×1015個/cm2となる。ただし、表面吸着原子に自由電子がトラップされるため、表面の自由電子密度はこの値より低くなる。このトラップによる自由電子の減少率が10−3であると仮定した場合、鉄の表面における自由電子の密度は1.9×1012個/cm2になる。
【0067】
導電粒子の半径は1μm=1×10−5cmであるが、その表面積は4π(1×10−5)2=12.6×10−10cm2となるため、1粒子あたりの自由電子量は2.39×103個となる。導電粒子の密度は1個/18μm3であるため、第一絶縁薄膜層3−1と第二絶縁薄膜層3−2中の自由電子の密度ne=1.32×1020個/m3になる。
【0068】
電子の質量m=9.11×10−31kg、電子の電荷量e=1.6×10−19C、真空中の誘電率ε0=8.85×10−12F/mである。これらの値と、ne=1.32×1020個/m3を式(5)に代入すると、ωep2=1.32×1020×(1.6×10−19)2/(8.85×10−12×9.1×10−31)=0.42×1028、ωep=0.65×1014/sとなる。このように、ωepは遠紫外光の周波数となる。
【0069】
ここで、ωを1GHzとすると式(4)により、εω=1−(6.5×1013)2/(2π×1×109)2=1−1.07×108=−1.07×108となり、εr<−108レベルのマイナスで大きな値である。理論的に大きな値が実現できるが、ここで工業化することを考え、さらに4桁ほどの劣化を考え、εω=−104とする。
【0070】
一方、μωを−10と仮定する。この値は、以下の理由により妥当である。鉄の表面における自由電子密度は、上記したように1.32×1020個/cm2である。これらのうち、不対電子の発生確率を10−6とすると、鉄の表面における不対電子の密度npは1.32×1014個/cm2になる。そして、磁束量子χ=2.07×10−10[Wb]、真空中の透磁率μ0=1.25×10−6[N/A−2]のため、式(7)により、ωmp2=1.32×1014×(2.07×10−15)2/(1.25×10−6×9.1×10−31)=4.97×1020/s2、ωep=2.23×1010/sという高周波数となる。
【0071】
ここで、同様に、ω=1GHzとすると、μω=1−(2.23×1010)2/(2π×1×109)2=1−0.125×102=−11が得られる。このことから、μω=−10としても、この値が十分可能な値であることが分かる。
【0072】
そしてt0=0.001m、w=0.005mとして、これらの値、μω=−10、及びεω=−104を式(3)に代入することにより、Z0=377×1.32/1390=0.35Ωが得られる。今、l=0.1mとすると、tpdは(8)式で求められるため、
tpd=c0/√μω×εω・・・(8)
伝送時間はtpd=0.1/(8×108/√10×104)=40×10−9[s]になり、電源電圧1Vとすると、式(2)より、Q=40×10−9×1/0.35=114nCが得られる。電圧1Vのため、C=114nFの容量となる。t0とwの比が一定であればZ0は同じであり、t0=10μm、w=50μmであれば、2008年における最先端の多層配線基板寸法であり、この対線路寸法で折り返しにより100mmの長さlを用意すれば、0.1μFの周波数特性のほとんどないでカップリングキャパシタをエンベッドできる。t0を半分にすれば長さlは約半分になり、多層配線板内に多数エンベッドできる大きさとなる。上記理論計算でεωを4桁落とした内容を改善できるならばさらに効果的にエンベッドできる。
【0073】
この計算は自由電子や磁子(不対電子)に対する共振周波数は全ての自由電子と磁子が有効に働いたと仮定している。したがって、上記計算がそのまま適用できるとは考えられない。有効自由電子や磁子の数は実用的に測定する必要があり、以下試験的モデルの有効性と測定したデータを記述する。一対の伝送線路の電磁界広がりは図5に示されたとおりである。電気力線、磁力線ができるだけ遠い距離を走る線が、相互カップリングが弱く他のエネルギに交換しやすい。すなわち第一導電体の幅が第二導電体の幅より広いことが大切である。電磁波の量子化した単位であるフォトンが他のエネルギ例えば表面プラズモンや表面マグノンに効率よく変換できることになる。断面が円形の対線路はその意味では有効な構造であり、これも本発明の範囲内である。
【0074】
遠く迂回する電気力線、磁力線を覆い隠すように第二導電層2の周りをできるだけ覆うようにコンフォーマルに金属/半導体薄膜層3−3が被着されることが好ましい。金属/半導体薄膜層3−3の金属表面または半導体表面にこれらの電界磁界が触れると自由電子が表面プラズモン共振をし、常磁性を帯びた磁子が表面マグノン共振をしてフォトンエネルギを吸収する。プラズモン、マグノンは電子の振動のため、その伝播速度は格子振動と同じオーダーの速度、すなわちその媒体の音速に近い速度(光速に比べ5桁遅い速度)で伝播することから、光速に比べ、エネルギ密度が5桁高くなる。金属または半導体に対する誘電的性質は薄膜であることからシート抵抗が高く、グレイン間でプラスマイナスがチェーン状に配列し比誘電率を高くする。同様に磁束的性質はSNのチェーンができこれは磁束カップリングが強くなり、比透磁率を低める。このため、比較的大きなクラスタでSNチェーンをできるだけ少なくする粒子形状にすることは効果的であり、この両者を満足する図4(B)の状態が望ましい。磁性を帯びない金属や半導体であっても表面のダングリングボンドが活性で電子を損失したサイトが現われ、粉末表面積を大きくすると磁性を帯びることで、比誘電率と比透磁率が共にマイナスのメタマテリアルすなわちダブルネガティブ材料が得られ、この現象を効率的に利用したのが本発明のキャパシタ(蓄電池構造)である。
【0075】
実験例として図6のような構造のキャパシタを用意し、その特性を測定した。
【0076】
図6の構造のキャパシタとして、ポリイミド配線基板(第一絶縁薄膜層3−1に相当)の上下両面に厚み32μmの銅箔(第一導電層1−2及び第二導電層2)を貼り付け、上部銅箔をパターニングしマイクロストリップ線路を形成し、ニッケルめっきとはんだめっきを付け(合計8μm)表面を仕上げたものを用意した。また、FR−4プリント配線板の上下両面に厚み18μmの銅箔を貼り付けニッケル/金めっき(厚み2μm)を施したもの、また、同基板に厚み28μmの銅箔を貼り付けニッケル/金めっき(厚み2μm)を施したものものを用意した。そして、上部コンフォーマル層3と設けたものと設けていないものとの容量値を測定した。ここで、上部コンフォーマル層3は、接着剤を含む絶縁シート(第二絶縁薄膜層3−2に相当)(厚み128μm及び17μm)を介して厚み50nmのアルミ蒸着膜(金属/半導体薄膜層3−3に相当)をテンティング状態に接合したものである。なお、50nmのアルミニウム蒸着膜は絶縁シート(例えば、ポリエステル有機シート)のナノオーダーの表面凹凸により導電性を有しない。
【0077】
また、第二導電層2の幅wは、全試料共通で、w=1mmとした。第二導電層2の厚みtはポリイミド配線基板3−1’を用いたものでは、t=40μmとし、FR−4プリント配線板を用いたものでは、20μm及び30μmとした。また、ポリイミド配線基板3−1’の厚みは、t0=0.378mm、FR−4プリント配線板の厚みは、0.590mm及び0.767mmとした。さらに、線路長さはl=200mm(全試料共通)、テンティング長さ=180mm(全試料共通)とした。
【0078】
以上のような複数のキャパシタにおける第一導電層1−2と第二導体層2との間の容量値の測定結果を図7に示す。
【0079】
図7から明らかなように、いずれの場合においても上部コンフォーマル層3を設けることにより、容量が大幅に増加している。なお、フォトン−表面プラズモンのエネルギ交換の効率は、第二絶縁薄膜層3−2の厚みに応じて大きく変化すること、また第一絶縁薄膜層3−1の厚みによっても多少変化するため、第二絶縁薄膜層3−2の厚みを1μm程度、第一絶縁薄膜層3−1の厚みを10μm程度にすることにより大きな改善が見込まれる。
【0080】
以上本発明について好ましい実施の形態に即して説明したが、本発明は上述した実施の形態に限定されるものではなく、本発明の主旨を逸脱しない範囲内で種々変更して実施することが可能である。
【図面の簡単な説明】
【0081】
【図1】(A)は本発明の第1の実施の形態に係る伝送線路型キャパシタの斜視図、(B)はその平面図である。
【図2】本発明の第2の実施の形態に係る伝送線路型キャパシタの平面図である。
【図3】図2の伝送線路型キャパシタの主要部分の短辺方向の断面図である。
【図4】図1または図2の伝送線路型キャパシタに用いられる金属/半導体薄膜層の表面の一例を示す模式図である。
【図5】マイクロストリップ線路の電磁界の広がりを示す模式図である。
【図6】実験に供した試料の断面図である。
【図7】図6の断面構成を持つ各種試料の容量測定の結果を示す図である。
【符号の説明】
【0082】
1 積層シート
1a 端部
1−1 基材絶縁シート
1−2 第一導電層
2 第二導電層
3 上部コンフォーマル層
3−1 第一絶縁薄膜層
3−2 第二絶縁薄膜層
3−3 金属/半導体薄膜層
4−1 第一接続端子
4−2 第二接続端子
5 第二接続電極取り出し窓
6 金属または半導体
7 空隙(ボイド)
【特許請求の範囲】
【請求項1】
絶縁シートと、該絶縁シート上に形成された第一の導電層と、該第一の導電層上に形成された第一の絶縁層と、該第一の絶縁層上に形成された帯状の第二導電層と、該第二の導電層をその一端部を除いて覆う第二の絶縁層と、該第二の絶縁層上に形成された金属または半導体からなる金属/半導体薄膜層とを有し、前記第一の導電層に第一導電層用接続端子を接続するとともに、前記第二の導電層の一端部に第二導電層用接続端子を接続し、当該第二の導電層の他端を開放端としたことを特徴とする伝送線路型キャパシタ。
【請求項2】
前記金属/半導体薄膜層は、1Ω/□以上のシート抵抗を有する均質膜あるいはクラスタ状のグレインが重なった膜であることを特徴とする請求項1に記載の伝送線路型キャパシタ。
【請求項3】
前記金属/半導体薄膜層の膜厚が20〜10000nmであることを特徴とする請求項2に記載の伝送線路型キャパシタ。
【請求項4】
前記第一の絶縁膜及び前記第二の絶縁膜の各々の膜厚が20〜10000nmであることを特徴とする請求項2又は3に記載の伝送線路型キャパシタ。
【請求項5】
前記金属/半導体薄膜層が、Fe、Al、Ni、Ag、Mg、Cu、Si、及びCからなる群から選ばれた一つの物質、または前記群から選ばれた少なくとも2つの物質からなる合金もしくは共析物を含むことを特徴とする請求項4に記載の伝送線路型キャパシタ。
【請求項6】
前記第一導電層用接続端子が、前記第二の導電層の前記一端部側延長線上で、前記第一の導電層に接続されかつ前記第一の絶縁層を貫通して当該第一の絶縁層の上面に露出するよう形成された引き出し電極に接続されていることを特徴とする請求項1〜5のいずれか一項に記載の伝送線路型キャパシタ。
【請求項7】
前記第一の導電層の平面形状が長方形であり、前記第一の導電層用接続端子が前記第一の導電層の一対の短辺のうち前記第二の導電層の一端部に近い方の短辺に接続されるよう前記絶縁シート上に形成され、かつ前記第一の絶縁層に形成された窓部から露出していることを特徴とする請求項1〜5のいずれか一項に記載の伝送線路型キャパシタ。
【請求項8】
前記第二の導電層として複数の帯状導電層を有し、これら複数の帯状電極層の一端部に前記第二導電層用接続端子が共通に接続されており、
前記第一導電層用接続端子及び前記第二導電層用接続端子の各々の幅が前記第1の導電層及び前記第二の導電層からそれぞれ遠ざかるに従い漸減し、その絞込み角度が30度以下であることを特徴とする請求項7に記載の伝送線路型キャパシタ。
【請求項9】
前記第二の導電層または前記帯状導電層の膜厚tと幅wとの比t/wは0.5以下であることを特徴とする請求項1〜8のいずれか一項に記載の伝送線路型キャパシタ。
【請求項1】
絶縁シートと、該絶縁シート上に形成された第一の導電層と、該第一の導電層上に形成された第一の絶縁層と、該第一の絶縁層上に形成された帯状の第二導電層と、該第二の導電層をその一端部を除いて覆う第二の絶縁層と、該第二の絶縁層上に形成された金属または半導体からなる金属/半導体薄膜層とを有し、前記第一の導電層に第一導電層用接続端子を接続するとともに、前記第二の導電層の一端部に第二導電層用接続端子を接続し、当該第二の導電層の他端を開放端としたことを特徴とする伝送線路型キャパシタ。
【請求項2】
前記金属/半導体薄膜層は、1Ω/□以上のシート抵抗を有する均質膜あるいはクラスタ状のグレインが重なった膜であることを特徴とする請求項1に記載の伝送線路型キャパシタ。
【請求項3】
前記金属/半導体薄膜層の膜厚が20〜10000nmであることを特徴とする請求項2に記載の伝送線路型キャパシタ。
【請求項4】
前記第一の絶縁膜及び前記第二の絶縁膜の各々の膜厚が20〜10000nmであることを特徴とする請求項2又は3に記載の伝送線路型キャパシタ。
【請求項5】
前記金属/半導体薄膜層が、Fe、Al、Ni、Ag、Mg、Cu、Si、及びCからなる群から選ばれた一つの物質、または前記群から選ばれた少なくとも2つの物質からなる合金もしくは共析物を含むことを特徴とする請求項4に記載の伝送線路型キャパシタ。
【請求項6】
前記第一導電層用接続端子が、前記第二の導電層の前記一端部側延長線上で、前記第一の導電層に接続されかつ前記第一の絶縁層を貫通して当該第一の絶縁層の上面に露出するよう形成された引き出し電極に接続されていることを特徴とする請求項1〜5のいずれか一項に記載の伝送線路型キャパシタ。
【請求項7】
前記第一の導電層の平面形状が長方形であり、前記第一の導電層用接続端子が前記第一の導電層の一対の短辺のうち前記第二の導電層の一端部に近い方の短辺に接続されるよう前記絶縁シート上に形成され、かつ前記第一の絶縁層に形成された窓部から露出していることを特徴とする請求項1〜5のいずれか一項に記載の伝送線路型キャパシタ。
【請求項8】
前記第二の導電層として複数の帯状導電層を有し、これら複数の帯状電極層の一端部に前記第二導電層用接続端子が共通に接続されており、
前記第一導電層用接続端子及び前記第二導電層用接続端子の各々の幅が前記第1の導電層及び前記第二の導電層からそれぞれ遠ざかるに従い漸減し、その絞込み角度が30度以下であることを特徴とする請求項7に記載の伝送線路型キャパシタ。
【請求項9】
前記第二の導電層または前記帯状導電層の膜厚tと幅wとの比t/wは0.5以下であることを特徴とする請求項1〜8のいずれか一項に記載の伝送線路型キャパシタ。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【公開番号】特開2010−34257(P2010−34257A)
【公開日】平成22年2月12日(2010.2.12)
【国際特許分類】
【出願番号】特願2008−194436(P2008−194436)
【出願日】平成20年7月29日(2008.7.29)
【出願人】(000004237)日本電気株式会社 (19,353)
【出願人】(000000158)イビデン株式会社 (856)
【出願人】(000005496)富士ゼロックス株式会社 (21,908)
【出願人】(000003078)株式会社東芝 (54,554)
【出願人】(000006633)京セラ株式会社 (13,660)
【出願人】(308014341)富士通マイクロエレクトロニクス株式会社 (2,507)
【出願人】(503121103)株式会社ルネサステクノロジ (4,790)
【Fターム(参考)】
【公開日】平成22年2月12日(2010.2.12)
【国際特許分類】
【出願日】平成20年7月29日(2008.7.29)
【出願人】(000004237)日本電気株式会社 (19,353)
【出願人】(000000158)イビデン株式会社 (856)
【出願人】(000005496)富士ゼロックス株式会社 (21,908)
【出願人】(000003078)株式会社東芝 (54,554)
【出願人】(000006633)京セラ株式会社 (13,660)
【出願人】(308014341)富士通マイクロエレクトロニクス株式会社 (2,507)
【出願人】(503121103)株式会社ルネサステクノロジ (4,790)
【Fターム(参考)】
[ Back to top ]