共振型電力変換装置
【課題】回路素子のハードウェア特性のバラツキに影響されずに、最適なソフトスイッチング制御を実現する。
【解決手段】補助スイッチをオンにしてから補助コンデンサの電圧が最小となる時点で主スイッチをオンにするスイッチ制御部を備える単方向の共振型電力変換装置において、前記スイッチ制御部は、前記補助スイッチをオンにしてから前記補助コンデンサの電圧が閾値以下となった時を前記補助コンデンサの電圧が最小となる時点として検知する。
【解決手段】補助スイッチをオンにしてから補助コンデンサの電圧が最小となる時点で主スイッチをオンにするスイッチ制御部を備える単方向の共振型電力変換装置において、前記スイッチ制御部は、前記補助スイッチをオンにしてから前記補助コンデンサの電圧が閾値以下となった時を前記補助コンデンサの電圧が最小となる時点として検知する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、共振型電力変換装置に関する。
【背景技術】
【０００２】
従来から、共振現象を利用してスイッチング素子のソフトスイッチングを実現する共振型電力変換装置の一形態として、ＳＡＺＺ(Snubber Assisted Zero Voltage and Zero Current Transition)方式のチョッパ回路が知られている（下記非特許文献１及び２参照）。
また、下記特許文献１には、ＳＡＺＺ方式を採用した共振型電力変換装置において、補助スイッチをオンにしてから補助コンデンサ（スナバコンデンサ）の電圧が最小となるまでの遅延時間を算出し、当該遅延時間の経過後に主スイッチをオンにすることで、主スイッチのソフトスイッチングを実現する技術が開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特許第４３９７９３８号公報
【非特許文献】
【０００４】
【非特許文献１】伊藤・弦田・河村：「ＳＡＺＺ昇圧チョッパ回路における回路定数設計法」、平成１７年電気学会産業応用部門大会、1-48, pp.223-224, 2005
【非特許文献２】弦田・伊藤・坂東・河村：「高効率高周波高出力チョッパ回路ＳＡＺＺ」、平成１８年電気学会産業応用部門大会、1-86, pp.475-480, 2006
【発明の概要】
【発明が解決しようとする課題】
【０００５】
上記従来技術では、入出力電圧及び電流の計測値と、補助リアクトルや補助コンデンサ等の回路定数とに基づいて上記遅延時間を算出していたため、回路素子の温度特性等、ハードウェア特性のバラツキが原因で、補助スイッチと主スイッチとのオンタイミング差（つまり遅延時間）を最適に制御することができず、スイッチング損失が増大する（効率が低下する）という問題があった。
【０００６】
本発明は上述した事情に鑑みてなされたものであり、回路素子のハードウェア特性のバラツキに影響されずに、最適なソフトスイッチング制御を実現可能な共振型電力変換装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記目的を達成するために、本発明では、共振型電力変換装置に係る第１の解決手段として、補助スイッチをオンにしてから補助コンデンサの電圧が最小となる時点で主スイッチをオンにするスイッチ制御部を備える単方向式の共振型電力変換装置において、前記スイッチ制御部は、前記補助スイッチをオンにしてから前記補助コンデンサの電圧が閾値以下となった時を前記補助コンデンサの電圧が最小となる時点として検知する、という手段を採用する。
【０００８】
また、本発明では、共振型電力変換装置に係る第２の解決手段として、上記第１の解決手段において、一次側電流値または二次側電流値を検出する電流センサを備え、前記スイッチ制御部は、前記電流センサによって検出された前記一次側電流値または二次側電流値に基づいて前記閾値を設定する、という手段を採用する。
【０００９】
また、本発明では、共振型電力変換装置に係る第３の解決手段として、上記第２の解決手段において、前記スイッチ制御部は、前記電流センサによって検出された前記一次側電流値または二次側電流値に基づいて前記補助スイッチを動作させるか否かを判定する、という手段を採用する。
【００１０】
また、本発明では、共振型電力変換装置に係る第４の解決手段として、上記第２または第３の解決手段において、前記補助コンデンサの電圧を検出する電圧センサを備え、前記スイッチ制御部は、前記電圧センサによって検出された前記補助コンデンサの電圧が前記閾値より高い場合、前記補助コンデンサの電圧の今回値と前回値との関係に応じて遅延時間を増減し、前記補助コンデンサの電圧が前記閾値以下となった場合に、補助スイッチをオンにしてから前記遅延時間の経過後に前記主スイッチをオンにする、という手段を採用する。
【００１１】
また、本発明では、共振型電力変換装置に係る第５の解決手段として、上記第４の解決手段において、前記スイッチ制御部は、前記電流センサによって検出された前記一次側電流値または二次側電流値に基づいて最大遅延時間及び最小遅延時間を設定し、前記遅延時間が前記最小遅延時間以上ないし前記最大遅延時間以下となるように制限する、という手段を採用する。
【発明の効果】
【００１２】
本発明に係る共振型電力変換装置によれば、回路素子のハードウェア特性のバラツキに影響されずに、最適なソフトスイッチング制御を実現できる。
【図面の簡単な説明】
【００１３】
【図１】第１実施形態に係る共振型電力変換装置の構成概略図である。
【図２】主スイッチ２０の制御ブロック図（ａ）と、補助スイッチ２４の制御ブロック図（ｂ）である。
【図３】本実施形態における遅延時間Ｔｄの算出方法を示すフローチャート（ａ）と、スナバコンデンサ電圧Ｖｃの時間変化を示す図（ｂ）である。
【図４】第２実施形態に係る共振型電力変換装置の構成概略図である。
【発明を実施するための形態】
【００１４】
以下、本発明の一実施形態について、図面を参照しながら説明する。
〔第１実施形態〕
まず、本発明の第１実施形態について説明する。図１は、第１実施形態に係る共振型電力変換装置の構成概略図である。この図１に示すように、第１実施形態に係る共振型電力変換装置は、直流電源Ｅの出力電圧Ｖ１を所望の電圧値Ｖ２（Ｖ１＜Ｖ２）に変換して負荷Ｌに供給する昇圧型の単方向ＤＣ／ＤＣコンバータであり、ＳＡＺＺ昇圧チョッパ回路１、スナバ電圧センサ２、一次側電流センサ３、二次側電圧センサ４及びスイッチ制御部５から構成されている。
【００１５】
ＳＡＺＺ昇圧チョッパ回路１は、一次側端子１１、１２と、二次側端子１３、１４と、一次側平滑コンデンサ１５と、二次側平滑コンデンサ１６と、リアクトル１７、１８と、出力ダイオード１９と、主スイッチ２０と、ダイオード２１、２２と、スナバコンデンサ（補助コンデンサ）２３と、補助スイッチ２４とから構成されている。
【００１６】
一次側端子１１は、直流電源Ｅの正極端子に接続され、一次側端子１２は、直流電源Ｅの負極端子及び二次側端子１４に接続されている。二次側端子１３は、負荷Ｌの一端に接続され、二次側端子１４は、負荷Ｌの他端及び一次側端子１２に接続されている。
一次側平滑コンデンサ１５は、一端が一次側端子１１に接続され、他端が一次側端子１２に接続されている。二次側平滑コンデンサ１６は、一端が二次側端子１３に接続され、他端が二次側端子１４に接続されている。
【００１７】
リアクトル１７は、一端が一次側端子１１に接続され、他端がリアクトル１８の一端に接続されている。リアクトル１８は、一端がリアクトル１７の他端に接続され、他端が出力ダイオード１９のアノード端子に接続されている。出力ダイオード１９は、アノード端子がリアクトル１８の他端に接続され、カソード端子が二次側端子１３に接続されている。
【００１８】
主スイッチ２０は、例えばＩＧＢＴ(Insulated Gate Bipolar Transistor)であり、コレクタ端子が出力ダイオード１９のアノード端子に接続され、エミッタ端子が二次側端子１４に接続され、ゲート端子がスイッチ制御部５に接続されている（配線については図示省略）。この主スイッチ２０は、スイッチ制御部５からゲート端子に入力されるＰＷＭ(Pulse Width Modulation)信号に応じて、オン状態或いはオフ状態に切り替わる。
【００１９】
ダイオード２１は、アノード端子がリアクトル１８の他端に接続され、カソード端子がスナバコンデンサ２３の一端に接続されている。ダイオード２２は、アノード端子がスナバコンデンサ２３の一端に接続され、カソード端子が補助スイッチ２４のコレクタ端子に接続されている。スナバコンデンサ（補助コンデンサ）２３は、一端がダイオード２１のカソード端子及びダイオード２２のアノード端子に接続され、他端が二次側端子１４に接続されている。
【００２０】
補助スイッチ２４は、主スイッチ２０と同様に例えばＩＧＢＴであり、コレクタ端子がダイオード２２のカソード端子に接続され、エミッタ端子がリアクトル１７の他端に接続され、ゲート端子がスイッチ制御部５に接続されている（配線については図示省略）。この補助スイッチ２４は、スイッチ制御部５からゲート端子に入力されるＰＷＭ信号に応じて、オン状態或いはオフ状態に切り替わる。
【００２１】
スナバ電圧センサ２は、スナバコンデンサ２３の電圧Ｖｃを検出し、その検出結果を示す電気信号をスイッチ制御部５に出力する。一次側電流センサ３は、一次側端子１１に流れる電流Ｉ１（直流電源Ｅの出力電流）を検出し、その検出結果を示す電気信号をスイッチ制御部５に出力する。二次側電圧センサ４は、二次側端子１３、１４間の電圧Ｖ２（ＳＡＺＺ昇圧チョッパ回路１の出力電圧）を検出し、その検出結果を示す電気信号をスイッチ制御部５に出力する。
【００２２】
スイッチ制御部５は、スナバ電圧センサ２、一次側電流センサ３及び二次側電圧センサ４の出力信号に基づいて、主スイッチ２０及び補助スイッチ２４のスイッチング制御を行うマイクロコントローラであり、具体的には主スイッチ２０及び補助スイッチ２４のゲート端子に、それぞれデューティ比の異なるＰＷＭ信号を出力する。
【００２３】
次に、上記のように構成された共振型電力変換装置の動作について説明する。
共振型電力変換装置の動作原理については、特許第４３９７９３８号公報に記載されているように既に公知であるので詳細な説明については省略するが、補助スイッチ２４をオンにしてからスナバコンデンサ２３の電圧Ｖｃが最小となる時点で主スイッチ２０をオンにすることにより、主スイッチ２０のソフトスイッチングを実現できる。
【００２４】
既に述べたように、特許第４３９７９３８号公報に記載の技術では、入出力電圧及び電流の計測値と、リアクトルやスナバコンデンサ等の回路定数とに基づいて、補助スイッチと主スイッチとのオンタイミング差（遅延時間Ｔｄ）を算出していたため、回路素子の温度特性等、ハードウェア特性のバラツキが原因で上記遅延時間Ｔｄを最適に制御することができず、スイッチング損失が増大する（効率が低下する）という問題があった。
【００２５】
本実施形態の共振型電力変換装置は、補助スイッチ２４をオンにしてからスナバコンデンサ２３の電圧Ｖｃが最小となる時点で主スイッチ２０をオンにするという点で従来技術と同様であるが、補助スイッチ２４と主スイッチ２０とのオンタイミング差の制御手法（遅延時間Ｔｄの設定手法）が全く異なるものである。
【００２６】
図２（ａ）は、主スイッチ２０の制御ブロック図であり、図２（ｂ）は、補助スイッチ２４の制御ブロック図である。なお、図２に示す各制御ブロックは、スイッチ制御部５が制御プログラムに従って各種演算処理を実行することによって実現されるソフトウェア的な機能を視覚化したものであり、各制御ブロックに相当するハードウェア回路がスイッチ制御部５に内蔵されているわけではない。
【００２７】
図２（ａ）に示すように、スイッチ制御部５は、主スイッチ２０を制御するためのソフトウェア的な機能として、電圧制御部５ａ、電流制御部５ｂ及び主スイッチデューティ演算部５ｃを備えている。
【００２８】
電圧制御部５ａは、二次側電圧センサ４によって検出された二次側電圧値Ｖ２と、予め設定されている二次側電圧指令値Ｖ２ｒｅｆとの偏差がゼロとなるような一次側電流指令値Ｉ１ｒｅｆをＰＩ演算によって算出する。
電流制御部５ｂは、一次側電流センサ３によって検出された一次側電流値Ｉ１と、電圧制御部５ａから得られる一次側電流指令値Ｉ１ｒｅｆとの偏差がゼロとなるような操作量をＰＩ演算によって算出する。
主スイッチデューティ演算部５ｃは、電流制御部５ｂから得られる操作量に基づいて、主スイッチ２０に出力すべきＰＷＭ信号のデューティ比Ｄｍを算出する。
【００２９】
一方、図２（ｂ）に示すように、スイッチ制御部５は、補助スイッチ２４を制御するためのソフトウェア的な機能として、遅延時間オン／オフ判定部５ｄ、最大遅延時間設定部５ｅ、最小遅延時間設定部５ｆ、遅延時間演算部５ｇ、遅延時間制限部５ｈ、補助スイッチ動作切替部５ｉ及び補助スイッチデューティ演算部５ｊを備えている。
【００３０】
遅延時間オン／オフ判定部５ｄは、一次側電流センサ３によって検出された一次側電流値Ｉ１を基に、遅延時間Ｔｄを設定するか否か、言い換えれば補助スイッチ２４を先行動作させるか否かを判定する。具体的には、遅延時間オン／オフ判定部５ｄは、一次側電流値Ｉ１が一定値以下の場合に、遅延時間Ｔｄを設定しない（補助スイッチ２４を先行動作させない）と判定する。つまり、一次側電流値Ｉ１が一定値以下の場合、補助スイッチ２４を先行動作させて主スイッチ２０のソフトスイッチングを試みても、スイッチング損失の低減効果は小さいので、補助スイッチ２４を先行動作させずに主スイッチ２０をハードスイッチングさせる。
【００３１】
最大遅延時間設定部５ｅは、一次側電流センサ３によって検出された一次側電流値Ｉ１を基に、最大遅延時間Ｔｄｍａｘを設定する。具体的には、最大遅延時間Ｔｄｍａｘ（試験値或いは理論値でも良い）と一次側電流値Ｉ１との対応関係を示すテーブルデータが予め作成されており、最大遅延時間設定部５ｅは、一次側電流センサ３によって検出された一次側電流値Ｉ１に対応する最大遅延時間Ｔｄｍａｘを上記テーブルデータから取得する。
【００３２】
最小遅延時間設定部５ｆは、一次側電流センサ３によって検出された一次側電流値Ｉ１を基に、最小遅延時間Ｔｄｍｉｎを設定する。具体的には、最小遅延時間Ｔｄｍｉｎ（試験値或いは理論値でも良い）と一次側電流値Ｉ１との対応関係を示すテーブルデータが予め作成されており、最小遅延時間設定部５ｆは、一次側電流センサ３によって検出された一次側電流値Ｉ１に対応する最小遅延時間Ｔｄｍｉｎを上記テーブルデータから取得する。
【００３３】
遅延時間演算部５ｇは、スナバ電圧センサ２によって検出されたスナバコンデンサ電圧Ｖｃ及び一次側電流センサ３から得られる一次側電流値Ｉ１を基に、図３（ａ）に示すフローチャートに従ってスナバコンデンサ電圧Ｖｃが最小となる遅延時間Ｔｄを算出する。
【００３４】
図３（ａ）に示すように、遅延時間演算部５ｇは、一次側電流センサ３によって検出された一次側電流値Ｉ１を基に、スナバコンデンサ電圧Ｖｃの閾値Ｖｃｔｈを設定する（ステップＳ１）。図３（ｂ）に示すように、主スイッチ２０をオフ状態に維持しながら補助スイッチ２４をオンにすると、スナバコンデンサ電圧Ｖｃは最大値から最小値に向かって降下するという挙動を示し、一次側電流値Ｉ１によって最小値も変化する。よって、閾値Ｖｃｔｈは、一次側電流値Ｉ１に応じてスナバコンデンサ電圧Ｖｃの最小値に近い値（近似的に最小と見做せる値）に設定すれば良い。
【００３５】
具体的には、スナバコンデンサ電圧Ｖｃの閾値Ｖｃｔｈ（この閾値Ｖｃｔｈは試験値でも良いし、理論値でも良い）と一次側電流値Ｉ１との対応関係を示すテーブルデータが予め作成されており、遅延時間演算部５ｇは、上記テーブルデータを用いて一次側電流センサ３によって検出された一次側電流値Ｉ１に対応するスナバコンデンサ電圧Ｖｃの閾値Ｖｃｔｈを設定する。
【００３６】
また、遅延時間演算部５ｇは、スナバ電圧センサ２からスナバコンデンサ電圧Ｖｃを取得すると、Ｖｃの今回値を示す変数Ｖｃ１の値を、Ｖｃの前回値を示す変数Ｖｃ０に代入すると共に、今回取得したＶｃの値を変数Ｖｃ１に代入する（ステップＳ２）。そして、遅延時間演算部５ｇは、変数Ｖｃ１の値、つまりスナバコンデンサ電圧Ｖｃの今回値が、上記ステップＳ１で設定した閾値Ｖｃｔｈより高いか否かを判定する（ステップＳ３）。
【００３７】
遅延時間演算部５ｇは、上記ステップＳ３にて「Ｙｅｓ」の場合（Ｖｃ１＞Ｖｃｔｈの場合）、変数Ｖｃ１と変数Ｖｃ０の差分値（＝Ｖｃ１−Ｖｃ０）がゼロより大きいか否か、つまりスナバコンデンサ電圧Ｖｃの今回値が前回値より高いか否かを判定する（ステップＳ４）。
【００３８】
遅延時間演算部５ｇは、上記ステップＳ４にて「Ｙｅｓ」の場合（Ｖｃ１−Ｖｃ０＞０の場合）、下記（１）式を用いて遅延時間Ｔｄの変化量ΔＴｄを算出し（ステップＳ５）、上記ステップＳ４にて「Ｎｏ」の場合（Ｖｃ１−Ｖｃ０≦０の場合）にはステップＳ６の処理にジャンプする。
ΔＴｄ＝−１×ΔＴｄ ・・・（１）
【００３９】
遅延時間演算部５ｇは、上記ステップＳ４にて「Ｎｏ」の場合、或いは上記ステップＳ５の終了後、下記（２）式を用いて遅延時間Ｔｄを算出する（ステップＳ６）。
Ｔｄ＝Ｔｄ＋ΔＴｄ ・・・（２）
【００４０】
一方、遅延時間演算部５ｇは、上記ステップＳ３にて「Ｎｏ」の場合、つまりスナバコンデンサ電圧Ｖｃの今回値が閾値Ｖｃｔｈ以下の場合、上記ステップＳ４、Ｓ５及びＳ６の処理を省略して、遅延時間Ｔｄの変更を停止する。
【００４１】
このように、スナバコンデンサ電圧Ｖｃの今回値が閾値Ｖｃｔｈより高く、且つスナバコンデンサ電圧Ｖｃの今回値が前回値以下の場合、スナバコンデンサＶｃが最小値に向かって降下していると推定され、スナバコンデンサ電圧Ｖｃの今回値が前回値より大きい場合、スナバコンデンサＶｃが上昇していると推定される。この時のスナバコンデンサＶｃの降下速度或いは上昇速度は、回路素子の温度特性等、ハードウェア特性のバラツキによって変化する。
【００４２】
そこで、上記の場合には、スナバコンデンサ電圧Ｖｃが閾値Ｖｃｔｈ以下となるまで、遅延時間Ｔｄを一定の割合（ΔＴｄ）で増減させることにより、ハードウェア特性のバラツキに対して最適な遅延時間Ｔｄ（補助スイッチ２４をオンにしてからスナバコンデンサ電圧Ｖｃが近似的に最小となる時点）を求めることができる。
【００４３】
以上が遅延時間演算部５ｇによる遅延時間Ｔｄの算出処理に関する説明であり、以下では図２（ｂ）に戻って説明を続ける。
遅延時間制限部５ｈは、遅延時間演算部５ｇによって算出された遅延時間Ｔｄが、最大遅延時間設定部５ｅにて設定された最大遅延時間Ｔｄｍａｘと、最小遅延時間設定部５ｆにて設定された最小遅延時間Ｔｄｍｉｎとの範囲内に収まるように制限する。具体的には、遅延時間Ｔｄが最大遅延時間Ｔｄｍａｘを越えた場合、その遅延時間Ｔｄを最大遅延時間Ｔｄｍａｘに設定し直す一方、遅延時間Ｔｄが最小遅延時間Ｔｄｍｉｎを下回った場合、その遅延時間Ｔｄを最小遅延時間Ｔｄｍｉｎに設定し直す。
【００４４】
補助スイッチ動作切替部５ｉは、遅延時間オン／オフ判定部５ｄにて遅延時間Ｔｄを設定しない（補助スイッチ２４を先行動作させない）と判定された場合、補助スイッチ２４の動作をオフに切り替える一方、それ以外の場合には、補助スイッチ２４の動作をオンに切り替える（補助スイッチデューティ演算部５ｊに遅延時間Ｔｄの使用を許可する）。
【００４５】
補助スイッチデューティ演算部５ｊは、主スイッチデューティ演算部５ｃによって算出された主スイッチ２０のデューティ比Ｄｍと、遅延時間制限部５ｈから得られた遅延時間Ｔｄとに基づいて、補助スイッチ２４と主スイッチ２０とのオンタイミング差が遅延時間Ｔｄとなるような補助スイッチ２４のデューティ比Ｄｓを算出する。
【００４６】
スイッチ制御部５は、上記のように、主スイッチ２０のデューティ比Ｄｍ及び補助スイッチ２４のデューティ比Ｄｓを算出すると、デューティ比Ｄｍを有するＰＷＭ信号を生成して主スイッチ２０に出力すると共に、デューティ比Ｄｓを有するＰＷＭ信号を生成して補助スイッチ２４に出力する。
【００４７】
これにより、主スイッチ２０及び補助スイッチ２４がそれぞれのデューティ比でスイッチング動作し、ＳＡＺＺ昇圧チョッパ回路１の二次側電圧値Ｖ２が二次側電圧指令値Ｖ２ｒｅｆとなるように、直流電源Ｅの出力電圧Ｖ１が昇圧されると共に、各回路素子のハードウェア特性のバラツキに関係なく、補助スイッチ２４がオンとなってからスナバコンデンサ電圧Ｖｃが近似的に最小となる時点（遅延時間Ｔｄの経過後）で主スイッチ２０がオンとなる。
【００４８】
以上のように、第１実施形態に係る共振型電力変換装置によれば、ＳＡＺＺ昇圧チョッパ回路１を構成する各回路素子のハードウェア特性のバラツキに影響されずに、最適なソフトスイッチング制御を実現することができる。
【００４９】
〔第２実施形態〕
次に、本発明の第２実施形態について説明する。図４は、第２実施形態に係る共振型電力変換装置の構成概略図である。この図４に示すように、第２実施形態に係る共振型電力変換装置は、直流電源Ｅの出力電圧Ｖ１を所望の電圧値Ｖ２（Ｖ１＞Ｖ２）に変換して負荷Ｌに供給する降圧型の単方向ＤＣ／ＤＣコンバータであり、ＳＡＺＺ降圧チョッパ回路１００、スナバ電圧センサ２００、一次側電流センサ３００、二次側電圧センサ４００及びスイッチ制御部５００から構成されている。
【００５０】
ＳＡＺＺ降圧チョッパ回路１００は、一次側端子１０１、１０２と、二次側端子１０３、１０４と、一次側平滑コンデンサ１０５と、二次側平滑コンデンサ１０６と、リアクトル１０７、１０８と、主スイッチ１０９と、スナバコンデンサ１１０と、ダイオード１１１、１１２、１１３と、補助スイッチ１１４とから構成されている。
【００５１】
一次側端子１０１は、直流電源Ｅの正極端子に接続され、一次側端子１０２は、直流電源Ｅの負極端子及び二次側端子１０４に接続されている。二次側端子１０３は、負荷Ｌの一端に接続され、二次側端子１０４は、負荷Ｌの他端及び一次側端子１０２に接続されている。一次側平滑コンデンサ１０５は、一端が一次側端子１０１に接続され、他端が一次側端子１０２に接続されている。二次側平滑コンデンサ１０６は、一端が二次側端子１０３に接続され、他端が二次側端子１０４に接続されている。
【００５２】
リアクトル１０７は、一端が二次側端子１０３に接続され、他端がリアクトル１０８の一端に接続されている。リアクトル１０８は、一端がリアクトル１０７の他端に接続され、他端が主スイッチ１０９のエミッタ端子に接続されている。
【００５３】
主スイッチ１０９は、例えばＩＧＢＴ(Insulated Gate Bipolar Transistor)であり、コレクタ端子が一次側端子１０１に接続され、エミッタ端子がダイオード１１１のカソード端子に接続され、ゲート端子がスイッチ制御部５００に接続されている（配線については図示省略）。この主スイッチ１０９は、スイッチ制御部５００からゲート端子に入力されるＰＷＭ信号に応じて、オン状態或いはオフ状態に切り替わる。
【００５４】
スナバコンデンサ１１０は、一端が一次側端子１０１に接続され、他端がダイオード１１２のアノード端子に接続されている。ダイオード１１１は、アノード端子が一次側端子１０２に接続され、カソード端子が主スイッチ１０９のエミッタ端子に接続されている。ダイオード１１２は、アノード端子がスナバコンデンサ１１０の他端に接続され、カソード端子が主スイッチ１０９のエミッタ端子に接続されている。ダイオード１１３は、アノード端子が補助スイッチ１１４のエミッタ端子に接続され、カソード端子がスナバコンデンサ１１０の他端に接続されている。
【００５５】
補助スイッチ１１４は、主スイッチ１０９と同様に例えばＩＧＢＴであり、コレクタ端子がリアクトル１０８の一端に接続され、エミッタ端子がダイオード１１３のアノード端子に接続され、ゲート端子がスイッチ制御部５００に接続されている（配線については図示省略）。この補助スイッチ１１４は、スイッチ制御部５００からゲート端子に入力されるＰＷＭ信号に応じて、オン状態或いはオフ状態に切り替わる。
【００５６】
スナバ電圧センサ２００は、スナバコンデンサ１１０の電圧Ｖｃを検出し、その検出結果を示す電気信号をスイッチ制御部５００に出力する。一次側電流センサ３００は、一次側端子１０１に流れる電流Ｉ１（直流電源Ｅの出力電流）を検出し、その検出結果を示す電気信号をスイッチ制御部５００に出力する。二次側電圧センサ４００は、二次側端子１０３、１０４間の電圧Ｖ２（ＳＡＺＺ降圧チョッパ回路１００の出力電圧）を検出し、その検出結果を示す電気信号をスイッチ制御部５００に出力する。
【００５７】
スイッチ制御部５００は、スナバ電圧センサ２００、一次側電流センサ３００及び二次側電圧センサ４００の出力信号に基づいて、主スイッチ１０９及び補助スイッチ１１４のスイッチング制御を行うマイクロコントローラであり、具体的には主スイッチ１０９及び補助スイッチ１１４のゲート端子にそれぞれデューティ比の異なるＰＷＭ信号を出力する。
【００５８】
このように構成された第２実施形態に係る共振型電力変換装置は、補助スイッチ１１４と主スイッチ１０９とのオンタイミング差の制御手法（遅延時間Ｔｄの設定手法）が第１実施形態と同様であるので、制御手法に関する説明は省略する。
【００５９】
以上のような第２実施形態に係る共振型電力変換装置によれば、第１実施形態と同様に、ＳＡＺＺ降圧チョッパ回路１００を構成する各回路素子のハードウェア特性のバラツキに影響されずに、最適なソフトスイッチング制御を実現することができる。
【００６０】
なお、本発明は上記第１及び第２実施形態に限定されず、本発明の趣旨を逸脱しない範囲において種々変更することが可能である。
例えば、上記第１及び第２実施形態では、ＳＡＺＺ昇圧チョッパ回路１またはＳＡＺＺ降圧チョッパ回路１００の一次側電流値Ｉ１に基づいて、閾値Ｖｃｔｈの設定、最大遅延時間Ｔｓｍａｘの設定、最小遅延時間Ｔｄｍｉｎの設定及び遅延時間Ｔｄのオン／オフ判定を行う場合を例示したが、一次側電流値Ｉ１に替えて二次側電流値（二次側端子間に流れる電流）を用いても良い。
【符号の説明】
【００６１】
１…ＳＡＺＺ昇圧チョッパ回路、１００…ＳＡＺＺ降圧チョッパ回路、２、２００…スナバ電圧センサ、３、３００…一次側電流センサ、４、４００…二次側電圧センサ、５、５００…スイッチ制御部
【技術分野】
【０００１】
本発明は、共振型電力変換装置に関する。
【背景技術】
【０００２】
従来から、共振現象を利用してスイッチング素子のソフトスイッチングを実現する共振型電力変換装置の一形態として、ＳＡＺＺ(Snubber Assisted Zero Voltage and Zero Current Transition)方式のチョッパ回路が知られている（下記非特許文献１及び２参照）。
また、下記特許文献１には、ＳＡＺＺ方式を採用した共振型電力変換装置において、補助スイッチをオンにしてから補助コンデンサ（スナバコンデンサ）の電圧が最小となるまでの遅延時間を算出し、当該遅延時間の経過後に主スイッチをオンにすることで、主スイッチのソフトスイッチングを実現する技術が開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特許第４３９７９３８号公報
【非特許文献】
【０００４】
【非特許文献１】伊藤・弦田・河村：「ＳＡＺＺ昇圧チョッパ回路における回路定数設計法」、平成１７年電気学会産業応用部門大会、1-48, pp.223-224, 2005
【非特許文献２】弦田・伊藤・坂東・河村：「高効率高周波高出力チョッパ回路ＳＡＺＺ」、平成１８年電気学会産業応用部門大会、1-86, pp.475-480, 2006
【発明の概要】
【発明が解決しようとする課題】
【０００５】
上記従来技術では、入出力電圧及び電流の計測値と、補助リアクトルや補助コンデンサ等の回路定数とに基づいて上記遅延時間を算出していたため、回路素子の温度特性等、ハードウェア特性のバラツキが原因で、補助スイッチと主スイッチとのオンタイミング差（つまり遅延時間）を最適に制御することができず、スイッチング損失が増大する（効率が低下する）という問題があった。
【０００６】
本発明は上述した事情に鑑みてなされたものであり、回路素子のハードウェア特性のバラツキに影響されずに、最適なソフトスイッチング制御を実現可能な共振型電力変換装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記目的を達成するために、本発明では、共振型電力変換装置に係る第１の解決手段として、補助スイッチをオンにしてから補助コンデンサの電圧が最小となる時点で主スイッチをオンにするスイッチ制御部を備える単方向式の共振型電力変換装置において、前記スイッチ制御部は、前記補助スイッチをオンにしてから前記補助コンデンサの電圧が閾値以下となった時を前記補助コンデンサの電圧が最小となる時点として検知する、という手段を採用する。
【０００８】
また、本発明では、共振型電力変換装置に係る第２の解決手段として、上記第１の解決手段において、一次側電流値または二次側電流値を検出する電流センサを備え、前記スイッチ制御部は、前記電流センサによって検出された前記一次側電流値または二次側電流値に基づいて前記閾値を設定する、という手段を採用する。
【０００９】
また、本発明では、共振型電力変換装置に係る第３の解決手段として、上記第２の解決手段において、前記スイッチ制御部は、前記電流センサによって検出された前記一次側電流値または二次側電流値に基づいて前記補助スイッチを動作させるか否かを判定する、という手段を採用する。
【００１０】
また、本発明では、共振型電力変換装置に係る第４の解決手段として、上記第２または第３の解決手段において、前記補助コンデンサの電圧を検出する電圧センサを備え、前記スイッチ制御部は、前記電圧センサによって検出された前記補助コンデンサの電圧が前記閾値より高い場合、前記補助コンデンサの電圧の今回値と前回値との関係に応じて遅延時間を増減し、前記補助コンデンサの電圧が前記閾値以下となった場合に、補助スイッチをオンにしてから前記遅延時間の経過後に前記主スイッチをオンにする、という手段を採用する。
【００１１】
また、本発明では、共振型電力変換装置に係る第５の解決手段として、上記第４の解決手段において、前記スイッチ制御部は、前記電流センサによって検出された前記一次側電流値または二次側電流値に基づいて最大遅延時間及び最小遅延時間を設定し、前記遅延時間が前記最小遅延時間以上ないし前記最大遅延時間以下となるように制限する、という手段を採用する。
【発明の効果】
【００１２】
本発明に係る共振型電力変換装置によれば、回路素子のハードウェア特性のバラツキに影響されずに、最適なソフトスイッチング制御を実現できる。
【図面の簡単な説明】
【００１３】
【図１】第１実施形態に係る共振型電力変換装置の構成概略図である。
【図２】主スイッチ２０の制御ブロック図（ａ）と、補助スイッチ２４の制御ブロック図（ｂ）である。
【図３】本実施形態における遅延時間Ｔｄの算出方法を示すフローチャート（ａ）と、スナバコンデンサ電圧Ｖｃの時間変化を示す図（ｂ）である。
【図４】第２実施形態に係る共振型電力変換装置の構成概略図である。
【発明を実施するための形態】
【００１４】
以下、本発明の一実施形態について、図面を参照しながら説明する。
〔第１実施形態〕
まず、本発明の第１実施形態について説明する。図１は、第１実施形態に係る共振型電力変換装置の構成概略図である。この図１に示すように、第１実施形態に係る共振型電力変換装置は、直流電源Ｅの出力電圧Ｖ１を所望の電圧値Ｖ２（Ｖ１＜Ｖ２）に変換して負荷Ｌに供給する昇圧型の単方向ＤＣ／ＤＣコンバータであり、ＳＡＺＺ昇圧チョッパ回路１、スナバ電圧センサ２、一次側電流センサ３、二次側電圧センサ４及びスイッチ制御部５から構成されている。
【００１５】
ＳＡＺＺ昇圧チョッパ回路１は、一次側端子１１、１２と、二次側端子１３、１４と、一次側平滑コンデンサ１５と、二次側平滑コンデンサ１６と、リアクトル１７、１８と、出力ダイオード１９と、主スイッチ２０と、ダイオード２１、２２と、スナバコンデンサ（補助コンデンサ）２３と、補助スイッチ２４とから構成されている。
【００１６】
一次側端子１１は、直流電源Ｅの正極端子に接続され、一次側端子１２は、直流電源Ｅの負極端子及び二次側端子１４に接続されている。二次側端子１３は、負荷Ｌの一端に接続され、二次側端子１４は、負荷Ｌの他端及び一次側端子１２に接続されている。
一次側平滑コンデンサ１５は、一端が一次側端子１１に接続され、他端が一次側端子１２に接続されている。二次側平滑コンデンサ１６は、一端が二次側端子１３に接続され、他端が二次側端子１４に接続されている。
【００１７】
リアクトル１７は、一端が一次側端子１１に接続され、他端がリアクトル１８の一端に接続されている。リアクトル１８は、一端がリアクトル１７の他端に接続され、他端が出力ダイオード１９のアノード端子に接続されている。出力ダイオード１９は、アノード端子がリアクトル１８の他端に接続され、カソード端子が二次側端子１３に接続されている。
【００１８】
主スイッチ２０は、例えばＩＧＢＴ(Insulated Gate Bipolar Transistor)であり、コレクタ端子が出力ダイオード１９のアノード端子に接続され、エミッタ端子が二次側端子１４に接続され、ゲート端子がスイッチ制御部５に接続されている（配線については図示省略）。この主スイッチ２０は、スイッチ制御部５からゲート端子に入力されるＰＷＭ(Pulse Width Modulation)信号に応じて、オン状態或いはオフ状態に切り替わる。
【００１９】
ダイオード２１は、アノード端子がリアクトル１８の他端に接続され、カソード端子がスナバコンデンサ２３の一端に接続されている。ダイオード２２は、アノード端子がスナバコンデンサ２３の一端に接続され、カソード端子が補助スイッチ２４のコレクタ端子に接続されている。スナバコンデンサ（補助コンデンサ）２３は、一端がダイオード２１のカソード端子及びダイオード２２のアノード端子に接続され、他端が二次側端子１４に接続されている。
【００２０】
補助スイッチ２４は、主スイッチ２０と同様に例えばＩＧＢＴであり、コレクタ端子がダイオード２２のカソード端子に接続され、エミッタ端子がリアクトル１７の他端に接続され、ゲート端子がスイッチ制御部５に接続されている（配線については図示省略）。この補助スイッチ２４は、スイッチ制御部５からゲート端子に入力されるＰＷＭ信号に応じて、オン状態或いはオフ状態に切り替わる。
【００２１】
スナバ電圧センサ２は、スナバコンデンサ２３の電圧Ｖｃを検出し、その検出結果を示す電気信号をスイッチ制御部５に出力する。一次側電流センサ３は、一次側端子１１に流れる電流Ｉ１（直流電源Ｅの出力電流）を検出し、その検出結果を示す電気信号をスイッチ制御部５に出力する。二次側電圧センサ４は、二次側端子１３、１４間の電圧Ｖ２（ＳＡＺＺ昇圧チョッパ回路１の出力電圧）を検出し、その検出結果を示す電気信号をスイッチ制御部５に出力する。
【００２２】
スイッチ制御部５は、スナバ電圧センサ２、一次側電流センサ３及び二次側電圧センサ４の出力信号に基づいて、主スイッチ２０及び補助スイッチ２４のスイッチング制御を行うマイクロコントローラであり、具体的には主スイッチ２０及び補助スイッチ２４のゲート端子に、それぞれデューティ比の異なるＰＷＭ信号を出力する。
【００２３】
次に、上記のように構成された共振型電力変換装置の動作について説明する。
共振型電力変換装置の動作原理については、特許第４３９７９３８号公報に記載されているように既に公知であるので詳細な説明については省略するが、補助スイッチ２４をオンにしてからスナバコンデンサ２３の電圧Ｖｃが最小となる時点で主スイッチ２０をオンにすることにより、主スイッチ２０のソフトスイッチングを実現できる。
【００２４】
既に述べたように、特許第４３９７９３８号公報に記載の技術では、入出力電圧及び電流の計測値と、リアクトルやスナバコンデンサ等の回路定数とに基づいて、補助スイッチと主スイッチとのオンタイミング差（遅延時間Ｔｄ）を算出していたため、回路素子の温度特性等、ハードウェア特性のバラツキが原因で上記遅延時間Ｔｄを最適に制御することができず、スイッチング損失が増大する（効率が低下する）という問題があった。
【００２５】
本実施形態の共振型電力変換装置は、補助スイッチ２４をオンにしてからスナバコンデンサ２３の電圧Ｖｃが最小となる時点で主スイッチ２０をオンにするという点で従来技術と同様であるが、補助スイッチ２４と主スイッチ２０とのオンタイミング差の制御手法（遅延時間Ｔｄの設定手法）が全く異なるものである。
【００２６】
図２（ａ）は、主スイッチ２０の制御ブロック図であり、図２（ｂ）は、補助スイッチ２４の制御ブロック図である。なお、図２に示す各制御ブロックは、スイッチ制御部５が制御プログラムに従って各種演算処理を実行することによって実現されるソフトウェア的な機能を視覚化したものであり、各制御ブロックに相当するハードウェア回路がスイッチ制御部５に内蔵されているわけではない。
【００２７】
図２（ａ）に示すように、スイッチ制御部５は、主スイッチ２０を制御するためのソフトウェア的な機能として、電圧制御部５ａ、電流制御部５ｂ及び主スイッチデューティ演算部５ｃを備えている。
【００２８】
電圧制御部５ａは、二次側電圧センサ４によって検出された二次側電圧値Ｖ２と、予め設定されている二次側電圧指令値Ｖ２ｒｅｆとの偏差がゼロとなるような一次側電流指令値Ｉ１ｒｅｆをＰＩ演算によって算出する。
電流制御部５ｂは、一次側電流センサ３によって検出された一次側電流値Ｉ１と、電圧制御部５ａから得られる一次側電流指令値Ｉ１ｒｅｆとの偏差がゼロとなるような操作量をＰＩ演算によって算出する。
主スイッチデューティ演算部５ｃは、電流制御部５ｂから得られる操作量に基づいて、主スイッチ２０に出力すべきＰＷＭ信号のデューティ比Ｄｍを算出する。
【００２９】
一方、図２（ｂ）に示すように、スイッチ制御部５は、補助スイッチ２４を制御するためのソフトウェア的な機能として、遅延時間オン／オフ判定部５ｄ、最大遅延時間設定部５ｅ、最小遅延時間設定部５ｆ、遅延時間演算部５ｇ、遅延時間制限部５ｈ、補助スイッチ動作切替部５ｉ及び補助スイッチデューティ演算部５ｊを備えている。
【００３０】
遅延時間オン／オフ判定部５ｄは、一次側電流センサ３によって検出された一次側電流値Ｉ１を基に、遅延時間Ｔｄを設定するか否か、言い換えれば補助スイッチ２４を先行動作させるか否かを判定する。具体的には、遅延時間オン／オフ判定部５ｄは、一次側電流値Ｉ１が一定値以下の場合に、遅延時間Ｔｄを設定しない（補助スイッチ２４を先行動作させない）と判定する。つまり、一次側電流値Ｉ１が一定値以下の場合、補助スイッチ２４を先行動作させて主スイッチ２０のソフトスイッチングを試みても、スイッチング損失の低減効果は小さいので、補助スイッチ２４を先行動作させずに主スイッチ２０をハードスイッチングさせる。
【００３１】
最大遅延時間設定部５ｅは、一次側電流センサ３によって検出された一次側電流値Ｉ１を基に、最大遅延時間Ｔｄｍａｘを設定する。具体的には、最大遅延時間Ｔｄｍａｘ（試験値或いは理論値でも良い）と一次側電流値Ｉ１との対応関係を示すテーブルデータが予め作成されており、最大遅延時間設定部５ｅは、一次側電流センサ３によって検出された一次側電流値Ｉ１に対応する最大遅延時間Ｔｄｍａｘを上記テーブルデータから取得する。
【００３２】
最小遅延時間設定部５ｆは、一次側電流センサ３によって検出された一次側電流値Ｉ１を基に、最小遅延時間Ｔｄｍｉｎを設定する。具体的には、最小遅延時間Ｔｄｍｉｎ（試験値或いは理論値でも良い）と一次側電流値Ｉ１との対応関係を示すテーブルデータが予め作成されており、最小遅延時間設定部５ｆは、一次側電流センサ３によって検出された一次側電流値Ｉ１に対応する最小遅延時間Ｔｄｍｉｎを上記テーブルデータから取得する。
【００３３】
遅延時間演算部５ｇは、スナバ電圧センサ２によって検出されたスナバコンデンサ電圧Ｖｃ及び一次側電流センサ３から得られる一次側電流値Ｉ１を基に、図３（ａ）に示すフローチャートに従ってスナバコンデンサ電圧Ｖｃが最小となる遅延時間Ｔｄを算出する。
【００３４】
図３（ａ）に示すように、遅延時間演算部５ｇは、一次側電流センサ３によって検出された一次側電流値Ｉ１を基に、スナバコンデンサ電圧Ｖｃの閾値Ｖｃｔｈを設定する（ステップＳ１）。図３（ｂ）に示すように、主スイッチ２０をオフ状態に維持しながら補助スイッチ２４をオンにすると、スナバコンデンサ電圧Ｖｃは最大値から最小値に向かって降下するという挙動を示し、一次側電流値Ｉ１によって最小値も変化する。よって、閾値Ｖｃｔｈは、一次側電流値Ｉ１に応じてスナバコンデンサ電圧Ｖｃの最小値に近い値（近似的に最小と見做せる値）に設定すれば良い。
【００３５】
具体的には、スナバコンデンサ電圧Ｖｃの閾値Ｖｃｔｈ（この閾値Ｖｃｔｈは試験値でも良いし、理論値でも良い）と一次側電流値Ｉ１との対応関係を示すテーブルデータが予め作成されており、遅延時間演算部５ｇは、上記テーブルデータを用いて一次側電流センサ３によって検出された一次側電流値Ｉ１に対応するスナバコンデンサ電圧Ｖｃの閾値Ｖｃｔｈを設定する。
【００３６】
また、遅延時間演算部５ｇは、スナバ電圧センサ２からスナバコンデンサ電圧Ｖｃを取得すると、Ｖｃの今回値を示す変数Ｖｃ１の値を、Ｖｃの前回値を示す変数Ｖｃ０に代入すると共に、今回取得したＶｃの値を変数Ｖｃ１に代入する（ステップＳ２）。そして、遅延時間演算部５ｇは、変数Ｖｃ１の値、つまりスナバコンデンサ電圧Ｖｃの今回値が、上記ステップＳ１で設定した閾値Ｖｃｔｈより高いか否かを判定する（ステップＳ３）。
【００３７】
遅延時間演算部５ｇは、上記ステップＳ３にて「Ｙｅｓ」の場合（Ｖｃ１＞Ｖｃｔｈの場合）、変数Ｖｃ１と変数Ｖｃ０の差分値（＝Ｖｃ１−Ｖｃ０）がゼロより大きいか否か、つまりスナバコンデンサ電圧Ｖｃの今回値が前回値より高いか否かを判定する（ステップＳ４）。
【００３８】
遅延時間演算部５ｇは、上記ステップＳ４にて「Ｙｅｓ」の場合（Ｖｃ１−Ｖｃ０＞０の場合）、下記（１）式を用いて遅延時間Ｔｄの変化量ΔＴｄを算出し（ステップＳ５）、上記ステップＳ４にて「Ｎｏ」の場合（Ｖｃ１−Ｖｃ０≦０の場合）にはステップＳ６の処理にジャンプする。
ΔＴｄ＝−１×ΔＴｄ ・・・（１）
【００３９】
遅延時間演算部５ｇは、上記ステップＳ４にて「Ｎｏ」の場合、或いは上記ステップＳ５の終了後、下記（２）式を用いて遅延時間Ｔｄを算出する（ステップＳ６）。
Ｔｄ＝Ｔｄ＋ΔＴｄ ・・・（２）
【００４０】
一方、遅延時間演算部５ｇは、上記ステップＳ３にて「Ｎｏ」の場合、つまりスナバコンデンサ電圧Ｖｃの今回値が閾値Ｖｃｔｈ以下の場合、上記ステップＳ４、Ｓ５及びＳ６の処理を省略して、遅延時間Ｔｄの変更を停止する。
【００４１】
このように、スナバコンデンサ電圧Ｖｃの今回値が閾値Ｖｃｔｈより高く、且つスナバコンデンサ電圧Ｖｃの今回値が前回値以下の場合、スナバコンデンサＶｃが最小値に向かって降下していると推定され、スナバコンデンサ電圧Ｖｃの今回値が前回値より大きい場合、スナバコンデンサＶｃが上昇していると推定される。この時のスナバコンデンサＶｃの降下速度或いは上昇速度は、回路素子の温度特性等、ハードウェア特性のバラツキによって変化する。
【００４２】
そこで、上記の場合には、スナバコンデンサ電圧Ｖｃが閾値Ｖｃｔｈ以下となるまで、遅延時間Ｔｄを一定の割合（ΔＴｄ）で増減させることにより、ハードウェア特性のバラツキに対して最適な遅延時間Ｔｄ（補助スイッチ２４をオンにしてからスナバコンデンサ電圧Ｖｃが近似的に最小となる時点）を求めることができる。
【００４３】
以上が遅延時間演算部５ｇによる遅延時間Ｔｄの算出処理に関する説明であり、以下では図２（ｂ）に戻って説明を続ける。
遅延時間制限部５ｈは、遅延時間演算部５ｇによって算出された遅延時間Ｔｄが、最大遅延時間設定部５ｅにて設定された最大遅延時間Ｔｄｍａｘと、最小遅延時間設定部５ｆにて設定された最小遅延時間Ｔｄｍｉｎとの範囲内に収まるように制限する。具体的には、遅延時間Ｔｄが最大遅延時間Ｔｄｍａｘを越えた場合、その遅延時間Ｔｄを最大遅延時間Ｔｄｍａｘに設定し直す一方、遅延時間Ｔｄが最小遅延時間Ｔｄｍｉｎを下回った場合、その遅延時間Ｔｄを最小遅延時間Ｔｄｍｉｎに設定し直す。
【００４４】
補助スイッチ動作切替部５ｉは、遅延時間オン／オフ判定部５ｄにて遅延時間Ｔｄを設定しない（補助スイッチ２４を先行動作させない）と判定された場合、補助スイッチ２４の動作をオフに切り替える一方、それ以外の場合には、補助スイッチ２４の動作をオンに切り替える（補助スイッチデューティ演算部５ｊに遅延時間Ｔｄの使用を許可する）。
【００４５】
補助スイッチデューティ演算部５ｊは、主スイッチデューティ演算部５ｃによって算出された主スイッチ２０のデューティ比Ｄｍと、遅延時間制限部５ｈから得られた遅延時間Ｔｄとに基づいて、補助スイッチ２４と主スイッチ２０とのオンタイミング差が遅延時間Ｔｄとなるような補助スイッチ２４のデューティ比Ｄｓを算出する。
【００４６】
スイッチ制御部５は、上記のように、主スイッチ２０のデューティ比Ｄｍ及び補助スイッチ２４のデューティ比Ｄｓを算出すると、デューティ比Ｄｍを有するＰＷＭ信号を生成して主スイッチ２０に出力すると共に、デューティ比Ｄｓを有するＰＷＭ信号を生成して補助スイッチ２４に出力する。
【００４７】
これにより、主スイッチ２０及び補助スイッチ２４がそれぞれのデューティ比でスイッチング動作し、ＳＡＺＺ昇圧チョッパ回路１の二次側電圧値Ｖ２が二次側電圧指令値Ｖ２ｒｅｆとなるように、直流電源Ｅの出力電圧Ｖ１が昇圧されると共に、各回路素子のハードウェア特性のバラツキに関係なく、補助スイッチ２４がオンとなってからスナバコンデンサ電圧Ｖｃが近似的に最小となる時点（遅延時間Ｔｄの経過後）で主スイッチ２０がオンとなる。
【００４８】
以上のように、第１実施形態に係る共振型電力変換装置によれば、ＳＡＺＺ昇圧チョッパ回路１を構成する各回路素子のハードウェア特性のバラツキに影響されずに、最適なソフトスイッチング制御を実現することができる。
【００４９】
〔第２実施形態〕
次に、本発明の第２実施形態について説明する。図４は、第２実施形態に係る共振型電力変換装置の構成概略図である。この図４に示すように、第２実施形態に係る共振型電力変換装置は、直流電源Ｅの出力電圧Ｖ１を所望の電圧値Ｖ２（Ｖ１＞Ｖ２）に変換して負荷Ｌに供給する降圧型の単方向ＤＣ／ＤＣコンバータであり、ＳＡＺＺ降圧チョッパ回路１００、スナバ電圧センサ２００、一次側電流センサ３００、二次側電圧センサ４００及びスイッチ制御部５００から構成されている。
【００５０】
ＳＡＺＺ降圧チョッパ回路１００は、一次側端子１０１、１０２と、二次側端子１０３、１０４と、一次側平滑コンデンサ１０５と、二次側平滑コンデンサ１０６と、リアクトル１０７、１０８と、主スイッチ１０９と、スナバコンデンサ１１０と、ダイオード１１１、１１２、１１３と、補助スイッチ１１４とから構成されている。
【００５１】
一次側端子１０１は、直流電源Ｅの正極端子に接続され、一次側端子１０２は、直流電源Ｅの負極端子及び二次側端子１０４に接続されている。二次側端子１０３は、負荷Ｌの一端に接続され、二次側端子１０４は、負荷Ｌの他端及び一次側端子１０２に接続されている。一次側平滑コンデンサ１０５は、一端が一次側端子１０１に接続され、他端が一次側端子１０２に接続されている。二次側平滑コンデンサ１０６は、一端が二次側端子１０３に接続され、他端が二次側端子１０４に接続されている。
【００５２】
リアクトル１０７は、一端が二次側端子１０３に接続され、他端がリアクトル１０８の一端に接続されている。リアクトル１０８は、一端がリアクトル１０７の他端に接続され、他端が主スイッチ１０９のエミッタ端子に接続されている。
【００５３】
主スイッチ１０９は、例えばＩＧＢＴ(Insulated Gate Bipolar Transistor)であり、コレクタ端子が一次側端子１０１に接続され、エミッタ端子がダイオード１１１のカソード端子に接続され、ゲート端子がスイッチ制御部５００に接続されている（配線については図示省略）。この主スイッチ１０９は、スイッチ制御部５００からゲート端子に入力されるＰＷＭ信号に応じて、オン状態或いはオフ状態に切り替わる。
【００５４】
スナバコンデンサ１１０は、一端が一次側端子１０１に接続され、他端がダイオード１１２のアノード端子に接続されている。ダイオード１１１は、アノード端子が一次側端子１０２に接続され、カソード端子が主スイッチ１０９のエミッタ端子に接続されている。ダイオード１１２は、アノード端子がスナバコンデンサ１１０の他端に接続され、カソード端子が主スイッチ１０９のエミッタ端子に接続されている。ダイオード１１３は、アノード端子が補助スイッチ１１４のエミッタ端子に接続され、カソード端子がスナバコンデンサ１１０の他端に接続されている。
【００５５】
補助スイッチ１１４は、主スイッチ１０９と同様に例えばＩＧＢＴであり、コレクタ端子がリアクトル１０８の一端に接続され、エミッタ端子がダイオード１１３のアノード端子に接続され、ゲート端子がスイッチ制御部５００に接続されている（配線については図示省略）。この補助スイッチ１１４は、スイッチ制御部５００からゲート端子に入力されるＰＷＭ信号に応じて、オン状態或いはオフ状態に切り替わる。
【００５６】
スナバ電圧センサ２００は、スナバコンデンサ１１０の電圧Ｖｃを検出し、その検出結果を示す電気信号をスイッチ制御部５００に出力する。一次側電流センサ３００は、一次側端子１０１に流れる電流Ｉ１（直流電源Ｅの出力電流）を検出し、その検出結果を示す電気信号をスイッチ制御部５００に出力する。二次側電圧センサ４００は、二次側端子１０３、１０４間の電圧Ｖ２（ＳＡＺＺ降圧チョッパ回路１００の出力電圧）を検出し、その検出結果を示す電気信号をスイッチ制御部５００に出力する。
【００５７】
スイッチ制御部５００は、スナバ電圧センサ２００、一次側電流センサ３００及び二次側電圧センサ４００の出力信号に基づいて、主スイッチ１０９及び補助スイッチ１１４のスイッチング制御を行うマイクロコントローラであり、具体的には主スイッチ１０９及び補助スイッチ１１４のゲート端子にそれぞれデューティ比の異なるＰＷＭ信号を出力する。
【００５８】
このように構成された第２実施形態に係る共振型電力変換装置は、補助スイッチ１１４と主スイッチ１０９とのオンタイミング差の制御手法（遅延時間Ｔｄの設定手法）が第１実施形態と同様であるので、制御手法に関する説明は省略する。
【００５９】
以上のような第２実施形態に係る共振型電力変換装置によれば、第１実施形態と同様に、ＳＡＺＺ降圧チョッパ回路１００を構成する各回路素子のハードウェア特性のバラツキに影響されずに、最適なソフトスイッチング制御を実現することができる。
【００６０】
なお、本発明は上記第１及び第２実施形態に限定されず、本発明の趣旨を逸脱しない範囲において種々変更することが可能である。
例えば、上記第１及び第２実施形態では、ＳＡＺＺ昇圧チョッパ回路１またはＳＡＺＺ降圧チョッパ回路１００の一次側電流値Ｉ１に基づいて、閾値Ｖｃｔｈの設定、最大遅延時間Ｔｓｍａｘの設定、最小遅延時間Ｔｄｍｉｎの設定及び遅延時間Ｔｄのオン／オフ判定を行う場合を例示したが、一次側電流値Ｉ１に替えて二次側電流値（二次側端子間に流れる電流）を用いても良い。
【符号の説明】
【００６１】
１…ＳＡＺＺ昇圧チョッパ回路、１００…ＳＡＺＺ降圧チョッパ回路、２、２００…スナバ電圧センサ、３、３００…一次側電流センサ、４、４００…二次側電圧センサ、５、５００…スイッチ制御部
【特許請求の範囲】
【請求項１】
補助スイッチをオンにしてから補助コンデンサの電圧が最小となる時点で主スイッチをオンにするスイッチ制御部を備える単方向式の共振型電力変換装置において、
前記スイッチ制御部は、前記補助スイッチをオンにしてから前記補助コンデンサの電圧が閾値以下となった時を前記補助コンデンサの電圧が最小となる時点として検知することを特徴とする共振型電力変換装置。
【請求項２】
一次側電流値または二次側電流値を検出する電流センサを備え、
前記スイッチ制御部は、前記電流センサによって検出された前記一次側電流値または二次側電流値に基づいて前記閾値を設定することを特徴とする請求項１に記載の共振型電力変換装置。
【請求項３】
前記スイッチ制御部は、前記電流センサによって検出された前記一次側電流値または二次側電流値に基づいて前記補助スイッチを動作させるか否かを判定することを特徴とする請求項２に記載の共振型電力変換装置。
【請求項４】
前記補助コンデンサの電圧を検出する電圧センサを備え、
前記スイッチ制御部は、前記電圧センサによって検出された前記補助コンデンサの電圧が前記閾値より高い場合、前記補助コンデンサの電圧の今回値と前回値との関係に応じて遅延時間を増減し、前記補助コンデンサの電圧が前記閾値以下となった場合に、補助スイッチをオンにしてから前記遅延時間の経過後に前記主スイッチをオンにすることを特徴とする請求項２または３に記載の共振型電力変換装置。
【請求項５】
前記スイッチ制御部は、前記電流センサによって検出された前記一次側電流値または二次側電流値に基づいて最大遅延時間及び最小遅延時間を設定し、前記遅延時間が前記最小遅延時間以上ないし前記最大遅延時間以下となるように制限することを特徴とする請求項４に記載の共振型電力変換装置。
【請求項１】
補助スイッチをオンにしてから補助コンデンサの電圧が最小となる時点で主スイッチをオンにするスイッチ制御部を備える単方向式の共振型電力変換装置において、
前記スイッチ制御部は、前記補助スイッチをオンにしてから前記補助コンデンサの電圧が閾値以下となった時を前記補助コンデンサの電圧が最小となる時点として検知することを特徴とする共振型電力変換装置。
【請求項２】
一次側電流値または二次側電流値を検出する電流センサを備え、
前記スイッチ制御部は、前記電流センサによって検出された前記一次側電流値または二次側電流値に基づいて前記閾値を設定することを特徴とする請求項１に記載の共振型電力変換装置。
【請求項３】
前記スイッチ制御部は、前記電流センサによって検出された前記一次側電流値または二次側電流値に基づいて前記補助スイッチを動作させるか否かを判定することを特徴とする請求項２に記載の共振型電力変換装置。
【請求項４】
前記補助コンデンサの電圧を検出する電圧センサを備え、
前記スイッチ制御部は、前記電圧センサによって検出された前記補助コンデンサの電圧が前記閾値より高い場合、前記補助コンデンサの電圧の今回値と前回値との関係に応じて遅延時間を増減し、前記補助コンデンサの電圧が前記閾値以下となった場合に、補助スイッチをオンにしてから前記遅延時間の経過後に前記主スイッチをオンにすることを特徴とする請求項２または３に記載の共振型電力変換装置。
【請求項５】
前記スイッチ制御部は、前記電流センサによって検出された前記一次側電流値または二次側電流値に基づいて最大遅延時間及び最小遅延時間を設定し、前記遅延時間が前記最小遅延時間以上ないし前記最大遅延時間以下となるように制限することを特徴とする請求項４に記載の共振型電力変換装置。
【図１】
【図２】
【図３】
【図４】
【図２】
【図３】
【図４】
【公開番号】特開２０１３−５９２０１（Ｐ２０１３−５９２０１Ａ）
【公開日】平成２５年３月２８日（２０１３．３．２８）
【国際特許分類】
【出願番号】特願２０１１−１９６０３３（Ｐ２０１１−１９６０３３）
【出願日】平成２３年９月８日（２０１１．９．８）
【出願人】（０００００００９９）株式会社ＩＨＩ (5,014)
【Ｆターム（参考）】
【公開日】平成２５年３月２８日（２０１３．３．２８）
【国際特許分類】
【出願日】平成２３年９月８日（２０１１．９．８）
【出願人】（０００００００９９）株式会社ＩＨＩ (5,014)
【Ｆターム（参考）】
[ Back to top ]