力率改善回路
【課題】電圧変換時の損失を低減することで、効率の低下を抑えることができる力率改善回路を提供する。
【解決手段】前記制御手段は、整流波が0Vから電圧が上昇する部分の一部である第1領域と、第1領域の後に始まり整流波が最大値を過ぎ電圧が下降する部分に終了する第2領域と、前記第2領域の後に始まり電圧が0Vになるまでの第3領域とに分け、第1領域及び第3領域では、第1スイッチング素子Tr1をオンにし、第2スイッチング素子Tr2をスイッチングする制御信号を出力し、第2領域では、第2スイッチング素子Tr2をオフに、第1スイッチング素子Tr1をスイッチングする制御信号を出力することを特徴とする力率改善回路。
【解決手段】前記制御手段は、整流波が0Vから電圧が上昇する部分の一部である第1領域と、第1領域の後に始まり整流波が最大値を過ぎ電圧が下降する部分に終了する第2領域と、前記第2領域の後に始まり電圧が0Vになるまでの第3領域とに分け、第1領域及び第3領域では、第1スイッチング素子Tr1をオンにし、第2スイッチング素子Tr2をスイッチングする制御信号を出力し、第2領域では、第2スイッチング素子Tr2をオフに、第1スイッチング素子Tr1をスイッチングする制御信号を出力することを特徴とする力率改善回路。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、電子機器やLED照明等に定電圧を供給する電源装置に用いられる力率改善回路に関するものである。
【背景技術】
【0002】
電子機器やLED照明等の電源装置として、交流の入力電圧を整流、変圧し直流の電圧を出力する回路が用いられている。例えば、100Vの交流を100Vの直流を出力する電源装置の場合、PFC回路で一度約380Vの直流に変換したのち、DC−DCコンバータで100Vに降圧して出力している。
【0003】
このように、PFC回路とDC−DCコンバータとを通るため、それぞれの回路を通過するときに損失があり、トータルの損失が大きくなる。また、PFC回路とDC−DCコンバータの2つの回路を備えていることで、回路構成が大きくなりそれだけ製造コストが高くなる。
【0004】
そこで、特開2004−135372号公報には、全波整流回路の出力間に直列に接続された第1、第2のスイッチング素子と、出力端間に直列に接続された第3、第4のスイッチング素子と、第1及び第2スイッチング素子の節点と第3及び第4スイッチング素子の節点との間に接続されたリアクトル(コイル)とを備え、前記第1スイッチング素子〜第4スイッチング素子とを同期しつつオンオフ制御(スイッチング制御)することで、入力電圧を降圧又は昇圧する力率改善コンバータが記載されている。
【0005】
また、特開平11―98825号にも力率改善回路が記載されている。この力率改善回路では、昇圧型コンバータと降圧型コンバータとを直列に配置し、入力電圧が所定の電圧以下のときは昇圧動作を行い、所定の電圧以上のときは昇圧型コンバータに含まれるスイッチング素子と、降圧型スイッチングコンバータに含まれるスイッチング素子とを同期制御し、降圧動作を行っている。
【0006】
以上のような、回路を用いることで、従来の電源装置のようにPFC回路で電圧を昇圧しなくてもよく、損失を低減することが可能である。
【先行技術文献】
【特許文献】
【0007】
【特許文献1】特開2004−135372号公報
【特許文献1】特開平11−98825号公報
【発明の概要】
【発明が解決しようとする課題】
【0008】
しかしながら、特開2004−135372号公報に記載の力率改善コンバータでは、4個のスイッチング素子のうち少なくとも2個を同期してスイッチングする構成となっており、また、特開平11−98825号公報に記載の力率改善回路では、降圧動作時に2個のスイッチング素子を同期してスイッチングするため、スイッチングによる効率が低下する。また、2個のスイッチング素子を同期してスイッチングする構成となっているため、前記2個のスイッチング素子に制御信号を送信する制御回路に高速駆動する素子を用いるか、前記制御信号を信号処理する処理回路(素子)を追加する必要があり、力率改善回路のコストが上昇する。
【0009】
そこで本発明は、電圧変換時の損失を低減することで、効率の低下を抑えることができる力率改善回路を提供することを目的とする。
【課題を解決するための手段】
【0010】
上記目的を達成するため本発明は、交流を整流し直流に変換する整流手段と、第1スイッチング素子と、コイルと、第1ダイオードとを含み前記整流手段で変換された直流の電圧を降圧する降圧部と、第2スイッチング素子と、前記コイルと、第2ダイオードとを含み前記整流手段で変換された直流の電圧を昇圧する昇圧部と、前記第1スイッチング素子及び前記第2スイッチング素子のオン/オフを制御する制御手段とを備え、交流を任意の出力電圧の直流に変換する力率改善回路であって、前記制御手段は、前記整流手段より出力された整流波の半波長を、0Vから電圧が上昇する部分の一部である第1領域と、前記第1領域の後に始まり整流波が最大値を過ぎ電圧が下降する部分に終了する第2領域と、前記第2領域の後に始まり電圧が0Vになるまでの第3領域とに分け、前記第1領域及び前記第3領域では、前記第1スイッチング素子をオンにし、前記第2スイッチング素子をスイッチングする信号を出力し、前記第2領域では、前記第2スイッチング素子をオフにし、前期第1スイッチング素子をスイッチングすることを特徴とする。
【0011】
この構成によると、従来の力率改善回路のように、一度、高電圧に昇圧したのち、降圧して所望の電圧の直流を得る構成に比べて、高電圧に昇圧する回路が不要になる。また、高電圧に昇圧するときの損失を減らすことができる。また、整流電圧が低いときは昇圧し、高いときは降圧するので、高調波の発生を防ぐことができ、力率も改善することができる。
【0012】
上記構成において、前記制御手段は、前記出力電圧に応じて、前記第1領域と前記第2領域との切り替わりのタイミング及び(又は)前記第2領域と前記第3領域との切り替わりのタイミングを変更するものであってもよい。
【0013】
上記構成において、前記制御手段は、前記第1領域と前記第2領域との切り替わりのタイミング及び前記第2領域と前記第3領域との切り替わりのタイミングを、前記整流波の半波長が0Vから上昇し始めてからの時間で管理していてもよい。
【0014】
このとき、前記出力電圧ごとの、前記第1領域と前記第2領域との切り替わりのタイミング及び前記第2領域と前記第3領域との切り替わりのタイミングの情報を格納したテーブルが備えられており、前記制御手段が、前記テーブルより前記出力電圧に応じた前記第1領域と前記第2領域との切り替わりのタイミング及び前記第2領域と前記第3領域との切り替わりのタイミングを参照するようにしてもよい。
【0015】
上記構成において、前記制御手段が、前記第1領域と前記第2領域とが切り替わるタイミングを前記整流波が前記第1電圧値に到達した時点とし、前記第2領域と前記第3領域とが切り替わるタイミングを前記整流波が前記第2電圧値に到達した時点とする制御を行ってもよい。
【0016】
上記構成において、出力電圧ごとに設定される前記第1電圧値と前記第2電圧値のテーブルが備えられており、前記制御手段が、前記テーブルより出力電圧に応じた第1電圧値及び第2電圧値を参照するようにしてもよい。
【0017】
上記構成において、前記第1スイッチング素子が、前記第1ダイオードのアノードと前記整流手段の低電圧側の端子との間に配置されており、前記第1スイッチング素子の一方の出力側の電極と前記第2スイッチング素子の一方の出力側の電極が共通の節点に接続されていてもよい。
【0018】
上記構成において、前記第1ダイオードに替えて第3スイッチング素子を、前記第2ダイオードに替えて第4スイッチング素子とし、前記制御手段は、前記第1スイッチング素子、前記第2スイッチング素子、前記第3スイッチング素子、前記第4スイッチング素子に制御信号を送るものであり、前記制御手段は、前記第1スイッチング素子をスイッチングするとき、前記第4スイッチング素子をオンにし、前記第3スイッチング素子を前記第1スイッチング素子と交互にオンオフする制御信号を出力し、第2スイッチング素子をスイッチングするとき、前記第3スイッチング素子をオフにし、前記第4スイッチング素子を前記第2スイッチング素子と交互にオンオフする制御信号を出力するようにしてもよい。
【0019】
上記構成において、前記出力電圧で充電されるキャパシタと、前記キャパシタの放電又は充電を切り替えるスイッチング素子とが備えられていてもよい。
【0020】
上述した力率改善回路を使用するものとして、例えば、LEDのような直流で発光する発光源を備えた照明装置を挙げることができる。
【発明の効果】
【0021】
本発明によると、効率の低下を抑制し、電圧変換時の効率の低下を抑えることができる力率改善回路を提供することができる。
【図面の簡単な説明】
【0022】
【図1】本発明にかかる力率改善回路の一例を示す図である。
【図2】図1に示す制御回路の制御を示すタイミングチャートである。
【図3】図1に示す力率改善回路を用いて異なる制御方法で制御する場合の制御回路の制御を示すタイミングチャートである。
【図4】本発明にかかる力率改善回路の他の例を示す図である。
【図5】図4に示す力率改善回路を昇圧動作するときの制御信号である。
【図6】図4に示す力率改善回路を降圧動作するときの制御信号である。
【図7】本発明にかかる力率改善回路のさらに他の例を示す図である。
【図8】図1に示す力率改善回路を用いた電源装置の図である。
【図9】入力電圧を示す図である。
【図10】整流電圧を示す図である。
【図11】図8に示す力率改善回路に含まれる第2スイッチング素子のゲートに入力される制御信号である。
【図12】図8に示す力率改善回路に含まれる第1スイッチング素子のゲートに入力される制御信号である。
【図13】入力電流を示す図である。
【図14】整流電流を示す図である。
【図15】出力電圧を示す図である。
【図16】整流電圧を示す図である。
【図17】図8に示す力率改善回路に含まれる第2スイッチング素子のゲートに入力される制御信号である。
【図18】図8に示す力率改善回路に含まれる第1スイッチング素子のゲートに入力される制御信号である。
【図19】出力電圧を示す図である。
【図20】昇圧動作と降圧動作を切り替えるタイミングを変更したときの整流電圧を示す図である。
【図21】出力電圧を示す図である。
【図22】図7に示す力率改善回路を用いた電源回路の図である。
【発明を実施するための形態】
【0023】
以下に本発明の実施形態について図面を参照して説明する。
【0024】
(第1の実施形態)
図1は本発明にかかる力率改善回路の一例を示す図である。図1に示すように、力率改善回路Aは第1入力端子In1、第2入力端子In2、第1出力端子Out1及び第2出力端子Out2とを備えている。力率改善回路Aの第1入力端子In1及び第2入力端子In2には整流回路Rc(整流手段)を介して交流電源Paが接続されている。交流電源Paからの交流は整流回路Rcで直流の脈流に変換され、第1入力端子In1及び第2入力端子In2に入力される。なお、整流回路Rcの高電圧側が第1入力端子In1に接続されており、低電圧側が第2入力端子In2に接続されている。ここでは、整流回路Rcとして全波整流を行う回路を採用している。
【0025】
また、第1出力端子Out1及び第2出力端子Out2には負荷として、25個のLED31が直列に接続されたLEDランプ3が接続されている。なお、第1出力端子Out1はLEDランプのプラス端子(LED31のアノード)が、第2出力端子Out2にはLEDランプ3のマイナス端子(LED31のカソード)がそれぞれ接続されている。また、第2入力端子In2及び整流回路Rcの低電圧側は接地線と接続している(第2入力端子In2は接地線と接続されていなくてもよい)。
【0026】
また、力率改善回路Aは、第1スイッチング素子Tr1と、第1ダイオードDi1と、コイルL1と、第2スイッチング素子Tr2と、第2ダイオードDi2と、キャパシタC1と、制御回路Cont(制御手段)とを備えている。第1スイッチング素子Tr1及び第2スイッチング素子Tr2は、n型MOSFETである。また、スイッチング回路としてバイポーラ型のトランジスタを用いる場合もあり、その場合、以下に示すソースがエミッタに、ゲートがベースに、ドレインがコレクタにそれぞれ置き換わる。
【0027】
第1スイッチング素子Tr1は、ソースが第2入力端子In2と接続されている。また、第1スイッチング素子Tr1のドレインは第1ダイオードDi1のアノードが接続されている。また、第1スイッチング素子Tr1のドレインと第1ダイオードDi1のアノードとの接続点は、第2出力端子Out2と接続されている。第1ダイオードDi1のカソードはコイルL1の一端に接続されており、第1ダイオードDi1のカソードとコイルL1との接続点は、第1入力端子In1に接続されている。
【0028】
また、コイルL1の他端は、第2スイッチング素子Tr2のドレイン及び第2ダイオードDi2のアノードと接続されている。そして、第2ダイオードDi2のカソードはキャパシタC1の一方の端子と接続され、さらにその接続点は、第1出力端子Out1と接続されている。また、キャパシタC1の他方の端部は第2出力端子Out2に接続されている。つまり、第2出力端子Out2には、キャパシタC1の他方の端子、LEDランプ3のマイナス端子、第1スイッチング素子Tr1のドレイン及び第1ダイオードDi1のアノードが接続されている。そして、第2スイッチング素子Tr2のソースは第2入力端子In2と接続されている。すなわち、第2入力端子In2には、第1スイッチング素子Tr1のソース及び第2スイッチング素子Tr2のソースとが接続されている。
【0029】
力率改善回路Aでは、第1スイッチング素子Tr1、第1ダイオードDi1及びコイルL1で降圧コンバータを構成しており、第2スイッチング素子Tr2、第2ダイオードDi2及びコイルL1で昇圧コンバータを構成している。また、第1スイッチング素子Tr1及び第2スイッチング素子Tr2のゲートには、制御回路Contからの制御信号が入力されており、制御信号によって、オン/オフ切り替え制御される。さらに詳しく説明すると、第1スイッチング素子Tr1及び第2スイッチング素子Tr2は制御回路Contからの信号の電圧がHighレベルのときオンになり、Lowレベルのときオフになる。
【0030】
第1スイッチング素子Tr1、第1ダイオードDi1及びコイルL1で入力電圧を降圧して出力する降圧コンバータを構成している。また、第2スイッチング素子Tr2、第2ダイオードDi2及びコイルL1で入力電圧を昇圧する昇圧コンバータを構成している。すなわち、力率改善回路Aでは、降圧コンバータ及び昇圧コンバータで1個のコイルL1を共用する構成となっている。
【0031】
力率改善回路Aは、第2スイッチング素子Tr2を常時オフにすることで、降圧コンバータとなる。すなわち、制御回路Contは、第2スイッチング素子Tr2のゲートにLowレベルの制御信号を送信し、第2スイッチング素子Tr2をオフにした状態で、第1スイッチング素子Tr1を短時間でオン/オフを切り替える(スイッチングする)ことで、第1入力端子In1及び第2入力端子In2に接続された整流回路Rcで整流された電圧(整流電圧Vpfc)が降圧され、第1出力端子Out1及び第2出力端子Out2から出力する。
【0032】
また、力率改善回路Aは、第1スイッチング素子Tr1を常時オンにすることで、昇圧コンバータとなる。すなわち、制御回路Contは、第1スイッチング素子Tr1のゲートにHighレベルの信号を送信し、第1スイッチング素子Tr1をオンにした状態で、第2スイッチング素子Tr2をスイッチングすることで、第1入力端子In1及び第2入力端子In2に接続された整流回路Rcで整流された電圧を昇圧し、第1出力端子Out1及び第2出力端子Out2から出力する。
【0033】
なお、図1に示す回路は、第1出力端子Out1と第2出力端子Out2とに接続されたキャパシタC1を備えている。このキャパシタC1が取り付けられていることで、コイルL1より出力される電圧(降圧時、昇圧時かかわらず)を平滑化し、LEDランプ3に平滑化した電圧を印加することができる。
【0034】
また、図1に示すように力率改善回路Aでは、第1スイッチング素子Tr1のソース及び第2スイッチング素子Tr2のソースがともに第2入力端子In2に接続されており(第1スイッチング素子Tr1のソースと第2スイッチング素子Tr2のソースが短絡されており)、さらに、第2入力端子In2は短絡されている。
【0035】
また、図1に示すように、力率改善回路Aは、第1入力端子In1と第2入力端子In2の間の電圧(整流電圧Vpfc)を検出する整流電圧検出部Svpを有しており、整流電圧検出部Svpで検出された整流電圧Vpfc及び出力電圧検出部Svoで検出された出力電圧Voは、制御回路Contに入力されている。
【0036】
制御回路Contは、力率改善回路Aを降圧コンバータあるいは昇圧コンバータとして駆動する回路である。制御回路Contは、第1スイッチング素子Tr1及び第2スイッチング素子Tr2のオン/オフを制御し、力率改善回路Aに降圧動作又は昇圧動作させる。
【0037】
以下に、制御回路の動作について、図面を参照して説明する。図2は図1に示す制御回路の制御を示すタイミングチャートである。図2に示すように、制御回路Contは、整流回路Rcより出力された整流電圧Vpfcは、正弦波の0V以上の半波長が並んだ形状を有している。
【0038】
図2に示す整流電圧Vpfcの半波長(一山)を、0Vと交差した部分から第1電圧V1までの間の第1領域F1と、電圧V1から最大電圧をへたのち第2電圧V2までの第2領域F2と、第2電圧から再び整流電圧Vpfcが0Vに到達するまでの第3領域F3に分けて説明する。また、図2には、第1スイッチング素子Tr1のゲート及び第2スイッチング素子Tr2に入力される制御信号を示している。
【0039】
図2に示すように、第1領域F1において、整流電圧Vpfcが低いので、力率改善回路Aを昇圧動作させる。つまり、制御回路Coutは第1スイッチング素子Tr1に常時Highレベルの信号を入力し、それと同時に第2スイッチング素子Tr2に短時間でHighレベルとLowレベルとに切り替わる信号(スイッチング信号)を入力する。これにより、第1スイッチング素子Tr1はオンであり、第2スイッチング素子Tr2をスイッチング制御する。これにより、力率改善回路Aは、整流電圧Vpfcを昇圧し、第1出力端子Out1より出力する。
【0040】
また、第2領域F2では整流電圧Vpfcが高いので、力率改善回路Aを降圧動作させる。つまり、制御回路Coutは第2スイッチング素子Tr2に常時Lowレベルの信号を入力し、それと同時に第1スイッチング素子Tr1に短時間でHighレベルとLowレベルとに切り替わる信号(スイッチング信号)を入力する。これにより、第2スイッチング素子Tr2はオフであり、第1スイッチング素子Tr1をスイッチング制御する。これにより、力率改善回路Aは、整流電圧Vpfcを降圧し、第1出力端子Out1より出力する。
【0041】
図2に示すように、整流電圧Vpfcは、第3領域F3で小さくなっている。力率改善回路Aを昇圧動作させる。制御回路Coutは第1スイッチング素子Tr1に常時Highレベルの信号を入力し、それと同時に第2スイッチング素子Tr2に短時間でHighレベルとLowレベルとに切り替わる信号(スイッチング信号)を入力する。これにより、第1スイッチング素子Tr1はオンであり、第2スイッチング素子Tr2をスイッチング制御する。これにより、力率改善回路Aは、整流電圧Vpfcを昇圧し、第1出力端子Out1より出力する。
【0042】
図2に示すように、力率改善回路Aでは、整流電圧Vpfcが低い領域(第1領域F1及び第3領域F3)では電圧を昇圧し、整流電圧Vpfcが高い領域(第2領域F2)では電圧を降圧することで、第1入力端子In1に流れる電流値に波形を、整流電圧Vpfcの波形に沿う形状とすることができ、力率を改善している。
【0043】
また、第1スイッチング素子Tr1又は第2スイッチング素子のいずれか一方のみのスイッチングだけでよいので、スイッチング素子のスイッチングによる損失を低減できる。また、2つのスイッチング素子を同期してスイッチングしなくてもよいことから、制御回路を高速動作させる必要がなく、それだけ、制御回路の構成を簡略化し、コストを低減することが可能である。
【0044】
このように、2つの電圧を決定することで、交流電源Paからの交流電圧の周波数や振幅がばらついても、精度のよい出力電圧を出力することが可能である。また、第1電圧V1及び第2電圧V2を適切に変動させることで、出力電圧を調整することができるので、交流電源Paからの交流電圧の周波数や振幅がばらついても、簡単な制御で所望の出力電圧を出力することが可能である。
【0045】
図3は図1に示す力率改善回路を用いて異なる制御方法で制御する場合の制御回路の制御を示すタイミングチャートである。図3に示すタイミングチャートでは、第1領域F1と第2領域F2とが切り替わるタイミングを、整流電圧Vpfcが0Vから上昇し始めてから時間T1経過した時点、第2領域F2と第3領域F3とが切り替わるタイミングを、第2領域F2に切り替わってから時間T2経過した時点として時間で管理している。
【0046】
上述しているように、力率改善回路Aは第1領域及び第3領域では昇圧動作を行い、第2領域では降圧動作を行っている。このように、時間で、昇圧動作及び降圧動作を切り替えることで、正確なタイミングで切り替えることができる。このことから、所望の電圧に精度よく合致する直流を出力することができる。また、時間を調整するだけであるので、制御回路Contの制御も簡略化することが可能である。
【0047】
なお、このように時間で管理し、昇圧動作又は降圧動作を切り替える方法は、交流電源Paから周波数及び振幅のばらつきが少ない交流が供給される場合や、負荷がほとんど変わらない状態で用いる場合に向いている。
【0048】
すなわち、精度のよい入力電圧や変動の少ない負荷に電力を供給する回路に用いることで、データサイズを小さくすることができるので、小型化、簡略化することが可能である。また、時間で昇圧動作と降圧動作を切り替えるので制御が簡単である。
【0049】
なお、本実施形態では、第1領域、第2領域、第3領域を固定の領域としているが、第1領域又は第3領域(換言すると、昇圧動作と降圧動作との切り替えのタイミングのどちらか一方)を固定しておき、他方を変化させることで、出力電圧を変化させることが可能である。これにより、出力電圧の制御が容易となる。さらに、LEDランプのように負荷が変化しない場合、電圧ごとのルックアップテーブルを利用することができ、それだけ制御のために必要なテーブルのデータサイズを小さくすることができる。
【0050】
(第2の実施形態)
本発明にかかる力率改善回路の他の例について図面を参照して説明する。図4は本発明にかかる力率改善回路の他の例を示す図である。図4に示すように、力率改善回路Bは図1に示す力率改善回路Aの第1ダイオードDi1を第3スイッチング素子Tr3に、第2ダイオードDi2を第4スイッチング素子Tr4に置き換えた構成である。さらに、制御回路Contが第3スイッチング素子Tr3及び第4スイッチング素子Tr4にも制御信号を送信する構成となっている。それ以外は、力率改善回路Aと同じ構成を有しており、実質上、同じ部分には同じ符号を付すとともに、同じ部分の詳細な説明は省略する。
【0051】
上述しているように、力率改善回路Bでは、第1スイッチング素子Tr1及び第2スイッチング素子Tr2以外にも、第3スイッチング素子Tr3及び第4スイッチング素子Tr4が備えられている。
【0052】
力率改善回路Bでは、第1スイッチング素子Tr1をオン、第3スイッチング素子Tr3をオフにした状態で、第2スイッチング素子Tr2と第4スイッチング素子Tr4を交互にオン/オフすることで、昇圧コンバータとして動作する。
【0053】
このときの各スイッチング素子に供給される制御信号について図面を参照して説明する。図5は図4に示す力率改善回路を昇圧動作するときの制御信号を示している。図5に示すように、第1スイッチング素子Tr1には、常時Highレベルの制御信号が、第3スイッチング素子Tr3には常時Lowレベルの制御信号が制御回路Contから入力される。これにより、第1スイッチング素子Tr1は常時オン、第3スイッチング素子Tr3は常時オフになる。
【0054】
この状態において、第2スイッチング素子Tr2にHighレベルの制御信号が入力されているとき、第4スイッチング素子Tr4にLowレベルの制御信号が入力されている。また、逆に第2スイッチング素子Tr2にLowレベルの制御信号が入力されているとき、第4スイッチング素子Tr4にHighレベルの制御信号が入力される。つまり、第2スイッチング素子Tr2と第4スイッチング素子Tr4とは、一方がオンのとき、他方がオフ、一方がオフのとき他方がオンになるように駆動される(同期スイッチング)。
【0055】
また、力率改善回路Bでは、第2スイッチング素子tr2をオフ、第4スイッチング素子Tr4をオンにした状態で、第1スイッチング素子Tr1と第3スイッチング素子Tr3を交互にオン/オフすることで、降圧コンバータとして動作する。
【0056】
このときの各スイッチング素子に供給される制御信号について図面を参照して説明する。図6は図4に示す力率改善回路を降圧動作するときの制御信号を示している。図6に示すように、第2スイッチング素子Tr2には、常時Lowレベルの制御信号が、第4スイッチング素子Tr4には常時Highレベルの制御信号が制御回路Contから入力される。これにより、第2スイッチング素子Tr2は常時オフ、第4スイッチング素子Tr4は常時オンになる。
【0057】
この状態において、第1スイッチング素子Tr1にHighレベルの制御信号が入力されているとき、第3スイッチング素子Tr3にLowレベルの制御信号が入力されている。また、逆に第1スイッチング素子Tr1にLowレベルの制御信号が入力されているとき、第3スイッチング素子Tr3にHighレベルの制御信号が入力される。つまり、第1スイッチング素子Tr1と第3スイッチング素子Tr3とは、一方がオンのとき、他方がオフ、一方がオフのとき他方がオンになるように駆動される(同期スイッチング)。
【0058】
力率改善回路Aと同様、力率改善回路Bにおいて制御回路Contは、整流回路Rcからの出力電圧である整流電圧Vpfcが出力電圧Voよりも低いとき、第1スイッチング素子Tr1〜第4スイッチング素子Tr4に、図5に示すような、昇圧動作を行う制御信号を送信する。また、整流電圧Vpfcが出力電圧Voよりも高いとき、制御回路Contは、第1スイッチング素子Tr1〜第4スイッチング素子Tr4に、図6に示すような、降圧動作を行う制御信号を送信する。
【0059】
これにより、力率を改善することができるとともに、昇圧動作又は降圧動作を行うとき、2個のスイッチング素子を、一方をオン、他方をオフにした状態で、残りの2個のスイッチング素子を同期スイッチングすればよく、同期するスイッチング素子の個数が少ないので、それだけ、制御回路Contを簡略化することが可能である。
【0060】
(第3の実施形態)
本発明にかかる力率改善回路のさらに他の例について図面を参照して説明する。図7は本発明にかかる力率改善回路のさらに他の例の図である。図7に示す力率改善回路Cは出力側に、ちらつき防止用キャパシタC2と、ちらつき防止用スイッチング素子Troとを備えている。それ以外の部分は、図1に示す力率改善回路Aと同じ構成を有しており、実質上同じ部分には、同じ符号を付すとともに、同じ部分の詳細な説明は省略する。
【0061】
力率改善回路Cは、交流を直流に変換して出力する回路である。日本国内において、交流の周波数は東日本で50Hz、西日本で60Hzであり、力率改善回路の出力は直流であるが、50Hz〜60Hzでゆらぐ。ゆらぎのある直流でLEDランプ3を点灯すると、LEDランプ3(LED31)がちらつく。力率改善回路AにおいてキャパシタC1の容量を大きくすることでこのようなちらつきの解消は可能であるが、キャパシタは容量を大きくすると体積が大きく、また、コストも高くなるので、小型化、低コスト化の妨げになる。
【0062】
そこで、このようなLED31のちらつきを抑制するため、図7に示す力率改善回路Cでは、第1出力端子Out1と第2出力端子Out2とをつなぐように、すなわち、負荷であるLEDランプ3と並列となるように接続されたちらつき防止用キャパシタC2と、第2ダイオードDi2のカソードとちらつき防止用キャパシタC2の一方の端子との間に配置されたちらつき防止用スイッチング素子Troとを備えている。図7に示すように、ちらつき防止用キャパシタC2は、キャパシタC1よりも出力側に取り付けられている。また、ちらつき防止用スイッチング素子Troは、キャパシタC1の一方の端子とちらつき防止用キャパシタC2の一方の端子との間に配置されている。
【0063】
ここで、力率改善回路Cによるちらつき抑制の方法について説明する。力率改善回路Cの出力(出力電流の電流値)が50Hz〜60Hzでゆらぐと、LED31の発光輝度も50Hz〜60Hzでゆらぐ。人間の目は60Hz以下の周波数で発光輝度が切り替わると、その切り替わりをちらつきとして視認する。そこで、ちらつき防止用スイッチング素子Troを高速で切り替えることで、LEDランプ3に供給される電流が微小時間で一定となるようにしている。ちらつき防止用スイッチング素子Troの動作周波数としては、人間の目でちらつきを認識できない程度の周波数(およそ200Hz)以上のものとすることで、ちらつきを抑制することができる。なお、ちらつき防止用スイッチング素子Troは制御回路Contからの信号によって、オンオフ制御されている。なお、ちらつき防止用スイッチング素子Troは、1MHz以上でスイッチングするとスイッチング損失が大きくなり、また、制御が複雑になるため、1MHz以下でスイッチングする。
【0064】
また、ちらつき防止用スイッチング素子Troの動作周波数が高く、ごく短時間に一定の電流を供給すればよいので、キャパシタC1及びちらつき防止用キャパシタC2の容量が小さくても、LEDランプ3の点灯に必要な電流を供給することができる。
【0065】
以上のことより、力率改善回路Cでは、力率改善回路Aと同様、力率を改善することができるとともに、スイッチング素子のスイッチングによる損失を低減できる。また、2つのスイッチング素子を同期してスイッチングしなくてもよいことから、制御回路を高速動作させる必要がなく、それだけ、制御回路の構成を簡略化し、コストを低減することが可能である。さらに、大容量のキャパシタを用いたり、特殊な回路を利用したりすることなく、LEDのちらつきを防止することができる。
【0066】
また、本実施形態では、ちらつき防止用スイッチング素子Troを第1出力端子側(LEDランプ3のアノード側)に配置しているが、第2出力端子側(LEDランプ3のカソード側)に配置しても同様の動作を行う力率改善回路とすることが可能である。
【実施例】
【0067】
(第1の実施例)
以上に示したような、本発明にかかる力率改善回路を用いた実施例について図面を参照して説明する。図7は本発明にかかる力率改善回路を用いた電源装置の図である。図7に示すように、電源装置Psは、力率改善回路Aと、交流電源Paと、交流電源Paからの入力電圧Vinを検出する交流電圧検出器Sviと、交流電源Paからの入力電流Iinを検出する交流電流検出器Saiと、交流電源Paからの交流を全波整流する整流回路Rcと、整流回路Rcで整流された整流電圧Vpfcを検出する整流電圧検出器Svpと、第1入力端子In1に流れる整流電流Ipfcを検出する整流電流検出器Sapと、力率改善回路の出力電圧Voutを検出する出力電圧検出器Svoとを備えている。
【0068】
図7に示す電源装置Psを昇圧動作する例について図面を参照して説明する。図8は入力電圧を示す図であり、図9は整流電圧を示す図であり、図10は図7に示す力率改善回路に含まれる第2スイッチング素子のゲートに入力される制御信号であり、図11は図7に示す力率改善回路に含まれる第1スイッチング素子のゲートに入力される制御信号であり、図12は入力電流を示す図であり、図13は整流電流を示す図であり、図14は出力電圧を示す図である。なお、図10、図11において、縦軸は1がHighレベル、0がLowレベルであることを示している。
【0069】
図8に示すように、交流電源Paは、周波数f=50Hz、電圧の実効値Vrms=100V(ピーク値約140V)の交流電圧を整流回路Rcに入力している。この交流電圧を整流回路Rcで全波整流すると図9に示すような、正の電圧の脈波となる。
【0070】
制御回路Contは、整流電圧検出器Svpから整流電圧Vpfcを取得している。制御回路Contは、整流電圧Vpfcが0Vから100V(第1電圧V1に相当)に変化するまでの間(第1領域の間)、第1スイッチング素子Tr1のゲートにHighレベルの信号を入力しつつ、第2スイッチング素子Tr2のゲートに短時間でHighレベルとLowレベルとが切り替わる信号(スイッチング信号、図10参照)を入力する。
【0071】
第1スイッチング素子Tr1がオンで、第2スイッチング素子Tr2がスイッチングされるので、力率改善回路Aは昇圧動作する。
【0072】
整流電圧Vpfcが上昇し、100V(第1電圧V1)を超えると、制御回路Contは、第2スイッチング素子Tr2のゲートにLowレベルの信号を入力しつつ、第1スイッチング素子Tr1のゲートにスイッチング信号(図11参照)を入力する。これにより、第2スイッチング素子Tr2がオフで、第1スイッチング素子Tr1がスイッチングされるので、力率改善回路Aは降圧動作される。力率改善回路Aは整流電圧Vpfcが60Vに到達するまでの間(第2領域の間)、降圧動作をおこなう。
【0073】
そして、整流電圧Vpfcが60Vから0Vまでの間(第3領域の間)、第1スイッチング素子Tr1のゲートにHighレベルの信号を入力しつつ、第2スイッチング素子Tr2のゲートに短時間でHighレベルとLowレベルとが切り替わる信号(スイッチング信号、図10参照)を入力する。
【0074】
このように、力率改善回路Aで整流電圧Vpfcを昇圧又は降圧し、キャパシタC1で平滑化することで、図14に示すような、ほぼ一定の出力電圧を出力することができる。また、整流電圧Vpfcが小さいとき昇圧し、大きいとき降圧することで、電流が流れにくかったり、短期間に大電流が流れたりするのを抑制している。これにより、交流電源Paからの入力電流Iin及び整流回路Rcからの整流電流Ipfcは、それぞれ、図12、図13に示すような波形になる。図12に示す入力電流Iinの波形は入力電圧Vinと、図13に示す整流電流Ipfcの波形は整流電圧Vpfcとそれぞれ近似した形状となっており、力率改善回路AがPFC回路であるとともに、力率を改善できていることがわかる。
【0075】
(第2の実施例)
第2の実施例では、制御方法が異なる以外は、第1の実施例と同じであり、実質上同じ部分には同じ符号が付してある。図15は整流電圧を示す図であり、図16は図7に示す力率改善回路に含まれる第2スイッチング素子のゲートに入力される制御信号であり、図17は図7に示す力率改善回路に含まれる第1スイッチング素子のゲートに入力される制御信号であり、図18は出力電圧を示す図である。
【0076】
第2の実施例では第1の実施例と同じ(図8に示すような)、周波数f=50Hz、電圧の実効値Vrms=100V(ピーク値約140V)の交流電圧を整流回路Rcに入力している。この交流電圧を整流回路Rcで全波整流すると図9に示すような、正の電圧の脈波となる。
【0077】
制御回路Contは、整流電圧検出器Svpから整流電圧Vpfcを取得している。図15に示すように、制御回路Contは、整流電圧Vpfcが0Vから上昇し始めて2.5msの間(第1領域の間)、第1スイッチング素子Tr1のゲートにHighレベルの信号を入力しつつ、第2スイッチング素子Tr2のゲートに短時間でHighレベルとLowレベルとが切り替わる信号を入力する(図16参照)。
【0078】
整流電圧Vpfcが0Vから上昇し始めて2.5msを超え8.5msまでの間(第2領域の間)、制御回路Contは、第2スイッチング素子Tr2のゲートにLowレベルの信号を入力しつつ、第1スイッチング素子Tr1のゲートにスイッチング信号(図17参照)を入力する。これにより、第2スイッチング素子Tr2がオフで、第1スイッチング素子Tr1がスイッチングされるので、力率改善回路Aは降圧動作される。
【0079】
そして、整流電圧Vpfcが0Vから上昇し始めて8.5msを超え10msまでの間(第3領域の間)、第1スイッチング素子Tr1のゲートにHighレベルの信号を入力しつつ、第2スイッチング素子Tr2のゲートに短時間でHighレベルとLowレベルとが切り替わる信号(スイッチング信号、図16参照)を入力する。
【0080】
このように、力率改善回路Aを制御することで、図18に示すように、約72Vの直流電圧が出力される。
【0081】
また、図19は昇圧動作と降圧動作を切り替えるタイミングを変更したときの整流電圧を示す図であり、図20は出力電圧を示す図である。図19に示すように、第2領域を2.5ms〜6.0ms(3.5ms間)とし、その間、制御回路Contは、第2スイッチング素子Tr2のゲートにLowレベルの信号を入力しつつ、第1スイッチング素子Tr1のゲートにスイッチング信号を入力する。これにより、第2スイッチング素子Tr2がオフで、第1スイッチング素子Tr1がスイッチングされるので、力率改善回路Aは降圧動作される。
【0082】
第3領域として、6.0ms〜10ms(4ms)とし、その間、第1スイッチング素子Tr1のゲートにHighレベルの信号を入力しつつ、第2スイッチング素子Tr2のゲートに短時間でHighレベルとLowレベルとが切り替わる信号を入力する。
【0083】
このように、力率改善回路Aを制御することで、図20に示すように、約90Vの直流電圧が出力される。
【0084】
以上のことから、第1領域と第1領域の切り替わりのタイミングを固定し、第2領域と第3領域との切り替わりのタイミングを変更することで、出力電圧を変更できることができる。なお、本実施例では、第1領域と第2領域の切り替わりのタイミングを固定としているが、第1領域と第2領域の切り替わりのタイミングを変更し、第2領域と第3領域の切り替わりのタイミングを固定しても同様であることは言うまでもない。
【0085】
なお、交流電源Paからの交流波形が常に一定である場合、出力電圧によって、第1領域、第2領域及び第3領域のルックアップテーブルを備えておき、所望の出力電圧によってテーブルを読み出すようにすることも可能である。
【0086】
(第3の実施例)
以上に示したような、本発明にかかる力率改善回路を用いた他の実施例について図面を参照して説明する。図22は図7に示す力率改善回路を用いた電源装置の図である。本発明にかかる力率改善回路Cは、ACをDCに変換して出力する回路である。
【0087】
電源装置Ps2は、力率改善回路Cを用いるとともに、出力電流Aoutを検出する出力電流検出器Saoとを備えている以外は、図8に示す電源装置Psと同じ構成を有しており、実質上同じ部分には、同じ符号が付してあるとともに、同じ部分の詳細な説明は省略する。
【0088】
制御回路Contは、出力電流検出器Saoで検出される出力電流を検出しているとともに、その出力電流に基づいて、ちらつき防止用スイッチング素子Troのオンオフを切り替える。詳しく説明すると、出力電流検出器Saoにて検出される電流によって、微小時間内で平均電流が一定になるように、ちらつき防止用スイッチング素子Troを制御する。
【0089】
ちらつき防止用スイッチング素子Troを10kHzで動作させる場合について説明する。例えば、出力電流検出器Saoで検出される電流値が10Aで、LEDランプ3に供給する電流の平均値が1Aであるとすると、制御回路Contはちらつき防止用スイッチング素子Troをオンデューティ0.1(ちらつき防止用スイッチング素子Troのオン時間0.1ms、オフ時間0.9ms)で駆動する。
【0090】
このとき、0・1msの間にちらつき防止用キャパシタC2が充電され、0.9msの間に放電されることで、LEDランプ3に電流が供給され、LED31が発光する。LED31が発光することで、ちらつき防止用キャパシタC2は放電され、電流値が変化し、LED31の輝度は低下する(C2の容量が小さい場合は0.9ms以内に放電され、LEDランプ3に電流が供給されなくなる)。このときの周波数は10kHzであり、人間の目では認識することができず、LED31のちらつきを抑制することが可能である。
【0091】
また、同様に出力電流検出器Saoが2Aの場合オンデューティ0.5で駆動することで、平均1Aの電流をLEDランプ3に供給する。この場合も、LED31は高速でオンオフを繰り返すので、人間の目でLED31のちらつきを認識できない。
【0092】
なお、上述の例では、ちらつき防止用スイッチング素子Troを10kHzで駆動する例について説明しているが、これに限定されるものではなく、人間の目で認識が不可能であるとされている200Hz以上であればよい。また、制御の容易さを考えて上限は1MHz程度であることが好ましい。
【0093】
なお、力率改善回路による出力電流が、LEDランプ3に供給する電流の平均値よりも高くなるように第1スイッチング素子Tr1及び第2スイッチング素子Tr2の制御がなされる。なぜなら、例えば、力率改善回路による出力電流がLEDランプ3に供給する電流の平均値が同じ場合、ちらつき防止用スイッチング素子Troのオンデューティが1になり、ちらつき防止用スイッチング素子Troが常時オンとなり、ちらつき防止効果がなくなるためである。
【0094】
以上のことより、本発明にかかる力率改善回路を利用することで、スイッチング制御を簡略化し、制御回路の構成を簡略化することができる。また、従来の回路のようにPFC回路で昇圧する必要がないので、それだけ、電圧変換時の効率の低下を抑制することができる。さらには、2個のスイッチング素子を駆動するときに、同期スイッチングが不要であるので、スイッチング素子を同期スイッチングによる損失を抑えることが可能であり、電圧変換時の効率の低下を抑制することが可能である。
【0095】
また、上述のスイッチング素子として、MOSFETを用いるものとしているが、これに限定されるものではなく、例えば、バイポーラ型のトランジスタ、MOSトランジスタ、IGBT等のスイッチング素子を広く採用することができる。
【0096】
以上、本発明の実施形態について説明したが、本発明はこの内容に限定されるものではない。また本発明の実施形態は、発明の趣旨を逸脱しない限り、種々の改変を加えることが可能である。
【産業上の利用可能性】
【0097】
本発明にかかる照明用電源回路は、LED、有機EL等の直流電流で点灯するとともに、オンオフのデューティーを変更することで、照度(明るさ)を調整する照明装置に用いることが可能である。
【符号の説明】
【0098】
Tr1 第1スイッチング素子
Tr2 第2スイッチング素子
Di1 第1ダイオード
Di2 第2ダイオード
Cont 制御回路
C1 キャパシタ
L1 コイル
3 LEDランプ
31 LED
【技術分野】
【0001】
本発明は、電子機器やLED照明等に定電圧を供給する電源装置に用いられる力率改善回路に関するものである。
【背景技術】
【0002】
電子機器やLED照明等の電源装置として、交流の入力電圧を整流、変圧し直流の電圧を出力する回路が用いられている。例えば、100Vの交流を100Vの直流を出力する電源装置の場合、PFC回路で一度約380Vの直流に変換したのち、DC−DCコンバータで100Vに降圧して出力している。
【0003】
このように、PFC回路とDC−DCコンバータとを通るため、それぞれの回路を通過するときに損失があり、トータルの損失が大きくなる。また、PFC回路とDC−DCコンバータの2つの回路を備えていることで、回路構成が大きくなりそれだけ製造コストが高くなる。
【0004】
そこで、特開2004−135372号公報には、全波整流回路の出力間に直列に接続された第1、第2のスイッチング素子と、出力端間に直列に接続された第3、第4のスイッチング素子と、第1及び第2スイッチング素子の節点と第3及び第4スイッチング素子の節点との間に接続されたリアクトル(コイル)とを備え、前記第1スイッチング素子〜第4スイッチング素子とを同期しつつオンオフ制御(スイッチング制御)することで、入力電圧を降圧又は昇圧する力率改善コンバータが記載されている。
【0005】
また、特開平11―98825号にも力率改善回路が記載されている。この力率改善回路では、昇圧型コンバータと降圧型コンバータとを直列に配置し、入力電圧が所定の電圧以下のときは昇圧動作を行い、所定の電圧以上のときは昇圧型コンバータに含まれるスイッチング素子と、降圧型スイッチングコンバータに含まれるスイッチング素子とを同期制御し、降圧動作を行っている。
【0006】
以上のような、回路を用いることで、従来の電源装置のようにPFC回路で電圧を昇圧しなくてもよく、損失を低減することが可能である。
【先行技術文献】
【特許文献】
【0007】
【特許文献1】特開2004−135372号公報
【特許文献1】特開平11−98825号公報
【発明の概要】
【発明が解決しようとする課題】
【0008】
しかしながら、特開2004−135372号公報に記載の力率改善コンバータでは、4個のスイッチング素子のうち少なくとも2個を同期してスイッチングする構成となっており、また、特開平11−98825号公報に記載の力率改善回路では、降圧動作時に2個のスイッチング素子を同期してスイッチングするため、スイッチングによる効率が低下する。また、2個のスイッチング素子を同期してスイッチングする構成となっているため、前記2個のスイッチング素子に制御信号を送信する制御回路に高速駆動する素子を用いるか、前記制御信号を信号処理する処理回路(素子)を追加する必要があり、力率改善回路のコストが上昇する。
【0009】
そこで本発明は、電圧変換時の損失を低減することで、効率の低下を抑えることができる力率改善回路を提供することを目的とする。
【課題を解決するための手段】
【0010】
上記目的を達成するため本発明は、交流を整流し直流に変換する整流手段と、第1スイッチング素子と、コイルと、第1ダイオードとを含み前記整流手段で変換された直流の電圧を降圧する降圧部と、第2スイッチング素子と、前記コイルと、第2ダイオードとを含み前記整流手段で変換された直流の電圧を昇圧する昇圧部と、前記第1スイッチング素子及び前記第2スイッチング素子のオン/オフを制御する制御手段とを備え、交流を任意の出力電圧の直流に変換する力率改善回路であって、前記制御手段は、前記整流手段より出力された整流波の半波長を、0Vから電圧が上昇する部分の一部である第1領域と、前記第1領域の後に始まり整流波が最大値を過ぎ電圧が下降する部分に終了する第2領域と、前記第2領域の後に始まり電圧が0Vになるまでの第3領域とに分け、前記第1領域及び前記第3領域では、前記第1スイッチング素子をオンにし、前記第2スイッチング素子をスイッチングする信号を出力し、前記第2領域では、前記第2スイッチング素子をオフにし、前期第1スイッチング素子をスイッチングすることを特徴とする。
【0011】
この構成によると、従来の力率改善回路のように、一度、高電圧に昇圧したのち、降圧して所望の電圧の直流を得る構成に比べて、高電圧に昇圧する回路が不要になる。また、高電圧に昇圧するときの損失を減らすことができる。また、整流電圧が低いときは昇圧し、高いときは降圧するので、高調波の発生を防ぐことができ、力率も改善することができる。
【0012】
上記構成において、前記制御手段は、前記出力電圧に応じて、前記第1領域と前記第2領域との切り替わりのタイミング及び(又は)前記第2領域と前記第3領域との切り替わりのタイミングを変更するものであってもよい。
【0013】
上記構成において、前記制御手段は、前記第1領域と前記第2領域との切り替わりのタイミング及び前記第2領域と前記第3領域との切り替わりのタイミングを、前記整流波の半波長が0Vから上昇し始めてからの時間で管理していてもよい。
【0014】
このとき、前記出力電圧ごとの、前記第1領域と前記第2領域との切り替わりのタイミング及び前記第2領域と前記第3領域との切り替わりのタイミングの情報を格納したテーブルが備えられており、前記制御手段が、前記テーブルより前記出力電圧に応じた前記第1領域と前記第2領域との切り替わりのタイミング及び前記第2領域と前記第3領域との切り替わりのタイミングを参照するようにしてもよい。
【0015】
上記構成において、前記制御手段が、前記第1領域と前記第2領域とが切り替わるタイミングを前記整流波が前記第1電圧値に到達した時点とし、前記第2領域と前記第3領域とが切り替わるタイミングを前記整流波が前記第2電圧値に到達した時点とする制御を行ってもよい。
【0016】
上記構成において、出力電圧ごとに設定される前記第1電圧値と前記第2電圧値のテーブルが備えられており、前記制御手段が、前記テーブルより出力電圧に応じた第1電圧値及び第2電圧値を参照するようにしてもよい。
【0017】
上記構成において、前記第1スイッチング素子が、前記第1ダイオードのアノードと前記整流手段の低電圧側の端子との間に配置されており、前記第1スイッチング素子の一方の出力側の電極と前記第2スイッチング素子の一方の出力側の電極が共通の節点に接続されていてもよい。
【0018】
上記構成において、前記第1ダイオードに替えて第3スイッチング素子を、前記第2ダイオードに替えて第4スイッチング素子とし、前記制御手段は、前記第1スイッチング素子、前記第2スイッチング素子、前記第3スイッチング素子、前記第4スイッチング素子に制御信号を送るものであり、前記制御手段は、前記第1スイッチング素子をスイッチングするとき、前記第4スイッチング素子をオンにし、前記第3スイッチング素子を前記第1スイッチング素子と交互にオンオフする制御信号を出力し、第2スイッチング素子をスイッチングするとき、前記第3スイッチング素子をオフにし、前記第4スイッチング素子を前記第2スイッチング素子と交互にオンオフする制御信号を出力するようにしてもよい。
【0019】
上記構成において、前記出力電圧で充電されるキャパシタと、前記キャパシタの放電又は充電を切り替えるスイッチング素子とが備えられていてもよい。
【0020】
上述した力率改善回路を使用するものとして、例えば、LEDのような直流で発光する発光源を備えた照明装置を挙げることができる。
【発明の効果】
【0021】
本発明によると、効率の低下を抑制し、電圧変換時の効率の低下を抑えることができる力率改善回路を提供することができる。
【図面の簡単な説明】
【0022】
【図1】本発明にかかる力率改善回路の一例を示す図である。
【図2】図1に示す制御回路の制御を示すタイミングチャートである。
【図3】図1に示す力率改善回路を用いて異なる制御方法で制御する場合の制御回路の制御を示すタイミングチャートである。
【図4】本発明にかかる力率改善回路の他の例を示す図である。
【図5】図4に示す力率改善回路を昇圧動作するときの制御信号である。
【図6】図4に示す力率改善回路を降圧動作するときの制御信号である。
【図7】本発明にかかる力率改善回路のさらに他の例を示す図である。
【図8】図1に示す力率改善回路を用いた電源装置の図である。
【図9】入力電圧を示す図である。
【図10】整流電圧を示す図である。
【図11】図8に示す力率改善回路に含まれる第2スイッチング素子のゲートに入力される制御信号である。
【図12】図8に示す力率改善回路に含まれる第1スイッチング素子のゲートに入力される制御信号である。
【図13】入力電流を示す図である。
【図14】整流電流を示す図である。
【図15】出力電圧を示す図である。
【図16】整流電圧を示す図である。
【図17】図8に示す力率改善回路に含まれる第2スイッチング素子のゲートに入力される制御信号である。
【図18】図8に示す力率改善回路に含まれる第1スイッチング素子のゲートに入力される制御信号である。
【図19】出力電圧を示す図である。
【図20】昇圧動作と降圧動作を切り替えるタイミングを変更したときの整流電圧を示す図である。
【図21】出力電圧を示す図である。
【図22】図7に示す力率改善回路を用いた電源回路の図である。
【発明を実施するための形態】
【0023】
以下に本発明の実施形態について図面を参照して説明する。
【0024】
(第1の実施形態)
図1は本発明にかかる力率改善回路の一例を示す図である。図1に示すように、力率改善回路Aは第1入力端子In1、第2入力端子In2、第1出力端子Out1及び第2出力端子Out2とを備えている。力率改善回路Aの第1入力端子In1及び第2入力端子In2には整流回路Rc(整流手段)を介して交流電源Paが接続されている。交流電源Paからの交流は整流回路Rcで直流の脈流に変換され、第1入力端子In1及び第2入力端子In2に入力される。なお、整流回路Rcの高電圧側が第1入力端子In1に接続されており、低電圧側が第2入力端子In2に接続されている。ここでは、整流回路Rcとして全波整流を行う回路を採用している。
【0025】
また、第1出力端子Out1及び第2出力端子Out2には負荷として、25個のLED31が直列に接続されたLEDランプ3が接続されている。なお、第1出力端子Out1はLEDランプのプラス端子(LED31のアノード)が、第2出力端子Out2にはLEDランプ3のマイナス端子(LED31のカソード)がそれぞれ接続されている。また、第2入力端子In2及び整流回路Rcの低電圧側は接地線と接続している(第2入力端子In2は接地線と接続されていなくてもよい)。
【0026】
また、力率改善回路Aは、第1スイッチング素子Tr1と、第1ダイオードDi1と、コイルL1と、第2スイッチング素子Tr2と、第2ダイオードDi2と、キャパシタC1と、制御回路Cont(制御手段)とを備えている。第1スイッチング素子Tr1及び第2スイッチング素子Tr2は、n型MOSFETである。また、スイッチング回路としてバイポーラ型のトランジスタを用いる場合もあり、その場合、以下に示すソースがエミッタに、ゲートがベースに、ドレインがコレクタにそれぞれ置き換わる。
【0027】
第1スイッチング素子Tr1は、ソースが第2入力端子In2と接続されている。また、第1スイッチング素子Tr1のドレインは第1ダイオードDi1のアノードが接続されている。また、第1スイッチング素子Tr1のドレインと第1ダイオードDi1のアノードとの接続点は、第2出力端子Out2と接続されている。第1ダイオードDi1のカソードはコイルL1の一端に接続されており、第1ダイオードDi1のカソードとコイルL1との接続点は、第1入力端子In1に接続されている。
【0028】
また、コイルL1の他端は、第2スイッチング素子Tr2のドレイン及び第2ダイオードDi2のアノードと接続されている。そして、第2ダイオードDi2のカソードはキャパシタC1の一方の端子と接続され、さらにその接続点は、第1出力端子Out1と接続されている。また、キャパシタC1の他方の端部は第2出力端子Out2に接続されている。つまり、第2出力端子Out2には、キャパシタC1の他方の端子、LEDランプ3のマイナス端子、第1スイッチング素子Tr1のドレイン及び第1ダイオードDi1のアノードが接続されている。そして、第2スイッチング素子Tr2のソースは第2入力端子In2と接続されている。すなわち、第2入力端子In2には、第1スイッチング素子Tr1のソース及び第2スイッチング素子Tr2のソースとが接続されている。
【0029】
力率改善回路Aでは、第1スイッチング素子Tr1、第1ダイオードDi1及びコイルL1で降圧コンバータを構成しており、第2スイッチング素子Tr2、第2ダイオードDi2及びコイルL1で昇圧コンバータを構成している。また、第1スイッチング素子Tr1及び第2スイッチング素子Tr2のゲートには、制御回路Contからの制御信号が入力されており、制御信号によって、オン/オフ切り替え制御される。さらに詳しく説明すると、第1スイッチング素子Tr1及び第2スイッチング素子Tr2は制御回路Contからの信号の電圧がHighレベルのときオンになり、Lowレベルのときオフになる。
【0030】
第1スイッチング素子Tr1、第1ダイオードDi1及びコイルL1で入力電圧を降圧して出力する降圧コンバータを構成している。また、第2スイッチング素子Tr2、第2ダイオードDi2及びコイルL1で入力電圧を昇圧する昇圧コンバータを構成している。すなわち、力率改善回路Aでは、降圧コンバータ及び昇圧コンバータで1個のコイルL1を共用する構成となっている。
【0031】
力率改善回路Aは、第2スイッチング素子Tr2を常時オフにすることで、降圧コンバータとなる。すなわち、制御回路Contは、第2スイッチング素子Tr2のゲートにLowレベルの制御信号を送信し、第2スイッチング素子Tr2をオフにした状態で、第1スイッチング素子Tr1を短時間でオン/オフを切り替える(スイッチングする)ことで、第1入力端子In1及び第2入力端子In2に接続された整流回路Rcで整流された電圧(整流電圧Vpfc)が降圧され、第1出力端子Out1及び第2出力端子Out2から出力する。
【0032】
また、力率改善回路Aは、第1スイッチング素子Tr1を常時オンにすることで、昇圧コンバータとなる。すなわち、制御回路Contは、第1スイッチング素子Tr1のゲートにHighレベルの信号を送信し、第1スイッチング素子Tr1をオンにした状態で、第2スイッチング素子Tr2をスイッチングすることで、第1入力端子In1及び第2入力端子In2に接続された整流回路Rcで整流された電圧を昇圧し、第1出力端子Out1及び第2出力端子Out2から出力する。
【0033】
なお、図1に示す回路は、第1出力端子Out1と第2出力端子Out2とに接続されたキャパシタC1を備えている。このキャパシタC1が取り付けられていることで、コイルL1より出力される電圧(降圧時、昇圧時かかわらず)を平滑化し、LEDランプ3に平滑化した電圧を印加することができる。
【0034】
また、図1に示すように力率改善回路Aでは、第1スイッチング素子Tr1のソース及び第2スイッチング素子Tr2のソースがともに第2入力端子In2に接続されており(第1スイッチング素子Tr1のソースと第2スイッチング素子Tr2のソースが短絡されており)、さらに、第2入力端子In2は短絡されている。
【0035】
また、図1に示すように、力率改善回路Aは、第1入力端子In1と第2入力端子In2の間の電圧(整流電圧Vpfc)を検出する整流電圧検出部Svpを有しており、整流電圧検出部Svpで検出された整流電圧Vpfc及び出力電圧検出部Svoで検出された出力電圧Voは、制御回路Contに入力されている。
【0036】
制御回路Contは、力率改善回路Aを降圧コンバータあるいは昇圧コンバータとして駆動する回路である。制御回路Contは、第1スイッチング素子Tr1及び第2スイッチング素子Tr2のオン/オフを制御し、力率改善回路Aに降圧動作又は昇圧動作させる。
【0037】
以下に、制御回路の動作について、図面を参照して説明する。図2は図1に示す制御回路の制御を示すタイミングチャートである。図2に示すように、制御回路Contは、整流回路Rcより出力された整流電圧Vpfcは、正弦波の0V以上の半波長が並んだ形状を有している。
【0038】
図2に示す整流電圧Vpfcの半波長(一山)を、0Vと交差した部分から第1電圧V1までの間の第1領域F1と、電圧V1から最大電圧をへたのち第2電圧V2までの第2領域F2と、第2電圧から再び整流電圧Vpfcが0Vに到達するまでの第3領域F3に分けて説明する。また、図2には、第1スイッチング素子Tr1のゲート及び第2スイッチング素子Tr2に入力される制御信号を示している。
【0039】
図2に示すように、第1領域F1において、整流電圧Vpfcが低いので、力率改善回路Aを昇圧動作させる。つまり、制御回路Coutは第1スイッチング素子Tr1に常時Highレベルの信号を入力し、それと同時に第2スイッチング素子Tr2に短時間でHighレベルとLowレベルとに切り替わる信号(スイッチング信号)を入力する。これにより、第1スイッチング素子Tr1はオンであり、第2スイッチング素子Tr2をスイッチング制御する。これにより、力率改善回路Aは、整流電圧Vpfcを昇圧し、第1出力端子Out1より出力する。
【0040】
また、第2領域F2では整流電圧Vpfcが高いので、力率改善回路Aを降圧動作させる。つまり、制御回路Coutは第2スイッチング素子Tr2に常時Lowレベルの信号を入力し、それと同時に第1スイッチング素子Tr1に短時間でHighレベルとLowレベルとに切り替わる信号(スイッチング信号)を入力する。これにより、第2スイッチング素子Tr2はオフであり、第1スイッチング素子Tr1をスイッチング制御する。これにより、力率改善回路Aは、整流電圧Vpfcを降圧し、第1出力端子Out1より出力する。
【0041】
図2に示すように、整流電圧Vpfcは、第3領域F3で小さくなっている。力率改善回路Aを昇圧動作させる。制御回路Coutは第1スイッチング素子Tr1に常時Highレベルの信号を入力し、それと同時に第2スイッチング素子Tr2に短時間でHighレベルとLowレベルとに切り替わる信号(スイッチング信号)を入力する。これにより、第1スイッチング素子Tr1はオンであり、第2スイッチング素子Tr2をスイッチング制御する。これにより、力率改善回路Aは、整流電圧Vpfcを昇圧し、第1出力端子Out1より出力する。
【0042】
図2に示すように、力率改善回路Aでは、整流電圧Vpfcが低い領域(第1領域F1及び第3領域F3)では電圧を昇圧し、整流電圧Vpfcが高い領域(第2領域F2)では電圧を降圧することで、第1入力端子In1に流れる電流値に波形を、整流電圧Vpfcの波形に沿う形状とすることができ、力率を改善している。
【0043】
また、第1スイッチング素子Tr1又は第2スイッチング素子のいずれか一方のみのスイッチングだけでよいので、スイッチング素子のスイッチングによる損失を低減できる。また、2つのスイッチング素子を同期してスイッチングしなくてもよいことから、制御回路を高速動作させる必要がなく、それだけ、制御回路の構成を簡略化し、コストを低減することが可能である。
【0044】
このように、2つの電圧を決定することで、交流電源Paからの交流電圧の周波数や振幅がばらついても、精度のよい出力電圧を出力することが可能である。また、第1電圧V1及び第2電圧V2を適切に変動させることで、出力電圧を調整することができるので、交流電源Paからの交流電圧の周波数や振幅がばらついても、簡単な制御で所望の出力電圧を出力することが可能である。
【0045】
図3は図1に示す力率改善回路を用いて異なる制御方法で制御する場合の制御回路の制御を示すタイミングチャートである。図3に示すタイミングチャートでは、第1領域F1と第2領域F2とが切り替わるタイミングを、整流電圧Vpfcが0Vから上昇し始めてから時間T1経過した時点、第2領域F2と第3領域F3とが切り替わるタイミングを、第2領域F2に切り替わってから時間T2経過した時点として時間で管理している。
【0046】
上述しているように、力率改善回路Aは第1領域及び第3領域では昇圧動作を行い、第2領域では降圧動作を行っている。このように、時間で、昇圧動作及び降圧動作を切り替えることで、正確なタイミングで切り替えることができる。このことから、所望の電圧に精度よく合致する直流を出力することができる。また、時間を調整するだけであるので、制御回路Contの制御も簡略化することが可能である。
【0047】
なお、このように時間で管理し、昇圧動作又は降圧動作を切り替える方法は、交流電源Paから周波数及び振幅のばらつきが少ない交流が供給される場合や、負荷がほとんど変わらない状態で用いる場合に向いている。
【0048】
すなわち、精度のよい入力電圧や変動の少ない負荷に電力を供給する回路に用いることで、データサイズを小さくすることができるので、小型化、簡略化することが可能である。また、時間で昇圧動作と降圧動作を切り替えるので制御が簡単である。
【0049】
なお、本実施形態では、第1領域、第2領域、第3領域を固定の領域としているが、第1領域又は第3領域(換言すると、昇圧動作と降圧動作との切り替えのタイミングのどちらか一方)を固定しておき、他方を変化させることで、出力電圧を変化させることが可能である。これにより、出力電圧の制御が容易となる。さらに、LEDランプのように負荷が変化しない場合、電圧ごとのルックアップテーブルを利用することができ、それだけ制御のために必要なテーブルのデータサイズを小さくすることができる。
【0050】
(第2の実施形態)
本発明にかかる力率改善回路の他の例について図面を参照して説明する。図4は本発明にかかる力率改善回路の他の例を示す図である。図4に示すように、力率改善回路Bは図1に示す力率改善回路Aの第1ダイオードDi1を第3スイッチング素子Tr3に、第2ダイオードDi2を第4スイッチング素子Tr4に置き換えた構成である。さらに、制御回路Contが第3スイッチング素子Tr3及び第4スイッチング素子Tr4にも制御信号を送信する構成となっている。それ以外は、力率改善回路Aと同じ構成を有しており、実質上、同じ部分には同じ符号を付すとともに、同じ部分の詳細な説明は省略する。
【0051】
上述しているように、力率改善回路Bでは、第1スイッチング素子Tr1及び第2スイッチング素子Tr2以外にも、第3スイッチング素子Tr3及び第4スイッチング素子Tr4が備えられている。
【0052】
力率改善回路Bでは、第1スイッチング素子Tr1をオン、第3スイッチング素子Tr3をオフにした状態で、第2スイッチング素子Tr2と第4スイッチング素子Tr4を交互にオン/オフすることで、昇圧コンバータとして動作する。
【0053】
このときの各スイッチング素子に供給される制御信号について図面を参照して説明する。図5は図4に示す力率改善回路を昇圧動作するときの制御信号を示している。図5に示すように、第1スイッチング素子Tr1には、常時Highレベルの制御信号が、第3スイッチング素子Tr3には常時Lowレベルの制御信号が制御回路Contから入力される。これにより、第1スイッチング素子Tr1は常時オン、第3スイッチング素子Tr3は常時オフになる。
【0054】
この状態において、第2スイッチング素子Tr2にHighレベルの制御信号が入力されているとき、第4スイッチング素子Tr4にLowレベルの制御信号が入力されている。また、逆に第2スイッチング素子Tr2にLowレベルの制御信号が入力されているとき、第4スイッチング素子Tr4にHighレベルの制御信号が入力される。つまり、第2スイッチング素子Tr2と第4スイッチング素子Tr4とは、一方がオンのとき、他方がオフ、一方がオフのとき他方がオンになるように駆動される(同期スイッチング)。
【0055】
また、力率改善回路Bでは、第2スイッチング素子tr2をオフ、第4スイッチング素子Tr4をオンにした状態で、第1スイッチング素子Tr1と第3スイッチング素子Tr3を交互にオン/オフすることで、降圧コンバータとして動作する。
【0056】
このときの各スイッチング素子に供給される制御信号について図面を参照して説明する。図6は図4に示す力率改善回路を降圧動作するときの制御信号を示している。図6に示すように、第2スイッチング素子Tr2には、常時Lowレベルの制御信号が、第4スイッチング素子Tr4には常時Highレベルの制御信号が制御回路Contから入力される。これにより、第2スイッチング素子Tr2は常時オフ、第4スイッチング素子Tr4は常時オンになる。
【0057】
この状態において、第1スイッチング素子Tr1にHighレベルの制御信号が入力されているとき、第3スイッチング素子Tr3にLowレベルの制御信号が入力されている。また、逆に第1スイッチング素子Tr1にLowレベルの制御信号が入力されているとき、第3スイッチング素子Tr3にHighレベルの制御信号が入力される。つまり、第1スイッチング素子Tr1と第3スイッチング素子Tr3とは、一方がオンのとき、他方がオフ、一方がオフのとき他方がオンになるように駆動される(同期スイッチング)。
【0058】
力率改善回路Aと同様、力率改善回路Bにおいて制御回路Contは、整流回路Rcからの出力電圧である整流電圧Vpfcが出力電圧Voよりも低いとき、第1スイッチング素子Tr1〜第4スイッチング素子Tr4に、図5に示すような、昇圧動作を行う制御信号を送信する。また、整流電圧Vpfcが出力電圧Voよりも高いとき、制御回路Contは、第1スイッチング素子Tr1〜第4スイッチング素子Tr4に、図6に示すような、降圧動作を行う制御信号を送信する。
【0059】
これにより、力率を改善することができるとともに、昇圧動作又は降圧動作を行うとき、2個のスイッチング素子を、一方をオン、他方をオフにした状態で、残りの2個のスイッチング素子を同期スイッチングすればよく、同期するスイッチング素子の個数が少ないので、それだけ、制御回路Contを簡略化することが可能である。
【0060】
(第3の実施形態)
本発明にかかる力率改善回路のさらに他の例について図面を参照して説明する。図7は本発明にかかる力率改善回路のさらに他の例の図である。図7に示す力率改善回路Cは出力側に、ちらつき防止用キャパシタC2と、ちらつき防止用スイッチング素子Troとを備えている。それ以外の部分は、図1に示す力率改善回路Aと同じ構成を有しており、実質上同じ部分には、同じ符号を付すとともに、同じ部分の詳細な説明は省略する。
【0061】
力率改善回路Cは、交流を直流に変換して出力する回路である。日本国内において、交流の周波数は東日本で50Hz、西日本で60Hzであり、力率改善回路の出力は直流であるが、50Hz〜60Hzでゆらぐ。ゆらぎのある直流でLEDランプ3を点灯すると、LEDランプ3(LED31)がちらつく。力率改善回路AにおいてキャパシタC1の容量を大きくすることでこのようなちらつきの解消は可能であるが、キャパシタは容量を大きくすると体積が大きく、また、コストも高くなるので、小型化、低コスト化の妨げになる。
【0062】
そこで、このようなLED31のちらつきを抑制するため、図7に示す力率改善回路Cでは、第1出力端子Out1と第2出力端子Out2とをつなぐように、すなわち、負荷であるLEDランプ3と並列となるように接続されたちらつき防止用キャパシタC2と、第2ダイオードDi2のカソードとちらつき防止用キャパシタC2の一方の端子との間に配置されたちらつき防止用スイッチング素子Troとを備えている。図7に示すように、ちらつき防止用キャパシタC2は、キャパシタC1よりも出力側に取り付けられている。また、ちらつき防止用スイッチング素子Troは、キャパシタC1の一方の端子とちらつき防止用キャパシタC2の一方の端子との間に配置されている。
【0063】
ここで、力率改善回路Cによるちらつき抑制の方法について説明する。力率改善回路Cの出力(出力電流の電流値)が50Hz〜60Hzでゆらぐと、LED31の発光輝度も50Hz〜60Hzでゆらぐ。人間の目は60Hz以下の周波数で発光輝度が切り替わると、その切り替わりをちらつきとして視認する。そこで、ちらつき防止用スイッチング素子Troを高速で切り替えることで、LEDランプ3に供給される電流が微小時間で一定となるようにしている。ちらつき防止用スイッチング素子Troの動作周波数としては、人間の目でちらつきを認識できない程度の周波数(およそ200Hz)以上のものとすることで、ちらつきを抑制することができる。なお、ちらつき防止用スイッチング素子Troは制御回路Contからの信号によって、オンオフ制御されている。なお、ちらつき防止用スイッチング素子Troは、1MHz以上でスイッチングするとスイッチング損失が大きくなり、また、制御が複雑になるため、1MHz以下でスイッチングする。
【0064】
また、ちらつき防止用スイッチング素子Troの動作周波数が高く、ごく短時間に一定の電流を供給すればよいので、キャパシタC1及びちらつき防止用キャパシタC2の容量が小さくても、LEDランプ3の点灯に必要な電流を供給することができる。
【0065】
以上のことより、力率改善回路Cでは、力率改善回路Aと同様、力率を改善することができるとともに、スイッチング素子のスイッチングによる損失を低減できる。また、2つのスイッチング素子を同期してスイッチングしなくてもよいことから、制御回路を高速動作させる必要がなく、それだけ、制御回路の構成を簡略化し、コストを低減することが可能である。さらに、大容量のキャパシタを用いたり、特殊な回路を利用したりすることなく、LEDのちらつきを防止することができる。
【0066】
また、本実施形態では、ちらつき防止用スイッチング素子Troを第1出力端子側(LEDランプ3のアノード側)に配置しているが、第2出力端子側(LEDランプ3のカソード側)に配置しても同様の動作を行う力率改善回路とすることが可能である。
【実施例】
【0067】
(第1の実施例)
以上に示したような、本発明にかかる力率改善回路を用いた実施例について図面を参照して説明する。図7は本発明にかかる力率改善回路を用いた電源装置の図である。図7に示すように、電源装置Psは、力率改善回路Aと、交流電源Paと、交流電源Paからの入力電圧Vinを検出する交流電圧検出器Sviと、交流電源Paからの入力電流Iinを検出する交流電流検出器Saiと、交流電源Paからの交流を全波整流する整流回路Rcと、整流回路Rcで整流された整流電圧Vpfcを検出する整流電圧検出器Svpと、第1入力端子In1に流れる整流電流Ipfcを検出する整流電流検出器Sapと、力率改善回路の出力電圧Voutを検出する出力電圧検出器Svoとを備えている。
【0068】
図7に示す電源装置Psを昇圧動作する例について図面を参照して説明する。図8は入力電圧を示す図であり、図9は整流電圧を示す図であり、図10は図7に示す力率改善回路に含まれる第2スイッチング素子のゲートに入力される制御信号であり、図11は図7に示す力率改善回路に含まれる第1スイッチング素子のゲートに入力される制御信号であり、図12は入力電流を示す図であり、図13は整流電流を示す図であり、図14は出力電圧を示す図である。なお、図10、図11において、縦軸は1がHighレベル、0がLowレベルであることを示している。
【0069】
図8に示すように、交流電源Paは、周波数f=50Hz、電圧の実効値Vrms=100V(ピーク値約140V)の交流電圧を整流回路Rcに入力している。この交流電圧を整流回路Rcで全波整流すると図9に示すような、正の電圧の脈波となる。
【0070】
制御回路Contは、整流電圧検出器Svpから整流電圧Vpfcを取得している。制御回路Contは、整流電圧Vpfcが0Vから100V(第1電圧V1に相当)に変化するまでの間(第1領域の間)、第1スイッチング素子Tr1のゲートにHighレベルの信号を入力しつつ、第2スイッチング素子Tr2のゲートに短時間でHighレベルとLowレベルとが切り替わる信号(スイッチング信号、図10参照)を入力する。
【0071】
第1スイッチング素子Tr1がオンで、第2スイッチング素子Tr2がスイッチングされるので、力率改善回路Aは昇圧動作する。
【0072】
整流電圧Vpfcが上昇し、100V(第1電圧V1)を超えると、制御回路Contは、第2スイッチング素子Tr2のゲートにLowレベルの信号を入力しつつ、第1スイッチング素子Tr1のゲートにスイッチング信号(図11参照)を入力する。これにより、第2スイッチング素子Tr2がオフで、第1スイッチング素子Tr1がスイッチングされるので、力率改善回路Aは降圧動作される。力率改善回路Aは整流電圧Vpfcが60Vに到達するまでの間(第2領域の間)、降圧動作をおこなう。
【0073】
そして、整流電圧Vpfcが60Vから0Vまでの間(第3領域の間)、第1スイッチング素子Tr1のゲートにHighレベルの信号を入力しつつ、第2スイッチング素子Tr2のゲートに短時間でHighレベルとLowレベルとが切り替わる信号(スイッチング信号、図10参照)を入力する。
【0074】
このように、力率改善回路Aで整流電圧Vpfcを昇圧又は降圧し、キャパシタC1で平滑化することで、図14に示すような、ほぼ一定の出力電圧を出力することができる。また、整流電圧Vpfcが小さいとき昇圧し、大きいとき降圧することで、電流が流れにくかったり、短期間に大電流が流れたりするのを抑制している。これにより、交流電源Paからの入力電流Iin及び整流回路Rcからの整流電流Ipfcは、それぞれ、図12、図13に示すような波形になる。図12に示す入力電流Iinの波形は入力電圧Vinと、図13に示す整流電流Ipfcの波形は整流電圧Vpfcとそれぞれ近似した形状となっており、力率改善回路AがPFC回路であるとともに、力率を改善できていることがわかる。
【0075】
(第2の実施例)
第2の実施例では、制御方法が異なる以外は、第1の実施例と同じであり、実質上同じ部分には同じ符号が付してある。図15は整流電圧を示す図であり、図16は図7に示す力率改善回路に含まれる第2スイッチング素子のゲートに入力される制御信号であり、図17は図7に示す力率改善回路に含まれる第1スイッチング素子のゲートに入力される制御信号であり、図18は出力電圧を示す図である。
【0076】
第2の実施例では第1の実施例と同じ(図8に示すような)、周波数f=50Hz、電圧の実効値Vrms=100V(ピーク値約140V)の交流電圧を整流回路Rcに入力している。この交流電圧を整流回路Rcで全波整流すると図9に示すような、正の電圧の脈波となる。
【0077】
制御回路Contは、整流電圧検出器Svpから整流電圧Vpfcを取得している。図15に示すように、制御回路Contは、整流電圧Vpfcが0Vから上昇し始めて2.5msの間(第1領域の間)、第1スイッチング素子Tr1のゲートにHighレベルの信号を入力しつつ、第2スイッチング素子Tr2のゲートに短時間でHighレベルとLowレベルとが切り替わる信号を入力する(図16参照)。
【0078】
整流電圧Vpfcが0Vから上昇し始めて2.5msを超え8.5msまでの間(第2領域の間)、制御回路Contは、第2スイッチング素子Tr2のゲートにLowレベルの信号を入力しつつ、第1スイッチング素子Tr1のゲートにスイッチング信号(図17参照)を入力する。これにより、第2スイッチング素子Tr2がオフで、第1スイッチング素子Tr1がスイッチングされるので、力率改善回路Aは降圧動作される。
【0079】
そして、整流電圧Vpfcが0Vから上昇し始めて8.5msを超え10msまでの間(第3領域の間)、第1スイッチング素子Tr1のゲートにHighレベルの信号を入力しつつ、第2スイッチング素子Tr2のゲートに短時間でHighレベルとLowレベルとが切り替わる信号(スイッチング信号、図16参照)を入力する。
【0080】
このように、力率改善回路Aを制御することで、図18に示すように、約72Vの直流電圧が出力される。
【0081】
また、図19は昇圧動作と降圧動作を切り替えるタイミングを変更したときの整流電圧を示す図であり、図20は出力電圧を示す図である。図19に示すように、第2領域を2.5ms〜6.0ms(3.5ms間)とし、その間、制御回路Contは、第2スイッチング素子Tr2のゲートにLowレベルの信号を入力しつつ、第1スイッチング素子Tr1のゲートにスイッチング信号を入力する。これにより、第2スイッチング素子Tr2がオフで、第1スイッチング素子Tr1がスイッチングされるので、力率改善回路Aは降圧動作される。
【0082】
第3領域として、6.0ms〜10ms(4ms)とし、その間、第1スイッチング素子Tr1のゲートにHighレベルの信号を入力しつつ、第2スイッチング素子Tr2のゲートに短時間でHighレベルとLowレベルとが切り替わる信号を入力する。
【0083】
このように、力率改善回路Aを制御することで、図20に示すように、約90Vの直流電圧が出力される。
【0084】
以上のことから、第1領域と第1領域の切り替わりのタイミングを固定し、第2領域と第3領域との切り替わりのタイミングを変更することで、出力電圧を変更できることができる。なお、本実施例では、第1領域と第2領域の切り替わりのタイミングを固定としているが、第1領域と第2領域の切り替わりのタイミングを変更し、第2領域と第3領域の切り替わりのタイミングを固定しても同様であることは言うまでもない。
【0085】
なお、交流電源Paからの交流波形が常に一定である場合、出力電圧によって、第1領域、第2領域及び第3領域のルックアップテーブルを備えておき、所望の出力電圧によってテーブルを読み出すようにすることも可能である。
【0086】
(第3の実施例)
以上に示したような、本発明にかかる力率改善回路を用いた他の実施例について図面を参照して説明する。図22は図7に示す力率改善回路を用いた電源装置の図である。本発明にかかる力率改善回路Cは、ACをDCに変換して出力する回路である。
【0087】
電源装置Ps2は、力率改善回路Cを用いるとともに、出力電流Aoutを検出する出力電流検出器Saoとを備えている以外は、図8に示す電源装置Psと同じ構成を有しており、実質上同じ部分には、同じ符号が付してあるとともに、同じ部分の詳細な説明は省略する。
【0088】
制御回路Contは、出力電流検出器Saoで検出される出力電流を検出しているとともに、その出力電流に基づいて、ちらつき防止用スイッチング素子Troのオンオフを切り替える。詳しく説明すると、出力電流検出器Saoにて検出される電流によって、微小時間内で平均電流が一定になるように、ちらつき防止用スイッチング素子Troを制御する。
【0089】
ちらつき防止用スイッチング素子Troを10kHzで動作させる場合について説明する。例えば、出力電流検出器Saoで検出される電流値が10Aで、LEDランプ3に供給する電流の平均値が1Aであるとすると、制御回路Contはちらつき防止用スイッチング素子Troをオンデューティ0.1(ちらつき防止用スイッチング素子Troのオン時間0.1ms、オフ時間0.9ms)で駆動する。
【0090】
このとき、0・1msの間にちらつき防止用キャパシタC2が充電され、0.9msの間に放電されることで、LEDランプ3に電流が供給され、LED31が発光する。LED31が発光することで、ちらつき防止用キャパシタC2は放電され、電流値が変化し、LED31の輝度は低下する(C2の容量が小さい場合は0.9ms以内に放電され、LEDランプ3に電流が供給されなくなる)。このときの周波数は10kHzであり、人間の目では認識することができず、LED31のちらつきを抑制することが可能である。
【0091】
また、同様に出力電流検出器Saoが2Aの場合オンデューティ0.5で駆動することで、平均1Aの電流をLEDランプ3に供給する。この場合も、LED31は高速でオンオフを繰り返すので、人間の目でLED31のちらつきを認識できない。
【0092】
なお、上述の例では、ちらつき防止用スイッチング素子Troを10kHzで駆動する例について説明しているが、これに限定されるものではなく、人間の目で認識が不可能であるとされている200Hz以上であればよい。また、制御の容易さを考えて上限は1MHz程度であることが好ましい。
【0093】
なお、力率改善回路による出力電流が、LEDランプ3に供給する電流の平均値よりも高くなるように第1スイッチング素子Tr1及び第2スイッチング素子Tr2の制御がなされる。なぜなら、例えば、力率改善回路による出力電流がLEDランプ3に供給する電流の平均値が同じ場合、ちらつき防止用スイッチング素子Troのオンデューティが1になり、ちらつき防止用スイッチング素子Troが常時オンとなり、ちらつき防止効果がなくなるためである。
【0094】
以上のことより、本発明にかかる力率改善回路を利用することで、スイッチング制御を簡略化し、制御回路の構成を簡略化することができる。また、従来の回路のようにPFC回路で昇圧する必要がないので、それだけ、電圧変換時の効率の低下を抑制することができる。さらには、2個のスイッチング素子を駆動するときに、同期スイッチングが不要であるので、スイッチング素子を同期スイッチングによる損失を抑えることが可能であり、電圧変換時の効率の低下を抑制することが可能である。
【0095】
また、上述のスイッチング素子として、MOSFETを用いるものとしているが、これに限定されるものではなく、例えば、バイポーラ型のトランジスタ、MOSトランジスタ、IGBT等のスイッチング素子を広く採用することができる。
【0096】
以上、本発明の実施形態について説明したが、本発明はこの内容に限定されるものではない。また本発明の実施形態は、発明の趣旨を逸脱しない限り、種々の改変を加えることが可能である。
【産業上の利用可能性】
【0097】
本発明にかかる照明用電源回路は、LED、有機EL等の直流電流で点灯するとともに、オンオフのデューティーを変更することで、照度(明るさ)を調整する照明装置に用いることが可能である。
【符号の説明】
【0098】
Tr1 第1スイッチング素子
Tr2 第2スイッチング素子
Di1 第1ダイオード
Di2 第2ダイオード
Cont 制御回路
C1 キャパシタ
L1 コイル
3 LEDランプ
31 LED
【特許請求の範囲】
【請求項1】
交流を整流し直流に変換する整流手段と、
第1スイッチング素子と、コイルと、第1ダイオードとを含み前記整流手段で変換された直流の電圧を降圧する降圧部と、
第2スイッチング素子と、前記コイルと、第2ダイオードとを含み前記整流手段で変換された直流の電圧を昇圧する昇圧部と、
前記第1スイッチング素子及び前記第2スイッチング素子のオン/オフを制御する制御手段とを備え、交流を任意の出力電圧の直流に変換する力率改善回路であって、
前記制御手段は、前記整流手段より出力された整流波の半波長を、0Vから電圧が上昇する部分の一部である第1領域と、前記第1領域の後に始まり整流波が最大値を過ぎ電圧が下降する部分に終了する第2領域と、前記第2領域の後に始まり電圧が0Vになるまでの第3領域とに分け、
前記第1領域及び前記第3領域では、前記第1スイッチング素子をオンにし、前記第2スイッチング素子をスイッチングする制御信号を出力し、前記第2領域では、前記第2スイッチング素子をオフに、前記第1スイッチング素子をスイッチングする制御信号を出力することを特徴とする力率改善回路。
【請求項2】
前記制御手段は、前記出力電圧に応じて、前記第1領域と前記第2領域との切り替わりのタイミング及び(又は)前記第2領域と前記第3領域との切り替わりのタイミングを変更する請求項1に記載の力率改善回路。
【請求項3】
前記制御手段は、前記第1領域と前記第2領域との切り替わりのタイミング及び前記第2領域と前記第3領域との切り替わりのタイミングを、前記整流波の半波長が0Vから上昇し始めてからの時間で管理している請求項1又は請求項2に記載の力率改善回路。
【請求項4】
前記出力電圧ごとの、前記第1領域と前記第2領域との切り替わりのタイミング及び前記第2領域と前記第3領域との切り替わりのタイミングの情報を格納したテーブルを備えており、
前記制御手段は、前記テーブルより出力電圧に応じた前記第1領域と前記第2領域との切り替わりのタイミング及び前記第2領域と前記第3領域との切り替わりのタイミングを参照する請求項3に記載の力率改善回路。
【請求項5】
前記制御手段は、前記第1領域と前記第2領域とが切り替わるタイミングを前記整流波が前記第1電圧値に到達した時点とし、前記第2領域と前記第3領域とが切り替わるタイミングを前記整流波が前記第2電圧値に到達した時点とする請求項1又は請求項2に記載の力率改善回路。
【請求項6】
出力電圧ごとの、前記第1電圧値と前記第2電圧値の情報を格納したテーブルを備えており、
前記制御手段は、前記テーブルより出力電圧に応じた第1電圧値及び第2電圧値を参照する請求項5に記載の力率改善回路。
【請求項7】
前記第1スイッチング素子が、前記第1ダイオードのアノードと前記整流手段の低電圧側の端子との間に配置されており、前記第1スイッチング素子の一方の出力側の電極と前記第2スイッチング素子の一方の出力側の電極が共通の節点に接続されている請求項1から請求項6のいずれかに記載の力率改善回路。
【請求項8】
前記第1ダイオードに替えて第3スイッチング素子を、前記第2ダイオードに替えて第4スイッチング素子とし、
前記制御手段は、前記第1スイッチング素子、前記第2スイッチング素子、前記第3スイッチング素子、前記第4スイッチング素子に制御信号を送るものであり、
前記制御手段は、前記第1スイッチング素子をスイッチングするとき、前記第4スイッチング素子をオンにし、前記第3スイッチング素子を前記第1スイッチング素子と交互にオンオフする制御信号を出力し、第2スイッチング素子をスイッチングするとき、前記第3スイッチング素子をオフにし、前記第4スイッチング素子を前記第2スイッチング素子と交互にオンオフする制御信号を出力する請求項1から請求項6のいずれかに記載の力率改善回路。
【請求項9】
前記出力電圧で充電されるキャパシタと、
前記キャパシタの放電又は充電を切り替えるスイッチング素子とを備えている請求項1から請求項7のいずれかに記載の力率改善回路。
【請求項10】
請求項1から請求項9のいずれかに記載の力率改善回路を使用したことを特徴とする照明装置。
【請求項1】
交流を整流し直流に変換する整流手段と、
第1スイッチング素子と、コイルと、第1ダイオードとを含み前記整流手段で変換された直流の電圧を降圧する降圧部と、
第2スイッチング素子と、前記コイルと、第2ダイオードとを含み前記整流手段で変換された直流の電圧を昇圧する昇圧部と、
前記第1スイッチング素子及び前記第2スイッチング素子のオン/オフを制御する制御手段とを備え、交流を任意の出力電圧の直流に変換する力率改善回路であって、
前記制御手段は、前記整流手段より出力された整流波の半波長を、0Vから電圧が上昇する部分の一部である第1領域と、前記第1領域の後に始まり整流波が最大値を過ぎ電圧が下降する部分に終了する第2領域と、前記第2領域の後に始まり電圧が0Vになるまでの第3領域とに分け、
前記第1領域及び前記第3領域では、前記第1スイッチング素子をオンにし、前記第2スイッチング素子をスイッチングする制御信号を出力し、前記第2領域では、前記第2スイッチング素子をオフに、前記第1スイッチング素子をスイッチングする制御信号を出力することを特徴とする力率改善回路。
【請求項2】
前記制御手段は、前記出力電圧に応じて、前記第1領域と前記第2領域との切り替わりのタイミング及び(又は)前記第2領域と前記第3領域との切り替わりのタイミングを変更する請求項1に記載の力率改善回路。
【請求項3】
前記制御手段は、前記第1領域と前記第2領域との切り替わりのタイミング及び前記第2領域と前記第3領域との切り替わりのタイミングを、前記整流波の半波長が0Vから上昇し始めてからの時間で管理している請求項1又は請求項2に記載の力率改善回路。
【請求項4】
前記出力電圧ごとの、前記第1領域と前記第2領域との切り替わりのタイミング及び前記第2領域と前記第3領域との切り替わりのタイミングの情報を格納したテーブルを備えており、
前記制御手段は、前記テーブルより出力電圧に応じた前記第1領域と前記第2領域との切り替わりのタイミング及び前記第2領域と前記第3領域との切り替わりのタイミングを参照する請求項3に記載の力率改善回路。
【請求項5】
前記制御手段は、前記第1領域と前記第2領域とが切り替わるタイミングを前記整流波が前記第1電圧値に到達した時点とし、前記第2領域と前記第3領域とが切り替わるタイミングを前記整流波が前記第2電圧値に到達した時点とする請求項1又は請求項2に記載の力率改善回路。
【請求項6】
出力電圧ごとの、前記第1電圧値と前記第2電圧値の情報を格納したテーブルを備えており、
前記制御手段は、前記テーブルより出力電圧に応じた第1電圧値及び第2電圧値を参照する請求項5に記載の力率改善回路。
【請求項7】
前記第1スイッチング素子が、前記第1ダイオードのアノードと前記整流手段の低電圧側の端子との間に配置されており、前記第1スイッチング素子の一方の出力側の電極と前記第2スイッチング素子の一方の出力側の電極が共通の節点に接続されている請求項1から請求項6のいずれかに記載の力率改善回路。
【請求項8】
前記第1ダイオードに替えて第3スイッチング素子を、前記第2ダイオードに替えて第4スイッチング素子とし、
前記制御手段は、前記第1スイッチング素子、前記第2スイッチング素子、前記第3スイッチング素子、前記第4スイッチング素子に制御信号を送るものであり、
前記制御手段は、前記第1スイッチング素子をスイッチングするとき、前記第4スイッチング素子をオンにし、前記第3スイッチング素子を前記第1スイッチング素子と交互にオンオフする制御信号を出力し、第2スイッチング素子をスイッチングするとき、前記第3スイッチング素子をオフにし、前記第4スイッチング素子を前記第2スイッチング素子と交互にオンオフする制御信号を出力する請求項1から請求項6のいずれかに記載の力率改善回路。
【請求項9】
前記出力電圧で充電されるキャパシタと、
前記キャパシタの放電又は充電を切り替えるスイッチング素子とを備えている請求項1から請求項7のいずれかに記載の力率改善回路。
【請求項10】
請求項1から請求項9のいずれかに記載の力率改善回路を使用したことを特徴とする照明装置。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【公開番号】特開2013−48516(P2013−48516A)
【公開日】平成25年3月7日(2013.3.7)
【国際特許分類】
【出願番号】特願2011−185901(P2011−185901)
【出願日】平成23年8月29日(2011.8.29)
【出願人】(000005049)シャープ株式会社 (33,933)
【Fターム(参考)】
【公開日】平成25年3月7日(2013.3.7)
【国際特許分類】
【出願日】平成23年8月29日(2011.8.29)
【出願人】(000005049)シャープ株式会社 (33,933)
【Fターム(参考)】
[ Back to top ]