半導体チップの接合構造および半導体チップの接合方法
【課題】 めっきバンプで基板に均一な超音波接合をすることができる半導体チップの接合構造および半導体チップの接合方法を提供する。
【解決手段】 基板６のランド７に半導体チップ１のバンプ５を乗載し、超音波接合によってバンプ５をランド７に接合して、基板６に半導体チップ１を実装する半導体チップ１の接合構造であって、バンプ５は、半導体チップ１に形成される第１バンプ５ａと、第１バンプ５ａ上の周縁部よりも内側に形成される第２バンプ５ｂとを含む半導体チップ１の接合構造とする。
【解決手段】 基板６のランド７に半導体チップ１のバンプ５を乗載し、超音波接合によってバンプ５をランド７に接合して、基板６に半導体チップ１を実装する半導体チップ１の接合構造であって、バンプ５は、半導体チップ１に形成される第１バンプ５ａと、第１バンプ５ａ上の周縁部よりも内側に形成される第２バンプ５ｂとを含む半導体チップ１の接合構造とする。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、めっきバンプで基板に均一な超音波接合をすることができる半導体チップの接合構造および半導体チップの接合方法に関する。
【背景技術】
【０００２】
図１は、従来の超音波接合方式に用いられるスタッドバンプ４２を示す図である。図２は、超音波接合方式に用いられるスタッドバンプ４２が基板４３に実装される状態を示す図である。一般的に半導体チップ４１のフリップチップ実装において、半導体チップ４１に形成されたバンプ４２と基板４３上のランド４４との接合は、加熱を伴う加圧によって行われている。加熱することが適切でない場合には、常温で半導体チップを加圧し超音波を印加する超音波接合方式が採用されている。超音波接合には、スタッドバンプ４２が用いられている。スタッドバンプ４２は、バンプ先端部を変形させながら接合することができるので、バンプの中央部が被接合面に確実に接合された安定した接合が可能になる。スタッドバンプ４２は、図示しないＡｕワイヤが挿入されたウェッジボンディングツールなどを用いて形成されるので、バンプのピン数の増加に伴って加工工数が増加する。したがって、スタッドバンプ４２はピン数が数十ピン程度のフリップチップ接合に用いられる。
【０００３】
特許文献１には、フリップチップ型の素子側電極と基板側電極とを電気的に接合する第１バンプと第２バンプとを同一金属材料とすることによって、置換型固溶体が形成されたバンプとし、第１バンプと第２バンプとを異なる硬さとすることでバンプ高さの調整をすることが開示されている。
【０００４】
特許文献２には、フリップチップと基板との接合力を向上させるための接合方法および基板の金属積層構造が開示されている。チップまたは基板のバンプは、めっきバンプ、スタッドバンプまたはウェッジバンプなどを形成され、チップと基板とは、超音波および熱が加えられながら圧着して接合される。
【０００５】
【特許文献１】特開２００４−３５６１２９号公報
【特許文献２】特開２００５−１５９３５６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
図３は、従来のＡｕめっきバンプを示す図である。モノリシックマイクロ波集積回路（
Monolithic Microwave Integrated Circuit）は、半導体チップ４１の耐湿性を改善するために多層配線部４７を有しており、１００個以上のバンプが形成される。スタッドバンプ４２に用いられている超音波接合を加工工数が少ないＡｕめっきバンプに用いることができれば、製造効率の向上を図ることができる。
【０００７】
Ａｕめっきバンプ４５は、保護膜４６上に形成される図示しないレジストマスクでバンプ形成部が抜かれた後に、バンプ形成部に電解めっきが施されることによって形成される。レジストマスクのバンプ形成部開口は、レジストマスクの位置ずれを考慮して多層配線部４７上に形成される保護膜４６の開口よりも大きく形成されるので、レジストマスクのバンプ形成部の底部周縁には保護膜４６が張り出している。バンプ形成部に電解めっきが施されると、低部に張り出した保護膜４６の影響で、バンプ４５の先端部４８は凹面状になりやすい。
【０００８】
図４は、Ａｕめっきバンプ４５が基板４９に超音波接合された状態を示す図である。半導体チップが基板側に加圧され超音波が印加されると、バンプ４５は押し潰されてランド５０に接合される。バンプ４５の先端部は、平面もしくは凹面状の形状であるので、バンプ４５の先端外周部はランド５０に接合されるが、バンプ４５の先端中央部は押し潰されるだけで接合されない。バンプ４５の先端外周部のみがランド５０に接合されるので、バンプ４５の接合面積が不足する。
【０００９】
さらに、バンプ４５は、多層配線部４７に形成されたバイアに接続されるが、接続部に凹凸がある場合にはバンプ高さが安定しない。数百ピンのフリップチップを超音波接合する場合に、チップのバンプ高さのばらつきによって、各ランド５０との接合状態にばらつきが生じるという問題がある。特許文献１，２は、モノリシックマイクロ波集積回路のめっきバンプの接合構造については開示していない。
【００１０】
本発明の目的は、めっきバンプで基板に均一な超音波接合をすることができる半導体チップの接合構造および半導体チップの接合方法を提供することである。
【課題を解決するための手段】
【００１１】
本発明（１）は、基板のランドに半導体チップのバンプを乗載し、超音波接合によってバンプをランドに接合して、前記基板に半導体チップを実装する半導体チップの接合構造であって、
前記バンプは、前記半導体チップに形成される第１バンプと、前記第１バンプ上の周縁部よりも内側に形成される第２バンプとを含むことを特徴とする半導体チップの接合構造である。
【００１２】
また本発明（５）は、基板のランドに半導体チップのバンプを乗載し、超音波接合によってバンプをランドに接合して、前記基板に半導体チップを実装する半導体チップの接合方法であって、前記バンプを前記ランドに接合する接合面には、時系列に異なる荷重が印加されることを特徴とする半導体チップの接合方法である。
【発明の効果】
【００１３】
本発明（１）によれば、基板のランドに乗載されるバンプは、半導体チップに形成される第１バンプと、第１バンプ上の周縁部よりも内側に形成される第２バンプとを含むのでめっきバンプで基板に均一な超音波接合をすることができる。
【００１４】
また本発明（５）によれば、基板のランドに半導体チップのバンプを乗載し、バンプをランドに接合する接合面には、時系列に異なる荷重が印加されて超音波接合をするので、めっきバンプで基板に均一な超音波接合をすることができる。
【発明を実施するための最良の形態】
【００１５】
図５は、本発明の実施の第１の形態である半導体チップ１の接合構造を説明するための概略図である。半導体チップ１は、モノリシックマイクロ波集積回路として機能する半導体回路基板２と半導体回路基板２の下面に形成される多層配線部３とを備える。多層配線部３には、いずれも図示しない層間を接続するバイア、バイアと接続された導体パターンおよび接地導体層などが形成される。多層配線部３の下面には、バンプ下地金属層４が形成される。バンプ下地金属層４には、多層配線部３に形成されたバイアと接続されたバンプ５が形成される。半導体チップ１が搭載される基板６にはランド７が形成される。バンプ５の接合面とランド７の表面とは対向して配置され、半導体チップ１が基板６側に加圧され超音波が印加されると、バンプ５はランド７に接合される。
【００１６】
図６は、半導体チップ１の接合構造に係るバンプ５の形状を示す概略図である。バンプ下地金属層４に形成されるバンプ５は、第１バンプ５ａと、第１バンプ上に形成される第２バンプ５ｂとで構成される。第１バンプ５ａの形状は、概ね円錐台である。円錐台である第１バンプの頂部の面には、概ね円錐台である第２バンプが形成される。
【００１７】
電解めっきが施された第１バンプ５ａの頂部の面は凹状であるので、第１バンプ５ａとランド７とを超音波接合すると、凹状である接合面の中央部は押し潰されるだけで接合されず、接合面の外周部のみが接合される。第１バンプ５ａの頂部に第２バンプ５ｂを形成することによって、バンプ５の形状は、全体として概ね凸状となる。本実施形態において、Ｄ１＝５０μｍ，Ｄ２＝３０μｍ，Ｌ１＝約３０μｍ，Ｌ２＝５〜１０μｍである。
【００１８】
バンプ５は、先端中央部から接合が進められ、バンプ５ｂの中央部が被接合面であるランド７に確実に接合されるので、従来のスタッドバンプに近い安定した接合が確保される。さらに、バンプ５は、変形しやすい第２バンプ５ｂの先端部から確実に接合されるので、接合された各バンプの高さは、ばらつきのない均一な高さに揃えることができる。したがって、数百ピンのフリップチップを超音波接合する場合においても、チップのバンプ高さのばらつきによって、各ランド７との接合状態にばらつきが生じることを防止することができる。
【００１９】
バンプ５は、電解めっきによってＡｕめっきされるが、接合部である第２バンプ５ｂは、ランド７と接合しやすいＡｕ以外の金属、たとえばＳｎ，Ｉｎなどの金属がめっきされる。したがって、第２バンプ５ｂの接合部はいっそう容易に確実な接合がされることになる。
【００２０】
図７は、半導体チップ１の接合構造に係るバンプ５の成形工程を示すフローチャートであり、図８は、半導体チップ１の接合構造に係るバンプ５の成形工程を示す概略図である。図７に示すステップＡ１において、第１バンプ５ａを成形する第１マスク９ａが保護膜８上に形成される。ステップＡ２に進み、第１マスク９ａの第１バンプ形成部１０ａが電解めっきを施されることによって、複数個の第１バンプ５ａが同時に成形される。ステップＡ３では、第２バンプ５ｂを成形するためにステップＡ１で形成された第１マスク９ａの上に、第２マスク９ｂが形成される。ステップＡ４では、第２マスク９ｂの第２バンプ形成部１０ｂが電解めっきが施されて、複数個の第２バンプ５ｂが同時に成形される。第１バンプ５ａおよび第２バンプ５ｂが成形された後にステップＡ５において、第１マスク９ａおよび第２マスク９ｂが、保護膜８上から除去される。このように、１回のめっきプロセスで複数のバンプ５の成形を同時にすることができるので、加工工数の低減を図ることができ、製造効率の向上を図ることができる。
【００２１】
図８（ａ）は、図７のステップＡ１において、第１バンプ５ａを成形する第１マスク９ａが保護膜８上に形成され、第１バンプ形成部１０ａが第１マスク９ａから抜かれた状態を示す。図８（ｂ）は、ステップＡ２において、第１マスク９ａの第１バンプ形成部１０ａが電解めっきを施されることによって第１バンプ５ａが成形された状態を示す。図８（ｃ）は、ステップＡ３において、ステップＡ１で形成された第１マスク９ａの上に、第２バンプ５ｂを成形する第２マスク９ｂが形成され、第２バンプ形成部１０ｂが第２マスク９ｂから抜かれた状態を示す。図８（ｄ）は、ステップＡ４において第２マスク９ａの第２バンプ形成部１０ｂが電解めっきを施されることによって第２バンプ５ｂが成形された状態を示す。図８（ｅ）は、ステップＡ５において、第１マスク９ａおよび第２マスク９ａが保護膜８上から除去された状態を示す。
【００２２】
図９は、半導体チップ１の接合方法に係るバンプ５の接合面に掛かる荷重を示すグラフである。半導体チップ１を図示しない実装ツールを用いて基板６に加圧するとともに超音波の印加を開始すると、最初に第２バンプ５ｂがランド７に接合する。第２バンプ５ｂの接合面は、第１バンプ５ａの頂部の第２バンプ５ｂが形成される面に比べて狭いので、接合面には一定の低い荷重が掛かる。
【００２３】
第２バンプ５ｂの接合面は、期間Ｔ１に示す一定の低荷重を受けた状態で超音波が印加されると、接合面が振動によって擦られてバンプ５ｂの中心部は確実に接合される。第２バンプが擦られた後に、第１バンプ５ａの頂部がランド７に接合すると、第１バンプ５ａの頂部の面は広いので、接合面には期間Ｔ２に示す一定の高い荷重が掛かる。この状態で超音波が印加されると、接合面の接合面が潰されて接合面を含んだ広い範囲が強く接合される。第１バンプ５ａの頂部に第２バンプ５ｂが形成され全体として凸状の形状となるバンプ５は、このようなプロセスによって、中央部を含んだ接合面全体が確実に接合される。
【００２４】
図１０は、本発明の実施の第２の形態である半導体チップ１の接合構造に係るバンプ２１の形状を示す概略図である。第１バンプ２１ａの形状は、図６に示したバンプ５の形状と同一であるので説明は省略する。第２バンプ２１ｂの形状は、第１バンプ２１ａと同様に概ね円錐台である。第２バンプ２１ｂは、第１バンプ２１ａ上であって第１バンプ２１ａの周縁部よりも内側に、複数個所に分散した状態で形成される。本実施形態においては、Ｌ３＝２μｍ，Ｌ４＝１０μｍ，Ｄ３＝２μｍである。このように、第２バンプ２１ｂを複数の凸部とすることによって、ランド７との接合時に第２バンプ２１ｂが変形しやすくなるので、バンプの中央部が確実に接合される。
【００２５】
図１１は、本発明の実施の第３の形態である半導体チップの接合構造に係るバンプ２２の形状を示す概略図である。第１バンプ２２ａおよび第２バンプ２２ｂの形状は、図６に示したバンプ５ａ，５ｂと同一の形状であるので説明は省略する。第３バンプ２２ｃの形状は、第１バンプ２２ａおよび第２バンプ２２ｂと同様に概ね円錐台である。第３バンプ２２ｃは、第２バンプ２２ｂ上であって第２バンプ２２ｂの周縁部よりも内側に形成される。バンプの段数が増加するにしたがって、バンプ形状は、円錐形である従来のスタッドバンプの先端部の形状に近づく。スタッドバンプと同様にバンプ先端部を変形させながら接合することができるので、バンプの中央部が確実に接合された安定した接合が可能になる。バンプの段数は、３段までに限定されるものではなく４段以上のものでもよい。
【００２６】
このように、基板６のランド７に乗載されるバンプ５は、半導体チップ１に形成される第１バンプ５ａと、第１バンプ５ａ上の周縁部よりも内側に形成される第２バンプ５ｂとを含むのでＡｕめっきバンプ５で基板６に均一な超音波接合をすることができる。
【００２７】
さらに、第２バンプ２１ｂは、第１バンプ２１ａ上の周縁部よりも内側に複数箇所に分散して形成されるので、ランド７との接合時に第２バンプ２１ｂが変形しやすくなるので、バンプ２１の中央部が確実に接合される。
【００２８】
さらに、第２バンプ２２ｂ上の周縁部よりも内側には、さらに第３のバンプ２２ｃが形成されるので、バンプ全体の形状は、円錐形である従来のスタッドバンプの先端部の形状に近づき、スタッドバンプと同様にバンプ先端部を変形させながら接合することができるので、バンプ２２の中央部が確実に接合された安定した接合が可能になる。
【００２９】
さらに、バンプの最上部に形成されるバンプは、金以外のランド７と接合しやすい金属めっきが施されるので、いっそう容易に確実な接合が可能になる。
【００３０】
さらに、基板６のランド７に半導体チップ１のバンプ７を乗載し、バンプをランドに接合する接合面には、時系列に異なる５が印加されて超音波接合をするので、めっきバンプ５で基板６に均一な超音波接合をすることができる。
【００３１】
さらに、異なる荷重は、予め定める第１の期間の荷重より第１の期間に引き続く第２の期間の荷重が大きいので、めっきバンプ５で基板６に均一な超音波接合をすることができる。
【図面の簡単な説明】
【００３２】
【図１】従来の超音波接合方式に用いられるスタッドバンプを示す図である。
【図２】超音波接合方式に用いられるスタッドバンプが基板に実装される状態を示す図である。
【図３】従来のＡｕめっきバンプを示す図である。
【図４】Ａｕめっきバンプが基板に超音波接合される状態を示す図である。
【図５】本発明の実施の第１の形態である半導体チップ１の接合構造を説明するための概略図である。
【図６】半導体チップの接合構造に係るバンプ５の形状を示す概略図である。
【図７】半導体チップ１の接合構造に係るバンプ５の成形工程を示すフローチャートである。
【図８】半導体チップ１の接合構造に係るバンプ５の成形工程を示す概略図である。
【図９】半導体チップ１の接合方法に係るバンプの接合面に掛かる荷重を示すグラフである。
【図１０】本発明の実施の第２の形態である半導体チップ１の接合構造に係るバンプ２１の形状を示す概略図である。
【図１１】本発明の実施の第３の形態である半導体チップの接合構造に係るバンプの形状を示す概略図である。
【符号の説明】
【００３３】
１，４１ 半導体チップ
２ 半導体回路基板
３，４７ 多層配線部
４ バンプ下地金属層
５，２１，２２ バンプ
５ａ，２１ａ，２２ａ 第１バンプ
５ｂ，２１ｂ，２２ｂ 第２バンプ
６，４３ 基板
７，４４，５０ ランド
８，４６ 保護膜
９ａ 第１マスク
９ｂ 第２マスク
１０ａ 第１バンプ形成部
１０ｂ 第２バンプ形成部
２２ｃ 第３バンプ
４２ スタッドバンプ
４５ Ａｕめっきバンプ
４８ 先端部
【技術分野】
【０００１】
本発明は、めっきバンプで基板に均一な超音波接合をすることができる半導体チップの接合構造および半導体チップの接合方法に関する。
【背景技術】
【０００２】
図１は、従来の超音波接合方式に用いられるスタッドバンプ４２を示す図である。図２は、超音波接合方式に用いられるスタッドバンプ４２が基板４３に実装される状態を示す図である。一般的に半導体チップ４１のフリップチップ実装において、半導体チップ４１に形成されたバンプ４２と基板４３上のランド４４との接合は、加熱を伴う加圧によって行われている。加熱することが適切でない場合には、常温で半導体チップを加圧し超音波を印加する超音波接合方式が採用されている。超音波接合には、スタッドバンプ４２が用いられている。スタッドバンプ４２は、バンプ先端部を変形させながら接合することができるので、バンプの中央部が被接合面に確実に接合された安定した接合が可能になる。スタッドバンプ４２は、図示しないＡｕワイヤが挿入されたウェッジボンディングツールなどを用いて形成されるので、バンプのピン数の増加に伴って加工工数が増加する。したがって、スタッドバンプ４２はピン数が数十ピン程度のフリップチップ接合に用いられる。
【０００３】
特許文献１には、フリップチップ型の素子側電極と基板側電極とを電気的に接合する第１バンプと第２バンプとを同一金属材料とすることによって、置換型固溶体が形成されたバンプとし、第１バンプと第２バンプとを異なる硬さとすることでバンプ高さの調整をすることが開示されている。
【０００４】
特許文献２には、フリップチップと基板との接合力を向上させるための接合方法および基板の金属積層構造が開示されている。チップまたは基板のバンプは、めっきバンプ、スタッドバンプまたはウェッジバンプなどを形成され、チップと基板とは、超音波および熱が加えられながら圧着して接合される。
【０００５】
【特許文献１】特開２００４−３５６１２９号公報
【特許文献２】特開２００５−１５９３５６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
図３は、従来のＡｕめっきバンプを示す図である。モノリシックマイクロ波集積回路（
Monolithic Microwave Integrated Circuit）は、半導体チップ４１の耐湿性を改善するために多層配線部４７を有しており、１００個以上のバンプが形成される。スタッドバンプ４２に用いられている超音波接合を加工工数が少ないＡｕめっきバンプに用いることができれば、製造効率の向上を図ることができる。
【０００７】
Ａｕめっきバンプ４５は、保護膜４６上に形成される図示しないレジストマスクでバンプ形成部が抜かれた後に、バンプ形成部に電解めっきが施されることによって形成される。レジストマスクのバンプ形成部開口は、レジストマスクの位置ずれを考慮して多層配線部４７上に形成される保護膜４６の開口よりも大きく形成されるので、レジストマスクのバンプ形成部の底部周縁には保護膜４６が張り出している。バンプ形成部に電解めっきが施されると、低部に張り出した保護膜４６の影響で、バンプ４５の先端部４８は凹面状になりやすい。
【０００８】
図４は、Ａｕめっきバンプ４５が基板４９に超音波接合された状態を示す図である。半導体チップが基板側に加圧され超音波が印加されると、バンプ４５は押し潰されてランド５０に接合される。バンプ４５の先端部は、平面もしくは凹面状の形状であるので、バンプ４５の先端外周部はランド５０に接合されるが、バンプ４５の先端中央部は押し潰されるだけで接合されない。バンプ４５の先端外周部のみがランド５０に接合されるので、バンプ４５の接合面積が不足する。
【０００９】
さらに、バンプ４５は、多層配線部４７に形成されたバイアに接続されるが、接続部に凹凸がある場合にはバンプ高さが安定しない。数百ピンのフリップチップを超音波接合する場合に、チップのバンプ高さのばらつきによって、各ランド５０との接合状態にばらつきが生じるという問題がある。特許文献１，２は、モノリシックマイクロ波集積回路のめっきバンプの接合構造については開示していない。
【００１０】
本発明の目的は、めっきバンプで基板に均一な超音波接合をすることができる半導体チップの接合構造および半導体チップの接合方法を提供することである。
【課題を解決するための手段】
【００１１】
本発明（１）は、基板のランドに半導体チップのバンプを乗載し、超音波接合によってバンプをランドに接合して、前記基板に半導体チップを実装する半導体チップの接合構造であって、
前記バンプは、前記半導体チップに形成される第１バンプと、前記第１バンプ上の周縁部よりも内側に形成される第２バンプとを含むことを特徴とする半導体チップの接合構造である。
【００１２】
また本発明（５）は、基板のランドに半導体チップのバンプを乗載し、超音波接合によってバンプをランドに接合して、前記基板に半導体チップを実装する半導体チップの接合方法であって、前記バンプを前記ランドに接合する接合面には、時系列に異なる荷重が印加されることを特徴とする半導体チップの接合方法である。
【発明の効果】
【００１３】
本発明（１）によれば、基板のランドに乗載されるバンプは、半導体チップに形成される第１バンプと、第１バンプ上の周縁部よりも内側に形成される第２バンプとを含むのでめっきバンプで基板に均一な超音波接合をすることができる。
【００１４】
また本発明（５）によれば、基板のランドに半導体チップのバンプを乗載し、バンプをランドに接合する接合面には、時系列に異なる荷重が印加されて超音波接合をするので、めっきバンプで基板に均一な超音波接合をすることができる。
【発明を実施するための最良の形態】
【００１５】
図５は、本発明の実施の第１の形態である半導体チップ１の接合構造を説明するための概略図である。半導体チップ１は、モノリシックマイクロ波集積回路として機能する半導体回路基板２と半導体回路基板２の下面に形成される多層配線部３とを備える。多層配線部３には、いずれも図示しない層間を接続するバイア、バイアと接続された導体パターンおよび接地導体層などが形成される。多層配線部３の下面には、バンプ下地金属層４が形成される。バンプ下地金属層４には、多層配線部３に形成されたバイアと接続されたバンプ５が形成される。半導体チップ１が搭載される基板６にはランド７が形成される。バンプ５の接合面とランド７の表面とは対向して配置され、半導体チップ１が基板６側に加圧され超音波が印加されると、バンプ５はランド７に接合される。
【００１６】
図６は、半導体チップ１の接合構造に係るバンプ５の形状を示す概略図である。バンプ下地金属層４に形成されるバンプ５は、第１バンプ５ａと、第１バンプ上に形成される第２バンプ５ｂとで構成される。第１バンプ５ａの形状は、概ね円錐台である。円錐台である第１バンプの頂部の面には、概ね円錐台である第２バンプが形成される。
【００１７】
電解めっきが施された第１バンプ５ａの頂部の面は凹状であるので、第１バンプ５ａとランド７とを超音波接合すると、凹状である接合面の中央部は押し潰されるだけで接合されず、接合面の外周部のみが接合される。第１バンプ５ａの頂部に第２バンプ５ｂを形成することによって、バンプ５の形状は、全体として概ね凸状となる。本実施形態において、Ｄ１＝５０μｍ，Ｄ２＝３０μｍ，Ｌ１＝約３０μｍ，Ｌ２＝５〜１０μｍである。
【００１８】
バンプ５は、先端中央部から接合が進められ、バンプ５ｂの中央部が被接合面であるランド７に確実に接合されるので、従来のスタッドバンプに近い安定した接合が確保される。さらに、バンプ５は、変形しやすい第２バンプ５ｂの先端部から確実に接合されるので、接合された各バンプの高さは、ばらつきのない均一な高さに揃えることができる。したがって、数百ピンのフリップチップを超音波接合する場合においても、チップのバンプ高さのばらつきによって、各ランド７との接合状態にばらつきが生じることを防止することができる。
【００１９】
バンプ５は、電解めっきによってＡｕめっきされるが、接合部である第２バンプ５ｂは、ランド７と接合しやすいＡｕ以外の金属、たとえばＳｎ，Ｉｎなどの金属がめっきされる。したがって、第２バンプ５ｂの接合部はいっそう容易に確実な接合がされることになる。
【００２０】
図７は、半導体チップ１の接合構造に係るバンプ５の成形工程を示すフローチャートであり、図８は、半導体チップ１の接合構造に係るバンプ５の成形工程を示す概略図である。図７に示すステップＡ１において、第１バンプ５ａを成形する第１マスク９ａが保護膜８上に形成される。ステップＡ２に進み、第１マスク９ａの第１バンプ形成部１０ａが電解めっきを施されることによって、複数個の第１バンプ５ａが同時に成形される。ステップＡ３では、第２バンプ５ｂを成形するためにステップＡ１で形成された第１マスク９ａの上に、第２マスク９ｂが形成される。ステップＡ４では、第２マスク９ｂの第２バンプ形成部１０ｂが電解めっきが施されて、複数個の第２バンプ５ｂが同時に成形される。第１バンプ５ａおよび第２バンプ５ｂが成形された後にステップＡ５において、第１マスク９ａおよび第２マスク９ｂが、保護膜８上から除去される。このように、１回のめっきプロセスで複数のバンプ５の成形を同時にすることができるので、加工工数の低減を図ることができ、製造効率の向上を図ることができる。
【００２１】
図８（ａ）は、図７のステップＡ１において、第１バンプ５ａを成形する第１マスク９ａが保護膜８上に形成され、第１バンプ形成部１０ａが第１マスク９ａから抜かれた状態を示す。図８（ｂ）は、ステップＡ２において、第１マスク９ａの第１バンプ形成部１０ａが電解めっきを施されることによって第１バンプ５ａが成形された状態を示す。図８（ｃ）は、ステップＡ３において、ステップＡ１で形成された第１マスク９ａの上に、第２バンプ５ｂを成形する第２マスク９ｂが形成され、第２バンプ形成部１０ｂが第２マスク９ｂから抜かれた状態を示す。図８（ｄ）は、ステップＡ４において第２マスク９ａの第２バンプ形成部１０ｂが電解めっきを施されることによって第２バンプ５ｂが成形された状態を示す。図８（ｅ）は、ステップＡ５において、第１マスク９ａおよび第２マスク９ａが保護膜８上から除去された状態を示す。
【００２２】
図９は、半導体チップ１の接合方法に係るバンプ５の接合面に掛かる荷重を示すグラフである。半導体チップ１を図示しない実装ツールを用いて基板６に加圧するとともに超音波の印加を開始すると、最初に第２バンプ５ｂがランド７に接合する。第２バンプ５ｂの接合面は、第１バンプ５ａの頂部の第２バンプ５ｂが形成される面に比べて狭いので、接合面には一定の低い荷重が掛かる。
【００２３】
第２バンプ５ｂの接合面は、期間Ｔ１に示す一定の低荷重を受けた状態で超音波が印加されると、接合面が振動によって擦られてバンプ５ｂの中心部は確実に接合される。第２バンプが擦られた後に、第１バンプ５ａの頂部がランド７に接合すると、第１バンプ５ａの頂部の面は広いので、接合面には期間Ｔ２に示す一定の高い荷重が掛かる。この状態で超音波が印加されると、接合面の接合面が潰されて接合面を含んだ広い範囲が強く接合される。第１バンプ５ａの頂部に第２バンプ５ｂが形成され全体として凸状の形状となるバンプ５は、このようなプロセスによって、中央部を含んだ接合面全体が確実に接合される。
【００２４】
図１０は、本発明の実施の第２の形態である半導体チップ１の接合構造に係るバンプ２１の形状を示す概略図である。第１バンプ２１ａの形状は、図６に示したバンプ５の形状と同一であるので説明は省略する。第２バンプ２１ｂの形状は、第１バンプ２１ａと同様に概ね円錐台である。第２バンプ２１ｂは、第１バンプ２１ａ上であって第１バンプ２１ａの周縁部よりも内側に、複数個所に分散した状態で形成される。本実施形態においては、Ｌ３＝２μｍ，Ｌ４＝１０μｍ，Ｄ３＝２μｍである。このように、第２バンプ２１ｂを複数の凸部とすることによって、ランド７との接合時に第２バンプ２１ｂが変形しやすくなるので、バンプの中央部が確実に接合される。
【００２５】
図１１は、本発明の実施の第３の形態である半導体チップの接合構造に係るバンプ２２の形状を示す概略図である。第１バンプ２２ａおよび第２バンプ２２ｂの形状は、図６に示したバンプ５ａ，５ｂと同一の形状であるので説明は省略する。第３バンプ２２ｃの形状は、第１バンプ２２ａおよび第２バンプ２２ｂと同様に概ね円錐台である。第３バンプ２２ｃは、第２バンプ２２ｂ上であって第２バンプ２２ｂの周縁部よりも内側に形成される。バンプの段数が増加するにしたがって、バンプ形状は、円錐形である従来のスタッドバンプの先端部の形状に近づく。スタッドバンプと同様にバンプ先端部を変形させながら接合することができるので、バンプの中央部が確実に接合された安定した接合が可能になる。バンプの段数は、３段までに限定されるものではなく４段以上のものでもよい。
【００２６】
このように、基板６のランド７に乗載されるバンプ５は、半導体チップ１に形成される第１バンプ５ａと、第１バンプ５ａ上の周縁部よりも内側に形成される第２バンプ５ｂとを含むのでＡｕめっきバンプ５で基板６に均一な超音波接合をすることができる。
【００２７】
さらに、第２バンプ２１ｂは、第１バンプ２１ａ上の周縁部よりも内側に複数箇所に分散して形成されるので、ランド７との接合時に第２バンプ２１ｂが変形しやすくなるので、バンプ２１の中央部が確実に接合される。
【００２８】
さらに、第２バンプ２２ｂ上の周縁部よりも内側には、さらに第３のバンプ２２ｃが形成されるので、バンプ全体の形状は、円錐形である従来のスタッドバンプの先端部の形状に近づき、スタッドバンプと同様にバンプ先端部を変形させながら接合することができるので、バンプ２２の中央部が確実に接合された安定した接合が可能になる。
【００２９】
さらに、バンプの最上部に形成されるバンプは、金以外のランド７と接合しやすい金属めっきが施されるので、いっそう容易に確実な接合が可能になる。
【００３０】
さらに、基板６のランド７に半導体チップ１のバンプ７を乗載し、バンプをランドに接合する接合面には、時系列に異なる５が印加されて超音波接合をするので、めっきバンプ５で基板６に均一な超音波接合をすることができる。
【００３１】
さらに、異なる荷重は、予め定める第１の期間の荷重より第１の期間に引き続く第２の期間の荷重が大きいので、めっきバンプ５で基板６に均一な超音波接合をすることができる。
【図面の簡単な説明】
【００３２】
【図１】従来の超音波接合方式に用いられるスタッドバンプを示す図である。
【図２】超音波接合方式に用いられるスタッドバンプが基板に実装される状態を示す図である。
【図３】従来のＡｕめっきバンプを示す図である。
【図４】Ａｕめっきバンプが基板に超音波接合される状態を示す図である。
【図５】本発明の実施の第１の形態である半導体チップ１の接合構造を説明するための概略図である。
【図６】半導体チップの接合構造に係るバンプ５の形状を示す概略図である。
【図７】半導体チップ１の接合構造に係るバンプ５の成形工程を示すフローチャートである。
【図８】半導体チップ１の接合構造に係るバンプ５の成形工程を示す概略図である。
【図９】半導体チップ１の接合方法に係るバンプの接合面に掛かる荷重を示すグラフである。
【図１０】本発明の実施の第２の形態である半導体チップ１の接合構造に係るバンプ２１の形状を示す概略図である。
【図１１】本発明の実施の第３の形態である半導体チップの接合構造に係るバンプの形状を示す概略図である。
【符号の説明】
【００３３】
１，４１ 半導体チップ
２ 半導体回路基板
３，４７ 多層配線部
４ バンプ下地金属層
５，２１，２２ バンプ
５ａ，２１ａ，２２ａ 第１バンプ
５ｂ，２１ｂ，２２ｂ 第２バンプ
６，４３ 基板
７，４４，５０ ランド
８，４６ 保護膜
９ａ 第１マスク
９ｂ 第２マスク
１０ａ 第１バンプ形成部
１０ｂ 第２バンプ形成部
２２ｃ 第３バンプ
４２ スタッドバンプ
４５ Ａｕめっきバンプ
４８ 先端部
【特許請求の範囲】
【請求項１】
基板のランドに半導体チップのバンプを乗載し、超音波接合によってバンプをランドに接合して、前記基板に半導体チップを実装する半導体チップの接合構造であって、
前記バンプは、前記半導体チップに形成される第１バンプと、前記第１バンプ上の周縁部よりも内側に形成される第２バンプとを含むことを特徴とする半導体チップの接合構造。
【請求項２】
前記第２バンプは、前記第１バンプ上の周縁部よりも内側に複数箇所に分散して形成される第２バンプ部分から成ることを特徴とする請求項１に記載の半導体チップの接合構造。
【請求項３】
前記第２バンプ上の周縁部よりも内側には、さらに第３のバンプが形成されることを特徴とする請求項１または２に記載の半導体チップの接合構造。
【請求項４】
前記バンプのうち、前記バンプの最上部に形成されるバンプは、金よりも接合しやすい金属めっきが施されることを特徴とする請求項１〜３のいずれか１つに記載の半導体チップの接合構造。
【請求項５】
基板のランドに半導体チップのバンプを乗載し、超音波接合によってバンプをランドに接合して、前記基板に半導体チップを実装する半導体チップの接合方法であって、前記バンプを前記ランドに接合する接合面には、時系列に異なる荷重が印加されることを特徴とする半導体チップの接合方法。
【請求項６】
前記異なる荷重は、予め定める第１の期間の荷重より、前記第１の期間に引き続く第２の期間の荷重が大きいことを特徴とする請求項５に記載の半導体チップの接合方法。
【請求項１】
基板のランドに半導体チップのバンプを乗載し、超音波接合によってバンプをランドに接合して、前記基板に半導体チップを実装する半導体チップの接合構造であって、
前記バンプは、前記半導体チップに形成される第１バンプと、前記第１バンプ上の周縁部よりも内側に形成される第２バンプとを含むことを特徴とする半導体チップの接合構造。
【請求項２】
前記第２バンプは、前記第１バンプ上の周縁部よりも内側に複数箇所に分散して形成される第２バンプ部分から成ることを特徴とする請求項１に記載の半導体チップの接合構造。
【請求項３】
前記第２バンプ上の周縁部よりも内側には、さらに第３のバンプが形成されることを特徴とする請求項１または２に記載の半導体チップの接合構造。
【請求項４】
前記バンプのうち、前記バンプの最上部に形成されるバンプは、金よりも接合しやすい金属めっきが施されることを特徴とする請求項１〜３のいずれか１つに記載の半導体チップの接合構造。
【請求項５】
基板のランドに半導体チップのバンプを乗載し、超音波接合によってバンプをランドに接合して、前記基板に半導体チップを実装する半導体チップの接合方法であって、前記バンプを前記ランドに接合する接合面には、時系列に異なる荷重が印加されることを特徴とする半導体チップの接合方法。
【請求項６】
前記異なる荷重は、予め定める第１の期間の荷重より、前記第１の期間に引き続く第２の期間の荷重が大きいことを特徴とする請求項５に記載の半導体チップの接合方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【公開番号】特開２０１０−１０３１９６（Ｐ２０１０−１０３１９６Ａ）
【公開日】平成２２年５月６日（２０１０．５．６）
【国際特許分類】
【出願番号】特願２００８−２７１３７７（Ｐ２００８−２７１３７７）
【出願日】平成２０年１０月２１日（２００８．１０．２１）
【出願人】（０００２３７５９２）富士通テン株式会社 (3,383)
【Ｆターム（参考）】
【公開日】平成２２年５月６日（２０１０．５．６）
【国際特許分類】
【出願日】平成２０年１０月２１日（２００８．１０．２１）
【出願人】（０００２３７５９２）富士通テン株式会社 (3,383)
【Ｆターム（参考）】
[ Back to top ]