半導体パッケージ及びその製造方法
【課題】反りを低減可能な半導体パッケージ、及びその製造方法を提供する。
【解決手段】本半導体パッケージは、第１の半導体チップの回路形成面及び側面を封止する第１の封止絶縁層と、前記第１の封止絶縁層の前記回路形成面側の面である第１面に積層された配線層及び絶縁層と、前記絶縁層上に搭載された第２の半導体チップと、前記第２の半導体チップを封止するように前記絶縁層上に形成された第２の封止絶縁層と、を有する。
【解決手段】本半導体パッケージは、第１の半導体チップの回路形成面及び側面を封止する第１の封止絶縁層と、前記第１の封止絶縁層の前記回路形成面側の面である第１面に積層された配線層及び絶縁層と、前記絶縁層上に搭載された第２の半導体チップと、前記第２の半導体チップを封止するように前記絶縁層上に形成された第２の封止絶縁層と、を有する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体チップを内蔵する半導体パッケージ及びその製造方法に関する。
【背景技術】
【０００２】
従来より、半導体チップを内蔵する半導体パッケージが提案されている。このような半導体パッケージは、例えば、半導体チップの回路形成面及び側面を封止する第１絶縁層、第１絶縁層上に積層され半導体チップの電極パッドと電気的に接続された第１配線層、第１配線層上に更に積層された他の絶縁層や配線層等を有する。
【０００３】
上記半導体パッケージは、例えば、以下のような製造工程により製造できる。まず、支持体上に半導体チップを配置し、半導体チップの回路形成面及び側面を封止するように第１絶縁層を形成する。そして、第１絶縁層に半導体チップの電極パッドを露出するビアホールを形成し、第１絶縁層上にビアホールを介して半導体チップの電極パッドと電気的に接続された第１配線層を形成する。更に、第１配線層上に他の絶縁層や配線層等を積層する。その後、支持体を除去することにより、上記半導体パッケージが完成する。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００８−３０６０７１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、上記半導体パッケージは、厚さ方向の一方の側に配置された第１絶縁層のみに半導体チップが内蔵されており、他方の側は絶縁層と配線層の積層体から構成され半導体チップは内蔵されていない。このような構造から、従来の半導体パッケージでは反りの問題が発生していた。
【０００６】
より詳しく説明すると、半導体チップがシリコンを主成分とする場合、その熱膨張係数は３．４ｐｐｍ／℃程度、ヤング率は２００ＧＰａ程度である。一方、第１絶縁層や他の絶縁層がエポキシ系樹脂を主成分とする場合、その熱膨張係数は８〜１５０ｐｐｍ／℃程度であり、ヤング率は０．０３〜１３ＧＰａ程度である。このような物性値（熱膨張係数やヤング率）の相違により、半導体チップが内蔵されている第１絶縁層側（半導体パッケージの一方の側）は熱応力等により変形し難いが、半導体チップが内蔵されていない半導体パッケージの他方の側は熱応力等により変形し易い。
【０００７】
その結果、室温（例えば、２０〜３０℃程度）では半導体チップが内蔵されている第１絶縁層側が凸となる傾向の反りが発生し、高温（例えば、２００〜３００℃程度）では半導体チップが内蔵されている第１絶縁層側が凹となる傾向の反りが発生する。
【０００８】
上記半導体パッケージの製造工程では、剛性の高い支持体上に半導体チップや第１絶縁層、第１配線層等を形成するため、支持体を除去する前は、このような反りはほとんど発生しない。しかしながら、支持体を除去すると、上下方向（厚さ方向）での物性値（熱膨張係数やヤング率）のバランスが崩れるため、反りが発生することとなる。
【０００９】
本発明は、上記の点に鑑みてなされたものであり、反りを低減可能な半導体パッケージ、及びその製造方法を提供することを課題とする。
【課題を解決するための手段】
【００１０】
本半導体パッケージは、第１の半導体チップの回路形成面及び側面を封止する第１の封止絶縁層と、前記第１の封止絶縁層の前記回路形成面側の面である第１面に積層された配線層及び絶縁層と、前記絶縁層上に搭載された第２の半導体チップと、前記第２の半導体チップを封止するように前記絶縁層上に形成された第２の封止絶縁層と、を有することを要件とする。
【００１１】
本半導体パッケージの製造方法は、支持体の一方の面に第１の半導体チップを回路形成面を上にして配置する第１の半導体チップ配置工程と、前記第１の半導体チップの回路形成面及び側面を封止するように、前記支持体の一方の面に第１の封止絶縁層を形成する第１の封止絶縁層形成工程と、前記第１の封止絶縁層の前記回路形成面側の面である第１面に、配線層及び絶縁層を交互に積層する積層工程と、前記絶縁層上に第２の半導体チップを搭載する第２の半導体チップ搭載工程と、前記第２の半導体チップを封止するように前記絶縁層上に第２の封止絶縁層を形成する第２の封止絶縁層形成工程と、を有することを要件とする。
【発明の効果】
【００１２】
開示の技術によれば、反りを低減可能な半導体パッケージ、及びその製造方法を提供できる。
【図面の簡単な説明】
【００１３】
【図１】第１の実施の形態に係る半導体パッケージを例示する断面図である。
【図２】第１の実施の形態に係る半導体パッケージの製造工程を例示する図（その１）である。
【図３】第１の実施の形態に係る半導体パッケージの製造工程を例示する図（その２）である。
【図４】第１の実施の形態に係る半導体パッケージの製造工程を例示する図（その３）である。
【図５】第１の実施の形態に係る半導体パッケージの製造工程を例示する図（その４）である。
【図６】第１の実施の形態に係る半導体パッケージの製造工程を例示する図（その５）である。
【図７】第１の実施の形態に係る半導体パッケージの製造工程を例示する図（その６）である。
【図８】第１の実施の形態に係る半導体パッケージの製造工程を例示する図（その７）である。
【図９】第１の実施の形態に係る半導体パッケージの製造工程を例示する図（その８）である。
【図１０】第１の実施の形態に係る半導体パッケージの製造工程を例示する図（その９）である。
【図１１】第１の実施の形態に係る半導体パッケージの製造工程を例示する図（その１０）である。
【図１２】第１の実施の形態に係る半導体パッケージの製造工程を例示する図（その１１）である。
【図１３】第１の実施の形態に係る半導体パッケージの他の製造工程を例示する図（その１）である。
【図１４】第１の実施の形態に係る半導体パッケージの他の製造工程を例示する図（その２）である。
【図１５】第１の実施の形態の変形例２に係る半導体パッケージを例示する断面図である。
【図１６】第１の実施の形態の変形例３に係る半導体パッケージを例示する断面図である。
【図１７】第１の実施の形態の変形例４に係る半導体パッケージを例示する断面図である。
【図１８】第１の実施の形態の変形例５に係る半導体パッケージを例示する断面図である。
【図１９】第１の実施の形態の変形例６に係る半導体パッケージを例示する断面図である。
【図２０】第１の実施の形態の変形例７に係る半導体パッケージを例示する断面図である。
【発明を実施するための形態】
【００１４】
以下、図面を参照して発明を実施するための形態について説明する。なお、各図面において、同一構成部分には同一符号を付し、重複した説明を省略する場合がある。
【００１５】
〈第１の実施の形態〉
［第１の実施の形態に係る半導体パッケージの構造］
図１は、第１の実施の形態に係る半導体パッケージを例示する断面図である。図１を参照するに、半導体パッケージ１０は、大略すると、配線基板３０と、半導体チップ４０と、ボンディングワイヤ４５と、封止樹脂４９とを有する。
【００１６】
配線基板３０は、半導体チップを内蔵したチップ内蔵型配線基板であり、大略すると、半導体チップ２０と、配線層３１と、絶縁層３２と、配線層３３と、絶縁層３４と、配線層３５と、絶縁層３６と、配線層３７と、ソルダーレジスト層３８とを有する。
【００１７】
なお、半導体パッケージ１０は、搭載状態に応じて上下方向が異なるが、便宜上、絶縁層３２側を下、封止樹脂４９側を上として説明を行う。従って、例えば絶縁層３２の絶縁層３４と接する面は上面であり、絶縁層３２の露出面（絶縁層３４と接する面の反対面）は下面である（他の実施の形態についても同様）。
【００１８】
半導体パッケージ１０の平面形状は例えば矩形状であり、その寸法は、例えば幅１０ｍｍ（Ｘ方向）×奥行き１０ｍｍ（Ｙ方向）×厚さ０．５ｍｍ（Ｚ方向）程度とすることができる。以下、半導体パッケージ１０を構成する半導体チップ２０等について詳説する。
【００１９】
半導体チップ２０は、半導体基板２１と、電極パッド２２と、突起電極２３とを有する。半導体チップ２０の平面形状は例えば矩形状であり、その寸法は、例えば幅５ｍｍ（Ｘ方向）×奥行き５ｍｍ（Ｙ方向）×厚さ１００μｍ（Ｚ方向）程度とすることができる。
【００２０】
半導体基板２１は、例えばシリコン（Ｓｉ）を主成分とする基板に半導体集積回路（図示せず）が形成されたものである。電極パッド２２は、半導体基板２１の回路形成面側に形成されており、半導体集積回路（図示せず）と電気的に接続されている。電極パッド２２の材料としては、例えばアルミニウム（Ａｌ）等を用いることができる。電極パッド２２の材料として、銅（Ｃｕ）とアルミニウム（Ａｌ）をこの順番で積層したもの、銅（Ｃｕ）とアルミニウム（Ａｌ）とシリコン（Ｓｉ）をこの順番で積層したもの等を用いても構わない。
【００２１】
突起電極２３は電極パッド２２上に形成されている。突起電極２３としては、例えば円柱形状の銅（Ｃｕ）ポスト等を用いることができる。突起電極２３の直径は、例えば５０μｍ程度とすることができる。突起電極２３の高さは、例えば５〜１０μｍ程度とすることができる。突起電極２３のピッチは、例えば１００μｍ程度とすることができる。なお、電極パッド２２上に突起電極２３を設けなくてもよい。この場合には、電極パッド２２自体が配線層３３と電気的に接続される電極となる。
【００２２】
以降、半導体チップ２０において、回路形成面と反対側に位置する回路形成面と略平行な面を裏面と称する場合がある。又、半導体チップ２０において、回路形成面及び裏面と略垂直な面を側面と称する場合がある。
【００２３】
半導体チップ２０の回路形成面及び側面は絶縁層３２に封止されており、裏面に貼り付けられたダイアタッチフィルム等の接着層２４は絶縁層３２から露出している。半導体チップ２０の裏面に貼り付けられた接着層２４は、絶縁層３２の下面と略面一とされている。接着層２４の厚さは数１０μｍ程度であるから、半導体チップ２０の裏面は、絶縁層３２の下面と略面一であると考えて構わない。
【００２４】
なお、図１では、半導体チップ２０の裏面に接着層２４が貼り付けられた状態を図示しているが、接着層２４はプラズマ処理等により除去されている場合もある。この場合には、半導体チップ２０の裏面は絶縁層３２から露出する。
【００２５】
配線層３１は、第１層３１ａ及び第２層３１ｂを有する。第１層３１ａとしては、例えば金（Ａｕ）膜、パラジウム（Ｐｄ）膜、ニッケル（Ｎｉ）膜を、金（Ａｕ）膜が半導体パッケージ１０の外部に露出するように、この順番で順次積層した導電層を用いることができる。第１層３１ａとして、例えば金（Ａｕ）膜とニッケル（Ｎｉ）膜を、金（Ａｕ）膜が半導体パッケージ１０の外部に露出するように、この順番で順次積層した導電層を用いてもよい。第２層３１ｂとしては、例えば銅（Ｃｕ）層等を含む導電層を用いることができる。配線層３１の厚さは、例えば１０〜２０μｍ程度とすることができる。
【００２６】
配線層３１の一部（第１層３１ａの下面）は絶縁層３２から露出しており、絶縁層３２の下面及び半導体チップ２０の裏面に貼り付けられた接着層２４（半導体チップ２０の裏面）と略面一とされている。配線層３１の一部（第１層３１ａの下面）は、他の半導体パッケージや半導体チップ、マザーボード等の実装基板、或いは電子部品等（図示せず）と電気的に接続される電極パッドとして機能する。以降、絶縁層３２から露出する配線層３１を第１電極パッド３１と称する場合がある。
【００２７】
なお、図１では、第１電極パッド３１は図面を簡略化するために数量を減らして描かれているが、実際には、例えば、複数列の第１電極パッド３１が、平面視において半導体チップ２０の裏面を額縁状に取り囲むように設けられている。第１電極パッド３１の平面形状は例えば円形であり、その直径は例えば１００〜３５０μｍ程度とすることができる。第１電極パッド３１のピッチは、例えば４００〜５００μｍ程度とすることができる。
【００２８】
絶縁層３２は、配線層３１の上面及び側面、並びに、半導体チップ２０の回路形成面及び側面を封止し、配線層３１の下面及び接着層２４を露出するように形成されている。絶縁層３２の材料としては、例えばエポキシ系樹脂やフェノール系樹脂等を主成分とする熱硬化性の絶縁性樹脂を用いることができる。絶縁層３２の厚さは、例えば１５０μｍ程度とすることができる。絶縁層３２は、シリカ（ＳｉＯ２）等のフィラーを含有しても構わない。絶縁層３２は、本発明に係る第１の封止絶縁層の代表的な一例である。
【００２９】
絶縁層３２には、絶縁層３２を貫通し配線層３１の上面を露出するビアホール３２ｘ、及び絶縁層３２を貫通し突起電極２３の上面を露出するビアホール３２ｙが形成されている。ビアホール３２ｘは、絶縁層３４側に開口されていると共に、配線層３１の上面によって底面が形成された、開口部の面積が底面の面積よりも大となる円錐台状の凹部となっている。ビアホール３２ｘの開口部の径は、例えば１５０μｍ程度とすることができる。
【００３０】
ビアホール３２ｙは、絶縁層３４側に開口されていると共に、突起電極２３の上面によって底面が形成された、開口部の面積が底面の面積よりも大となる円錐台状の凹部となっている。ビアホール３２ｙの開口部の径は、例えば３０μｍ程度とすることができる。
【００３１】
配線層３３は、絶縁層３２上に形成されている。配線層３３は、ビアホール３２ｘの側壁及び配線層３１の上面に形成された第１ビア配線（貫通配線）、ビアホール３２ｙ内に充填された第２ビア配線（貫通配線）、及び絶縁層３２上に形成された配線パターンを含んでいる。
【００３２】
配線層３３は、ビアホール３２ｘの底部に露出した配線層３１、及びビアホール３２ｙの底部に露出した突起電極２３と電気的に接続されている。配線層３３の材料としては、例えば銅（Ｃｕ）を主成分として含む金属材料等を用いることができる。配線層３３を構成する配線パターンの厚さは、例えば１０〜２０μｍ程度とすることができる。
【００３３】
なお、例えば、絶縁層３２の厚さを１５０μｍ、配線層３１の厚さを１０μｍとすれば、ビアホール３２ｘの深さは１４０μｍとなり、第１ビア配線をビアホール３２ｘ内に充填することは困難である。そのため、第１ビア配線は、ビアホール３２ｘの側壁及び配線層３１の上面のみに膜状に形成され、ビアホール３２ｘ内に充填されてはいない。一方、例えば、絶縁層３２の厚さを１５０μｍ、半導体チップ２０の厚さ（突起電極２３の高さも含む）を１００μｍとすれば、ビアホール３２ｙの深さは５０μｍとなり、ビアホール３２ｘよりも大幅に浅い。そのため、第２ビア配線は、ビアホール３２ｙ内に充填されている。
【００３４】
絶縁層３４は、絶縁層３２上に、配線層３３を覆うように形成されている。絶縁層３４の材料としては、絶縁層３２と同様の絶縁性樹脂を用いることができる。絶縁層３４の厚さは、例えば１５〜３５μｍ程度とすることができる。絶縁層３４は、シリカ（ＳｉＯ２）等のフィラーを含有しても構わない。
【００３５】
配線層３５は、絶縁層３４上に形成されている。配線層３５は、絶縁層３４を貫通し配線層３３の上面を露出するビアホール３４ｘ内に充填されたビア配線、及び絶縁層３４上に形成された配線パターンを含んで構成されている。ビアホール３４ｘは、絶縁層３６側に開口されていると共に、配線層３３の上面によって底面が形成された、開口部の面積が底面の面積よりも大となる円錐台状の凹部となっている。又、この凹部内にビア配線が形成されている。
【００３６】
配線層３５は、ビアホール３４ｘの底部に露出した配線層３３と電気的に接続されている。配線層３５の材料としては、例えば銅（Ｃｕ）を主成分として含む金属材料等を用いることができる。配線層３５を構成する配線パターンの厚さは、例えば１０〜２０μｍ程度とすることができる。
【００３７】
絶縁層３６は、絶縁層３４上に、配線層３５を覆うように形成されている。絶縁層３６の材料としては、絶縁層３２と同様の絶縁性樹脂を用いることができる。絶縁層３６の厚さは、例えば１５〜３５μｍ程度とすることができる。絶縁層３６は、シリカ（ＳｉＯ２）等のフィラーを含有しても構わない。
【００３８】
配線層３７は、絶縁層３６上に形成されている。配線層３７は、絶縁層３６を貫通し配線層３５の上面を露出するビアホール３６ｘ内に充填されたビア配線、及び絶縁層３６上に形成された配線パターンを含んで構成されている。ビアホール３６ｘは、ソルダーレジスト層３８側に開口されていると共に、配線層３５の上面によって底面が形成された、開口部の面積が底面の面積よりも大となる円錐台状の凹部となっている。又、この凹部内にビア配線が形成されている。
【００３９】
配線層３７は、ビアホール３６ｘの底部に露出した配線層３５と電気的に接続されている。配線層３７の材料としては、例えば銅（Ｃｕ）を主成分として含む金属材料等を用いることができる。配線層３７を構成する配線パターンの厚さは、例えば１０〜２０μｍ程度とすることができる。
【００４０】
ソルダーレジスト層３８は、絶縁層３６上に、配線層３７を覆うように形成されている絶縁層である。ソルダーレジスト層３８の厚さは、例えば１５〜３５μｍ程度とすることができる。ソルダーレジスト層３８は、シリカ（ＳｉＯ２）等のフィラーを含有しても構わない。ソルダーレジスト層３８は開口部３８ｘを有し、開口部３８ｘの底部には配線層３７の一部が露出している。
【００４１】
開口部３８ｘの底部に露出する配線層３７は、半導体チップ４０と電気的に接続される電極パッドとして機能する。以降、開口部３８ｘの底部に露出する配線層３７を第２電極パッド３７と称する場合がある。第２電極パッド３７の平面形状は例えば円形であり、その直径は例えば１００〜３５０μｍ程度とすることができる。第２の電極パッド３７のピッチは、例えば４００〜５００μｍ程度とすることができる。
【００４２】
必要に応じ、第２電極パッド３７上に、金属層を形成してもよい。金属層の例としては、Ａｕ層や、Ｎｉ／Ａｕ層（Ｎｉ層とＡｕ層をこの順番で積層した金属層）、Ｎｉ／Ｐｄ／Ａｕ層（Ｎｉ層とＰｄ層とＡｕ層をこの順番で積層した金属層）等を挙げることができる。なお、ソルダーレジスト層を単に絶縁層と称する場合がある。
【００４３】
半導体チップ４０は、配線基板３０上に搭載されている。半導体チップ４０は、半導体基板４１と、電極パッド４２とを有する。半導体チップ４０の平面形状は例えば矩形状であり、その寸法は、例えば幅８ｍｍ（Ｘ方向）×奥行き８ｍｍ（Ｙ方向）×厚さ２００μｍ（Ｚ方向）程度とすることができる。
【００４４】
半導体基板４１は、例えばシリコン（Ｓｉ）を主成分とする基板に半導体集積回路（図示せず）が形成されたものである。電極パッド４２は、半導体基板４１の回路形成面側に形成されており、半導体集積回路（図示せず）と電気的に接続されている。電極パッド４２のピッチは、例えば１００μｍ程度とすることができる。
【００４５】
電極パッド４２の材料としては、例えばアルミニウム（Ａｌ）等を用いることができる。電極パッド４２の材料として、銅（Ｃｕ）とアルミニウム（Ａｌ）をこの順番で積層したもの、銅（Ｃｕ）とアルミニウム（Ａｌ）とシリコン（Ｓｉ）をこの順番で積層したもの等を用いても構わない。
【００４６】
半導体チップ４０は、ダイアタッチフィルム等の接着層４３を介して、ソルダーレジスト層３８上に固着されている。半導体チップ４０の電極パッド４２は、例えば金（Ａｕ）や銅（Ｃｕ）等からなる導電性の細線であるボンディングワイヤ４５を介して、配線基板３０の第２電極パッド３７に接合されている。
【００４７】
封止樹脂４９は、半導体チップ４０の回路形成面及び側面、並びにボンディングワイヤ４５を被覆するように形成されている。封止樹脂４９の材料としては、例えば熱硬化性のエポキシ系樹脂やポリイミド系樹脂等の絶縁性樹脂（モールド樹脂）を用いることができる。封止樹脂４９の材料は、シリカ（ＳｉＯ２）等のフィラーを含有しても構わない。封止樹脂４９の厚さは、例えば３００〜４００μｍ程度とすることができる。
【００４８】
なお、封止樹脂４９は、半導体チップ４０やボンディングワイヤ４５を外部からの応力や湿気、汚染物質等から守る機能と、半導体パッケージ１０の機械的強度を向上する機能を有する。しかし、半導体チップ４０を搭載したことにより、半導体パッケージ１０全体の機械的強度を向上できるため、必ずしも封止樹脂４９を設けなくてもよい。封止樹脂４９は、本発明に係る第２の封止絶縁層の代表的な一例である。
【００４９】
［第１の実施の形態に係る半導体パッケージの製造方法］
次に、第１の実施の形態に係る半導体パッケージの製造方法について説明する。図２〜図１２は、第１の実施の形態に係る半導体パッケージの製造工程を例示する図である。
【００５０】
まず、図２〜図１０に示す工程では、配線基板３０を作製する。最初に、図２に示す工程では、支持体５１を準備し、支持体５１の一方の面に、配線層３１に対応する開口部５２ｘを有するレジスト層５２を形成する。支持体５１としては、シリコン板、ガラス板、金属板、金属箔等を用いることができるが、本実施の形態では、支持体５１として銅箔を用いる。後述する図３に示す工程等において電解めっきを行う際の給電層として利用でき、後述する図１２に示す工程の後に容易にエッチングで除去可能だからである。支持体５１の厚さは、例えば３５〜１００μｍ程度とすることができる。
【００５１】
開口部５２ｘを有するレジスト層５２を形成するには、支持体５１の一方の面に、例えばエポキシ系樹脂やアクリル系樹脂等を含む感光性樹脂組成物からなる液状又はペースト状のレジストを塗布する。或いは、支持体５１の一方の面に、例えばエポキシ系樹脂やアクリル系樹脂等を含む感光性樹脂組成物からなるフィルム状のレジスト（例えば、ドライフィルムレジスト等）をラミネートする。
【００５２】
そして、塗布又はラミネートしたレジストを露光及び現像することで開口部５２ｘを形成する。これにより、開口部５２ｘを有するレジスト層５２が形成される。なお、予め開口部５２ｘを形成したフィルム状のレジストを支持体５１の一方の面にラミネートしても構わない。開口部５２ｘは、後述の図３に示す工程で形成される配線層３１に対応する位置に形成される。開口部５２ｘの平面形状は、例えば円形であり、その直径は例えば１００〜３５０μｍ程度とすることができる。
【００５３】
次に、図３に示す工程では、支持体５１をめっき給電層に利用する電解めっき法等により、支持体５１の一方の面の開口部５２ｘ内に、第１層３１ａ及び第２層３１ｂから構成される配線層３１を形成する。第１層３１ａは、例えば金（Ａｕ）膜、パラジウム（Ｐｄ）膜、ニッケル（Ｎｉ）膜をこの順番で順次積層した構造を有する。
【００５４】
よって、配線層３１を形成するには、まず、支持体５１をめっき給電層に利用する電解めっき法等により、金（Ａｕ）膜、パラジウム（Ｐｄ）膜、ニッケル（Ｎｉ）膜を順にめっきして第１層３１ａを形成する。続いて、支持体５１をめっき給電層に利用する電解めっき法等により、第１層３１ａ上に銅（Ｃｕ）等からなる第２層３１ｂを形成すればよい。なお、第１層３１ａは、金（Ａｕ）膜とニッケル（Ｎｉ）膜をこの順番で順次積層した構造としてもよい。
【００５５】
次に、図４に示す工程では、半導体チップ２０を準備する。そして、図３に示すレジスト層５２を除去した後、支持体５１の一方の面に、ダイアタッチフィルム等の接着層２４を介して、半導体チップ２０をフェイスアップの状態（回路形成面を上にした状態）で配置する。半導体チップ２０は、半導体基板２１と、電極パッド２２と、突起電極２３とを有し、電極パッド２２及び突起電極２３は半導体チップ２０の回路形成面側に形成されている。又、半導体チップ２０は、例えば１００μｍ程度に薄型化されている。
【００５６】
次に、図５に示す工程では、半導体チップ２０の回路形成面及び側面、並びに、配線層３１の上面及び側面を封止するように、支持体５１の一方の面に絶縁層３２を形成する。絶縁層３２の材料としては、例えばエポキシ系樹脂やフェノール系樹脂等を主成分とする熱硬化性の絶縁性樹脂を用いることができる。絶縁層３２の厚さは、例えば１５０μｍ程度とすることができる。絶縁層３２は、シリカ（ＳｉＯ２）等のフィラーを含有しても構わない。
【００５７】
絶縁層３２の材料として、例えば熱硬化性を有するフィルム状のエポキシ系樹脂やフェノール系樹脂等を主成分とする絶縁性樹脂を用いた場合には、以下のようにする。すなわち、半導体チップ２０の回路形成面及び側面、並びに、配線層３１の上面及び側面を封止するように、支持体５１の一方の面に半硬化状態のフィルム状の絶縁層３２をラミネートする。そして、ラミネートした絶縁層３２を押圧しつつ、絶縁層３２を硬化温度以上に加熱して硬化させる。なお、絶縁層３２を真空雰囲気中でラミネートすることにより、ボイドの巻き込みを防止できる。
【００５８】
絶縁層３２の材料として、例えば熱硬化性を有する液状又はペースト状のエポキシ系樹脂やフェノール系樹脂等を主成分とする絶縁性樹脂を用いた場合には、以下のようにする。すなわち、半導体チップ２０の回路形成面及び側面、並びに、配線層３１の上面及び側面を封止するように、支持体５１の一方の面に液状又はペースト状の絶縁層３２を例えばロールコート法等により塗布する。そして、塗布した絶縁層３２を硬化温度以上に加熱して硬化させる。
【００５９】
次に、図６に示す工程では、絶縁層３２に、絶縁層３２を貫通し配線層３１の上面を露出させるビアホール３２ｘを形成する。ビアホール３２ｘは、例えばＣＯ２レーザ等を用いたレーザ加工法により形成できる。レーザ加工法により形成したビアホール３２ｘは、絶縁層３４が形成される側に開口されていると共に、配線層３１の上面によって底面が形成された、開口部の面積が底面の面積よりも大となる円錐台状の凹部となる。ビアホール３２ｘの開口部の径は、例えば１５０μｍ程度とすることができる。
【００６０】
次に、図７に示す工程では、絶縁層３２に、絶縁層３２を貫通し突起電極２３の上面を露出するビアホール３２ｙを形成する。ビアホール３２ｙは、例えばＵＶレーザ等を用いたレーザ加工法により形成できる。レーザ加工法により形成したビアホール３２ｙは、絶縁層３４が形成される側に開口されていると共に、突起電極２３の上面によって底面が形成された、開口部の面積が底面の面積よりも大となる円錐台状の凹部となる。ビアホール３２ｙの開口部の径は、例えば３０μｍ程度とすることができる。
【００６１】
なお、ビアホール３２ｘ及びビアホール３２ｙをレーザ加工法により形成した場合には、図７に示す工程後にデスミア処理を行うことが好ましい。ビアホール３２ｘの底部に露出する配線層３１の上面、及びビアホール３２ｙの底部に露出する突起電極２３の上面に付着した絶縁層３２の樹脂残渣を除去するためである。
【００６２】
次に、図８に示す工程では、絶縁層３２上に配線層３３を形成する。配線層３３は、ビアホール３２ｘの側壁及び配線層３１の上面に形成された第１ビア配線、ビアホール３２ｙ内に充填された第２ビア配線、及び絶縁層３２上に形成された配線パターンを含んでいる。配線層３３は、ビアホール３２ｘの底部に露出した配線層３１、及びビアホール３２ｙの底部に露出した突起電極２３と電気的に接続される。
【００６３】
配線層３３の材料としては、例えば銅（Ｃｕ）を主成分として含む金属材料等を用いることができる。配線層３３を構成する配線パターンの厚さは、例えば１０〜２０μｍ程度とすることができる。なお、前述の理由により、第１ビア配線はビアホール３２ｘ内に充填されてはいないが、第２ビア配線はビアホール３２ｙ内に充填されている。
【００６４】
配線層３３は、セミアディティブ法やサブトラクティブ法等の各種の配線形成方法を用いて形成できるが、一例としてセミアディティブ法を用いて配線層３３を形成する方法を以下に示す。
【００６５】
まず、ビアホール３２ｘの内部に露出した配線層３１の上面及びビアホール３２ｙの内部に露出した突起電極２３の上面、並びに、ビアホール３２ｘの側壁及びビアホール３２ｙの側壁を含む絶縁層３２上にシード層（図示せず）を形成する。例えば、無電解めっき法又はスパッタ法により、銅（Ｃｕ）を主成分として含む金属材料等からなるシード層（図示せず）を形成できる。次に、シード層上に配線層３３に対応する開口部を備えたレジスト層（図示せず）を形成する。
【００６６】
そして、シード層を給電層に利用した電解めっき法により、レジスト層の開口部に銅（Ｃｕ）を主成分として含む金属材料等からなる配線層（図示せず）を形成する。続いて、レジスト層を除去した後に、配線層をマスクにして、配線層に覆われていない部分のシード層をエッチングにより除去する。これにより、ビアホール３２ｘの側壁及び配線層３１の上面に形成された第１ビア配線、ビアホール３２ｙ内に充填された第２ビア配線、及び絶縁層３２上に形成された配線パターンを含む配線層３３が形成される。
【００６７】
次に、図９に示す工程では、上記と同様な工程を繰り返すことにより、絶縁層３２上に、絶縁層３４、配線層３５、絶縁層３６、配線層３７を積層する。すなわち、絶縁層３２上に配線層３３を被覆する絶縁層３４を形成した後に、絶縁層３４を貫通し配線層３３の上面を露出するビアホール３４ｘを形成する。絶縁層３４の材料としては、絶縁層３２と同様の絶縁性樹脂を用いることができる。絶縁層３４の厚さは、例えば１５〜３５μｍ程度とすることができる。絶縁層３４は、シリカ（ＳｉＯ２）等のフィラーを含有しても構わない。
【００６８】
更に、絶縁層３４上に、ビアホール３４ｘを介して配線層３３に接続される配線層３５を形成する。配線層３５は、ビアホール３４ｘ内を充填するビア配線、及び絶縁層３４上に形成された配線パターンを含んで構成されている。配線層３５は、ビアホール３４ｘの底部に露出した配線層３３と電気的に接続される。配線層３５の材料としては、例えば銅（Ｃｕ）を主成分として含む金属材料等を用いることができる。配線層３５は、例えばセミアディティブ法により形成される。配線層３５を構成する配線パターンの厚さは、例えば１０〜２０μｍ程度とすることができる。
【００６９】
更に、絶縁層３４上に配線層３５を被覆する絶縁層３６を形成した後に、絶縁層３６を貫通し配線層３５の上面を露出するビアホール３６ｘを形成する。絶縁層３６の材料としては、絶縁層３４と同様の絶縁性樹脂を用いることができる。絶縁層３６の厚さは、例えば１５〜３５μｍ程度とすることができる。絶縁層３６は、シリカ（ＳｉＯ２）等のフィラーを含有しても構わない。
【００７０】
更に、絶縁層３６上に、ビアホール３６ｘを介して配線層３５に接続される配線層３７を形成する。配線層３７は、ビアホール３６ｘ内を充填するビア配線、及び絶縁層３６上に形成された配線パターンを含んで構成されている。配線層３７は、ビアホール３６ｘの底部に露出した配線層３５と電気的に接続される。配線層３７の材料としては、例えば銅（Ｃｕ）を主成分として含む金属材料等を用いることができる。配線層３７は、例えばセミアディティブ法により形成される。配線層３７を構成する配線パターンの厚さは、例えば１０〜２０μｍ程度とすることができる。
【００７１】
このようにして、支持体５１の一方の面に所定のビルドアップ配線層が形成される。本実施の形態では、３層のビルドアップ配線層（配線層３３、配線層３５、及び配線層３７）を形成したが、ｎ層（ｎは１以上の整数）のビルドアップ配線層を形成してもよい。
【００７２】
次に、図１０に示す工程では、絶縁層３６上に、配線層３７の一部を露出する開口部３８ｘを有するソルダーレジスト層３８を形成し、配線基板３０を作製する。ソルダーレジスト層３８は、例えば液状又はペースト状の感光性のエポキシ系やアクリル系の絶縁性樹脂を、配線層３７を被覆するように絶縁層３６上にスクリーン印刷法、ロールコート法、又は、スピンコート法等で塗布することにより形成できる。或いは、例えばフィルム状の感光性のエポキシ系やアクリル系の絶縁性樹脂を、配線層３７を被覆するように絶縁層３６上にラミネートすることにより形成してもよい。
【００７３】
開口部３８ｘは、塗布又はラミネートした絶縁性樹脂を露光及び現像することすることにより形成できる（フォトリソグラフィ法）。予め開口部３８ｘを形成したフィルム状の絶縁性樹脂を、配線層３７を被覆するように絶縁層３６上にラミネートしても構わない。なお、ソルダーレジスト層３８の材料として、非感光性の絶縁性樹脂を用いてもよい。この場合には、絶縁層３６上にソルダーレジスト層３８を形成して硬化させた後、例えばＣＯ２レーザ等を用いたレーザ加工法や、アルミナ砥粒等の研磨剤を用いたブラスト処理により開口部３８ｘを形成すればよい。
【００７４】
必要に応じ、開口部３８ｘの底部に露出する配線層３７上に、例えば無電解めっき法等により金属層を形成してもよい。金属層の例としては、Ａｕ層や、Ｎｉ／Ａｕ層（Ｎｉ層とＡｕ層をこの順番で積層した金属層）、Ｎｉ／Ｐｄ／Ａｕ層（Ｎｉ層とＰｄ層とＡｕ層をこの順番で積層した金属層）等を挙げることができる。
【００７５】
次に、図１１に示す工程では、半導体チップ４０を準備する。そして、ソルダーレジスト層３８上に、ダイアタッチフィルム等の接着層４３を介して、半導体チップ４０をフェイスアップの状態（回路形成面を上にした状態）で配置する。そして、半導体チップ４０の電極パッド４２を、例えば金（Ａｕ）や銅（Ｃｕ）等からなる導電性の細線であるボンディングワイヤ４５を介して、第２電極パッド３７に接合する。半導体チップ４０は、半導体基板４１と、電極パッド４２とを有し、電極パッド４２は半導体チップ４０の回路形成面側に形成されている。又、半導体チップ４０は、例えば２００μｍ程度に薄型化されている。
【００７６】
次に、図１２に示す工程では、半導体チップ４０の回路形成面及び側面、並びにボンディングワイヤ４５を被覆するように封止樹脂４９を形成する。封止樹脂４９は、例えば、トランスファーモールド法等により形成できる。封止樹脂４９の材料としては、例えば熱硬化性のエポキシ系樹脂やポリイミド系樹脂等の絶縁性樹脂（モールド樹脂）を用いることができる。封止樹脂４９の材料は、シリカ（ＳｉＯ２）等のフィラーを含有しても構わない。封止樹脂４９の厚さは、例えば３００〜４００μｍ程度とすることができる。
【００７７】
次に、図１２に示す工程の後（図示せず）、図１２に示す支持体５１を除去することにより、図１に示す半導体パッケージ１０が完成する。銅箔から構成されている支持体５１は、例えば塩化第二鉄水溶液や塩化第二銅水溶液、過硫酸アンモニウム水溶液、塩化アンモニウム銅水溶液、過酸化水素水・硫酸系のエッチング液等を用いたウェットエッチングにより除去できる。この際、絶縁層３２から露出する配線層３１の最表層は金（Ａｕ）膜等であり、絶縁層３２から露出する半導体チップ２０の裏面には接着層２４が貼り付けられているため、銅箔から構成されている支持体５１のみを選択的にエッチングできる。
【００７８】
なお、支持体５１を除去した後、プラズマ処理等により、半導体チップ２０の裏面に貼り付けられている接着層２４を除去し、半導体チップ２０の裏面を絶縁層３２から露出させてもよい。
【００７９】
半導体パッケージ１０は、一方の側に半導体チップ２０を有し、他方の側に半導体チップ４０を有する。半導体チップ２０及び４０が、例えば、それぞれシリコン（Ｓｉ）を主成分とする場合、その熱膨張係数は３．４ｐｐｍ／℃程度、ヤング率は２００ＧＰａ程度である。
【００８０】
つまり、半導体パッケージ１０は、熱膨張係数が小さくヤング率の高い部材がおおよそ上下対称に配置された構造であり、上下方向で物性値（熱膨張係数やヤング率）のバランスがとれている。これにより、従来の半導体パッケージの問題点であった、半導体チップが内蔵されている側は熱応力等により変形し難いが、半導体チップが内蔵されていない側は熱応力等により変形し易いという現象が生じ難い。従って、図１２に示す工程の後に支持体５１を除去しても、大きな反りが生ることはない。
【００８１】
なお、図２〜図１２では、支持体５１上に１個の半導体パッケージ１０を作製する例を示した。しかし、支持体５１上に複数の半導体パッケージ１０となる部材を作製し、支持体５１を除去後、該部材を切断して個片化し、複数の半導体パッケージ１０を得るような工程としても構わない。又、個片化の際に、複数の半導体チップ２０及び４０を有するように切断しても構わない。その場合には、複数の半導体チップ２０及び４０を有する半導体パッケージが作製される。
【００８２】
このように、第１の実施の形態に係る半導体パッケージは、熱膨張係数が小さくヤング率の高い部材がおおよそ上下対称に配置された構造であり、上下方向で物性値（熱膨張係数やヤング率）のバランスがとれている。これにより、熱応力等により発生する反りを低減できる。
【００８３】
又、熱膨張係数が小さくヤング率の高い部材がおおよそ上下対称に配置されているため、半導体パッケージ全体の機械的強度を向上できる。
【００８４】
又、第１の実施の形態に係る半導体パッケージ１０の製造方法は、支持体５１を除去する前に、半導体チップ２０の反対側となる配線基板３０のソルダーレジスト層３８上に半導体チップ４０を搭載している。そのため、剛性の高い半導体チップ２０と剛性の高い半導体チップ４０が上下対称に配置された構造となり、上下方向で物性値（熱膨張係数やヤング率）のバランスがとれる。その結果、支持体５１を除去する際に配線基板３０が大きく反ることを防止できる。
【００８５】
なお、配線基板上に半導体チップをボンディングワイヤを介して接続する際には、配線基板上に半導体チップをフリップチップ接続する際のように加熱する必要がない。そのため、配線基板上に半導体チップをボンディングワイヤを介して接続する方法は、配線基板の反りや歪みの低減に有利である。
【００８６】
〈第１の実施の形態の変形例１〉
第１の実施の形態の変形例１では、半導体パッケージの第１の実施の形態とは異なる製造方法の例を示す。なお、第１の実施の形態の変形例１において、既に説明した実施の形態と同一構成部品についての説明は省略する。
【００８７】
図１３及び図１４は、第１の実施の形態に係る半導体パッケージの他の製造工程を例示する図である。
【００８８】
まず、図１３に示す工程では、支持体５１１及び５１２を接着剤等により上下に張り合わせた支持体５５を準備する。支持体５１１及び５１２としては、シリコン板、ガラス板、金属板、金属箔等を用いることができるが、本実施の形態では、支持体５１１及び５１２として銅箔を用いる。支持体５１１及び５１２のそれぞれの厚さは、例えば３５〜１００μｍ程度とすることができる。
【００８９】
次に、図１４に示す工程では、第１の実施の形態の図２〜図１２と同様の工程を実行し、支持体５１１の上面に半導体パッケージ１０に対応する構造体を作製する。又、支持体５１２の下面に半導体パッケージ１０に対応する構造体を作製する。
【００９０】
次に、図１４に示す工程の後（図示せず）、接着剤等を剥離して支持体５５を支持体５１１と支持体５１２に分離することにより、図１２に相当する構造体が２つ作製される。その後、２つの図１２に相当する構造体から支持体５１１又は支持体５１２を除去することにより、２つの半導体パッケージ１０を形成できる。
【００９１】
このように、支持体５１１及び５１２を上下に張り合わせた支持体５５を準備し、支持体５１１の上面及び支持体５１２の下面に配線基板３０等を同時に形成する。その後、支持体５５を支持体５１１と支持体５１２に分離し、支持体５１１及び５１２を除去することにより、１連の製造工程で２つの半導体パッケージ１０を形成できる。
【００９２】
〈第１の実施の形態の変形例２〉
第１の実施の形態の変形例２では、配線基板上に半導体チップをフリップチップ接続する例を示す。なお、第１の実施の形態の変形例２において、既に説明した実施の形態と同一構成部品についての説明は省略する。
【００９３】
図１５は、第１の実施の形態の変形例２に係る半導体パッケージを例示する断面図である。図１５を参照するに、半導体パッケージ１０Ａは、配線基板３０にボンディングワイヤ４５を介して接続された半導体チップ４０が、配線基板３０にフリップチップ接続された半導体チップ６０に置換された点が、半導体パッケージ１０（図１参照）と相違する。
【００９４】
半導体チップ６０は、半導体基板６１と、電極パッド６２とを有する。半導体基板６１及び電極パッド６２については、半導体チップ４０の半導体基板４１及び電極パッド４２と同様であるため、その説明は省略する。半導体チップ４０とは異なり、半導体チップ６０はフェイスダウンの状態（回路形成面を下にした状態）で、配線基板３０に搭載されている。具体的には、半導体チップ６０の電極パッド６２は、接合部６５を介して、配線基板３０の第２電極パッド３７と電気的に接続されている。
【００９５】
接合部６５としては、例えば、はんだボール等を用いることができる。はんだボールの材料としては、例えばＰｂを含む合金、ＳｎとＣｕの合金、ＳｎとＳｂの合金、ＳｎとＡｇの合金、ＳｎとＡｇとＣｕの合金等を用いることができる。 半導体チップ６０は、封止樹脂４９により封止されている。放熱性を向上するため、半導体チップ６０の裏面を封止樹脂４９から露出させてもよい。但し、第１の実施の形態と同様の理由により、必ずしも封止樹脂４９を設けなくてもよい。なお、半導体チップ６０と配線基板３０との間に、アンダーフィル樹脂を設けてもよい。
【００９６】
このように、配線基板上に半導体チップをフリップチップ接続しても、第１の実施の形態と同様の効果を奏する。
【００９７】
〈第１の実施の形態の変形例３〉
第１の実施の形態の変形例３では、配線基板上に半導体チップを異方性導電フィルムを用いて接続する例を示す。なお、第１の実施の形態の変形例３において、既に説明した実施の形態と同一構成部品についての説明は省略する。
【００９８】
図１６は、第１の実施の形態の変形例３に係る半導体パッケージを例示する断面図である。図１６を参照するに、半導体パッケージ１０Ｂは、配線基板３０にボンディングワイヤ４５を介して接続された半導体チップ４０が、配線基板３０に異方性導電フィルムを用いて接続された半導体チップ６０に置換された点が、半導体パッケージ１０（図１参照）と相違する。
【００９９】
半導体チップ４０とは異なり、半導体チップ６０はフェイスダウンの状態（回路形成面を下にした状態）で、配線基板３０に搭載されている。具体的には、半導体チップ６０の電極パッド６２には、例えば円柱形状の銅ポスト等の突起電極６３が形成されている。そして、突起電極６３は、異方性導電フィルム６９を介して、配線基板３０の第２電極パッド３７と電気的に接続されている。
【０１００】
異方性導電フィルム６９としては、例えば、ニッケル（Ｎｉ）や金（Ａｕ）、銀（Ａｇ）等の導電粒子を分散させた半硬化状態の樹脂フィルム（エポキシ系等の熱硬化性樹脂）を用いることができる。
【０１０１】
半導体チップ６０は、封止樹脂４９により封止されている。放熱性を向上するため、半導体チップ６０の裏面を封止樹脂４９から露出させてもよい。但し、第１の実施の形態と同様の理由により、必ずしも封止樹脂４９を設けなくてもよい。
【０１０２】
異方性導電フィルム６９を用いて半導体チップ６０の突起電極６３を配線基板３０の第２電極パッド３７と電気的に接続する方法を以下に示す。まず、配線基板３０のソルダーレジスト層３８上に、第２電極パッド３７を被覆するように、半硬化状態の異方性導電フィルム６９を貼着する（仮貼り付け）。
【０１０３】
次に、半導体チップ６０を準備する。そして、半導体チップ６０の突起電極６３を配線基板３０の第２電極パッド３７に位置合わせし、半導体チップ６０の突起電極６３と配線基板３０の第２電極パッド３７とが異方性導電フィルム６９を介して対向する位置に来るように配置する。半導体チップ６０の突起電極６３と配線基板３０の第２電極パッド３７との位置合わせは、例えば、ボンディングツール等により行うことができる。
【０１０４】
次に、ボンディングツール等により、半導体チップ６０を異方性導電フィルム６９に対して押圧する。この際、ボンディングツール等により、半導体チップ６０を加熱しながら異方性導電フィルム６９に対する押圧を行い、半硬化状態の異方性導電フィルム６９を硬化させる。
【０１０５】
この際、異方性導電フィルム６９は、半導体チップ６０の突起電極６３と配線基板３０の第２電極パッド３７に挟持され圧縮される。そのため、異方性導電フィルム６９中に分散された導電粒子が相互に接触し、半導体チップ６０の突起電極６３と配線基板３０の第２電極パッド３７とが導電粒子を介して電気的に接続される。
【０１０６】
このように、配線基板上に半導体チップを異方性導電フィルムを用いて接続しても、第１の実施の形態と同様の効果を奏する。
【０１０７】
〈第１の実施の形態の変形例４〉
第１の実施の形態の変形例４では、配線基板上に半導体チップをフリップチップ接続し、更にその上に他の半導体チップをフリップチップ接続する例を示す。なお、第１の実施の形態の変形例４において、既に説明した実施の形態と同一構成部品についての説明は省略する。
【０１０８】
図１７は、第１の実施の形態の変形例４に係る半導体パッケージを例示する断面図である。図１７を参照するに、半導体パッケージ１０Ｃは、配線基板３０にボンディングワイヤ４５を介して接続された半導体チップ４０が、配線基板３０にフリップチップ接続された半導体チップ７０及び８０に置換された点が、半導体パッケージ１０（図１参照）と相違する。
【０１０９】
半導体チップ７０は、半導体基板７１と、電極パッド７２及び７４と、貫通電極７３とを有する。半導体基板７１の一方の側に電極パッド７２が設けられ、他方の側に電極パッド７４が設けられている。電極パッド７２と電極パッド７４とは貫通電極７３を介して電気的に接続されている。
【０１１０】
半導体基板７１並びに電極パッド７２及び７４の詳細については、半導体チップ４０の半導体基板４１及び電極パッド４２と同様であるため、その説明は省略する。貫通電極７３の材料としては、例えば銅（Ｃｕ）を主成分として含む金属材料等を用いることができる。
【０１１１】
半導体チップ８０は、半導体基板８１と、電極パッド８２とを有する。半導体基板８１及び電極パッド８２については、半導体チップ４０の半導体基板４１及び電極パッド４２と同様であるため、その説明は省略する。
【０１１２】
半導体チップ４０とは異なり、半導体チップ７０はフェイスダウンの状態（回路形成面を下にした状態）で、配線基板３０に搭載されている。具体的には、半導体チップ７０の電極パッド７２は、はんだボール等の接合部６５を介して、配線基板３０の第２電極パッド３７と電気的に接続されている。なお、電極パッド７２は、半導体チップ７０の半導体集積回路（図示せず）と電気的に接続されている。
【０１１３】
半導体チップ８０の電極パッド８２は、接合部７５を介して、半導体チップ７０の電極パッド７４と電気的に接続されている。接合部７５としては、接合部６５と同様に、はんだボール等を用いることができる。
【０１１４】
半導体チップ７０及び８０は、封止樹脂４９により封止されている。放熱性を向上するため、半導体チップ８０の裏面を封止樹脂４９から露出させてもよい。但し、第１の実施の形態と同様の理由により、必ずしも封止樹脂４９を設けなくてもよい。
【０１１５】
このように、配線基板上にフリップチップ接続等により複数の半導体チップを積層しても、第１の実施の形態と同様の効果を奏する。
【０１１６】
〈第１の実施の形態の変形例５〉
第１の実施の形態の変形例５では、配線基板上に、半導体集積回路が形成されていない板状体を搭載する例を示す。なお、第１の実施の形態の変形例５において、既に説明した実施の形態と同一構成部品についての説明は省略する。
【０１１７】
図１８は、第１の実施の形態の変形例５に係る半導体パッケージを例示する断面図である。図１８を参照するに、半導体パッケージ１０Ｄは、配線基板３０にボンディングワイヤ４５を介して接続された半導体チップ４０が、配線基板３０に搭載された板状体９０に置換された点が、半導体パッケージ１０（図１参照）と相違する。
【０１１８】
板状体９０は、配線基板３０のソルダーレジスト層３８上に搭載され、封止樹脂４９により封止されている。封止樹脂４９には、第２電極パッド３７を露出する貫通孔４９ｘが形成されている。第２電極パッド３７を露出する貫通孔４９ｘを形成することにより、封止樹脂４９上に貫通孔４９ｘを介して第２電極パッド３７と電気的に接続する半導体チップや電子部品（コンデンサ等）等を更に搭載することが可能となる。
【０１１９】
貫通孔４９ｘの平面形状は例えば円形であり、その直径は例えば１００〜３５０μｍ程度とすることができる。貫通孔４９ｘは、例えば、貫通孔に対応した突起部を有する金型によるトランスファーモールド法や、レーザ加工法、ブラスト処理等により形成できる。
【０１２０】
但し、第１の実施の形態と同様の理由により、必ずしも封止樹脂４９を設けなくてもよい。板状体９０としては、例えば、半導体集積回路が形成されていない板状のシリコンやガラス、セラミック等の無機材料を用いることが好ましい。
【０１２１】
例えば、板状体９０としてガラスの一種である硼珪酸ガラスを用いた場合の熱膨張係数は３ｐｐｍ／℃程度である。又、板状体９０としてセラミックの一種であるムライトを用いた場合の熱膨張係数（ＣＴＥ）は４．５ｐｐｍ／℃程度、アルミナを用いた場合の熱膨張係数（ＣＴＥ）は６〜７ｐｐｍ／℃程度である。
【０１２２】
板状体９０の厚さは、例えば、２００μｍ程度とすることができる。なお、図１８の例では、ソルダーレジスト層３８上の一部の領域に板状体９０を搭載しているが、ソルダーレジスト層３８上の全面に板状体９０を搭載してもよい。この場合には、板状体９０及び封止樹脂４９に第２電極パッド３７を露出する貫通孔を形成すればよい。
【０１２３】
このように、配線基板３０上に、半導体チップに代えて、半導体チップと熱膨張係数の近い部材（板状体）を搭載しても第１の実施の形態と同様の効果を奏する。
【０１２４】
なお、封止樹脂４９上に半導体チップや電子部品（コンデンサ等）等を更に搭載しない場合には、開口部３８ｘ及び貫通孔４９ｘは設けなくてよい。
【０１２５】
〈第１の実施の形態の変形例６〉
第１の実施の形態の変形例６では、配線基板上に半導体チップをフリップチップ接続して封止樹脂で封止し、封止樹脂に貫通孔を設ける例を示す。なお、第１の実施の形態の変形例６において、既に説明した実施の形態と同一構成部品についての説明は省略する。
【０１２６】
図１９は、第１の実施の形態の変形例６に係る半導体パッケージを例示する断面図である。図１９を参照するに、半導体パッケージ１０Ｅは、配線基板３０にボンディングワイヤ４５を介して接続された半導体チップ４０が、配線基板３０にフリップチップ接続された半導体チップ６０に置換され、更に封止樹脂４９に貫通孔４９ｘが設けられた点が、半導体パッケージ１０（図１参照）と相違する。
【０１２７】
半導体チップ６０はフェイスダウンの状態（回路形成面を下にした状態）で、配線基板３０に搭載されている。具体的には、半導体チップ６０の電極パッド６２は、接合部６５を介して、配線基板３０の第２電極パッド３７と電気的に接続されている。半導体チップ６０は、封止樹脂４９により封止されている。放熱性を向上するため、半導体チップ６０の裏面を封止樹脂４９から露出させてもよい。
【０１２８】
封止樹脂４９には貫通孔４９ｘが設けられている。貫通孔４９ｘはソルダーレジスト層３８も貫通し、貫通孔４９ｘ内には配線層３７の一部が露出している。貫通孔４９ｘ内に露出する配線層３７は、封止樹脂４９上に半導体チップや電子部品（コンデンサ等）等を更に搭載する際の電極パッドとして機能する。
【０１２９】
なお、封止樹脂４９に代えてアンダーフィル樹脂を設けてもよい。この場合には、配線層３７の電極パッドとなる部分を露出するようにアンダーフィル樹脂を設けることができる。
【０１３０】
このように、配線基板上に半導体チップをフリップチップ接続して封止樹脂で封止し、封止樹脂に貫通孔を設けることにより、第１の実施の形態の効果に加えて、更に以下の効果を奏する。すなわち、封止樹脂４９上に貫通孔４９ｘを介して配線層３７と電気的に接続する半導体チップや電子部品（コンデンサ等）等を更に搭載することが可能となる。
【０１３１】
〈第１の実施の形態の変形例７〉
第１の実施の形態の変形例７では、配線基板上に半導体チップをフリップチップ接続してアンダーフィル樹脂で封止する例を示す。なお、第１の実施の形態の変形例７において、既に説明した実施の形態と同一構成部品についての説明は省略する。
【０１３２】
図２０は、第１の実施の形態の変形例７に係る半導体パッケージを例示する断面図である。図２０を参照するに、半導体パッケージ１０Ｆは、封止樹脂４９がアンダーフィル樹脂７９に置換された点が、半導体パッケージ１０Ａ（図１５参照）と相違する。
【０１３３】
アンダーフィル樹脂７９は、半導体チップ６０と配線基板３０との間に充填され、半導体チップ６０の側面の一部を覆うように形成されている。アンダーフィル樹脂７９としては、例えば、エポキシ系樹脂等の絶縁性樹脂を用いることができる。アンダーフィル樹脂７９は、本発明に係る第２の封止絶縁層の代表的な一例である。
【０１３４】
アンダーフィル樹脂７９は、配線基板３０上に半導体チップ６０をフリップチップ接続した後、半導体チップ６０と配線基板３０との間にエポキシ系樹脂等の絶縁性樹脂を充填し硬化させることで形成できる。又は、配線基板３０上に半硬化状態のフィルム状絶縁性樹脂を載置し、半導体チップ６０をフィルム状絶縁性樹脂を介してフリップチップ接続し、フィルム状絶縁性樹脂を硬化させることで形成してもよい。
【０１３５】
このように、封止樹脂に代えてアンダーフィル樹脂を用いても、第１の実施の形態と同様の効果を奏する。
【０１３６】
以上、好ましい実施の形態及びその変形例について詳説したが、上述した実施の形態及びその変形例に制限されることはなく、特許請求の範囲に記載された範囲を逸脱することなく、上述した実施の形態及びその変形例に種々の変形及び置換を加えることができる。
【０１３７】
例えば、上述した実施の形態及びその変形例では、配線基板３０の最外の絶縁層３２に半導体チップ２０を内蔵する例を示したが、半導体チップ２０を他の絶縁層に内蔵しても構わない。但し、半導体パッケージ１０の上下方向（厚さ方向）の物性値（熱膨張係数やヤング率）のバランスを考慮して、半導体チップ２０を内蔵する絶縁層を決定する必要がある。
【符号の説明】
【０１３８】
１０、１０Ａ、１０Ｂ、１０Ｃ、１０Ｄ、１０Ｅ、１０Ｆ 半導体パッケージ
２０、４０、６０、７０、８０ 半導体チップ
２１、４１、６１、７１、８１ 半導体基板
２２、４２、６２、７２、７４、８２ 電極パッド
２３、６３ 突起電極
２４、４３ 接着層
３０ 配線基板
３１ 配線層
３１ａ 第１層
３１ｂ 第２層
３２ 絶縁層
３２ｘ、３２ｙ、３４ｘ、３６ｘ ビアホール
３３ 配線層
３４ 絶縁層
３５ 配線層
３６ 絶縁層
３７ 配線層
３８ ソルダーレジスト層
３８ｘ、５２ｘ 開口部
４５ ボンディングワイヤ
４９ 封止樹脂
４９ｘ 貫通孔
５１、５１１、５１２、５５ 支持体
５２ レジスト層
６５、７５ 接合部
６９ 異方性導電フィルム
７３ 貫通電極
７９ アンダーフィル樹脂
９０ 板状体
【技術分野】
【０００１】
本発明は、半導体チップを内蔵する半導体パッケージ及びその製造方法に関する。
【背景技術】
【０００２】
従来より、半導体チップを内蔵する半導体パッケージが提案されている。このような半導体パッケージは、例えば、半導体チップの回路形成面及び側面を封止する第１絶縁層、第１絶縁層上に積層され半導体チップの電極パッドと電気的に接続された第１配線層、第１配線層上に更に積層された他の絶縁層や配線層等を有する。
【０００３】
上記半導体パッケージは、例えば、以下のような製造工程により製造できる。まず、支持体上に半導体チップを配置し、半導体チップの回路形成面及び側面を封止するように第１絶縁層を形成する。そして、第１絶縁層に半導体チップの電極パッドを露出するビアホールを形成し、第１絶縁層上にビアホールを介して半導体チップの電極パッドと電気的に接続された第１配線層を形成する。更に、第１配線層上に他の絶縁層や配線層等を積層する。その後、支持体を除去することにより、上記半導体パッケージが完成する。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００８−３０６０７１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、上記半導体パッケージは、厚さ方向の一方の側に配置された第１絶縁層のみに半導体チップが内蔵されており、他方の側は絶縁層と配線層の積層体から構成され半導体チップは内蔵されていない。このような構造から、従来の半導体パッケージでは反りの問題が発生していた。
【０００６】
より詳しく説明すると、半導体チップがシリコンを主成分とする場合、その熱膨張係数は３．４ｐｐｍ／℃程度、ヤング率は２００ＧＰａ程度である。一方、第１絶縁層や他の絶縁層がエポキシ系樹脂を主成分とする場合、その熱膨張係数は８〜１５０ｐｐｍ／℃程度であり、ヤング率は０．０３〜１３ＧＰａ程度である。このような物性値（熱膨張係数やヤング率）の相違により、半導体チップが内蔵されている第１絶縁層側（半導体パッケージの一方の側）は熱応力等により変形し難いが、半導体チップが内蔵されていない半導体パッケージの他方の側は熱応力等により変形し易い。
【０００７】
その結果、室温（例えば、２０〜３０℃程度）では半導体チップが内蔵されている第１絶縁層側が凸となる傾向の反りが発生し、高温（例えば、２００〜３００℃程度）では半導体チップが内蔵されている第１絶縁層側が凹となる傾向の反りが発生する。
【０００８】
上記半導体パッケージの製造工程では、剛性の高い支持体上に半導体チップや第１絶縁層、第１配線層等を形成するため、支持体を除去する前は、このような反りはほとんど発生しない。しかしながら、支持体を除去すると、上下方向（厚さ方向）での物性値（熱膨張係数やヤング率）のバランスが崩れるため、反りが発生することとなる。
【０００９】
本発明は、上記の点に鑑みてなされたものであり、反りを低減可能な半導体パッケージ、及びその製造方法を提供することを課題とする。
【課題を解決するための手段】
【００１０】
本半導体パッケージは、第１の半導体チップの回路形成面及び側面を封止する第１の封止絶縁層と、前記第１の封止絶縁層の前記回路形成面側の面である第１面に積層された配線層及び絶縁層と、前記絶縁層上に搭載された第２の半導体チップと、前記第２の半導体チップを封止するように前記絶縁層上に形成された第２の封止絶縁層と、を有することを要件とする。
【００１１】
本半導体パッケージの製造方法は、支持体の一方の面に第１の半導体チップを回路形成面を上にして配置する第１の半導体チップ配置工程と、前記第１の半導体チップの回路形成面及び側面を封止するように、前記支持体の一方の面に第１の封止絶縁層を形成する第１の封止絶縁層形成工程と、前記第１の封止絶縁層の前記回路形成面側の面である第１面に、配線層及び絶縁層を交互に積層する積層工程と、前記絶縁層上に第２の半導体チップを搭載する第２の半導体チップ搭載工程と、前記第２の半導体チップを封止するように前記絶縁層上に第２の封止絶縁層を形成する第２の封止絶縁層形成工程と、を有することを要件とする。
【発明の効果】
【００１２】
開示の技術によれば、反りを低減可能な半導体パッケージ、及びその製造方法を提供できる。
【図面の簡単な説明】
【００１３】
【図１】第１の実施の形態に係る半導体パッケージを例示する断面図である。
【図２】第１の実施の形態に係る半導体パッケージの製造工程を例示する図（その１）である。
【図３】第１の実施の形態に係る半導体パッケージの製造工程を例示する図（その２）である。
【図４】第１の実施の形態に係る半導体パッケージの製造工程を例示する図（その３）である。
【図５】第１の実施の形態に係る半導体パッケージの製造工程を例示する図（その４）である。
【図６】第１の実施の形態に係る半導体パッケージの製造工程を例示する図（その５）である。
【図７】第１の実施の形態に係る半導体パッケージの製造工程を例示する図（その６）である。
【図８】第１の実施の形態に係る半導体パッケージの製造工程を例示する図（その７）である。
【図９】第１の実施の形態に係る半導体パッケージの製造工程を例示する図（その８）である。
【図１０】第１の実施の形態に係る半導体パッケージの製造工程を例示する図（その９）である。
【図１１】第１の実施の形態に係る半導体パッケージの製造工程を例示する図（その１０）である。
【図１２】第１の実施の形態に係る半導体パッケージの製造工程を例示する図（その１１）である。
【図１３】第１の実施の形態に係る半導体パッケージの他の製造工程を例示する図（その１）である。
【図１４】第１の実施の形態に係る半導体パッケージの他の製造工程を例示する図（その２）である。
【図１５】第１の実施の形態の変形例２に係る半導体パッケージを例示する断面図である。
【図１６】第１の実施の形態の変形例３に係る半導体パッケージを例示する断面図である。
【図１７】第１の実施の形態の変形例４に係る半導体パッケージを例示する断面図である。
【図１８】第１の実施の形態の変形例５に係る半導体パッケージを例示する断面図である。
【図１９】第１の実施の形態の変形例６に係る半導体パッケージを例示する断面図である。
【図２０】第１の実施の形態の変形例７に係る半導体パッケージを例示する断面図である。
【発明を実施するための形態】
【００１４】
以下、図面を参照して発明を実施するための形態について説明する。なお、各図面において、同一構成部分には同一符号を付し、重複した説明を省略する場合がある。
【００１５】
〈第１の実施の形態〉
［第１の実施の形態に係る半導体パッケージの構造］
図１は、第１の実施の形態に係る半導体パッケージを例示する断面図である。図１を参照するに、半導体パッケージ１０は、大略すると、配線基板３０と、半導体チップ４０と、ボンディングワイヤ４５と、封止樹脂４９とを有する。
【００１６】
配線基板３０は、半導体チップを内蔵したチップ内蔵型配線基板であり、大略すると、半導体チップ２０と、配線層３１と、絶縁層３２と、配線層３３と、絶縁層３４と、配線層３５と、絶縁層３６と、配線層３７と、ソルダーレジスト層３８とを有する。
【００１７】
なお、半導体パッケージ１０は、搭載状態に応じて上下方向が異なるが、便宜上、絶縁層３２側を下、封止樹脂４９側を上として説明を行う。従って、例えば絶縁層３２の絶縁層３４と接する面は上面であり、絶縁層３２の露出面（絶縁層３４と接する面の反対面）は下面である（他の実施の形態についても同様）。
【００１８】
半導体パッケージ１０の平面形状は例えば矩形状であり、その寸法は、例えば幅１０ｍｍ（Ｘ方向）×奥行き１０ｍｍ（Ｙ方向）×厚さ０．５ｍｍ（Ｚ方向）程度とすることができる。以下、半導体パッケージ１０を構成する半導体チップ２０等について詳説する。
【００１９】
半導体チップ２０は、半導体基板２１と、電極パッド２２と、突起電極２３とを有する。半導体チップ２０の平面形状は例えば矩形状であり、その寸法は、例えば幅５ｍｍ（Ｘ方向）×奥行き５ｍｍ（Ｙ方向）×厚さ１００μｍ（Ｚ方向）程度とすることができる。
【００２０】
半導体基板２１は、例えばシリコン（Ｓｉ）を主成分とする基板に半導体集積回路（図示せず）が形成されたものである。電極パッド２２は、半導体基板２１の回路形成面側に形成されており、半導体集積回路（図示せず）と電気的に接続されている。電極パッド２２の材料としては、例えばアルミニウム（Ａｌ）等を用いることができる。電極パッド２２の材料として、銅（Ｃｕ）とアルミニウム（Ａｌ）をこの順番で積層したもの、銅（Ｃｕ）とアルミニウム（Ａｌ）とシリコン（Ｓｉ）をこの順番で積層したもの等を用いても構わない。
【００２１】
突起電極２３は電極パッド２２上に形成されている。突起電極２３としては、例えば円柱形状の銅（Ｃｕ）ポスト等を用いることができる。突起電極２３の直径は、例えば５０μｍ程度とすることができる。突起電極２３の高さは、例えば５〜１０μｍ程度とすることができる。突起電極２３のピッチは、例えば１００μｍ程度とすることができる。なお、電極パッド２２上に突起電極２３を設けなくてもよい。この場合には、電極パッド２２自体が配線層３３と電気的に接続される電極となる。
【００２２】
以降、半導体チップ２０において、回路形成面と反対側に位置する回路形成面と略平行な面を裏面と称する場合がある。又、半導体チップ２０において、回路形成面及び裏面と略垂直な面を側面と称する場合がある。
【００２３】
半導体チップ２０の回路形成面及び側面は絶縁層３２に封止されており、裏面に貼り付けられたダイアタッチフィルム等の接着層２４は絶縁層３２から露出している。半導体チップ２０の裏面に貼り付けられた接着層２４は、絶縁層３２の下面と略面一とされている。接着層２４の厚さは数１０μｍ程度であるから、半導体チップ２０の裏面は、絶縁層３２の下面と略面一であると考えて構わない。
【００２４】
なお、図１では、半導体チップ２０の裏面に接着層２４が貼り付けられた状態を図示しているが、接着層２４はプラズマ処理等により除去されている場合もある。この場合には、半導体チップ２０の裏面は絶縁層３２から露出する。
【００２５】
配線層３１は、第１層３１ａ及び第２層３１ｂを有する。第１層３１ａとしては、例えば金（Ａｕ）膜、パラジウム（Ｐｄ）膜、ニッケル（Ｎｉ）膜を、金（Ａｕ）膜が半導体パッケージ１０の外部に露出するように、この順番で順次積層した導電層を用いることができる。第１層３１ａとして、例えば金（Ａｕ）膜とニッケル（Ｎｉ）膜を、金（Ａｕ）膜が半導体パッケージ１０の外部に露出するように、この順番で順次積層した導電層を用いてもよい。第２層３１ｂとしては、例えば銅（Ｃｕ）層等を含む導電層を用いることができる。配線層３１の厚さは、例えば１０〜２０μｍ程度とすることができる。
【００２６】
配線層３１の一部（第１層３１ａの下面）は絶縁層３２から露出しており、絶縁層３２の下面及び半導体チップ２０の裏面に貼り付けられた接着層２４（半導体チップ２０の裏面）と略面一とされている。配線層３１の一部（第１層３１ａの下面）は、他の半導体パッケージや半導体チップ、マザーボード等の実装基板、或いは電子部品等（図示せず）と電気的に接続される電極パッドとして機能する。以降、絶縁層３２から露出する配線層３１を第１電極パッド３１と称する場合がある。
【００２７】
なお、図１では、第１電極パッド３１は図面を簡略化するために数量を減らして描かれているが、実際には、例えば、複数列の第１電極パッド３１が、平面視において半導体チップ２０の裏面を額縁状に取り囲むように設けられている。第１電極パッド３１の平面形状は例えば円形であり、その直径は例えば１００〜３５０μｍ程度とすることができる。第１電極パッド３１のピッチは、例えば４００〜５００μｍ程度とすることができる。
【００２８】
絶縁層３２は、配線層３１の上面及び側面、並びに、半導体チップ２０の回路形成面及び側面を封止し、配線層３１の下面及び接着層２４を露出するように形成されている。絶縁層３２の材料としては、例えばエポキシ系樹脂やフェノール系樹脂等を主成分とする熱硬化性の絶縁性樹脂を用いることができる。絶縁層３２の厚さは、例えば１５０μｍ程度とすることができる。絶縁層３２は、シリカ（ＳｉＯ２）等のフィラーを含有しても構わない。絶縁層３２は、本発明に係る第１の封止絶縁層の代表的な一例である。
【００２９】
絶縁層３２には、絶縁層３２を貫通し配線層３１の上面を露出するビアホール３２ｘ、及び絶縁層３２を貫通し突起電極２３の上面を露出するビアホール３２ｙが形成されている。ビアホール３２ｘは、絶縁層３４側に開口されていると共に、配線層３１の上面によって底面が形成された、開口部の面積が底面の面積よりも大となる円錐台状の凹部となっている。ビアホール３２ｘの開口部の径は、例えば１５０μｍ程度とすることができる。
【００３０】
ビアホール３２ｙは、絶縁層３４側に開口されていると共に、突起電極２３の上面によって底面が形成された、開口部の面積が底面の面積よりも大となる円錐台状の凹部となっている。ビアホール３２ｙの開口部の径は、例えば３０μｍ程度とすることができる。
【００３１】
配線層３３は、絶縁層３２上に形成されている。配線層３３は、ビアホール３２ｘの側壁及び配線層３１の上面に形成された第１ビア配線（貫通配線）、ビアホール３２ｙ内に充填された第２ビア配線（貫通配線）、及び絶縁層３２上に形成された配線パターンを含んでいる。
【００３２】
配線層３３は、ビアホール３２ｘの底部に露出した配線層３１、及びビアホール３２ｙの底部に露出した突起電極２３と電気的に接続されている。配線層３３の材料としては、例えば銅（Ｃｕ）を主成分として含む金属材料等を用いることができる。配線層３３を構成する配線パターンの厚さは、例えば１０〜２０μｍ程度とすることができる。
【００３３】
なお、例えば、絶縁層３２の厚さを１５０μｍ、配線層３１の厚さを１０μｍとすれば、ビアホール３２ｘの深さは１４０μｍとなり、第１ビア配線をビアホール３２ｘ内に充填することは困難である。そのため、第１ビア配線は、ビアホール３２ｘの側壁及び配線層３１の上面のみに膜状に形成され、ビアホール３２ｘ内に充填されてはいない。一方、例えば、絶縁層３２の厚さを１５０μｍ、半導体チップ２０の厚さ（突起電極２３の高さも含む）を１００μｍとすれば、ビアホール３２ｙの深さは５０μｍとなり、ビアホール３２ｘよりも大幅に浅い。そのため、第２ビア配線は、ビアホール３２ｙ内に充填されている。
【００３４】
絶縁層３４は、絶縁層３２上に、配線層３３を覆うように形成されている。絶縁層３４の材料としては、絶縁層３２と同様の絶縁性樹脂を用いることができる。絶縁層３４の厚さは、例えば１５〜３５μｍ程度とすることができる。絶縁層３４は、シリカ（ＳｉＯ２）等のフィラーを含有しても構わない。
【００３５】
配線層３５は、絶縁層３４上に形成されている。配線層３５は、絶縁層３４を貫通し配線層３３の上面を露出するビアホール３４ｘ内に充填されたビア配線、及び絶縁層３４上に形成された配線パターンを含んで構成されている。ビアホール３４ｘは、絶縁層３６側に開口されていると共に、配線層３３の上面によって底面が形成された、開口部の面積が底面の面積よりも大となる円錐台状の凹部となっている。又、この凹部内にビア配線が形成されている。
【００３６】
配線層３５は、ビアホール３４ｘの底部に露出した配線層３３と電気的に接続されている。配線層３５の材料としては、例えば銅（Ｃｕ）を主成分として含む金属材料等を用いることができる。配線層３５を構成する配線パターンの厚さは、例えば１０〜２０μｍ程度とすることができる。
【００３７】
絶縁層３６は、絶縁層３４上に、配線層３５を覆うように形成されている。絶縁層３６の材料としては、絶縁層３２と同様の絶縁性樹脂を用いることができる。絶縁層３６の厚さは、例えば１５〜３５μｍ程度とすることができる。絶縁層３６は、シリカ（ＳｉＯ２）等のフィラーを含有しても構わない。
【００３８】
配線層３７は、絶縁層３６上に形成されている。配線層３７は、絶縁層３６を貫通し配線層３５の上面を露出するビアホール３６ｘ内に充填されたビア配線、及び絶縁層３６上に形成された配線パターンを含んで構成されている。ビアホール３６ｘは、ソルダーレジスト層３８側に開口されていると共に、配線層３５の上面によって底面が形成された、開口部の面積が底面の面積よりも大となる円錐台状の凹部となっている。又、この凹部内にビア配線が形成されている。
【００３９】
配線層３７は、ビアホール３６ｘの底部に露出した配線層３５と電気的に接続されている。配線層３７の材料としては、例えば銅（Ｃｕ）を主成分として含む金属材料等を用いることができる。配線層３７を構成する配線パターンの厚さは、例えば１０〜２０μｍ程度とすることができる。
【００４０】
ソルダーレジスト層３８は、絶縁層３６上に、配線層３７を覆うように形成されている絶縁層である。ソルダーレジスト層３８の厚さは、例えば１５〜３５μｍ程度とすることができる。ソルダーレジスト層３８は、シリカ（ＳｉＯ２）等のフィラーを含有しても構わない。ソルダーレジスト層３８は開口部３８ｘを有し、開口部３８ｘの底部には配線層３７の一部が露出している。
【００４１】
開口部３８ｘの底部に露出する配線層３７は、半導体チップ４０と電気的に接続される電極パッドとして機能する。以降、開口部３８ｘの底部に露出する配線層３７を第２電極パッド３７と称する場合がある。第２電極パッド３７の平面形状は例えば円形であり、その直径は例えば１００〜３５０μｍ程度とすることができる。第２の電極パッド３７のピッチは、例えば４００〜５００μｍ程度とすることができる。
【００４２】
必要に応じ、第２電極パッド３７上に、金属層を形成してもよい。金属層の例としては、Ａｕ層や、Ｎｉ／Ａｕ層（Ｎｉ層とＡｕ層をこの順番で積層した金属層）、Ｎｉ／Ｐｄ／Ａｕ層（Ｎｉ層とＰｄ層とＡｕ層をこの順番で積層した金属層）等を挙げることができる。なお、ソルダーレジスト層を単に絶縁層と称する場合がある。
【００４３】
半導体チップ４０は、配線基板３０上に搭載されている。半導体チップ４０は、半導体基板４１と、電極パッド４２とを有する。半導体チップ４０の平面形状は例えば矩形状であり、その寸法は、例えば幅８ｍｍ（Ｘ方向）×奥行き８ｍｍ（Ｙ方向）×厚さ２００μｍ（Ｚ方向）程度とすることができる。
【００４４】
半導体基板４１は、例えばシリコン（Ｓｉ）を主成分とする基板に半導体集積回路（図示せず）が形成されたものである。電極パッド４２は、半導体基板４１の回路形成面側に形成されており、半導体集積回路（図示せず）と電気的に接続されている。電極パッド４２のピッチは、例えば１００μｍ程度とすることができる。
【００４５】
電極パッド４２の材料としては、例えばアルミニウム（Ａｌ）等を用いることができる。電極パッド４２の材料として、銅（Ｃｕ）とアルミニウム（Ａｌ）をこの順番で積層したもの、銅（Ｃｕ）とアルミニウム（Ａｌ）とシリコン（Ｓｉ）をこの順番で積層したもの等を用いても構わない。
【００４６】
半導体チップ４０は、ダイアタッチフィルム等の接着層４３を介して、ソルダーレジスト層３８上に固着されている。半導体チップ４０の電極パッド４２は、例えば金（Ａｕ）や銅（Ｃｕ）等からなる導電性の細線であるボンディングワイヤ４５を介して、配線基板３０の第２電極パッド３７に接合されている。
【００４７】
封止樹脂４９は、半導体チップ４０の回路形成面及び側面、並びにボンディングワイヤ４５を被覆するように形成されている。封止樹脂４９の材料としては、例えば熱硬化性のエポキシ系樹脂やポリイミド系樹脂等の絶縁性樹脂（モールド樹脂）を用いることができる。封止樹脂４９の材料は、シリカ（ＳｉＯ２）等のフィラーを含有しても構わない。封止樹脂４９の厚さは、例えば３００〜４００μｍ程度とすることができる。
【００４８】
なお、封止樹脂４９は、半導体チップ４０やボンディングワイヤ４５を外部からの応力や湿気、汚染物質等から守る機能と、半導体パッケージ１０の機械的強度を向上する機能を有する。しかし、半導体チップ４０を搭載したことにより、半導体パッケージ１０全体の機械的強度を向上できるため、必ずしも封止樹脂４９を設けなくてもよい。封止樹脂４９は、本発明に係る第２の封止絶縁層の代表的な一例である。
【００４９】
［第１の実施の形態に係る半導体パッケージの製造方法］
次に、第１の実施の形態に係る半導体パッケージの製造方法について説明する。図２〜図１２は、第１の実施の形態に係る半導体パッケージの製造工程を例示する図である。
【００５０】
まず、図２〜図１０に示す工程では、配線基板３０を作製する。最初に、図２に示す工程では、支持体５１を準備し、支持体５１の一方の面に、配線層３１に対応する開口部５２ｘを有するレジスト層５２を形成する。支持体５１としては、シリコン板、ガラス板、金属板、金属箔等を用いることができるが、本実施の形態では、支持体５１として銅箔を用いる。後述する図３に示す工程等において電解めっきを行う際の給電層として利用でき、後述する図１２に示す工程の後に容易にエッチングで除去可能だからである。支持体５１の厚さは、例えば３５〜１００μｍ程度とすることができる。
【００５１】
開口部５２ｘを有するレジスト層５２を形成するには、支持体５１の一方の面に、例えばエポキシ系樹脂やアクリル系樹脂等を含む感光性樹脂組成物からなる液状又はペースト状のレジストを塗布する。或いは、支持体５１の一方の面に、例えばエポキシ系樹脂やアクリル系樹脂等を含む感光性樹脂組成物からなるフィルム状のレジスト（例えば、ドライフィルムレジスト等）をラミネートする。
【００５２】
そして、塗布又はラミネートしたレジストを露光及び現像することで開口部５２ｘを形成する。これにより、開口部５２ｘを有するレジスト層５２が形成される。なお、予め開口部５２ｘを形成したフィルム状のレジストを支持体５１の一方の面にラミネートしても構わない。開口部５２ｘは、後述の図３に示す工程で形成される配線層３１に対応する位置に形成される。開口部５２ｘの平面形状は、例えば円形であり、その直径は例えば１００〜３５０μｍ程度とすることができる。
【００５３】
次に、図３に示す工程では、支持体５１をめっき給電層に利用する電解めっき法等により、支持体５１の一方の面の開口部５２ｘ内に、第１層３１ａ及び第２層３１ｂから構成される配線層３１を形成する。第１層３１ａは、例えば金（Ａｕ）膜、パラジウム（Ｐｄ）膜、ニッケル（Ｎｉ）膜をこの順番で順次積層した構造を有する。
【００５４】
よって、配線層３１を形成するには、まず、支持体５１をめっき給電層に利用する電解めっき法等により、金（Ａｕ）膜、パラジウム（Ｐｄ）膜、ニッケル（Ｎｉ）膜を順にめっきして第１層３１ａを形成する。続いて、支持体５１をめっき給電層に利用する電解めっき法等により、第１層３１ａ上に銅（Ｃｕ）等からなる第２層３１ｂを形成すればよい。なお、第１層３１ａは、金（Ａｕ）膜とニッケル（Ｎｉ）膜をこの順番で順次積層した構造としてもよい。
【００５５】
次に、図４に示す工程では、半導体チップ２０を準備する。そして、図３に示すレジスト層５２を除去した後、支持体５１の一方の面に、ダイアタッチフィルム等の接着層２４を介して、半導体チップ２０をフェイスアップの状態（回路形成面を上にした状態）で配置する。半導体チップ２０は、半導体基板２１と、電極パッド２２と、突起電極２３とを有し、電極パッド２２及び突起電極２３は半導体チップ２０の回路形成面側に形成されている。又、半導体チップ２０は、例えば１００μｍ程度に薄型化されている。
【００５６】
次に、図５に示す工程では、半導体チップ２０の回路形成面及び側面、並びに、配線層３１の上面及び側面を封止するように、支持体５１の一方の面に絶縁層３２を形成する。絶縁層３２の材料としては、例えばエポキシ系樹脂やフェノール系樹脂等を主成分とする熱硬化性の絶縁性樹脂を用いることができる。絶縁層３２の厚さは、例えば１５０μｍ程度とすることができる。絶縁層３２は、シリカ（ＳｉＯ２）等のフィラーを含有しても構わない。
【００５７】
絶縁層３２の材料として、例えば熱硬化性を有するフィルム状のエポキシ系樹脂やフェノール系樹脂等を主成分とする絶縁性樹脂を用いた場合には、以下のようにする。すなわち、半導体チップ２０の回路形成面及び側面、並びに、配線層３１の上面及び側面を封止するように、支持体５１の一方の面に半硬化状態のフィルム状の絶縁層３２をラミネートする。そして、ラミネートした絶縁層３２を押圧しつつ、絶縁層３２を硬化温度以上に加熱して硬化させる。なお、絶縁層３２を真空雰囲気中でラミネートすることにより、ボイドの巻き込みを防止できる。
【００５８】
絶縁層３２の材料として、例えば熱硬化性を有する液状又はペースト状のエポキシ系樹脂やフェノール系樹脂等を主成分とする絶縁性樹脂を用いた場合には、以下のようにする。すなわち、半導体チップ２０の回路形成面及び側面、並びに、配線層３１の上面及び側面を封止するように、支持体５１の一方の面に液状又はペースト状の絶縁層３２を例えばロールコート法等により塗布する。そして、塗布した絶縁層３２を硬化温度以上に加熱して硬化させる。
【００５９】
次に、図６に示す工程では、絶縁層３２に、絶縁層３２を貫通し配線層３１の上面を露出させるビアホール３２ｘを形成する。ビアホール３２ｘは、例えばＣＯ２レーザ等を用いたレーザ加工法により形成できる。レーザ加工法により形成したビアホール３２ｘは、絶縁層３４が形成される側に開口されていると共に、配線層３１の上面によって底面が形成された、開口部の面積が底面の面積よりも大となる円錐台状の凹部となる。ビアホール３２ｘの開口部の径は、例えば１５０μｍ程度とすることができる。
【００６０】
次に、図７に示す工程では、絶縁層３２に、絶縁層３２を貫通し突起電極２３の上面を露出するビアホール３２ｙを形成する。ビアホール３２ｙは、例えばＵＶレーザ等を用いたレーザ加工法により形成できる。レーザ加工法により形成したビアホール３２ｙは、絶縁層３４が形成される側に開口されていると共に、突起電極２３の上面によって底面が形成された、開口部の面積が底面の面積よりも大となる円錐台状の凹部となる。ビアホール３２ｙの開口部の径は、例えば３０μｍ程度とすることができる。
【００６１】
なお、ビアホール３２ｘ及びビアホール３２ｙをレーザ加工法により形成した場合には、図７に示す工程後にデスミア処理を行うことが好ましい。ビアホール３２ｘの底部に露出する配線層３１の上面、及びビアホール３２ｙの底部に露出する突起電極２３の上面に付着した絶縁層３２の樹脂残渣を除去するためである。
【００６２】
次に、図８に示す工程では、絶縁層３２上に配線層３３を形成する。配線層３３は、ビアホール３２ｘの側壁及び配線層３１の上面に形成された第１ビア配線、ビアホール３２ｙ内に充填された第２ビア配線、及び絶縁層３２上に形成された配線パターンを含んでいる。配線層３３は、ビアホール３２ｘの底部に露出した配線層３１、及びビアホール３２ｙの底部に露出した突起電極２３と電気的に接続される。
【００６３】
配線層３３の材料としては、例えば銅（Ｃｕ）を主成分として含む金属材料等を用いることができる。配線層３３を構成する配線パターンの厚さは、例えば１０〜２０μｍ程度とすることができる。なお、前述の理由により、第１ビア配線はビアホール３２ｘ内に充填されてはいないが、第２ビア配線はビアホール３２ｙ内に充填されている。
【００６４】
配線層３３は、セミアディティブ法やサブトラクティブ法等の各種の配線形成方法を用いて形成できるが、一例としてセミアディティブ法を用いて配線層３３を形成する方法を以下に示す。
【００６５】
まず、ビアホール３２ｘの内部に露出した配線層３１の上面及びビアホール３２ｙの内部に露出した突起電極２３の上面、並びに、ビアホール３２ｘの側壁及びビアホール３２ｙの側壁を含む絶縁層３２上にシード層（図示せず）を形成する。例えば、無電解めっき法又はスパッタ法により、銅（Ｃｕ）を主成分として含む金属材料等からなるシード層（図示せず）を形成できる。次に、シード層上に配線層３３に対応する開口部を備えたレジスト層（図示せず）を形成する。
【００６６】
そして、シード層を給電層に利用した電解めっき法により、レジスト層の開口部に銅（Ｃｕ）を主成分として含む金属材料等からなる配線層（図示せず）を形成する。続いて、レジスト層を除去した後に、配線層をマスクにして、配線層に覆われていない部分のシード層をエッチングにより除去する。これにより、ビアホール３２ｘの側壁及び配線層３１の上面に形成された第１ビア配線、ビアホール３２ｙ内に充填された第２ビア配線、及び絶縁層３２上に形成された配線パターンを含む配線層３３が形成される。
【００６７】
次に、図９に示す工程では、上記と同様な工程を繰り返すことにより、絶縁層３２上に、絶縁層３４、配線層３５、絶縁層３６、配線層３７を積層する。すなわち、絶縁層３２上に配線層３３を被覆する絶縁層３４を形成した後に、絶縁層３４を貫通し配線層３３の上面を露出するビアホール３４ｘを形成する。絶縁層３４の材料としては、絶縁層３２と同様の絶縁性樹脂を用いることができる。絶縁層３４の厚さは、例えば１５〜３５μｍ程度とすることができる。絶縁層３４は、シリカ（ＳｉＯ２）等のフィラーを含有しても構わない。
【００６８】
更に、絶縁層３４上に、ビアホール３４ｘを介して配線層３３に接続される配線層３５を形成する。配線層３５は、ビアホール３４ｘ内を充填するビア配線、及び絶縁層３４上に形成された配線パターンを含んで構成されている。配線層３５は、ビアホール３４ｘの底部に露出した配線層３３と電気的に接続される。配線層３５の材料としては、例えば銅（Ｃｕ）を主成分として含む金属材料等を用いることができる。配線層３５は、例えばセミアディティブ法により形成される。配線層３５を構成する配線パターンの厚さは、例えば１０〜２０μｍ程度とすることができる。
【００６９】
更に、絶縁層３４上に配線層３５を被覆する絶縁層３６を形成した後に、絶縁層３６を貫通し配線層３５の上面を露出するビアホール３６ｘを形成する。絶縁層３６の材料としては、絶縁層３４と同様の絶縁性樹脂を用いることができる。絶縁層３６の厚さは、例えば１５〜３５μｍ程度とすることができる。絶縁層３６は、シリカ（ＳｉＯ２）等のフィラーを含有しても構わない。
【００７０】
更に、絶縁層３６上に、ビアホール３６ｘを介して配線層３５に接続される配線層３７を形成する。配線層３７は、ビアホール３６ｘ内を充填するビア配線、及び絶縁層３６上に形成された配線パターンを含んで構成されている。配線層３７は、ビアホール３６ｘの底部に露出した配線層３５と電気的に接続される。配線層３７の材料としては、例えば銅（Ｃｕ）を主成分として含む金属材料等を用いることができる。配線層３７は、例えばセミアディティブ法により形成される。配線層３７を構成する配線パターンの厚さは、例えば１０〜２０μｍ程度とすることができる。
【００７１】
このようにして、支持体５１の一方の面に所定のビルドアップ配線層が形成される。本実施の形態では、３層のビルドアップ配線層（配線層３３、配線層３５、及び配線層３７）を形成したが、ｎ層（ｎは１以上の整数）のビルドアップ配線層を形成してもよい。
【００７２】
次に、図１０に示す工程では、絶縁層３６上に、配線層３７の一部を露出する開口部３８ｘを有するソルダーレジスト層３８を形成し、配線基板３０を作製する。ソルダーレジスト層３８は、例えば液状又はペースト状の感光性のエポキシ系やアクリル系の絶縁性樹脂を、配線層３７を被覆するように絶縁層３６上にスクリーン印刷法、ロールコート法、又は、スピンコート法等で塗布することにより形成できる。或いは、例えばフィルム状の感光性のエポキシ系やアクリル系の絶縁性樹脂を、配線層３７を被覆するように絶縁層３６上にラミネートすることにより形成してもよい。
【００７３】
開口部３８ｘは、塗布又はラミネートした絶縁性樹脂を露光及び現像することすることにより形成できる（フォトリソグラフィ法）。予め開口部３８ｘを形成したフィルム状の絶縁性樹脂を、配線層３７を被覆するように絶縁層３６上にラミネートしても構わない。なお、ソルダーレジスト層３８の材料として、非感光性の絶縁性樹脂を用いてもよい。この場合には、絶縁層３６上にソルダーレジスト層３８を形成して硬化させた後、例えばＣＯ２レーザ等を用いたレーザ加工法や、アルミナ砥粒等の研磨剤を用いたブラスト処理により開口部３８ｘを形成すればよい。
【００７４】
必要に応じ、開口部３８ｘの底部に露出する配線層３７上に、例えば無電解めっき法等により金属層を形成してもよい。金属層の例としては、Ａｕ層や、Ｎｉ／Ａｕ層（Ｎｉ層とＡｕ層をこの順番で積層した金属層）、Ｎｉ／Ｐｄ／Ａｕ層（Ｎｉ層とＰｄ層とＡｕ層をこの順番で積層した金属層）等を挙げることができる。
【００７５】
次に、図１１に示す工程では、半導体チップ４０を準備する。そして、ソルダーレジスト層３８上に、ダイアタッチフィルム等の接着層４３を介して、半導体チップ４０をフェイスアップの状態（回路形成面を上にした状態）で配置する。そして、半導体チップ４０の電極パッド４２を、例えば金（Ａｕ）や銅（Ｃｕ）等からなる導電性の細線であるボンディングワイヤ４５を介して、第２電極パッド３７に接合する。半導体チップ４０は、半導体基板４１と、電極パッド４２とを有し、電極パッド４２は半導体チップ４０の回路形成面側に形成されている。又、半導体チップ４０は、例えば２００μｍ程度に薄型化されている。
【００７６】
次に、図１２に示す工程では、半導体チップ４０の回路形成面及び側面、並びにボンディングワイヤ４５を被覆するように封止樹脂４９を形成する。封止樹脂４９は、例えば、トランスファーモールド法等により形成できる。封止樹脂４９の材料としては、例えば熱硬化性のエポキシ系樹脂やポリイミド系樹脂等の絶縁性樹脂（モールド樹脂）を用いることができる。封止樹脂４９の材料は、シリカ（ＳｉＯ２）等のフィラーを含有しても構わない。封止樹脂４９の厚さは、例えば３００〜４００μｍ程度とすることができる。
【００７７】
次に、図１２に示す工程の後（図示せず）、図１２に示す支持体５１を除去することにより、図１に示す半導体パッケージ１０が完成する。銅箔から構成されている支持体５１は、例えば塩化第二鉄水溶液や塩化第二銅水溶液、過硫酸アンモニウム水溶液、塩化アンモニウム銅水溶液、過酸化水素水・硫酸系のエッチング液等を用いたウェットエッチングにより除去できる。この際、絶縁層３２から露出する配線層３１の最表層は金（Ａｕ）膜等であり、絶縁層３２から露出する半導体チップ２０の裏面には接着層２４が貼り付けられているため、銅箔から構成されている支持体５１のみを選択的にエッチングできる。
【００７８】
なお、支持体５１を除去した後、プラズマ処理等により、半導体チップ２０の裏面に貼り付けられている接着層２４を除去し、半導体チップ２０の裏面を絶縁層３２から露出させてもよい。
【００７９】
半導体パッケージ１０は、一方の側に半導体チップ２０を有し、他方の側に半導体チップ４０を有する。半導体チップ２０及び４０が、例えば、それぞれシリコン（Ｓｉ）を主成分とする場合、その熱膨張係数は３．４ｐｐｍ／℃程度、ヤング率は２００ＧＰａ程度である。
【００８０】
つまり、半導体パッケージ１０は、熱膨張係数が小さくヤング率の高い部材がおおよそ上下対称に配置された構造であり、上下方向で物性値（熱膨張係数やヤング率）のバランスがとれている。これにより、従来の半導体パッケージの問題点であった、半導体チップが内蔵されている側は熱応力等により変形し難いが、半導体チップが内蔵されていない側は熱応力等により変形し易いという現象が生じ難い。従って、図１２に示す工程の後に支持体５１を除去しても、大きな反りが生ることはない。
【００８１】
なお、図２〜図１２では、支持体５１上に１個の半導体パッケージ１０を作製する例を示した。しかし、支持体５１上に複数の半導体パッケージ１０となる部材を作製し、支持体５１を除去後、該部材を切断して個片化し、複数の半導体パッケージ１０を得るような工程としても構わない。又、個片化の際に、複数の半導体チップ２０及び４０を有するように切断しても構わない。その場合には、複数の半導体チップ２０及び４０を有する半導体パッケージが作製される。
【００８２】
このように、第１の実施の形態に係る半導体パッケージは、熱膨張係数が小さくヤング率の高い部材がおおよそ上下対称に配置された構造であり、上下方向で物性値（熱膨張係数やヤング率）のバランスがとれている。これにより、熱応力等により発生する反りを低減できる。
【００８３】
又、熱膨張係数が小さくヤング率の高い部材がおおよそ上下対称に配置されているため、半導体パッケージ全体の機械的強度を向上できる。
【００８４】
又、第１の実施の形態に係る半導体パッケージ１０の製造方法は、支持体５１を除去する前に、半導体チップ２０の反対側となる配線基板３０のソルダーレジスト層３８上に半導体チップ４０を搭載している。そのため、剛性の高い半導体チップ２０と剛性の高い半導体チップ４０が上下対称に配置された構造となり、上下方向で物性値（熱膨張係数やヤング率）のバランスがとれる。その結果、支持体５１を除去する際に配線基板３０が大きく反ることを防止できる。
【００８５】
なお、配線基板上に半導体チップをボンディングワイヤを介して接続する際には、配線基板上に半導体チップをフリップチップ接続する際のように加熱する必要がない。そのため、配線基板上に半導体チップをボンディングワイヤを介して接続する方法は、配線基板の反りや歪みの低減に有利である。
【００８６】
〈第１の実施の形態の変形例１〉
第１の実施の形態の変形例１では、半導体パッケージの第１の実施の形態とは異なる製造方法の例を示す。なお、第１の実施の形態の変形例１において、既に説明した実施の形態と同一構成部品についての説明は省略する。
【００８７】
図１３及び図１４は、第１の実施の形態に係る半導体パッケージの他の製造工程を例示する図である。
【００８８】
まず、図１３に示す工程では、支持体５１１及び５１２を接着剤等により上下に張り合わせた支持体５５を準備する。支持体５１１及び５１２としては、シリコン板、ガラス板、金属板、金属箔等を用いることができるが、本実施の形態では、支持体５１１及び５１２として銅箔を用いる。支持体５１１及び５１２のそれぞれの厚さは、例えば３５〜１００μｍ程度とすることができる。
【００８９】
次に、図１４に示す工程では、第１の実施の形態の図２〜図１２と同様の工程を実行し、支持体５１１の上面に半導体パッケージ１０に対応する構造体を作製する。又、支持体５１２の下面に半導体パッケージ１０に対応する構造体を作製する。
【００９０】
次に、図１４に示す工程の後（図示せず）、接着剤等を剥離して支持体５５を支持体５１１と支持体５１２に分離することにより、図１２に相当する構造体が２つ作製される。その後、２つの図１２に相当する構造体から支持体５１１又は支持体５１２を除去することにより、２つの半導体パッケージ１０を形成できる。
【００９１】
このように、支持体５１１及び５１２を上下に張り合わせた支持体５５を準備し、支持体５１１の上面及び支持体５１２の下面に配線基板３０等を同時に形成する。その後、支持体５５を支持体５１１と支持体５１２に分離し、支持体５１１及び５１２を除去することにより、１連の製造工程で２つの半導体パッケージ１０を形成できる。
【００９２】
〈第１の実施の形態の変形例２〉
第１の実施の形態の変形例２では、配線基板上に半導体チップをフリップチップ接続する例を示す。なお、第１の実施の形態の変形例２において、既に説明した実施の形態と同一構成部品についての説明は省略する。
【００９３】
図１５は、第１の実施の形態の変形例２に係る半導体パッケージを例示する断面図である。図１５を参照するに、半導体パッケージ１０Ａは、配線基板３０にボンディングワイヤ４５を介して接続された半導体チップ４０が、配線基板３０にフリップチップ接続された半導体チップ６０に置換された点が、半導体パッケージ１０（図１参照）と相違する。
【００９４】
半導体チップ６０は、半導体基板６１と、電極パッド６２とを有する。半導体基板６１及び電極パッド６２については、半導体チップ４０の半導体基板４１及び電極パッド４２と同様であるため、その説明は省略する。半導体チップ４０とは異なり、半導体チップ６０はフェイスダウンの状態（回路形成面を下にした状態）で、配線基板３０に搭載されている。具体的には、半導体チップ６０の電極パッド６２は、接合部６５を介して、配線基板３０の第２電極パッド３７と電気的に接続されている。
【００９５】
接合部６５としては、例えば、はんだボール等を用いることができる。はんだボールの材料としては、例えばＰｂを含む合金、ＳｎとＣｕの合金、ＳｎとＳｂの合金、ＳｎとＡｇの合金、ＳｎとＡｇとＣｕの合金等を用いることができる。 半導体チップ６０は、封止樹脂４９により封止されている。放熱性を向上するため、半導体チップ６０の裏面を封止樹脂４９から露出させてもよい。但し、第１の実施の形態と同様の理由により、必ずしも封止樹脂４９を設けなくてもよい。なお、半導体チップ６０と配線基板３０との間に、アンダーフィル樹脂を設けてもよい。
【００９６】
このように、配線基板上に半導体チップをフリップチップ接続しても、第１の実施の形態と同様の効果を奏する。
【００９７】
〈第１の実施の形態の変形例３〉
第１の実施の形態の変形例３では、配線基板上に半導体チップを異方性導電フィルムを用いて接続する例を示す。なお、第１の実施の形態の変形例３において、既に説明した実施の形態と同一構成部品についての説明は省略する。
【００９８】
図１６は、第１の実施の形態の変形例３に係る半導体パッケージを例示する断面図である。図１６を参照するに、半導体パッケージ１０Ｂは、配線基板３０にボンディングワイヤ４５を介して接続された半導体チップ４０が、配線基板３０に異方性導電フィルムを用いて接続された半導体チップ６０に置換された点が、半導体パッケージ１０（図１参照）と相違する。
【００９９】
半導体チップ４０とは異なり、半導体チップ６０はフェイスダウンの状態（回路形成面を下にした状態）で、配線基板３０に搭載されている。具体的には、半導体チップ６０の電極パッド６２には、例えば円柱形状の銅ポスト等の突起電極６３が形成されている。そして、突起電極６３は、異方性導電フィルム６９を介して、配線基板３０の第２電極パッド３７と電気的に接続されている。
【０１００】
異方性導電フィルム６９としては、例えば、ニッケル（Ｎｉ）や金（Ａｕ）、銀（Ａｇ）等の導電粒子を分散させた半硬化状態の樹脂フィルム（エポキシ系等の熱硬化性樹脂）を用いることができる。
【０１０１】
半導体チップ６０は、封止樹脂４９により封止されている。放熱性を向上するため、半導体チップ６０の裏面を封止樹脂４９から露出させてもよい。但し、第１の実施の形態と同様の理由により、必ずしも封止樹脂４９を設けなくてもよい。
【０１０２】
異方性導電フィルム６９を用いて半導体チップ６０の突起電極６３を配線基板３０の第２電極パッド３７と電気的に接続する方法を以下に示す。まず、配線基板３０のソルダーレジスト層３８上に、第２電極パッド３７を被覆するように、半硬化状態の異方性導電フィルム６９を貼着する（仮貼り付け）。
【０１０３】
次に、半導体チップ６０を準備する。そして、半導体チップ６０の突起電極６３を配線基板３０の第２電極パッド３７に位置合わせし、半導体チップ６０の突起電極６３と配線基板３０の第２電極パッド３７とが異方性導電フィルム６９を介して対向する位置に来るように配置する。半導体チップ６０の突起電極６３と配線基板３０の第２電極パッド３７との位置合わせは、例えば、ボンディングツール等により行うことができる。
【０１０４】
次に、ボンディングツール等により、半導体チップ６０を異方性導電フィルム６９に対して押圧する。この際、ボンディングツール等により、半導体チップ６０を加熱しながら異方性導電フィルム６９に対する押圧を行い、半硬化状態の異方性導電フィルム６９を硬化させる。
【０１０５】
この際、異方性導電フィルム６９は、半導体チップ６０の突起電極６３と配線基板３０の第２電極パッド３７に挟持され圧縮される。そのため、異方性導電フィルム６９中に分散された導電粒子が相互に接触し、半導体チップ６０の突起電極６３と配線基板３０の第２電極パッド３７とが導電粒子を介して電気的に接続される。
【０１０６】
このように、配線基板上に半導体チップを異方性導電フィルムを用いて接続しても、第１の実施の形態と同様の効果を奏する。
【０１０７】
〈第１の実施の形態の変形例４〉
第１の実施の形態の変形例４では、配線基板上に半導体チップをフリップチップ接続し、更にその上に他の半導体チップをフリップチップ接続する例を示す。なお、第１の実施の形態の変形例４において、既に説明した実施の形態と同一構成部品についての説明は省略する。
【０１０８】
図１７は、第１の実施の形態の変形例４に係る半導体パッケージを例示する断面図である。図１７を参照するに、半導体パッケージ１０Ｃは、配線基板３０にボンディングワイヤ４５を介して接続された半導体チップ４０が、配線基板３０にフリップチップ接続された半導体チップ７０及び８０に置換された点が、半導体パッケージ１０（図１参照）と相違する。
【０１０９】
半導体チップ７０は、半導体基板７１と、電極パッド７２及び７４と、貫通電極７３とを有する。半導体基板７１の一方の側に電極パッド７２が設けられ、他方の側に電極パッド７４が設けられている。電極パッド７２と電極パッド７４とは貫通電極７３を介して電気的に接続されている。
【０１１０】
半導体基板７１並びに電極パッド７２及び７４の詳細については、半導体チップ４０の半導体基板４１及び電極パッド４２と同様であるため、その説明は省略する。貫通電極７３の材料としては、例えば銅（Ｃｕ）を主成分として含む金属材料等を用いることができる。
【０１１１】
半導体チップ８０は、半導体基板８１と、電極パッド８２とを有する。半導体基板８１及び電極パッド８２については、半導体チップ４０の半導体基板４１及び電極パッド４２と同様であるため、その説明は省略する。
【０１１２】
半導体チップ４０とは異なり、半導体チップ７０はフェイスダウンの状態（回路形成面を下にした状態）で、配線基板３０に搭載されている。具体的には、半導体チップ７０の電極パッド７２は、はんだボール等の接合部６５を介して、配線基板３０の第２電極パッド３７と電気的に接続されている。なお、電極パッド７２は、半導体チップ７０の半導体集積回路（図示せず）と電気的に接続されている。
【０１１３】
半導体チップ８０の電極パッド８２は、接合部７５を介して、半導体チップ７０の電極パッド７４と電気的に接続されている。接合部７５としては、接合部６５と同様に、はんだボール等を用いることができる。
【０１１４】
半導体チップ７０及び８０は、封止樹脂４９により封止されている。放熱性を向上するため、半導体チップ８０の裏面を封止樹脂４９から露出させてもよい。但し、第１の実施の形態と同様の理由により、必ずしも封止樹脂４９を設けなくてもよい。
【０１１５】
このように、配線基板上にフリップチップ接続等により複数の半導体チップを積層しても、第１の実施の形態と同様の効果を奏する。
【０１１６】
〈第１の実施の形態の変形例５〉
第１の実施の形態の変形例５では、配線基板上に、半導体集積回路が形成されていない板状体を搭載する例を示す。なお、第１の実施の形態の変形例５において、既に説明した実施の形態と同一構成部品についての説明は省略する。
【０１１７】
図１８は、第１の実施の形態の変形例５に係る半導体パッケージを例示する断面図である。図１８を参照するに、半導体パッケージ１０Ｄは、配線基板３０にボンディングワイヤ４５を介して接続された半導体チップ４０が、配線基板３０に搭載された板状体９０に置換された点が、半導体パッケージ１０（図１参照）と相違する。
【０１１８】
板状体９０は、配線基板３０のソルダーレジスト層３８上に搭載され、封止樹脂４９により封止されている。封止樹脂４９には、第２電極パッド３７を露出する貫通孔４９ｘが形成されている。第２電極パッド３７を露出する貫通孔４９ｘを形成することにより、封止樹脂４９上に貫通孔４９ｘを介して第２電極パッド３７と電気的に接続する半導体チップや電子部品（コンデンサ等）等を更に搭載することが可能となる。
【０１１９】
貫通孔４９ｘの平面形状は例えば円形であり、その直径は例えば１００〜３５０μｍ程度とすることができる。貫通孔４９ｘは、例えば、貫通孔に対応した突起部を有する金型によるトランスファーモールド法や、レーザ加工法、ブラスト処理等により形成できる。
【０１２０】
但し、第１の実施の形態と同様の理由により、必ずしも封止樹脂４９を設けなくてもよい。板状体９０としては、例えば、半導体集積回路が形成されていない板状のシリコンやガラス、セラミック等の無機材料を用いることが好ましい。
【０１２１】
例えば、板状体９０としてガラスの一種である硼珪酸ガラスを用いた場合の熱膨張係数は３ｐｐｍ／℃程度である。又、板状体９０としてセラミックの一種であるムライトを用いた場合の熱膨張係数（ＣＴＥ）は４．５ｐｐｍ／℃程度、アルミナを用いた場合の熱膨張係数（ＣＴＥ）は６〜７ｐｐｍ／℃程度である。
【０１２２】
板状体９０の厚さは、例えば、２００μｍ程度とすることができる。なお、図１８の例では、ソルダーレジスト層３８上の一部の領域に板状体９０を搭載しているが、ソルダーレジスト層３８上の全面に板状体９０を搭載してもよい。この場合には、板状体９０及び封止樹脂４９に第２電極パッド３７を露出する貫通孔を形成すればよい。
【０１２３】
このように、配線基板３０上に、半導体チップに代えて、半導体チップと熱膨張係数の近い部材（板状体）を搭載しても第１の実施の形態と同様の効果を奏する。
【０１２４】
なお、封止樹脂４９上に半導体チップや電子部品（コンデンサ等）等を更に搭載しない場合には、開口部３８ｘ及び貫通孔４９ｘは設けなくてよい。
【０１２５】
〈第１の実施の形態の変形例６〉
第１の実施の形態の変形例６では、配線基板上に半導体チップをフリップチップ接続して封止樹脂で封止し、封止樹脂に貫通孔を設ける例を示す。なお、第１の実施の形態の変形例６において、既に説明した実施の形態と同一構成部品についての説明は省略する。
【０１２６】
図１９は、第１の実施の形態の変形例６に係る半導体パッケージを例示する断面図である。図１９を参照するに、半導体パッケージ１０Ｅは、配線基板３０にボンディングワイヤ４５を介して接続された半導体チップ４０が、配線基板３０にフリップチップ接続された半導体チップ６０に置換され、更に封止樹脂４９に貫通孔４９ｘが設けられた点が、半導体パッケージ１０（図１参照）と相違する。
【０１２７】
半導体チップ６０はフェイスダウンの状態（回路形成面を下にした状態）で、配線基板３０に搭載されている。具体的には、半導体チップ６０の電極パッド６２は、接合部６５を介して、配線基板３０の第２電極パッド３７と電気的に接続されている。半導体チップ６０は、封止樹脂４９により封止されている。放熱性を向上するため、半導体チップ６０の裏面を封止樹脂４９から露出させてもよい。
【０１２８】
封止樹脂４９には貫通孔４９ｘが設けられている。貫通孔４９ｘはソルダーレジスト層３８も貫通し、貫通孔４９ｘ内には配線層３７の一部が露出している。貫通孔４９ｘ内に露出する配線層３７は、封止樹脂４９上に半導体チップや電子部品（コンデンサ等）等を更に搭載する際の電極パッドとして機能する。
【０１２９】
なお、封止樹脂４９に代えてアンダーフィル樹脂を設けてもよい。この場合には、配線層３７の電極パッドとなる部分を露出するようにアンダーフィル樹脂を設けることができる。
【０１３０】
このように、配線基板上に半導体チップをフリップチップ接続して封止樹脂で封止し、封止樹脂に貫通孔を設けることにより、第１の実施の形態の効果に加えて、更に以下の効果を奏する。すなわち、封止樹脂４９上に貫通孔４９ｘを介して配線層３７と電気的に接続する半導体チップや電子部品（コンデンサ等）等を更に搭載することが可能となる。
【０１３１】
〈第１の実施の形態の変形例７〉
第１の実施の形態の変形例７では、配線基板上に半導体チップをフリップチップ接続してアンダーフィル樹脂で封止する例を示す。なお、第１の実施の形態の変形例７において、既に説明した実施の形態と同一構成部品についての説明は省略する。
【０１３２】
図２０は、第１の実施の形態の変形例７に係る半導体パッケージを例示する断面図である。図２０を参照するに、半導体パッケージ１０Ｆは、封止樹脂４９がアンダーフィル樹脂７９に置換された点が、半導体パッケージ１０Ａ（図１５参照）と相違する。
【０１３３】
アンダーフィル樹脂７９は、半導体チップ６０と配線基板３０との間に充填され、半導体チップ６０の側面の一部を覆うように形成されている。アンダーフィル樹脂７９としては、例えば、エポキシ系樹脂等の絶縁性樹脂を用いることができる。アンダーフィル樹脂７９は、本発明に係る第２の封止絶縁層の代表的な一例である。
【０１３４】
アンダーフィル樹脂７９は、配線基板３０上に半導体チップ６０をフリップチップ接続した後、半導体チップ６０と配線基板３０との間にエポキシ系樹脂等の絶縁性樹脂を充填し硬化させることで形成できる。又は、配線基板３０上に半硬化状態のフィルム状絶縁性樹脂を載置し、半導体チップ６０をフィルム状絶縁性樹脂を介してフリップチップ接続し、フィルム状絶縁性樹脂を硬化させることで形成してもよい。
【０１３５】
このように、封止樹脂に代えてアンダーフィル樹脂を用いても、第１の実施の形態と同様の効果を奏する。
【０１３６】
以上、好ましい実施の形態及びその変形例について詳説したが、上述した実施の形態及びその変形例に制限されることはなく、特許請求の範囲に記載された範囲を逸脱することなく、上述した実施の形態及びその変形例に種々の変形及び置換を加えることができる。
【０１３７】
例えば、上述した実施の形態及びその変形例では、配線基板３０の最外の絶縁層３２に半導体チップ２０を内蔵する例を示したが、半導体チップ２０を他の絶縁層に内蔵しても構わない。但し、半導体パッケージ１０の上下方向（厚さ方向）の物性値（熱膨張係数やヤング率）のバランスを考慮して、半導体チップ２０を内蔵する絶縁層を決定する必要がある。
【符号の説明】
【０１３８】
１０、１０Ａ、１０Ｂ、１０Ｃ、１０Ｄ、１０Ｅ、１０Ｆ 半導体パッケージ
２０、４０、６０、７０、８０ 半導体チップ
２１、４１、６１、７１、８１ 半導体基板
２２、４２、６２、７２、７４、８２ 電極パッド
２３、６３ 突起電極
２４、４３ 接着層
３０ 配線基板
３１ 配線層
３１ａ 第１層
３１ｂ 第２層
３２ 絶縁層
３２ｘ、３２ｙ、３４ｘ、３６ｘ ビアホール
３３ 配線層
３４ 絶縁層
３５ 配線層
３６ 絶縁層
３７ 配線層
３８ ソルダーレジスト層
３８ｘ、５２ｘ 開口部
４５ ボンディングワイヤ
４９ 封止樹脂
４９ｘ 貫通孔
５１、５１１、５１２、５５ 支持体
５２ レジスト層
６５、７５ 接合部
６９ 異方性導電フィルム
７３ 貫通電極
７９ アンダーフィル樹脂
９０ 板状体
【特許請求の範囲】
【請求項１】
第１の半導体チップの回路形成面及び側面を封止する第１の封止絶縁層と、
前記第１の封止絶縁層の前記回路形成面側の面である第１面に積層された配線層及び絶縁層と、
前記絶縁層上に搭載された第２の半導体チップと、
前記第２の半導体チップを封止するように前記絶縁層上に形成された第２の封止絶縁層と、を有する半導体パッケージ。
【請求項２】
前記第１面には、複数の配線層及び複数の絶縁層が交互に積層され、
前記第２の半導体チップは、前記第１の封止絶縁層から最も遠い絶縁層上に搭載されている請求項１記載の半導体パッケージ。
【請求項３】
前記第１の封止絶縁層の第１面の反対面である第２面から露出する電極パッドと、
前記第１の封止絶縁層を貫通し、前記第１面に形成されている配線層と前記電極パッドとを電気的に接続する貫通配線と、を更に有する請求項１又は２記載の半導体パッケージ。
【請求項４】
前記第１の半導体チップの裏面及び前記電極パッドの露出面は、前記第２面と面一である請求項３記載の半導体パッケージ。
【請求項５】
前記第２の半導体チップに代えて無機材料からなる板状体が搭載された請求項１乃至４の何れか一項記載の半導体パッケージ。
【請求項６】
支持体の一方の面に第１の半導体チップを回路形成面を上にして配置する第１の半導体チップ配置工程と、
前記第１の半導体チップの回路形成面及び側面を封止するように、前記支持体の一方の面に第１の封止絶縁層を形成する第１の封止絶縁層形成工程と、
前記第１の封止絶縁層の前記回路形成面側の面である第１面に、配線層及び絶縁層を交互に積層する積層工程と、
前記絶縁層上に第２の半導体チップを搭載する第２の半導体チップ搭載工程と、
前記第２の半導体チップを封止するように前記絶縁層上に第２の封止絶縁層を形成する第２の封止絶縁層形成工程と、を有する半導体パッケージの製造方法。
【請求項７】
前記第２の半導体チップ搭載工程よりも後に、前記支持体を除去する支持体除去工程を更に有する請求項６記載の半導体パッケージの製造方法。
【請求項８】
前記第１の封止絶縁層形成工程よりも前に、前記支持体の一方の面に電極パッドを形成し、
前記第１の封止絶縁層形成工程では、前記半導体チップの回路形成面及び側面、並びに、前記電極パッドの上面及び側面を封止するように、前記支持体の一方の面に第１の封止絶縁層を形成し、
前記第１の封止絶縁層形成工程と前記積層工程との間に、前記第１の封止絶縁層を貫通し、前記電極パッドの上面を露出する貫通孔を形成し、
前記積層工程で前記第１面に形成する配線層は、前記貫通孔内に形成され前記電極パッドと電気的に接続される貫通配線を含む請求項６又は７記載の半導体パッケージの製造方法。
【請求項１】
第１の半導体チップの回路形成面及び側面を封止する第１の封止絶縁層と、
前記第１の封止絶縁層の前記回路形成面側の面である第１面に積層された配線層及び絶縁層と、
前記絶縁層上に搭載された第２の半導体チップと、
前記第２の半導体チップを封止するように前記絶縁層上に形成された第２の封止絶縁層と、を有する半導体パッケージ。
【請求項２】
前記第１面には、複数の配線層及び複数の絶縁層が交互に積層され、
前記第２の半導体チップは、前記第１の封止絶縁層から最も遠い絶縁層上に搭載されている請求項１記載の半導体パッケージ。
【請求項３】
前記第１の封止絶縁層の第１面の反対面である第２面から露出する電極パッドと、
前記第１の封止絶縁層を貫通し、前記第１面に形成されている配線層と前記電極パッドとを電気的に接続する貫通配線と、を更に有する請求項１又は２記載の半導体パッケージ。
【請求項４】
前記第１の半導体チップの裏面及び前記電極パッドの露出面は、前記第２面と面一である請求項３記載の半導体パッケージ。
【請求項５】
前記第２の半導体チップに代えて無機材料からなる板状体が搭載された請求項１乃至４の何れか一項記載の半導体パッケージ。
【請求項６】
支持体の一方の面に第１の半導体チップを回路形成面を上にして配置する第１の半導体チップ配置工程と、
前記第１の半導体チップの回路形成面及び側面を封止するように、前記支持体の一方の面に第１の封止絶縁層を形成する第１の封止絶縁層形成工程と、
前記第１の封止絶縁層の前記回路形成面側の面である第１面に、配線層及び絶縁層を交互に積層する積層工程と、
前記絶縁層上に第２の半導体チップを搭載する第２の半導体チップ搭載工程と、
前記第２の半導体チップを封止するように前記絶縁層上に第２の封止絶縁層を形成する第２の封止絶縁層形成工程と、を有する半導体パッケージの製造方法。
【請求項７】
前記第２の半導体チップ搭載工程よりも後に、前記支持体を除去する支持体除去工程を更に有する請求項６記載の半導体パッケージの製造方法。
【請求項８】
前記第１の封止絶縁層形成工程よりも前に、前記支持体の一方の面に電極パッドを形成し、
前記第１の封止絶縁層形成工程では、前記半導体チップの回路形成面及び側面、並びに、前記電極パッドの上面及び側面を封止するように、前記支持体の一方の面に第１の封止絶縁層を形成し、
前記第１の封止絶縁層形成工程と前記積層工程との間に、前記第１の封止絶縁層を貫通し、前記電極パッドの上面を露出する貫通孔を形成し、
前記積層工程で前記第１面に形成する配線層は、前記貫通孔内に形成され前記電極パッドと電気的に接続される貫通配線を含む請求項６又は７記載の半導体パッケージの製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【公開番号】特開２０１３−６９８０７（Ｐ２０１３−６９８０７Ａ）
【公開日】平成２５年４月１８日（２０１３．４．１８）
【国際特許分類】
【出願番号】特願２０１１−２０６５４９（Ｐ２０１１−２０６５４９）
【出願日】平成２３年９月２１日（２０１１．９．２１）
【出願人】（０００１９０６８８）新光電気工業株式会社 (1,516)
【Ｆターム（参考）】
【公開日】平成２５年４月１８日（２０１３．４．１８）
【国際特許分類】
【出願日】平成２３年９月２１日（２０１１．９．２１）
【出願人】（０００１９０６８８）新光電気工業株式会社 (1,516)
【Ｆターム（参考）】
[ Back to top ]