半導体パッケージ
【課題】半導体チップと配線基板との接続信頼性が高い半導体パッケージを提供すること。
【解決手段】本半導体パッケージは、複数の電極パッドを有する半導体チップと、前記半導体チップを搭載する、複数の電極パッドを有する配線基板と、を有し、前記半導体チップの複数の電極パッドは、第１電極パッドと、前記第１電極パッドよりも外周側に配置された第２電極パッドと、を含み、前記配線基板の複数の電極パッドは、第３電極パッドと、前記第３電極パッドよりも外周側に配置された第４電極パッドと、を含み、前記第１電極パッドと前記第３電極パッドとは、接合部を介して接続されており、前記第２電極パッドと前記第４電極パッドとは、ピンを含む接合部を介して接続されている。
【解決手段】本半導体パッケージは、複数の電極パッドを有する半導体チップと、前記半導体チップを搭載する、複数の電極パッドを有する配線基板と、を有し、前記半導体チップの複数の電極パッドは、第１電極パッドと、前記第１電極パッドよりも外周側に配置された第２電極パッドと、を含み、前記配線基板の複数の電極パッドは、第３電極パッドと、前記第３電極パッドよりも外周側に配置された第４電極パッドと、を含み、前記第１電極パッドと前記第３電極パッドとは、接合部を介して接続されており、前記第２電極パッドと前記第４電極パッドとは、ピンを含む接合部を介して接続されている。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、配線基板に半導体チップを搭載した半導体パッケージに関する。
【背景技術】
【０００２】
従来より、配線基板に半導体チップを搭載した半導体パッケージが知られている。配線基板としては、例えば、シリコンからなる基板本体に複数の配線層と複数の絶縁層とが交互に積層され、絶縁層を介して隣接する配線層同士が、隣接する配線層に挟持された絶縁層を貫通するビアホールで接続された配線基板等が用いられている。
【０００３】
このような半導体パッケージにおいて、例えば配線基板の最外層には電極パッドが形成されており、この電極パッドが、はんだボール等を介して、半導体チップの電極パッドと電気的に接続されている。
【０００４】
このような半導体パッケージの製造工程では、例えば配線基板にはんだボール等を介して半導体チップを配置した状態でリフロー炉に投入し、はんだボール等を加熱して溶融させた後に冷却し、配線基板の電極パッドとそれに対応する半導体チップの電極パッドとをはんだボール等を介して電気的に接続する。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平３−２１７０２４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、一般的に半導体チップはシリコンを主成分としている場合が多く、配線基板の絶縁層は樹脂を主成分としフィラーを含有している場合が多い。ここで、シリコンの熱膨張係数は３ｐｐｍ／℃程度である。又、配線基板の絶縁層の熱膨張係数は樹脂やフィラーの材料、フィラーの含有量等に依存するが、おおよそ数十ｐｐｍ／℃程度である。そのため、配線基板にはんだボール等を介して半導体チップを配置してリフロー炉で加熱し、その後冷却すると、熱膨張係数の大きな配線基板の絶縁層部分に変位（反りや変形など）が生じる。その結果、はんだボール等に応力がかかってクラックや脱落が生じ、接続不良が発生する問題がある。特に配線基板の外周側に大きな応力がかかるため、配線基板の外周側が変位しやすく、配線基板の外周側に配置されたはんだボール等にクラックや脱落が生じる場合が多い。
【０００７】
本発明は、上記の点に鑑みてなされたものであり、半導体チップと配線基板との接続信頼性が高い半導体パッケージを提供することを課題とする。
【課題を解決するための手段】
【０００８】
本半導体パッケージは、複数の電極パッドを有する半導体チップと、前記半導体チップを搭載する、複数の電極パッドを有する配線基板と、を有し、前記半導体チップの複数の電極パッドは、第１電極パッドと、前記第１電極パッドよりも外周側に配置された第２電極パッドと、を含み、前記配線基板の複数の電極パッドは、第３電極パッドと、前記第３電極パッドよりも外周側に配置された第４電極パッドと、を含み、前記第１電極パッドと前記第３電極パッドとは、接合部を介して接続されており、前記第２電極パッドと前記第４電極パッドとは、ピンを含む接合部を介して接続されていることを要件とする。
【発明の効果】
【０００９】
開示の技術によれば、半導体チップと配線基板との接続信頼性が高い半導体パッケージを提供できる。
【図面の簡単な説明】
【００１０】
【図１】第１の実施の形態に係る半導体パッケージを例示する断面図である。
【図２】半導体チップ及び配線基板の電極パッドを例示する平面図（その１）である。
【図３】第１の実施の形態の変形例１に係る半導体パッケージを例示する断面図である。
【図４】第１の実施の形態の変形例２に係る半導体パッケージ製造工程を例示する図（その１）である。
【図５】第１の実施の形態の変形例２に係る半導体パッケージ製造工程を例示する図（その２）である。
【図６】第１の実施の形態の変形例２に係る半導体パッケージ製造工程を例示する図（その３）である。
【図７】配線基板の外周側に生じた変位に接合部が追従した状態を例示する図である。
【図８】半導体チップ及び配線基板の電極パッドを例示する平面図（その２）である。
【図９】半導体チップ及び配線基板の電極パッドを例示する平面図（その３）である。
【図１０】半導体チップ及び配線基板の電極パッドを例示する平面図（その４）である。
【発明を実施するための形態】
【００１１】
以下、図面を参照して発明を実施するための形態について説明する。なお、各図面において、同一構成部分には同一符号を付し、重複した説明を省略する場合がある。
【００１２】
〈第１の実施の形態〉
図１は、第１の実施の形態に係る半導体パッケージを例示する断面図である。図１を参照するに、半導体パッケージ１０において、半導体チップ２０は、接合部４０及び５０を介して、配線基板３０に搭載されている。
【００１３】
半導体チップ２０は、本体２１と、電極パッド２２とを有する。本体２１は、シリコン等からなる薄板化された半導体基板（図示せず）上に半導体集積回路（図示せず）等が形成されたものである。本体２１には、第１電極パッド２２ａ及び第２電極パッド２２ｂを含む複数の電極パッド２２が形成されている。第１電極パッド２２ａ及び第２電極パッド２２ｂは、半導体集積回路（図示せず）と電気的に接続されている。
【００１４】
第１電極パッド２２ａ及び第２電極パッド２２ｂとしては、例えばアルミニウム（Ａｌ）上にＵＢＭ（Under Bump Metal）層を形成したもの等を用いることができる。ＵＢＭ（Under Bump Metal）層の一例としては、チタン（Ｔｉ）と銅（Ｃｕ）とをこの順番で積層したものや、ニッケル（Ｎｉ）と金（Ａｕ）とをこの順番で積層したもの等を挙げることができる。なお、ＵＢＭ（Under Bump Metal）層は、第１電極パッド２２ａと第１接合部４２との密着性、及び、第２電極パッド２２ｂと第３接合部５２との密着性をそれぞれ向上させる機能を有する。
【００１５】
なお、第１電極パッド２２ａはピン５１を接続しない電極パッドであり、第２電極パッド２２ｂはピン５１を接続する電極パッドである。又、第１電極パッド２２ａ及び第２電極パッド２２ｂは、便宜上、別符号としているが、材料や形状、形成方法等は、同一であっても構わない。
【００１６】
図２は、半導体チップ及び配線基板の電極パッドを例示する平面図である。なお、図２では、一例として、半導体チップ２０と配線基板３０とが、共に平面視して矩形状である場合を示している。又、図２では、便宜上、第２電極パッド２２ｂ（第４電極パッド３７ｂ）を梨地で示している。
【００１７】
図２に示すように、第１電極パッド２２ａ及び第２電極パッド２２ｂの平面形状は略円形であり、エリアアレイ状にパターニングされている。第２電極パッド２２ｂは、第１電極パッド２２ａを囲むように、複数の電極パッド２２の最外周に配置されている。第１電極パッド２２ａ及び第２電極パッド２２ｂのそれぞれの径は、例えば３０〜８００μｍ程度とすることができる。又、第３電極パッド３７ａ及び第４電極パッド３７ｂのそれぞれの径は、例えば３０〜３００μｍ程度とすることができる。
【００１８】
図１に戻り、配線基板３０は、基板本体３１と、第１配線層３３と、第１絶縁層３４と、第２配線層３５と、第２絶縁層３６と、第３配線層３７とを有する。
【００１９】
配線基板３０において、基板本体３１は、第１配線層３３等を形成する基体となる部分であり、貫通孔３１ｘが形成されている。基板本体３１の厚さは、例えば、２００〜４００μｍ程度とすることができる。基板本体３１の材料としては、シリコン、ガラス、セラミック、又は樹脂等を用いることができる。
【００２０】
貫通孔３１ｘは、基板本体３１の一方の面から他方の面に貫通する平面形状が略円形の孔である。貫通孔３１ｘの径は、例えば４０〜６０μｍ程度とすることができる。貫通孔３１ｘには導電体が充填されており、貫通電極３２を形成している。貫通電極３２の材料としては、例えば銅（Ｃｕ）等を用いることができる。貫通電極３２の一端部は基板本体３１の一方の面から露出しており、基板本体３１の一方の面と略面一とされている。貫通電極３２の他端部は基板本体３１の他方の面から露出しており、基板本体３１の他方の面と略面一とされている。
【００２１】
貫通電極３２の他端部は、マザーボード等の実装基板（図示せず）と電気的に接続される電極パッドとして機能する。必要に応じ、接続信頼性を向上させるために、貫通電極３２の他端部に金属層を形成してもよい。金属層の例としては、Ａｕ層や、Ｎｉ／Ａｕ層（Ｎｉ層とＡｕ層をこの順番で積層した金属層）、Ｎｉ／Ｐｄ／Ａｕ層（Ｎｉ層とＰｄ層とＡｕ層をこの順番で積層した金属層）等を挙げることができる。
【００２２】
なお、基板本体３１の材料がシリコンの場合には、基板本体３１の一方の面及び他方の面、並びに貫通孔３１ｘの内側面に二酸化珪素（ＳｉＯ２）や窒化珪素（ＳｉＮ）等の絶縁層を形成する必要がある。基板本体３１の材料がガラス等の絶縁性材料である場合には、絶縁層は形成しなくてもよい。
【００２３】
第１配線層３３は、基板本体３１の一方の面に形成されており、所定の平面形状にパターニングされている。第１配線層３３は、貫通電極３２と電気的に接続されている。第１配線層３３の材料としては、例えば銅（Ｃｕ）等を用いることができる。第１配線層３３の厚さは、例えば１０〜２０μｍ程度とすることができる。
【００２４】
第１絶縁層３４は、基板本体３１の一方の面に、第１配線層３３を覆うように形成されている。第１絶縁層３４の材料としては、例えばエポキシ系樹脂を主成分とする熱硬化性の絶縁性樹脂等を用いることができる。第１絶縁層３４の厚さは、例えば１５〜３５μｍ程度とすることができる。第１絶縁層３４は、シリカ（ＳｉＯ２）等のフィラーを含有しても構わない。
【００２５】
第２配線層３５は、第１絶縁層３４を貫通し第１配線層３３の上面を露出する第１ビアホール３４ｘ内に充填されたビア配線、及び第１絶縁層３４上に形成され所定の平面形状にパターニングされた配線パターンを含んで構成されている。第１ビアホール３４ｘは、第２絶縁層３６側に開口されていると共に、第１配線層３３の上面によって底面が形成された、開口部の面積が底面の面積よりも大となる円錐台状の凹部となっている。又、この凹部内にビア配線が形成されている。つまり、ビア配線は、絶縁層を貫通する貫通配線であり、各配線層を相互に接続している。
【００２６】
第２配線層３５は、第１ビアホール３４ｘの底部に露出した第１配線層３３と電気的に接続されている。第２配線層３５の材料としては、例えば銅（Ｃｕ）等を用いることができる。第２配線層３５を構成する配線パターンの厚さは、例えば１０〜２０μｍ程度とすることができる。
【００２７】
第２絶縁層３６は、第１絶縁層３４上に、第２配線層３５を覆うように形成されている。第２絶縁層３６の材料としては、第１絶縁層３４と同様の絶縁性樹脂を用いることができる。第２絶縁層３６の厚さは、例えば１５〜３５μｍ程度とすることができる。第２絶縁層３６は、シリカ（ＳｉＯ２）等のフィラーを含有しても構わない。
【００２８】
第３配線層３７は、第２絶縁層３６を貫通し第２配線層３５の上面を露出する第２ビアホール３６ｘ内に充填されたビア配線、及び第２絶縁層３６上に形成された電極パッドを含んで構成されている。第２ビアホール３６ｘは、半導体チップ２０側に開口されていると共に、第２配線層３５の上面によって底面が形成された、開口部の面積が底面の面積よりも大となる円錐台状の凹部となっている。又、この凹部内にビア配線が形成されている。つまり、ビア配線は、絶縁層を貫通する貫通配線であり、各配線層を相互に接続している。
【００２９】
第３配線層３７は、第２ビアホール３６ｘの底部に露出した第２配線層３５と電気的に接続されている。第３配線層３７の材料としては、例えば銅（Ｃｕ）等を用いることができる。第３配線層３７を構成する電極パッドの厚さは、例えば１０〜２０μｍ程度とすることができる。
【００３０】
第３配線層３７は、第３電極パッド３７ａ及び第４電極パッド３７ｂを有する。図２に示すように、第３電極パッド３７ａ及び第４電極パッド３７ｂの平面形状は略円形であり、エリアアレイ状にパターニングされている。第４電極パッド３７ｂは、第３電極パッド３７ａを囲むように、第３配線層３７（複数の電極パッド）の最外周に配置されている。なお、第３電極パッド３７ａはピン５１を接続しない電極パッドであり、第４電極パッド３７ｂはピン５１を接続する電極パッドである。又、第３電極パッド３７ａ及び第４電極パッド３７ｂは、便宜上、別符号としているが、材料や形状、形成方法等は、同一であっても構わない。
【００３１】
本実施の形態では、略円形の第３電極パッド３７ａ及び第４電極パッド３７ｂがエリアアレイ状にパターニングされているが、第３配線層３７を所定の平面形状にパターニングし、第３配線層３７上にエリアアレイ状の開口部を有するソルダーレジスト層を設けても構わない。なお、第３電極パッド３７ａ及び第４電極パッド３７ｂは、半導体チップ２０の第１電極パッド２２ａ及び第２電極パッド２２ｂと、それぞれ平面視で略重複する位置に形成されている。
【００３２】
第３電極パッド３７ａは、接合部４０を介して、半導体チップ２０の第１電極パッド２２ａと電気的に接続されている。接合部４０は、導電性ボール４１と、第１接合部４２と、第２接合部４３とを有する。導電性ボール４１としては、例えば、はんだボール、銅コアの周囲をはんだ材料で被覆した所謂銅コアボール、樹脂コアの周囲をはんだ材料で被覆した所謂樹脂コアボール等を用いることができる。導電性ボール４１に含まれるはんだ材料としては、例えば、Ｓｎ−Ａｇ、Ｓｎ−Ｓｂ、Ｓｎ−９０Ｐｂ、Ｓｎ−Ｃｕ等を用いることができる。第１接合部４２及び第２接合部４３としては、例えば、導電性ボール４１に含まれるはんだ材料と同様な材料を用いることができる。
【００３３】
導電性ボール４１は、例えば、リフロー前は略球状であり、リフロー後は上下方向につぶれて、断面形状が略楕円状となる。導電性ボール４１の好適な長径（平面方向）や好適な短径（高さ方向）は、導電性ボール４１のピッチに応じて異なる。導電性ボール４１が１ｍｍピッチである場合には、導電性ボール４１の長径を８００μｍ程度、短径を５００μｍ程度とすると好適である。又、導電性ボール４１が０．５ｍｍピッチである場合には、導電性ボール４１の長径を３００μｍ程度、短径を２００μｍ程度とすると好適である。又、導電性ボール４１が０．２ｍｍピッチである場合には、導電性ボール４１の長径を１５０μｍ程度、短径を１００μｍ程度とすると好適である。なお、以上の寸法は一例であり、これらに限定されるものではない。
【００３４】
なお、図１では、便宜上、接合部４０において、導電性ボール４１と第１接合部４２との境界、及び導電性ボール４１と第２接合部４３との境界を明確に示しているが、実際には、導電性ボール４１に含まれるはんだ材料、第１接合部４２、及び第２接合部４３は溶融して合金化するため、境界は図１のように明確にならない場合がある。
【００３５】
第４電極パッド３７ｂは、接合部５０を介して、半導体チップ２０の第２電極パッド２２ｂと電気的に接続されている。接合部５０は、ピン５１と、第３接合部５２と、第４接合部５３とを有する。ピン５１の一端側は、第３接合部５２を介して第２電極パッド２２ｂに接合されており、ピン５１の他端側は、第４接合部５３を介して第４電極パッド３７ｂに接合されている。
【００３６】
ピン５１は、第３接合部５２及び第４接合部５３を介して第２電極パッド２２ｂ及び第４電極パッド３７ｂに接合することにより、配線基板３０の特に外周側にかかる応力を緩和する機能を有する部材である。このような機能を有する部材であれば、ピン５１の形状は問わないが、ピン５１としては、例えば円柱状や六角柱状等の部材を用いることができる。ピン５１が円柱状である場合には、直径は、例えば、３０〜３００μｍ程度とすることができる。ピン５１の高さは、例えば５０〜５００μｍ程度とすることができる。なお、ピン５１の高さは、導電性ボール４１の短径（高さ方向）と同程度にすると好適である。
【００３７】
ピン５１としては、導電性材料も絶縁性材料も用いることができるが、本実施の形態では、ピン５１として導電性材料を用い、ピン５１を電源線やＧＮＤ線、信号線等の一部として用いている。ピン５１の材料として導電性材料を用いる場合には、例えば銅（Ｃｕ）等を用いることができる。銅（Ｃｕ）等の表面にコバール（Ｋｏｖａｒ）めっきや金（Ａｕ）めっき等を施しても構わない。又、銅（Ｃｕ）等の表面にニッケル（Ｎｉ）めっきを施し、ニッケル（Ｎｉ）めっきを被覆するように更に金（Ａｕ）めっき等を施しても構わない。
【００３８】
第３接合部５２及び第４接合部５３としては、第１接合部４２及び第２接合部４３と同様に、例えば、導電性ボール４１に含まれるはんだ材料と同様な材料を用いることができる。但し、第３接合部５２及び第４接合部５３として、はんだ材料に代えて、導電性樹脂を用いてもよい。導電性樹脂としては、例えば、銀（Ａｇ）ペーストや金（Ａｕ）ペースト等を用いることができる。
【００３９】
このように、第１の実施の形態では、半導体チップ２０に、第１電極パッド２２ａと、第１電極パッド２２ａよりも外周側に配置された第２電極パッド２２ｂとを含む電極パッド２２を形成し、配線基板３０に、第３電極パッド３７ａと、第３電極パッド３７ａよりも外周側に配置された第４電極パッド３７ｂとを含む第３配線層３７（電極パッド）を形成している。そして、第２電極パッド２２ｂと第４電極パッド３７ｂとを、ピン５１を含む接合部５０（ピン５１、第３接合部５２、及び第４接合部５３）により接続している。
【００４０】
これにより、ピン５１の一端側と接する第３接合部５２の面積、及びピン５１の他端側と接する第４接合部５３の面積は、導電性ボール４１の一端側と接する第１接合部４２の面積、及び導電性ボール４１の他端側と接する第２接合部４３の面積よりも大きくなる。つまり、ピン５１の一端側と第３接合部５２、及びピン５１の他端側と第４接合部５３は、導電性ボール４１の一端側と第１接合部４２、及び導電性ボール４１の他端側と第２接合部４３よりも強固に接合されている。
【００４１】
その結果、配線基板３０に半導体チップ２０を搭載する際に加熱されて、特に配線基板３０の外周側に大きな応力がかかっても、接合部５０（ピン５１、第３接合部５２、及び第４接合部５３）にかかる応力は緩和され、従来のように、第３接合部５２や第４接合部５３にクラックや脱落が生じる虞を低減できる。つまり、半導体チップ２０と配線基板３０との接続信頼性を向上できる。
【００４２】
なお、第３接合部５２とピン５１の一端側、及び第４接合部５３とピン５１の他端側を、第１接合部４２と導電性ボール４１の一端側、及び第２接合部４３と導電性ボール４１の他端側よりも更に強固に接合するために、第２電極パッド２２ｂ及び第４電極パッド３７ｂの径を、それぞれ第１電極パッド２２ａ及び第３電極パッド３７ａの径よりも大きくし、ピン５１の径を太くしても構わない。但し、実装密度が低下するため、第２電極パッド２２ｂ及び第４電極パッド３７ｂの径は、実装密度との兼ね合いから決定することが好ましい。
【００４３】
〈第１の実施の形態の変形例１〉
図３は、第１の実施の形態の変形例１に係る半導体パッケージを例示する断面図である。図３を参照するに、半導体パッケージ１０Ａにおいて、第２電極パッド２２ｂ及び第４電極パッド３７ｂが他の配線層等と接続されてなく、電気的に孤立（フローティング）している点が、半導体パッケージ１０（図１参照）と相違する。なお、第１の実施の形態の変形例１において、既に説明した実施の形態と同一構成部品についての説明は省略する。
【００４４】
このように、第２電極パッド２２ｂ及び第４電極パッド３７ｂを他の配線層等と接続せずに、つまり、ピン５１を信号線等としては用いずに、半導体チップ２０と配線基板３０との接続信頼性を向上する目的のみに用いてもよい。半導体パッケージ１０Ａの形態でも半導体パッケージ１０と同様の効果を奏する。
【００４５】
なお、半導体パッケージ１０Ａにおいて、ピン５１の材料としては、例えば銅（Ｃｕ）等の導電性材料を用いてもよいが、例えばガラス等の絶縁性材料を用いてもよい。但し、ピン５１の材料としてガラス等の絶縁性材料を用いた場合には、ガラス等の絶縁性材料の表面に、第３接合部５２及び第４接合部５３との濡れ性を向上させる処理を施すことが好ましい。
【００４６】
〈第１の実施の形態の変形例２〉
第１の実施の形態の変形例２では、第１の実施の形態において、ピン５１と接合される第３接合部５２及び第４接合部５３の材料として、第１接合部４２及び第２接合部４３の材料よりも低融点の材料を用いる例を示す。なお、第１の実施の形態の変形例２において、既に説明した実施の形態と同一構成部品についての説明は省略する。
【００４７】
第１の実施の形態の変形例２に係る半導体パッケージ（構造は半導体パッケージ１０と同様であるため図示は省略）において、第１接合部４２及び第２接合部４３の材料としては、例えばＳｎ−Ａｇを用いることができる。第３接合部５２及び第４接合部５３の材料としては、例えばＳｎ−Ａｇ（融点２２０℃以上）よりも低融点であるＳｎ−Ｂｉ（融点１３９℃程度）を用いることができる。又、第１接合部４２及び第２接合部４３の材料としてＳｎ−Ｓｂ（融点２５０℃以上）を用い、第３接合部５２及び第４接合部５３の材料としてＳｎ−３７Ｐｂ（融点１８３℃程度）を用いてもよい。
【００４８】
又、第１接合部４２及び第２接合部４３の材料としてＳｎ−９０Ｐｂ（融点２８０℃程度）を用い、第３接合部５２及び第４接合部５３の材料としてＳｎ−Ｉｎ（融点１１７℃程度）を用いてもよい。又、第１接合部４２及び第２接合部４３の材料としてＳｎ−Ｃｕ（融点２２７℃程度）を用い、第３接合部５２及び第４接合部５３の材料としてＳｎ−Ｉｎ（融点１１７℃程度）を用いてもよい。
【００４９】
但し、ピン５１と接合される第３接合部５２及び第４接合部５３の材料としては、第１接合部４２及び第２接合部４３の材料よりも低融点の材料を用いればよく、上に例示した材料や組み合わせに限定されることはない。
【００５０】
このように、ピン５１と接合される第３接合部５２及び第４接合部５３の材料として、第１接合部４２及び第２接合部４３の材料よりも低融点の材料を用いることにより、半導体チップ２０と配線基板３０との接続信頼性を更に向上できる。この理由について、第１の実施の形態の変形例２に係る半導体パッケージの製造工程の一部を示しながら以下に説明する。
【００５１】
図４〜図６は、第１の実施の形態の変形例２に係る半導体パッケージ製造工程を例示する図である。まず、図４に示す工程では、配線基板３０を準備し、第３電極パッド３７ａ上に第２接合部４３を形成し、第４電極パッド３７ｂ上に第４接合部５３を形成する。配線基板３０は、例えば以下のようにして作製する。すなわち、まず、例えばシリコン板に異方性エッチング法等により貫通孔３１ｘを形成し、電解めっき法等により貫通孔３１ｘ内に銅（Ｃｕ）等を充填して基板本体３１を作製する。そして、基板本体３１の一方の面にセミアディティブ法等により第１配線層３３を形成する。
【００５２】
次に、基板本体３１の一方の面に第１配線層３３を被覆する第１絶縁層３４を形成後、第１絶縁層３４を貫通し第１配線層３３の上面を露出する第１ビアホール３４ｘをレーザ加工法等で形成する。更に、第１絶縁層３４上に、第１ビアホール３４ｘを介して第１配線層３３に接続される第２配線層３５をセミアディティブ法等で形成する。
【００５３】
更に、第１絶縁層３４上に第２配線層３５を被覆する第２絶縁層３６を形成後、第２絶縁層３６を貫通し第２配線層３５の上面を露出する第２ビアホール３６ｘをレーザ加工法等で形成する。更に、第２絶縁層３６上に、第２ビアホール３６ｘを介して第２配線層３５に接続される第３配線層３７を形成する。第１配線層３３、第２配線層３５、及び第３配線層３７の材料としては、例えば銅（Ｃｕ）等を用いることができる。第１絶縁層３４及び第２絶縁層３６の材料としては、例えばエポキシ系樹脂を主成分とする熱硬化性の絶縁性樹脂等を用いることができる。
【００５４】
第３電極パッド３７ａ上に第２接合部４３を形成し、第４電極パッド３７ｂ上に第４接合部５３を形成するには、例えば、第３電極パッド３７ａ上に所定のはんだ材料（Ｓｎ−Ａｇ等）のペーストを塗布し、第４電極パッド３７ｂ上に所定のはんだ材料（Ｓｎ−Ａｇ等）よりも低融点のはんだ材料（Ｓｎ−Ｂｉ等）のペーストを塗布すればよい。
【００５５】
次に、図５に示す工程では、配線基板３０の第３電極パッド３７ａ上に、第２接合部４３を介して導電性ボール４１を配置し、第４電極パッド３７ｂ上に、第４接合部５３を介してピン５１を配置する。導電性ボール４１及びピン５１の配置には、例えば、ボールマウンタ等の装置を用いることができる。
【００５６】
次に、図６に示す工程では、第１電極パッド２２ａ上に所定のはんだ材料（Ｓｎ−Ａｇ等）のペーストを塗布して第１接合部４２を形成し、第２電極パッド２２ｂ上に所定のはんだ材料（Ｓｎ−Ａｇ等）よりも低融点のはんだ材料（Ｓｎ−Ｂｉ等）のペーストを塗布して第３接合部５２を形成する。そして、第１接合部４２と導電性ボール４１、及び第３接合部５２とピン５１をそれぞれ位置あわせしてリフロー炉に投入し、導電性ボール４１に含まれるはんだ材料、第１接合部４２、第２接合部４３、第３接合部５２、及び第４接合部５３を溶融させ、その後冷却して硬化させる。これにより、導電性ボール４１に含まれるはんだ材料、第１接合部４２、及び第２接合部４３が合金化して接合部４０が形成され、第３接合部５２及び第４接合部５３が硬化して接合部５０が形成され、配線基板３０に半導体チップ２０が搭載された第１の実施の形態の変形例２に係る半導体パッケージが完成する。
【００５７】
ところで、半導体チップ２０及び配線基板３０をリフロー炉で加熱し、その後冷却すると、半導体チップ２０よりも熱膨張係数の大きな配線基板３０の主に絶縁層部分（第１絶縁層３４及び第２絶縁層３６）に変位（反りや変形など）が生じ、特に配線基板３０の外周側に大きな応力がかかる。しかしながら、配線基板３０の外周側は、ピン５１を介して半導体チップ２０と接続されている。そして、ピン５１と半導体チップ２０とを接続する第３接合部５２（例えばＳｎ−Ｂｉ系のはんだ材料）、及びピン５１と配線基板３０とを接続する第４接合部５３（例えばＳｎ−Ｂｉ系のはんだ材料）は、第１接合部４２及び第２接合部４３（Ｓｎ−Ａｇ系のはんだ材料）よりも低融点である。
【００５８】
これにより、リフロー炉で加熱され、その後冷却される過程において、第３接合部５２及び第４接合部５３は、第１接合部４２及び第２接合部４３よりも先に溶融し後に硬化する。従って、リフロー炉で加熱され、その後冷却される過程において、配線基板３０の特に外周側に大きな変位が生じても、第３接合部５２及び第４接合部５３の融点よりも高い温度では、第３接合部５２及び第４接合部５３が溶融しているためピン５１が可動し、配線基板３０の変位に追従できる。
【００５９】
その結果、図７に例示するように、配線基板３０の特に外周側に大きな変位が生じても、ピン５１が可動して配線基板３０の変位に追従した状態で第３接合部５２及び第４接合部５３が硬化する。つまり、半導体チップ２０の第２電極パッド２２ｂとピン５１とは第３接合部５２にかかる応力が緩和された状態で接続され、配線基板３０の第４電極パッド３７ｂとピン５１とは第４接合部５３にかかる応力が緩和された状態で接続される。なお、図７の例では、ピン５１が配線基板３０の変位に追従して姿勢を変えた状態で硬化した様子を模式的に示している。
【００６０】
なお、図７の例では、配線基板３０の外周側が膨張する方向に変位する様子を示しているが、配線基板３０の外周側が収縮する方向に変位した場合にも、ピン５１は配線基板３０の変位に追従できる。
【００６１】
このように、第１の実施の形態の変形例２では、第１の実施の形態と同様の効果を奏するが、更に以下の効果を奏する。すなわち、ピン５１と接合される第３接合部５２及び第４接合部５３の材料として、第１接合部４２及び第２接合部４３の材料よりも低融点の材料を用いることにより、リフロー炉で加熱され、その後冷却される過程において、配線基板３０の特に外周側に大きな変位が生じても、第３接合部５２及び第４接合部５３の融点よりも高い温度では、ピン５１が配線基板３０の変位に追従して可動できる。その結果、第３接合部５２及び第４接合部５３にかかる応力を緩和することができる。
【００６２】
〈第１の実施の形態の変形例３〉
第１の実施の形態の変形例３では、電極パッドの配置のバリエーションについて例示する。なお、第１の実施の形態の変形例３において、既に説明した実施の形態と同一構成部品についての説明は省略する。
【００６３】
図８〜図１０は、半導体チップ及び配線基板の電極パッドを例示する平面図である。図８〜図１０では、便宜上、第２電極パッド２２ｂ（第４電極パッド３７ｂ）を梨地で示している。図８〜図１０において、第２電極パッド２２ｂ（第４電極パッド３７ｂ）上にピン５１が配置される。
【００６４】
図８に示すように、第１電極パッド２２ａ（第３電極パッド３７ａ）よりも外周側に配置される第２電極パッド２２ｂ（第４電極パッド３７ｂ）の個数は任意としてかなわない。もちろん図２や図８以外の配置でもよく、例えば、最外周の４隅のみに第２電極パッド２２ｂ（第４電極パッド３７ｂ）を配置してもよい。
【００６５】
又、図９に示すように、第１電極パッド２２ａ（第３電極パッド３７ａ）よりも外周側に配置される第２電極パッド２２ｂ（第４電極パッド３７ｂ）は、一重でなくてもよく、二重や三重としてもよい。又、図１０に示すように、電極パッドがペリフェラル状に配置されている場合にも、第１電極パッド２２ａ（第３電極パッド３７ａ）よりも外周側に第２電極パッド２２ｂ（第４電極パッド３７ｂ）を配置すれば、電極パッドをエリアアレイ状に配置した場合と同様の効果が得られる。更に、図１０の例を図８や図９のように変形してもよい。
【００６６】
このように、第２電極パッド２２ｂ及び第４電極パッド３７ｂは、それぞれ第１電極パッド２２ａ及び第３電極パッド３７ａよりも外周側に配置されていれば、その態様は限定されない。
【００６７】
以上、好ましい実施の形態及びその変形例について詳説したが、上述した実施の形態及びその変形例に制限されることはなく、特許請求の範囲に記載された範囲を逸脱することなく、上述した実施の形態及びその変形例に種々の変形及び置換を加えることができる。
【００６８】
例えば、上記実施の形態及びその変形例では、半導体パッケージを構成する配線基板として、シリコン、ガラス、セラミック、又は樹脂等からなる基板本体を備えた配線基板を例示した。しかし、配線基板には、例えば、コアとなる基板本体を有さない所謂コアレスのビルドアップ配線基板等を用いても構わない。又、基板本体の両面に配線層を設けた配線基板を用いても構わない。
【符号の説明】
【００６９】
１０、１０Ａ 半導体パッケージ
２０ 半導体チップ
２１ 本体
２２ 電極パッド
２２ａ 第１電極パッド
２２ｂ 第２電極パッド
３０ 配線基板
３１ 基板本体
３１ｘ 貫通孔
３２ 貫通電極
３３ 第１配線層
３４ 第１絶縁層
３４ｘ 第１ビアホール
３５ 第２配線層
３６ 第２絶縁層
３６ｘ 第２ビアホール
３７ 第３配線層
３７ａ 第３電極パッド
３７ｂ 第４電極パッド
４０、５０ 接合部
４１ 導電性ボール
４２ 第１接合部
４３ 第２接合部
５１ ピン
５２ 第３接合部
５３ 第４接合部
【技術分野】
【０００１】
本発明は、配線基板に半導体チップを搭載した半導体パッケージに関する。
【背景技術】
【０００２】
従来より、配線基板に半導体チップを搭載した半導体パッケージが知られている。配線基板としては、例えば、シリコンからなる基板本体に複数の配線層と複数の絶縁層とが交互に積層され、絶縁層を介して隣接する配線層同士が、隣接する配線層に挟持された絶縁層を貫通するビアホールで接続された配線基板等が用いられている。
【０００３】
このような半導体パッケージにおいて、例えば配線基板の最外層には電極パッドが形成されており、この電極パッドが、はんだボール等を介して、半導体チップの電極パッドと電気的に接続されている。
【０００４】
このような半導体パッケージの製造工程では、例えば配線基板にはんだボール等を介して半導体チップを配置した状態でリフロー炉に投入し、はんだボール等を加熱して溶融させた後に冷却し、配線基板の電極パッドとそれに対応する半導体チップの電極パッドとをはんだボール等を介して電気的に接続する。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平３−２１７０２４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、一般的に半導体チップはシリコンを主成分としている場合が多く、配線基板の絶縁層は樹脂を主成分としフィラーを含有している場合が多い。ここで、シリコンの熱膨張係数は３ｐｐｍ／℃程度である。又、配線基板の絶縁層の熱膨張係数は樹脂やフィラーの材料、フィラーの含有量等に依存するが、おおよそ数十ｐｐｍ／℃程度である。そのため、配線基板にはんだボール等を介して半導体チップを配置してリフロー炉で加熱し、その後冷却すると、熱膨張係数の大きな配線基板の絶縁層部分に変位（反りや変形など）が生じる。その結果、はんだボール等に応力がかかってクラックや脱落が生じ、接続不良が発生する問題がある。特に配線基板の外周側に大きな応力がかかるため、配線基板の外周側が変位しやすく、配線基板の外周側に配置されたはんだボール等にクラックや脱落が生じる場合が多い。
【０００７】
本発明は、上記の点に鑑みてなされたものであり、半導体チップと配線基板との接続信頼性が高い半導体パッケージを提供することを課題とする。
【課題を解決するための手段】
【０００８】
本半導体パッケージは、複数の電極パッドを有する半導体チップと、前記半導体チップを搭載する、複数の電極パッドを有する配線基板と、を有し、前記半導体チップの複数の電極パッドは、第１電極パッドと、前記第１電極パッドよりも外周側に配置された第２電極パッドと、を含み、前記配線基板の複数の電極パッドは、第３電極パッドと、前記第３電極パッドよりも外周側に配置された第４電極パッドと、を含み、前記第１電極パッドと前記第３電極パッドとは、接合部を介して接続されており、前記第２電極パッドと前記第４電極パッドとは、ピンを含む接合部を介して接続されていることを要件とする。
【発明の効果】
【０００９】
開示の技術によれば、半導体チップと配線基板との接続信頼性が高い半導体パッケージを提供できる。
【図面の簡単な説明】
【００１０】
【図１】第１の実施の形態に係る半導体パッケージを例示する断面図である。
【図２】半導体チップ及び配線基板の電極パッドを例示する平面図（その１）である。
【図３】第１の実施の形態の変形例１に係る半導体パッケージを例示する断面図である。
【図４】第１の実施の形態の変形例２に係る半導体パッケージ製造工程を例示する図（その１）である。
【図５】第１の実施の形態の変形例２に係る半導体パッケージ製造工程を例示する図（その２）である。
【図６】第１の実施の形態の変形例２に係る半導体パッケージ製造工程を例示する図（その３）である。
【図７】配線基板の外周側に生じた変位に接合部が追従した状態を例示する図である。
【図８】半導体チップ及び配線基板の電極パッドを例示する平面図（その２）である。
【図９】半導体チップ及び配線基板の電極パッドを例示する平面図（その３）である。
【図１０】半導体チップ及び配線基板の電極パッドを例示する平面図（その４）である。
【発明を実施するための形態】
【００１１】
以下、図面を参照して発明を実施するための形態について説明する。なお、各図面において、同一構成部分には同一符号を付し、重複した説明を省略する場合がある。
【００１２】
〈第１の実施の形態〉
図１は、第１の実施の形態に係る半導体パッケージを例示する断面図である。図１を参照するに、半導体パッケージ１０において、半導体チップ２０は、接合部４０及び５０を介して、配線基板３０に搭載されている。
【００１３】
半導体チップ２０は、本体２１と、電極パッド２２とを有する。本体２１は、シリコン等からなる薄板化された半導体基板（図示せず）上に半導体集積回路（図示せず）等が形成されたものである。本体２１には、第１電極パッド２２ａ及び第２電極パッド２２ｂを含む複数の電極パッド２２が形成されている。第１電極パッド２２ａ及び第２電極パッド２２ｂは、半導体集積回路（図示せず）と電気的に接続されている。
【００１４】
第１電極パッド２２ａ及び第２電極パッド２２ｂとしては、例えばアルミニウム（Ａｌ）上にＵＢＭ（Under Bump Metal）層を形成したもの等を用いることができる。ＵＢＭ（Under Bump Metal）層の一例としては、チタン（Ｔｉ）と銅（Ｃｕ）とをこの順番で積層したものや、ニッケル（Ｎｉ）と金（Ａｕ）とをこの順番で積層したもの等を挙げることができる。なお、ＵＢＭ（Under Bump Metal）層は、第１電極パッド２２ａと第１接合部４２との密着性、及び、第２電極パッド２２ｂと第３接合部５２との密着性をそれぞれ向上させる機能を有する。
【００１５】
なお、第１電極パッド２２ａはピン５１を接続しない電極パッドであり、第２電極パッド２２ｂはピン５１を接続する電極パッドである。又、第１電極パッド２２ａ及び第２電極パッド２２ｂは、便宜上、別符号としているが、材料や形状、形成方法等は、同一であっても構わない。
【００１６】
図２は、半導体チップ及び配線基板の電極パッドを例示する平面図である。なお、図２では、一例として、半導体チップ２０と配線基板３０とが、共に平面視して矩形状である場合を示している。又、図２では、便宜上、第２電極パッド２２ｂ（第４電極パッド３７ｂ）を梨地で示している。
【００１７】
図２に示すように、第１電極パッド２２ａ及び第２電極パッド２２ｂの平面形状は略円形であり、エリアアレイ状にパターニングされている。第２電極パッド２２ｂは、第１電極パッド２２ａを囲むように、複数の電極パッド２２の最外周に配置されている。第１電極パッド２２ａ及び第２電極パッド２２ｂのそれぞれの径は、例えば３０〜８００μｍ程度とすることができる。又、第３電極パッド３７ａ及び第４電極パッド３７ｂのそれぞれの径は、例えば３０〜３００μｍ程度とすることができる。
【００１８】
図１に戻り、配線基板３０は、基板本体３１と、第１配線層３３と、第１絶縁層３４と、第２配線層３５と、第２絶縁層３６と、第３配線層３７とを有する。
【００１９】
配線基板３０において、基板本体３１は、第１配線層３３等を形成する基体となる部分であり、貫通孔３１ｘが形成されている。基板本体３１の厚さは、例えば、２００〜４００μｍ程度とすることができる。基板本体３１の材料としては、シリコン、ガラス、セラミック、又は樹脂等を用いることができる。
【００２０】
貫通孔３１ｘは、基板本体３１の一方の面から他方の面に貫通する平面形状が略円形の孔である。貫通孔３１ｘの径は、例えば４０〜６０μｍ程度とすることができる。貫通孔３１ｘには導電体が充填されており、貫通電極３２を形成している。貫通電極３２の材料としては、例えば銅（Ｃｕ）等を用いることができる。貫通電極３２の一端部は基板本体３１の一方の面から露出しており、基板本体３１の一方の面と略面一とされている。貫通電極３２の他端部は基板本体３１の他方の面から露出しており、基板本体３１の他方の面と略面一とされている。
【００２１】
貫通電極３２の他端部は、マザーボード等の実装基板（図示せず）と電気的に接続される電極パッドとして機能する。必要に応じ、接続信頼性を向上させるために、貫通電極３２の他端部に金属層を形成してもよい。金属層の例としては、Ａｕ層や、Ｎｉ／Ａｕ層（Ｎｉ層とＡｕ層をこの順番で積層した金属層）、Ｎｉ／Ｐｄ／Ａｕ層（Ｎｉ層とＰｄ層とＡｕ層をこの順番で積層した金属層）等を挙げることができる。
【００２２】
なお、基板本体３１の材料がシリコンの場合には、基板本体３１の一方の面及び他方の面、並びに貫通孔３１ｘの内側面に二酸化珪素（ＳｉＯ２）や窒化珪素（ＳｉＮ）等の絶縁層を形成する必要がある。基板本体３１の材料がガラス等の絶縁性材料である場合には、絶縁層は形成しなくてもよい。
【００２３】
第１配線層３３は、基板本体３１の一方の面に形成されており、所定の平面形状にパターニングされている。第１配線層３３は、貫通電極３２と電気的に接続されている。第１配線層３３の材料としては、例えば銅（Ｃｕ）等を用いることができる。第１配線層３３の厚さは、例えば１０〜２０μｍ程度とすることができる。
【００２４】
第１絶縁層３４は、基板本体３１の一方の面に、第１配線層３３を覆うように形成されている。第１絶縁層３４の材料としては、例えばエポキシ系樹脂を主成分とする熱硬化性の絶縁性樹脂等を用いることができる。第１絶縁層３４の厚さは、例えば１５〜３５μｍ程度とすることができる。第１絶縁層３４は、シリカ（ＳｉＯ２）等のフィラーを含有しても構わない。
【００２５】
第２配線層３５は、第１絶縁層３４を貫通し第１配線層３３の上面を露出する第１ビアホール３４ｘ内に充填されたビア配線、及び第１絶縁層３４上に形成され所定の平面形状にパターニングされた配線パターンを含んで構成されている。第１ビアホール３４ｘは、第２絶縁層３６側に開口されていると共に、第１配線層３３の上面によって底面が形成された、開口部の面積が底面の面積よりも大となる円錐台状の凹部となっている。又、この凹部内にビア配線が形成されている。つまり、ビア配線は、絶縁層を貫通する貫通配線であり、各配線層を相互に接続している。
【００２６】
第２配線層３５は、第１ビアホール３４ｘの底部に露出した第１配線層３３と電気的に接続されている。第２配線層３５の材料としては、例えば銅（Ｃｕ）等を用いることができる。第２配線層３５を構成する配線パターンの厚さは、例えば１０〜２０μｍ程度とすることができる。
【００２７】
第２絶縁層３６は、第１絶縁層３４上に、第２配線層３５を覆うように形成されている。第２絶縁層３６の材料としては、第１絶縁層３４と同様の絶縁性樹脂を用いることができる。第２絶縁層３６の厚さは、例えば１５〜３５μｍ程度とすることができる。第２絶縁層３６は、シリカ（ＳｉＯ２）等のフィラーを含有しても構わない。
【００２８】
第３配線層３７は、第２絶縁層３６を貫通し第２配線層３５の上面を露出する第２ビアホール３６ｘ内に充填されたビア配線、及び第２絶縁層３６上に形成された電極パッドを含んで構成されている。第２ビアホール３６ｘは、半導体チップ２０側に開口されていると共に、第２配線層３５の上面によって底面が形成された、開口部の面積が底面の面積よりも大となる円錐台状の凹部となっている。又、この凹部内にビア配線が形成されている。つまり、ビア配線は、絶縁層を貫通する貫通配線であり、各配線層を相互に接続している。
【００２９】
第３配線層３７は、第２ビアホール３６ｘの底部に露出した第２配線層３５と電気的に接続されている。第３配線層３７の材料としては、例えば銅（Ｃｕ）等を用いることができる。第３配線層３７を構成する電極パッドの厚さは、例えば１０〜２０μｍ程度とすることができる。
【００３０】
第３配線層３７は、第３電極パッド３７ａ及び第４電極パッド３７ｂを有する。図２に示すように、第３電極パッド３７ａ及び第４電極パッド３７ｂの平面形状は略円形であり、エリアアレイ状にパターニングされている。第４電極パッド３７ｂは、第３電極パッド３７ａを囲むように、第３配線層３７（複数の電極パッド）の最外周に配置されている。なお、第３電極パッド３７ａはピン５１を接続しない電極パッドであり、第４電極パッド３７ｂはピン５１を接続する電極パッドである。又、第３電極パッド３７ａ及び第４電極パッド３７ｂは、便宜上、別符号としているが、材料や形状、形成方法等は、同一であっても構わない。
【００３１】
本実施の形態では、略円形の第３電極パッド３７ａ及び第４電極パッド３７ｂがエリアアレイ状にパターニングされているが、第３配線層３７を所定の平面形状にパターニングし、第３配線層３７上にエリアアレイ状の開口部を有するソルダーレジスト層を設けても構わない。なお、第３電極パッド３７ａ及び第４電極パッド３７ｂは、半導体チップ２０の第１電極パッド２２ａ及び第２電極パッド２２ｂと、それぞれ平面視で略重複する位置に形成されている。
【００３２】
第３電極パッド３７ａは、接合部４０を介して、半導体チップ２０の第１電極パッド２２ａと電気的に接続されている。接合部４０は、導電性ボール４１と、第１接合部４２と、第２接合部４３とを有する。導電性ボール４１としては、例えば、はんだボール、銅コアの周囲をはんだ材料で被覆した所謂銅コアボール、樹脂コアの周囲をはんだ材料で被覆した所謂樹脂コアボール等を用いることができる。導電性ボール４１に含まれるはんだ材料としては、例えば、Ｓｎ−Ａｇ、Ｓｎ−Ｓｂ、Ｓｎ−９０Ｐｂ、Ｓｎ−Ｃｕ等を用いることができる。第１接合部４２及び第２接合部４３としては、例えば、導電性ボール４１に含まれるはんだ材料と同様な材料を用いることができる。
【００３３】
導電性ボール４１は、例えば、リフロー前は略球状であり、リフロー後は上下方向につぶれて、断面形状が略楕円状となる。導電性ボール４１の好適な長径（平面方向）や好適な短径（高さ方向）は、導電性ボール４１のピッチに応じて異なる。導電性ボール４１が１ｍｍピッチである場合には、導電性ボール４１の長径を８００μｍ程度、短径を５００μｍ程度とすると好適である。又、導電性ボール４１が０．５ｍｍピッチである場合には、導電性ボール４１の長径を３００μｍ程度、短径を２００μｍ程度とすると好適である。又、導電性ボール４１が０．２ｍｍピッチである場合には、導電性ボール４１の長径を１５０μｍ程度、短径を１００μｍ程度とすると好適である。なお、以上の寸法は一例であり、これらに限定されるものではない。
【００３４】
なお、図１では、便宜上、接合部４０において、導電性ボール４１と第１接合部４２との境界、及び導電性ボール４１と第２接合部４３との境界を明確に示しているが、実際には、導電性ボール４１に含まれるはんだ材料、第１接合部４２、及び第２接合部４３は溶融して合金化するため、境界は図１のように明確にならない場合がある。
【００３５】
第４電極パッド３７ｂは、接合部５０を介して、半導体チップ２０の第２電極パッド２２ｂと電気的に接続されている。接合部５０は、ピン５１と、第３接合部５２と、第４接合部５３とを有する。ピン５１の一端側は、第３接合部５２を介して第２電極パッド２２ｂに接合されており、ピン５１の他端側は、第４接合部５３を介して第４電極パッド３７ｂに接合されている。
【００３６】
ピン５１は、第３接合部５２及び第４接合部５３を介して第２電極パッド２２ｂ及び第４電極パッド３７ｂに接合することにより、配線基板３０の特に外周側にかかる応力を緩和する機能を有する部材である。このような機能を有する部材であれば、ピン５１の形状は問わないが、ピン５１としては、例えば円柱状や六角柱状等の部材を用いることができる。ピン５１が円柱状である場合には、直径は、例えば、３０〜３００μｍ程度とすることができる。ピン５１の高さは、例えば５０〜５００μｍ程度とすることができる。なお、ピン５１の高さは、導電性ボール４１の短径（高さ方向）と同程度にすると好適である。
【００３７】
ピン５１としては、導電性材料も絶縁性材料も用いることができるが、本実施の形態では、ピン５１として導電性材料を用い、ピン５１を電源線やＧＮＤ線、信号線等の一部として用いている。ピン５１の材料として導電性材料を用いる場合には、例えば銅（Ｃｕ）等を用いることができる。銅（Ｃｕ）等の表面にコバール（Ｋｏｖａｒ）めっきや金（Ａｕ）めっき等を施しても構わない。又、銅（Ｃｕ）等の表面にニッケル（Ｎｉ）めっきを施し、ニッケル（Ｎｉ）めっきを被覆するように更に金（Ａｕ）めっき等を施しても構わない。
【００３８】
第３接合部５２及び第４接合部５３としては、第１接合部４２及び第２接合部４３と同様に、例えば、導電性ボール４１に含まれるはんだ材料と同様な材料を用いることができる。但し、第３接合部５２及び第４接合部５３として、はんだ材料に代えて、導電性樹脂を用いてもよい。導電性樹脂としては、例えば、銀（Ａｇ）ペーストや金（Ａｕ）ペースト等を用いることができる。
【００３９】
このように、第１の実施の形態では、半導体チップ２０に、第１電極パッド２２ａと、第１電極パッド２２ａよりも外周側に配置された第２電極パッド２２ｂとを含む電極パッド２２を形成し、配線基板３０に、第３電極パッド３７ａと、第３電極パッド３７ａよりも外周側に配置された第４電極パッド３７ｂとを含む第３配線層３７（電極パッド）を形成している。そして、第２電極パッド２２ｂと第４電極パッド３７ｂとを、ピン５１を含む接合部５０（ピン５１、第３接合部５２、及び第４接合部５３）により接続している。
【００４０】
これにより、ピン５１の一端側と接する第３接合部５２の面積、及びピン５１の他端側と接する第４接合部５３の面積は、導電性ボール４１の一端側と接する第１接合部４２の面積、及び導電性ボール４１の他端側と接する第２接合部４３の面積よりも大きくなる。つまり、ピン５１の一端側と第３接合部５２、及びピン５１の他端側と第４接合部５３は、導電性ボール４１の一端側と第１接合部４２、及び導電性ボール４１の他端側と第２接合部４３よりも強固に接合されている。
【００４１】
その結果、配線基板３０に半導体チップ２０を搭載する際に加熱されて、特に配線基板３０の外周側に大きな応力がかかっても、接合部５０（ピン５１、第３接合部５２、及び第４接合部５３）にかかる応力は緩和され、従来のように、第３接合部５２や第４接合部５３にクラックや脱落が生じる虞を低減できる。つまり、半導体チップ２０と配線基板３０との接続信頼性を向上できる。
【００４２】
なお、第３接合部５２とピン５１の一端側、及び第４接合部５３とピン５１の他端側を、第１接合部４２と導電性ボール４１の一端側、及び第２接合部４３と導電性ボール４１の他端側よりも更に強固に接合するために、第２電極パッド２２ｂ及び第４電極パッド３７ｂの径を、それぞれ第１電極パッド２２ａ及び第３電極パッド３７ａの径よりも大きくし、ピン５１の径を太くしても構わない。但し、実装密度が低下するため、第２電極パッド２２ｂ及び第４電極パッド３７ｂの径は、実装密度との兼ね合いから決定することが好ましい。
【００４３】
〈第１の実施の形態の変形例１〉
図３は、第１の実施の形態の変形例１に係る半導体パッケージを例示する断面図である。図３を参照するに、半導体パッケージ１０Ａにおいて、第２電極パッド２２ｂ及び第４電極パッド３７ｂが他の配線層等と接続されてなく、電気的に孤立（フローティング）している点が、半導体パッケージ１０（図１参照）と相違する。なお、第１の実施の形態の変形例１において、既に説明した実施の形態と同一構成部品についての説明は省略する。
【００４４】
このように、第２電極パッド２２ｂ及び第４電極パッド３７ｂを他の配線層等と接続せずに、つまり、ピン５１を信号線等としては用いずに、半導体チップ２０と配線基板３０との接続信頼性を向上する目的のみに用いてもよい。半導体パッケージ１０Ａの形態でも半導体パッケージ１０と同様の効果を奏する。
【００４５】
なお、半導体パッケージ１０Ａにおいて、ピン５１の材料としては、例えば銅（Ｃｕ）等の導電性材料を用いてもよいが、例えばガラス等の絶縁性材料を用いてもよい。但し、ピン５１の材料としてガラス等の絶縁性材料を用いた場合には、ガラス等の絶縁性材料の表面に、第３接合部５２及び第４接合部５３との濡れ性を向上させる処理を施すことが好ましい。
【００４６】
〈第１の実施の形態の変形例２〉
第１の実施の形態の変形例２では、第１の実施の形態において、ピン５１と接合される第３接合部５２及び第４接合部５３の材料として、第１接合部４２及び第２接合部４３の材料よりも低融点の材料を用いる例を示す。なお、第１の実施の形態の変形例２において、既に説明した実施の形態と同一構成部品についての説明は省略する。
【００４７】
第１の実施の形態の変形例２に係る半導体パッケージ（構造は半導体パッケージ１０と同様であるため図示は省略）において、第１接合部４２及び第２接合部４３の材料としては、例えばＳｎ−Ａｇを用いることができる。第３接合部５２及び第４接合部５３の材料としては、例えばＳｎ−Ａｇ（融点２２０℃以上）よりも低融点であるＳｎ−Ｂｉ（融点１３９℃程度）を用いることができる。又、第１接合部４２及び第２接合部４３の材料としてＳｎ−Ｓｂ（融点２５０℃以上）を用い、第３接合部５２及び第４接合部５３の材料としてＳｎ−３７Ｐｂ（融点１８３℃程度）を用いてもよい。
【００４８】
又、第１接合部４２及び第２接合部４３の材料としてＳｎ−９０Ｐｂ（融点２８０℃程度）を用い、第３接合部５２及び第４接合部５３の材料としてＳｎ−Ｉｎ（融点１１７℃程度）を用いてもよい。又、第１接合部４２及び第２接合部４３の材料としてＳｎ−Ｃｕ（融点２２７℃程度）を用い、第３接合部５２及び第４接合部５３の材料としてＳｎ−Ｉｎ（融点１１７℃程度）を用いてもよい。
【００４９】
但し、ピン５１と接合される第３接合部５２及び第４接合部５３の材料としては、第１接合部４２及び第２接合部４３の材料よりも低融点の材料を用いればよく、上に例示した材料や組み合わせに限定されることはない。
【００５０】
このように、ピン５１と接合される第３接合部５２及び第４接合部５３の材料として、第１接合部４２及び第２接合部４３の材料よりも低融点の材料を用いることにより、半導体チップ２０と配線基板３０との接続信頼性を更に向上できる。この理由について、第１の実施の形態の変形例２に係る半導体パッケージの製造工程の一部を示しながら以下に説明する。
【００５１】
図４〜図６は、第１の実施の形態の変形例２に係る半導体パッケージ製造工程を例示する図である。まず、図４に示す工程では、配線基板３０を準備し、第３電極パッド３７ａ上に第２接合部４３を形成し、第４電極パッド３７ｂ上に第４接合部５３を形成する。配線基板３０は、例えば以下のようにして作製する。すなわち、まず、例えばシリコン板に異方性エッチング法等により貫通孔３１ｘを形成し、電解めっき法等により貫通孔３１ｘ内に銅（Ｃｕ）等を充填して基板本体３１を作製する。そして、基板本体３１の一方の面にセミアディティブ法等により第１配線層３３を形成する。
【００５２】
次に、基板本体３１の一方の面に第１配線層３３を被覆する第１絶縁層３４を形成後、第１絶縁層３４を貫通し第１配線層３３の上面を露出する第１ビアホール３４ｘをレーザ加工法等で形成する。更に、第１絶縁層３４上に、第１ビアホール３４ｘを介して第１配線層３３に接続される第２配線層３５をセミアディティブ法等で形成する。
【００５３】
更に、第１絶縁層３４上に第２配線層３５を被覆する第２絶縁層３６を形成後、第２絶縁層３６を貫通し第２配線層３５の上面を露出する第２ビアホール３６ｘをレーザ加工法等で形成する。更に、第２絶縁層３６上に、第２ビアホール３６ｘを介して第２配線層３５に接続される第３配線層３７を形成する。第１配線層３３、第２配線層３５、及び第３配線層３７の材料としては、例えば銅（Ｃｕ）等を用いることができる。第１絶縁層３４及び第２絶縁層３６の材料としては、例えばエポキシ系樹脂を主成分とする熱硬化性の絶縁性樹脂等を用いることができる。
【００５４】
第３電極パッド３７ａ上に第２接合部４３を形成し、第４電極パッド３７ｂ上に第４接合部５３を形成するには、例えば、第３電極パッド３７ａ上に所定のはんだ材料（Ｓｎ−Ａｇ等）のペーストを塗布し、第４電極パッド３７ｂ上に所定のはんだ材料（Ｓｎ−Ａｇ等）よりも低融点のはんだ材料（Ｓｎ−Ｂｉ等）のペーストを塗布すればよい。
【００５５】
次に、図５に示す工程では、配線基板３０の第３電極パッド３７ａ上に、第２接合部４３を介して導電性ボール４１を配置し、第４電極パッド３７ｂ上に、第４接合部５３を介してピン５１を配置する。導電性ボール４１及びピン５１の配置には、例えば、ボールマウンタ等の装置を用いることができる。
【００５６】
次に、図６に示す工程では、第１電極パッド２２ａ上に所定のはんだ材料（Ｓｎ−Ａｇ等）のペーストを塗布して第１接合部４２を形成し、第２電極パッド２２ｂ上に所定のはんだ材料（Ｓｎ−Ａｇ等）よりも低融点のはんだ材料（Ｓｎ−Ｂｉ等）のペーストを塗布して第３接合部５２を形成する。そして、第１接合部４２と導電性ボール４１、及び第３接合部５２とピン５１をそれぞれ位置あわせしてリフロー炉に投入し、導電性ボール４１に含まれるはんだ材料、第１接合部４２、第２接合部４３、第３接合部５２、及び第４接合部５３を溶融させ、その後冷却して硬化させる。これにより、導電性ボール４１に含まれるはんだ材料、第１接合部４２、及び第２接合部４３が合金化して接合部４０が形成され、第３接合部５２及び第４接合部５３が硬化して接合部５０が形成され、配線基板３０に半導体チップ２０が搭載された第１の実施の形態の変形例２に係る半導体パッケージが完成する。
【００５７】
ところで、半導体チップ２０及び配線基板３０をリフロー炉で加熱し、その後冷却すると、半導体チップ２０よりも熱膨張係数の大きな配線基板３０の主に絶縁層部分（第１絶縁層３４及び第２絶縁層３６）に変位（反りや変形など）が生じ、特に配線基板３０の外周側に大きな応力がかかる。しかしながら、配線基板３０の外周側は、ピン５１を介して半導体チップ２０と接続されている。そして、ピン５１と半導体チップ２０とを接続する第３接合部５２（例えばＳｎ−Ｂｉ系のはんだ材料）、及びピン５１と配線基板３０とを接続する第４接合部５３（例えばＳｎ−Ｂｉ系のはんだ材料）は、第１接合部４２及び第２接合部４３（Ｓｎ−Ａｇ系のはんだ材料）よりも低融点である。
【００５８】
これにより、リフロー炉で加熱され、その後冷却される過程において、第３接合部５２及び第４接合部５３は、第１接合部４２及び第２接合部４３よりも先に溶融し後に硬化する。従って、リフロー炉で加熱され、その後冷却される過程において、配線基板３０の特に外周側に大きな変位が生じても、第３接合部５２及び第４接合部５３の融点よりも高い温度では、第３接合部５２及び第４接合部５３が溶融しているためピン５１が可動し、配線基板３０の変位に追従できる。
【００５９】
その結果、図７に例示するように、配線基板３０の特に外周側に大きな変位が生じても、ピン５１が可動して配線基板３０の変位に追従した状態で第３接合部５２及び第４接合部５３が硬化する。つまり、半導体チップ２０の第２電極パッド２２ｂとピン５１とは第３接合部５２にかかる応力が緩和された状態で接続され、配線基板３０の第４電極パッド３７ｂとピン５１とは第４接合部５３にかかる応力が緩和された状態で接続される。なお、図７の例では、ピン５１が配線基板３０の変位に追従して姿勢を変えた状態で硬化した様子を模式的に示している。
【００６０】
なお、図７の例では、配線基板３０の外周側が膨張する方向に変位する様子を示しているが、配線基板３０の外周側が収縮する方向に変位した場合にも、ピン５１は配線基板３０の変位に追従できる。
【００６１】
このように、第１の実施の形態の変形例２では、第１の実施の形態と同様の効果を奏するが、更に以下の効果を奏する。すなわち、ピン５１と接合される第３接合部５２及び第４接合部５３の材料として、第１接合部４２及び第２接合部４３の材料よりも低融点の材料を用いることにより、リフロー炉で加熱され、その後冷却される過程において、配線基板３０の特に外周側に大きな変位が生じても、第３接合部５２及び第４接合部５３の融点よりも高い温度では、ピン５１が配線基板３０の変位に追従して可動できる。その結果、第３接合部５２及び第４接合部５３にかかる応力を緩和することができる。
【００６２】
〈第１の実施の形態の変形例３〉
第１の実施の形態の変形例３では、電極パッドの配置のバリエーションについて例示する。なお、第１の実施の形態の変形例３において、既に説明した実施の形態と同一構成部品についての説明は省略する。
【００６３】
図８〜図１０は、半導体チップ及び配線基板の電極パッドを例示する平面図である。図８〜図１０では、便宜上、第２電極パッド２２ｂ（第４電極パッド３７ｂ）を梨地で示している。図８〜図１０において、第２電極パッド２２ｂ（第４電極パッド３７ｂ）上にピン５１が配置される。
【００６４】
図８に示すように、第１電極パッド２２ａ（第３電極パッド３７ａ）よりも外周側に配置される第２電極パッド２２ｂ（第４電極パッド３７ｂ）の個数は任意としてかなわない。もちろん図２や図８以外の配置でもよく、例えば、最外周の４隅のみに第２電極パッド２２ｂ（第４電極パッド３７ｂ）を配置してもよい。
【００６５】
又、図９に示すように、第１電極パッド２２ａ（第３電極パッド３７ａ）よりも外周側に配置される第２電極パッド２２ｂ（第４電極パッド３７ｂ）は、一重でなくてもよく、二重や三重としてもよい。又、図１０に示すように、電極パッドがペリフェラル状に配置されている場合にも、第１電極パッド２２ａ（第３電極パッド３７ａ）よりも外周側に第２電極パッド２２ｂ（第４電極パッド３７ｂ）を配置すれば、電極パッドをエリアアレイ状に配置した場合と同様の効果が得られる。更に、図１０の例を図８や図９のように変形してもよい。
【００６６】
このように、第２電極パッド２２ｂ及び第４電極パッド３７ｂは、それぞれ第１電極パッド２２ａ及び第３電極パッド３７ａよりも外周側に配置されていれば、その態様は限定されない。
【００６７】
以上、好ましい実施の形態及びその変形例について詳説したが、上述した実施の形態及びその変形例に制限されることはなく、特許請求の範囲に記載された範囲を逸脱することなく、上述した実施の形態及びその変形例に種々の変形及び置換を加えることができる。
【００６８】
例えば、上記実施の形態及びその変形例では、半導体パッケージを構成する配線基板として、シリコン、ガラス、セラミック、又は樹脂等からなる基板本体を備えた配線基板を例示した。しかし、配線基板には、例えば、コアとなる基板本体を有さない所謂コアレスのビルドアップ配線基板等を用いても構わない。又、基板本体の両面に配線層を設けた配線基板を用いても構わない。
【符号の説明】
【００６９】
１０、１０Ａ 半導体パッケージ
２０ 半導体チップ
２１ 本体
２２ 電極パッド
２２ａ 第１電極パッド
２２ｂ 第２電極パッド
３０ 配線基板
３１ 基板本体
３１ｘ 貫通孔
３２ 貫通電極
３３ 第１配線層
３４ 第１絶縁層
３４ｘ 第１ビアホール
３５ 第２配線層
３６ 第２絶縁層
３６ｘ 第２ビアホール
３７ 第３配線層
３７ａ 第３電極パッド
３７ｂ 第４電極パッド
４０、５０ 接合部
４１ 導電性ボール
４２ 第１接合部
４３ 第２接合部
５１ ピン
５２ 第３接合部
５３ 第４接合部
【特許請求の範囲】
【請求項１】
複数の電極パッドを有する半導体チップと、
前記半導体チップを搭載する、複数の電極パッドを有する配線基板と、を有し、
前記半導体チップの複数の電極パッドは、第１電極パッドと、前記第１電極パッドよりも外周側に配置された第２電極パッドと、を含み、
前記配線基板の複数の電極パッドは、第３電極パッドと、前記第３電極パッドよりも外周側に配置された第４電極パッドと、を含み、
前記第１電極パッドと前記第３電極パッドとは、接合部を介して接続されており、
前記第２電極パッドと前記第４電極パッドとは、ピンを含む接合部を介して接続されている半導体パッケージ。
【請求項２】
前記ピンの一端側と前記第２電極パッド、及び前記ピンの他端側と前記第４電極パッドは、それぞれ第１の材料で接続されており、
前記第１電極パッドと前記第３電極パッドとは、第２の材料で接続されており、
前記第１の材料は、前記第２の材料よりも低融点である請求項１記載の半導体パッケージ。
【請求項３】
前記第１電極パッド、前記第２電極パッド、前記第３電極パッド、及び前記第４電極パッドの平面形状は、それぞれ円形であり、
前記第２電極パッド及び前記第４電極パッドの径は、それぞれ前記第１電極パッド及び前記第３電極パッドの径よりも大きい請求項１又は２記載の半導体パッケージ。
【請求項４】
前記第２電極パッド及び前記第４電極パッドは、それぞれ前記半導体チップの有する複数の電極パッド及び前記配線基板の有する複数の電極パッドの最外周に配置されている請求項１乃至３の何れか一項記載の半導体パッケージ。
【請求項５】
前記半導体チップはシリコンを主成分とし、
前記配線基板は樹脂を主成分とする絶縁層を有する請求項１乃至４の何れか一項記載の半導体パッケージ。
【請求項１】
複数の電極パッドを有する半導体チップと、
前記半導体チップを搭載する、複数の電極パッドを有する配線基板と、を有し、
前記半導体チップの複数の電極パッドは、第１電極パッドと、前記第１電極パッドよりも外周側に配置された第２電極パッドと、を含み、
前記配線基板の複数の電極パッドは、第３電極パッドと、前記第３電極パッドよりも外周側に配置された第４電極パッドと、を含み、
前記第１電極パッドと前記第３電極パッドとは、接合部を介して接続されており、
前記第２電極パッドと前記第４電極パッドとは、ピンを含む接合部を介して接続されている半導体パッケージ。
【請求項２】
前記ピンの一端側と前記第２電極パッド、及び前記ピンの他端側と前記第４電極パッドは、それぞれ第１の材料で接続されており、
前記第１電極パッドと前記第３電極パッドとは、第２の材料で接続されており、
前記第１の材料は、前記第２の材料よりも低融点である請求項１記載の半導体パッケージ。
【請求項３】
前記第１電極パッド、前記第２電極パッド、前記第３電極パッド、及び前記第４電極パッドの平面形状は、それぞれ円形であり、
前記第２電極パッド及び前記第４電極パッドの径は、それぞれ前記第１電極パッド及び前記第３電極パッドの径よりも大きい請求項１又は２記載の半導体パッケージ。
【請求項４】
前記第２電極パッド及び前記第４電極パッドは、それぞれ前記半導体チップの有する複数の電極パッド及び前記配線基板の有する複数の電極パッドの最外周に配置されている請求項１乃至３の何れか一項記載の半導体パッケージ。
【請求項５】
前記半導体チップはシリコンを主成分とし、
前記配線基板は樹脂を主成分とする絶縁層を有する請求項１乃至４の何れか一項記載の半導体パッケージ。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【公開番号】特開２０１３−４７３７（Ｐ２０１３−４７３７Ａ）
【公開日】平成２５年１月７日（２０１３．１．７）
【国際特許分類】
【出願番号】特願２０１１−１３４２９１（Ｐ２０１１−１３４２９１）
【出願日】平成２３年６月１６日（２０１１．６．１６）
【出願人】（０００１９０６８８）新光電気工業株式会社 (1,516)
【Ｆターム（参考）】
【公開日】平成２５年１月７日（２０１３．１．７）
【国際特許分類】
【出願日】平成２３年６月１６日（２０１１．６．１６）
【出願人】（０００１９０６８８）新光電気工業株式会社 (1,516)
【Ｆターム（参考）】
[ Back to top ]