半導体素子の検査方法
【課題】検査効率を向上させることができる半導体素子の検査方法を提供する。
【解決手段】本発明は、半導体ウエハ上に配列された半導体素子を検査する検査方法であって、半導体素子が配列された面における、少なくとも２つの直線方向に存在する半導体素子についてのみ検査を行う欠陥位置検査工程と、欠陥位置特定工程において、欠陥であると特定された半導体素子の位置に基づいて半導体ウエハ上における欠陥がある半導体素子が存在する欠陥領域を特定する欠陥領域特定工程と、特定された欠陥領域についてのみ検査を実行する本検査工程と、を有する。
【解決手段】本発明は、半導体ウエハ上に配列された半導体素子を検査する検査方法であって、半導体素子が配列された面における、少なくとも２つの直線方向に存在する半導体素子についてのみ検査を行う欠陥位置検査工程と、欠陥位置特定工程において、欠陥であると特定された半導体素子の位置に基づいて半導体ウエハ上における欠陥がある半導体素子が存在する欠陥領域を特定する欠陥領域特定工程と、特定された欠陥領域についてのみ検査を実行する本検査工程と、を有する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子製造工程において、半導体ウエハ上に配列された半導体素子を検査する検査方法に関する。
【背景技術】
【０００２】
従来の固体撮像素子などの半導体素子は、略円盤状の半導体ウエハの一方の面に、露光工程、現像工程、エッチング工程などの処理を行うことで形成される。このとき、半導体素子は半導体ウエハ上に格子状などの所定の配置で形成される。
【０００３】
半導体素子の製造工程において、各半導体素子に複数の処理を施した際に欠陥や不具合が発生することがあるため、半導体素子の性能を確保する上で必要となる複数の種類の検査を全ての半導体素子に行う必要がある。このような半導体素子の欠陥検査としては、例えば、下記特許文献１から３がある。
【０００４】
【特許文献１】特開平９−１４５６２７号公報
【特許文献２】特開平１１−２１９９９７号公報
【特許文献３】特開２００３−７７７９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかし、半導体ウエハ上の半導体素子を検査する際に、全ての半導体素子について同一の検査を行う必要があり、半導体素子単一又は複数個同時に測定する構成の場合であっても、検査効率を一定以上向上させることができず、改善の余地があった。また、半導体素子に生じる欠陥として、例えば、カラーフィルタの塗布ムラなどは、半導体ウエハにスピンコート塗布することに起因して、該半導体ウエハの周縁側の所定の領域に存在する半導体素子に影響が出るが、それ以外の領域に存在する半導体素子には影響が見られない。このように、半導体素子の製造工程において、半導体ウエハの一部の領域に存在する半導体素子にのみ欠陥が多くみつかるといった傾向があるため、全ての半導体素子について検査を行うことは検査効率を向上させる上で好ましくないため、所定の領域を検査の対象とする最適化に対する要望があった。
【０００６】
本発明は、上記事情に鑑みてなされたもので、その目的は、検査効率を向上させることができる半導体素子の検査方法を提供することにある。
【課題を解決するための手段】
【０００７】
本発明の上記目的は、半導体ウエハ上に配列された半導体素子を検査する検査方法であって、前記半導体素子が配列された面における、少なくとも２つの直線方向に存在する半導体素子についてのみ検査を行う欠陥位置検査工程と、前記欠陥位置検査工程において、欠陥であると特定された半導体素子の位置に基づいて前記半導体ウエハ上における欠陥がある半導体素子が存在する欠陥領域を特定する欠陥領域特定工程と、特定された前記欠陥領域についてのみ検査を実行する本検査工程と、を有することを特徴とする半導体素子の検査方法によって達成される。
【０００８】
本発明は、半導体ウエハ上に配列された半導体素子のうち２つの直線方向に存在する半導体素子についてのみ検査を行うことで、欠陥のある半導体素子の位置から欠陥領域を特定した後で、特定された欠陥領域についてのみ検査を実行するものである。こうすれば、半導体素子の製造工程において、半導体ウエハの一部の領域に存在する半導体素子にのみ欠陥が多くみつかるといった傾向があっても、全ての半導体素子について検査を行う必要がなく、欠陥領域に存在する半導体素子のみを検査対象とすることで検査時間を短縮することができ、検査効率を向上できる。
【０００９】
また、本発明は、特定された前記欠陥領域又は該欠陥領域以外の領域について所定の検査を省略することが好ましい。こうすれば、検査にかかる時間をより一層短縮することができ、検査効率が向上する。
【発明の効果】
【００１０】
本発明によれば、検査効率を向上させることができる半導体素子の検査方法を提供できる。
【発明を実施するための最良の形態】
【００１１】
以下、本発明の実施形態を図面に基づいて詳しく説明する。
図１は、本発明にかかる半導体素子の検査方法を説明する図である。以下、本実施形態の半導体素子としては、固体撮像素子を例に説明するが特にこれに限定されない。図示しないが、固体撮像素子は、例えば、半導体基板上に形成されたフォトダイオード等の光電変換部と、光電変換部で発生した電荷を転送する電荷転送部とを備え、光電変換部のそれぞれの上方にＲＧＢのいずれかのカラーフィルタが形成されている。
【００１２】
図１に示すように、シリコン基板などからなる略円盤状の半導体ウエハＷの一方の面（図１では上方の面）に、固体撮像素子の構成を有するチップＴが露光工程、現像工程、エッチング工程などの処理を行うことで形成される。
【００１３】
チップＴは、半導体ウエハを平面視した状態で、隣接するチップとダイシングラインＬを境界として、格子状に配列されている。なお、チップの配列のパターンは特に限定されず、半導体ウエハを平面視した状態で所定のパターンで配列されていればよい。
【００１４】
半導体素子の検査を行う検査機構は、配列された半導体素子の画像データを検出するテスター１１と、テスター１１によって検出された画像データを入力し、入力された画像データを解析することで欠陥のあるものを抽出する処理を実行する処理部１２とを備えている。また、検査機構には、テスター１１から入力された画像データを記憶するためのメモリなどの記憶部を備えていてもよい。処理部１２としては、例えば、パーソナルコンピュータなどの演算処理装置を用いることができる。または、テスター１１として、半導体素子から画像データを検出する機能と、処理部１２の機能とを兼ね備えた検出装置を用いてもよい。
【００１５】
テスター１１は、半導体ウエハＷ上に配列された半導体素子のそれぞれから画像データを取得するための検出部を備えている。なお、テスター１１は、半導体素子のうち１つずつ画像データを検出部で取得する構成でもよく、または、複数個の半導体素子の画像データを同時に取得する構成であってもよい。
【００１６】
テスター１１の検出部は、半導体ウエハＷの上面に平行な２次元方向に対して駆動制御可能な構成である。
【００１７】
次に、本実施形態の検査方法の手順を説明する。本実施形態では、カラーフィルタなどの塗布ムラに起因する画像の輝度欠陥を検査する手順を例に説明する。なお、輝度欠陥の検査においては、チップの撮像領域に向かって固定された光源から一定に照射光を供給し、このときチップから取得された画像データに基づいて輝度を算出する。
【００１８】
図２は、検査方法の手順を示す図である。図３，５及び６は、半導体ウエハを平面視した状態を示す図である。図４は、半導体素子の輝度分布を示すグラフである。
【００１９】
先ず、半導体ウエハＷ上に配列されたチップ（半導体素子）Ｔが配列された面において、所定の直線上に存在する半導体素子についてのみ検査を行う（ステップＳ１１）。この工程を欠陥位置検査工程とする。
【００２０】
本実施形態では、図３に示すように、半導体ウエハＷにおいて、４つの直線Ｄ１，Ｄ２，Ｄ３，Ｄ４に沿って、その直線上に存在するチップＴについてそれぞれ、画像データをテスター１１によって取得し、輝度検査を行う。具体的には、最初に、直線Ｄ１上に存在するチップＴについて、直線Ｄ１の方向に順にチップＴの輝度検査を行う。直線Ｄ１上に存在する全てのチップＴの輝度検査が終了した後、直線Ｄ２の矢印方向に沿って順に直線Ｄ２上に存在するチップＴの輝度検査を行う。同様に、直線Ｄ３，Ｄ４に沿ってチップＴの輝度検査を行う。
【００２１】
本実施形態では、欠陥位置検査工程で、４つの直線上に存在するチップＴの検査を行ったが、少なくとも２つの直線上に存在するチップＴを検査すれば、後述するようにこれら直線によって定義される領域を規定することができる。
本実施形態では、直線Ｄ１と直線Ｄ３とが直交する位置関係にあり、直線Ｄ２と直線Ｄ４とが直交する位置関係にある。一般に、円盤状の半導体ウエハにおいては、製造工程で施される処理の手法を理由にその周縁側と中心部側とで、性能が変化しやすい。このため、本実施形態のように、複数の直線を半導体ウエハの平面視において略中心近傍で交差させるとともに、検査する直線方向をそれぞれ放射状に規定することで、半導体ウエハに配列されたチップＴの性能をより正確に検査することができる。
【００２２】
このとき、テスター１１によって取得された各チップＴの輝度データが処理部１２に入力され、処理部１２において、輝度データに基づき、チップＴごとに輝度分布を検出する。
【００２３】
図４に示すように、輝度が一様なチップでは、輝度分布が所定の範囲の幅Ｃになるが、一部に欠陥が生じているようなチップでは、輝度分布が所定の幅Ｃを超える範囲に輝度の分布があらわれる。言い換えると、欠陥が発生している領域の境目に位置する半導体素子では、輝度分布の幅Ｃが異常な範囲をとる。そこで、輝度分布を解析し、輝度の分布の幅Ｃが予め規定された閾値の範囲内であれば欠陥なしとし、一方で、輝度の分布の幅Ｃが予め規定された閾値の範囲を超える場合には欠陥ありとし、そのチップＴを欠陥と判定する。
【００２４】
欠陥と判定されたチップＴの位置は、例えば、半導体ウエハにおけるチップＴの配列された面を２次元空間とした座標で表された位置情報として処理部１２の記憶部に記憶される。本実施形態では、直線Ｄ１上の位置Ｐ１１とＰ１２のチップで輝度欠陥が検出され、直線Ｄ２上の位置Ｐ２１とＰ２２のチップで輝度欠陥が検出され、直線Ｄ３上の位置Ｐ３１とＰ３２のチップで輝度欠陥が検出され、直線Ｄ４上の位置Ｐ４１とＰ４２のチップで輝度欠陥が検出されたものとする。
【００２５】
次に、上述のように欠陥であると特定されたチップの位置Ｐ１１，１２，Ｐ２１，２２，Ｐ３１，３２，Ｐ４１，４２に基づいて、半導体ウエハＷ上の、欠陥があるチップが存在する欠陥領域を特定する欠陥領域特定工程を行う（ステップＳ１２）。
【００２６】
本実施形態では、輝度欠陥の要因のひとつであるカラーフィルタの塗布ムラを想定している。一般に、カラーフィルタは、カラーフィルタ材料層をスピンコート塗布によって形成するため、半導体ウエハ回転時の遠心力に起因して該半導体ウエハの周縁側が厚くなり、ムラとなることが認識されている。このため、図６に示すように、欠陥のあったチップの位置Ｐ１１，１２，Ｐ２１，２２，Ｐ３１，３２，Ｐ４１，４２を含む略円周線を境界線として、この境界線より外周側の領域Ａに存在するチップが欠陥のある可能性の高い欠陥領域と定めることができる。一方、欠陥のあったチップの位置Ｐ１１，１２，Ｐ２１，２２，Ｐ３１，３２，Ｐ４１，４２を含む境界線より内周側の領域Ｂに存在するチップについては、欠陥がないものとして本検査を省略する対象とすることができる。
【００２７】
欠陥領域を特定した後、特定された欠陥領域Ａについてのみ、所定の検査を実行する本検査工程（ステップＳ１３）を行う。
【００２８】
通常、半導体素子の製造工程においては、全てのチップＴに対して数１０種類以上の検査項目について、検査を行うが、本実施形態にように所定の性能ごとに欠陥領域Ａを特定することで、特定された欠陥領域Ａ又は該欠陥領域Ａ以外の領域Ｂに存在するチップＴついて所定の検査を省略することが好ましい。こうすれば、検査にかかる時間をより一層短縮することができ、検査効率が向上する。
【００２９】
本実施形態の製造方法は、半導体ウエハＷ上に配列された半導体素子（チップＴ）のうち２つの直線方向に存在する半導体素子についてのみ検査を行うことで、欠陥のある半導体素子の位置から欠陥領域を特定した後で、特定された欠陥領域についてのみ検査を実行するものである。こうすれば、半導体素子の製造工程において、半導体ウエハの一部の領域に存在する半導体素子にのみ欠陥が多くみつかるといった傾向があっても、全ての半導体素子について検査を行う必要がなく、欠陥領域に存在する半導体素子のみを検査対象とすることで検査時間を短縮することができ、検査効率を向上できる。
【図面の簡単な説明】
【００３０】
【図１】本発明にかかる半導体素子の検査方法を説明する図である。
【図２】検査方法の手順を示す図である。
【図３】半導体ウエハを平面視した状態を示す図である。
【図４】半導体素子の輝度分布を示すグラフである。
【図５】半導体ウエハを平面視した状態を示す図である。
【図６】半導体ウエハを平面視した状態を示す図である。
【符号の説明】
【００３１】
Ｔ チップ（半導体素子）
Ｗ 半導体ウエハ
【技術分野】
【０００１】
本発明は、半導体素子製造工程において、半導体ウエハ上に配列された半導体素子を検査する検査方法に関する。
【背景技術】
【０００２】
従来の固体撮像素子などの半導体素子は、略円盤状の半導体ウエハの一方の面に、露光工程、現像工程、エッチング工程などの処理を行うことで形成される。このとき、半導体素子は半導体ウエハ上に格子状などの所定の配置で形成される。
【０００３】
半導体素子の製造工程において、各半導体素子に複数の処理を施した際に欠陥や不具合が発生することがあるため、半導体素子の性能を確保する上で必要となる複数の種類の検査を全ての半導体素子に行う必要がある。このような半導体素子の欠陥検査としては、例えば、下記特許文献１から３がある。
【０００４】
【特許文献１】特開平９−１４５６２７号公報
【特許文献２】特開平１１−２１９９９７号公報
【特許文献３】特開２００３−７７７９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかし、半導体ウエハ上の半導体素子を検査する際に、全ての半導体素子について同一の検査を行う必要があり、半導体素子単一又は複数個同時に測定する構成の場合であっても、検査効率を一定以上向上させることができず、改善の余地があった。また、半導体素子に生じる欠陥として、例えば、カラーフィルタの塗布ムラなどは、半導体ウエハにスピンコート塗布することに起因して、該半導体ウエハの周縁側の所定の領域に存在する半導体素子に影響が出るが、それ以外の領域に存在する半導体素子には影響が見られない。このように、半導体素子の製造工程において、半導体ウエハの一部の領域に存在する半導体素子にのみ欠陥が多くみつかるといった傾向があるため、全ての半導体素子について検査を行うことは検査効率を向上させる上で好ましくないため、所定の領域を検査の対象とする最適化に対する要望があった。
【０００６】
本発明は、上記事情に鑑みてなされたもので、その目的は、検査効率を向上させることができる半導体素子の検査方法を提供することにある。
【課題を解決するための手段】
【０００７】
本発明の上記目的は、半導体ウエハ上に配列された半導体素子を検査する検査方法であって、前記半導体素子が配列された面における、少なくとも２つの直線方向に存在する半導体素子についてのみ検査を行う欠陥位置検査工程と、前記欠陥位置検査工程において、欠陥であると特定された半導体素子の位置に基づいて前記半導体ウエハ上における欠陥がある半導体素子が存在する欠陥領域を特定する欠陥領域特定工程と、特定された前記欠陥領域についてのみ検査を実行する本検査工程と、を有することを特徴とする半導体素子の検査方法によって達成される。
【０００８】
本発明は、半導体ウエハ上に配列された半導体素子のうち２つの直線方向に存在する半導体素子についてのみ検査を行うことで、欠陥のある半導体素子の位置から欠陥領域を特定した後で、特定された欠陥領域についてのみ検査を実行するものである。こうすれば、半導体素子の製造工程において、半導体ウエハの一部の領域に存在する半導体素子にのみ欠陥が多くみつかるといった傾向があっても、全ての半導体素子について検査を行う必要がなく、欠陥領域に存在する半導体素子のみを検査対象とすることで検査時間を短縮することができ、検査効率を向上できる。
【０００９】
また、本発明は、特定された前記欠陥領域又は該欠陥領域以外の領域について所定の検査を省略することが好ましい。こうすれば、検査にかかる時間をより一層短縮することができ、検査効率が向上する。
【発明の効果】
【００１０】
本発明によれば、検査効率を向上させることができる半導体素子の検査方法を提供できる。
【発明を実施するための最良の形態】
【００１１】
以下、本発明の実施形態を図面に基づいて詳しく説明する。
図１は、本発明にかかる半導体素子の検査方法を説明する図である。以下、本実施形態の半導体素子としては、固体撮像素子を例に説明するが特にこれに限定されない。図示しないが、固体撮像素子は、例えば、半導体基板上に形成されたフォトダイオード等の光電変換部と、光電変換部で発生した電荷を転送する電荷転送部とを備え、光電変換部のそれぞれの上方にＲＧＢのいずれかのカラーフィルタが形成されている。
【００１２】
図１に示すように、シリコン基板などからなる略円盤状の半導体ウエハＷの一方の面（図１では上方の面）に、固体撮像素子の構成を有するチップＴが露光工程、現像工程、エッチング工程などの処理を行うことで形成される。
【００１３】
チップＴは、半導体ウエハを平面視した状態で、隣接するチップとダイシングラインＬを境界として、格子状に配列されている。なお、チップの配列のパターンは特に限定されず、半導体ウエハを平面視した状態で所定のパターンで配列されていればよい。
【００１４】
半導体素子の検査を行う検査機構は、配列された半導体素子の画像データを検出するテスター１１と、テスター１１によって検出された画像データを入力し、入力された画像データを解析することで欠陥のあるものを抽出する処理を実行する処理部１２とを備えている。また、検査機構には、テスター１１から入力された画像データを記憶するためのメモリなどの記憶部を備えていてもよい。処理部１２としては、例えば、パーソナルコンピュータなどの演算処理装置を用いることができる。または、テスター１１として、半導体素子から画像データを検出する機能と、処理部１２の機能とを兼ね備えた検出装置を用いてもよい。
【００１５】
テスター１１は、半導体ウエハＷ上に配列された半導体素子のそれぞれから画像データを取得するための検出部を備えている。なお、テスター１１は、半導体素子のうち１つずつ画像データを検出部で取得する構成でもよく、または、複数個の半導体素子の画像データを同時に取得する構成であってもよい。
【００１６】
テスター１１の検出部は、半導体ウエハＷの上面に平行な２次元方向に対して駆動制御可能な構成である。
【００１７】
次に、本実施形態の検査方法の手順を説明する。本実施形態では、カラーフィルタなどの塗布ムラに起因する画像の輝度欠陥を検査する手順を例に説明する。なお、輝度欠陥の検査においては、チップの撮像領域に向かって固定された光源から一定に照射光を供給し、このときチップから取得された画像データに基づいて輝度を算出する。
【００１８】
図２は、検査方法の手順を示す図である。図３，５及び６は、半導体ウエハを平面視した状態を示す図である。図４は、半導体素子の輝度分布を示すグラフである。
【００１９】
先ず、半導体ウエハＷ上に配列されたチップ（半導体素子）Ｔが配列された面において、所定の直線上に存在する半導体素子についてのみ検査を行う（ステップＳ１１）。この工程を欠陥位置検査工程とする。
【００２０】
本実施形態では、図３に示すように、半導体ウエハＷにおいて、４つの直線Ｄ１，Ｄ２，Ｄ３，Ｄ４に沿って、その直線上に存在するチップＴについてそれぞれ、画像データをテスター１１によって取得し、輝度検査を行う。具体的には、最初に、直線Ｄ１上に存在するチップＴについて、直線Ｄ１の方向に順にチップＴの輝度検査を行う。直線Ｄ１上に存在する全てのチップＴの輝度検査が終了した後、直線Ｄ２の矢印方向に沿って順に直線Ｄ２上に存在するチップＴの輝度検査を行う。同様に、直線Ｄ３，Ｄ４に沿ってチップＴの輝度検査を行う。
【００２１】
本実施形態では、欠陥位置検査工程で、４つの直線上に存在するチップＴの検査を行ったが、少なくとも２つの直線上に存在するチップＴを検査すれば、後述するようにこれら直線によって定義される領域を規定することができる。
本実施形態では、直線Ｄ１と直線Ｄ３とが直交する位置関係にあり、直線Ｄ２と直線Ｄ４とが直交する位置関係にある。一般に、円盤状の半導体ウエハにおいては、製造工程で施される処理の手法を理由にその周縁側と中心部側とで、性能が変化しやすい。このため、本実施形態のように、複数の直線を半導体ウエハの平面視において略中心近傍で交差させるとともに、検査する直線方向をそれぞれ放射状に規定することで、半導体ウエハに配列されたチップＴの性能をより正確に検査することができる。
【００２２】
このとき、テスター１１によって取得された各チップＴの輝度データが処理部１２に入力され、処理部１２において、輝度データに基づき、チップＴごとに輝度分布を検出する。
【００２３】
図４に示すように、輝度が一様なチップでは、輝度分布が所定の範囲の幅Ｃになるが、一部に欠陥が生じているようなチップでは、輝度分布が所定の幅Ｃを超える範囲に輝度の分布があらわれる。言い換えると、欠陥が発生している領域の境目に位置する半導体素子では、輝度分布の幅Ｃが異常な範囲をとる。そこで、輝度分布を解析し、輝度の分布の幅Ｃが予め規定された閾値の範囲内であれば欠陥なしとし、一方で、輝度の分布の幅Ｃが予め規定された閾値の範囲を超える場合には欠陥ありとし、そのチップＴを欠陥と判定する。
【００２４】
欠陥と判定されたチップＴの位置は、例えば、半導体ウエハにおけるチップＴの配列された面を２次元空間とした座標で表された位置情報として処理部１２の記憶部に記憶される。本実施形態では、直線Ｄ１上の位置Ｐ１１とＰ１２のチップで輝度欠陥が検出され、直線Ｄ２上の位置Ｐ２１とＰ２２のチップで輝度欠陥が検出され、直線Ｄ３上の位置Ｐ３１とＰ３２のチップで輝度欠陥が検出され、直線Ｄ４上の位置Ｐ４１とＰ４２のチップで輝度欠陥が検出されたものとする。
【００２５】
次に、上述のように欠陥であると特定されたチップの位置Ｐ１１，１２，Ｐ２１，２２，Ｐ３１，３２，Ｐ４１，４２に基づいて、半導体ウエハＷ上の、欠陥があるチップが存在する欠陥領域を特定する欠陥領域特定工程を行う（ステップＳ１２）。
【００２６】
本実施形態では、輝度欠陥の要因のひとつであるカラーフィルタの塗布ムラを想定している。一般に、カラーフィルタは、カラーフィルタ材料層をスピンコート塗布によって形成するため、半導体ウエハ回転時の遠心力に起因して該半導体ウエハの周縁側が厚くなり、ムラとなることが認識されている。このため、図６に示すように、欠陥のあったチップの位置Ｐ１１，１２，Ｐ２１，２２，Ｐ３１，３２，Ｐ４１，４２を含む略円周線を境界線として、この境界線より外周側の領域Ａに存在するチップが欠陥のある可能性の高い欠陥領域と定めることができる。一方、欠陥のあったチップの位置Ｐ１１，１２，Ｐ２１，２２，Ｐ３１，３２，Ｐ４１，４２を含む境界線より内周側の領域Ｂに存在するチップについては、欠陥がないものとして本検査を省略する対象とすることができる。
【００２７】
欠陥領域を特定した後、特定された欠陥領域Ａについてのみ、所定の検査を実行する本検査工程（ステップＳ１３）を行う。
【００２８】
通常、半導体素子の製造工程においては、全てのチップＴに対して数１０種類以上の検査項目について、検査を行うが、本実施形態にように所定の性能ごとに欠陥領域Ａを特定することで、特定された欠陥領域Ａ又は該欠陥領域Ａ以外の領域Ｂに存在するチップＴついて所定の検査を省略することが好ましい。こうすれば、検査にかかる時間をより一層短縮することができ、検査効率が向上する。
【００２９】
本実施形態の製造方法は、半導体ウエハＷ上に配列された半導体素子（チップＴ）のうち２つの直線方向に存在する半導体素子についてのみ検査を行うことで、欠陥のある半導体素子の位置から欠陥領域を特定した後で、特定された欠陥領域についてのみ検査を実行するものである。こうすれば、半導体素子の製造工程において、半導体ウエハの一部の領域に存在する半導体素子にのみ欠陥が多くみつかるといった傾向があっても、全ての半導体素子について検査を行う必要がなく、欠陥領域に存在する半導体素子のみを検査対象とすることで検査時間を短縮することができ、検査効率を向上できる。
【図面の簡単な説明】
【００３０】
【図１】本発明にかかる半導体素子の検査方法を説明する図である。
【図２】検査方法の手順を示す図である。
【図３】半導体ウエハを平面視した状態を示す図である。
【図４】半導体素子の輝度分布を示すグラフである。
【図５】半導体ウエハを平面視した状態を示す図である。
【図６】半導体ウエハを平面視した状態を示す図である。
【符号の説明】
【００３１】
Ｔ チップ（半導体素子）
Ｗ 半導体ウエハ
【特許請求の範囲】
【請求項１】
半導体ウエハ上に配列された半導体素子を検査する検査方法であって、
前記半導体素子が配列された面における、少なくとも２つの直線方向に存在する半導体素子についてのみ検査を行う欠陥位置検査工程と、
前記欠陥位置検査工程において、欠陥であると特定された半導体素子の位置に基づいて前記半導体ウエハ上における欠陥がある半導体素子が存在する欠陥領域を特定する欠陥領域特定工程と、
特定された前記欠陥領域についてのみ検査を実行する本検査工程と、を有することを特徴とする半導体素子の検査方法。
【請求項２】
特定された前記欠陥領域又は該欠陥領域以外の領域について所定の検査を省略することを特徴とする請求項１に記載の半導体素子の検査方法。
【請求項１】
半導体ウエハ上に配列された半導体素子を検査する検査方法であって、
前記半導体素子が配列された面における、少なくとも２つの直線方向に存在する半導体素子についてのみ検査を行う欠陥位置検査工程と、
前記欠陥位置検査工程において、欠陥であると特定された半導体素子の位置に基づいて前記半導体ウエハ上における欠陥がある半導体素子が存在する欠陥領域を特定する欠陥領域特定工程と、
特定された前記欠陥領域についてのみ検査を実行する本検査工程と、を有することを特徴とする半導体素子の検査方法。
【請求項２】
特定された前記欠陥領域又は該欠陥領域以外の領域について所定の検査を省略することを特徴とする請求項１に記載の半導体素子の検査方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図２】
【図３】
【図４】
【図５】
【図６】
【公開番号】特開２００７−３２４１６３（Ｐ２００７−３２４１６３Ａ）
【公開日】平成１９年１２月１３日（２００７．１２．１３）
【国際特許分類】
【出願番号】特願２００６−１４９３５３（Ｐ２００６−１４９３５３）
【出願日】平成１８年５月３０日（２００６．５．３０）
【出願人】（３０６０３７３１１）富士フイルム株式会社 (25,513)
【Ｆターム（参考）】
【公開日】平成１９年１２月１３日（２００７．１２．１３）
【国際特許分類】
【出願日】平成１８年５月３０日（２００６．５．３０）
【出願人】（３０６０３７３１１）富士フイルム株式会社 (25,513)
【Ｆターム（参考）】
[ Back to top ]